JP2007264414A - プラズマ表示装置、その駆動方法及びプログラム - Google Patents

プラズマ表示装置、その駆動方法及びプログラム Download PDF

Info

Publication number
JP2007264414A
JP2007264414A JP2006091130A JP2006091130A JP2007264414A JP 2007264414 A JP2007264414 A JP 2007264414A JP 2006091130 A JP2006091130 A JP 2006091130A JP 2006091130 A JP2006091130 A JP 2006091130A JP 2007264414 A JP2007264414 A JP 2007264414A
Authority
JP
Japan
Prior art keywords
scan pulse
offset voltage
voltage
pulse width
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006091130A
Other languages
English (en)
Inventor
Narihiro Sato
成広 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP2006091130A priority Critical patent/JP2007264414A/ja
Priority to US11/727,943 priority patent/US20070229403A1/en
Publication of JP2007264414A publication Critical patent/JP2007264414A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2935Addressed by erasing selected cells that are in an ON state
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0267Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0271Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/18Use of a frame buffer in a display terminal, inclusive of the display panel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096Details of the interface to the display terminal specific for a flat panel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

【課題】 PDPのスキャン放電遅れ時間の長さに応じてスキャンパルス幅を変更する技術において、スキャンパルスのオフセット電圧のマージンが狭い場合に、スキャンパルス幅の設定範囲を広範に変化させてもオフセット電圧がマージン内に入るようする。
【解決手段】 スキャンパルスを印加してから選択放電が開始されるまでの遅れ時間に応じてスキャンパルスの幅を設定するスキャンパルス幅設定手段23を備える。スキャンパルス幅設定手段23により設定されるスキャンパルス幅に応じて、基準値に対するスキャンパルスの電圧のオフセット量を設定するオフセット電圧設定手段27を備える。オフセット電圧設定手段27により設定されたオフセット量だけ基準値からオフセットされた電圧値のスキャンパルスをプラズマディスプレイパネルに対して出力するスキャンパルス出力手段31を備える。
【選択図】 図4

Description

本発明は、プラズマ表示装置、その駆動方法及びプログラムに関する。
図1はプラズマディスプレイパネル(以下、PDP)の駆動波形を示すタイムチャートの一部を示すものであり、選択消去駆動方式における一例を示している。
図1に示すように、PDPを駆動するには、選択期間において、PDPの所望のアドレス電極に対してアドレス制御信号を印加する一方で、PDPの所望の走査電極に対してスキャンパルスPを印加することにより、PDPが備える複数の表示セルのうちの何れの表示セルを発光させるかを選択する。
一般に、PDPではY側電極(走査電極)とアドレス電極間に放電開始電圧を印加して直ちに選択放電が発生するわけではなく、電圧印加のタイミングから僅かに遅れて選択放電が発生する。すなわち、電圧印加のタイミングから実際に選択放電が発生するまでの間には放電遅れ時間が存在する。
また、放電遅れ時間は、常に一定ではなく、直前の維持放電期間が終了してからの経過時間に応じて変化する。
図2は直前の維持放電期間が終了してからの経過時間(横軸)とスキャン(Scan)放電遅れ時間(縦軸)との関係を示す図である。
図2に示すように、直前の維持放電期間が終了してからの経過時間が長くなるほど、放電遅れ時間も長くなる。
このように放電遅れ時間に差が生じることは、プラズマディスプレイパネルの表示特性にとって好ましくないため、放電遅れ時間の差を抑制するための工夫がなされている(例えば、特許文献1,2)。
すなわち、例えば、特許文献1,2では、放電遅れ時間を考慮して、1シーケンスの1つのSF(サブフィールド)内においてラインごとにスキャンパルス幅(1つのスキャンパルスの時間の長さ)を細かく変化させる制御を行うことにより、直前の維持放電期間が終了してからの経過時間に応じた放電遅れ時間の変化量を抑制している。
ここで、走査ライン毎にスキャンパルス幅を変化させる理由を、選択消去方式の場合と選択書込方式の場合について、それぞれより詳細に説明する。
(選択消去方式の場合)
直前のサブフィールド(SF)の維持放電によって発生する荷電粒子の量は経過する時間と共に減少していくという傾向を示す。従って、最初の表示ラインをスキャンするときと、最終表示ラインをスキャンするときとでは、線順次方式でスキャンされていくために直前のSFでの維持放電の終了時点からの経過時間に差が生じ、経過時間が長くなるほど、荷電粒子の量が減少している。そのような条件下で安定した書込放電(選択放電)を行うには書込放電強度を強くしてやる必要があり、そのためにスキャンパルス幅を広くしていくことが必要になる。
(選択書込方式の場合)
選択書込方式では、走査維持分離駆動方式が採用されている場合は、初期化期間にて、それまでの表示情報を全てクリアさせるための面放電を画面全面で一括して実施し、面電極上の壁電荷を消去する。そうしないと、前SFで発光していたセルと非発光のセルにおける壁電荷量が異なるため、次の工程であるスキャン期間(走査期間)にてスキャンパルスを印加しても均一に書込が出来なくなるためである。このようにして初期化期間では、全てのセルにおける壁電荷の状態を均一にする。
次に、スキャン期間では、映像信号からの表示情報に基づき、発光させるべき必要のあるセルにのみ、スキャンパルスを印加して発光に必要な壁電荷を形成する。このとき、非発光のセルと発光セルとの間では、壁電荷量に差が出来ている。
次に、維持期間においては、維持パルス(サステインパルス)が印加されるが、前工程(スキャン期間)で発光すべきセルに形成された壁電荷に維持パルスの電圧が重畳されて放電開始電圧を超える電位となり、維持放電が発生する。一方、非発光セルに維持パルスが印加されても、放電開始電圧を超えないような壁電荷しか形成されていないので維持放電は発生しない。
ここで、スキャン期間に注目すると、最初の初期化期間で初期化放電が発生した直後は、セル空間内に荷電粒子が相当数存在しているが、この荷電粒子も時間と共に減少していく。
従って、初期化期間直後、すぐに印加されるスキャンパルス(線順次走査であれば、最初の走査行に相当する。)は、この荷電粒子の量がまだ多いため、書込放電が確実に発生しやすい。
しかしながら、最終行付近になってくると、初期化期間からの経過時間も長くなっているので、セル空間内の荷電粒子の量も、初期化放電直後に比べると減少している。
このような状態であれば、同一のスキャンパルスを印加したとしても、書込放電確率は、スキャン開始直後に比べて低下することになる。
これは、最終行に近づくにつれて、書込放電が起こりにくくなることを意味し、誤灯などの不具合を発生させる。
このような不具合を低減させるために、選択書込方式においても、スキャンパルス幅を行単位または、複数の行単位にスキャンパルス幅を変化させることを行う場合がある。
この時、最終行に近づくにつれてスキャンパルス幅を広くすることで放電強度を増して、書込放電を確実に発生させる。
特開2003−76319号公報 特開2001−242823号公報
しかしながら、放電遅れ時間の長さに応じてスキャンパルス幅を変化させる従来の技術には以下のような課題があった。
先ず、Ofs(オフセット)電圧について説明する。Ofs電圧とは、Y電極(走査電極)に印加される書込パルス電圧に関し、Y電極の基準電圧値(例えば、GND電位)(以下、基準値と略す)起点の電位が正極性にあった場合には、負極性側にシフトした電圧値、書込パルスの起点が負極性にあった場合には、正極性側にシフトした電圧値のことをOfs電圧と言う。すなわち、図1に示す電圧OfsがOfs電圧である。
また、安定して選択放電を行うことが可能なOfs電圧の下限値(Ofs電圧下限値)とは、Ofs電圧がこの下限値未満となると、画面全域にわたって充分な書込ができない状態となってしまう電圧を意味する。すなわち、書込放電後に形成される面電極上の壁電荷が、次のステップの維持期間に必要な壁電荷量を確保できないために、発光すべきセルが発光しないといった不具合や、発光すべきではないセルが発光してしまうといった不具合が発生する値を意味する。
Ofs電圧下限値とは逆に、安定して選択放電を行うことが可能なOfs電圧の上限値(Ofs電圧上限値)は、Ofs電圧がこの上限値を超えると、放電強度が強くなるために余分な壁電荷が形成され、面電極上に形成される壁電荷の量にアンバランスが生じてしまうようになる電圧値を意味する。従って、Ofs電圧がこの上限値を超えると、やはり、Ofs電圧が下限値未満となった場合と同様に、発光すべきではないセルが発光してしまう不具合や、発光すべきセルが発光しない不具合が生じる。いわゆる誤灯といわれるものである。
以上のような理由から、Ofs電圧値は、Ofs電圧上限値とOfs電圧下限値との間の値に設定しておく必要がある。
図3はスキャンパルス幅(横軸)と、Ofs電圧上限値及びOfs電圧下限値(ともに縦軸)との関係を示す図である。
すなわち、図3には、安定して選択放電(書込動作)を行うことが可能なOfs電圧の下限値を示す下限値曲線Aと、安定して選択放電を行うことが可能なOfs電圧の上限値を示す上限値曲線Bと、が示されている。
以下、Ofs電圧上限値とOfs電圧下限値との間の値をOfsマージンと称する。
図3に示すように、Ofs電圧上限値(上限値曲線B)及びOfs電圧下限値(下限値曲線A)は、ともに、スキャンパルス幅が大きくなるほど、値が小さくなる特性を有する。
しかしながら、従来のPDPの駆動方法においては、Ofs電圧値は固定の値に設定されるため、必要とするスキャンパルス幅の全てにおいて、常にOfs電圧がOfsマージンの範囲内に収まるとは限らなかった。
すなわち、図3に示す特性の場合には、例えば、Ofs電圧を50Vに設定した場合には、スキャンパルス幅が図3に示す値Cよりも大きくなると、Ofs電圧がOfs電圧上限値を超える、すなわちOfsマージンから外れてしまう。
また、図3に示す特性の場合には、例えば、Ofs電圧を44Vに設定した場合には、スキャンパルス幅が図3に示す値Dよりも小さくなると、Ofs電圧がOfs電圧下限値を下回る、すなわちOfsマージンから外れてしまう。
Ofsマージンは、PDPのセルの構造、放電ガスの種類、製造プロセスなどの諸条件に応じて変動するため、製造時にPDP個々に最適値を設定する作業が必要であると共に、中には、Ofs電圧をOfsマージン内に収めることができずに、やむなくPDPを廃棄せざるを得ない場合も生じていた。
なお、図3に示す下限値曲線A,Bが示す具体的な電圧値は一例であり、個々のPDPの特性に応じて変動することは勿論である。
このように、従来は、スキャン放電遅れ時間の長さに応じてスキャンパルス幅を変化させる場合、Ofsマージンが狭いPDPにおいてはスキャンパルス幅の設定範囲を広範に変化させることができなかった。
本発明が解決しようとする課題には、上述したような問題が一例として挙げられる。
請求項1に記載の発明は、複数の表示セルを有するプラズマディスプレイパネルを備え、前記複数の表示セルのうち所望の表示セルに対してスキャンパルスを印加することにより、当該所望の表示セルを表示発光させる表示セルとして選択し、該選択された表示セルを維持放電させて表示発光させるプラズマ表示装置において、スキャンパルスを印加してから選択放電が開始されるまでの遅れ時間に応じてスキャンパルスの幅を設定するスキャンパルス幅設定手段と、前記スキャンパルス幅設定手段により設定されるスキャンパルス幅に応じて、基準値に対するスキャンパルスの電圧のオフセット量を設定するオフセット電圧設定手段と、前記オフセット電圧設定手段により設定されたオフセット量だけ前記基準値からオフセットされた電圧値のスキャンパルスを前記プラズマディスプレイパネルに対して出力するスキャンパルス出力手段と、を備えることを特徴としている。
また、請求項4に記載の発明は、複数の表示セルを有するプラズマディスプレイパネルを備え、前記複数の表示セルのうち所望の表示セルに対してスキャンパルスを印加することにより、当該所望の表示セルを表示発光させる表示セルとして選択し、該選択された表示セルを維持放電させて表示発光させるプラズマ表示装置を駆動する方法において、スキャンパルスを印加してから選択放電が開始されるまでの遅れ時間に応じてスキャンパルスの幅を設定する第1の過程と、前記第1の過程により設定されるスキャンパルス幅に応じて、基準値に対するスキャンパルスの電圧のオフセット量を設定する第2の過程と、を備えることを特徴としている。
また、請求項5に記載の発明は、コンピュータが実行可能なプログラムにおいて、プラズマディスプレイパネルにスキャンパルスを印加してから選択放電が開始されるまでの遅れ時間に応じてスキャンパルスの幅を設定する第1の処理と、前記第1の処理により設定されるスキャンパルス幅に応じて、基準値に対するスキャンパルスの電圧のオフセット量を設定する第2の処理と、をコンピュータに実行させることを特徴としている。
次に、実施形態を説明する。
本実施形態に係るプラズマ表示装置は、複数の表示セルを有するプラズマディスプレイパネルを備え、前記複数の表示セルのうち所望の表示セルに対してスキャンパルスを印加することにより、当該所望の表示セルを表示発光させる表示セルとして選択し、該選択された表示セルを維持放電させて表示発光させるプラズマ表示装置において、スキャンパルスを印加してから選択放電が開始されるまでの遅れ時間に応じてスキャンパルスの幅を設定するスキャンパルス幅設定手段と、前記スキャンパルス幅設定手段により設定されるスキャンパルス幅に応じて、基準値に対するスキャンパルスの電圧のオフセット量を設定するオフセット電圧設定手段と、前記オフセット電圧設定手段により設定されたオフセット量だけ前記基準値からオフセットされた電圧値のスキャンパルスを前記プラズマディスプレイパネルに対して出力するスキャンパルス出力手段と、を備えることを特徴としている。
本実施形態に係るプラズマ表示装置においては、前記オフセット電圧設定手段は、複数種類のスキャンパルス幅と、各スキャンパルス幅と対応する最適なオフセット電圧と、を対応付けて記憶保持したスキャンパルス幅−オフセット電圧最適値変換用テーブルと、前記スキャンパルス幅−オフセット電圧最適値変換用テーブルを参照することにより、スキャンパルス幅に応じた最適なオフセット電圧を判定する最適オフセット電圧判定手段と、を備えて構成されることが好ましい。
本実施形態に係るプラズマ表示装置においては、複数種類のオフセット電圧と各々対応する電位の複数の電源手段と、前記複数の電源手段のうちの何れの電源手段からオフセット電圧を出力するかを切り替える切替手段と、前記オフセット電圧設定手段により設定されたオフセット量に応じて前記切替手段を制御し、前記複数の電源手段のうち何れかの電源手段からオフセット電圧を出力させる切替制御手段と、を備えることが好ましい。
また、本実施形態に係るプラズマ表示装置の駆動方法は、複数の表示セルを有するプラズマディスプレイパネルを備え、前記複数の表示セルのうち所望の表示セルに対してスキャンパルスを印加することにより、当該所望の表示セルを表示発光させる表示セルとして選択し、該選択された表示セルを維持放電させて表示発光させるプラズマ表示装置を駆動する方法において、スキャンパルスを印加してから選択放電が開始されるまでの遅れ時間に応じてスキャンパルスの幅を設定する第1の過程と、前記第1の過程により設定されるスキャンパルス幅に応じて、基準値に対するスキャンパルスの電圧のオフセット量を設定する第2の過程と、を備えることを特徴としている。
また、本実施形態に係るプログラムは、コンピュータが実行可能なプログラムにおいて、プラズマディスプレイパネルにスキャンパルスを印加してから選択放電が開始されるまでの遅れ時間に応じてスキャンパルスの幅を設定する第1の処理と、前記第1の処理により設定されるスキャンパルス幅に応じて、基準値に対するスキャンパルスの電圧のオフセット量を設定する第2の処理と、をコンピュータに実行させることを特徴としている。
以上のような実施形態によれば、複数の表示セルを有するプラズマディスプレイパネルを備え、前記複数の表示セルのうち所望の表示セルに対してスキャンパルスを印加することにより、当該所望の表示セルを表示発光させる表示セルとして選択し、該選択された表示セルを維持放電させて表示発光させるプラズマ表示装置において、スキャンパルスを印加してから選択放電が開始されるまでの遅れ時間に応じてスキャンパルスの幅を設定するスキャンパルス幅設定手段と、前記スキャンパルス幅設定手段により設定されるスキャンパルス幅に応じて、基準値に対するスキャンパルスの電圧のオフセット量を設定するオフセット電圧設定手段と、前記オフセット電圧設定手段により設定されたオフセット量だけ前記基準値からオフセットされた電圧値のスキャンパルスを前記プラズマディスプレイパネルに対して出力するスキャンパルス出力手段と、を備えるので、スキャンパルスを印加してから選択放電が開始されるまでの遅れ時間(スキャン放電遅れ時間)の長さに応じてスキャンパルス幅を変化させる技術において、Ofsマージンが狭い場合であっても、スキャンパルスの電圧(スキャンパルスのオフセット電圧)がOfsマージン内に入るようにすることができる。よって、Ofsマージンが狭い場合であっても、スキャンパルス幅の設定範囲を広範に変化させることが可能となる。
また、複数の表示セルを有するプラズマディスプレイパネルを備え、前記複数の表示セルのうち所望の表示セルに対してスキャンパルスを印加することにより、当該所望の表示セルを表示発光させる表示セルとして選択し、該選択された表示セルを維持放電させて表示発光させるプラズマ表示装置を駆動する方法において、スキャンパルスを印加してから選択放電が開始されるまでの遅れ時間に応じてスキャンパルスの幅を設定する第1の過程と、前記第1の過程により設定されるスキャンパルス幅に応じて、基準値に対するスキャンパルスの電圧のオフセット量を設定する第2の過程と、を備えるので、スキャンパルスを印加してから放電が開始されるまでの遅れ時間(スキャン放電遅れ時間)の長さに応じてスキャンパルス幅を変化させる技術において、Ofsマージンが狭い場合であっても、スキャンパルスの電圧(スキャンパルスのオフセット電圧)がOfsマージン内に入るようにすることができる。よって、Ofsマージンが狭い場合であっても、スキャンパルス幅の設定範囲を広範に変化させることが可能となる。
また、コンピュータが実行可能なプログラムにおいて、プラズマディスプレイパネルにスキャンパルスを印加してから選択放電が開始されるまでの遅れ時間に応じてスキャンパルスの幅を設定する第1の処理と、前記第1の処理により設定されるスキャンパルス幅に応じて、基準値に対するスキャンパルスの電圧のオフセット量を設定する第2の処理と、をコンピュータに実行させるので、スキャンパルスを印加してから放電が開始されるまでの遅れ時間(スキャン放電遅れ時間)の長さに応じてスキャンパルス幅を変化させる技術において、Ofsマージンが狭い場合であっても、スキャンパルスの電圧(スキャンパルスのオフセット電圧)がOfsマージン内に入るようにすることができる。よって、Ofsマージンが狭い場合であっても、スキャンパルス幅の設定範囲を広範に変化させることが可能となる。
次に、実施例1を説明する。
図4は実施例1に係るプラズマ表示装置100の構成を示すブロック図である。
図4に示すように、実施例1に係るプラズマ表示装置100は、入力される画像データに含まれる画像平均輝度情報を取得する画像平均輝度取得回路21と、画像平均輝度取得回路21により取得された画像平均輝度情報に応じて各SF(サブフィールド)における維持放電回数を計算により求める各SF維持放電回数計算手段22と、各SF維持放電回数計算手段22により計算された維持放電回数に基づいて、スキャンパルスを印加してから選択放電が開始されるまでの遅れ時間を判断し、この遅れ時間(放電遅れ時間)に応じて必要なスキャンパルス幅を判定する必要スキャンパルス幅判定手段23と、この必要スキャンパルス幅判定手段23による判定に用いられるSFあたり維持放電回数対必要スキャンパルス幅設定値変換テーブル24と、必要スキャンパルス幅判定手段23による判定結果に応じてスキャンパルス幅を制御するスキャンパルス幅制御手段25と、このスキャンパルス幅制御手段25により制御されたパルス幅のスキャンパルスを発生するスキャンパルス発生手段26と、必要スキャンパルス幅判定手段23による判定結果に応じてオフセット電圧の最適値を判定するオフセット電圧制御最適値判定手段(最適オフセット電圧判定手段)27と、このオフセット電圧制御最適値判定手段27による判定に用いられるスキャンパルス幅対オフセット電圧制御最適値変換テーブル(スキャンパルス幅−オフセット電圧最適値変換用テーブル)28と、オフセット電圧制御最適値判定手段27による判定結果に応じてオフセット電圧を制御するオフセット電圧制御手段29と、このオフセット電圧制御手段29により制御されたオフセット電圧を発生するオフセット電圧発生手段30と、スキャンパルス発生手段26により発生されたスキャンパルスのオフセット電圧をオフセット電圧発生手段30により発生されたオフセット電圧に設定し、該設定後のスキャンパルスをプラズマディスプレイパネル150(図7、図8参照)のパネルY側電極32に出力するY側ドライブ回路31と、パネルY側電極32を備えるプラズマディスプレイパネル150と、を備えて構成されている。
図8に示すように、プラズマディスプレイパネル150(以下、PDP150)を駆動するには、PDP150が備えるY側電極(走査電極)、維持電極及びデータ電極(アドレス電極)の何れかに対して選択的に、所望のタイミングで駆動波形を印加することにより、PDP150の表示セルのうち所望の表示セルにて所望の放電を起こさせる。これにより、所望の表示セルにて表示発光が生じ、画像が表示される。
Y側電極(走査電極)、維持電極及びデータ電極(アドレス電極)に印加する波形はサブフィールド(SF)という基本単位を有し、サブフィールドの動作を繰り返すことにより一連の画像表示を行うことができる。
1つのサブフィールドSFは、維持消去期間、予備放電期間、選択期間(走査期間)及び維持期間の4つの期間を、時系列においてこの順に備えて構成されている。
このうち選択期間において、PDP150の所望のアドレス電極に対してアドレス制御信号を印加する一方で、PDP150の所望の走査電極に対してスキャンパルスPを印加することにより、PDP150が備える複数の表示セルのうちの何れの表示セルを発光させるかを選択する。また、維持期間では、選択された表示セルにおいて、画像データに含まれる輝度情報に応じた発光回数で維持放電(発光動作)を行わせる。
一般に、PDPでは、選択期間において、Y側電極(走査電極)とアドレス電極間に放電開始電圧を印加して直ちに選択放電が発生するわけではなく、電圧印加のタイミングから僅かに遅れて選択放電が発生する。すなわち、電圧印加のタイミングから実際に選択放電が発生するまでの間には放電遅れ時間が存在する。
また、放電遅れ時間は、常に一定ではなく、直前の維持放電期間が終了してからの経過時間及び直前のSFにおける維持放電回数に応じて変化する。
図2は直前の維持放電期間が終了してからの経過時間(横軸)とスキャン(Scan)放電遅れ時間(縦軸)との関係を示す図である。
図2に示すように、直前の維持放電期間が終了してからの経過時間が長くなるほど、放電遅れ時間も長くなり、直前のSFにおける維持放電回数が多いほど、放電遅れ時間は短くなる。
このように放電遅れ時間に差が生じることは、プラズマディスプレイパネルの表示特性にとって好ましくない。
このため、プラズマ表示装置100においては、以下に説明するように放電遅れ時間の長さに応じてスキャンパルス幅を変更する制御がなされる結果、直前の維持放電期間が終了してからの経過時間に応じた放電遅れ時間の変化量が抑制される。
すなわち、SFあたり維持放電回数対必要スキャンパルス幅設定値変換テーブル24は、SFあたり維持放電回数と、必要な必要スキャンパルス幅とを対応付けて記憶保持している。
そして、必要スキャンパルス幅判定手段23は、各SF維持放電回数計算手段22により計算された各SFにおける維持放電回数に応じて必要なスキャンパルス幅を、SFあたり維持放電回数対必要スキャンパルス幅設定値変換テーブル24を参照することにより判定する。すなわち、必要スキャンパルス幅判定手段23は、各SF維持放電回数計算手段22により計算された各SFにおける維持放電回数と対応するスキャンパルス幅をSFあたり維持放電回数対必要スキャンパルス幅設定値変換テーブル24より取得する。
そして、必要スキャンパルス幅判定手段23は、判定結果(SFあたり維持放電回数対必要スキャンパルス幅設定値変換テーブル24より取得したスキャンパルス幅)のデータをスキャンパルス幅制御手段25及びオフセット電圧制御最適値判定手段27に出力する。
これにより、放電遅れ時間の長さに応じてスキャンパルス幅(スキャンパルスのアクティブ期間の長さ)を変更する制御がなされ、結果として、直前の維持放電期間が終了してからの経過時間に応じた放電遅れ時間の変化量が抑制される。
なお、必要スキャンパルス幅判定手段23及びSFあたり維持放電回数対必要スキャンパルス幅設定値変換テーブル24により、スキャンパルスを印加してから放電が開始されるまでの遅れ時間に応じてスキャンパルスの幅を設定するスキャンパルス幅設定手段が構成される。
スキャンパルス幅制御手段25は、必要スキャンパルス幅判定手段23による判定結果に応じて、スキャンパルス発生手段26を制御することにより、スキャンパルス幅を制御する。
より具体的には、スキャンパルス幅制御手段25は、例えば、スキャンパルス発生手段26に対してCLK数変調を行うことにより、スキャンパルス幅の変更制御を行う。すなわち、スキャンパルス幅制御手段25は、CLK数変調用のメモリを備え、このメモリに記憶された内容に従い、スキャンパルス発生手段26で設定されている出力設定を強制的に変更することにより、スキャンパルス幅の変更制御を行う。また、スキャンパルス幅制御手段25が備えるCLK数変調用のメモリの内容は、必要スキャンパルス幅判定手段23による判定結果に応じて書き換えられる。
スキャンパルス発生手段26は、スキャンパルス幅制御手段25により制御されたパルス幅のスキャンパルスを発生し、該発生したスキャンパルスをY側ドライブ回路31に出力する。
なお、スキャンパルス発生手段26は、例えば、所定のスキャンパルス発生パターンを記憶したメモリを備え、このメモリに記憶されたパターンに従って、所定期間のローレベルと所定期間のハイレベルをY側ドライブ回路31に出力するパターンジェネレータである。
ここで、スキャンパルス発生手段26が発生するスキャンパルスは、いまだ電圧値が決定されておらず(オフセット電圧が未定)、スキャンパルスの幅とタイミングだけを決める情報であり、Y側ドライブ回路31にて最終形のスキャンパルスが生成される。
また、スキャンパルス幅対オフセット電圧制御最適値変換テーブル28は、スキャンパルス幅と、各スキャンパルス幅に応じて最適なオフセット電圧値とを対応付けて記憶保持している。
オフセット電圧制御最適値判定手段27は、スキャンパルス幅対オフセット電圧制御最適値変換テーブル28を参照することにより、必要スキャンパルス幅判定手段27による判定結果に応じた最適なオフセット電圧値を判定する。
すなわち、オフセット電圧制御最適値判定手段27は、必要スキャンパルス幅判定手段23より入力されたスキャンパルス幅のデータと対応するオフセット電圧値をスキャンパルス幅対オフセット電圧制御最適値変換テーブル28より取得する。
更に、オフセット電圧制御最適値判定手段27は、取得したオフセット電圧値をオフセット電圧制御手段29に出力する。
なお、オフセット電圧制御最適値判定手段27及びスキャンパルス幅対オフセット電圧制御最適値変換テーブル28により、スキャンパルス幅設定手段により設定されるスキャンパルス幅に応じて、基準値に対するスキャンパルスの電圧のオフセット量を設定するオフセット電圧設定手段が構成される。
オフセット電圧制御手段29は、オフセット電圧制御最適値判定手段27による判定結果(オフセット電圧制御最適値判定手段27が取得しオフセット電圧制御手段29に入力したオフセット電圧値)に応じて、オフセット電圧発生手段30を制御することにより、スキャンパルス幅に応じた最適なオフセット電圧をオフセット電圧発生手段30からY側ドライブ回路31に出力させる。
Y側ドライブ回路31は、スキャンパルス発生手段26から入力されたスキャンパルスのLOWレベル電圧を、オフセット電圧発生手段30から出力されたオフセット電圧となるようオフセットさせて、該オフセット後のスキャンパルスをプラズマディスプレイパネル150に対して出力する。
すなわち、Y側ドライブ回路31からプラズマディスプレイパネル150に出力されるスキャンパルスは、スキャンパルス幅制御手段25により制御されたパルス幅で、オフセット電圧制御手段29により制御されたオフセット電圧のスキャンパルスである。
なお、Y側ドライブ回路31により、オフセット電圧設定手段により設定されたオフセット量だけ前記基準値からオフセットされた電圧値のスキャンパルスをプラズマディスプレイパネルに対して出力するスキャンパルス出力手段が構成される。
次に、オフセット電圧発生手段30より出力されるオフセット電圧について、詳細に説明する。
先ず、オフセット電圧とは、Y電極(走査電極)に印加される書込パルス電圧に関し、Y電極の基準電圧値(例えば、GND電位)より正電位側を正極性、負電位側を負極性と定義した場合、書込パルス起点の電位が正極性にあった場合には、負極性側にシフトした電圧値、書込パルスの起点が負極性にあった場合には、正極性側にシフトした電圧値のことをオフセット電圧と言う。すなわち、図1に示す電圧Ofsがオフセット電圧である。
また、安定して選択放電を行うことが可能なオフセット電圧の下限値(オフセット電圧下限値)とは、オフセット電圧がこの下限値未満となると、画面全域にわたって充分な書込ができない状態となってしまう電圧を意味する。すなわち、書込放電後に形成される面電極上の壁電荷が、次のステップの維持期間に必要な壁電荷量を確保できないために、発光すべきセルが発光しないといった不具合や、発光すべきではないセルが発光してしまうといった不具合が発生する値を意味する。
オフセット電圧下限値とは逆に、安定して選択放電を行うことが可能なオフセット電圧の上限値(オフセット電圧上限値)は、オフセット電圧がこの上限値を超えると、放電強度が強くなるために余分な壁電荷が形成され、面電極上に形成される壁電荷の量にアンバランスが生じてしまうようになる電圧値を意味する。従って、オフセット電圧がこの上限値を超えると、やはり、オフセット電圧が下限値未満となった場合と同様に、発光すべきではないセルが発光してしまう不具合や、発光すべきセルが発光しない不具合が生じる。いわゆる誤灯といわれるものである。
以上のような理由から、オフセット電圧値は、オフセット電圧上限値とオフセット電圧下限値との間の値に設定しておく必要がある。
図5はスキャンパルス幅(横軸)と、オフセット(Ofs)電圧上限値及びオフセット電圧下限値(ともに縦軸)との関係を示す図である。
すなわち、図5には、安定して選択放電(書込動作)を行うことが可能なオフセット電圧の下限値を示す下限値曲線Aと、安定して選択放電を行うことが可能なオフセット電圧の上限値を示す上限値曲線Bと、が示されている。
以下、オフセット電圧上限値とオフセット電圧下限値との間の値をオフセット(Ofs)マージンと称する。
図5に示すように、オフセット電圧上限値(上限値曲線B)及びオフセット電圧下限値(下限値曲線A)は、ともに、スキャンパルス幅が大きくなるほど、値が小さくなる特性を有する。
なお、図5に示す下限値曲線A,Bが示す具体的な電圧値は一例であり、個々のPDPの特性に応じて変動することは勿論である。
オフセット電圧の電圧値とスキャンパルス幅には図5の関係があるため、従来のようなオフセット電圧を一定の値にする技術では、Ofsマージンの変動に対応できない。
そこで、実施例1では、例えば、図5に示すオフセット電圧変化曲線Eに従って、Ofs電圧値をスキャンパルス幅に応じて変化させることにより、オフセット電圧値を常にオフセット電圧上限値とオフセット電圧下限値との間の値(オフセットマージン内の値)に設定する。
具体的には、例えば、図5に示すように、スキャンパルス幅が大きくなるほどオフセット電圧の値が小さくなるように、該オフセット電圧の値を階段状に変化させることが挙げられる。
ここで、オフセット電圧発生手段30は、具体的には、例えば、以下に説明するように構成することができる。
図6はオフセット電圧発生手段30の構成を示す回路図である。
図6に示すように、オフセット電圧発生手段30は、複数種類のオフセット電圧と各々対応する電位の複数の電源(電源手段)41〜44と、これら複数の電源41〜44のうちの何れの電源からオフセット電圧を出力するかを切り替えるスイッチ(切替手段)51〜54と、を備えている。
電源41は図5に示す第1のオフセット電圧E1の電位を有し、電源42は図5に示す第2のオフセット電圧E2の電位を有し、電源43は図5に示す第3のオフセット電圧E3の電位を有し、電源44は図5に示す第4のオフセット電圧E4の電位を有する。
第1乃至第4のオフセット電圧E1〜E4の大小関係は、E1>E2>E3>E4の関係となっている。
スイッチ51は電源41と、スイッチ52は電源42と、スイッチ53は電源43と、スイッチ54は電源44と、それぞれ直列に接続されている。
また、例えば、各スイッチ51〜54の端子のうち、電源41〜44と接続されているのとは反対側の端子は、それぞれ逆流防止用ダイオード61〜64のカソードに接続されている。
また、これら逆流防止用ダイオード61〜64のアノードは、オフセット電圧の出力端子65に対して共通接続されている。
逆流防止用ダイオード61〜64は、各電源41〜44に対して他の電源からの電圧の流れ込みを阻止するためものである。
オフセット電圧制御手段29は、オフセット電圧制御最適値判定手段27による判定値、すなわちスキャンパルス幅に応じた最適なオフセット電圧値に応じて、そのオフセット電圧値と対応するスイッチ(スイッチ51〜54のうちの何れか一つのスイッチ)をオンとさせる。
すると、オンとなったスイッチが接続されている電源(電源41〜44のうちの何れか一つの電源)より、オフセット電圧がY側ドライブ回路31へと出力される。
すなわち、オフセット電圧制御手段29は、オフセット電圧設定手段により設定されたオフセット量に応じて切替手段を制御し、複数の電源手段のうち何れかの電源手段からオフセット電圧を出力させる切替制御手段を構成する。
なお、以上において、各SF維持放電回数計算手段22、必要スキャンパルス幅判定手段23、スキャンパルス幅制御手段25、オフセット電圧制御最適値判定手段27、オフセット電圧制御手段29及びY側ドライブ回路31は、例えば、プログラム制御により動作するマイクロコンピュータ(コンピュータ)により構成することができる。
図7はプラズマディスプレイパネル150(以下、PDP150)の構造を示す分解斜視図である。
図7に示すように、PDP150は、相互に平行に配置された前面基板10及び背面基板11の2枚の基板を備えている。
前面基板10における背面基板11との対向面側には、透明な走査電極14及び透明な維持電極15を、それぞれPDP150の行方向(図7では左右方向)に延在するように形成する。
更に、前面基板10には、走査電極14及び維持電極15を覆う誘電体層19A並びにこの誘電体層19Aを放電から保護する酸化マグネシウムなどからなる保護層18を形成する。
背面基板11における前面基板10との対向面側には、PDP150の面方向に対し垂直な方向から見て、走査電極14及び維持電極15と直交する列方向(図7では手前側から右斜め奥に向かう方向)に延在するようにデータ電極(アドレス電極)16を形成する。
更に、背面基板11には、データ電極16を覆う誘電体層19Bと、この誘電体層19B上において列方向に延在し、表示セルを行方向において区切る隔壁12を、該誘電体層19Bより垂直に起立する起立壁状に形成する。
加えて、隔壁12の側面及び誘電体層19Bの表面上には、放電ガスの放電により発生する紫外線を可視光に変換する蛍光体層17を形成する。
こうして、前面基板10と背面基板11との間の空間には、隔壁12により区画された放電空間13が形成される。
この放電空間13内には、放電ガスを充填する。
PDP150においては、走査電極14とデータ電極16との最近接点及び維持電極15とデータ電極16との最近接点を夫々1つずつ含むように、表示セルが行列状に配置されている。従って、PDP150は(n×m)個の表示セルを備えている。
次に、図8を参照して、以上において説明したPDP150を備えて構成されるプラズマ表示装置100の好適な一例について説明する。
図8は、本実施例に係るプラズマ表示装置100の全体構成の好適な一例を示すブロック図である。なお、図4に示す構成要素は、図8のドライバ制御回路137内に備えられている。
図8に示すプラズマ表示装置100は、アナログインタフェース120と、PDPモジュール130とを備えて概略構成されている。
PDPモジュール130は、上記のようにして製造されたプラズマディスプレイパネル150(以下、PDP150)を備えている。
アナログインタフェース120は、クロマ・デコーダを備えたY/C分離回路 121と、A/D変換回路122と、PLL回路を備えた同期信号制御回路123と、画像フォーマット変換回路124と、逆γ(ガンマ)変換回路125と、システム・コントロール回路126と、PLE制御回路127とを備えて構成されている。
アナログインタフェース120は、概略的には、受信したアナログ映像信号をディジタル信号に変換したのち、これをPDPモジュール130に供給する機能を有している。
例えばテレビチューナーから入力されるアナログ映像信号は、Y/C分離回路121において、R(赤),G(緑)、B(青)の各色の輝度信号に分解されたのち、A/D変換回路122においてディジタル信号に変換される。
その後、PDPモジュール130の画素構成と映像信号の画素構成とが相互に異なる場合には、画像フォーマット変換回路124において、必要な画像フォーマットの変換処理が行われる。
A/D変換回路122において、映像信号のA/D(アナログ/ディジタル)変換を行ったのち、逆γ変換回路125において、映像信号に対して逆γ変換を施して、線形特性に復元されたディジタル映像信号を生成する。このようにして生成されたディジタル映像信号は、RGB映像信号として、PDPモジュール130に出力される。
同期信号制御回路123に内蔵されているPLL(位相同期ループ)回路は、アナログ映像信号と同時に供給される水平同期信号を基準として、サンプリングクロック信号およびデータクロック信号を生成して、PDPモジュール130に出力する。
アナログインタフェース120のPLE制御回路127は、PDPの輝度制御を行う。具体的には、平均輝度レベルが所定値以下である場合には表示輝度を上昇させ、平均輝度レベルが所定値を超える場合には、表示輝度を低下させるように制御する。
システム・コントロール回路126は、PDPモジュール130に対して、各種制御信号を出力する。
PDPモジュール130は、ディジタル信号処理・制御回路131と、パネル部132と、DC/DCコンバータを内蔵するモジュール内電源回路133とから構成されている。ディジタル信号処理・制御回路131は、入力インタフェース信号処理回路134と、フレームメモリ135と、メモリ制御回路136と、ドライバ制御回路137とを含んでいる。
入力インタフェース信号処理回路134は、システム・コントロール回路126から発信される各種制御信号、逆γ変換回路125から発信されるRGB映像信号、同期信号制御回路123から発信される同期信号、PLL回路から発信されるデータクロック信号を受信する。
入力インタフェース信号処理回路134に入力された映像信号の平均輝度レベルは、入力インタフェース信号処理回路134内の入力信号平均輝度レベル演算回路(図示略)によって計算されて、例えば5ビットデータとして出力される。また、PLE制御回路127は、平均輝度レベルに応じてPLE制御データを設定して、入力インタフェース信号処理回路134内の輝度レベル制御回路(図示略)に供給する。
ディジタル信号処理・制御回路131では、入力インタフェース信号処理回路134において、これらの各種信号の処理を行ったのち、制御信号をパネル部132に送信する。これと同時に、メモリ制御回路136はメモリ制御信号を、ドライバ制御回路137はドライバ制御信号を、それぞれパネル部132に送信する。
パネル部132は、PDP150と、PDP150の走査電極を駆動する走査ドライバ138と、PDP150のデータ電極を駆動するデータドライバ139と、PDP150および走査ドライバ138にパルス電圧を供給する高圧パルス回路140と、高圧パルス回路140からの余剰電力を回収する電力回収回路141とを備えて構成されている。
PDP150は、例えば1365個×768個に配列された画素を有するものとして構成されている。PDP150においては、走査ドライバ138が走査電極を制御し、データドライバ139がデータ電極(アドレス電極)を制御することによって、これらの画素のうちの所定の画素の点灯または非点灯が制御されて、所望の画像表示が行われる。
このようなプラズマ表示装置100は、PDP150を備えているため、高品質のプラズマ表示装置とすることができる。
なお、上記の実施例では、図5に示すように、オフセット電圧を4段階に変化させる例を示しているが、段階数はプラズマディスプレイパネルの特性に応じて適宜に増減すると良い。
また、例えば、オフセット電圧上限値及びオフセット電圧下限値のスキャンパルス幅に対する変動の割合が大きい場合には、段階数を増加させ、変動の割合が小さい場合には段階数を減少させることにより、プラズマディスプレイパネルの特性に応じた設定が可能になる。
また、階段状に変化させる例では、各階段のそれぞれのステップのオフセット電圧値を個別に設定(変更)可能にしてもよいし、各ステップにおけるオフセット電圧値の相対的な電圧値の関係は一定にしたままで(例えば、図5に示すオフセット電圧変化曲線Eの形状は一定にしたままで)で、全体(例えば、図5に示すオフセット電圧変化曲線Eの全体)を上下にシフトする構成としても良い。これらの選択は、パネル特性との関係、回路構成の容易さやコストとの関係で基本的には決定される。
更に、図5では、オフセット電圧値を階段状に変化させる例を示しているが、オフセット電圧値をリニアに変化させても良いし、或いは、曲線状に変化させても良い。
また、実施例1に係るプラズマ表示装置100は、選択消去方式であっても良いし、選択書込方式であっても良い。
以上のような実施例1によれば、複数の表示セルを有するプラズマディスプレイパネル150を備え、前記複数の表示セルのうち所望の表示セルに対してスキャンパルスを印加することにより、当該所望の表示セルを表示発光させる表示セルとして選択し、該選択された表示セルを維持放電させて表示発光させるプラズマ表示装置100において、スキャンパルスを印加してから選択放電が開始されるまでの遅れ時間に応じてスキャンパルスの幅を設定するスキャンパルス幅設定手段(必要スキャンパルス幅判定手段23及びSFあたり維持放電回数対必要スキャンパルス幅設定値変換テーブル24により構成される)と、前記スキャンパルス幅設定手段により設定されるスキャンパルス幅に応じて、基準値に対するスキャンパルスの電圧のオフセット量を設定するオフセット電圧設定手段(オフセット電圧制御最適値判定手段27及びスキャンパルス幅対オフセット電圧制御最適値変換テーブル28により構成される)と、前記オフセット電圧設定手段により設定されたオフセット量だけ前記基準値からオフセットされた電圧値のスキャンパルスをプラズマディスプレイパネル150に対して出力するスキャンパルス出力手段(Y側ドライブ回路31により構成される)と、を備えるので、スキャンパルスを印加してから選択放電が開始されるまでの遅れ時間(スキャン放電遅れ時間)の長さに応じてスキャンパルス幅を変化させる技術において、オフセットマージンが狭い場合であっても、スキャンパルスの電圧(スキャンパルスのオフセット電圧)がオフセットマージン内に入るようにすることができる。よって、オフセットマージンが狭い場合であっても、スキャンパルス幅の設定範囲を広範に変化させることが可能となる。
プラズマディスプレイパネルの駆動波形の一部を示すタイムチャートである。 直前の維持放電期間が終了してからの経過時間とスキャン放電遅れ時間との関係を示す図である。 スキャンパルス幅と、オフセット電圧上限値及びオフセット電圧下限値との関係を示す図である。 実施例1に係るプラズマ表示装置の構成を示すブロック図である。 スキャンパルス幅と、オフセット電圧上限値及びオフセット電圧下限値と、オフセット電圧と、の関係を示す図である。 オフセット電圧発生手段の構成を示す回路図である。 プラズマディスプレイパネルの構造を示す分解斜視図である。 プラズマ表示装置の構成を示すブロック図である。
符号の説明
23 必要スキャンパルス幅判定手段(スキャンパルス幅設定手段を構成する)
24 SFあたり維持放電回数対必要スキャンパルス幅設定値変換テーブル(スキャンパルス幅設定手段を構成する)
27 オフセット電圧制御最適値判定手段(オフセット電圧設定手段を構成する、最適オフセット電圧判定手段)
28 スキャンパルス幅対オフセット電圧制御最適値変換テーブル(オフセット電圧設定手段を構成する、スキャンパルス幅−オフセット電圧最適値変換用テーブル)
29 オフセット電圧制御手段(切替制御手段)
30 オフセット電圧発生手段(電源手段、切替手段)
100 プラズマ表示装置

Claims (5)

  1. 複数の表示セルを有するプラズマディスプレイパネルを備え、前記複数の表示セルのうち所望の表示セルに対してスキャンパルスを印加することにより、当該所望の表示セルを表示発光させる表示セルとして選択し、該選択された表示セルを維持放電させて表示発光させるプラズマ表示装置において、
    スキャンパルスを印加してから選択放電が開始されるまでの遅れ時間に応じてスキャンパルスの幅を設定するスキャンパルス幅設定手段と、
    前記スキャンパルス幅設定手段により設定されるスキャンパルス幅に応じて、基準値に対するスキャンパルスの電圧のオフセット量を設定するオフセット電圧設定手段と、
    前記オフセット電圧設定手段により設定されたオフセット量だけ前記基準値からオフセットされた電圧値のスキャンパルスを前記プラズマディスプレイパネルに対して出力するスキャンパルス出力手段と、
    を備えることを特徴とするプラズマ表示装置。
  2. 前記オフセット電圧設定手段は、
    複数種類のスキャンパルス幅と、各スキャンパルス幅と対応する最適なオフセット電圧と、を対応付けて記憶保持したスキャンパルス幅−オフセット電圧最適値変換用テーブルと、
    前記スキャンパルス幅−オフセット電圧最適値変換用テーブルを参照することにより、スキャンパルス幅に応じた最適なオフセット電圧を判定する最適オフセット電圧判定手段と、
    を備えて構成されることを特徴とする請求項1に記載のプラズマ表示装置。
  3. 複数種類のオフセット電圧と各々対応する電位の複数の電源手段と、
    前記複数の電源手段のうちの何れの電源手段からオフセット電圧を出力するかを切り替える切替手段と、
    前記オフセット電圧設定手段により設定されたオフセット量に応じて前記切替手段を制御し、前記複数の電源手段のうち何れかの電源手段からオフセット電圧を出力させる切替制御手段と、
    を備えることを特徴とする請求項1又は2に記載のプラズマ表示装置。
  4. 複数の表示セルを有するプラズマディスプレイパネルを備え、前記複数の表示セルのうち所望の表示セルに対してスキャンパルスを印加することにより、当該所望の表示セルを表示発光させる表示セルとして選択し、該選択された表示セルを維持放電させて表示発光させるプラズマ表示装置を駆動する方法において、
    スキャンパルスを印加してから選択放電が開始されるまでの遅れ時間に応じてスキャンパルスの幅を設定する第1の過程と、
    前記第1の過程により設定されるスキャンパルス幅に応じて、基準値に対するスキャンパルスの電圧のオフセット量を設定する第2の過程と、
    を備えることを特徴とするプラズマ表示装置の駆動方法。
  5. コンピュータが実行可能なプログラムにおいて、
    プラズマディスプレイパネルにスキャンパルスを印加してから選択放電が開始されるまでの遅れ時間に応じてスキャンパルスの幅を設定する第1の処理と、
    前記第1の処理により設定されるスキャンパルス幅に応じて、基準値に対するスキャンパルスの電圧のオフセット量を設定する第2の処理と、
    をコンピュータに実行させることを特徴とするプログラム。
JP2006091130A 2006-03-29 2006-03-29 プラズマ表示装置、その駆動方法及びプログラム Withdrawn JP2007264414A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006091130A JP2007264414A (ja) 2006-03-29 2006-03-29 プラズマ表示装置、その駆動方法及びプログラム
US11/727,943 US20070229403A1 (en) 2006-03-29 2007-03-29 Plasma display unit and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006091130A JP2007264414A (ja) 2006-03-29 2006-03-29 プラズマ表示装置、その駆動方法及びプログラム

Publications (1)

Publication Number Publication Date
JP2007264414A true JP2007264414A (ja) 2007-10-11

Family

ID=38558095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006091130A Withdrawn JP2007264414A (ja) 2006-03-29 2006-03-29 プラズマ表示装置、その駆動方法及びプログラム

Country Status (2)

Country Link
US (1) US20070229403A1 (ja)
JP (1) JP2007264414A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011052219A1 (ja) * 2009-11-02 2013-03-14 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764338B1 (ko) * 1998-09-04 2007-10-05 마츠시타 덴끼 산교 가부시키가이샤 고화질과 고휘도를 표시할 수 있는 플라즈마 디스플레이패널 구동방법 및 화상 표시 장치
KR100482324B1 (ko) * 2002-03-06 2005-04-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
JP4248511B2 (ja) * 2004-04-12 2009-04-02 三星エスディアイ株式会社 プラズマ表示装置
KR100793094B1 (ko) * 2005-09-23 2008-01-10 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011052219A1 (ja) * 2009-11-02 2013-03-14 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Also Published As

Publication number Publication date
US20070229403A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
US7733302B2 (en) Plasma display device and driving method thereof
JP2003050562A (ja) プラズマディスプレイ装置の駆動方法
JPH10274961A (ja) プラズマディスプレイ装置及びプラズマディスプレイ駆動方法
US8456385B2 (en) Display apparatus and display driving method for enhancing grayscale display capable of low luminance portion without increasing driving time
JP4601371B2 (ja) プラズマディスプレイパネルの駆動装置及び駆動方法
JP5152183B2 (ja) プラズマディスプレイ装置とその駆動方法
KR20000004293A (ko) 플라즈마 디스플레이 패널 텔레비전의 전력 회수방법 및 그 회로
JP2005338120A (ja) プラズマディスプレイパネルの駆動方法
US7710372B2 (en) PDP data driver, PDP driving method, plasma display device, and control method for the same
JP2005326612A (ja) プラズマディスプレイパネルの駆動方法
JP2000242223A (ja) プラズマディスプレイパネルの駆動方法及びそれを用いたディスプレイ装置
JP2005321680A (ja) プラズマディスプレイパネルの駆動方法
JP2000194317A (ja) プラズマディスプレイパネル及びその駆動方法
JP2006284729A (ja) Ac型プラズマディスプレイパネルの駆動方法
JP2007264414A (ja) プラズマ表示装置、その駆動方法及びプログラム
JP4576475B2 (ja) プラズマディスプレイ装置及びその制御方法
JP4977963B2 (ja) プラズマディスプレイパネルの駆動方法
JP2006066316A (ja) プラズマディスプレイパネル、プラズマ表示装置及びプラズマディスプレイパネルの製造方法
JP4637267B2 (ja) プラズマディスプレイ装置
US20070075933A1 (en) Plasma display panel and method of driving the same
JP2006003397A (ja) プラズマディスプレイパネルの駆動方法
JP2007072465A (ja) プラズマディスプレイ装置
JP4902724B2 (ja) プラズマディスプレイ装置の駆動方法
JP4902601B2 (ja) プラズマディスプレイ装置の駆動方法
KR100280887B1 (ko) 플라즈마디스플레이패널의구동장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090206

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090608

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110307