JP2007258456A

JP2007258456A - 積層型固体電解コンデンサ

Info

Publication number: JP2007258456A
Application number: JP2006081075A
Authority: JP
Inventors: Fumio Katayama; 文雄片山; Keiichi Ogata; 慶一尾形; Takashi Shimura; 崇志村
Original assignee: Nichicon Corp
Current assignee: Nichicon Corp
Priority date: 2006-03-23
Filing date: 2006-03-23
Publication date: 2007-10-04

Abstract

【課題】より一層の低ＥＳＬ化が可能な積層型固体電解コンデンサを提供する。
【解決手段】一方側に陽極部８、他方側に陰極部９を備えた複数のコンデンサ素子を、陰極部９が重なり合うと共に陽極部８が交互に第１の位置および第２の位置で揃うように積層してなる積層体１２と、積層体１２における陽極部８および陰極部９に対応してそれぞれ配置されかつ接続された陽極端子１３および陰極端子１４と、陽極端子１３と陰極端子１４との間に接続された少なくとも１つのセラミックコンデンサ１７と、積層体１２、陽極端子１３、陰極端子１４およびセラミックコンデンサ１７を、陽極端子１３および陰極端子１４それぞれの少なくとも一部を露出させて封止する外装樹脂と、を含んでなる積層型固体電解コンデンサとする。
【選択図】図６

Description

本発明は、各種電気機器の高速電子回路において用いられる積層型固体電解コンデンサに関するものである。

近年、パーソナルコンピュータ等の電子機器に用いられる電子回路の高速化が急速に進むなかで、これらの回路に使用される電子部品に対して高周波対応化が要求されている。
これに伴い、例えば、コンピュータのＣＰＵ駆動用の電源回路におけるコンデンサに対しては低ＥＳＲ化および低ＥＳＬ化が求められており、これらの要求を満たすために、ＣＰＵ近傍にデカップリングのための小型のチップ型コンデンサを多数配置する必要があった。
しかしながら、ＣＰＵ近傍はスペースに制限があるためコンデンサの員数を増加することには限界がある上に、部品数の増加は製造の効率上好ましくない。

そのため、さらなる高速回路に対応し、かつデカップリング用コンデンサの員数を削減するために、より一層低ＥＳＲ化および低ＥＳＬ化されたコンデンサが求められている。

低ＥＳＲ化を実現する一手法として、平板状のコンデンサ素子を積層し、その積層枚数を増やす方法（例えば、特許文献１参照）があるが、本手法により、低ＥＳＲ化は実現するものの、低ＥＳＬ化への寄与は非常に小さい。

そこで、本件出願人は、低ＥＳＲ化および低ＥＳＬ化を実現すべく、図１０Ａおよび図１０Ｂに示すように、表面に酸化皮膜層を有するアルミニウム金属箔の一方側に陽極部８’を形成しかつ他方側に固体電解質層および陰極引出層からなる陰極部９’を形成したコンデンサ素子単板１０’を、陰極部９’が重なり合うと共に陽極部８’が交互に反対方向を向くように複数枚積層し、リードフレームにおける陽極端子１３’および陰極端子１４’に対して陽極部８’および陰極部９’をそれぞれ接続し、充放電時にコンデンサ内を流れる電流の向きを対向させて、電流の流れによって発生する磁界を効果的に打ち消した構造（以下、多端子構造と称する）を有する積層型固体電解コンデンサを提案した（特許文献２参照）。

また、本件出願人は、図１０Ｃに示すように、上記多端子構造における複数の陽極端子１３’を導電性の連結部材１３ｃ’により繋げた構造（以下、３端子構造と称する）とし、複数の陽極端子を最短距離で電気的に短絡接続することで、より磁界を効果的に打ち消してさらなる低ＥＳＬ化を実現した積層型固体電解コンデンサを提案した（特許文献３参照）。
特開２００３−４５７５３号公報特願２００５−３０８８４６特願２００５−３７８０３５

本発明は、上記開発成果をさらに発展させ、より一層の低ＥＳＬ化が可能な積層型固体電解コンデンサを提供するものである。

上記課題を解決するために本発明は、（１）一方側に陽極部、他方側に陰極部を備えた複数のコンデンサ素子を、前記陰極部が重なり合うと共に前記陽極部が交互に第１の位置および第２の位置で揃うように積層してなる積層体と、前記積層体における前記陽極部および前記陰極部に対応してそれぞれ配置されかつ接続された陽極端子および陰極端子と、前記陽極端子と前記陰極端子との間に接続された少なくとも１つのセラミックコンデンサと、前記積層体、前記陽極端子、前記陰極端子および前記セラミックコンデンサを、前記陽極端子および前記陰極端子それぞれの少なくとも一部を露出させて封止する外装樹脂と、を含んでなることを特徴とする積層型固体電解コンデンサを提供するものである。

また本発明は、上記構成において、（２）前記陽極部に関する前記第１の位置および前記第２の位置が、前記陰極部を挟んで対向する位置となっており、さらに、前記陽極端子は、当該第１の位置に対応する第１の陽極端子部と、当該第２の位置に対応する第２の陽極端子部とからなっていることを特徴とする積層型固体電解コンデンサを提供するものである。

さらに本発明は、上記構成（２）において、（３）前記陰極端子は、対向する第１の陰極端子部と第２の陰極端子部とからなっており、さらに、前記陽極端子は、前記陰極端子部の間に配した、前記第１の陽極端子部と前記第２の陽極端子部とを連結する第３の陽極端子部を有していることを特徴とする積層型固体電解コンデンサを提供するものである。

本発明の積層型固体電解コンデンサによれば、コンデンサ素子の近傍である陽極端子と陰極端子との間に、高周波領域での応答速度に優れたセラミックコンデンサを橋渡しするように配置したことにより、より一層の低ＥＳＬ化が可能となる。

以下、図面を参照しつつ本発明の実施例について説明し、これらの特性と比較例の特性とを比較検討する。
図１は各実施例において用いられるコンデンサ素子単板を示す平面図、図２は図１のコンデンサ素子単板の断面図、図３は図１のコンデンサ素子単板を複数枚積層してなる積層体を示す側面図、図４は各実施例において用いられるリードフレームを示す平面図、図５は図４のリードフレームに積層体を搭載した状態を示す平面図、図６は図５のリードフレームに積層セラミックコンデンサを搭載した状態であって実施例１にかかるものを示す平面図である。
また、図７は図５のリードフレームに積層セラミックコンデンサを搭載した状態であって実施例２にかかるものを示す平面図、図８は図５のリードフレームに積層セラミックコンデンサを搭載した状態であって実施例３にかかるものを示す平面図、図９は図５のリードフレームに積層セラミックコンデンサを搭載した状態であって実施例４にかかるものを示す平面図である。

［実施例１］
まず、アルミニウム箔１の表面をエッチングにより粗面化した後に、４ｗｔ％のアジピン酸アンモニウム水溶液中で１０Ｖの電圧を３０分間印加して陽極酸化し、さらに、アルミニウム箔１の表面に誘電体となる酸化皮膜層２を形成した後、幅１０ｍｍ、長さ２０ｍｍの大きさに裁断した（図１および図２参照）。
続いて、陽極部８と陰極部９とを分離するためのレジスト部７を設け、再度４ｗｔ％のアジピン酸アンモニウム水溶液中で１０Ｖの電圧を３０分間印加して裁断面に酸化皮膜を形成した。
そして、陰極部９を３，４−エチレンジオキシチオフェンと酸化剤（例えばパラトルエンスルホン酸第二鉄）とを混合した溶液に浸漬し、重合することで、ポリエチレンジオキシチオフェンからなる固体電解質層３を形成し、続いて、固体電解質層３上にカーボン層４および銀層５からなる陰極引出層６を形成することにより、コンデンサ素子単板１０を作製した。ここで、図１および図２に示す如く、コンデンサ素子単板１０のレジスト部７より左側が陽極部８となり、右側が陰極部９となる。

次に、図３に示す如く、前述の方法により作製されたコンデンサ素子単板１０を４枚準備し、陰極部９が重なり合うと共に陽極部８が交互に反対方向を向くように積層し、それぞれの陰極部９間を導電性接着剤１１で接続して、積層体１２を作製した。

次に、図４に示す如く、積層体１２における陽極部８，８に対応して配置された陽極端子部１３ａ，１３ｂおよびこれらを連結する陽極端子連結部１３ｃからなるＨ字形状の陽極端子１３と、陰極部９に対応して配置されると共に陽極端子連結部１３ｃを挟むように配置された陰極端子部１４ａ，１４ｂからなる陰極端子１４と、を含んでなるリードフレーム１５を作製した。
そして、図５に示す如く、導電性接着剤を用いて積層体１２の陰極部９と、リードフレーム１５の陰極端子部１４ａ，１４ｂとを接続し、次いで、抵抗溶接により積層体１２の陽極部８，８とリードフレーム１５の陽極端子部１３ａ，１３ｂとを接続した。ここで、陽極端子連結部１３ｃには、絶縁性樹脂からなるマスキング部材１６を事前に塗布しておき（図４参照）、陽極端子連結部１３ｃと陰極部９とが接触してショートしないようにした。

次に、１２個の積層セラミックコンデンサ１７（静電容量２２μＦ、３２１６サイズ）を、図６に示す如く、リードフレーム１５における陽極端子部１３ａ，１３ｂと陰極端子部１４ａ，１４ｂとの対向箇所（４箇所）を橋渡しするように、各箇所３個ずつ、導電性接着剤を用いて接続した。

最後に、積層体１２、陽極端子１３、陰極端子１４および積層セラミックコンデンサ１７からなる複合体を、陽極端子１３および陰極端子１４における積層体１２とは反対側の面を露出させつつ、絶縁性の外装樹脂により外装し、積層型固体電解コンデンサ（不図示）を作製した。

［実施例２］
図７に示す如く、搭載する積層セラミックコンデンサ１７の員数を８個とし、上記対向箇所に２個ずつ均等に配置するようにした以外は、実施例１と同様にして、実施例２にかかる積層型固体電解コンデンサを作製した。

［実施例３］
図８に示す如く、搭載する積層セラミックコンデンサ１７の員数を４個とし、上記対向箇所に１個ずつ均等に配置するようにした以外は、実施例１と同様にして、実施例３にかかる積層型固体電解コンデンサを作製した。

［実施例４］
図９に示す如く、搭載する積層セラミックコンデンサ１７の員数を４個とし、上記対向箇所の片側２箇所に２個ずつ配置するようにした以外は、実施例１と同様にして、実施例４にかかる積層型固体電解コンデンサを作製した。

［比較例１］
積層セラミックコンデンサ１７を搭載しない以外は、実施例１と同様にして、比較例１にかかる積層型固体電解コンデンサを作製した（図５参照）。

実施例１〜４および比較例１にかかる積層型固体電解コンデンサについて、１００ｋＨｚでのＥＳＲ、および１００ＭＨｚでのＥＳＬを測定した結果を表１に示す。

表１より明らかなように、実施例１〜４にかかる積層型固体電解コンデンサは、比較例１にかかる積層型固体電解コンデンサと比較してＥＳＬ値が低くなっており、より一層の低ＥＳＬ化が実現されていることがわかる。

また、各実施例についての結果をそれぞれ比較することにより、積層セラミックコンデンサ１７の員数が多いほど低ＥＳＬ化が可能であることがわかる。
さらに、実施例１〜３の結果についてそれぞれ比較すると、員数の増加が同じ４個であっても、員数４個から員数８個に増加させた方が、員数８個から員数１２個に増加させるよりもＥＳＬ低減効果が大きいことから、積層セラミックコンデンサ１７を配置する位置が積層体１２から離れるに従い、ＥＳＬ低減効果は小さくなると考えられる。

上記のように、本発明にかかる積層型固体電解コンデンサによれば、一層の低ＥＳＬ化が可能である。したがって、例えば、本発明の積層型固体電解コンデンサをＣＰＵ駆動用の電源回路等に用いた場合、デカップリングのために配置されるコンデンサの員数を削減することができ、かつ、高周波数域までの広い周波数域において優れたデカップリング効果を得ることができる。

上記各実施例においては図５に示す形状のリードフレーム１５を用いたが、リードフレームを通じてコンデンサ素子と積層セラミックコンデンサとが極めて近傍で電気的に接続される構造であれば、同様の効果が得られることは明らかである。したがって、リードフレームの形状や積層セラミックコンデンサの位置は、上記各実施例に示されたものに限定されるものではない。

また、上記各実施例においては、静電容量２２μＦ（３２１６サイズ）の積層セラミックコンデンサ１７を複数用いたが、高周波域においてＥＳＲ、ＥＳＬ特性の良好なセラミックコンデンサであればよく、セラミックコンデンサの静電容量やサイズ、定格電圧、員数を限定するものではない。

また、上記各実施例においては、リードフレーム１５と積層セラミックコンデンサ１７との接続を導電性接着剤によりおこなっているが、例えばはんだのようなその他の材料によって接続されてもよい。

また、上記各実施例では、コンデンサ素子の弁作用金属としてアルミニウム箔を用いた場合について説明したが、タンタルやニオブの箔もしくは焼結体を用いても同様の効果が得られる。

また、上記各実施例においては、リードフレーム１５における陽極端子部１３ａ，１３ｂおよび陽極端子連結部１３ｃは一体であったが、陽極端子部１３ａ，１３ｂが電気的に接続されていればよく、別途導電性の連結部材を設けて接続してもよい。

さらに、上記各実施例の固体電解質層３は、重合溶液に浸漬後重合させる化学重合にて形成したが、気相化学重合による導電性高分子や熱分解による二酸化マンガンをプレコート層とし、そのプレコート層上に導電性高分子を電解重合で形成してもよく、また、固体電解質は、ピロール、チオフェン、アニリンもしくはそれらの誘導体を繰り返し単位とするもの、もしくはそれらの組合せ、あるいは、熱分解による二酸化マンガンで形成しても同様の効果が得られる。

また、上記各実施例においては、陽極部８が交互に１８０°反対方向を向くようにコンデンサ素子単板１０を積層したが、１８０°反対方向でなくてもよく、電流の流れによって発生する磁界を打ち消す効果が得られるように積層すればよい。

各実施例において用いられるコンデンサ素子単板を示す平面図である。図１のコンデンサ素子単板の断面図である。図１のコンデンサ素子単板を複数枚積層してなる積層体を示す側面図である。各実施例において用いられるリードフレームを示す平面図である。図４のリードフレームに積層体を搭載した状態を示す平面図である。図５のリードフレームに積層セラミックコンデンサを１２個搭載した状態であって実施例１にかかるものを示す平面図である。図５のリードフレームに積層セラミックコンデンサを８個搭載した状態であって実施例２にかかるものを示す平面図である。図５のリードフレームに積層セラミックコンデンサを対向箇所に４個搭載した状態であって実施例３にかかるものを示す平面図である。図５のリードフレームに積層セラミックコンデンサを片側２箇所に４個搭載した状態であって実施例４にかかるものを示す平面図である。積層型固体電解コンデンサにおける多端子構造および３端子構造を示す平面図である。

符号の説明

１アルミニウム箔
２酸化皮膜層
３固体電解質層
４カーボン層
５銀層
６陰極引出層
７レジスト部
８陽極部
９陰極部
１０コンデンサ素子単板
１１導電性接着剤
１２積層体
１３陽極端子
１３ａ、１３ｂ陽極端子部
１３ｃ陽極端子連結部
１４陰極端子
１４ａ、１４ｂ陰極端子部
１５リードフレーム
１６マスキング部材
１７積層セラミックコンデンサ

Claims

一方側に陽極部、他方側に陰極部を備えた複数のコンデンサ素子を、前記陰極部が重なり合うと共に前記陽極部が交互に第１の位置および第２の位置で揃うように積層してなる積層体と、
前記積層体における前記陽極部および前記陰極部に対応してそれぞれ配置されかつ接続された陽極端子および陰極端子と、
前記陽極端子と前記陰極端子との間に接続された少なくとも１つのセラミックコンデンサと、
前記積層体、前記陽極端子、前記陰極端子および前記セラミックコンデンサを、前記陽極端子および前記陰極端子それぞれの少なくとも一部を露出させて封止する外装樹脂と、
を含んでなることを特徴とする積層型固体電解コンデンサ。
前記陽極部に関する前記第１の位置および前記第２の位置が、前記陰極部を挟んで対向する位置となっており、さらに、前記陽極端子は、当該第１の位置に対応する第１の陽極端子部と、当該第２の位置に対応する第２の陽極端子部とからなっていることを特徴とする請求項１に記載の積層型固体電解コンデンサ。
前記陰極端子は、対向する第１の陰極端子部と第２の陰極端子部とからなっており、さらに、前記陽極端子は、前記陰極端子部の間に配した、前記第１の陽極端子部と前記第２の陽極端子部とを連結する第３の陽極端子部を有していることを特徴とする請求項２に記載の積層型固体電解コンデンサ。