JP2007255915A - Pulse radar transmitter - Google Patents

Pulse radar transmitter Download PDF

Info

Publication number
JP2007255915A
JP2007255915A JP2006077095A JP2006077095A JP2007255915A JP 2007255915 A JP2007255915 A JP 2007255915A JP 2006077095 A JP2006077095 A JP 2006077095A JP 2006077095 A JP2006077095 A JP 2006077095A JP 2007255915 A JP2007255915 A JP 2007255915A
Authority
JP
Japan
Prior art keywords
pulse
amplifier
signal
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006077095A
Other languages
Japanese (ja)
Other versions
JP4648861B2 (en
Inventor
Masahiro Kasai
正浩 葛西
Hiroyuki Miura
宏之 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006077095A priority Critical patent/JP4648861B2/en
Publication of JP2007255915A publication Critical patent/JP2007255915A/en
Application granted granted Critical
Publication of JP4648861B2 publication Critical patent/JP4648861B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To achieve a pulse radar transmitter capable of preferably changes pulse width of transmission pulse signal or output power without accompanying a fluctuation in wave form of transmission pulse or fluctuation in device performance. <P>SOLUTION: The pulse radar transmitter 2 is provided with amplifier groups 50a to 50n constituted of multiconnected amplifiers for amplifying the transmission pulse signal, at least the last stage of each stage of amplifier group is constituted with a plurality of amplifiers 50m and 50n which are parallel connected, the switching circuit 70 for stopping a part of parallel connected plurality of amplifiers 50m and 50n corresponding to the transmission level of transmission pulse signal, and the voltage variation circuit 30 for variably control the power source voltage for supplying the amplifiers 50m and 50n. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、自動車、航空機や船舶に搭載され、又は陸上に設置されてパルス状の電波を放射し、ターゲットで反射した反射波を捉えて対象物との相対距離及び相対速度を求めるパルスレーダ装置やパルス圧縮レーダ装置においてレーダ波を送信する、パルスレーダ送信機に関する。より詳しくは、このようなパルスレーダ送信機において送出信号を増幅するために用いられる増幅器の制御に関する。   The present invention is a pulse radar device that is mounted on an automobile, an aircraft, a ship, or is installed on land to emit a pulsed radio wave and capture a reflected wave reflected by a target to obtain a relative distance and a relative velocity with respect to an object. The present invention also relates to a pulse radar transmitter that transmits radar waves in a pulse compression radar apparatus. More specifically, the present invention relates to control of an amplifier used for amplifying a transmission signal in such a pulse radar transmitter.

現在レーダとして用いられているものの多くはパルスレーダである。一般にパルスレーダは距離の遠いターゲットを検出し、ターゲットまでの距離を測定することができる。図1は、従来のパルスレーダ装置1におけるパルスレーダ送信機2の概略構成を示すブロック図である。
パルスレーダ送信機2は、発振器11において高周波信号(CW)を発生させ、この高周波信号をスイッチ22へ入力し、制御部3に設けられた制御回路16が所望のパルス幅に対応する間隔でスイッチ22を開閉することによって、連続する高周波信号をパルス状のパルス信号に成形する。
Many of those currently used as radar are pulse radars. In general, a pulse radar can detect a target at a long distance and measure the distance to the target. FIG. 1 is a block diagram showing a schematic configuration of a pulse radar transmitter 2 in a conventional pulse radar apparatus 1.
The pulse radar transmitter 2 generates a high frequency signal (CW) in the oscillator 11, inputs this high frequency signal to the switch 22, and the control circuit 16 provided in the control unit 3 switches at an interval corresponding to a desired pulse width. By opening and closing 22, a continuous high frequency signal is formed into a pulsed pulse signal.

成形されたパルス信号は、アンテナ14によって送出される前に、直列に多段接続された複数の増幅器50a〜50nによって増幅される。このとき、各増幅器50a〜50nには、パルス部分を入力している期間(すなわち入力信号に信号レベルがある期間)の間だけ電源が供給され、パルス部分とパルス部分の間の信号レベルがない期間には各増幅器50a〜50nへの電源の供給を停止することによって消費電力を節約している。
このため各増幅器50a〜50nにそれぞれ電源を供給するドライバ回路60a〜60nは、各増幅器がパルス部分を入力する期間に前後に100ns程度のマージンを持たせた期間だけ、安定化電源回路90から供給される電源電圧を各増幅器50a〜50nに供給する。この様子を図2に示す。
なお以下の説明において、各増幅器50a〜50nを総称する場合には増幅器50と記すことがあり、ドライバ回路60a〜60nを総称する場合にはドライバ回路60と記すことがある。
The shaped pulse signal is amplified by a plurality of amplifiers 50 a to 50 n connected in multiple stages in series before being sent out by the antenna 14. At this time, power is supplied to each of the amplifiers 50a to 50n only during a period during which the pulse part is input (that is, a period in which the input signal has a signal level), and there is no signal level between the pulse part and the pulse part. During the period, power supply is saved by stopping the supply of power to the amplifiers 50a to 50n.
Therefore, the driver circuits 60a to 60n that supply power to the respective amplifiers 50a to 50n are supplied from the stabilized power supply circuit 90 only during a period in which each amplifier has a margin of about 100 ns before and after the period during which the pulse part is input. The supplied power supply voltage is supplied to each of the amplifiers 50a to 50n. This is shown in FIG.
In the following description, the amplifiers 50a to 50n may be collectively referred to as the amplifier 50, and the driver circuits 60a to 60n may be collectively referred to as the driver circuit 60.

図2は、スイッチ22の開閉並びに増幅器50への電源供給及び停止(オンオフ動作)によるパルス成形の様子の説明図である。図示の信号a及び信号bは、図1のa部分及びb部分に現れる信号であり、それぞれスイッチ22を開閉する制御回路16からの制御信号、及びドライバ回路60a〜60nによる増幅器50a〜50nへの電源供給を開始及び停止する制御回路16からの制御信号を示す。
また、図2に示す信号A及び信号Bは図1のA部分及びB部分に現れる信号であり、それぞれ高周波の連続波をスイッチ22によりパルス成形した信号、及びパルス成形された信号を増幅器50によって増幅した後の信号を示す。
FIG. 2 is an explanatory view of the state of pulse shaping by opening / closing the switch 22 and supplying power to the amplifier 50 and stopping (ON / OFF operation). The signals a and b shown in the figure are signals appearing in the parts a and b in FIG. 1, respectively, and control signals from the control circuit 16 that opens and closes the switch 22, and amplifiers 50 a to 50 n by the driver circuits 60 a to 60 n. The control signal from the control circuit 16 which starts and stops power supply is shown.
Signals A and B shown in FIG. 2 are signals appearing in the parts A and B of FIG. 1, and a signal obtained by pulse-forming a high-frequency continuous wave by the switch 22 and a signal obtained by pulse-shaping by the amplifier 50 respectively. The signal after amplification is shown.

図示する通り、制御回路16からの制御信号aにより、スイッチ22は所定の繰り返し周期Tで所望のパルス幅Wの間だけ閉じ、その他の期間において開放される。これによってスイッチ22は発振器11で発生した高周波信号を信号Aに示すようなパルス状に成形する。
一方で、制御回路16からの制御信号bによって、ドライバ回路60は、成形されたパルス信号に同期するタイミングで、かつこのパルス信号の前後に所定のマージンを持たせた時間だけ増幅器50へ電源を供給することによって、成形されたパルス信号を信号Bに示すような所定の送信電力値Pの信号に増幅する。
As shown in the figure, the control signal a from the control circuit 16 closes the switch 22 for a desired pulse width W at a predetermined repetition period T, and opens it during other periods. As a result, the switch 22 shapes the high-frequency signal generated by the oscillator 11 into a pulse shape as indicated by the signal A.
On the other hand, according to the control signal b from the control circuit 16, the driver circuit 60 supplies power to the amplifier 50 at a timing synchronized with the shaped pulse signal and for a predetermined margin before and after the pulse signal. By supplying the signal, the shaped pulse signal is amplified to a signal having a predetermined transmission power value P as shown in signal B.

また、パルスレーダ送信機2では、パルスレーダの方式及び用途によって、送信するパルス信号の種類を切り替える。例えば測定範囲を広げ遠距離までパルス信号を送出する必要がある場合には大きい出力電力のパルス信号を用い、また測定範囲が狭くパルス信号の送出距離が近距離までで足りる場合には小さい出力電力のパルス信号を用いる。
また、高い分解能を必要とする場合にはパルス幅が短いパルス信号を用い、そうでない場合にはパルス幅が長いパルス信号を用いる。
The pulse radar transmitter 2 switches the type of pulse signal to be transmitted depending on the pulse radar method and application. For example, a pulse signal with a large output power is used when it is necessary to expand the measurement range and transmit a pulse signal to a long distance, and a small output power when the measurement range is narrow and the pulse signal transmission distance is sufficient for a short distance. These pulse signals are used.
If high resolution is required, a pulse signal with a short pulse width is used, and if not, a pulse signal with a long pulse width is used.

したがって、パルスレーダ送信機2が送信するパルス信号を分類すると、高出力及び長パルスのパルス信号と、高出力及び短パルスのパルス信号と、低出力及び長パルスのパルス信号と、低出力及び短パルスのパルス信号とに分類される。
この分類分けを図3に示す。送信機2を、それぞれ第1モードで使用する場合には高出力及び長パルスのパルス信号が、第2モードで使用する場合には高出力及び短パルスのパルス信号が、それぞれ第3モードで使用する場合には低出力及び長パルスのパルス信号が、第4モードで使用する場合には低出力及び短パルスのパルス信号が送信される。
Therefore, when the pulse signals transmitted by the pulse radar transmitter 2 are classified, a high output and long pulse pulse signal, a high output and short pulse pulse signal, a low output and long pulse pulse signal, a low output and short pulse signal are transmitted. It is classified as a pulse signal of a pulse.
This classification is shown in FIG. When the transmitter 2 is used in the first mode, the high-power and long-pulse pulse signals are used in the third mode. When the transmitter 2 is used in the second mode, the high-power and short-pulse pulse signals are used in the third mode. In this case, a low output and long pulse signal is transmitted. In the fourth mode, a low output and short pulse signal is transmitted.

送信パルス信号のパルス幅Wの長短の切り換えは、制御回路16が、スイッチ22を開閉する制御信号a、及び増幅器50a〜50nへの電源の供給及び停止を制御する制御信号bの、各々パルス幅を変更することによって行う。
送信パルス信号の出力電力の切り換えは、図1に示す可変減衰器21により行う。制御回路16は、可変減衰器21の減衰量を調整することによって発振器11で発生した高周波信号を所定量だけ減衰させることによって、所定の信号レベルに調整する。
The switching of the pulse width W of the transmission pulse signal is performed by changing the pulse widths of the control signal a for the control circuit 16 to open and close the switch 22 and the control signal b for controlling the supply and stop of power to the amplifiers 50a to 50n. By changing the.
The output power of the transmission pulse signal is switched by the variable attenuator 21 shown in FIG. The control circuit 16 adjusts the attenuation level of the variable attenuator 21 to a predetermined signal level by attenuating the high frequency signal generated by the oscillator 11 by a predetermined amount.

特開平11−183612号公報JP-A-11-183612

上記の従来のパルスレーダ送信機には、以下に説明するいくつかの欠点がある。
第1に、パルスレーダ送信機2がパルス信号を高出力で送信するか低出力で送信するかによって、増幅器50a〜50nの動作領域が変わるという問題がある。
図4に一般的な増幅器の入出力電力特性を示す。一般にレーダ装置では、出力電力を安定化させかつ増幅器の増幅効率を高めるために、増幅器を飽和領域A1(非線形動作領域)で使用する場合が多い。しかし、上記の通り送信パルス信号の出力電力の切り換えを増幅器の前段の減衰器21で行うと、低出力時に入力レベルが低下して増幅器が線形領域A2内で動作する。
The conventional pulse radar transmitter described above has several drawbacks described below.
First, there is a problem that the operation area of the amplifiers 50a to 50n varies depending on whether the pulse radar transmitter 2 transmits a pulse signal at a high output or a low output.
FIG. 4 shows input / output power characteristics of a general amplifier. In general, a radar apparatus often uses an amplifier in a saturation region A1 (nonlinear operation region) in order to stabilize output power and increase the amplification efficiency of the amplifier. However, when the output power of the transmission pulse signal is switched by the attenuator 21 at the front stage of the amplifier as described above, the input level is lowered at the time of low output, and the amplifier operates in the linear region A2.

このため、まず低出力時においてパルス高さの変動が大きくなるという問題がある。この様子を図5の(A)及び図5の(B)を参照して説明する。すなわち高出力時においては増幅器が飽和動作を行うために、発振器11の出力レベルの変動や増幅器自体の温度変動による出力波形への影響が緩和されていたところ、低出力時には線形動作を行うためこのようなパルス高さの変動が大きくなる。   For this reason, there is a problem that the fluctuation of the pulse height becomes large at the time of low output. This will be described with reference to FIGS. 5A and 5B. That is, since the amplifier performs a saturation operation at a high output, the influence on the output waveform due to the fluctuation of the output level of the oscillator 11 and the temperature fluctuation of the amplifier itself is alleviated. Such fluctuations in pulse height become large.

またレーダ装置の装置特性を変えないためには、送信パルスの位相変動を抑えることが望ましい。しかし従来のパルスレータ送信機では、高出力時と低出力時で増幅器の動作領域が異なることにより、増幅器による位相ずれ量に差が生じ位相変動が生じていた。
さらに、高出力時は飽和動作のため効率が高いが、低出力時は線形動作のため効率が低下するといった問題があった。
In order not to change the device characteristics of the radar device, it is desirable to suppress the phase variation of the transmission pulse. However, in the conventional pulse modulator transmitter, the operational region of the amplifier is different between the high output and the low output, thereby causing a difference in the phase shift amount due to the amplifier and causing phase fluctuation.
Further, there is a problem that the efficiency is high because of the saturation operation at the time of high output, but the efficiency is lowered because of the linear operation at the time of low output.

第2に、送信機の動作モードによって増幅器へ供給される電源電圧が変動するため、送信パルス信号の出力電力値の設定が煩雑になるという問題があった。この理由を図6及び図7を参照して説明する。
図6は、レーダ送信機のような高周波回路に用いられる増幅器50の構成例を示す図である。図示するとおり増幅器50は、増幅素子としての電界効果トランジスタ(以下「FET」と記す)51を備える。FET51のゲート端子は、直流成分除去用のキャパシタC1を介して入力端子に接続され、また直流ゲートバイアス電圧VGGが高周波信号帯では十分高いインピーダンスのチョークインダクタL1を介して印加される。
一方でソース端子は接地され、ドレイン端子には高周波信号帯では十分高いインピーダンスのチョークインダクタL2を介して電源電圧VDDが印加される。そして、ドレインソース間電圧VDSからキャパシタC2によって直流成分を除去した増幅信号を、出力信号として取り出す。
ここで、ドレイン端子から取り出す増幅信号に、直流成分として電源電圧VDDを含み、電圧VDDを中心として振動する交流信号(高周波信号)となるため、ドレイン端子に印加される電源電圧VDDは「ドレインバイアス電圧」と呼ばれることがある。
Second, since the power supply voltage supplied to the amplifier varies depending on the operation mode of the transmitter, there is a problem that the setting of the output power value of the transmission pulse signal becomes complicated. The reason for this will be described with reference to FIGS.
FIG. 6 is a diagram illustrating a configuration example of an amplifier 50 used in a high-frequency circuit such as a radar transmitter. As shown, the amplifier 50 includes a field effect transistor (hereinafter referred to as “FET”) 51 as an amplifying element. The gate terminal of the FET 51 is connected to the input terminal via a DC component removing capacitor C1, and a DC gate bias voltage VGG is applied via a choke inductor L1 having a sufficiently high impedance in a high frequency signal band.
On the other hand, the source terminal is grounded, and the power supply voltage V DD is applied to the drain terminal via the choke inductor L2 having a sufficiently high impedance in the high frequency signal band. Then, the amplified signal to remove the DC component by the capacitor C2 from the drain-source voltage V DS, taken out as an output signal.
Here, since the amplified signal extracted from the drain terminal includes the power supply voltage V DD as a DC component and becomes an AC signal (high frequency signal) that oscillates around the voltage V DD , the power supply voltage V DD applied to the drain terminal is Sometimes called “drain bias voltage”.

図7は、増幅器50にドレインバイアス電圧を供給するドライバ回路60の構成図である。ドライバ回路60は、電源を供給する安定化電源回路90と増幅器50のドレイン端子との間を開閉するMOS型電界効果トランジスタ(以下「MOS−FET」と記す)62と、図2に示した制御回路16からのパルス信号bに従ってMOS−FET62を駆動するドライバIC61と、安定化電源回路90から供給される電源電圧を平滑するための平滑用コンデンサC3と、ドレインバイアス電圧VDDを所定の電圧値に調整するための抵抗R1とを備えて構成される。 FIG. 7 is a configuration diagram of a driver circuit 60 that supplies a drain bias voltage to the amplifier 50. The driver circuit 60 includes a MOS field effect transistor (hereinafter referred to as “MOS-FET”) 62 that opens and closes between a stabilized power supply circuit 90 that supplies power and the drain terminal of the amplifier 50, and the control shown in FIG. A driver IC 61 for driving the MOS-FET 62 according to the pulse signal b from the circuit 16, a smoothing capacitor C3 for smoothing the power supply voltage supplied from the stabilized power supply circuit 90, and a drain bias voltage V DD at a predetermined voltage value. And a resistor R1 for adjustment.

まず、ドレインバイアス電圧VDDの変動は、送信パルス信号のパルス幅の違いによって生じる。動作モードに応じて送信パルス信号のパルス幅Wは変化するが、繰り返し周期Tには変化がないためMOS−FET62のソース端子に流れ込むパルス電流のデューティー比が変化する。
すると、安定化電源回路90から流れる直流電流値IDCに変化が生じるため、安定化電源回路90とMOS−FET62との間に存在する抵抗成分rに生じる電圧降下のためにMOS−FET62のドレイン端子の電位が変わり、その結果としてドライバ回路60のドレインバイアス電圧VDDの変動を招く。
First, the fluctuation of the drain bias voltage V DD is caused by the difference in the pulse width of the transmission pulse signal. Although the pulse width W of the transmission pulse signal changes according to the operation mode, the duty cycle of the pulse current flowing into the source terminal of the MOS-FET 62 changes because the repetition period T does not change.
Then, since a change occurs in the direct current value I DC flowing from the stabilized power supply circuit 90, the drain of the MOS-FET 62 is caused by a voltage drop generated in the resistance component r existing between the stabilized power supply circuit 90 and the MOS-FET 62. The potential of the terminal changes, and as a result, the drain bias voltage V DD of the driver circuit 60 varies.

また、ドレインバイアス電圧VDDは、電圧値調整用の抵抗R1を流れる増幅器50の消費電流Ipの変化によっても変動する。特に、多段接続された増幅器50a〜50nの最終段に使用される高出力の増幅器50nでは、出力電力の相違による消費電流の変化が大きい。このためパルスレータ送信機2が高出力時で動作する際(動作モード1及び2のとき)のドレインバイアス電圧VDDが、低出力時(動作モード3及び4のとき)におけるそれよりもかなり低くなるため、高出力時と低出力時とでパルスレータ送信機2の出力電力差を大きくとることに関して障害となっていた。 Further, the drain bias voltage V DD also fluctuates due to a change in the consumption current Ip of the amplifier 50 flowing through the voltage value adjusting resistor R1. In particular, in the high-power amplifier 50n used in the final stage of the amplifiers 50a to 50n connected in multiple stages, the change in current consumption due to the difference in output power is large. Therefore, the drain bias voltage V DD when the pulse modulator transmitter 2 operates at a high output (in the operation modes 1 and 2) is considerably lower than that at a low output (in the operation modes 3 and 4). For this reason, there has been an obstacle to increasing the output power difference of the pulse generator 2 between high output and low output.

上記問題点に鑑み、本発明は、送信パルスの波形変動やレーダ装置の装置特性の変動を伴うことなく、送信パルス信号のパルス幅や出力電力を良好に変更することが可能なパルスレーダ送信機を提供することを目的とする。   In view of the above problems, the present invention provides a pulse radar transmitter capable of satisfactorily changing the pulse width and output power of a transmission pulse signal without accompanying fluctuations in the waveform of the transmission pulse and fluctuations in the characteristics of the radar apparatus. The purpose is to provide.

上記目的を達成するために、本発明では、送信パルス信号を増幅するために設けられた多段接続された増幅器から成る増幅器群の各段のうち、少なくとも最終段を複数の増幅器を並列に接続して構成し、並列接続された複数の増幅器の一部を送信パルス信号の送信レベルに応じて停止させる。また、送信パルス信号の送信レベルに応じて、増幅器に供給する電源電圧を可変制御する。
並列接続された複数の増幅器の一部を停止させて、または増幅器に供給する電源電圧を可変制御させて送信パルス信号の送信レベル(すなわち出力電力)を変更することによって、増幅器を飽和領域で動作させたまま送信パルス信号の送信レベルを変更することが可能になるので、増幅器の動作領域が変わることにより生じる上記問題点が解消される。また、送信レベルを下げるときに最終段の増幅器の一部を停止することによって、可変減衰器を使用する従来の送信機と比べて消費電力が小さくなる。
In order to achieve the above object, according to the present invention, at least the final stage of each stage of an amplifier group including amplifiers connected in multiple stages provided to amplify a transmission pulse signal is connected in parallel. A part of the plurality of amplifiers connected in parallel is stopped according to the transmission level of the transmission pulse signal. The power supply voltage supplied to the amplifier is variably controlled according to the transmission level of the transmission pulse signal.
Operate the amplifier in the saturation region by changing the transmission level (ie, output power) of the transmission pulse signal by stopping some of the multiple amplifiers connected in parallel or by variably controlling the power supply voltage supplied to the amplifier Since it is possible to change the transmission level of the transmission pulse signal without changing the above, the above-mentioned problem caused by changing the operation area of the amplifier is solved. Further, by stopping a part of the final stage amplifier when the transmission level is lowered, power consumption is reduced as compared with a conventional transmitter using a variable attenuator.

すなわち、本発明によるパルスレーダ送信機は、多段接続された増幅器から成る増幅器群によって送出するべき送信パルス信号を増幅するパルスレーダ送信機であって、増幅器群の各段の少なくとも最終段を複数の増幅器を並列に接続して構成し、並列接続された複数の増幅器のうちの一部を送信パルス信号の送信レベルに応じて停止させる切替回路と、少なくとも送信レベルに応じて増幅器に供給する電源電圧を可変制御する電圧変更回路と、を備えて構成される。   That is, the pulse radar transmitter according to the present invention is a pulse radar transmitter that amplifies a transmission pulse signal to be transmitted by an amplifier group composed of amplifiers connected in multiple stages, and at least the last stage of each stage of the amplifier group includes a plurality of stages. A switching circuit configured by connecting amplifiers in parallel and stopping a part of the plurality of amplifiers connected in parallel according to the transmission level of the transmission pulse signal, and a power supply voltage supplied to the amplifier according to at least the transmission level And a voltage changing circuit for variably controlling the above.

ここで、電圧変更回路を、並列接続された複数の増幅器のうち切替回路により停止された増幅器以外へ供給する電源電圧を低減するように構成してよい。このように並列接続された複数の増幅器の一部を停止し、残りの増幅器へ供給する電源電圧を低減することにより、高い送信レベルで信号を送信する場合と低い送信レベルで信号を送信する場合との間の送信レベル差を広げることが可能となる。   Here, the voltage changing circuit may be configured to reduce the power supply voltage supplied to the amplifiers other than the amplifier stopped by the switching circuit among the plurality of amplifiers connected in parallel. When transmitting signals at a high transmission level and signals at a low transmission level by stopping a part of a plurality of amplifiers connected in parallel in this way and reducing the power supply voltage supplied to the remaining amplifiers It becomes possible to widen the transmission level difference between the two.

増幅器を電界効果トランジスタで実現することとしてよい。この場合、そのゲート端子に信号を入力し、ソース端子を接地し、ドレイン端子には負荷インダクタンスを介してドレインバイアス電圧を印加する。そしてドレインバイアス電圧をオン及びオフするによって増幅器を作動及び停止させる。パルスレーダ送信機には、ドレインバイアス電圧をオン及びオフするための駆動回路を設けてよい。また、電圧変更回路はドレインバイアス電圧を変更することとしてよい。   The amplifier may be realized by a field effect transistor. In this case, a signal is input to the gate terminal, the source terminal is grounded, and a drain bias voltage is applied to the drain terminal via a load inductance. The amplifier is activated and deactivated by turning on and off the drain bias voltage. The pulse radar transmitter may be provided with a drive circuit for turning on and off the drain bias voltage. The voltage changing circuit may change the drain bias voltage.

この駆動回路は、送信パルスに同期してドレインバイアス電圧を間欠制御するMOS型電界効果トランジスタを備えて構成してよい。本構成により高速に大電流をオンオフ切替が可能となる。また増幅器を間欠動作させることによって消費電力を節約する。
一方で、増幅器群のうち最終段以外の段では、増幅器の消費電力がもともと小さいので、これらの段ではドレインバイアス電圧の間欠制御を行わなくともよい。これにより駆動回路数を節減することが可能となる。
The drive circuit may include a MOS field effect transistor that intermittently controls the drain bias voltage in synchronization with the transmission pulse. With this configuration, a large current can be switched on and off at high speed. Further, power consumption is saved by intermittently operating the amplifier.
On the other hand, in the amplifier group other than the final stage, the power consumption of the amplifier is originally small, and therefore it is not necessary to perform intermittent control of the drain bias voltage in these stages. As a result, the number of drive circuits can be reduced.

電圧変更回路は、一方の端子が定電圧電源に各々接続される異なる抵抗値の複数の抵抗と、複数の抵抗の他方の端子をドレイン端子との間をそれぞれ開閉する複数のMOS型電界効果トランジスタと、を備えて構成してよい。このように構成すれば、高速及び大電流の電源電圧の切替が可能となる。
そしてパルスレーダ送信機は、送信パルス信号の送信レベルまたはパルス幅に応じて、複数のMOS型電界効果トランジスタのうちのいずれを駆動するかを選択する選択信号を生成する制御回路を備える。
パルス幅に応じて定電圧電源とドレイン端子との間に接続される抵抗を切り替えることによって、パルス幅に応じたデューティー比の変化によるドレインバイアス電圧の変動を防止することが可能となる。
The voltage change circuit includes a plurality of MOS field effect transistors each having one terminal connected to a constant voltage power supply and having a plurality of different resistance values and the other terminal of the plurality of resistors opened and closed between a drain terminal. And may be configured. With this configuration, it is possible to switch between high-speed and large-current power supply voltages.
The pulse radar transmitter includes a control circuit that generates a selection signal for selecting which of the plurality of MOS field effect transistors to be driven according to the transmission level or pulse width of the transmission pulse signal.
By switching the resistor connected between the constant voltage power source and the drain terminal according to the pulse width, it becomes possible to prevent the drain bias voltage from changing due to the change of the duty ratio according to the pulse width.

本発明により、送信パルスの波形変動やレーダ装置の装置特性の変動を伴うことなく、送信パルス信号のパルス幅や出力電力を良好に変更することが可能なパルスレーダ送信機が提供される。   The present invention provides a pulse radar transmitter capable of satisfactorily changing the pulse width and output power of a transmission pulse signal without causing fluctuations in the waveform of the transmission pulse and fluctuations in the characteristics of the radar apparatus.

以下、本発明の好適な実施例を説明する前に、本発明の基本原理を説明する。図8は本発明によるパルスレーダ送信機の基本構成図である。
パルスレーダ装置1において、レーダ波を送信するパルスレーダ送信機2は、発振器11において高周波信号(CW)を発生させ、この高周波信号をスイッチ22へ入力する。所望のパルス幅に対応する間隔でスイッチ22を開閉することによって、連続する高周波信号をパルス状の送信パルス信号に成形する。
スイッチ22は制御部3に設けられた制御回路16からの制御信号に従って開閉動作を行う。このとき制御回路16は、スイッチ22を閉じる時間を変更することによって、送信パルス信号のパルス幅を切り替える。
Before describing the preferred embodiments of the present invention, the basic principle of the present invention will be described below. FIG. 8 is a basic configuration diagram of a pulse radar transmitter according to the present invention.
In the pulse radar device 1, the pulse radar transmitter 2 that transmits a radar wave generates a high frequency signal (CW) in the oscillator 11 and inputs the high frequency signal to the switch 22. A continuous high frequency signal is formed into a pulsed transmission pulse signal by opening and closing the switch 22 at intervals corresponding to a desired pulse width.
The switch 22 performs an opening / closing operation according to a control signal from the control circuit 16 provided in the control unit 3. At this time, the control circuit 16 switches the pulse width of the transmission pulse signal by changing the time for closing the switch 22.

成形された送信パルス信号はアンテナ14によって送出される前に、直列に多段接続された複数の増幅器50a〜50m、50nによって増幅される。
各増幅器50a〜50m、50nにそれぞれ電源を供給するドライバ回路60a〜60m、60nは、各増幅器50に送信パルス信号のパルス部分が入力される間(すなわち入力信号に信号レベルがある期間)だけ、各増幅器50a〜50m、50nに電源電圧を供給する。実際にはパルス部分の前後に所定の余裕(例えば100ns程度)を持たせた期間だけ電源電圧を供給する。
このように各増幅器50へ電源を供給することによって、パルス部分とパルス部分の間の信号レベルがない期間に電源供給を停止して消費電力を節約すると共に、各増幅器50の立ち上がり/立ち下がりに生じる出力信号のダレを防止する。
The shaped transmission pulse signal is amplified by a plurality of amplifiers 50a to 50m and 50n connected in multiple stages in series before being transmitted by the antenna 14.
The driver circuits 60a to 60m and 60n that supply power to the amplifiers 50a to 50m and 50n, respectively, only while the pulse portion of the transmission pulse signal is input to each amplifier 50 (that is, a period in which the input signal has a signal level). A power supply voltage is supplied to each of the amplifiers 50a to 50m and 50n. Actually, the power supply voltage is supplied only for a period having a predetermined margin (for example, about 100 ns) before and after the pulse portion.
By supplying power to each amplifier 50 in this way, the power supply is stopped in a period in which there is no signal level between the pulse portions to save power consumption, and at the rise / fall of each amplifier 50 Prevents output signal sagging.

各ドライバ回路60は、各増幅器50へ電源を供給及び停止するタイミングを、制御回路16からの制御信号に従って決定する。制御回路16は、スイッチ22の開閉タイミングに同期してスイッチ22を閉じる期間の前後に余裕を持たせた期間だけ各ドライバ回路60が電源電圧を供給するように、電源の供給及び停止タイミングを決定する。
各ドライバ回路60は、制御回路16により指示されたタイミングで、後述する電圧変更回路30を経由して安定化電源回路90から供給される電源を各増幅器50へ供給する。
Each driver circuit 60 determines the timing of supplying and stopping power to each amplifier 50 in accordance with a control signal from the control circuit 16. The control circuit 16 determines the supply and stop timing of the power supply so that each driver circuit 60 supplies the power supply voltage only during a period of time before and after the period of closing the switch 22 in synchronization with the opening and closing timing of the switch 22. To do.
Each driver circuit 60 supplies power supplied from the stabilized power supply circuit 90 to each amplifier 50 via the voltage changing circuit 30 described later at a timing instructed by the control circuit 16.

パルスレーダ送信機2が送信するパルス信号を分類すると、図9に示すようになる。すわなち、第1モードで送信機2を使用する場合には高い出力電力及び長パルスのパルス信号を、第2モードで使用する場合には高出力電力及び短パルスのパルス信号を、それぞれ第3モードで使用する場合には低出力電力及び長パルスのパルス信号を、第4モードで使用する場合には低出力電力及び短パルスのパルス信号を送信する。   The pulse signals transmitted by the pulse radar transmitter 2 are classified as shown in FIG. That is, when the transmitter 2 is used in the first mode, a high output power and a long pulse pulse signal are used, and when the transmitter 2 is used in the second mode, a high output power and a short pulse pulse signal are used. When used in the third mode, a low output power and long pulse signal is transmitted. When used in the fourth mode, a low output power and short pulse signal is transmitted.

図8に戻り、本発明では多段接続された増幅器群50a〜50m、50nのうちの最終段を、並列接続した増幅器50m及び50nで構成する。そして、低い出力電力で送信パルス信号を送信する場合には、並列接続した最終段の増幅器50m及び50nのうち一方への電源供給を停止する。このために、最終段の増幅器50m及び50nへそれぞれ電源を供給するドライバ回路60m及び60nと、制御回路16との間に切替回路70を備える。
制御回路16は、パルスレーダ送信機2が動作する動作モードに応じて、送信出力電力を表す出力電力指示信号を生成しこれを切替回路70に出力する。制御回路16は、パルスレーダ送信機2の動作モードを表す動作モード指示信号を生成して、動作モード指示信号に応じて出力電力指示信号を生成してよく、動作モード指示信号を出力電力指示信号として使用してもよい。
Returning to FIG. 8, in the present invention, the final stage of the amplifier groups 50a to 50m and 50n connected in multiple stages is constituted by the amplifiers 50m and 50n connected in parallel. When transmitting a transmission pulse signal with low output power, power supply to one of the final stage amplifiers 50m and 50n connected in parallel is stopped. For this purpose, a switching circuit 70 is provided between the control circuits 16 and driver circuits 60m and 60n that supply power to the final stage amplifiers 50m and 50n, respectively.
The control circuit 16 generates an output power instruction signal representing transmission output power according to the operation mode in which the pulse radar transmitter 2 operates, and outputs this to the switching circuit 70. The control circuit 16 may generate an operation mode instruction signal indicating the operation mode of the pulse radar transmitter 2 and generate an output power instruction signal according to the operation mode instruction signal. May be used as

切替回路70は、パルス信号を低い出力電力で送信することを示す出力電力指示信号に応答して、最終段の増幅器50m及び50nのいずれか一方への電源供給を停止する。例えば、切替回路70は、ドライバ回路60m及び60nのうちいずれか一方に対して、制御回路16からの制御信号を遮断することによって、最終段の増幅器50m及び50nのいずれか一方への電源供給を停止することとしてよい。
図9に示す例では、パルス信号を低い出力電力で送信するモード3及び4において、増幅器50nへの電源供給を停止する。
In response to the output power instruction signal indicating that the pulse signal is transmitted with low output power, the switching circuit 70 stops the power supply to one of the final-stage amplifiers 50m and 50n. For example, the switching circuit 70 cuts off the control signal from the control circuit 16 to either one of the driver circuits 60m and 60n, thereby supplying power to either one of the amplifiers 50m and 50n in the final stage. It may be stopped.
In the example shown in FIG. 9, the power supply to the amplifier 50n is stopped in modes 3 and 4 in which the pulse signal is transmitted with low output power.

本発明では、送信パルス信号の出力電力を下げる手段として、並列接続した増幅器のうち一方への電源供給を停止する手法を採るため、増幅器への入力電力を下げる必要がない。このため、従来のように送信パルス信号の出力電力を変えても、動作領域を変えることなく増幅器を使用することが可能である。
そこで本発明では、増幅器50を、図10に示す非線形領域A1内に動作領域を留めたまま使用する。好適には出力レベルがP2dB〜P5dBとなる領域において増幅器50を使用する。このように増幅器50の動作領域を非線形領域A1内に留めたまま使用することによって、出力レベルの相違によるパルスレーダ送信機2の装置特性の変化を小さくして、安定したレーダ波を送信する。
In the present invention, as a means for reducing the output power of the transmission pulse signal, a method of stopping the power supply to one of the amplifiers connected in parallel is employed, so there is no need to reduce the input power to the amplifier. For this reason, it is possible to use an amplifier without changing the operation region even if the output power of the transmission pulse signal is changed as in the prior art.
Therefore, in the present invention, the amplifier 50 is used with the operation region kept within the nonlinear region A1 shown in FIG. The amplifier 50 is preferably used in a region where the output level is P2 dB to P5 dB. As described above, by using the operation region of the amplifier 50 while remaining in the non-linear region A1, the change in the device characteristic of the pulse radar transmitter 2 due to the difference in output level is reduced, and a stable radar wave is transmitted.

上述の通り、パルス信号を低い出力電力で送信するモード3及び4では、最終段の増幅器50m及び50nのうちの一方の増幅器50mの電源供給が停止するが、さらに本発明では図9に示すように残りの他の増幅器50nに対して供給される電源電圧を低減する。このためパルスレーダ送信機2は、図8に示すように、動作モードに応じて各増幅器50へ供給される電源の電圧を変更する電圧変更回路30を備える。   As described above, in modes 3 and 4 in which the pulse signal is transmitted with low output power, the power supply to one of the amplifiers 50m and 50n in the final stage is stopped. In the present invention, as shown in FIG. The power supply voltage supplied to the remaining other amplifier 50n is reduced. For this reason, the pulse radar transmitter 2 includes a voltage changing circuit 30 that changes the voltage of the power supplied to each amplifier 50 in accordance with the operation mode, as shown in FIG.

図11は、安定化電源回路90との間に電圧変更回路30が挿入された場合の各ドライバ回路60の構成図である。ここで、各ドライバ回路60が電源を供給する各増幅器50は、図6を参照して説明した上記の増幅器と同様に構成されるものとして以下説明する。
ドライバ回路60は、電源を供給する安定化電源回路90と増幅器50のドレイン端子との間を開閉するMOS−FET62と、電源供給タイミング及び停止タイミングを指示する制御回路16からの制御信号に従ってMOS−FET62を駆動するドライバIC61と、安定化電源回路90から供給される電源電圧を平滑するための平滑用コンデンサC3と、ドレインバイアス電圧VDDを所定の電圧値に調整するための抵抗R1とを備えて構成される。
FIG. 11 is a configuration diagram of each driver circuit 60 when the voltage changing circuit 30 is inserted between the stabilized power supply circuit 90 and FIG. Here, each amplifier 50 to which each driver circuit 60 supplies power will be described below as being configured in the same manner as the amplifier described above with reference to FIG.
The driver circuit 60 includes a MOS-FET 62 that opens and closes between a stabilized power supply circuit 90 that supplies power and the drain terminal of the amplifier 50, and a MOS− according to a control signal from the control circuit 16 that instructs power supply timing and stop timing. A driver IC 61 for driving the FET 62, a smoothing capacitor C3 for smoothing the power supply voltage supplied from the stabilized power supply circuit 90, and a resistor R1 for adjusting the drain bias voltage V DD to a predetermined voltage value are provided. Configured.

図示するように、電圧変更回路30は、ドライバ回路60と安定化電源回路90との間に設けられる。そして、パルスレーダ送信機2の動作モードを表す動作モード指示信号を制御回路16から入力して、動作モードに応じて、例えばドライバ回路60と安定化電源回路90との間の抵抗値を変更することによって、ドライバ回路60が出力するドレインバイアス電圧VDDを変更する。
図6に示すように、増幅器50は、増幅素子であるFET51のドレイン端子にインダクタンス負荷Lを介してドレインバイアス電圧VDDを印加し、接地されたソース端子とドレイン端子との間のドレインソース間電圧VDSを出力信号として取り出す。
電圧変更回路30は、ドレインバイアス電圧VDDを変更することによってドレインソース間に現れる出力信号の電圧振幅を変化させて、増幅器50の出力電力を変更する。
As illustrated, the voltage changing circuit 30 is provided between the driver circuit 60 and the stabilized power supply circuit 90. Then, an operation mode instruction signal representing the operation mode of the pulse radar transmitter 2 is input from the control circuit 16 and, for example, the resistance value between the driver circuit 60 and the stabilized power supply circuit 90 is changed according to the operation mode. As a result, the drain bias voltage V DD output from the driver circuit 60 is changed.
As shown in FIG. 6, the amplifier 50 applies a drain bias voltage V DD to the drain terminal of the FET 51, which is an amplifying element, via an inductance load L, and between the drain and the source between the grounded source terminal and the drain terminal. The voltage VDS is taken out as an output signal.
The voltage changing circuit 30 changes the output power of the amplifier 50 by changing the voltage amplitude of the output signal appearing between the drain and source by changing the drain bias voltage V DD .

図12の(A)〜図12の(D)を参照して、電圧変更回路30によるドレインバイアス電圧VDDの調整例を示す。
図7を参照して上記説明した通り、ドレインバイアス電圧VDDは、電圧値調整用の抵抗R1を流れる増幅器50の消費電流Ipの変化によって変動しパルスレータ送信機2が高出力時で動作する際(動作モード1及び2のとき)のドレインバイアス電圧VDDが、低出力時(動作モード3及び4のとき)におけるそれよりもかなり低くなる。この様子を図12の(A)に示す。このため、高出力時と低出力時におけるパルスレータ送信機2の出力電力差を大きくとることに関して障害となっていた。
そこで電圧変更回路30は、パルスレータ送信機2がパルス信号を送信する出力電力が高出力であるか低出力であるかに応じて、ドレインバイアス電圧VDDを変更する。たとえば電圧変更回路30は、高出力であるか低出力であるかに応じて、ドライバ回路60と安定化電源回路90との間の抵抗値を変えることによって、ドレインバイアス電圧VDDを変更する。
このようにして、図12の(B)に示すように低出力時に供給されるドレインバイアス電圧VDDを高出力時におけるそれよりも低くする。送信パルス信号を低出力で送信する場合の出力電力を低くし、高出力時と低出力時における出力電力差を大きくとることが可能となる。
An adjustment example of the drain bias voltage V DD by the voltage changing circuit 30 will be described with reference to FIGS.
As described above with reference to FIG. 7, the drain bias voltage V DD fluctuates due to a change in the consumption current Ip of the amplifier 50 flowing through the voltage value adjusting resistor R1, and when the pulse generator 2 operates at high output. The drain bias voltage V DD (in the operation modes 1 and 2) is considerably lower than that in the low output (in the operation modes 3 and 4). This state is shown in FIG. For this reason, it has been an obstacle to taking a large difference in output power of the pulse generator 2 during high output and low output.
Therefore, the voltage changing circuit 30 changes the drain bias voltage V DD depending on whether the output power at which the pulse generator 2 transmits the pulse signal is high or low. For example, the voltage change circuit 30 changes the drain bias voltage V DD by changing the resistance value between the driver circuit 60 and the stabilized power supply circuit 90 according to whether the output is high or low.
In this way, as shown in FIG. 12B, the drain bias voltage V DD supplied at the time of low output is made lower than that at the time of high output. When the transmission pulse signal is transmitted at a low output, the output power can be reduced, and the difference in output power between the high output and the low output can be increased.

また電圧変更回路30は、従来、図12の(C)に示すように送信パルス信号のパルス幅の違いによるデューティー比変化のために変動していたドレインバイアス電圧VDDを、図12の(D)に示すように一定に保つために使用してよい。
このため電圧変更回路30は、パルスレータ送信機2が送信するパルス信号のパルス幅に応じて、例えばドライバ回路60と安定化電源回路90との間の抵抗値を変えることによって、パルス幅の変動にかかわらずドレインバイアス電圧VDDを一定に保ってもよい。
Further, the voltage changing circuit 30 conventionally converts the drain bias voltage V DD that has been fluctuated due to the change in the duty ratio due to the difference in the pulse width of the transmission pulse signal as shown in FIG. ) May be used to keep constant as shown.
For this reason, the voltage changing circuit 30 changes the pulse width by changing the resistance value between the driver circuit 60 and the stabilized power supply circuit 90, for example, according to the pulse width of the pulse signal transmitted by the pulse modulator transmitter 2. Regardless, the drain bias voltage V DD may be kept constant.

このようにパルス信号を低い出力電力で送信するモード3及び4において、最終段の増幅器50m及び50nのうちの一方の電源供給を停止すると共に、他方に対して供給される電源電圧を低減することによって、図13に示すように、高電力時(モード1及び2)と低出力時(モード3及び4)との間における、飽和動作時における出力電力の差ΔLを大きくすることが可能となる。   Thus, in modes 3 and 4 where pulse signals are transmitted with low output power, the power supply of one of the final stage amplifiers 50m and 50n is stopped and the power supply voltage supplied to the other is reduced. Thus, as shown in FIG. 13, it becomes possible to increase the difference ΔL in output power during saturation operation between high power (modes 1 and 2) and low power (modes 3 and 4). .

図14に、本発明の実施例によるパルスレーダ装置の概略構成図を示す。
パルスレーダ装置1は、ターゲットに向けてパルスレーダ波を送出するとともに、ターゲットから反射した反射波を受信するアンテナ14と、パルスレーダ波を生じるパルス信号をアンテナ14に供給する送信機2と、アンテナ14が受信した受信波を所定の中間周波数まで復調する受信機4と、送信機2が生成したパルス信号をアンテナ14に供給するとともにアンテナ14が受信した受信信号を受信機4に供給するサーキュレータ13を備える。
また、パルスレーダ装置1は、送信機2により生成されるパルス信号の元となる高周波の連続波信号、及び受信機4が受信波を周波数変換する際に使用する局部交流信号Loを発生させる電圧制御発振器(VCO)11と、VCO11が発生させたこれら高周波信号及び局部交流信号Loをそれぞれ送信機2及び受信機4に分配する分配器12と、オペレータがパルスレーダ装置1に動作モードを指定する操作パネル15と、設定された動作モードに応じた制御信号を生成して送信機2の各部へ出力することにより送信機2によるパルス波の生成動作を制御する制御回路16と、受信機4により所定の中間周波数まで復調された受信信号を処理してターゲットまでの相対距離及び相対速度などの検出結果を導出する信号処理回路17と、導出された検出結果を表示する表示器18とを備える。
FIG. 14 shows a schematic configuration diagram of a pulse radar apparatus according to an embodiment of the present invention.
The pulse radar device 1 transmits a pulse radar wave toward a target, receives an reflected wave reflected from the target, a transmitter 2 that supplies a pulse signal that generates the pulse radar wave to the antenna 14, an antenna A receiver 4 that demodulates the received wave received by the receiver 14 to a predetermined intermediate frequency, and a circulator 13 that supplies the pulse signal generated by the transmitter 2 to the antenna 14 and supplies the received signal received by the antenna 14 to the receiver 4. Is provided.
In addition, the pulse radar device 1 generates a high-frequency continuous wave signal that is a source of the pulse signal generated by the transmitter 2 and a voltage that generates a local AC signal Lo that is used when the receiver 4 converts the frequency of the received wave. A controlled oscillator (VCO) 11, a distributor 12 that distributes the high-frequency signal and local AC signal Lo generated by the VCO 11 to the transmitter 2 and the receiver 4, respectively, and an operator designates an operation mode to the pulse radar device 1. An operation panel 15, a control circuit 16 that controls a pulse wave generation operation by the transmitter 2 by generating a control signal corresponding to the set operation mode and outputting the control signal to each unit of the transmitter 2, and a receiver 4 A signal processing circuit 17 for processing a received signal demodulated to a predetermined intermediate frequency and deriving a detection result such as a relative distance and a relative speed to the target; And a display 18 for displaying the detection result.

受信機4は、アンテナ14による受信電波RFを増幅する低雑音増幅器41と、VCO11が発生させた局部交流信号Loによって受信電波RFを、信号処理回路が扱える周波数帯の中間周波数信号IFへ変換する周波数変換器43と、中間周波数増幅器45と、各帯域濾過フィルタ42及び44とを備えて構成される。   The receiver 4 converts the received radio wave RF into an intermediate frequency signal IF in a frequency band that can be handled by the signal processing circuit by a low noise amplifier 41 that amplifies the radio wave RF received by the antenna 14 and a local AC signal Lo generated by the VCO 11. A frequency converter 43, an intermediate frequency amplifier 45, and band-pass filters 42 and 44 are provided.

送信機2は、図8を参照して説明した本発明によるパルスレーダ送信機の基本構成と同様の構成を有する。したがって同じ構成要素には同じ参照番号を付すこととし、これら同じ参照番号を有する構成要素同士は、以下に詳細に説明するもののほか、同様の機能を有する。
以上、本実施例によるパルスレーダ装置1の概略構成を説明したが、本発明の特徴は送信機2の構成及び動作にあり、以下、送信機2の構成及び各構成要素の動作を説明する。
The transmitter 2 has the same configuration as the basic configuration of the pulse radar transmitter according to the present invention described with reference to FIG. Accordingly, the same reference numerals are assigned to the same components, and the components having the same reference numbers have the same functions in addition to those described in detail below.
The schematic configuration of the pulse radar apparatus 1 according to the present embodiment has been described above. The feature of the present invention is the configuration and operation of the transmitter 2. Hereinafter, the configuration of the transmitter 2 and the operation of each component will be described.

いま、送信機2の動作モードの種類及び各モードにおいて生成されるパルス信号の種類は、図3及び図9を参照して説明した通りであるとする。オペレータが操作パネル15から送信機2の動作モードを指定すると、制御回路16は、送信機2が指定されたモードに対応した送信パルス信号を生成するように、送信機2の各部に対する各制御信号を生成する。   Now, it is assumed that the types of operation modes of the transmitter 2 and the types of pulse signals generated in each mode are as described with reference to FIGS. When the operator specifies the operation mode of the transmitter 2 from the operation panel 15, the control circuit 16 controls each control signal for each part of the transmitter 2 so that the transmitter 2 generates a transmission pulse signal corresponding to the specified mode. Is generated.

図15は、パルスレーダ装置1の各部分a〜kに現れる信号a〜kのタイムチャートである。
制御回路16は、制御信号aをVCO11に出力することにより、レーダ装置1が送信状態であるか受信状態であるかに応じて、送信機2により生成されるパルス信号の元となる周波数f1の連続波信号、及び受信機4が受信波を周波数変換する際に使用する周波数f2の局部交流信号Loの何れを発生するかを指定する。VCO11は、制御信号aに応答して、図示bに示す信号のようにその発振信号の周波数を切り替える。VCO11が発信した信号は分配器12を介してスイッチ22に入力される。
FIG. 15 is a time chart of the signals a to k appearing in the respective parts a to k of the pulse radar device 1.
The control circuit 16 outputs the control signal a to the VCO 11, so that the frequency of the pulse signal generated by the transmitter 2 becomes the source of the pulse f 1 depending on whether the radar apparatus 1 is in a transmission state or a reception state. It designates which of the continuous wave signal and the local AC signal Lo of the frequency f2 used when the receiver 4 frequency-converts the received wave is generated. In response to the control signal a, the VCO 11 switches the frequency of the oscillation signal like the signal shown in FIG. A signal transmitted from the VCO 11 is input to the switch 22 via the distributor 12.

制御回路16は、所定の繰り返し周期Tでスイッチ22を間欠動作させて、指定された動作モードに対応するパルス幅Wの間だけスイッチ22を閉じることによって、VCO11が発信した高周波の連続波信号をパルス状の送信パルス信号dに成形する。
成形されたパルス信号は、アンテナ14によって送出される前に、直列に多段接続された複数の増幅器50a、50b、50m及び50nによって増幅される。ここで多段構成された増幅器群50のうち最終段は、2つの増幅器50m及び50nを並列に接続して構成している。
The control circuit 16 intermittently operates the switch 22 at a predetermined repetition period T, and closes the switch 22 only during the pulse width W corresponding to the designated operation mode, thereby generating a high-frequency continuous wave signal transmitted by the VCO 11. It is shaped into a pulsed transmission pulse signal d.
Before the shaped pulse signal is transmitted by the antenna 14, it is amplified by a plurality of amplifiers 50a, 50b, 50m and 50n connected in series. The final stage of the multi-stage amplifier group 50 is configured by connecting two amplifiers 50m and 50n in parallel.

制御回路16は、スイッチ22を間欠動作させてパルス信号dを成形したタイミングと同期して、かつスイッチ22を閉じた期間の前後に100ns程度のマージンを持たせた幅のパルス幅を有するパルス状の制御信号eを、各ドライバ回路60に向けて出力する。
また制御回路16は、指定された動作モードに応じて、送信機2の出力電力のモードが高出力モードであるのか低出力モードであるのかを示す出力電力指示信号fを、切替回路70に出力する。図15に示す信号fの例では、パルス信号dの1つ目のパルスPL1が高出力で送信されるべきであることを示し、2つ目のパルスPL2が低出力で出力されるべきであることを示す。
The control circuit 16 synchronizes with the timing at which the switch 22 is intermittently operated to form the pulse signal d, and has a pulse shape having a pulse width with a margin of about 100 ns before and after the period when the switch 22 is closed. The control signal e is output to each driver circuit 60.
Further, the control circuit 16 outputs an output power instruction signal f indicating whether the output power mode of the transmitter 2 is the high output mode or the low output mode to the switching circuit 70 in accordance with the designated operation mode. To do. In the example of the signal f shown in FIG. 15, it indicates that the first pulse PL1 of the pulse signal d should be transmitted at a high output, and the second pulse PL2 should be output at a low output. It shows that.

制御回路16から制御信号eを受信した前段のドライバ回路60a及び60bは、制御信号eに含まれるパルスの期間だけ、電圧変更回路30から供給される電源電圧を、増幅器50a及び50bへそれぞれ供給する(図15の信号g)。
このとき電圧変更回路30は、制御回路16から現在の動作モードを示す動作モード指示信号を受信して、この動作モードに応じて各ドライバ回路60が各増幅器50に供給する電圧を変更する。この点については後に詳述する。
図15に示す電源電圧gの例では、低出力モード時は、高出力モード時に比べて電圧差ΔVだけ低い電源電圧がドライバ回路60a及び60bから供給され、高出力時と低出力時との間で送信機2の出力電力に差を設けている。
The previous driver circuits 60a and 60b that have received the control signal e from the control circuit 16 supply the power supply voltage supplied from the voltage changing circuit 30 to the amplifiers 50a and 50b only during the period of the pulse included in the control signal e. (Signal g in FIG. 15).
At this time, the voltage change circuit 30 receives an operation mode instruction signal indicating the current operation mode from the control circuit 16, and changes the voltage supplied to each amplifier 50 by each driver circuit 60 according to this operation mode. This point will be described in detail later.
In the example of the power supply voltage g shown in FIG. 15, in the low output mode, a power supply voltage lower than the high output mode by a voltage difference ΔV is supplied from the driver circuits 60a and 60b. Thus, a difference is provided in the output power of the transmitter 2.

各ドライバ回路60による電源開始及び停止タイミングを定める上記のタイミング制御信号eは切替回路70にも入力される。また、切替回路70には出力電力指示信号fも入力される。
図16に切替回路70の構成例を示す。切替回路70は、並列接続される最終段の増幅器50m及び50nに対してそれぞれ電源電圧を供給するドライバ回路60m及び60nに接続され、タイミング制御信号eを出力する2つの出力端子T1及びT2を備える。そして、その一方の端子にはタイミング制御信号eをそのまま出力し、その他方にはタイミング制御信号eと出力電力指示信号fとの間の論理積信号を出力する。そのために切替回路70は、タイミング制御信号eと出力電力指示信号fを生成するNAND素子71を備える。
The timing control signal e for determining the power supply start and stop timing by each driver circuit 60 is also input to the switching circuit 70. Further, the output power instruction signal f is also input to the switching circuit 70.
FIG. 16 shows a configuration example of the switching circuit 70. The switching circuit 70 is connected to driver circuits 60m and 60n that supply power supply voltages to the final stage amplifiers 50m and 50n connected in parallel, respectively, and includes two output terminals T1 and T2 that output a timing control signal e. . Then, the timing control signal e is output as it is to one terminal, and the logical product signal between the timing control signal e and the output power instruction signal f is output to the other terminal. For this purpose, the switching circuit 70 includes a NAND element 71 that generates a timing control signal e and an output power instruction signal f.

したがって、例えば図示の例では、ドライバ回路60m及び60nのうちの、ドライバ回路60mには、送信機2が高出力モードであるか低出力モードであるかに関係なく(すなわち動作モードに関係なく)、図15に示す信号hのようにタイミング制御信号eが供給される。
他方のドライバ回路60nには、図15に示す信号iのように高出力モードのときにだけタイミング制御信号eが供給され、低出力モードのときにはタイミング制御信号eが供給されない。
Therefore, for example, in the illustrated example, of the driver circuits 60m and 60n, the driver circuit 60m is not related to whether the transmitter 2 is in the high output mode or the low output mode (that is, regardless of the operation mode). A timing control signal e is supplied as shown by a signal h in FIG.
The other driver circuit 60n is supplied with the timing control signal e only in the high output mode as in the signal i shown in FIG. 15, and is not supplied with the timing control signal e in the low output mode.

この結果、図15において信号jに示すように、送信機2が高出力モードであるか低出力モードであるかに関係なく増幅器50mに電源電圧が供給され、図15において信号kに示すように、他方の増幅器50nには高出力モードのときにだけ電源電圧が供給され、低出力モードのときには供給されず動作を停止する。
なお、図16に示すように切替回路70にスイッチ72を設けて、低出力モードのときにタイミング制御信号eを遮断するドライバ回路を、ドライバ回路60m及び60nのいずれかから自由に選択できるように構成してもよい。
As a result, as shown by signal j in FIG. 15, the power supply voltage is supplied to the amplifier 50m regardless of whether the transmitter 2 is in the high output mode or the low output mode, and as shown by signal k in FIG. The other amplifier 50n is supplied with the power supply voltage only in the high output mode and is not supplied in the low output mode and stops its operation.
As shown in FIG. 16, a switch 72 is provided in the switching circuit 70 so that a driver circuit that cuts off the timing control signal e in the low output mode can be freely selected from one of the driver circuits 60m and 60n. It may be configured.

また図15の信号jに示すように、切替回路70により低出力モードの動作が停止されない増幅器50mに供給される電源電圧もまた、電圧変更回路30によって、低出力モード時と高出力モード時とで切り替えられる。図15に示すの例では、低出力モード時は、高出力モード時に比べて電圧差ΔVだけ低い電源電圧がドライバ回路60mから供給され、高出力時と低出力時との間で送信機2の出力電力に差を設けている。
このように多段増幅器の最終段を、並列接続された2つの増幅器50m及び50nで構成し、低出力モード時において、これら増幅器50m及び50nの一方の増幅器50nを切替回路70によって停止し、残りの増幅器50nの供給電圧を電圧変更回路30によって低減することによって、低出力モード時と高出力モード時とで、送信機2が生成する送信パルス信号の出力電力差を拡大することが可能となる。
Further, as shown by a signal j in FIG. 15, the power supply voltage supplied to the amplifier 50m whose operation in the low output mode is not stopped by the switching circuit 70 is also changed by the voltage changing circuit 30 between the low output mode and the high output mode. It can be switched with. In the example shown in FIG. 15, in the low output mode, a power supply voltage lower than the high output mode by a voltage difference ΔV is supplied from the driver circuit 60m, and the transmitter 2 is switched between the high output and the low output. There is a difference in output power.
In this way, the final stage of the multistage amplifier is composed of two amplifiers 50m and 50n connected in parallel. In the low output mode, one of the amplifiers 50m and 50n is stopped by the switching circuit 70, and the remaining amplifiers 50m and 50n are stopped. By reducing the supply voltage of the amplifier 50n by the voltage changing circuit 30, it is possible to increase the output power difference of the transmission pulse signal generated by the transmitter 2 between the low output mode and the high output mode.

図17は、ドライバ回路60の構成例を示すブロック図である。ここで、各ドライバ回路60が電源を供給する各増幅器50は、図6を参照して説明した上記の増幅器と同様に構成されるものとして以下説明する。
ドライバ回路60は、電圧切替回路30と増幅器50のドレイン端子との間を開閉するMOS−FET62と、MOS−FET62を駆動するドライバIC61と、安定化電源回路90から供給される電源電圧を平滑するための平滑用コンデンサC3と、ドレインバイアス電圧VDDを所定の電圧値に調整するための抵抗R1とを備えて構成される。
FIG. 17 is a block diagram illustrating a configuration example of the driver circuit 60. Here, each amplifier 50 to which each driver circuit 60 supplies power will be described below as being configured in the same manner as the amplifier described above with reference to FIG.
The driver circuit 60 smoothes the power supply voltage supplied from the MOS-FET 62 that opens and closes between the voltage switching circuit 30 and the drain terminal of the amplifier 50, the driver IC 61 that drives the MOS-FET 62, and the stabilized power supply circuit 90. And a resistor R1 for adjusting the drain bias voltage V DD to a predetermined voltage value.

前段増幅器50a及び50bに電源電圧を供給するドライバ回路60a及び60bの場合には、ドライバIC61は制御回路16から入力する制御信号eにしたがって、MOS−FET62を駆動し、それぞれ増幅器50a及び50bのオンオフ動作を行う。
最終段の増幅器50m及び50nに電源電圧を供給するドライバ回路60m及び60nの場合には、ドライバIC61は切替回路70からそれぞれ入力する制御信号h及びiにしたがってMOS−FET62を駆動し、それぞれ増幅器50m及び50nのオンオフ動作を行う。
In the case of driver circuits 60a and 60b that supply power supply voltages to the pre-stage amplifiers 50a and 50b, the driver IC 61 drives the MOS-FET 62 according to the control signal e input from the control circuit 16, and turns on and off the amplifiers 50a and 50b, respectively. Perform the action.
In the case of driver circuits 60m and 60n that supply power supply voltages to the final stage amplifiers 50m and 50n, the driver IC 61 drives the MOS-FET 62 according to the control signals h and i input from the switching circuit 70, respectively, and the amplifier 50m And 50n on / off operation.

各増幅器50のドレイン端子に印加するドレインバイアス電圧VDDを調整するための抵抗R1の値は、各段の増幅器50の増幅率に応じて設定される。
図14に示す各ドライバ回路60と各増幅器50との接続例、及び図17に示す各ドライバ回路60の構成例では、各段の増幅器50にそれぞれドライバ回路60を設けて、各段の増幅率に応じてそれぞれの抵抗R1を変えて設定することとしている。
これに代えて又はこれに加えて、図18に示すように、多段増幅器のいくつかの段において、それぞれの段の増幅器50a〜50cに共通のドライバ回路60を設け、各段の増幅器50a〜50cを接続抵抗値を変えて、共通のドライバ回路60の出力端子に接続してもよい。
The value of the resistor R1 for adjusting the drain bias voltage V DD applied to the drain terminal of each amplifier 50 is set according to the amplification factor of the amplifier 50 in each stage.
In the connection example between each driver circuit 60 and each amplifier 50 shown in FIG. 14 and the configuration example of each driver circuit 60 shown in FIG. 17, the driver circuit 60 is provided in each amplifier 50, and the amplification factor of each stage is provided. Each resistor R1 is changed according to the setting.
Alternatively or in addition to this, as shown in FIG. 18, in some stages of the multistage amplifier, a common driver circuit 60 is provided for the amplifiers 50a to 50c of each stage, and the amplifiers 50a to 50c of each stage are provided. May be connected to the output terminal of the common driver circuit 60 by changing the connection resistance value.

図19は、電圧変更回路30の構成例を示すブロック図である。電圧変更回路30は、定電圧電源回路90と各ドライバ回路60との間に設けられ、一方の端子が定電圧電源回路90に各々接続される異なる抵抗値の複数の抵抗R31〜R34を備える。
さらに、電圧変更回路30は、これら抵抗R31〜R34の他方の端子とドライバ回路60との各々の間を開閉する複数のMOS−FET35〜38を備える。各抵抗R31〜R34の他方の端子が各MOS−FET35〜38のソース端子にそれぞれ接続され、各MOS−FET35〜38のドレイン端子の各々は、各ドライバ回路60の入力端子に接続される。
FIG. 19 is a block diagram illustrating a configuration example of the voltage changing circuit 30. The voltage changing circuit 30 is provided between the constant voltage power supply circuit 90 and each driver circuit 60, and includes a plurality of resistors R31 to R34 having one terminal connected to the constant voltage power supply circuit 90 at different terminals.
Furthermore, the voltage changing circuit 30 includes a plurality of MOS-FETs 35 to 38 that open and close between the other terminals of the resistors R31 to R34 and the driver circuit 60. The other terminals of the resistors R31 to R34 are connected to the source terminals of the MOS-FETs 35 to 38, respectively, and the drain terminals of the MOS-FETs 35 to 38 are connected to the input terminals of the driver circuits 60.

各MOS−FET35〜38のゲート端子は、それぞれドライバIC31〜34を介して制御回路16に各々接続される。制御回路16は、送信機2が動作モード1〜4のいずれのモードに設定されているかにしたがって各MOS−FET35〜38のいずれか1つを駆動することにより、各抵抗R31〜R34のうちいずれか1つを選択して定電圧電源回路90と各ドライバ回路60との間に接続する。   The gate terminals of the MOS-FETs 35 to 38 are connected to the control circuit 16 via driver ICs 31 to 34, respectively. The control circuit 16 drives any one of the MOS-FETs 35 to 38 according to which of the operation modes 1 to 4 the transmitter 2 is set to, so that any of the resistors R31 to R34 is selected. One of them is selected and connected between the constant voltage power supply circuit 90 and each driver circuit 60.

ここで、抵抗R31〜R34の値は、各モード1〜4におけるパルス幅や送信パルスの出力強度の切り替えに伴って生じる消費電力変化に起因する、ドライバ回路60における電圧降下量を考慮してそれぞれ異なる値に設定される。
したがって送信機2が送信するパルス信号のパルス幅の長短の切り替えに起因して、各ドライバ回路60に生じる電圧降下量がパルス信号のデューティー比の変化のために変動しても、電圧変更回路30は、この切替に応じて定電圧電源回路90と各ドライバ回路60との間の抵抗値を切替えることによって、各ドライバ回路60がそれぞれの増幅器50に供給するドレインバイアス電圧VDDを一定に保つ。
Here, the values of the resistors R31 to R34 are respectively considered in consideration of the voltage drop amount in the driver circuit 60 due to the power consumption change caused by the switching of the pulse width and the output intensity of the transmission pulse in each mode 1 to 4. Set to a different value.
Therefore, even if the amount of voltage drop generated in each driver circuit 60 fluctuates due to the change in the duty ratio of the pulse signal due to the switching of the pulse width of the pulse signal transmitted by the transmitter 2, the voltage change circuit 30. In response to this switching, the resistance value between the constant voltage power supply circuit 90 and each driver circuit 60 is switched to keep the drain bias voltage V DD supplied to each amplifier 50 from each driver circuit 60 constant.

また送信パルスの出力強度の高低の切り替えに起因する各ドライバ回路60に流れる消費電力の変化のために、各ドライバ回路60に生じる電圧降下量が高出力時に大きくなり低出力時に小さくなっても、電圧変更回路30は、この切替に応じて定電圧電源回路90と各ドライバ回路60との間の抵抗値を切替えることによって、各ドライバ回路60が供給するドレインバイアス電圧VDDが、高出力時に比べて低出力時に小さくなるように調整する。 Even if the amount of voltage drop generated in each driver circuit 60 increases at high output and decreases at low output due to a change in power consumption flowing through each driver circuit 60 due to switching of the output intensity of the transmission pulse, The voltage changing circuit 30 switches the resistance value between the constant voltage power supply circuit 90 and each driver circuit 60 according to this switching, so that the drain bias voltage V DD supplied by each driver circuit 60 is higher than that at the time of high output. Adjust so that it becomes smaller at low output.

なお本実施例では、多段増幅器の最終段において並列接続される増幅器50m及び50nの入力端及び出力端には、それぞれアイソレータ26及び27並びにアイソレータ28及び29が設けられる。これらアイソレータ26〜29を設けることによって、パルス信号を低い出力電力で送信するモード3及び4において、最終段の増幅器50m及び50nのうちの一方の電源供給を停止しても、そのインピーダンス変化の影響が送信機2の他の部分へ及ぶことを防止する。   In this embodiment, isolators 26 and 27 and isolators 28 and 29 are provided at the input and output terminals of the amplifiers 50m and 50n connected in parallel in the final stage of the multistage amplifier, respectively. By providing these isolators 26 to 29, even if the power supply of one of the amplifiers 50m and 50n in the final stage is stopped in the modes 3 and 4 in which the pulse signal is transmitted with low output power, the influence of the impedance change Is prevented from reaching other parts of the transmitter 2.

また、各増幅器50は温度変化に伴って利得が変動するため、本実施例では送信パルス信号を形成する信号経路のいずれかに温度補償用の可変減衰器23を設ける。さらに温度センサ91を送信機2に設け、制御回路16は温度センサ91による検出温度に応じて可変減衰器23の減衰量を可変制御し、温度変化に伴う各増幅器50の利得の変動分を補償する。
図14に示す構成例では可変減衰器23を多段増幅器の前段に設ける。また、温度センサ91による検出温度の変化と多段増幅器の利得変化を予め試験等で求めておき、この利得変化を補償する減衰量と検出温度との関係を図20に示すように決定しておく。そして、制御回路16は、決定した検出温度と減衰量との関係に従って、温度センサ91の検出信号に応じて多段増幅器へ入力する入力信号のレベルの減衰量を変更することによって、多段増幅器から出力される出力信号のレベルを一定に保つ。
Further, since the gain of each amplifier 50 varies with temperature change, in this embodiment, a variable attenuator 23 for temperature compensation is provided in one of signal paths forming a transmission pulse signal. Further, a temperature sensor 91 is provided in the transmitter 2, and the control circuit 16 variably controls the attenuation amount of the variable attenuator 23 in accordance with the temperature detected by the temperature sensor 91 to compensate for the gain variation of each amplifier 50 due to the temperature change. To do.
In the configuration example shown in FIG. 14, the variable attenuator 23 is provided in the front stage of the multistage amplifier. Further, a change in the detected temperature by the temperature sensor 91 and a gain change in the multistage amplifier are obtained in advance by a test or the like, and the relationship between the attenuation to compensate for this gain change and the detected temperature is determined as shown in FIG. . Then, the control circuit 16 outputs the output from the multistage amplifier by changing the attenuation amount of the level of the input signal input to the multistage amplifier according to the detection signal of the temperature sensor 91 according to the determined relationship between the detected temperature and the attenuation amount. The output signal level is kept constant.

なお上記実施例では、簡単のため多段接続された増幅器から成る増幅器群50a〜50nのうち、最終段のみを複数の増幅器50m及び50nを並列接続して構成した例を示して説明したが、他の段においても同様に複数の増幅器を並列接続して構成し、上記説明した最終段の増幅器50m及び50nと同様に制御してもよい。
また上記実施例では、簡単のため2つの増幅器50m及び50nを並列接続して、その一方を、送信パルス信号の出力電力に応じて切替回路70により停止させる構成例を示したが、同時に並列接続される増幅器の数を3個以上として、送信パルス信号の出力電力に応じてその一部を停止させるように構成してもよい。このとき電圧変更回路は、同時に3個以上並列接続される増幅器のうち、停止した一部の増幅器以外の増幅器に供給する前記電源電圧を可変制御する。
In the above embodiment, for the sake of simplicity, among the amplifier groups 50a to 50n composed of amplifiers connected in multiple stages, only the final stage has been described as an example in which a plurality of amplifiers 50m and 50n are connected in parallel. In this stage, similarly, a plurality of amplifiers may be connected in parallel and controlled in the same manner as the final stage amplifiers 50m and 50n described above.
In the above embodiment, for simplicity, two amplifiers 50m and 50n are connected in parallel, and one of them is stopped by the switching circuit 70 according to the output power of the transmission pulse signal. The number of amplifiers to be performed may be three or more, and a part thereof may be stopped according to the output power of the transmission pulse signal. At this time, the voltage changing circuit variably controls the power supply voltage to be supplied to amplifiers other than some of the stopped amplifiers among three or more amplifiers connected in parallel at the same time.

また本実施例では、最終段の増幅器50m及び50n以外の前段の増幅器50a及び50bについてもドライバ回路60a及び60bを設け、送信パルス信号に同期して間欠制御することとしたが、これら前段の増幅器50a及び50bでは消費電力が少ないため、ドライバ回路60a及び/又は60bを省いて、常にドレインバイアス電圧VDDを印加してもよい。また前段の増幅器50a及び/又は50bについては、電圧器変更回路30によるドレインバイアス電圧VDDを可変制御することなく、常に定電圧電源回路90からの電源を供給してもよい。 In the present embodiment, the driver circuits 60a and 60b are also provided for the preceding stage amplifiers 50a and 50b other than the final stage amplifiers 50m and 50n, and intermittent control is performed in synchronization with the transmission pulse signal. Since the power consumption is small in 50a and 50b, the drain bias voltage V DD may always be applied without the driver circuits 60a and / or 60b. Further, the power supply from the constant voltage power supply circuit 90 may always be supplied to the amplifiers 50a and / or 50b in the previous stage without variably controlling the drain bias voltage VDD by the voltage changer circuit 30.

以上、本発明を特にその好ましい実施の形態を参照して詳細に説明したが、本発明の容易な理解のために、本発明の具体的な形態を以下に付記する。   Although the present invention has been described in detail with reference to the preferred embodiments, specific embodiments of the present invention will be added below for easy understanding of the present invention.

(付記1)
多段接続された増幅器から成る増幅器群によって、送出するべき送信パルス信号を増幅するパルスレーダ送信機において、
前記増幅器群の各段の少なくとも最終段を、複数の前記増幅器を並列に接続して構成し、
並列接続された前記複数の増幅器のうちの一部を、前記送信パルス信号の送信レベルに応じて停止させる切替回路と、
少なくとも前記送信レベルに応じて、前記増幅器に供給する前記電源電圧を可変制御する電圧変更回路と、
を備えることを特徴とするパルスレーダ送信機。(1)
(Appendix 1)
In a pulse radar transmitter that amplifies a transmission pulse signal to be transmitted by an amplifier group consisting of amplifiers connected in multiple stages,
At least the final stage of each stage of the amplifier group is configured by connecting a plurality of the amplifiers in parallel,
A switching circuit for stopping a part of the plurality of amplifiers connected in parallel according to the transmission level of the transmission pulse signal;
A voltage changing circuit that variably controls the power supply voltage supplied to the amplifier according to at least the transmission level;
A pulse radar transmitter comprising: (1)

(付記2)
前記電圧変更回路は、前記並列接続された複数の増幅器のうち前記切替回路により停止された増幅器以外へ供給する前記電源電圧を低減することを特徴とする付記1に記載のパルスレーダ送信機。
(Appendix 2)
2. The pulse radar transmitter according to claim 1, wherein the voltage changing circuit reduces the power supply voltage supplied to the amplifiers other than the amplifier stopped by the switching circuit among the plurality of amplifiers connected in parallel.

(付記3)
前記増幅器として、ゲート端子に信号が入力され、ソース端子が接地され、負荷インダクタンスを介して前記電源電圧としてのドレインバイアス電圧が印加されるドレイン端子から増幅信号が取り出される電界効果トランジスタを備え、
前記ドレインバイアス電圧をオン及びオフするによって前記増幅器を作動及び停止させる駆動回路を、さらに備えることを特徴とする付記1又は2に記載のパルスレーダ送信機。(2)
(Appendix 3)
The amplifier includes a field effect transistor in which a signal is input to a gate terminal, a source terminal is grounded, and an amplified signal is extracted from a drain terminal to which a drain bias voltage as the power supply voltage is applied via a load inductance,
The pulse radar transmitter according to appendix 1 or 2, further comprising a drive circuit that activates and deactivates the amplifier by turning on and off the drain bias voltage. (2)

(付記4)
前記駆動回路は、前記送信パルスに同期して前記ドレインバイアス電圧を間欠制御するMOS型電界効果トランジスタを備えることを特徴とする付記3に記載のパルスレーダ送信機。(3)
(Appendix 4)
The pulse radar transmitter according to appendix 3, wherein the drive circuit includes a MOS field effect transistor that intermittently controls the drain bias voltage in synchronization with the transmission pulse. (3)

(付記5)
前記増幅器群のうち前記最終段以外の段のいずれかにおいて、前記送信パルスに同期した前記ドレインバイアス電圧を間欠制御を行わないことを特徴とする付記3に記載のパルスレーダ送信機。
(Appendix 5)
The pulse radar transmitter according to appendix 3, wherein the drain bias voltage synchronized with the transmission pulse is not intermittently controlled in any of the amplifier groups other than the final stage.

(付記6)
前記電圧変更回路は、前記ドレインバイアス電圧を変更することを特徴とする付記3に記載のパルスレーダ送信機。(4)
(Appendix 6)
The pulse radar transmitter according to appendix 3, wherein the voltage changing circuit changes the drain bias voltage. (4)

(付記7)
前記電圧変更回路は、
一方の端子が定電圧電源に各々接続される異なる抵抗値の複数の抵抗と、
前記複数の抵抗の他方の端子を前記ドレイン端子との間をそれぞれ開閉する複数のMOS型電界効果トランジスタと、
を備えることを特徴とする付記6に記載のパルスレーダ送信機。
(Appendix 7)
The voltage changing circuit is:
A plurality of resistors having different resistance values, one terminal of which is connected to a constant voltage power source,
A plurality of MOS field-effect transistors that open and close the other terminal of the plurality of resistors with the drain terminal;
The pulse radar transmitter according to appendix 6, characterized by comprising:

(付記8)
前記送信パルス信号の送信レベルに応じて、前記複数のMOS型電界効果トランジスタのうちのいずれを駆動するかを選択する選択信号を生成する制御回路を、さらに備えることを特徴とする付記7に記載のパルスレーダ送信機。
(Appendix 8)
The control circuit according to claim 7, further comprising a control circuit that generates a selection signal for selecting which one of the plurality of MOS field effect transistors to be driven according to a transmission level of the transmission pulse signal. Pulse radar transmitter.

(付記9)
前記送信パルス信号のパルス幅に応じて、前記複数のMOS型電界効果トランジスタのうちのいずれを駆動するかを選択する選択信号を生成する制御回路を、さらに備えることを特徴とする付記7に記載のパルスレーダ送信機。
(Appendix 9)
The control circuit according to claim 7, further comprising: a control circuit that generates a selection signal for selecting which of the plurality of MOS field effect transistors is driven according to a pulse width of the transmission pulse signal. Pulse radar transmitter.

(付記10)
前記増幅器群のうち前記最終段以外の段のいずれかにおいて、前記増幅器を飽和領域で作動させることを特徴とする付記1〜7のいずれか一項に記載のパルスレーダ送信機。(5)
(Appendix 10)
The pulse radar transmitter according to any one of appendices 1 to 7, wherein the amplifier is operated in a saturation region in any one of the amplifier groups other than the final stage. (5)

本発明は、自動車、航空機や船舶に搭載され、又は陸上に設置されてパルス状の電波を放射し、対象物で反射した反射波を捉えて対象物との相対距離及び相対速度を求めるパルスレーダやパルス圧縮レーダにおいて、パルス状のレーダ波を送信するパルスレーダ送信機に利用可能である。   The present invention is a pulse radar that is mounted on an automobile, an aircraft, a ship, or installed on land to emit a pulsed radio wave, capture a reflected wave reflected by the object, and obtain a relative distance and a relative speed from the object. In a pulse compression radar, it can be used for a pulse radar transmitter that transmits a pulsed radar wave.

従来のパルスレーダ装置のパルスレーダ送信機の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the pulse radar transmitter of the conventional pulse radar apparatus. スイッチの開閉並びに増幅器への電源供給及び停止によるパルス成形の様子の説明図である。It is explanatory drawing of the mode of the pulse shaping | molding by opening and closing of a switch, and the power supply to an amplifier, and a stop. パルス信号の種類を示す表である。It is a table | surface which shows the kind of pulse signal. 一般的な増幅器の入出力電力特性を示すグラフである。It is a graph which shows the input-output power characteristic of a general amplifier. 高出力時及び低出力時におけるパルス高さの変動の差を説明する図である。It is a figure explaining the difference of the fluctuation | variation of the pulse height at the time of high output and low output. パルスレーダ送信機に使用される増幅器の構成図である。It is a block diagram of the amplifier used for a pulse radar transmitter. 図6の増幅器にドレインバイアス電圧を供給するドライバ回路の構成図である。It is a block diagram of the driver circuit which supplies a drain bias voltage to the amplifier of FIG. 本発明によるパルスレーダ送信機の基本構成図である。1 is a basic configuration diagram of a pulse radar transmitter according to the present invention. FIG. 各動作モードにおける図8に示すパルスレーダ送信機の各部の動作を示す表である。It is a table | surface which shows operation | movement of each part of the pulse radar transmitter shown in FIG. 8 in each operation mode. 図8に示すパルスレーダ送信機における増幅器の動作領域を説明する図である。It is a figure explaining the operation area | region of the amplifier in the pulse radar transmitter shown in FIG. 安定化電源回路との間に電圧変更回路が挿入された場合の各ドライバ回路の構成図である。It is a block diagram of each driver circuit when a voltage change circuit is inserted between the stabilized power supply circuit. (A)及び(B)はそれぞれ電圧変更回路を設けない従来の場合及び本発明により電圧変更回路を設けた場合における、高出力時及び低出力時におけるドレインバイアス電圧の変化を示すタイムチャートであり、(C)及び(D)はそれぞれ電圧変更回路を設けない従来の場合及び本発明により電圧変更回路を設けた場合における、パルス幅の長短によるドレインバイアス電圧の変化を示すタイムチャートである。(A) and (B) are time charts showing changes in drain bias voltage at the time of high output and at the time of low output in the conventional case where no voltage change circuit is provided and in the case where the voltage change circuit is provided according to the present invention , (C) and (D) are time charts showing changes in the drain bias voltage depending on the length of the pulse width when the voltage changing circuit is not provided and when the voltage changing circuit is provided according to the present invention. 一部の増幅器への電源供給停止と他の増幅器への供給電源電圧の変更を併用した場合の入出力特性の変化を示す図である。It is a figure which shows the change of the input-output characteristic at the time of using together the change in the power supply voltage to the other amplifier and the power supply stop to some amplifiers. 本発明の実施例によるパルスレーダ装置の概略構成図である。It is a schematic block diagram of the pulse radar apparatus by the Example of this invention. 図14に示すパルスレーダ装置の各部a〜kにおける信号を示す。The signal in each part ak of the pulse radar apparatus shown in FIG. 14 is shown. 図14に示す切替回路の構成例を示すブロック図である。FIG. 15 is a block diagram illustrating a configuration example of a switching circuit illustrated in FIG. 14. 図14に示すドライバ回路の構成例を示すブロック図である。FIG. 15 is a block diagram illustrating a configuration example of a driver circuit illustrated in FIG. 14. ドライバ回路の他の構成例を示すブロック図である。It is a block diagram which shows the other structural example of a driver circuit. 図14に示す電圧変更回路の構成例を示すブロック図である。It is a block diagram which shows the structural example of the voltage change circuit shown in FIG. 図14に示す温度補償用の可変減衰器の減衰量と温度変化との関係を示すグラフである。It is a graph which shows the relationship between the attenuation amount of the variable attenuator for temperature compensation shown in FIG. 14, and a temperature change.

符号の説明Explanation of symbols

1 パルスレーダ装置
2 パルスレーダ送信機
3 制御部
4 受信機
14 アンテナ
DESCRIPTION OF SYMBOLS 1 Pulse radar apparatus 2 Pulse radar transmitter 3 Control part 4 Receiver 14 Antenna

Claims (5)

多段接続された増幅器から成る増幅器群によって、送出するべき送信パルス信号を増幅するパルスレーダ送信機において、
前記増幅器群の各段の少なくとも最終段を、複数の前記増幅器を並列に接続して構成し、
並列接続された前記複数の増幅器のうちの一部を、前記送信パルス信号の送信レベルに応じて停止させる切替回路と、
少なくとも前記送信レベルに応じて、前記増幅器に供給する前記電源電圧を可変制御する電圧変更回路と、
を備えることを特徴とするパルスレーダ送信機。
In a pulse radar transmitter that amplifies a transmission pulse signal to be transmitted by an amplifier group consisting of amplifiers connected in multiple stages,
At least the final stage of each stage of the amplifier group is configured by connecting a plurality of the amplifiers in parallel,
A switching circuit for stopping a part of the plurality of amplifiers connected in parallel according to the transmission level of the transmission pulse signal;
A voltage changing circuit that variably controls the power supply voltage supplied to the amplifier according to at least the transmission level;
A pulse radar transmitter comprising:
前記増幅器として、ゲート端子に信号が入力され、ソース端子が接地され、チョークインダクタンスを介して前記電源電圧としてのドレインバイアス電圧が印加されるドレイン端子から増幅信号が取り出される電界効果トランジスタを備え、
前記ドレインバイアス電圧をオン及びオフするによって前記増幅器を作動及び停止させる駆動回路を、さらに備えることを特徴とする請求項1に記載のパルスレーダ送信機。
The amplifier includes a field effect transistor in which a signal is input to a gate terminal, a source terminal is grounded, and an amplified signal is extracted from a drain terminal to which a drain bias voltage as the power supply voltage is applied via a choke inductance,
The pulse radar transmitter according to claim 1, further comprising a drive circuit that activates and deactivates the amplifier by turning on and off the drain bias voltage.
前記駆動回路は、前記送信パルスに同期して前記ドレインバイアス電圧を間欠制御するMOS型電界効果トランジスタを備えることを特徴とする請求項2に記載のパルスレーダ送信機。   3. The pulse radar transmitter according to claim 2, wherein the drive circuit includes a MOS field effect transistor that intermittently controls the drain bias voltage in synchronization with the transmission pulse. 前記電圧変更回路は、前記ドレインバイアス電圧を変更することを特徴とする請求項2に記載のパルスレーダ送信機。   The pulse radar transmitter according to claim 2, wherein the voltage changing circuit changes the drain bias voltage. 前記増幅器群のうち前記最終段以外の段のいずれかにおいて、前記増幅器を飽和領域で作動させることを特徴とする請求項1〜4のいずれか一項に記載のパルスレーダ送信機。   5. The pulse radar transmitter according to claim 1, wherein the amplifier is operated in a saturation region in any one of the amplifier groups other than the final stage. 6.
JP2006077095A 2006-03-20 2006-03-20 Pulse radar transmitter Expired - Fee Related JP4648861B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006077095A JP4648861B2 (en) 2006-03-20 2006-03-20 Pulse radar transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006077095A JP4648861B2 (en) 2006-03-20 2006-03-20 Pulse radar transmitter

Publications (2)

Publication Number Publication Date
JP2007255915A true JP2007255915A (en) 2007-10-04
JP4648861B2 JP4648861B2 (en) 2011-03-09

Family

ID=38630329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006077095A Expired - Fee Related JP4648861B2 (en) 2006-03-20 2006-03-20 Pulse radar transmitter

Country Status (1)

Country Link
JP (1) JP4648861B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009244028A (en) * 2008-03-31 2009-10-22 Nec Corp Radar device
JP2010181268A (en) * 2009-02-05 2010-08-19 Toshiba Corp Transmission module for radar system
JP2015197404A (en) * 2014-04-03 2015-11-09 三菱電機株式会社 antenna device
JP2020159773A (en) * 2019-03-25 2020-10-01 古河電気工業株式会社 Radar device and target detection method
CN114994617A (en) * 2022-05-30 2022-09-02 中国科学院国家空间科学中心 Double-frequency all-solid-state transmitter for atmospheric radar
KR20230114522A (en) * 2022-01-25 2023-08-01 엘아이지넥스원 주식회사 Method and Apparatus for Controlling Pulse Timing of Transmission Signal Generator

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0216078U (en) * 1988-07-15 1990-02-01
JPH02268008A (en) * 1989-04-07 1990-11-01 Toyo Commun Equip Co Ltd High frequency amplifier
JPH04166782A (en) * 1990-10-30 1992-06-12 Mitsubishi Electric Corp Radar apparatus
JPH05299944A (en) * 1991-05-30 1993-11-12 Nec Corp Rf power amplifier
JPH10209770A (en) * 1997-01-27 1998-08-07 Toshiba Corp Power amplifier and radio telephone device using the same power amplifier
JP2007258777A (en) * 2006-03-20 2007-10-04 Fujitsu Ltd Amplification circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0216078U (en) * 1988-07-15 1990-02-01
JPH02268008A (en) * 1989-04-07 1990-11-01 Toyo Commun Equip Co Ltd High frequency amplifier
JPH04166782A (en) * 1990-10-30 1992-06-12 Mitsubishi Electric Corp Radar apparatus
JPH05299944A (en) * 1991-05-30 1993-11-12 Nec Corp Rf power amplifier
JPH10209770A (en) * 1997-01-27 1998-08-07 Toshiba Corp Power amplifier and radio telephone device using the same power amplifier
JP2007258777A (en) * 2006-03-20 2007-10-04 Fujitsu Ltd Amplification circuit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009244028A (en) * 2008-03-31 2009-10-22 Nec Corp Radar device
JP2010181268A (en) * 2009-02-05 2010-08-19 Toshiba Corp Transmission module for radar system
JP2015197404A (en) * 2014-04-03 2015-11-09 三菱電機株式会社 antenna device
JP2020159773A (en) * 2019-03-25 2020-10-01 古河電気工業株式会社 Radar device and target detection method
JP7317539B2 (en) 2019-03-25 2023-07-31 古河電気工業株式会社 Radar device and target detection method
KR20230114522A (en) * 2022-01-25 2023-08-01 엘아이지넥스원 주식회사 Method and Apparatus for Controlling Pulse Timing of Transmission Signal Generator
KR102580866B1 (en) 2022-01-25 2023-09-20 엘아이지넥스원 주식회사 Method and Apparatus for Controlling Pulse Timing of Transmission Signal Generator
CN114994617A (en) * 2022-05-30 2022-09-02 中国科学院国家空间科学中心 Double-frequency all-solid-state transmitter for atmospheric radar

Also Published As

Publication number Publication date
JP4648861B2 (en) 2011-03-09

Similar Documents

Publication Publication Date Title
JP4648861B2 (en) Pulse radar transmitter
EP1476941B1 (en) Current modulator with dynamic amplifier impedance compensation
JP4732204B2 (en) Amplifier circuit
JP4447596B2 (en) Pulse generation circuit and modulator
JP5806076B2 (en) RF pulse signal generation switching circuit, RF pulse signal generation circuit, and target detection apparatus
US11316513B2 (en) Gate driver
US20150130657A1 (en) High speed, high efficiency, high power rf pulse modulating integrated switch
JP2010103796A (en) Switching method of high frequency circuit, and high frequency circuit
JP5269576B2 (en) Signal modulation circuit
KR20180028887A (en) Low-power slew rate detector for edge rate control of an output power stage
JP2010175333A (en) Power amplifier
WO2005091496A1 (en) Fet amplifier, pulse modulation module, and radar device
US20140043083A1 (en) Pulse generator
US20140220910A1 (en) Gain synchronization circuitry for synchronizing a gain response between output stages in a multi-stage rf power amplifier
JP2008085605A (en) Bias voltage generating circuit and radar device using the same
JP3777040B2 (en) amplifier
JP3022364B2 (en) Transmission output control circuit
RU2340083C1 (en) Shf power pulse amplifier
JP5140611B2 (en) Power amplifier adjustment method
US7423457B2 (en) Fast settling current steering circuit
JP4835958B2 (en) High-frequency amplifier, pulse radar including the same, and method for blocking noise output
JP2008147943A (en) Transmission and reception module device and driving method of transmission and reception module
JP2009506696A (en) Apparatus and method for amplifying pulsed RF signals
JPH10247828A (en) Limiter amplifier
JP3860191B2 (en) Pulse modulation circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4648861

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees