JP5140611B2 - Power amplifier adjustment method - Google Patents
Power amplifier adjustment method Download PDFInfo
- Publication number
- JP5140611B2 JP5140611B2 JP2009009084A JP2009009084A JP5140611B2 JP 5140611 B2 JP5140611 B2 JP 5140611B2 JP 2009009084 A JP2009009084 A JP 2009009084A JP 2009009084 A JP2009009084 A JP 2009009084A JP 5140611 B2 JP5140611 B2 JP 5140611B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- capacitance
- power amplifier
- circuit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、ＲＦパルス信号を増幅する電力増幅器の調整方法に関する。 The present invention relates to a method for adjusting a power amplifier that amplifies an RF pulse signal.
近年、船用レーダ、気象レーダ、航空管制用レーダなどの高周波数（以下、「ＲＦ」という。）の無線信号を用いる分野において、従来のマグネトロン、クライストロンなどの電子管を用いた電力増幅器から、化合物半導体デバイスを増幅デバイスとして使用する固体化電力増幅器への移行が進んでいる。
単体の化合物半導体デバイスによって出力可能な電力は、マグネトロン、クライストロンなどの電子管による出力可能な電力に対して小電力となる。出力電力を効率よく用いるための方法として、パルス幅を伸張して生成し、そのパルス信号に対してパルス圧縮処理を組み合わせる方法がある。このようなパルス圧縮処理を組み合わせたとしても、化合物半導体デバイス単体では、従来の電子管によるシステム同等以上の性能を実現するほど十分な出力電力を得ることは困難である。
このような化合物半導体デバイスの利得不足並びに出力電力不足を解決するために、複数の化合物半導体デバイスを用いた電力増幅回路を組み合わせて、その出力電力を合成した最終出力によって所望の電力を得ている。
In recent years, in fields using high frequency (hereinafter referred to as “RF”) radio signals such as ship radar, weather radar, and air traffic control radar, power amplifiers using conventional electron tubes such as magnetrons and klystrons, compound semiconductors The transition to solid state power amplifiers that use devices as amplification devices is advancing.
The power that can be output by a single compound semiconductor device is smaller than the power that can be output by an electron tube such as a magnetron or a klystron. As a method for efficiently using the output power, there is a method in which a pulse width is generated by being expanded and a pulse compression process is combined with the pulse signal. Even if such a pulse compression process is combined, it is difficult for a compound semiconductor device alone to obtain output power sufficient to realize performance equal to or higher than that of a conventional electron tube system.
In order to solve such a shortage of gain and output power shortage of a compound semiconductor device, desired power is obtained by combining the power amplification circuits using a plurality of compound semiconductor devices and combining the output power. .
図１２は、電力増幅器３００のブロック図である。この図に示される電力増幅器３００は、複数の電力増幅回路の組み合わせで構成される。電力増幅器３００における複数の電力増幅回路の組み合わせ方法には、複数の電力増幅回路を直列に多段接続としたり、或いは、複数の電力増幅回路を並列接続したり、さらにそれらを組み合わせる方法によって実現されている。図１２に示される電力増幅器３００では、入力される信号は、初段の電力増幅回路３１１と直列に接続された電力増幅回路３２１によって順に増幅され、増幅された信号は、２つに分配されて電力増幅回路３３１と３３２にそれぞれ入力され増幅される。電力増幅回路３３１の出力信号は４つに分配され、分配された信号は電力増幅回路３４１〜３４４によってそれぞれ増幅され、それぞれの出力信号は合成される。他方の、電力増幅回路３３２の出力信号は４つに分配され、分配された信号は電力増幅回路３４５〜３４８によってそれぞれ増幅され、それぞれの出力信号は合成される。２系統に分配されて増幅された出力信号はまとめて合成されて、８つの電力増幅回路の出力信号を合成することができる。すなわち、電力増幅器３００では、化合物半導体デバイスによる電力増幅回路を４段直列に接続することで利得を増加し、最終段にて８個の電力増幅回路を並列接続することにより、電力増幅回路ごとの出力を合成し所望の出力電力を得ている。
さらなる大電力出力が要求される場合は、上記のような電力増幅器３００を複数組み合わせ、それぞれの出力を合成することで、より大きな大電力出力を実現する。この合成方法により、従来の電子管を用いたシステム同等以上の性能を実現した大型レーダの送信部が実現されている。
FIG. 12 is a block diagram of the
When a further high power output is required, a plurality of
ところで、複数の電力増幅回路を組み合わせて構成されているＲＦパルス信号の電力増幅器３００では、それぞれの電力増幅回路の特性を所定の範囲内にそろえるための調整工程が必要とされている。
図１３は、電力増幅回路４００の電力増幅特性の調整時の構成を示すブロック図である。
図に示される電力増幅回路４００は、高周波増幅素子１１を備える増幅部１０と、高周波増幅素子１１の動作点を定めるバイアス電圧発生部３０と、直流電力計４０を備えている。バイアス電圧発生部３０は、電源電圧Ｖｇｇが可変抵抗器３５によって分圧され、増幅器３１によって、その分圧された電圧がバイアス電圧として出力する。出力されたバイアス電圧によって、高周波増幅素子１１のアイドル電流、増幅率などが制御される。
By the way, in the RF pulse
FIG. 13 is a block diagram showing a configuration at the time of adjusting the power amplification characteristic of the
The power amplifying
電力増幅回路４００の電力増幅特性を調整する工程には、高周波増幅素子１１のアイドル電流を測定する工程と、増幅特性を決定するゲート・ソース間電圧を調整する工程などがある。高周波増幅素子１１のアイドル電流を測定する工程では、一般的にプリント基板上に構成される回路網において行われるため、困難な作業となる。電力増幅回路が複数接続された回路網においては、さらに困難となる。
そのため、予め高周波増幅素子１１ごとに特性を取得しておき、ゲート・ソース間電圧を調整する方法、或いは、高周波増幅素子１１の製造段階でランク分けし、ランク分けされた高周波増幅素子１１を組み合わせて組み付ける方法がとられていた。これらの方法では、手間の増大と生産性を落す要因となる問題がある。
The step of adjusting the power amplification characteristic of the
Therefore, characteristics are acquired for each high-frequency amplifying
若しくは、図１４に示す手順にしたがって電力増幅回路５００を調整する場合がある。
最初に、電力増幅器を構成する全ての高周波増幅素子５１１、５２１、５３１をピンチオフ状態とし、動作する高周波増幅素子を一つずつ増やしていく。図では、初段の高周波増幅素子５１１から、バイアス電圧を可変抵抗５１１ｂで調整を行う工程を、はじめに行う。そのときの電流の値を直流電流計４０によって測定し、高周波増幅素子５１１のアイドル電流Ｉｄとする。続いて、次段の高周波増幅素子５２１について、バイアス電圧を可変抵抗５２１ｂで調整を行う工程を行う。そのときの電流の値を直流電流計４０によって測定する。その測定された電流の値は、高周波増幅素子５１１と５２１のアイドル電流Ｉｄの和となる。このように、前段の測定結果のアイドル電流Ｉｄの値を減算することにより、調整中の高周波増幅素子５２１のアイドル電流を求めることができる。このように、それぞれの段階の電流測定結果の差分値を、該当の高周波増幅素子のドレイン電流として取り扱い、調整を進めることができる。この電流値を重ねていく調整方法では、最初に全ての高周波増幅素子をピンチオフ状態に設定する必要があり、また、個々のデバイスに流れる電流値を後から確認することができない。そのため、調整がずれるようなことがあれば、全ての高周波増幅素子５１１、５２１、５３１をピンチオフ状態に戻し、最初から調整をやり直さなければならないという問題がある。
Alternatively, the
First, all the high frequency amplifying elements 511, 521, and 531 constituting the power amplifier are set in a pinch-off state, and the number of operating high frequency amplifying elements is increased one by one. In the figure, the step of adjusting the bias voltage with the
本発明は、上記問題を解決すべくなされたもので、その目的は、個々の高周波増幅素子の特性のバラツキを吸収して、高周波増幅素子のアイドル電流を揃える調整方法を提供することにある。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide an adjustment method that absorbs variations in characteristics of individual high-frequency amplifying elements and aligns idle currents of the high-frequency amplifying elements.
上記問題を解決するために、本発明は、高周波増幅素子によって構成される電力増幅回路を備える電力増幅器における調整方法であって、電源遮断回路が該電源遮断回路の出力端に電源供給線路を介して接続される前記電力増幅回路に電源を供給する過程と、前記電源供給線路に接続される静電容量が充電される過程と、前記電源遮断回路が前記電力増幅回路への電源を遮断する過程と、前記静電容量に充電された電荷が放電されるときの該静電容量の端子電圧の応答波形を検出する波形検出過程と、前記応答波形によって示される前記端子電圧の変化に基づいて前記電力増幅回路のアイドル電流値が設定されるアイドル電流値設定過程と、を備えることを特徴とする電力増幅器の調整方法である。 In order to solve the above problem, the present invention provides an adjustment method in a power amplifier including a power amplifier circuit configured by a high frequency amplifier element, wherein a power cutoff circuit is connected to an output terminal of the power cutoff circuit via a power supply line. Supplying the power to the power amplifier circuit connected to the power supply, charging the capacitance connected to the power supply line, and shutting off the power to the power amplifier circuit by the power cutoff circuit And a waveform detection process for detecting a response waveform of the terminal voltage of the capacitance when the electric charge charged in the capacitance is discharged, and the change in the terminal voltage indicated by the response waveform And an idle current value setting process in which an idle current value of the power amplifier circuit is set.
また、本発明は、上記発明において、前記波形検出過程は、前記静電容量に充電された電荷が放電されるときの該静電容量の端子電圧が、放電開始から予め定められた所定の時間における該端子電圧の値を検出し、前記アイドル電流値設定過程は、前記静電容量の端子電圧が予め定められた所定の電圧範囲内となる前記電力増幅回路のアイドル電流値が設定されることとする。 Further, the present invention is the above invention, wherein in the waveform detection process, the terminal voltage of the capacitance when the charge charged in the capacitance is discharged is a predetermined time from the start of discharge. In the idle current value setting process, the idle current value of the power amplifier circuit in which the terminal voltage of the capacitance falls within a predetermined voltage range is set. And
また、本発明は、上記発明において、電流検出回路が前記電源遮断回路に供給される電流の値を検出する過程と、を備え、前記アイドル電流値設定過程は、前記静電容量の端子電圧が前記電流の値に基づいて定められる所定の電圧範囲内となる前記電力増幅回路のアイドル電流値が設定されることとする。 According to the present invention, in the above invention, the current detection circuit includes a step of detecting a value of the current supplied to the power cut-off circuit, and the idle current value setting step includes: An idle current value of the power amplifier circuit that falls within a predetermined voltage range determined based on the value of the current is set.
また、本発明は、上記発明において、前記静電容量の容量値は、該電源供給線路に接続される前記電力増幅回路の出力回路が有する寄生容量の容量値に対し十分大きな値とすることとする。 Further, according to the present invention, in the above invention, the capacitance value of the capacitance is sufficiently larger than the capacitance value of the parasitic capacitance included in the output circuit of the power amplifier circuit connected to the power supply line. To do.
また、本発明は、上記発明において、前記静電容量の容量値は、該電源供給線路に接続される前記電力増幅回路の出力回路及び前記電源供給線路が有する寄生容量の容量値に対し十分大きな値とすることとする。 In the present invention, the capacitance value of the capacitance is sufficiently larger than the capacitance value of the parasitic capacitance of the output circuit of the power amplifier circuit connected to the power supply line and the power supply line. Value.
また、本発明は、上記発明において、前記静電容量の容量値は、該電源供給線路に接続される前記電力増幅回路の出力回路が有する寄生容量に基づく値とすることとする。 According to the present invention, in the above invention, the capacitance value of the capacitance is a value based on a parasitic capacitance included in an output circuit of the power amplifier circuit connected to the power supply line.
この本発明によれば、電力増幅器における調整方法は、高周波増幅素子によって構成される電力増幅回路を備える電力増幅器における調整方法である。電源遮断回路がその電源遮断回路の出力端に接続される電源供給線路を介して電力増幅回路に電源を供給する。電源供給線路に接続される静電容量が充電される。電源遮断回路が電力増幅回路への電源を遮断する。その静電容量に充電された電荷が放電されるときの静電容量の端子電圧の応答波形を検出する。検出された端子電圧の応答波形によって示される端子電圧の変化に基づいて電力増幅回路のアイドル電流値が設定される。
これにより、測定が困難な電力増幅回路のアイドル電流を、電圧波形の変化から間接的に検出することができ、電流計などの計測手段を電源供給経路に設けることなく調整することができる。また、直列や並列に接続された複数の電力増幅回路において、その接続を崩すことなくそれぞれの電力増幅回路の調整を行うことができる。
According to the present invention, the adjustment method in the power amplifier is an adjustment method in the power amplifier including the power amplification circuit configured by the high frequency amplification element. The power cutoff circuit supplies power to the power amplification circuit via a power supply line connected to the output terminal of the power cutoff circuit. The capacitance connected to the power supply line is charged. A power cut-off circuit cuts off power to the power amplifier circuit. The response waveform of the terminal voltage of the capacitance when the charge charged in the capacitance is discharged is detected. The idle current value of the power amplifier circuit is set based on the change in the terminal voltage indicated by the detected response waveform of the terminal voltage.
Thereby, the idle current of the power amplifier circuit that is difficult to measure can be indirectly detected from the change in the voltage waveform, and can be adjusted without providing a measuring means such as an ammeter in the power supply path. In addition, in a plurality of power amplifier circuits connected in series or in parallel, each power amplifier circuit can be adjusted without breaking the connection.
また、本発明によれば、上記発明において、電源供給線路に接続される静電容量に充電された電荷が放電されるときの静電容量の端子電圧が、放電開始から予め定められた所定の時間における該端子電圧の値を検出する。そして、静電容量の端子電圧が予め定められた所定の電圧範囲内となる電力増幅回路のアイドル電流値が設定される。
また、これにより、静電容量に充電された電荷が放電されるときの静電容量の端子電圧を検出し、その電圧波形の変化が所定の時間において、所定の電圧範囲とすることで間接的に電力増幅回路のアイドル電流値を検出することが可能となる。直接的に電流を測定する場合には、回路の途中に電流検出回路を設けることが必要になるが、そのような電流検出回路を用いることなく回路に設けられた静電容量の端子電圧を検出することで電流値を検出することができる。
Further, according to the present invention, in the above invention, the terminal voltage of the electrostatic capacitance when the electric charge charged in the electrostatic capacitance connected to the power supply line is discharged is a predetermined predetermined value from the start of discharge. The value of the terminal voltage in time is detected. Then, an idle current value of the power amplifying circuit in which the terminal voltage of the capacitance is within a predetermined voltage range is set.
In addition, this detects the capacitance terminal voltage when the charge charged in the capacitance is discharged, and indirectly changes the voltage waveform within a predetermined voltage range at a predetermined time. In addition, the idle current value of the power amplifier circuit can be detected. When measuring the current directly, it is necessary to provide a current detection circuit in the middle of the circuit, but the capacitance terminal voltage provided in the circuit can be detected without using such a current detection circuit. By doing so, the current value can be detected.
また、本発明によれば、上記発明において、電源遮断回路に供給する電流の電流値を検出する。静電容量の端子電圧が、電流の値に基づいて定められる所定の電圧範囲内となる電力増幅回路のアイドル電流値が設定される。
また、これにより、電源遮断回路に供給される電流の電流値を検出でき、所望の電流値となっているかを確認することができる。すなわち、基準とされる電流値を定め、複数の電力増幅回路における調整のばらつきを、定量的な検出方法を用いて低減することができる。
According to the present invention, in the above invention, the current value of the current supplied to the power shutoff circuit is detected. An idle current value of the power amplifier circuit is set such that the terminal voltage of the capacitance falls within a predetermined voltage range determined based on the current value.
In addition, this makes it possible to detect the current value of the current supplied to the power shutoff circuit and confirm whether the current value is a desired value. That is, it is possible to determine a reference current value and reduce variations in adjustment among a plurality of power amplifier circuits using a quantitative detection method.
また、本発明によれば、上記発明において、設けられる静電容量の容量値は、電力増幅回路の出力回路及び電源遮断回路における出力回路が有する寄生容量の容量値に対し十分大きな値とする。さらに、設けられる静電容量の容量値は、電源供給線路に接続される前記電力増幅回路の出力回路及び前記電源供給線路が有する寄生容量の容量値に対し十分大きな値とする。或いは、静電容量の容量値は、該電源供給線路に接続される電力増幅回路の出力回路が有する寄生容量に基づく値とする。
また、これにより、電力増幅回路及び電源遮断回路が有する静電容量の容量値の精度にバラツキが大きい場合であっても、電源供給線路に設けられる静電容量の容量値を大きくすることにより、バラツキの影響を低減することができ、電流値の精度を高めた調整を行うことができる。
According to the present invention, in the above invention, the capacitance value of the capacitance provided is sufficiently larger than the capacitance value of the parasitic capacitance included in the output circuit of the power amplifier circuit and the output circuit in the power cutoff circuit. Furthermore, the capacitance value of the provided capacitance is set to a value sufficiently larger than the capacitance value of the parasitic capacitance of the output circuit of the power amplifier circuit connected to the power supply line and the power supply line. Alternatively, the capacitance value of the capacitance is a value based on the parasitic capacitance of the output circuit of the power amplifier circuit connected to the power supply line.
In addition, by this, even when there is a large variation in the accuracy of the capacitance value of the capacitance of the power amplifier circuit and the power cutoff circuit, by increasing the capacitance value of the capacitance provided in the power supply line, The influence of variation can be reduced, and adjustment with improved accuracy of the current value can be performed.
以下、本発明の一実施形態について図面を参照して説明する。
（第１実施形態）
船舶用レーダ、気象レーダ、航空管制用レーダなどは、そのレーダの方式から一般にパルスレーダと呼ばれている。パルスレーダは、短い時間ＲＦパルス信号を送信し、空間に放射されたＲＦパルス信号が、目標物に到達する。目標物では、放射されたパルス信号の反射が起こる。パルスレーダは、目標物で反射された反射信号を受信して、送信時から受信時までの電波伝搬に要した時間を測定し、目標物までの距離を計測する。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
(First embodiment)
Ship radars, weather radars, air traffic control radars, and the like are generally called pulse radars because of their radar systems. The pulse radar transmits an RF pulse signal for a short time, and the RF pulse signal radiated into the space reaches the target. At the target, reflection of the emitted pulse signal occurs. The pulse radar receives the reflected signal reflected by the target, measures the time required for radio wave propagation from the time of transmission to the time of reception, and measures the distance to the target.
このような、パルスレーダの送信回路に適用される電力増幅器について説明を行う。
化合物半導体デバイスを用いた電力増幅器（固体化電力増幅器）においても、真空管による電力増幅器と同じくＲＦパルス信号を増幅するのに適したものが要求される。化合物半導体デバイスを用いた電力増幅回路（以下、特に示す場合を除き化合物半導体デバイスを用いた電力増幅回路を「電力増幅回路」という。）では、Ｂ級又はＡＢ級での増幅特性が必要とされる。Ｂ級又はＡＢ級で動作する電力増幅回路は、ＲＦパルス信号が入力されていない状況であっても、化合物半導体デバイスのドレイン・ソース間に常にアイドル電流を流すことになる。このアイドル電流による損失は、電力効率の低下や発熱を招くことになる。そのため、電力増幅回路では、ＲＦパルス信号を送信しない無信号時のアイドル電流を遮断する方法がとられている。アイドル電流を遮断する方法として、化合物半導体デバイスのドレイン電源の供給を停止することにより、そのアイドル電流を遮断して、電力効率の向上と発熱の抑圧をはかるドレイン制御ドライブ回路が電力増幅器の回路として実現されている。
A power amplifier applied to such a pulse radar transmission circuit will be described.
A power amplifier (solid-state power amplifier) using a compound semiconductor device is also required to be suitable for amplifying an RF pulse signal, similar to a vacuum tube power amplifier. In a power amplifier circuit using a compound semiconductor device (hereinafter, a power amplifier circuit using a compound semiconductor device is referred to as a “power amplifier circuit” unless otherwise specified), amplification characteristics in class B or AB are required. The A power amplifier circuit operating in class B or class AB always allows an idle current to flow between the drain and source of the compound semiconductor device, even when no RF pulse signal is input. The loss due to the idle current causes a reduction in power efficiency and heat generation. For this reason, in the power amplifier circuit, a method of cutting off idle current when no signal is transmitted without transmitting an RF pulse signal is employed. As a method of shutting off the idle current, the drain control drive circuit that cuts off the idle current by stopping the supply of the drain power of the compound semiconductor device and improves the power efficiency and suppresses the heat generation is used as the power amplifier circuit. It has been realized.
図を参照して、複数の電力増幅回路によって構成される電力増幅器におけるドレイン制御ドライブ回路の一例について説明する。
図１は、本発明の第１実施形態における電力増幅回路を示すブロック図である。
図に示される電力増幅回路１００は、高周波増幅素子１１を備える増幅部１０と、増腹部１０への電源供給を制御する電源制御部２０と、高周波増幅素子１１の動作点を定めるバイアス電圧発生部３０を備えている。
増幅部１０は、高周波増幅素子１１、コンデンサ１２、１３、１７、整合パタン１４、１５及び電源供給線路１６を備える。
高周波増幅素子１１は、電界効果型トランジスタである。ここでは、ｎチャネル型を示す。コンデンサ１２、１３は、直流成分を遮断するカプリングコンデンサである。整合パタン１４、１５は、高周波増幅素子１１の入出力インピーダンスのマッチングを取る分布定数回路である。電源供給線路１６は、高周波増幅素子１１に電力を供給するドレイン電源供給線路の一部を形成する。コンデンサ１７は、電源供給線路１６の電源側の端子を高周波的に接地することを目的とするコンデンサである。
An example of a drain control drive circuit in a power amplifier constituted by a plurality of power amplifier circuits will be described with reference to the drawings.
FIG. 1 is a block diagram showing a power amplifier circuit according to the first embodiment of the present invention.
The
The amplifying
The high
電源制御部２０は、電源制御トランジスタ２１、駆動回路２２及びコンデンサ２３を備える。電源制御部２０における電源制御トランジスタ２１は、ソースが電源Ｖｄｄに接続され、ドレインが増幅部１０に接続され、電源Ｖｄｄの供給においてＯＮ（オン）状態／ＯＦＦ（オフ）状態を切り換えるスイッチである。電源制御トランジスタ２１は、ｐチャネル型ＭＯＳ ＦＥＴとして示されている。駆動回路２２は、入力端がドレイン電源制御信号の入力端子に接続され、出力端が電源制御トランジスタ２１のゲートに接続される。駆動回路２２は、電源Ｖｄｄに接続されるｐチャネル型ＭＯＳ ＦＥＴと基準電位に接続されるｎチャネル型ＭＯＳ ＦＥＴとからなるインバータ回路である。駆動回路２２は、入力されるドレイン電源制御信号を反転し出力する。コンデンサ２３は、電源制御トランジスタ２１のソース端子に接続されたパルス電流対応の充電コンデンサである。
The
バイアス電圧発生部３０は、演算増幅器３１、抵抗３２、３６、信号伝送線路３３、３７、コンデンサ３４、３８、３９及び可変抵抗３５を備える。
バイアス電圧発生部３０における演算増幅器３１は、出力端が信号伝送線路３７、抵抗３６、３２及び信号伝送線路３３を介して反転入力端子に接続され、非反転出力端子に入力される電圧を等倍で増幅するボルテージフォロアアンプである。可変抵抗器３５は、電源電圧Ｖｇｇを分圧し、演算増幅器３１の非反転出力端子に入力する。コンデンサ３４、３８は、それぞれ信号伝送線路３３、３７を高周波的に接地し、それぞれショートスタブを形成する。コンデンサ３９は、演算増幅器３１の電源端子に接続されるバイパスコンデンサである。
The
The
バイアス電圧発生部３０は、電源電圧Ｖｇｇが可変抵抗器３５によって分圧され、その分圧された電圧が増幅器３１によってバッファリングされ、その電圧をバイアス電圧として出力する。バイアス電圧発生部３０から供給されるバイアス電圧は、演算増幅器３１の帰還路に設けられた抵抗３２と３６の接続点から出力され、高周波増幅素子１１のゲートに入力される。
高周波増幅素子１１のゲート・ソース間電圧には、常に一定の電圧が印加され、最適なバイアス電圧が印加される。出力されたバイアス電圧によって、高周波増幅素子１１の動作点が定められアイドル電流、増幅率などが制御される。
The
A constant voltage is always applied to the gate-source voltage of the high-
続いて、電力増幅回路１００の増幅動作を示す。
図２は、第１実施形態における電力増幅回路の増幅動作を示すための概略ブロック図である。
図1に示した構成と同じ構成には、同じ符号を付し、異なる構成について説明する。
電源制御トランジスタ２１のゲートは、抵抗２４を介してドレイン電源制御信号が入力される。ドレイン電源制御信号は、図１で示したようにインバータ２２を介して入力するほかに、抵抗２４を介して入力することができる。図２で示すドレイン電源制御信号は、図１に示すドレイン電源制御信号と信号の論理が反転することになる。
Subsequently, an amplifying operation of the
FIG. 2 is a schematic block diagram for illustrating an amplifying operation of the power amplifier circuit according to the first embodiment.
The same components as those illustrated in FIG. 1 are denoted by the same reference numerals, and different components will be described.
A drain power supply control signal is input to the gate of the power
高周波増幅素子１１のゲート・ソース間電圧は、ＲＦパルス信号の有無に関わらず常に最適なバイアス電圧が印加されている。ＲＦパルス信号の入力に先立ち、ドレイン電源供給線路に挿入された電源制御トランジスタ２１（スイッチングＭＯＳＦＥＴ）がドレイン電源制御信号により制御され、オン状態となる。電源制御トランジスタ２１における電力消費および発熱を抑圧するためには、電源制御トランジスタ２１のオン抵抗は極力小さいことが望ましい。高周波増幅素子１１にＲＦパルス信号が入力されると、電源Ｖｄｄより電源制御トランジスタ２１を介して、高周波増幅素子１１（化合物半導体デバイス）のドレイン・ソース間にドレイン電流が流れる。この間、高周波増幅素子１１は、Ｂ級又はＡＢ級で増幅動作を行う。ＲＦパルス信号の入力が途絶える状態になると、ドレイン電源制御信号により電源制御トランジスタ２１はオフ状態となる。また、高周波増幅素子１１の出力容量及び接続されたコンデンサ１７に充電された電荷は、高周波増幅素子１１のドレイン・ソース間を経て放電される。
出力容量及び接続されたコンデンサ１７に充電された電荷が放電されると、ドレイン電流はやがてゼロとなり増幅動作を停止する。
An optimum bias voltage is always applied to the gate-source voltage of the high-
When the electric charge charged in the output capacitor and the
図を参照し、高周波増幅素子１１のドレイン制御ドライブ回路における、ゲート・ソース間電圧を調整し、高周波増幅素子１１のドレイン・ソース間に流れるアイドル電流を揃え、高周波増幅素子１１の特性のバラツキを吸収する方法を説明する。
図３は、第１実施形態における電力増幅回路におけるパルス出力時の説明図である。
図1に示した構成と同じ構成には、同じ符号を付し、異なる構成について説明する。
電源制御トランジスタ２１のゲートは、抵抗２６を介して自己バイアス電圧が印加され、コンデンサ２５を介してドレイン電源制御信号が入力される。ドレイン電源制御信号は、図１で示したようにインバータ２２を介して入力するほかに、コンデンサ２５を介して入力することができる。コンデンサ２５を介することにより、Ｖｄｄ電圧とドレイン電源制御信号の電圧の相違を吸収することが可能となる。図２で示すドレイン電源制御信号は、図１に示すドレイン電源制御信号と信号の論理が反転することになる。
Referring to the figure, the gate-source voltage in the drain control drive circuit of the high-
FIG. 3 is an explanatory diagram at the time of pulse output in the power amplifier circuit according to the first embodiment.
The same components as those illustrated in FIG. 1 are denoted by the same reference numerals, and different components will be described.
A self-bias voltage is applied to the gate of the power
ドレイン電源制御信号により、電源制御トランジスタ２１がオン状態になると、高周波増幅素子１１にドレイン電源が供給される。同時に、高周波増幅素子１１の出力容量１１ｃ（以下、「出力容量１１ｃ」は、ドレイン・ソース間容量１１ｃ２（容量値Ｃｄｓ）とドレイン・ゲート間容量１１ｃ１（容量値Ｃｄｇ）を合わせた容量を示す。）は急速に充電される。
このコンデンサ１７は、増幅されるＲＦ信号波長の１／４の距離でＲＦ線路（ストリップラインやマイクロストリッブラインともいう。）と結ばれ、全体でショートスタブを構成している。このような場合、コンデンサ１７は、高周波に対して低損失で、数ｐＦの容量値であり、高周波増幅素子１１の出力容量の容量値に対して十分小さな値であるため無視できる。同時に、高周波増幅素子１１のドレイン・ソース間にドレイン電流が流れる。この電流量は、高周波増幅素子１１のゲート・ソース間電圧にて制御される。
When the
The
次に、ドレイン電源供給がオフ状態になる場合の状態遷移について示す。
図４は、第１実施形態における電力増幅回路におけるパルスＲＦ停止時の説明図である。
この図に示す構成は、図３に示した構成と同じ構成であり、同じ符号を付す。
ドレイン電源制御信号によって電源制御トランジスタ２１がオフ状態にされると、電源制御トランジスタ２１を介して供給されるドレイン電流が遮断される。代わりに高周波増幅素子１１の出力容量１１ｃに充電された電荷が、高周波増幅素子１１のドレインに流れ込み、高周波増幅素子１１のドレイン・ソース間にはドレイン電流が引き続き流れる。高周波増幅素子１１の出力容量１１ｃからの放電は、高周波増幅素子１１のドレイン・ソース間電圧が低下しながら行われる。その後、高周波増幅素子１１の出力容量１１ｃの電荷がなくなると、ドレイン電流が停止し、ドレイン・ソース間電圧が０ボルトとなる。出力容量１１ｃからの放電が終了すると、高周波増幅素子１１の増幅動作も終了する。
Next, state transition when the drain power supply is turned off will be described.
FIG. 4 is an explanatory diagram when the pulse RF is stopped in the power amplifier circuit according to the first embodiment.
The configuration shown in this figure is the same as the configuration shown in FIG. 3, and is given the same reference numerals.
When the power
高周波増幅素子１１の出力容量１１ｃに充電された電荷の放電に要する時間は、高周波増幅素子１１の出力容量１１ｃとドレイン・ソース間に流れる電流量で決定される。
高周波増幅素子１１の出力容量１１ｃを定数と考えることができれば、高周波増幅素子１１のドレイン・ソース間電圧を測定し、放電時間を検出することで、間接的にドレイン・ソース間を流れるドレイン電流を検出することができる。
The time required to discharge the electric charge charged in the output capacitor 11c of the high-
If the output capacitance 11c of the high-
図５は、第１実施形態における電力増幅器の増幅特性を示す特性図である。
この図に示されるグラフは、横軸にドレイン・ソース電圧、縦軸にドレイン電流を示す電界効果型トランジスタの静特性を示すグラフである。
このグラフに示される特性線ＶＧＳ０、ＶＧＳ１、ＶＧＳ２及びＶＧＳ３は、ゲート・ソース間電圧が異なる複数のグラフが示され、順に電圧が大きくなる。特性線ＶＧＳ２で示される特性において、動作点をＰ５１として設定したとすると、ＲＦパルス信号が入力されない無信号状態において、そのＰ５１に応じたドレイン電流がアイドル電流となる。このアイドル電流が流れる時にゲート・ソース間に印加された電圧が、バイアス電圧となる。また、動作点Ｐ５１からドレイン・ソース間電圧が低くなると、ドレイン電流はほぼ一定のまま同じ特性線ＶＧＳ２に沿ってＰ５２に達する。
図４に示したようにドレイン電源Ｖｄｄが遮断された後、出力容量１１ｃが放電されることにより、高周波増幅素子１１のドレイン・ソース間電圧が低下していく。その過程で、高周波増幅素子１１の飽和領域において、ほぼ一定のドレイン電流を流し続ける。さらに放電がすすみ、十分にドレイン・ソース間電圧が低下した点（Ｐ５２）では、高周波増幅素子１１は非飽和領域での動作となり、ドレイン・ソース間電圧に比例して、ドレイン電流が減少していくことが知られている。
FIG. 5 is a characteristic diagram showing amplification characteristics of the power amplifier according to the first embodiment.
The graph shown in this figure is a graph showing the static characteristics of a field effect transistor in which the horizontal axis represents the drain-source voltage and the vertical axis represents the drain current.
In the characteristic lines VGS0, VGS1, VGS2, and VGS3 shown in this graph, a plurality of graphs having different gate-source voltages are shown, and the voltages increase in order. Assuming that the operating point is set as P51 in the characteristic indicated by the characteristic line VGS2, the drain current corresponding to P51 becomes an idle current in a no-signal state where no RF pulse signal is input. The voltage applied between the gate and the source when this idle current flows becomes the bias voltage. When the drain-source voltage decreases from the operating point P51, the drain current reaches P52 along the same characteristic line VGS2 while remaining substantially constant.
As shown in FIG. 4, after the drain power source Vdd is shut off, the output capacitor 11c is discharged, whereby the drain-source voltage of the high-
図６は、第１実施形態における電力増幅器の遮断特性を示す特性図である。
この図に示されるグラフは、縦軸にドレイン・ソース間電圧を示すタイミングチャートである。
時刻ｔ０において、電源制御トランジスタ２１がオン状態となり、ドレイン電源Ｖｄｄが供給され、高周波増幅素子１１が能動状態となる。時刻ｔ１において電源制御トランジスタ２１がオフ状態となり、ドレイン電源Ｖｄｄが遮断される。時刻ｔ１を過ぎても、高周波増幅素子１１の出力容量１１ｃに充電された電荷が放電されるまでは、高周波増幅素子１１のドレイン・ソース間電圧は過度的に変化する特性を持って低下する。このグラフに示されるように、過度的に変化する電圧の変化は、ドレイン電流が多いほど急な変化を示すことになる。
FIG. 6 is a characteristic diagram showing a cutoff characteristic of the power amplifier according to the first embodiment.
The graph shown in this figure is a timing chart showing the drain-source voltage on the vertical axis.
At time t0, the power
そこで、高周波増幅素子１１を飽和領域で動作させ、高周波増幅素子１１ごとにドレイン・ソース間電圧を測定する。すべての高周波増幅素子１１において、所定の電圧に低下するまでの時間を放電時間（ｔ２−ｔ１）とし、放電時間（ｔ２−ｔ１）が同じになるように高周波増幅素子１１のゲート・ソース間電圧を調整する。この調整は、調整者が可変抵抗器３５を操作し、高周波増幅素子１１に最適なバイアス電圧を印加することで、高周波増幅素子１１ごとのアイドル電流を一定にすることができる。これにより、高周波増幅素子１１ごとのバラツキを吸収し、高周波増幅素子１１の特性を揃えることが可能となる。
Therefore, the high
上記に示した調整方法では、高周波増幅素子１１の出力容量１１ｃを定数として取り扱った場合の例である。また、ドレイン電源供給線路に挿入された電源制御トランジスタ２１の出力容量を考慮していない。
実際には、高周波増幅素子１１に印加されるドレイン・ソース間電圧や高周波増幅素子１１の特性により、容量値のバラツキが含まれている。実際との差異が考慮されない条件によって調整されることになるため、調整されたバイアス電圧、アイドル電流にも誤差が含まれることになる。
The adjustment method described above is an example when the output capacitance 11c of the high-
Actually, variations in capacitance values are included depending on the drain-source voltage applied to the high-
（第２実施形態）
第１実施形態の結果に見込まれる含有される誤差を減少させ、精密な調整を行うことを可能とする高周波増幅素子１１のドライブ回路の一例を示す。
図７は、第２実施形態における電力増幅回路を示すブロック図である。
図１に示した構成と同じ構成には、同じ符号を付し、異なる構成について説明する。
図１に示したコンデンサ１７に対して、放電用コンデンサ１８が、並列に接続されることが異なっている。コンデンサ１７は、増幅されるＲＦ信号波長の１／４の距離でＲＦ線路と結ばれる電源供給線路１６を高周波的に接地する。
放電用コンデンサ１８は、高周波増幅素子１１の出力容量１１ｃ及び電源制御トランジスタ２１の出力容量２１ｃに対して、１０倍以上の大きさの静電容量値を有し、加えて、放電用コンデンサ１８の静電容量値１８ｃの許容誤差が小さいものが望ましい。例えば、高周波増幅素子１１の出力容量１１ｃ及び電源制御トランジスタ２１の出力容量２１ｃを加算した結果、そのバラツキが±５０％となる場合でも、放電用コンデンサ１８の静電容量値１８ｃが１０倍であれば、影響は±５％以下となり、放電用コンデンサ１８の静電容量値１８ｃの許容誤差と同等かそれ以下のバラツキ誤差となる。
(Second Embodiment)
An example of the drive circuit of the high-
FIG. 7 is a block diagram showing a power amplifier circuit in the second embodiment.
The same components as those shown in FIG. 1 are denoted by the same reference numerals, and different components will be described.
1 is different from the
The discharging
図８は、第２実施形態における電力増幅器の遮断動作を示すタイミングチャートである。
（ａ）に示されるグラフは、縦軸にドレイン・ソース間電圧を示すタイミングチャートである。（ｂ）に示されるグラフは、縦軸に高周波増幅素子１１の利得を示すタイミングチャートである。縦軸に示される値に応じて、その利得の高さが示される。（ｃ）に示されるグラフは、縦軸にパルスレーダの受信機プロテクタの動作を示すタイミングチャートである。受信機プロテクタの動作状態を２値で示し、縦軸において値が大きい条件はプロテクト動作が作動している状態を示し、縦軸において値が小さい条件はプロテクト動作が作動していない状態を示す。
FIG. 8 is a timing chart showing the cutoff operation of the power amplifier in the second embodiment.
The graph shown in (a) is a timing chart showing the drain-source voltage on the vertical axis. The graph shown in (b) is a timing chart showing the gain of the high-
（ａ）に示されるように、時刻ｔ０において、電源制御トランジスタ２１がオン状態となり、ドレイン電源Ｖｄｄが供給され、高周波増幅素子１１が能動状態となる。時刻ｔ１において電源制御トランジスタ２１がオフ状態となり、ドレイン電源Ｖｄｄが遮断される。時刻ｔ１を過ぎても、高周波増幅素子１１の出力容量１１ｃ及び放電用コンデンサ１８の静電容量値１８ｃに充電された電荷が放電されるまでは、高周波増幅素子１１のドレイン・ソース間電圧は過度的に変化する特性を持って低下する。過度的に変化する電圧の変化は、ドレイン電流が多いほど急な変化を示すことになる。
As shown in (a), at time t0, the power
高周波増幅素子１１を飽和領域で動作させ、高周波増幅素子１１ごとにドレイン・ソース間電圧を測定する。すべての高周波増幅素子１１において、所定の電圧に低下するまでの時間を放電時間（ｔ２−ｔ１）とし、放電時間（ｔ２−ｔ１）が同じになるよう、高周波増幅素子１１のゲート・ソース間電圧を調整する。最適なバイアス電圧を印加することで、高周波増幅素子１１ごとのアイドル電流を一定にすることが可能である。これにより、高周波増幅素子１１ごとのバラツキを吸収し、高周波増幅素子１１の特性を揃えることが可能となる。
The high
また、放電コンデンサ１８の静電容量値１８ｃを増やすほど、放電時間が長くなる。そして、高周波増幅素子１１のゲート・ソース間電圧の調整は容易になる。放電時間が長くなることは、ドレイン・ソース間にドレイン電源が印加され続ける状態が長くなることになる。
（ｂ）に示されるように、時刻ｔ１において、ドレイン電源制御信号によって電源制御トランジスタ２１が遮断されているにもかかわらず高周波増幅素子１１は、増幅動作状態にあり、徐々にその利得が低下する。増幅動作状態にある高周波増幅素子１１は、漏れＲＦ信号などのノイズを増幅し、システムに影響を及ぼす恐れがある。そのため、高周波増幅素子１１の利得がなくなるまでの放電時間（ｔ３−ｔ１）は、受信機プロテクタが作動し、パルスレーダの受信機に信号が漏れ込まない時間内に完了することが望ましい。
Moreover, the discharge time becomes longer as the capacitance value 18c of the
As shown in (b), at time t1, the high
（ｃ）に示すように、パルスレーダでは、その受信機へ入力信号が漏れ込まないように入力信号を受信機プロテクタによって遮断させている。受信機プロテクタを解除した後は、反射信号を受信する時間となる。したがって、受信機プロテクタが動作し、受信機への入力を遮断している時間の間に、高周波増幅素子１１の利得をなくすことが必要となる。すなわち、時刻ｔ３までに高周波増幅素子１１の利得がなくなるが、受信機プロテクタの解除の時刻ｔ４は、それ以降とすることが望ましい。
受信機プロテクタは、ＴＲリミッター、ダイオードリミッター、固体化リミッターなどがあり、所定の時間の入力を遮断する。
As shown in (c), in the pulse radar, the input signal is blocked by the receiver protector so that the input signal does not leak into the receiver. After releasing the receiver protector, it is time to receive the reflected signal. Therefore, it is necessary to eliminate the gain of the high
The receiver protector includes a TR limiter, a diode limiter, a solidification limiter, and the like, and blocks input for a predetermined time.
図９は、第２実施形態における電力増幅器の調整手順を示すフローチャートである。
最初に、電力増幅器にドレイン電源制御信号が入力され、インバータ２２が入力されたドレイン電源制御信号を検出し、電源制御トランジスタ２１に制御信号を入力する（ステップＳａ１）。電源制御トランジスタ２１は、入力された制御信号を検出するとオン状態に遷移し、ドレイン電源を高周波増幅素子１１（化合物半導体デバイス）に供給する（ステップＳａ２）。
FIG. 9 is a flowchart showing the adjustment procedure of the power amplifier in the second embodiment.
First, the drain power control signal is input to the power amplifier, the drain power control signal input to the
高周波増幅素子１１のドレイン・ソース電圧の測定を開始する（ステップＳａ３）。
可変抵抗器３５によって、高周波増幅素子１１のゲート・ソース電圧の調整を行う。バイアス電圧発生部３０は、可変抵抗器３５によって調整された電圧を高周波増幅素子１１のゲートに印加する（ステップＳａ４）。調整された高周波増幅素子１１のゲート・ソース電圧によって定められる高周波増幅素子１１のアイドル電流により、放電用コンデンサ１８の端子電圧が変化する。その端子電圧、すなわち高周波増幅素子１１のドレイン・ソース電圧の変化を測定した結果から、所定の電圧となるまでの時間が、基準とされる時間に対して所定の時間の範囲となっているかの判定を行う。判定の結果、所定の電圧となるまでの時間が、所定の時間の範囲にないと判定された場合には、ステップＳａ４からの処理を繰り返す（ステップＳａ５）。
Measurement of the drain-source voltage of the high-
The
ステップＳａ５の判定の結果、所定の電圧となるまでの時間が、所定の時間の範囲にあると判定され、高周波増幅素子１１が調整されたと判定された場合には、続いて、全ての高周波増幅素子１１に対しての調整が行えたかどうかの判定を行う。判定の結果、全ての高周波増幅素子１１の調整、すなわち全ての電力増幅回路１１０の調整が終了したと判定されると、電力増幅回路１１０を備える電力増幅器の調整を終了する（ステップＳａ６）。ステップＳａ６の判定の結果、全ての高周波増幅素子１１の調整が終了したと判定されなかった場合は、残りの高周波増幅素子１１を備える電力増幅回路１１０の中から次の電力増幅回路１１０の調整を行うため、ステップＳａ３からの処理を行う（ステップＳａ７）。
以上に示した手順により、第２実施形態における電力増幅回路１１０を備えた電力増幅器の調整が行える。
As a result of the determination in step Sa5, when it is determined that the time until the predetermined voltage is reached is within the predetermined time range and it is determined that the high
The power amplifier provided with the power amplifier circuit 110 in the second embodiment can be adjusted by the procedure described above.
（第３実施形態）
図を参照し電力増幅回路の調整方法について説明する。
図１０は、第３実施形態における電力増幅回路１２０を示す概略ブロック図である。
電力増幅回路１２０は、電力増幅回路１１０及び直流電流計４０を備える。図には電力増幅回路１１０の一部が示されている。図１及び図２に示した構成と同じ構成には、同じ符号を付し、異なる構成について説明する。
直流電流計４０は、ドレイン電源Ｖｄｄと電源制御トランジスタ２１のソースとの間に接続され、電源制御トランジスタ２１のドレイン電流を測定することができる。図に示した接続では、インバータ２２への電源も直流電流計４０を介して供給されるが、電源制御トランジスタ２１のドレイン電流に比べると微弱となるため無視することができる。
アイドル電流の測定において、高周波増幅素子１１のゲートには、ＲＦパルス信号を入力することなく、バイアス電圧だけを印加する。
(Third embodiment)
A method for adjusting the power amplifier circuit will be described with reference to the drawings.
FIG. 10 is a schematic block diagram showing the
The
The
In the measurement of the idle current, only the bias voltage is applied to the gate of the high
第２実施形態に示した調整方法では、電力増幅器に実装された電力増幅回路１１０における高周波増幅素子１１のバイアス電圧を個別に調整し、それぞれの電力増幅回路のアイドル電流を合わせ込むことは可能である。本実施形態では、さらに、定量的にアイドル電流を測定する測定方法について説明する。
In the adjustment method shown in the second embodiment, it is possible to individually adjust the bias voltage of the high-
高周波増幅素子１１の飽和領域では、ドレイン・ソース間電圧に依存せず、電流量が一定となる。すなわち、高周波増幅素子１１のドレイン・ソース間のインピーダンスがドレイン・ソース間電圧に応じて刻々と変化していることとなる。そのため、放電時間と接続された放電用コンデンサ１８が備える静電容量値１８ｃから、時定数を求め、高周波増幅素子１１のドレイン・ソース間のインピーダンスを求める方法が使用できない。
それに代わる解決方法として、高周波増幅素子１１単体でのドレイン電流を検出する直流電流計を備え、予め、アイドル電流の値と放電用コンデンサ１８に充電された電荷の放電時間の関係を記録する。
In the saturation region of the high-
As an alternative solution, a DC ammeter that detects the drain current of the high-
以下にドレイン電流計測モジュール回路とその概略手順を示す。
最初に、ドレイン電源制御信号（パルス信号）を入力し、ドレイン電源供給線路に挿入された電源制御トランジスタ２１においてオン状態とオフ状態とを切り換える。この時のドレイン電流の値を直流電流計４０で測定する。直流電流計４０で測定された値は、平均電流値になるので、ドレイン電源のオン状態とオフ状態の比率よりデューティ比を求め、電源制御トランジスタ２１がオン状態のときのドレイン電流の値を算出する。
次に、電源制御トランジスタ２１がオン状態のときのドレイン電流が、高周波増幅素子１１における所望のアイドル電流の値になるように、高周波増幅素子１１のゲート・ソース間電圧を調整する。
最後に、高周波増幅素子１１における所望のアイドリング電流が得られた状態で、ドレイン・ソース間電圧をオシロスコープで測定し、放電に要する時間を測定する。
上記で得られたアイドル電流と放電時間の関係に基づいて、他の電力増幅回路における放電時間を合わせ込み、所望のアイドル電流を得る。この時の誤差は、放電用コンデンサ１８の静電容量値１８ｃの許容誤差にほぼ等しいものとなる。
The drain current measurement module circuit and its outline procedure are shown below.
First, a drain power control signal (pulse signal) is input, and the
Next, the gate-source voltage of the high-
Finally, the drain-source voltage is measured with an oscilloscope in a state where a desired idling current in the high-
Based on the relationship between the idle current and the discharge time obtained above, the discharge time in other power amplifier circuits is combined to obtain a desired idle current. The error at this time is substantially equal to the allowable error of the capacitance value 18c of the discharging
上記の測定項目を追加した調整方法についての手順を示す。
図１１は、第３実施形態における電力増幅器の調整手順を示すフローチャートである。
この電力増幅器は、複数の電力増幅器の組み合わせによって構成され、個々の電力増幅器は、複数の電力増幅回路１１０を備えている。
最初に、電力増幅回路１２０の構成において直流電流計４０を用いて、基準とする高周波増幅素子１１（化合物半導体デバイス）のドレイン電流の測定を開始する（ステップＳｂ１）。特定の電力増幅回路１２０における高周波増幅素子１１のゲート・ソース間電圧の調整を行う。ゲート・ソース間電圧の調整は、高周波増幅素子１１のバイアス電圧の設定変更によって行う（ステップＳｂ２）。ステップＳｂ２の調整の結果、高周波増幅素子１１のドレイン電流が所望のアイドル電流の値になっているか判定する。判定の結果、ドレイン電流が所望のアイドル電流の値になっていないと判定される場合には、ステップＳｂ２からの処理を繰り返す（ステップＳｂ３）。ドレイン電流が所望のアイドル電流の値になっていると判定された場合には、放電時間の測定を行う（ステップＳｂ４）。
ステップＳｂ４の結果に基づいて、所望のアイドル電流の値における放電時間基準値を決定する（ステップＳｂ５）。
The procedure for the adjustment method with the above measurement items added will be described.
FIG. 11 is a flowchart showing the adjustment procedure of the power amplifier in the third embodiment.
This power amplifier is configured by a combination of a plurality of power amplifiers, and each power amplifier includes a plurality of power amplifier circuits 110.
First, measurement of the drain current of the reference high-frequency amplifier element 11 (compound semiconductor device) is started using the
Based on the result of step Sb4, a discharge time reference value at a desired idle current value is determined (step Sb5).
続いて、ステップＳｂ５で導かれた放電時間基準値に基づいて電力増幅器の調整を行う。電力増幅器の調整は、電力増幅器を構成するそれぞれの電力増幅回路１１０の調整によって行われる。それぞれの電力増幅回路１１０の調整は、前述の図８に示した調整手順と同じ処理を行う。同じ符号を付したステップの処理は、それぞれ図８を参照することとして、説明を省略する（ステップＳｂ６）。
全ての電力増幅器の調整が完了しているかの判定を行う。判定の結果、全ての電力増幅器の調整が完了したと判定された場合には、電力増幅器の調整処理を終了する（ステップＳｂ７）。ステップＳｂ７における判定の結果、全ての電力増幅器の調整が完了していないと判定された場合には、次の電力増幅器の調整処理を行うため、ステップＳｂ６からの処理を繰り返す（ステップＳｂ８）。
Subsequently, the power amplifier is adjusted based on the discharge time reference value derived in step Sb5. The power amplifier is adjusted by adjusting each power amplifier circuit 110 constituting the power amplifier. The adjustment of each power amplifier circuit 110 performs the same process as the adjustment procedure shown in FIG. The processing of steps denoted by the same reference numerals will be omitted with reference to FIG. 8 (step Sb6).
It is determined whether all power amplifiers have been adjusted. As a result of the determination, when it is determined that the adjustment of all the power amplifiers is completed, the power amplifier adjustment process is terminated (step Sb7). As a result of the determination in step Sb7, when it is determined that adjustment of all the power amplifiers is not completed, the process from step Sb6 is repeated to perform the next power amplifier adjustment process (step Sb8).
以上に示した実施形態から、測定が困難な電力増幅回路１００、１１０のアイドル電流を、電圧波形の変化から間接的に検出することができ、直流電流計４０などの計測手段を電源供給経路に設けることなく調整することができる。また、直列や並列に接続された複数の電力増幅回路１００、１１０において、その接続を崩すことなくそれぞれの電力増幅回路１００、１１０の調整を行うことができる。
また、電源制御部２０の電源制御トランジスタ２１（出力回路）、増幅部１０の高周波増幅素子１１及びコンデンサ１８に充電された電荷が放電されるときのコンデンサ１８の端子電圧を検出し、その電圧波形の変化が所定の時間において、所定の電圧範囲とすることで間接的に高周波増幅素子１１のアイドル電流値を検出することが可能となる。直接的に電流を測定する場合には、回路の途中に直流電流計４０を設けることが必要になるが、そのような直流電流計４０を用いることなく回路に設けられたコンデンサ１８の端子電圧を検出することで電流値を検出することができる。
From the embodiment described above, the idle current of the
Further, the terminal voltage of the
また、直流電流計４０が電源制御部２０に供給される電流の電流値を検出する。バイアス電圧発生部３０は、コンデンサ１８の端子電圧が、電流値に基づいて定められる所定の電圧範囲内となる電力増幅回路１００、１１０のアイドル電流値が設定される。
また、直流電流計４０によって、電源制御部２０に供給される電流の電流値を検出でき、所望の電流値となっているかを確認することができる。すなわち、基準とされる電流値を定め、複数の電力増幅回路１００、１１０における調整のばらつきを、定量的な検出方法を用いて低減することができる。
Further, the
Further, the current value of the current supplied to the power
また、電力増幅回路１１０において電源制御部２０から供給される電源供給線路に設けられるコンデンサ１８の静電容量値は、増幅部１０及び電源制御部２０、電源制御トランジスタ２１、増幅部１０の高周波増幅素子１１が有する静電容量の容量値に対し十分大きな値とすることにより、増幅部１０及び電源制御部２０における出力回路が有する静電容量の容量値の精度にバラツキが大きいものであっても、そのバラツキの影響を低減することができ、電流値の精度を高めた調整を行うことができる。
Further, the capacitance value of the
なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。本発明の電力増幅器の調整方法では、電力増幅器が備える電力増幅回路の構成数、接続形態についても特に限定されるものではない。
また、電力増幅回路１００が備える高周波増幅素子１１は、適応する周波数帯域に応じたあらゆる種類の化合物半導体デバイスを適応することができ、例えば、ＧａＡｓ ＦＥＴ、ＧａＡｓ ＨＥＭＴ（高電子移動度トランジスタ：High Electron Mobility Transistor）、ＧａＮ ＨＥＭＴなどの化合物半導体デバイスをはじめとする半導体素子とすることができる。
また、電源制御部２０の電源制御トランジスタ２１の駆動方法は、例示した駆動方法以外にも、他のあらゆる接続構成に適応でき、入力されるドレイン電流制御信号に応じて電源制御トランジスタ２１をスイッチング動作させることができればよい。
The present invention is not limited to the above embodiments, and can be modified without departing from the spirit of the present invention. In the method for adjusting a power amplifier according to the present invention, the number and configuration of power amplifier circuits included in the power amplifier are not particularly limited.
In addition, the high-
Further, the driving method of the
なお、本発明における電力増幅器は、電力増幅回路１００、１１０、１２０に相当する。また、本発明における電力増幅回路は、増幅部１０に相当する。また、本発明における高周波増幅素子は、高周波増幅素子１１に相当する。また、本発明における電源遮断回路は、電源制御部２０に相当する。また、本発明におけるアイドル電流値設定回路は、バイアス電圧発生部３０に相当する。また、本発明における電流検出回路は、直流電流計４０に相当する。
The power amplifier in the present invention corresponds to the
１００ 電力増幅回路
１０ 増幅部
１１ 高周波増幅素子
１２、１３、１７ コンデンサ
１４、１５ 整合パタン
１６ 電源供給線路
２０ 電源制御部
２１ 電源制御トランジスタ
２２ 駆動回路
２３ コンデンサ
３０ バイアス電圧発生部
３１ 演算増幅器
３２、３６ 抵抗
３３、３７ 信号伝送線路
３４、３８、３９ コンデンサ
３５ 可変抵抗器
DESCRIPTION OF
Claims (6)
電源遮断回路が該電源遮断回路の出力端に電源供給線路を介して接続される前記電力増幅回路に電源を供給する過程と、
前記電源供給線路に接続される静電容量が充電される過程と、
前記電源遮断回路が前記電力増幅回路への電源を遮断する過程と、
前記静電容量に充電された電荷が放電されるときの該静電容量の端子電圧の応答波形を検出する波形検出過程と、
前記応答波形によって示される前記端子電圧の変化に基づいて前記電力増幅回路のアイドル電流値が設定されるアイドル電流値設定過程と、
を備えることを特徴とする電力増幅器の調整方法。 An adjustment method in a power amplifier including a power amplification circuit constituted by a high-frequency amplification element,
A process of supplying power to the power amplifier circuit, wherein the power cutoff circuit is connected to the output terminal of the power cutoff circuit via a power supply line;
A process of charging a capacitance connected to the power supply line;
A process in which the power cutoff circuit shuts off power to the power amplifier circuit;
A waveform detection process for detecting a response waveform of a terminal voltage of the capacitance when the electric charge charged in the capacitance is discharged;
An idle current value setting process in which an idle current value of the power amplifier circuit is set based on a change in the terminal voltage indicated by the response waveform;
A method for adjusting a power amplifier, comprising:
前記静電容量に充電された電荷が放電されるときの該静電容量の端子電圧が、放電開始から予め定められた所定の時間における該端子電圧の値を検出し、
前記アイドル電流値設定過程は、
前記静電容量の端子電圧が予め定められた所定の電圧範囲内となる前記電力増幅回路のアイドル電流値が設定される
ことを特徴とする請求項１に記載の電力増幅器の調整方法。 The waveform detection process includes:
The terminal voltage of the capacitance when the charge charged in the capacitance is discharged detects the value of the terminal voltage at a predetermined time from the start of discharge,
The idle current value setting process includes:
The method of adjusting a power amplifier according to claim 1, wherein an idle current value of the power amplifier circuit in which a terminal voltage of the capacitance is within a predetermined voltage range is set.
を備え、
前記アイドル電流値設定過程は、
前記静電容量の端子電圧が前記電流の値に基づいて定められる所定の電圧範囲内となる前記電力増幅回路のアイドル電流値が設定される
ことを特徴とする請求項２に記載の電力増幅器の調整方法。 A process in which a current detection circuit detects a value of a current supplied to the power cut-off circuit;
With
The idle current value setting process includes:
3. The power amplifier according to claim 2, wherein an idle current value of the power amplifier circuit is set such that a terminal voltage of the capacitance is within a predetermined voltage range determined based on the value of the current. Adjustment method.
ことを特徴とする請求項１に記載の電力増幅器の調整方法。 2. The power according to claim 1, wherein the capacitance value of the capacitance is sufficiently larger than a capacitance value of a parasitic capacitance included in an output circuit of the power amplifier circuit connected to the power supply line. Amplifier adjustment method.
ことを特徴とする請求項４に記載の電力増幅器の調整方法。 The capacitance value of the capacitance is a value sufficiently larger than the capacitance value of the parasitic capacitance of the output circuit of the power amplifier circuit and the power supply line connected to the power supply line. 5. A method for adjusting a power amplifier according to 4.
ことを特徴とする請求項１に記載の電力増幅器の調整方法。 The method for adjusting a power amplifier according to claim 1, wherein the capacitance value of the capacitance is a value based on a parasitic capacitance of an output circuit of the power amplifier circuit connected to the power supply line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009009084A JP5140611B2 (en) | 2009-01-19 | 2009-01-19 | Power amplifier adjustment method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009009084A JP5140611B2 (en) | 2009-01-19 | 2009-01-19 | Power amplifier adjustment method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010166510A JP2010166510A (en) | 2010-07-29 |
| JP5140611B2 true JP5140611B2 (en) | 2013-02-06 |
Family
ID=42582301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009009084A Active JP5140611B2 (en) | 2009-01-19 | 2009-01-19 | Power amplifier adjustment method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5140611B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5508729B2 (en) * | 2009-01-28 | 2014-06-04 | 日本無線株式会社 | Power amplifier |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0454007A (en) * | 1990-06-21 | 1992-02-21 | Nec Corp | High frequency pulse amplifier |
| JPH05129855A (en) * | 1991-11-06 | 1993-05-25 | Sharp Corp | High frequency power amplifier for transmitter |
| JPH0565112U (en) * | 1992-02-05 | 1993-08-27 | 株式会社ケンウッド | FET bias circuit |
| DE19755164B4 (en) * | 1996-12-18 | 2012-01-05 | Siemens Ag | Power level of an amplifier / transmitter |
| JP4732204B2 (en) * | 2006-03-20 | 2011-07-27 | 富士通株式会社 | Amplifier circuit |
| JP2009272914A (en) * | 2008-05-08 | 2009-11-19 | Fujitsu Ltd | Bias circuit of fet amplifier |
-
2009
- 2009-01-19 JP JP2009009084A patent/JP5140611B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010166510A (en) | 2010-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7512387B2 (en) | Method and control system for controlling the output power of an RF amplifier system | |
| US7738845B2 (en) | Electronic parts for high frequency power amplifier and wireless communication device | |
| US8405542B2 (en) | Variable transmission power for fill level measuring | |
| US7609115B2 (en) | Input circuitry for transistor power amplifier and method for designing such circuitry | |
| US8890620B2 (en) | Power amplifier | |
| JP2006217362A (en) | Limiter circuit | |
| JP5508729B2 (en) | Power amplifier | |
| US8994579B2 (en) | RF pulse signal generation switching circuit, RF pulse signal generating circuit, and target object detecting apparatus | |
| EP2622736B1 (en) | Dutycycle adjustment to improve efficiency of a digital rf-pa | |
| Andrei et al. | Robust stacked GaN-based low-noise amplifier MMIC for receiver applications | |
| US20030218507A1 (en) | Amplification device | |
| CN110784184A (en) | Broadband high-power amplifier | |
| JP4648861B2 (en) | Pulse radar transmitter | |
| JP5140611B2 (en) | Power amplifier adjustment method | |
| CN109981080B (en) | Method and circuit for improving overshoot suppression efficiency of power amplifier under same pulse trigger signal and power amplifier | |
| JP4081035B2 (en) | Radar-mounted semiconductor power amplifier and radar transmitter | |
| US7528649B2 (en) | Method for designing input circuitry for transistor power amplifier | |
| KR101169548B1 (en) | Transceiving module | |
| WO2009146133A2 (en) | High-voltage impulse amplifier | |
| JP2005277572A5 (en) | ||
| Gecan et al. | Investigation of the practical output load impedance sensitivity of a 10 W GaN device subject to gate bias variation | |
| JPH09172380A (en) | Transmission output control circuit | |
| JPWO2003073605A1 (en) | High frequency amplifier circuit | |
| JP2008147943A (en) | Transmission and reception module device and driving method of transmission and reception module | |
| Lee et al. | A 1.7-GHz GaN MMIC Doherty power amplifier using an adaptive bias circuit with a quadrature coupler |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121017 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121119 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5140611 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |