JP2007250747A - プリント配線板製造方法及びプリント配線板 - Google Patents
プリント配線板製造方法及びプリント配線板 Download PDFInfo
- Publication number
- JP2007250747A JP2007250747A JP2006070930A JP2006070930A JP2007250747A JP 2007250747 A JP2007250747 A JP 2007250747A JP 2006070930 A JP2006070930 A JP 2006070930A JP 2006070930 A JP2006070930 A JP 2006070930A JP 2007250747 A JP2007250747 A JP 2007250747A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- printed wiring
- circuit pattern
- wiring board
- height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】回路パターンの高さの均一性を必要とする箇所において、回路パターンの高さが均一なプリント配線板を提供する。
【解決手段】絶縁基材の表面上に導電性のシード層を形成する工程と、シード層上にレジスト層を形成する工程と、レジスト層に回路形成用パターンをパターンニングしてメッキ用レジスト層を形成する工程と、メッキ用レジスト層の回路形成用パターンで高さの均一性を必要とする箇所にカバー材を配置する工程と、シード層から成長させたメッキをカバー材で制限して回路パターンを形成する工程と、メッキ用レジスト層及びカバー材を除去する工程と、回路パターンが形成された部分以外のシード層を除去する工程とを含む。
【選択図】図1
【解決手段】絶縁基材の表面上に導電性のシード層を形成する工程と、シード層上にレジスト層を形成する工程と、レジスト層に回路形成用パターンをパターンニングしてメッキ用レジスト層を形成する工程と、メッキ用レジスト層の回路形成用パターンで高さの均一性を必要とする箇所にカバー材を配置する工程と、シード層から成長させたメッキをカバー材で制限して回路パターンを形成する工程と、メッキ用レジスト層及びカバー材を除去する工程と、回路パターンが形成された部分以外のシード層を除去する工程とを含む。
【選択図】図1
Description
本発明は、プリント配線板に関し、特に回路の高さが均一なプリント配線板製造方法及びプリント配線板に関する。
従来、プリント配線板の製造方法としては、「サブトラクティブ法」と「アディティブ法」が知られている。
「サブトラクティブ法」とは、絶縁基材の表面の全面に銅箔を貼り付けた銅張積層板を用いて、不要な部分の銅箔を除去し、回路パターンを形成する方法である。サブトラクティブ法は、従来よりプリント配線板の製造において広く使われている製造方法であり、多くの実績がある。
「アディティブ法」とは、銅箔を使用せず、絶縁基材の表面上の必要な部分だけに銅メッキを施して、回路パターンを形成する製造方法である。アディティブ法は、サブトラクティブ法よりも微細な回路パターン、例えば、30μmピッチ以下のファインピッチ回路を形成することができる。アディティブ法は、サブトラクティブ法に比較して無駄の少ない製造方法であるが、実績が少ないため未解決の課題も少なくない。
そして、「アディティブ法」のうちの一つにスパッタ成膜、蒸着などで予め導電層を設け、必要な部分にのみめっきで回路を形成する「セミアディティブ法」がある。この「セミアディティブ法」は、以下の工程を有するものである。
(1)まず、図9(a)に示す絶縁材料からなる絶縁基材100を用意する。そして、図9(b)に示すように、絶縁基材100の表面上の全面に無電解銅メッキとして導電性のシード層200を形成する。
(2)次に、図9(c)に示すように、シード層200上において、レジスト材を設けてレジスト層300を形成する。レジスト層300に露光及び現像を行い、図9(d)に示すように、回路パターンとなる部分以外の部分にメッキ用レジスト層302を作製する。
(3)そして、図9(e)に示すように、電解銅メッキを行うことにより、回路パターンとなる部分に所定の厚さの銅を付着させて回路パターン400を形成する。
(4)次に、図9(f)に示すように、メッキ用レジスト層302を除去する。
(5)さらに、図9(g)に示すように、回路パターン400が形成された部分以外の不要部分のシード層200を除去することにより、プリント配線板が完成する。
従来のセミアディティブ法で形成された回路パターン400は、図9(e)の点線で囲った箇所を拡大した図10に示すように、丸みを帯びることが多く、高さにばらつきが生じてしまう。
また、セミアディティブ法においては、銅メッキを施すことにより回路パターンを形成することから、回路パターンの高さ(厚さ)にばらつきが生じる場合がある。銅メッキにより形成される回路パターンにおいては、図11に示すように、回路パターンの端部に電流が集中することにより、回路パターンの端部近傍が高くなる傾向がある。
このような回路パターンの高さのばらつきが大きいと、この回路パターンに対する電子部品の実装が不可能となったり、または、電子部品を実装した後の接続信頼性が低くなってしまう虞れがある。具体的には、IC実装部で回路パターンの高さにばらつきが2.0μm以上になると、IC実装が不可能になる、あるいは、IC実装後の接続信頼性が低くなる等の問題が生じる。そこで、プリント配線板の基板端部周辺に補助電極および遮蔽板を設け、基板端部での電流集中を防ぎ、回路パターンの高さのばらつきを小さくして均一性を高める提案が開示されている(例えば、特許文献1参照。)。
しかしながら、プリント配線板の基板端部周辺に補助電極および遮蔽板を設けることで、基板端部での回路パターンの高さの均一性を制御することは可能であるが、電子部品を実装する箇所等の回路パターンの高さの均一性を必要とする箇所において、回路の粗密による回路パターンの高さのばらつきを小さくして均一性を高めることはできない。
特開平8−36711号公報
本発明は、回路パターンの高さの均一性を必要とする箇所において、回路パターンの高さが均一なプリント配線板製造方法及びプリント配線板を提供することを目的とする。
本願発明の一態様によれば、絶縁基材の表面上に導電性のシード層を形成する工程と、シード層上にレジスト層を形成する工程と、レジスト層に回路形成用パターンをパターンニングしてメッキ用レジスト層を形成する工程と、メッキ用レジスト層の回路形成用パターンで高さの均一性を必要とする箇所にカバー材を配置する工程と、シード層から成長させたメッキをカバー材で制限して回路パターンを形成する工程と、メッキ用レジスト層及びカバー材を除去する工程と、回路パターンが形成された部分以外のシード層を除去する工程とを含むプリント配線板製造方法であることを要旨とする。
本願発明の他の態様によれば、絶縁基材上に導電材料からなる回路パターンがメッキによって形成されたプリント配線板であって、メッキ工程で回路パターンの高さの均一性を必要とする箇所にカバー材を配置することでメッキの成長が制限され、高さの均一性を必要とする箇所の高さがそろえられた回路パターンを備えるプリント配線板であることを要旨とする。
本発明によれば、回路パターンの高さの均一性を必要とする箇所において、回路パターンの高さが均一なプリント配線板製造方法及びプリント配線板を提供することができる。
以下に図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号で表している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。したがって、具体的な厚みや寸法は以下の説明を照らし合わせて判断するべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
(第1の実施の形態)
本発明の第1の実施の形態に係るプリント配線板製造方法について、図1(a)〜図1(h)に示す工程断面図、及び図2〜図5を参照して説明する。
本発明の第1の実施の形態に係るプリント配線板製造方法について、図1(a)〜図1(h)に示す工程断面図、及び図2〜図5を参照して説明する。
まず、図1(a)に示す絶縁材料からなる絶縁基材10を用意し、図1(b)に示すように、絶縁基材10の表面上の全面に導電性のシード層20を形成する。絶縁基材10としては、例えばポリイミド、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)等の可撓性を有する絶縁フィルムを用いることができる。シード層20は、絶縁基材10の表面に電気伝導性を付与するための層であり、無電解銅メッキ、蒸着、あるいは、スパッタ成膜等によって形成される。
次に、図1(c)に示すように、シード層20上にレジスト材を設けてレジスト層30を形成する。レジスト材としては、ドライフィルムレジスト、有機化合物系レジスト、及び金属系レジスト等を採用することができる。レジスト材は、ネガ型及びポジ型のどちらを用いても構わない。
次に、図1(d)に示すように、レジスト層30に露光及び現像を行い、所望の回路形成用パターン(回路設計)がパターンニングされたメッキ用レジスト層32を形成する。メッキ用レジスト層32は、図2(a)に示すように、IC等の電子部品を実装する部品実装領域等のファインピッチ回路のパターンとして形成される。例えば、回路パターンのパターン幅は10〜500μm、パターン間隔は10〜500μmとする。
次に、図1(e)及び図2(b)に示すように、メッキ用レジスト層32上の回路形成用パターンの高さの均一性を必要とする箇所にカバー材50aを配置する。回路形成用パターンの高さの均一性を必要とする箇所は、例えばICチップ等の電子部品を実装する部品実装領域等である。カバー材50aは、あらかじめメッキ用レジスト層32の形状に合わせてアルミ材等の金属板をレーザ加工して、絶縁体を被覆した嵌合材を用いることができる。嵌合材は、アライメントマークを設けて画像認識をして位置合わせをする、あるいは、ピンラミネーションすることによりメッキ用レジスト層32上に配置される。
次に、図1(f)及び図2(c)に示すように、メッキ浴等によってシード層20から成長させたメッキを、カバー材50aで制限して回路パターン40を形成する。回路パターン40は、カバー材50aである嵌合材に到達するまでメッキされることで、図1(f)の点線で囲った箇所を拡大した図3に示すように、所望の高さに形成することができる。
次に、図1(g)及び図2(d)に示すように、メッキ用レジスト層32及びカバー材50aを除去する。
そして、図1(h)及び図2(e)に示すように、回路パターン40が形成された部分以外のシード層20を除去する。
本発明の第1の実施の形態に係るプリント配線板製造方法によって製造されたプリント配線板は、図1(h)及び図2(e)に示したように、絶縁基材10上に導電材料からなる回路パターン40がメッキによって形成されたプリント配線板であって、メッキ工程で回路パターン40の高さの均一性を必要とする箇所にカバー材50aを配置することでメッキの成長が制限され、高さの均一性を必要とする箇所の高さがそろえられた回路パターン40を備える。
第1の実施の形態に係るプリント配線板は、図4に示すように、回路パターン40におけるICチップなどの電子部品等を実装する部品実装領域は開口部70とする。開口部70以外の回路パターン40上には、絶縁性のポリイミドフィルム等を基材にしたカバーレイやレジストの保護膜60を配置する。プリント配線板は、必要に応じて補強材等を取り付けることにより、強度を補強することも可能である。
本発明の第1の実施の形態に係るプリント配線板製造方法によれば、回路形成用パターンで高さの均一性を必要とする箇所にカバー材50aを配置して、カバー材50aである嵌合材に到達するまでメッキされるので、図5に示すように、回路パターン40の高さは回路位置によって回路の高さが変わることなく一定となる。したがって、第1の実施の形態に係るプリント配線板は、回路パターン40の高さのばらつきが小さいので、電子部品の実装が不可能となったり、または、電子部品を実装した後の接続信頼性が低くなってしまう虞れがなくなる。
また、本発明の第1の実施の形態に係るプリント配線板によれば、カバー材50aである嵌合材は、メッキ用レジスト層32に勘合させる長さを変えることにより、回路パターン40の高さを所望の高さにすることもできる。
(第1の実施の形態に係る実施例)
(実施例1)
以下、本発明の第1の実施の形態に係るプリント配線板についての実施例を挙げる。
(実施例1)
以下、本発明の第1の実施の形態に係るプリント配線板についての実施例を挙げる。
実施例1においては、図1に示した実施形態において、絶縁基材10として、ポリイミドフィルムである「カプトンEN」(商品名:東レデュポン社製)を使用する。絶縁基材10をスパッタチャンバにセットし、プラズマガスとしてアルゴン(Ar)を用い、0.9Paの真空下で、スパッタリングにより、絶縁基材10の表面部に導電性のシード層20を形成した。このシード層20は、ニッケル・クロム(膜厚10nm)及び銅層(膜厚200nm)からなるものである。
次に、絶縁基材10上に形成された導電性のシード層20上に、レジスト材としてドライフィルム型のフォトレジストである「RY−3315」(商品名:日立化成工業社製)(膜厚15μm)をラミネートし、レジスト層30とする。このレジスト層30に対して、回路パターンを露光し、現像することによって、回路形成用パターンを形成する部分のレジスト層30を除去し、回路形成用パターンの非形成部のみがメッキ用レジスト層32によって被覆された状態とする。
そして、あらかじめメッキ用レジスト層32の形状に合わせてレーザ加工したアルミ板の表面を酸化処理したカバー材(嵌合材)50aをメッキ用レジスト層32に勘合させる。カバー材(嵌合材)50aを勘合させるためには、アライメントマークを設けて画像認識をして位置合わせをする、あるいは、ピンラミネーションする。
その後、電解銅メッキによって、シード層20上のレジスト層30が除去された部分に銅を析出させ、回路パターン40を形成する。このとき、2A/dm2程度の電流密度でカバー材50aに到達するまでメッキする。なお、電解銅メッキには、下記の硫酸銅メッキ浴を用いて、この硫酸銅メッキ浴中に浸した絶縁基材10上のシード層20に電気を流し、メッキ用レジスト層32により被覆されていない部分に銅を析出させる。
〔硫酸銅メッキ浴〕
硫酸銅5水塩・・・・・・・・・・・・・・・・・・・・・・・・・・75g/L
硫酸・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・190g/L
塩素イオン・・・・・・・・・・・・・・・・・・・・・・・・・・・50mg/L
硫酸銅メッキ光沢剤「CLX−A」(商品名:メルテックス社製)・・・5mL/L
硫酸銅メッキ光沢剤「CLX−C」(商品名:メルテックス社製)・・・5mL/L
次に、3%水酸化ナトリウム水溶液を用いて、メッキ用レジスト層32を除去する。さらに、塩化鉄液や塩化銅液などのエッチング液を用いて、回路パターン40の非形成部のシード層20をエッチングにより除去する。
硫酸銅5水塩・・・・・・・・・・・・・・・・・・・・・・・・・・75g/L
硫酸・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・190g/L
塩素イオン・・・・・・・・・・・・・・・・・・・・・・・・・・・50mg/L
硫酸銅メッキ光沢剤「CLX−A」(商品名:メルテックス社製)・・・5mL/L
硫酸銅メッキ光沢剤「CLX−C」(商品名:メルテックス社製)・・・5mL/L
次に、3%水酸化ナトリウム水溶液を用いて、メッキ用レジスト層32を除去する。さらに、塩化鉄液や塩化銅液などのエッチング液を用いて、回路パターン40の非形成部のシード層20をエッチングにより除去する。
そして、絶縁性のポリイミドフィルム等を基材を用いて、保護膜60を形成する。保護膜60は、回路パターン40の端子メッキ後に、回路パターン40を覆うように絶縁基材10上に配置する。その後、異方性導電フィルム(ACF)接続によって、ICチップを実装する。
ICチップ実装後、接続信頼性評価として、ヒートショック試験を実施する。なお、ヒートショック試験は、−40°C〜125°Cを1サイクルとし、1時間あたり1サイクルで1000時間に亘って行う。ヒートショック試験の合否は、抵抗変化率が10%以内のとき合格、抵抗変化率が10%より大きいときは不合格とする。
(実施例2)
カバー材(嵌合材)50aとして、ネガ・ポジ反転させてアディティブ法により回路を形成して、メッキ用レジスト層32に勘合させる。他は実施例1に記載した工程と実質的に同様である。
カバー材(嵌合材)50aとして、ネガ・ポジ反転させてアディティブ法により回路を形成して、メッキ用レジスト層32に勘合させる。他は実施例1に記載した工程と実質的に同様である。
(実施例3)
カバー材(嵌合材)50aとして、離型シート上にネガ・ポジ反転させてアディティブ法により回路を形成して、メッキ用レジスト層32に勘合させる。他は実施例1に記載した工程と実質的に同様である。
カバー材(嵌合材)50aとして、離型シート上にネガ・ポジ反転させてアディティブ法により回路を形成して、メッキ用レジスト層32に勘合させる。他は実施例1に記載した工程と実質的に同様である。
(比較例1)
カバー材(嵌合材)50aを配置しないこと以外は実施例1に記載した工程と実質的に同様である。
カバー材(嵌合材)50aを配置しないこと以外は実施例1に記載した工程と実質的に同様である。
回路パターン40の高さのばらつきは、表1に示すように、実施例1では0.7μm、実施例2では1.8μm、実施例3では1.9μm、比較例1では4.0μmとなった。即ち、実施例1〜3においては、回路パターン40の高さのばらつきは2.0μm以内であり、回路パターンに対する電子部品の実装が不可能となったり、電子部品を実装した後の接続信頼性が低くなってしまうことはない。しかしながら、比較例1においては、回路パターン40の高さのばらつきは、4.0μmであり、回路パターンに対する電子部品の実装が不可能となったり、電子部品を実装した後の接続信頼性が低くなってしまう虞れがある。
ICチップ実装後のヒートショック試験の結果は、実施例1〜3では合格、比較例1では不合格となった。
(第2の実施の形態)
本発明の第2の実施の形態に係るプリント配線板製造方法は、図6(a)〜図6(h)に示すように、図1(a)〜図1(h)に示したプリント配線板製造方法のカバー材50aとしての嵌合材の代わりに、レジストによって形成されるカバー材50bを用いる点が異なる。他は図1(a)〜図1(h)に示したプリント配線板製造方法と実質的に同様であるので、重複した記載を省略する。
本発明の第2の実施の形態に係るプリント配線板製造方法は、図6(a)〜図6(h)に示すように、図1(a)〜図1(h)に示したプリント配線板製造方法のカバー材50aとしての嵌合材の代わりに、レジストによって形成されるカバー材50bを用いる点が異なる。他は図1(a)〜図1(h)に示したプリント配線板製造方法と実質的に同様であるので、重複した記載を省略する。
本発明の第2の実施の形態に係るプリント配線板製造方法について、図6(a)〜図6(h)に示す工程断面図、図7、及び図8を参照して説明する。
まず、図6(a)に示す絶縁材料からなる絶縁基材10を用意し、図6(b)に示すように、絶縁基材10の表面上の全面に導電性のシード層20を形成する。
次に、図6(c)に示すように、シード層20上にレジスト材を設けてレジスト層30を形成する。
次に、図6(d)に示すように、レジスト層30に露光及び現像を行い、所望の回路形成用パターン(回路設計)がパターンニングされたメッキ用レジスト層32を形成する。
次に、図6(e)に示すように、メッキ用レジスト層32上の回路形成用パターンの高さの均一性を必要とする箇所にカバー材50bを配置する。カバー材50bは、あらかじめメッキ用レジスト層32の形状に合わせてフォトレジストをフォトリソグラフィ工程で加工する。カバー材50bは、アライメントマークを設けて画像認識をして位置合わせをする、あるいは、ピンラミネーションすることによりメッキ用レジスト層32上に配置される。
次に、図6(f)に示すように、メッキ浴等によってシード層20から成長させたメッキを、カバー材50bで制限して回路パターン40を形成する。回路パターン40は、カバー材50bである嵌合材に到達するまでメッキされることで、図6(f)の点線で囲った箇所を拡大した図7に示すように、所望の高さに形成する。
次に、図6(g)に示すように、メッキ用レジスト層32及びカバー材50bを除去する。
そして、図6(h)に示すように、回路パターン40が形成された部分以外のシード層20を除去する。
本発明の第2の実施の形態に係るプリント配線板製造方法によれば、回路形成用パターンで高さの均一性を必要とする箇所にカバー材50bを配置して、カバー材50bである嵌合材に到達するまでメッキされるので、図8に示すように、回路パターン40の高さは回路位置によって回路の高さが変わることなく一定となる。したがって、第2の実施の形態に係るプリント配線板は、回路パターン40の高さのばらつきが小さいので、電子部品の実装が不可能となったり、または、電子部品を実装した後の接続信頼性が低くなってしまう虞れがなくなる。
(第2の実施の形態に係る実施例)
(実施例4)
カバー材50bとして、ドライフィルム型のフォトレジストである「RY−3315」(商品名:日立化成工業社製)をメッキ用レジスト層32上にラミネートして、露光現像することでICチップの接続部を被覆する。他は実施例1に記載した工程と実質的に同様である。
(実施例4)
カバー材50bとして、ドライフィルム型のフォトレジストである「RY−3315」(商品名:日立化成工業社製)をメッキ用レジスト層32上にラミネートして、露光現像することでICチップの接続部を被覆する。他は実施例1に記載した工程と実質的に同様である。
(実施例5)
カバー材50bとして、ステンレス(SUS)付き粘着テープでICチップの接続部を被覆する。他は実施例1に記載した工程と実質的に同様である。
カバー材50bとして、ステンレス(SUS)付き粘着テープでICチップの接続部を被覆する。他は実施例1に記載した工程と実質的に同様である。
回路パターン40の高さのばらつきは、表2に示すように、実施例4では0.7μm、実施例5では1.8μm、比較例1では4.0μmとなった。即ち、実施例4,5においては、回路パターン40の高さのばらつきは2.0μm以内であり、回路パターンに対する電子部品の実装が不可能となったり、電子部品を実装した後の接続信頼性が低くなってしまうことはない。しかしながら、比較例1においては、回路パターン40の高さのばらつきは、4.0μmであり、回路パターンに対する電子部品の実装が不可能となったり、電子部品を実装した後の接続信頼性が低くなってしまう虞れがある。
ICチップ実装後のヒートショック試験の結果は、実施例4,5では合格、比較例1では不合格となった。
(その他の実施の形態)
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす記述及び図面はこの発明を限定するものであると理解するべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになるはずである。
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす記述及び図面はこの発明を限定するものであると理解するべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになるはずである。
例えば、本発明の実施の形態に係るプリント配線板製造方法は、片面板、両面板、ビルドアップ基板、ウェハレベルパッケージ(WLP)などIC再配線等に用いてもよい。また、層数、材料の厚み、構成も特に制限はない。
また、本発明の第2の実施の形態において、カバー材50bは、フォトレジストで形成すると記載したが、フォトレジストではなく樹脂等で形成された平板を用いても構わない。
このような、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
10,100…絶縁基材
20,200…シード層
30,300…レジスト層
32,302…メッキ用レジスト層
40、400…回路パターン
50a,50b…カバー材
60…保護膜
70…開口部
20,200…シード層
30,300…レジスト層
32,302…メッキ用レジスト層
40、400…回路パターン
50a,50b…カバー材
60…保護膜
70…開口部
Claims (7)
- 絶縁基材の表面上に導電性のシード層を形成する工程と、
前記シード層上にレジスト層を形成する工程と、
前記レジスト層に回路形成用パターンをパターンニングしてメッキ用レジスト層を形成する工程と、
前記メッキ用レジスト層の前記回路形成用パターンで高さの均一性を必要とする箇所にカバー材を配置する工程と、
前記シード層から成長させたメッキを前記カバー材で制限して回路パターンを形成する工程と、
前記メッキ用レジスト層及び前記カバー材を除去する工程と、
前記回路パターンが形成された部分以外の前記シード層を除去する工程
とを含むことを特徴とするプリント配線板製造方法。 - 前記カバー材は、前記回路形成用パターンを形成する空隙に勘合させる嵌合材を用いることを特徴とする請求項1に記載のプリント配線板製造方法。
- 前記嵌合材は、前記高さの均一性を必要とする箇所と合致するように加工した金属板に絶縁体を被覆して形成することを特徴とする請求項2に記載のプリント配線板製造方法。
- 前記カバー材は、レジストよって形成されることを特徴とする請求項1に記載のプリント配線板製造方法。
- 絶縁基材上に導電材料からなる回路パターンがメッキによって形成されたプリント配線板であって、
メッキ工程で前記回路パターンの高さの均一性を必要とする箇所にカバー材を配置することで前記メッキの成長が制限され、前記高さの均一性を必要とする箇所の高さがそろえられた回路パターンを備えることを特徴とするプリント配線板。 - 前記高さの均一性を必要とする箇所は、ばらつきが2μm以内にそろえられることを特徴とする請求項5に記載のプリント配線板。
- 前記高さの均一性を必要とする箇所は、部品実装領域であることを特徴とする請求項5又は6に記載のプリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006070930A JP2007250747A (ja) | 2006-03-15 | 2006-03-15 | プリント配線板製造方法及びプリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006070930A JP2007250747A (ja) | 2006-03-15 | 2006-03-15 | プリント配線板製造方法及びプリント配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007250747A true JP2007250747A (ja) | 2007-09-27 |
Family
ID=38594731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006070930A Pending JP2007250747A (ja) | 2006-03-15 | 2006-03-15 | プリント配線板製造方法及びプリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007250747A (ja) |
-
2006
- 2006-03-15 JP JP2006070930A patent/JP2007250747A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5706386B2 (ja) | 2層フレキシブル基板、並びに2層フレキシブル基板を基材としたプリント配線板 | |
US20090260868A1 (en) | Printed circuit board and method of manufacturing the same | |
JP2007134364A (ja) | 多層配線基板の製造方法及び多層配線基板並びにそれを用いた電子装置 | |
US11653454B2 (en) | Printed wiring board and manufacturing method thereof | |
JP4959052B2 (ja) | 導電性トレースの改良された形成方法およびそれによって製造されたプリント回路 | |
TWI529068B (zh) | 具有銅薄層構成之基材的生產方法,印刷電路板之製造方法以及經由上述方法製造之印刷電路板 | |
JP2005317836A (ja) | 配線回路基板およびその製造方法 | |
TWI404465B (zh) | 印刷電路板及其製造方法 | |
KR20120007909A (ko) | 프린트기판의 제조방법 | |
CN111405774B (zh) | 一种线路板及其制造方法 | |
JP6353193B2 (ja) | キャリア付き銅箔、当該キャリア付き銅箔を用いて銅張積層板を製造する方法、当該キャリア付き銅箔を用いてプリント配線板を製造する方法、及びプリント配線板の製造方法 | |
KR20110009790A (ko) | 플렉서블 인쇄 회로 기판 및 그 제조 방법 | |
JP2001111201A (ja) | 配線板の製造方法およびそれを用いて製造された配線板 | |
JP2006140216A (ja) | 両面回路基板およびその製造方法 | |
JP4549807B2 (ja) | 多層プリント配線板の製造方法、多層プリント配線板及び電子装置 | |
JP2007250747A (ja) | プリント配線板製造方法及びプリント配線板 | |
KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
JP2004039771A (ja) | 配線回路基板の製造方法 | |
JP5369950B2 (ja) | 多層プリント配線板の製造方法および多層プリント配線板 | |
JP2007012865A (ja) | 積層板の製造方法およびプリント配線基板の製造方法 | |
US6444403B1 (en) | Resin laminated wiring sheet, wiring structure using the same, and production method thereof | |
US20150027761A1 (en) | Printed circuit board and method of manufacturing the same | |
JP2006093231A (ja) | プリント配線板及びその製造方法 | |
JP2000353726A (ja) | フィルムキャリアの製造方法 | |
KR20220133495A (ko) | 비접착 동박적층판을 사용한 친환경 연성회로기판 및 그 제조방법 |