JP2007250679A - Ceramic wiring board and manufacturing method thereof - Google Patents

Ceramic wiring board and manufacturing method thereof Download PDF

Info

Publication number
JP2007250679A
JP2007250679A JP2006069834A JP2006069834A JP2007250679A JP 2007250679 A JP2007250679 A JP 2007250679A JP 2006069834 A JP2006069834 A JP 2006069834A JP 2006069834 A JP2006069834 A JP 2006069834A JP 2007250679 A JP2007250679 A JP 2007250679A
Authority
JP
Japan
Prior art keywords
hole
ceramic
conductive layer
wiring board
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006069834A
Other languages
Japanese (ja)
Inventor
Masahiro Tamaoki
政博 玉置
Kazuhiro Yamaguchi
和宏 山口
Kazunori Ishida
和範 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006069834A priority Critical patent/JP2007250679A/en
Publication of JP2007250679A publication Critical patent/JP2007250679A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a ceramic wiring board with which the ceramic wiring board of high quality is easily be manufactured, and also to provide the easily manufactured ceramic wiring board of high quality. <P>SOLUTION: For manufacturing the ceramic wiring board 10, a conduction layer 3 passing through a ceramic substrate in a thickness direction is formed in the planar ceramic substrate 1, and a wiring pattern 5 in a prescribed shape comprising wiring connected to the conduction layer is formed in at least one face of the ceramic substrate. A through-hole in a shape whose horizontal cross section in the ceramic substrate gradually reduces from one main face 1a-side to the other main face 1b-side is formed in the ceramic substrate. The through-hole is filled with conductive paste from an opening end-side with a wider area in the through-hole, conductive paste is baked, and the conductive layer is formed in the through-hole. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

この発明は、平板状のセラミック基材と、このセラミック基材をその厚さ方向に貫通する導通層と、この導通層に接続された配線を含む配線パターンとを有するセラミック配線基板の製造方法、および当該セラミック配線基板に関するものである。   The present invention relates to a method of manufacturing a ceramic wiring board having a flat ceramic base material, a conductive layer penetrating the ceramic base material in the thickness direction, and a wiring pattern including wiring connected to the conductive layer, And the ceramic wiring board.

電子部品の実装や電子部品間の接続に使用される配線基板は、該配線基板を構成している基材の層構成や材質、あるいは配線パターンの配置仕様に応じて多種類に分類することができ、その1つに、平板状のセラミック基材における一方の主面に所定形状のパターン、または全面導電膜を形成し、他方の主面に所定形状の配線パターン、所定数のパッドを形成した配線基板(以下、この配線基板を「セラミック配線基板」という。)がある。   Wiring boards used for mounting electronic components and connecting between electronic components can be classified into many types according to the layer configuration and material of the base material constituting the wiring board, or the layout specifications of the wiring pattern. In one of them, a pattern of a predetermined shape or a whole surface conductive film is formed on one main surface of a flat ceramic substrate, and a predetermined shape of a wiring pattern and a predetermined number of pads are formed on the other main surface. There is a wiring board (hereinafter, this wiring board is referred to as a “ceramic wiring board”).

上記のセラミック配線基板には、セラミック基材をその厚さ方向に貫通する導通層が設けられており、セラミック基材の一方の主面に形成されているパターンと他方の主面に形成されている配線パターンとは上記の導通層によって電気的に接続される。このようなセラミック配線基板は、従来より、次のような方法により製造されている。   The ceramic wiring board is provided with a conductive layer that penetrates the ceramic base material in the thickness direction, and is formed on one main surface of the ceramic base material and the other main surface. The wiring pattern is electrically connected by the conductive layer. Conventionally, such a ceramic wiring board is manufactured by the following method.

まず、セラミック基材の原料となる所望の無機粉末を有機バインダや溶剤等と混合してペーストとし、このペーストをドクターブレードやスキージにより薄く塗工してグリーンシートを得た後に仮焼、焼成してセラミック基材を得る。次に、セラミック基材における一方の主面側からレーザビームを照射して所定箇所に第1貫通孔を形成し、さらに、他方の主面側から研磨砥粒を吹き付けてサンドブラスト処理を施すことで第1貫通孔の壁面に付着しているセラミック溶融固化物を除去して、第2貫通孔を得る。   First, a desired inorganic powder used as a raw material for the ceramic substrate is mixed with an organic binder or solvent to obtain a paste. This paste is thinly coated with a doctor blade or squeegee to obtain a green sheet, and then calcined and fired. To obtain a ceramic substrate. Next, a laser beam is irradiated from one main surface side of the ceramic substrate to form a first through hole at a predetermined location, and further, abrasive grains are sprayed from the other main surface side to perform sandblasting. The ceramic molten solidified material adhering to the wall surface of the first through hole is removed to obtain a second through hole.

上記第2貫通孔の形状は、例えば特許文献1に記載された積層基板に形成される貫通ビアホール(積層基板をその厚さ方向に貫通する貫通孔)と同様に円柱状とされる。また、中央部がくびれた柱状とされることもある。レーザビームを照射する主面と研磨砥粒を吹き付ける主面とを互いに別の主面とすることにより、配線パターン面側における露出面が微小な導通層をセラミック基材に形成することが容易になり、結果として、配線パターンでの配線の集積密度が高いセラミック配線基板を得ることが容易になる。   The shape of the second through hole is, for example, a columnar shape similar to a through via hole (a through hole penetrating the laminated substrate in the thickness direction) formed in the laminated substrate described in Patent Document 1. Moreover, the center part may be made into the shape of a constricted column. By making the main surface that emits the laser beam and the main surface that blows abrasive grains different from each other, it is easy to form a conductive layer with a very small exposed surface on the wiring pattern surface on the ceramic substrate. As a result, it becomes easy to obtain a ceramic wiring substrate having a high wiring density in the wiring pattern.

次いで、第2貫通孔まで形成したセラミック基材上に所定形状のメタルマスクを配置し、このメタルマスクの上から導電性ペーストを塗工して、上記の第2貫通孔内に導電性ペーストを充填する。導電性ペーストの塗工は、セラミック基材を平坦なステージ上に置いた状態下で行われる。次に、第2貫通孔内に充填した導電性ペーストに加熱処理を施して該導電性ペースト中のバインダ成分を除去した後、更に加温して導電性ペーストを焼成する。これにより導通層が形成される。   Next, a metal mask having a predetermined shape is arranged on the ceramic substrate formed up to the second through hole, and a conductive paste is applied from above the metal mask, and the conductive paste is placed in the second through hole. Fill. The conductive paste is applied in a state where the ceramic substrate is placed on a flat stage. Next, the conductive paste filled in the second through hole is subjected to a heat treatment to remove the binder component in the conductive paste, and then further heated to fire the conductive paste. Thereby, a conductive layer is formed.

この後、セラミック基材の両主面に導電膜を成膜し、一方の主面上においては、該導電膜を所定形状にパターニングして、パターンを得る。導電膜のパターニングは、例えば、該導電膜上にフォトリソグラフィー法等によって所定形状のレジストパターンを形成し、このレジストパターンをエッチングマスクとして用いて導電膜をエッチングすることで行われる。また、セラミック基材における他方の主面上においては、所定形状の配線パターン、所定数のパッドを形成する。このようにしてセラミック基材の両主面に配線パターン等を形成することにより、セラミック配線基板が得られる。   Thereafter, a conductive film is formed on both main surfaces of the ceramic substrate, and the conductive film is patterned into a predetermined shape on one main surface to obtain a pattern. The conductive film is patterned by, for example, forming a resist pattern having a predetermined shape on the conductive film by a photolithography method or the like, and etching the conductive film using the resist pattern as an etching mask. In addition, on the other main surface of the ceramic substrate, a predetermined-shaped wiring pattern and a predetermined number of pads are formed. Thus, a ceramic wiring board is obtained by forming a wiring pattern etc. in both the main surfaces of a ceramic base material.

特開2003−273520号公報JP 2003-273520 A

しかしながら、従来のセラミック配線基板では、第2貫通孔の形状が円柱状または中央部がくびれた柱状であることから、第2貫通孔内に充填した導電性ペースト内に空隙(ボイド)が生じたり、第2貫通孔内に充填した導電性ペーストとセラミック基材との密着が不十分になったりし易い。このため、第2貫通孔内に充填した導電性ペーストを焼成することで得られる導通層の内部に空隙が生じたり、セラミック基材と導通層との密着性が不十分となってセラミック基材と導通層との間に空隙が生じたりし易い。   However, in the conventional ceramic wiring board, since the shape of the second through hole is a columnar shape or a columnar shape with a constricted central portion, voids (voids) are generated in the conductive paste filled in the second through hole. The adhesion between the conductive paste filled in the second through hole and the ceramic base material tends to be insufficient. For this reason, voids are generated inside the conductive layer obtained by firing the conductive paste filled in the second through-hole, or the adhesion between the ceramic substrate and the conductive layer is insufficient, and the ceramic substrate And a gap is easily generated between the conductive layer and the conductive layer.

また、セラミック基材を平坦なステージ上に置いた状態で導電性ペーストを塗工して第2貫通孔内に導電性ペーストを充填することから、導電性ペーストの充填後にセラミック基材をステージから取り上げたときに導電性ペーストの一部がステージ上に付着して、第2貫通孔内の導電性ペーストの上面(導電性ペーストを塗工した側と反対の面)が落ち窪み易い。このように上面が落ち窪んだ導電性ペーストを焼成して導通層を得ると、その上面(導電性ペーストを塗工した側と反対の面)も窪んだ形状となり、セラミック配線基板の外観が損なわれる。   In addition, since the conductive paste is applied with the ceramic base placed on a flat stage and the second through hole is filled with the conductive paste, the ceramic base is removed from the stage after the conductive paste is filled. When picked up, a part of the conductive paste adheres to the stage, and the upper surface of the conductive paste in the second through hole (the surface opposite to the side coated with the conductive paste) is likely to fall and be depressed. When the conductive paste having the upper surface dropped and thus baked is obtained by baking, the upper surface (the surface opposite to the side coated with the conductive paste) also has a recessed shape, and the appearance of the ceramic wiring board is impaired. It is.

上述した導通層内部での空隙の発生や、セラミック基材と導通層との間での空隙の発生、あるいは導通層上面の窪みは、いずれも、セラミック配線基板の品質を低下させる要因となる。   The generation of voids inside the conductive layer, the generation of voids between the ceramic base material and the conductive layer, or the depression on the upper surface of the conductive layer are all factors that degrade the quality of the ceramic wiring board.

この発明は上記に鑑みてなされたものであり、高品質のセラミック配線基板を製造し易いセラミック配線基板の製造方法、および高品質のものを製造し易いセラミック配線基板を得ること目的とする。   The present invention has been made in view of the above, and an object of the present invention is to provide a method for manufacturing a ceramic wiring board that is easy to manufacture a high-quality ceramic wiring board, and a ceramic wiring board that is easy to manufacture a high-quality one.

上記の目的を達成するこの発明のセラミック配線基板の製造方法は、平板状のセラミック基材に該セラミック基材をその厚さ方向に貫通する導通層が形成され、この導通層に接続された配線を含む所定形状の配線パターンがセラミック基材の少なくとも片面に形成されたセラミック配線基板の製造方法であって、セラミック基材に、該セラミック基材における一方の主面側から他方の主面側にかけて水平断面積が漸次減少する形状の貫通孔を形成する貫通孔形成工程と、貫通孔における面積の広い方の開口端側から該貫通孔内に導電性ペーストを充填した後に該導電性ペーストを焼成して、貫通孔に導通層を形成する導通層形成工程と、を含むことを特徴とするものである。   The method of manufacturing a ceramic wiring board according to the present invention that achieves the above object includes: a conductive layer formed on a flat ceramic base material, the conductive layer penetrating the ceramic base material in the thickness direction, and connected to the conductive layer; Is a method for manufacturing a ceramic wiring board in which a wiring pattern having a predetermined shape is formed on at least one surface of a ceramic substrate, the ceramic substrate being covered from one main surface side to the other main surface side of the ceramic substrate. A through-hole forming step for forming a through-hole having a shape in which the horizontal cross-sectional area gradually decreases, and the conductive paste is baked after filling the through-hole from the opening end side having the larger area in the through-hole. And a conductive layer forming step of forming a conductive layer in the through hole.

また、上記の目的を達成するこの発明のセラミック配線基板の他の製造方法は、平板状のセラミック基材に該セラミック基材をその厚さ方向に貫通する導通層が形成され、この導通層に接続された配線を含む所定形状の配線パターンがセラミック基材の少なくとも片面に形成されたセラミック配線基板の製造方法であって、セラミック基材に、該セラミック基材をその厚さ方向に貫通する貫通孔を形成する貫通孔形成工程と、貫通孔の下方に間隙が生じるようにセラミック基材をステージ上に配置し、貫通孔内に導電性ペーストを充填した後に該導電性ペーストを焼成して、貫通孔に導通層を形成する導通層形成工程と、を含むことを特徴とするものである。   In another method of manufacturing the ceramic wiring board of the present invention that achieves the above object, a conductive layer that penetrates the ceramic base material in the thickness direction is formed on a flat ceramic base material. A method of manufacturing a ceramic wiring board in which a wiring pattern of a predetermined shape including connected wiring is formed on at least one surface of a ceramic substrate, and the ceramic substrate is penetrated through the ceramic substrate in the thickness direction. A through hole forming step of forming a hole, and a ceramic substrate is arranged on the stage so that a gap is formed below the through hole, and after the conductive paste is filled in the through hole, the conductive paste is baked, And a conductive layer forming step of forming a conductive layer in the through hole.

この発明のセラミック配線基板の製造方法では、セラミック基材における一方の主面側から他方の主面側にかけて水平断面積が漸次減少する形状の貫通孔をセラミック基材に形成し、この貫通孔における面積の広い方の開口端側から該貫通孔内に導電性ペーストを充填するので、貫通孔の形状が円柱状や中央部がくびれた柱状である場合に比べて貫通孔の壁面全体に導電性ペーストが比較的強く押し付けられることとなる。このため、貫通孔内の導電性ペーストに空隙が生じたり導電性ペーストとセラミック基材との密着性が不足することが抑えられ、当該導電性ペーストを焼成して得られる導通層においても、内部に空隙が生じたりセラミック基材との密着が不十分になったりすることが抑えられる。その結果として、高品質のセラミック配線基板を製造し易くなる。   In the method for manufacturing a ceramic wiring board according to the present invention, a through hole having a shape in which the horizontal cross-sectional area gradually decreases from one main surface side to the other main surface side in the ceramic base material is formed in the ceramic base material. Since the conductive paste is filled into the through-hole from the opening end side with the larger area, the entire wall surface of the through-hole is conductive compared to the case where the shape of the through-hole is a columnar shape or a columnar shape with a constricted central portion. The paste will be pressed relatively strongly. For this reason, it is suppressed that voids are generated in the conductive paste in the through-hole or the adhesiveness between the conductive paste and the ceramic substrate is insufficient, and even in the conductive layer obtained by firing the conductive paste, It is possible to suppress the formation of voids and insufficient adhesion to the ceramic substrate. As a result, it becomes easy to manufacture a high-quality ceramic wiring board.

また、この発明のセラミック配線基板の他の製造方法では、セラミック基材に形成した貫通孔の下方に間隙が生じるように当該セラミック基材をステージ上に配置して貫通孔内に導電性ペーストを充填するので、導電性ペーストの充填後にセラミック基材をステージから取り上げるときに、貫通孔内の導電性ペーストの一部がステージ上に付着してしまうのを容易に防止することができる。このため、貫通孔内に充填した導電性ペーストを焼成して得られる導通層の上面(導電性ペーストを塗工した側と反対の面)に窪みが生じてしまうのを防止することが容易になる。その結果として、高品質のセラミック配線基板を製造し易くなる。   In another method of manufacturing a ceramic wiring board according to the present invention, the ceramic base is placed on the stage so that a gap is formed below the through hole formed in the ceramic base, and the conductive paste is placed in the through hole. Since it fills, when picking up a ceramic base material from a stage after filling with a conductive paste, it can prevent easily that a part of conductive paste in a through-hole adheres on a stage. For this reason, it is easy to prevent a depression from occurring on the upper surface of the conductive layer obtained by firing the conductive paste filled in the through hole (the surface opposite to the side coated with the conductive paste). Become. As a result, it becomes easy to manufacture a high-quality ceramic wiring board.

以下、この発明のセラミック配線基板およびセラミック配線基板の製造方法の各々について、図面を参照して詳細に説明する。なお、この発明は以下に説明する実施の形態に限定されるものではない。   Hereinafter, each of the ceramic wiring board and the method of manufacturing the ceramic wiring board according to the present invention will be described in detail with reference to the drawings. The present invention is not limited to the embodiments described below.

実施の形態1.
図1−1は、この発明のセラミック配線基板の一例を概略的に示す斜視図であり、図1−2は、図1−1に示したセラミック配線基板を概略的に示す平面図であり、図1−3は、図1−2に示したI−I線断面の概略図である。
Embodiment 1 FIG.
1-1 is a perspective view schematically showing an example of the ceramic wiring board of the present invention, FIG. 1-2 is a plan view schematically showing the ceramic wiring board shown in FIG. 1-1, FIG. 1-3 is a schematic diagram of a cross section taken along line II shown in FIG.

これらの図に示すセラミック配線基板10は、平板状のセラミック基材1と、セラミック基材1をその厚さ方向に貫通する導通層3と、セラミック基材1における一方の主面1aに形成された配線パターン5と、セラミック基材1における他方の主面1bに形成された導電膜7とを有している。   A ceramic wiring substrate 10 shown in these drawings is formed on a flat ceramic base material 1, a conductive layer 3 penetrating the ceramic base material 1 in the thickness direction, and one main surface 1a of the ceramic base material 1. Wiring pattern 5 and conductive film 7 formed on the other main surface 1 b of ceramic substrate 1.

セラミック基材1は、例えば酸化アルミニウム(アルミナ焼結体)、窒化アルミニウム、または窒化ケイ素等からなる単層構造または多層構造の基板であり、その外形寸法は、セラミック配線基板10の用途等に応じて適宜選定される。例えば、セラミック配線基板10が電子部品間の接続に使用されるものである場合には、セラミック基材1の外形寸法を縦3mm、横4mm、厚さ0.1〜1mm程度とすることができる。セラミック基材1における一方の主面1aと他方の主面1bとは、実質的に互いに平行である。   The ceramic substrate 1 is a substrate having a single-layer structure or a multilayer structure made of, for example, aluminum oxide (alumina sintered body), aluminum nitride, silicon nitride, or the like. Are selected as appropriate. For example, when the ceramic wiring board 10 is used for connection between electronic components, the outer dimensions of the ceramic substrate 1 can be about 3 mm in length, 4 mm in width, and about 0.1 to 1 mm in thickness. . One main surface 1a and the other main surface 1b of the ceramic substrate 1 are substantially parallel to each other.

導通層3は、例えば銀(Ag)ペーストや銀(Ag)とパラジウム(Pd)とを含有した導電性ペーストを焼成することで形成されて、セラミック基材1の所定箇所に設けられた貫通孔を埋めている。この導通層3は、水平断面積が主面1a側から主面1b側にかけて漸次減少する形状、例えば主面1a側に底面が位置する円錐台状の貫通孔THに設けられている。導通層3における各端面は実質的に平坦であり、該導通層3は、水平断面積が主面1a側から主面1b側にかけて漸次減少する形状を有している。この導通層3の大きさは、セラミック基材1の大きさやセラミック配線基板10の用途等に応じて適宜選定可能である。例えばセラミック基材1が縦3mm、横4mm、厚さ0.1〜1mm程度の大きさを有し、導通層3を円錐台状とする場合には、主面1a側での導通層3の露出面を直径0.1〜1mm程度の円形にすることができる。   The conductive layer 3 is formed by firing, for example, a conductive paste containing silver (Ag) paste or silver (Ag) and palladium (Pd), and is a through hole provided at a predetermined position of the ceramic substrate 1. Is buried. The conductive layer 3 is provided in a shape in which the horizontal cross-sectional area gradually decreases from the main surface 1a side to the main surface 1b side, for example, a truncated cone-shaped through hole TH whose bottom surface is located on the main surface 1a side. Each end surface of the conductive layer 3 is substantially flat, and the conductive layer 3 has a shape in which the horizontal cross-sectional area gradually decreases from the main surface 1a side to the main surface 1b side. The size of the conductive layer 3 can be appropriately selected according to the size of the ceramic substrate 1 and the use of the ceramic wiring substrate 10. For example, when the ceramic substrate 1 has a size of about 3 mm in length, 4 mm in width, and about 0.1 to 1 mm in thickness, and the conductive layer 3 has a truncated cone shape, the conductive layer 3 on the main surface 1a side The exposed surface can be circular with a diameter of about 0.1 to 1 mm.

セラミック基材1の主面1aに形成されている配線パターン5は、電気特性を考慮しつつ、例えばセラミック配線基板10に実装しようとする電子部品に形成されている端子やパッド等の接点の配置に応じて設けられた複数の配線、あるいは、セラミック配線基板10によって接続しようとする2つの電子部品それぞれでの接点または配線の設置に応じて設けられた複数の配線により構成されており、これらの配線のうちの1つは導通層3に接続されている。図示の例では4つの配線5a,5b,5c,5dによって配線パターン5が構成されており、これらの4つの配線5a〜5dのうちの配線5dが導通層3に接続されている。実際のセラミック配線基板における配線パターンは、より複雑で微細なものとなることが多い。一方、セラミック基材1の主面1bに形成されている導電膜7は、主面1bおよび導通層3における主面1b側の露出面を覆っている。   The wiring pattern 5 formed on the main surface 1a of the ceramic base 1 is arranged with contact points such as terminals and pads formed on an electronic component to be mounted on the ceramic wiring substrate 10 in consideration of electrical characteristics. Or a plurality of wirings provided according to the installation of contacts or wirings in each of two electronic components to be connected by the ceramic wiring board 10, and these wirings. One of the wirings is connected to the conductive layer 3. In the illustrated example, a wiring pattern 5 is constituted by four wirings 5 a, 5 b, 5 c and 5 d, and the wiring 5 d among these four wirings 5 a to 5 d is connected to the conductive layer 3. In many cases, the wiring pattern in an actual ceramic wiring board is more complicated and fine. On the other hand, the conductive film 7 formed on the main surface 1 b of the ceramic substrate 1 covers the main surface 1 b and the exposed surface of the conductive layer 3 on the main surface 1 b side.

上述した各配線5a〜5dおよび導電膜7は、いずれも、単層構造とすることもできるし多層構造とすることもでき、その材料としては、例えば金(Au)、鉛(Pb)、ニッケル(Ni)、クロム(Cr)、アルミニウム(Al)、銅(Cu)、銀(Ag)、白金(Pt)、亜鉛(Zn)、コバルト(Co)、鉄(Fe)、パラジウム(Pd)、チタン(Ti)、モリブデン(Mo)、タングステン(W)、ジルコニウム(Zr)等が用いられる。   Each of the wirings 5a to 5d and the conductive film 7 described above can have a single layer structure or a multilayer structure. Examples of the material include gold (Au), lead (Pb), and nickel. (Ni), chromium (Cr), aluminum (Al), copper (Cu), silver (Ag), platinum (Pt), zinc (Zn), cobalt (Co), iron (Fe), palladium (Pd), titanium (Ti), molybdenum (Mo), tungsten (W), zirconium (Zr), or the like is used.

以上説明した構造を有するセラミック配線基板10は、水平断面積がセラミック基材1における主面1a側から主面1b側にかけて漸次減少する導通層3を有しているので、例えば下記実施の形態2で説明するこの発明のセラミック配線基板の製造方法により得ることができる。そして、この製造方法によってセラミック配線基板10を得ることにより、導通層3の内部に空隙が生じたり、導通層3とセラミック基材1との密着性が不十分になったりするのを抑制することが容易になる。すなわち、高品質のものを得易くなる。   Since the ceramic wiring substrate 10 having the above-described structure has the conductive layer 3 whose horizontal cross-sectional area gradually decreases from the main surface 1a side to the main surface 1b side in the ceramic substrate 1, for example, the following Embodiment 2 It can be obtained by the method for manufacturing a ceramic wiring board of the present invention described in the above. And by obtaining the ceramic wiring board 10 by this manufacturing method, it is suppressed that a space | gap arises inside the conduction | electrical_connection layer 3, or the adhesiveness of the conduction | electrical_connection layer 3 and the ceramic base material 1 becomes inadequate. Becomes easier. That is, it becomes easy to obtain a high quality product.

実施の形態2.
この発明のセラミック配線基板の製造方法では、以下に説明する貫通孔形成工程と導通層形成工程とをこの順番で行って、平板状のセラミック基材に該セラミック基材をその厚さ方向に貫通する導通層が形成され、該導通層に接続された配線を含む所定形状の配線パターンがセラミック基材の少なくとも片面に形成されたセラミック配線基板を得る。以下、工程毎に詳述する。
Embodiment 2. FIG.
In the method for manufacturing a ceramic wiring board according to the present invention, a through-hole forming step and a conductive layer forming step, which will be described below, are performed in this order, and the ceramic substrate is penetrated in the thickness direction through a flat ceramic substrate. A ceramic wiring board is obtained in which a conductive layer is formed, and a wiring pattern having a predetermined shape including wiring connected to the conductive layer is formed on at least one surface of the ceramic base. Hereinafter, it explains in full detail for every process.

(貫通孔形成工程)
貫通孔形成工程では、平板状のセラミック基材に、該セラミック基材における一方の主面側から他方の主面側にかけて水平断面積が漸次減少する形状の貫通孔を形成する。このような貫通孔は、例えば下記の第1サブ工程および第2サブ工程をこの順番で行うことにより、形成することができる。
(Through hole forming process)
In the through hole forming step, a through hole having a shape in which the horizontal cross-sectional area gradually decreases from one main surface side to the other main surface side of the ceramic base material is formed in the flat ceramic base material. Such a through hole can be formed, for example, by performing the following first sub-step and second sub-step in this order.

第1サブ工程では、上記のセラミック基材における一方の主面にレーザビームを照射して、このセラミック基材に該セラミック基材をその厚さ方向に貫通する第1貫通孔を形成する。第1貫通孔は、セラミック基材における一方の主面側から他方の主面側にかけて水平断面積が漸次減少する形状を有していることが好ましく、このような第1貫通孔は、例えばレーザビームの焦点位置を適宜調整することにより得られる。セラミック基材へのレーザビームの照射は、例えば上記の主面への入射角が0°となるようにして行われる。   In the first sub-process, one main surface of the ceramic base material is irradiated with a laser beam to form a first through hole penetrating the ceramic base material in the thickness direction. The first through hole preferably has a shape in which the horizontal cross-sectional area gradually decreases from one main surface side to the other main surface side in the ceramic substrate. Such a first through hole is, for example, a laser. It can be obtained by appropriately adjusting the focal position of the beam. Irradiation of the laser beam to the ceramic substrate is performed, for example, so that the incident angle on the main surface is 0 °.

図2−1は、第1貫通孔が形成されたセラミック基材の一例を概略的に示す断面図である。同図に示すセラミック基材11では、該セラミック基材11における一方の主面11aの所定箇所にレーザビームLBを照射することによって第1貫通孔TH1 が形成されている。この第1貫通孔TH1 は、セラミック基材11をその厚さ方向に貫通して、セラミック基材11における他方の主面11bに開口している。また、第1貫通孔TH1 の壁面は、レーザビームLBの照射によりセラミック基材11の一部が溶融した後に固化して生じた溶融固化物MSで覆われている。 FIG. 2-1 is a cross-sectional view schematically illustrating an example of a ceramic base material in which a first through hole is formed. In the ceramic substrate 11 shown in the figure, the first through hole TH 1 is formed by irradiating a predetermined portion of one main surface 11 a of the ceramic substrate 11 with the laser beam LB. The first through hole TH 1 penetrates the ceramic substrate 11 in the thickness direction and is open on the other main surface 11b of the ceramic substrate 11. Further, the wall surface of the first through hole TH 1 is covered with a melted and solidified material MS generated by solidification after part of the ceramic base material 11 is melted by irradiation with the laser beam LB.

第2サブ工程では、上記の第1サブ工程でレーザビームを照射した側の主面上に所定形状のマスクを配置し、該マスクを介して第1貫通孔の周囲に選択的にサンドブラスト処理を施すことにより第1貫通孔を拡張して、マスクを配置した主面側から他方の主面側にかけて水平断面積が漸次減少する形状の第2貫通孔を形成する。このとき、マスクにおける開口部の形状や、サンドブラスト処理での研磨砥粒の吹き付け時間および吹き付け強度等を適宜選定することにより、第2貫通孔の形状を制御することができる。   In the second sub-process, a mask having a predetermined shape is arranged on the main surface on the side irradiated with the laser beam in the first sub-process, and the sandblasting process is selectively performed around the first through hole through the mask. As a result, the first through hole is expanded to form a second through hole having a shape in which the horizontal cross-sectional area gradually decreases from the main surface side where the mask is disposed to the other main surface side. At this time, the shape of the second through hole can be controlled by appropriately selecting the shape of the opening in the mask, the spraying time and strength of the abrasive grains in the sandblasting process, and the like.

上記のマスクとしては、メタルマスクやレジストマスクを用いることができる。セラミック基材11上に塗工したレジストやセラミック基材11上に貼付したドライフィルムレジストをパターニングすることで上記のレジストマスクを形成すると、そのコストがメタルマスクのコストに比べて低くなるので、セラミック配線基板の製造コストを抑え易くなる。また、ドライフィルムレジストをパターニングすることで上記のレジストマスクを形成すると、後述する導通層形成工程で導電性ペーストを塗工したときに、マスクとセラミック基材との間に導電性ペーストが侵入することを抑え易くなり、結果として、セラミック基材の主面の第2貫通孔近傍周辺に導電性ペーストが付着してしまうことが抑え易くなる。セラミック基材の主面に付着した導電性ペーストは、通常、配線パターンでの無用の短絡を防止するために、あるいはセラミック配線基板の外観を良好なものとするために導通層の形成後に除去されるので、不所望の箇所への導電性ペーストの付着はできるだけ抑えることが望まれる。   As the mask, a metal mask or a resist mask can be used. When the resist mask is formed by patterning a resist coated on the ceramic substrate 11 or a dry film resist applied on the ceramic substrate 11, the cost is lower than the cost of the metal mask. It becomes easy to suppress the manufacturing cost of the wiring board. In addition, when the resist mask is formed by patterning a dry film resist, the conductive paste enters between the mask and the ceramic substrate when the conductive paste is applied in a conductive layer forming process described later. As a result, it is easy to suppress the conductive paste from adhering to the vicinity of the second through hole in the main surface of the ceramic substrate. The conductive paste adhering to the main surface of the ceramic substrate is usually removed after the formation of the conductive layer in order to prevent unnecessary short circuit in the wiring pattern or to improve the appearance of the ceramic wiring board. Therefore, it is desired to suppress the adhesion of the conductive paste to an undesired location as much as possible.

図2−2は、第2サブ工程でレジストマスクを形成する際に用いられるドライフィルムレジストの一例を概略的に示す断面図であり、図2−3は、ドライフィルムレジストをパターニングすることで得られるレジストマスクの一例を概略的に示す断面図である。   FIG. 2-2 is a cross-sectional view schematically showing an example of a dry film resist used when forming a resist mask in the second sub-step, and FIG. 2-3 is obtained by patterning the dry film resist. It is sectional drawing which shows schematically an example of the resist mask used.

図2−2に示すように、ドライフィルムレジスト13Aは、セラミック基材11の主面11aおよび第1貫通孔TH1 を覆うようにしてセラミック基材11上に貼付される。また、図2−3に示すように、上記のレジストマスク13は、ドライフィルムレジスト13Aをパターニングして所定箇所に開口部OPを形成することで得られる。開口部OPは第1貫通孔TH1 の上方に形成され、この開口部OPの底には第1貫通孔TH1 が現れている他に、セラミック基材11の上面のうちで第1貫通孔TH1 の周囲に位置する領域も現れている。なお、ドライフィルムレジスト13Aのパターニングは、例えば、所定形状の露光マスクを用いてドライフィルムレジスト13Aを選択的に露光し、その後に現像処理を施すことで行われる。このようにしてセラミック基材11上に配置されるマスク13は、第1貫通孔TH1 の周囲に選択的にサンドブラスト処理を施すために利用される。 As shown in Figure 2-2, the dry film resist 13A is attached on the ceramic substrate 11 so as to cover the main surface 11a and the first through-hole TH 1 of the ceramic substrate 11. Also, as shown in FIG. 2-3, the resist mask 13 is obtained by patterning the dry film resist 13A to form an opening OP at a predetermined location. The opening OP is formed above the first through hole TH 1 , and the first through hole TH 1 appears at the bottom of the opening OP, and the first through hole is formed on the upper surface of the ceramic substrate 11. A region located around TH 1 also appears. The patterning of the dry film resist 13A is performed, for example, by selectively exposing the dry film resist 13A using an exposure mask having a predetermined shape and then performing development processing. Such mask 13 disposed on the ceramic substrate 11 in the is used to apply selectively sandblasted around the first through-hole TH 1.

図2−4は、第2サブ工程でのサンドブラスト処理により形成される第2貫通孔の一例を概略的に示す断面図である。同図に示すように、サンドブラスト処理は所定のマスク、例えば図2−3に示したマスク13を介して第1貫通孔TH1 の周囲に研磨砥粒Paを吹き付けることで行われる。このサンドブラスト処理により図2−1に示した溶融固化物MSが除去されると共にその周囲のセラミック基材11が除去され、結果として図2−3に示した第1貫通孔TH1 が拡張されて、第2貫通孔TH2 が得られる。この第2貫通孔TH2 では、マスク13を配置した主面11a(図2−3参照)側から他方の主面11b(図2−3参照)側にかけて水平断面積が漸次減少している。 FIG. 2-4 is a cross-sectional view schematically illustrating an example of a second through hole formed by sandblasting in the second sub-process. As shown in the drawing, sandblasting is performed by blowing a predetermined mask, abrasive grains Pa around the first through-hole TH 1 through a mask 13 shown in Figure 2-3. By this sandblasting process, the melted solid MS shown in FIG. 2-1 is removed and the surrounding ceramic substrate 11 is removed. As a result, the first through hole TH 1 shown in FIG. 2-3 is expanded. The second through hole TH 2 is obtained. In the second through hole TH 2, a horizontal cross-sectional area is gradually reduced from the main surface 11a (see FIG. 2-3) side of arranging the mask 13 to the other main surface 11b (see FIG. 2-3) side.

なお、上記の第2貫通孔TH2 まで形成することによって図1に示したセラミック基材1が得られるので、図2−4ではセラミック基材を参照符号「1」で示し、このセラミック基材1においてマスク13が配置されている主面を参照符号「1a」で示し、セラミック基材1における他方の主面を参照符号「1b」で示している。サンドブラスト処理を行った後に、マスク13の表面やセラミック基材1の表面に付着している研磨砥粒を超音波洗浄等の方法で除去する。 Since the ceramic base material 1 shown in FIG. 1 is obtained by forming the second through hole TH 2 , the ceramic base material is denoted by reference numeral “1” in FIG. 1, the main surface on which the mask 13 is disposed is indicated by reference numeral “1a”, and the other main surface of the ceramic substrate 1 is indicated by reference numeral “1b”. After the sandblasting process, the abrasive grains adhering to the surface of the mask 13 and the surface of the ceramic substrate 1 are removed by a method such as ultrasonic cleaning.

(導通層形成工程)
導通層形成工程では、セラミック基材に形成されている貫通孔(第2貫通孔)における面積の広い方の開口端側から該貫通孔内に導電性ペーストを充填した後にこの導電性ペーストを焼成して、貫通孔に導通層を形成する。
(Conductive layer formation process)
In the conductive layer forming step, the conductive paste is filled into the through hole from the opening end side having the larger area in the through hole (second through hole) formed in the ceramic substrate, and then the conductive paste is baked. Then, a conductive layer is formed in the through hole.

上記の導電性ペーストとしては、例えば銀(Ag)ペーストや銀(Ag)とパラジウム(Pd)とを含有した導電性ペースト等が用いられる。セラミック基材との密着性に優れた導通層を形成する上からは、熱収縮率ができるだけ小さい導電性ペーストを用いることが好ましい。   Examples of the conductive paste include silver (Ag) paste and conductive paste containing silver (Ag) and palladium (Pd). From the viewpoint of forming a conductive layer having excellent adhesion to the ceramic substrate, it is preferable to use a conductive paste having a heat shrinkage rate as small as possible.

貫通孔(第2貫通孔)内への導電ペーストの充填は、例えば、スキージやドクターブレードを用いて所望の導電性ペーストを塗工することにより行われる。サンドブラスト処理の際に用いたマスクがレジストマスクである場合には、このレジストマスクを剥離せずに、そのまま導電性ペースト塗工用のマスクとして用いることが好ましい。サンドブラスト処理の際に用いたマスクを導電性ペースト塗工用のマスクとしても用いることにより、導電性ペーストを塗工するにあたってのマスクの位置合わせ作業が不要となり、生産性が向上する。   The filling of the conductive paste into the through hole (second through hole) is performed, for example, by applying a desired conductive paste using a squeegee or a doctor blade. When the mask used in the sandblasting process is a resist mask, the resist mask is preferably used as it is as a mask for coating a conductive paste without peeling off. By using the mask used in the sand blasting process as a mask for applying the conductive paste, the mask alignment work for applying the conductive paste becomes unnecessary, and the productivity is improved.

貫通孔(第2貫通孔)内への導電ペーストの充填は、例えば従来と同様にセラミック基材をステージ上に直に置いて行うこともできるが、導電性ペーストを焼成して得られる導通層の上面(導電性ペーストを塗工した側と反対の面)に窪みが生じてしまうのを防止して高品質のセラミック配線基板を得るという観点からは、貫通孔(第2貫通孔)の下方に間隙が生じるようにセラミック基材をステージ上に配置して行うことが好ましい。   The filling of the conductive paste into the through-hole (second through-hole) can be performed, for example, by placing the ceramic substrate directly on the stage as in the conventional case, but the conductive layer obtained by firing the conductive paste From the viewpoint of obtaining a high-quality ceramic wiring board by preventing the formation of dents on the upper surface (the surface opposite to the side coated with the conductive paste), the bottom of the through hole (second through hole) It is preferable to carry out by placing the ceramic substrate on the stage so that a gap is formed in the substrate.

図3−1は、貫通孔(第2貫通孔)内への導電性ペーストの充填方法の一例を概略的に示す断面図である。同図に示す方法では、第2貫通孔TH2 の下方に間隙が生じるようにセラミック基材1をステージ20上に配置し、貫通孔形成工程で用いたマスク13を導電性ペースト塗工用のマスクとして用いつつスキージ22により導電性ペースト23を塗工することで、第2貫通孔TH2 内に導電性ペースト23を充填する。ステージ20の上面には所定の高さを有する複数のスペーサ20aが設けられており、該スペーサ20aにセラミック基材1を支持させることで第2貫通孔TH2 とステージ20との間に間隙が形成されている。なお、図中の矢印Aはスキージ22の移動方向を示している。 FIG. 3A is a cross-sectional view schematically illustrating an example of a method of filling a conductive paste into a through hole (second through hole). In the method shown in the figure, the ceramic base material 1 such that a gap is generated in the lower second through hole TH 2 is placed on the stage 20, the conductive paste for coating the mask 13 used in the through hole forming step by applying the conductive paste 23 by the squeegee 22 while using as a mask, filling the conductive paste 23 to the second through hole TH 2. A plurality of spacers 20 a having a predetermined height are provided on the upper surface of the stage 20, and a gap is formed between the second through hole TH 2 and the stage 20 by supporting the ceramic substrate 1 on the spacer 20 a. Is formed. Note that an arrow A in the figure indicates the moving direction of the squeegee 22.

第2貫通孔TH2 の形状が前述した形状であることから、この第2貫通孔TH2 内にスキージ22により導電性ペースト23を刷り込んだときには、第2貫通孔TH2 内の導電性ペースト23に比較的大きな荷重がかかる。このため、第2貫通孔TH2 が円柱状や中央部がくびれた柱状である場合に比べ、該第2貫通孔TH2 の壁面全体に亘って導電性ペースト23が比較的強く押し付けられることとなる。その結果として、第2貫通孔TH2 内に充填された導電性ペースト23内に空隙(ボイド)が生じることが抑制されると共に、該導電性ペースト23が第2貫通孔TH2 の壁面(セラミック基材1)に密着する。 Since the shape of the second through hole TH 2 is the above-described shape, when the conductive paste 23 is imprinted in the second through hole TH 2 by the squeegee 22, the conductive paste 23 in the second through hole TH 2 is used. A relatively large load is applied. Therefore, a possible second through hole TH 2 is compared with the case where the columnar constricted columnar shape and central portion, the conductive paste 23 over the entire wall surface of the second through-holes TH 2 is pressed relatively strongly Become. As a result, the formation of voids in the conductive paste 23 filled in the second through hole TH 2 is suppressed, and the conductive paste 23 is formed on the wall surface (ceramics) of the second through hole TH 2. Adhere to the substrate 1).

また、第2貫通孔TH2 の下方に間隙が生じるようにセラミック基材1をステージ20上に配置するので、次工程に移行するためにセラミック基材1をステージ20から取り上げたときに、第2貫通孔TH2 内の導電性ペースト23の一部がステージ上に付着して該導電性ペースト23の上面(導電性ペーストを塗工した側と反対の面)が落ち窪んでしまうのを容易に防止することができる。その結果として、第2貫通孔TH2 内に充填した導電性ペースト23を焼成して得られる導通層の上面(導電性ペーストを塗工した側と反対の面)に窪みが生じてしまうのを防止することが容易になり、高品質のセラミック配線基板を得易くなる。 Further, since the ceramic substrate 1 such that a gap is generated in the lower second through hole TH 2 is placed on the stage 20, when the ceramic substrate 1 was taken from the stage 20 to move to the next step, the 2. It is easy for a part of the conductive paste 23 in the through hole TH 2 to adhere to the stage and the upper surface of the conductive paste 23 (the surface opposite to the side coated with the conductive paste) falls off and is easily depressed. Can be prevented. As a result, that the depression in the upper surface of the conductive layer obtained by firing the conductive paste 23 filled in the second through-hole TH in 2 (surface opposite to the side where the coating a conductive paste) occurs It becomes easy to prevent, and it becomes easy to obtain a high-quality ceramic wiring board.

第2貫通孔TH2 内に充填した導電性ペースト23の焼成は、マスク13を剥離した後に当該導電性ペースト23を平坦化してから行うことが好ましい。図3−2は、マスクを物理的に剥離した後での導電性ペーストの状態の一例を概略的に示す断面図である。同図に示すように、第2貫通孔TH2 内に充填された導電性ペースト23は、マスク13(図3−1参照)を剥離した後、ほぼマスク13の厚み分だけセラミック基材1から突出している。この導電性ペースト23は、セラミック基材1の主面1b側においても当該セラミック基材1から突出している。 The baking of the conductive paste 23 filled in the second through hole TH 2 is preferably performed after the conductive paste 23 is planarized after the mask 13 is peeled off. FIG. 3-2 is a cross-sectional view schematically illustrating an example of a state of the conductive paste after the mask is physically peeled. As shown in the figure, the conductive paste 23 filled in the second through hole TH 2 is peeled from the ceramic substrate 1 by the thickness of the mask 13 after the mask 13 (see FIG. 3A) is peeled off. It protrudes. The conductive paste 23 protrudes from the ceramic substrate 1 also on the main surface 1 b side of the ceramic substrate 1.

図3−3は、平坦化された導電性ペーストの一例を概略的に示す断面図である。同図に示すように、第2貫通孔TH2 内に充填した導電性ペースト23の平坦化は、その上面がセラミック基材1の主面1aと実質的に面一となり、その下面がセラミック基材1の主面1bと実質的に面一となるように行うことが好ましい。この平坦化は、例えば布等を用いて導電性ペースト23を表面スクラブすることで行われる。このとき、主面1aのうちで第2貫通孔TH2 の周囲に位置する領域、および主面1bのうちで第2貫通孔TH2 の周囲に位置する領域には、それぞれ、薄い導電性ペースト層23aが不可避的に生じる。なお、図3−3においては、第2貫通孔TH2 の周囲に形成される薄い導電性ペースト層23aを誇張して描いている。 FIG. 3-3 is a cross-sectional view schematically illustrating an example of a planarized conductive paste. As shown in the drawing, the conductive paste 23 filled in the second through hole TH 2 is flattened so that the upper surface thereof is substantially flush with the main surface 1a of the ceramic substrate 1, and the lower surface thereof is ceramic base. It is preferable to carry out so as to be substantially flush with the main surface 1 b of the material 1. This flattening is performed by, for example, scrubbing the conductive paste 23 using a cloth or the like. In this case, the region located around the second through hole TH 2 among the second area located around the through hole TH 2 and the main surface 1b, among main surfaces 1a, respectively, thin conductive paste The layer 23a is inevitably generated. In FIG. 3-3, are exaggerated thin conductive paste layer 23a which is formed around the second through hole TH 2.

第2貫通孔TH2 内に充填した導電性ペースト23を焼成するにあたっては、まず、該導電性ペースト23に150℃程度の熱処理を施してバインダ成分を除去し、その後、導電性ペースト23の組成やセラミック基材1の組成等に応じた所定温度で焼成処理を行う。このときの焼成温度は、導電性ペーストを焼成することで形成される導通層とセラミック基材1との密着性を高めるという観点から、導電性ペーストに含有されている導電性微粒子同士が焼結すると共に、セラミック基材1に接している導電性微粒子とセラミック基材1とが焼結する温度とすることが好ましい。例えばセラミック基材1が酸化アルミニウム(アルミナ焼結体)からなる場合には、焼成温度を850℃程度とすることが好ましい。このようにして焼成処理を行うことにより、第2貫通孔TH2 内の導電性ペースト23が固体金属化して、セラミック基材1との密着性の高い導通層が得られる。また、第2貫通孔TH2 の周囲に形成されている薄い導電性ペースト層23aも固体金属化して薄い導電体層が形成される。 In firing the conductive paste 23 filled in the second through hole TH 2 , first, the conductive paste 23 is subjected to a heat treatment at about 150 ° C. to remove the binder component, and then the composition of the conductive paste 23. And firing treatment at a predetermined temperature according to the composition of the ceramic substrate 1. The firing temperature at this time is such that the conductive fine particles contained in the conductive paste are sintered from the viewpoint of enhancing the adhesion between the conductive layer formed by firing the conductive paste and the ceramic substrate 1. In addition, it is preferable to set the temperature at which the conductive fine particles in contact with the ceramic substrate 1 and the ceramic substrate 1 are sintered. For example, when the ceramic substrate 1 is made of aluminum oxide (alumina sintered body), the firing temperature is preferably about 850 ° C. By performing the firing process in this manner, the conductive paste 23 in the second through hole TH 2 is converted into a solid metal, and a conductive layer having high adhesion to the ceramic substrate 1 is obtained. Also, a thin conductive layer a thin electrically conductive paste layers 23a that are formed around the second through hole TH 2 also solid metallization is formed.

図3−4は、第2貫通孔に形成された導通層およびその周囲に形成された導電体層それぞれの一例を概略的に示す断面図である。同図に示すように、第2貫通孔TH2 内に充填されていた導電性ペースト23(図3−3参照)が上記の焼成処理により固体金属化して、第2貫通孔TH2 に導通層3が形成される。また、第2貫通孔TH2 の周囲に形成されていた薄い導電性ペースト層23a(図3−3参照)も固体金属化して、薄い導電体層3aが形成される。 FIG. 3-4 is a cross-sectional view schematically illustrating an example of each of the conductive layer formed in the second through hole and the conductor layer formed around the conductive layer. As shown in the figure, the conductive paste 23 (see FIG. 3-3) filled in the second through hole TH 2 is solidified by the above-described baking treatment, and a conductive layer is formed in the second through hole TH 2. 3 is formed. Further, (see Figure 3-3) the second through hole TH 2 thin conductive paste layer 23a which has been formed around even if solid metallized thin conductive layer 3a is formed.

この後、薄い導電体層3aを例えばイオンミリング等により除去して、導電体層として導通層3のみを有するセラミック基材1、すなわち、図1に示した導通層3を有するセラミック基材1を得る。図3−5は、導電体層として導通層のみを有するセラミック基材の一例を概略的に示す断面図である。同図に示すセラミック基材1は、図3−4に示したセラミック基材1から薄い導電体層3aをイオンミリングにより除去して得たものであり、導電体層としては導通層3のみを有している。   Thereafter, the thin conductor layer 3a is removed by, for example, ion milling or the like, and the ceramic substrate 1 having only the conductive layer 3 as the conductor layer, that is, the ceramic substrate 1 having the conductive layer 3 shown in FIG. obtain. FIG. 3-5 is a cross-sectional view schematically illustrating an example of a ceramic substrate having only a conductive layer as a conductor layer. The ceramic substrate 1 shown in the figure is obtained by removing the thin conductor layer 3a from the ceramic substrate 1 shown in FIG. 3-4 by ion milling. As the conductor layer, only the conduction layer 3 is obtained. Have.

目的とするセラミック配線基板は、上述のようにして貫通孔(第2貫通孔)に導通層が形成されたセラミック基材における少なくとも一方の主面に配線パターン、パッドを形成し、他方の主面にパターン、または全面導電膜を形成することにより得られる。このときの配線パターンは、導通層に接続された配線を含むようにして形成され、パッドは、導通層を覆うか、または導通層と接するようにして形成される。セラミック基材における一方の主面にのみ配線パターンを形成する場合、該配線パターンをセラミック基材におけるどちらの主面に形成するかは、形成しようとする配線パターンでの配線の集積密度等に応じて適宜選択可能である。   The target ceramic wiring board has a wiring pattern and a pad formed on at least one main surface of the ceramic base material in which the conductive layer is formed in the through hole (second through hole) as described above, and the other main surface. It is obtained by forming a pattern or a conductive film on the entire surface. The wiring pattern at this time is formed so as to include wiring connected to the conductive layer, and the pad is formed so as to cover the conductive layer or to be in contact with the conductive layer. When a wiring pattern is formed only on one main surface of the ceramic substrate, the main surface of the ceramic substrate on which the wiring pattern is formed depends on the wiring density of the wiring pattern to be formed, etc. Can be selected as appropriate.

上記の配線パターンは、その元となる導電膜を例えば真空蒸着法やスパッタリング法等の物理的気相蒸着法、あるいはめっき法等により形成し、その上に例えばフォトレジスト層を形成した後に該フォトレジスト層をフォトリソグラフィー法等によって所定形状にパターニングしてレジストパターンを得、このレジストパターンをエッチングマスクとして用いて上記の導電膜をエッチングすることにより形成することができる。   The above wiring pattern is formed by forming a conductive film as a base by, for example, a physical vapor deposition method such as a vacuum deposition method or a sputtering method, or a plating method, and then forming a photoresist layer thereon, for example. The resist layer can be formed into a predetermined shape by photolithography or the like to obtain a resist pattern, and the resist film can be used as an etching mask to etch the conductive film.

上記の配線パターン、パッド、および導電膜は、いずれも、単層構造を有していてもよいし多層構造を有していてもよく、その材料としては、例えば金(Au)、鉛(Pb)、ニッケル(Ni)、クロム(Cr)、アルミニウム(Al)、銅(Cu)、銀(Ag)、白金(Pt)、亜鉛(Zn)、コバルト(Co)、鉄(Fe)、パラジウム(Pd)、チタン(Ti)、モリブデン(Mo)、タングステン(W)、ジルコニウム(Zr)等を用いることができる。   Each of the wiring pattern, the pad, and the conductive film may have a single layer structure or a multilayer structure. Examples of the material include gold (Au) and lead (Pb). ), Nickel (Ni), chromium (Cr), aluminum (Al), copper (Cu), silver (Ag), platinum (Pt), zinc (Zn), cobalt (Co), iron (Fe), palladium (Pd) ), Titanium (Ti), molybdenum (Mo), tungsten (W), zirconium (Zr), or the like.

図4は、両面に導電膜が形成されたセラミック基材の一例を概略的に示す断面図である。同図に示すセラミック基材1は第2貫通孔TH2 に導通層3が形成されたものであり、該セラミック基材1における一方の主面1aには導通層3を覆うようにして導電膜5Aが形成され、他方の主面1bには導通層3を覆うようにして他の導電膜7が形成されている。導電膜5Aを所定形状にパターニングすることにより、図1−1〜図1−3に示したセラミック配線基板10が得られる。 FIG. 4 is a cross-sectional view schematically showing an example of a ceramic substrate having a conductive film formed on both sides. The ceramic substrate 1 shown in the figure has a conductive layer 3 formed in the second through hole TH 2 , and a conductive film is formed on one main surface 1 a of the ceramic substrate 1 so as to cover the conductive layer 3. 5A is formed, and another conductive film 7 is formed on the other main surface 1b so as to cover the conductive layer 3. The ceramic wiring substrate 10 shown in FIGS. 1-1 to 1-3 is obtained by patterning the conductive film 5A into a predetermined shape.

以上説明した製造方法によってセラミック配線基板を製造すると、導通層形成工程についての説明の中で既に述べたように、第2貫通孔TH2 内に充填された導電性ペースト23(図3−1参照)内に空隙(ボイド)が生じることが抑制されると共に、該導電性ペースト23が第2貫通孔TH2 の壁面(セラミック基材1)に比較的強く押し付けられるので、その後に導電性ペースト23を焼成して導通層3(図3−4,図3−5参照)を得たときに、該導通層3の内部に空隙が生じたり導通層3とセラミック基材1との密着が不十分になったりすることが抑制される。したがって、この製造方法によれば、高品質のセラミック配線基板を製造し易くなる。 When the ceramic wiring board is manufactured by the manufacturing method described above, as already described in the description of the conductive layer forming step, the conductive paste 23 filled in the second through hole TH 2 (see FIG. 3A). ) with voids that may occur is suppressed in, since the conductive paste 23 is pressed relatively strongly in the second through-hole TH 2 of the wall (ceramic substrate 1), then the conductive paste 23 When the conductive layer 3 (see FIGS. 3-4 and 3-5) is obtained by baking, voids are generated in the conductive layer 3 or the adhesion between the conductive layer 3 and the ceramic substrate 1 is insufficient. Is suppressed. Therefore, according to this manufacturing method, it becomes easy to manufacture a high-quality ceramic wiring board.

また、導通層形成工程についての説明の中で既に述べたように、第2貫通孔TH2 内に導電性ペースト23を充填するにあたって該第2貫通孔TH2 の下方に間隙が生じるようにセラミック基材1をステージ20上に配置すると、次工程に移行するためにセラミック基材1をステージ20から取り上げたときに、第2貫通孔TH2 内の導電性ペースト23の一部がステージ上に付着して該導電性ペースト23の上面(導電性ペーストを塗工した側と反対の面)が落ち窪んでしまうのを防止することが容易になる。その結果として、導通層3の上面(導電性ペーストを塗工した側と反対の面)が窪んでしまうのを防止することが容易になり、高品質のセラミック配線基板を得易くなる。 Further, as already described in the description of the conductive layer forming step, the ceramic is formed so that a gap is formed below the second through hole TH 2 when the conductive paste 23 is filled in the second through hole TH 2. placing the substrate 1 on the stage 20, when the ceramic substrate 1 was taken from the stage 20 to move to the next step, a portion of the second through-hole TH 2 in the conductive paste 23 on the stage It becomes easy to prevent the upper surface of the conductive paste 23 (the surface opposite to the side coated with the conductive paste) from dropping and sinking. As a result, it becomes easy to prevent the upper surface of the conductive layer 3 (the surface opposite to the side coated with the conductive paste) from being depressed, and it becomes easy to obtain a high-quality ceramic wiring board.

実施の形態3.
従来に比べて高品質のセラミック配線基板は、この発明のセラミック配線基板の他の製造方法によっても得ることができる。この製造方法では、以下に説明する貫通孔形成工程と導通層形成工程とをこの順番で行って、平板状のセラミック基材に該セラミック基材をその厚さ方向に貫通する導通層が形成され、該導通層に接続された配線を含む所定形状の配線パターンがセラミック基材の少なくとも片面に形成されたセラミック配線基板を得る。以下、工程毎に詳述する。
Embodiment 3 FIG.
A high-quality ceramic wiring board as compared with the prior art can be obtained by another method for manufacturing a ceramic wiring board of the present invention. In this manufacturing method, a through-hole forming step and a conductive layer forming step described below are performed in this order, and a conductive layer that penetrates the ceramic base material in the thickness direction is formed on a flat ceramic base material. A ceramic wiring board is obtained in which a wiring pattern having a predetermined shape including wiring connected to the conductive layer is formed on at least one surface of a ceramic base material. Hereinafter, it explains in full detail for every process.

(貫通孔形成工程)
貫通孔形成工程では、セラミック基材に該セラミック基材をその厚さ方向に貫通する貫通孔を形成する。この貫通孔形成工程では、従来と同様にセラミック基材における一方の主面側からレーザビームを照射して所定箇所に第1貫通孔を形成した後に、他方の主面側からサンドブラスト処理を施すことで第1貫通孔を拡張して、円柱状または中央部がくびれた柱状の第2貫通孔を形成することができる。勿論、上記実施の形態2で説明した製造方法での貫通孔形成工程と同様にして貫通孔(第2貫通孔)を形成してもよい。
(Through hole forming process)
In the through hole forming step, a through hole that penetrates the ceramic base material in the thickness direction is formed in the ceramic base material. In this through-hole forming step, after irradiating a laser beam from one main surface side of the ceramic base material to form a first through hole at a predetermined location, the sand blast treatment is performed from the other main surface side as in the conventional case. Thus, the first through hole can be expanded to form a columnar second through hole having a cylindrical shape or a constricted central portion. Of course, a through hole (second through hole) may be formed in the same manner as the through hole forming step in the manufacturing method described in the second embodiment.

(導通層形成工程)
導通層形成工程では、貫通孔形成工程でセラミック基材に形成した貫通孔(第2貫通孔)の下方に間隙が生じるように当該セラミック基材をステージ上に配置し、貫通孔(第2貫通孔)内に導電性ペーストを充填した後に該導電性ペーストを焼成して、貫通孔(第2貫通孔)に導通層を形成する。
(Conductive layer formation process)
In the conductive layer forming step, the ceramic base material is arranged on the stage so that a gap is formed below the through hole (second through hole) formed in the ceramic base material in the through hole forming step, and the through hole (second through hole) After the conductive paste is filled in the holes), the conductive paste is baked to form a conductive layer in the through hole (second through hole).

貫通孔形成工程で形成した第2貫通孔が円柱状または中央部がくびれた柱状である場合、第2貫通孔内への導電性ペーストの充填は、該第2貫通孔における2つの開口端のどちら側から行ってもよい。また、第2貫通孔が上記実施の形態2で説明した製造方法の貫通孔形成工程で形成された貫通孔である場合には、既に説明したように、該第2貫通孔における面積の広い方の開口端側から導電性ペーストを充填することが好ましい。導電性ペーストの焼成およびその後の処理は、上記実施の形態2で説明した製造方法での導通層形成工程における導電性ペーストの焼成およびその後の処理と同様にして行われる。   When the second through-hole formed in the through-hole forming step has a columnar shape or a columnar shape with a constricted central portion, the filling of the conductive paste into the second through-hole is performed at the two open ends of the second through-hole. It can be done from either side. Further, when the second through hole is a through hole formed in the through hole forming step of the manufacturing method described in the second embodiment, as described above, the one with the larger area in the second through hole. It is preferable to fill the conductive paste from the opening end side. The firing of the conductive paste and the subsequent treatment are performed in the same manner as the firing of the conductive paste and the subsequent treatment in the conductive layer forming step in the manufacturing method described in the second embodiment.

目的とするセラミック配線基板は、上述の導通層形成工程まで行った後に、セラミック基材における少なくとも一方の主面に配線パターン、パッドを形成し、他方の主面にパターン、または全面導電膜を形成することにより得られる。これら配線パターン、パッド、および導電膜それぞれの形成は、上記実施の形態2で説明した製造方法に基づいてセラミック配線基板を得る際の配線パターン、パッド、または導電膜の形成と同様にして行われる。   The target ceramic wiring board is formed up to the conductive layer formation step described above, and then a wiring pattern and a pad are formed on at least one main surface of the ceramic base, and a pattern or a whole conductive film is formed on the other main surface Can be obtained. Each of the wiring pattern, the pad, and the conductive film is formed in the same manner as the wiring pattern, the pad, or the conductive film when the ceramic wiring substrate is obtained based on the manufacturing method described in the second embodiment. .

このようにしてセラミック配線基板を製造すると、セラミック基材に形成した第2貫通孔の下方に間隙が生じるように当該セラミック基材をステージ上に配置し、この状態で第2貫通孔内に導電性ペーストを充填するので、次工程に移行するためにセラミック基材をステージから取り上げたときに、第2貫通孔の形状に拘わらず、該第2貫通孔内の導電性ペーストの一部がステージ上に付着して該導電性ペーストの上面(導電性ペーストを塗工した側と反対の面)が落ち窪んでしまうのを防止することが容易になる。その結果として、第2貫通孔内に充填した導電性ペーストを焼成して得られる導通層の上面(導電性ペーストを塗工した側と反対の面)が窪んでしまうのを防止することが容易になり、高品質のセラミック配線基板を得易くなる。   When the ceramic wiring board is manufactured in this way, the ceramic base is placed on the stage so that a gap is formed below the second through hole formed in the ceramic base, and in this state, the conductive material is conductive in the second through hole. Since the conductive paste is filled, when the ceramic substrate is picked up from the stage to move to the next step, a part of the conductive paste in the second through hole is placed on the stage regardless of the shape of the second through hole. It becomes easy to prevent the upper surface of the conductive paste (the surface opposite to the side coated with the conductive paste) from dropping and sinking. As a result, it is easy to prevent the upper surface (the surface opposite to the side coated with the conductive paste) of the conductive layer obtained by firing the conductive paste filled in the second through hole from being depressed. It becomes easy to obtain a high-quality ceramic wiring board.

以上、3つの形態を挙げてこの発明のセラミック配線基板およびセラミック配線基板の製造方法について説明したが、前述のように、この発明は上記3つの形態に限定されるものではない。   The ceramic wiring board and the method for manufacturing the ceramic wiring board according to the present invention have been described with reference to the three embodiments. However, as described above, the present invention is not limited to the three embodiments.

例えば実施の形態2で説明したセラミック配線基板の製造方法においてセラミック基材に形成する貫通孔(第2貫通孔)の形状は、セラミック基材における一方の主面から他方の主面にかけて水平断面積が漸次減少する形状であればよく、一方の主面側での水平断面形状と他方の主面側での水平断面形状は互いに同じであってもよいし、互いに異なっていてもよい。また、第2貫通孔の水平断面積の変化率は、セラミック基材における一方の主面から他方の主面にかけて一定でなければならないというものではなく、一方の主面から他方の主面にかけて段階的に、または連続的に変化していてもよい。さらに、第2貫通孔は、図5に示す第2貫通孔TH12のように、セラミック基材31における一方の主面31aから他方の主面31bにかけて水平断面積が実質的に変化しない領域Rを含んでいてもよい。 For example, the shape of the through hole (second through hole) formed in the ceramic base material in the method for manufacturing a ceramic wiring board described in the second embodiment is the horizontal cross-sectional area from one main surface to the other main surface in the ceramic base material. The horizontal cross-sectional shape on the one main surface side and the horizontal cross-sectional shape on the other main surface side may be the same or different from each other. Further, the rate of change of the horizontal cross-sectional area of the second through hole does not have to be constant from one main surface to the other main surface in the ceramic substrate, but is a step from one main surface to the other main surface. Or continuously. Moreover, the second through-hole, as in the second through-hole TH 12 shown in FIG. 5, area horizontal cross-sectional area from the one main surface 31a of the ceramic substrate 31 to the other main surface 31b does not substantially change R May be included.

また、導通層の各端面はセラミック基材の主面と面一であることが好ましいが、セラミック基材の主面に所望の配線パターン、パッド、または導電膜を形成する上で支障とならない範囲であれば、導通層の端面とセラミック基材の主面との間に段差があってもよい。導通層を形成する過程でその周辺に不可避的に生じる薄い導電体層3a(図3−4参照)の除去は、所望品質のセラミック配線基板を得る上での許容範囲内であれば、省略することも可能である。その他、この発明のセラミック配線基板の製造方法およびセラミック配線基板については、種々の変形、修飾、組合せ等が可能である。   Further, each end face of the conductive layer is preferably flush with the main surface of the ceramic base material, but does not hinder the formation of a desired wiring pattern, pad, or conductive film on the main surface of the ceramic base material. If so, there may be a step between the end face of the conductive layer and the main surface of the ceramic substrate. The removal of the thin conductive layer 3a (see FIG. 3-4) inevitably generated in the vicinity of the conductive layer is omitted if it is within an allowable range for obtaining a ceramic wiring board of desired quality. It is also possible. In addition, various modifications, modifications, combinations, and the like are possible for the method for manufacturing a ceramic wiring board and the ceramic wiring board of the present invention.

この発明のセラミック配線基板の一例を概略的に示す斜視図である。It is a perspective view which shows roughly an example of the ceramic wiring board of this invention. 図1−1に示したセラミック配線基板を概略的に示す平面図である。It is a top view which shows schematically the ceramic wiring board shown to FIGS. 1-1. 図1−2に示したI−I線断面の概略図である。It is the schematic of the II sectional view shown to FIGS. この発明のセラミック配線基板の製造方法における貫通孔形成工程で第1貫通孔が形成されたセラミック基材の一例を概略的に示す断面図である。It is sectional drawing which shows roughly an example of the ceramic base material in which the 1st through-hole was formed at the through-hole formation process in the manufacturing method of the ceramic wiring board of this invention. この発明のセラミック配線基板の製造方法における貫通孔形成工程でレジストマスクを形成する際に用いられるドライフィルムレジストの一例を概略的に示す断面図である。It is sectional drawing which shows roughly an example of the dry film resist used when forming a resist mask at the through-hole formation process in the manufacturing method of the ceramic wiring board of this invention. この発明のセラミック配線基板の製造方法における貫通孔形成工程でドライフィルムレジストをパターニングすることにより得られるレジストマスクの一例を概略的に示す断面図である。It is sectional drawing which shows roughly an example of the resist mask obtained by patterning a dry film resist at the through-hole formation process in the manufacturing method of the ceramic wiring board of this invention. この発明のセラミック配線基板の製造方法における貫通孔形成工程で形成される第2貫通孔の一例を概略的に示す断面図である。It is sectional drawing which shows roughly an example of the 2nd through-hole formed at the through-hole formation process in the manufacturing method of the ceramic wiring board of this invention. この発明のセラミック配線基板の製造方法における導通層形成工程で貫通孔内に導電性ペーストを充填する際の充填方法の一例を概略的に示す断面図である。It is sectional drawing which shows roughly an example of the filling method at the time of filling a conductive paste in a through-hole at the conduction | electrical_connection layer formation process in the manufacturing method of the ceramic wiring board of this invention. この発明のセラミック配線基板の製造方法における導通層形成工程で導電性ペーストの塗工に用いたマスクを剥離した後での導電性ペーストの状態の一例を概略的に示す断面図である。It is sectional drawing which shows roughly an example of the state of the electrically conductive paste after peeling the mask used for application | coating of the electrically conductive paste at the conduction | electrical_connection layer formation process in the manufacturing method of the ceramic wiring board of this invention. この発明のセラミック配線基板の製造方法における導通層形成工程で貫通孔内に充填され、平坦化された導電性ペーストの一例を概略的に示す断面図である。It is sectional drawing which shows roughly an example of the electrically conductive paste by which it filled in the through-hole at the conduction | electrical_connection layer formation process in the manufacturing method of the ceramic wiring board of this invention, and was planarized. この発明のセラミック配線基板の製造方法における導通層形成工程で形成された導通層およびその周囲に形成された導電体層それぞれの一例を概略的に示す断面図である。It is sectional drawing which shows roughly an example of each of the conduction | electrical_connection layer formed in the conduction | electrical_connection layer formation process in the manufacturing method of the ceramic wiring board of this invention, and the conductor layer formed in the circumference | surroundings. この発明のセラミック配線基板の製造方法における導通層形成工程を経て作製されたセラミック基材の一例を概略的に示す断面図である。It is sectional drawing which shows roughly an example of the ceramic base material produced through the conduction | electrical_connection layer formation process in the manufacturing method of the ceramic wiring board of this invention. この発明のセラミック配線基板の製造方法における導通層形成工程を経た後に両面に導電膜が形成されたセラミック基材の一例を概略的に示す断面図である。It is sectional drawing which shows roughly an example of the ceramic base material in which the electrically conductive film was formed in both surfaces after passing through the conduction | electrical_connection layer formation process in the manufacturing method of the ceramic wiring board of this invention. この発明のセラミック配線基板の製造方法における貫通孔形成工程で形成される第2貫通孔の他の例を概略的に示す断面図である。It is sectional drawing which shows roughly the other example of the 2nd through-hole formed at the through-hole formation process in the manufacturing method of the ceramic wiring board of this invention.

符号の説明Explanation of symbols

1,11,31 セラミック基材
1a セラミック基材の一方の主面
1b セラミック基材の他方の主面
3,33 導通層
5 配線パターン
7 導電膜
10 セラミック配線基板
13A ドライフィルムレジスト
13 マスク
20 ステージ
20a スペーサ
23 導電性ペースト
TH 貫通孔
TH1 第1貫通孔
TH2 ,TH12 第2貫通孔
1, 11, 31 Ceramic base material 1a One main surface 1b of the ceramic base material Other main surface 3,33 of the ceramic base material Conductive layer 5 Wiring pattern 7 Conductive film 10 Ceramic wiring substrate 13A Dry film resist 13 Mask 20 Stage 20a Spacer 23 Conductive paste TH Through hole TH 1 First through hole TH 2 , TH 12 Second through hole

Claims (6)

平板状のセラミック基材に該セラミック基材をその厚さ方向に貫通する導通層が形成され、該導通層に接続された配線を含む所定形状の配線パターンが前記セラミック基材の少なくとも片面に形成されたセラミック配線基板の製造方法であって、
前記セラミック基材に、該セラミック基材における一方の主面側から他方の主面側にかけて水平断面積が漸次減少する形状の貫通孔を形成する貫通孔形成工程と、
前記貫通孔における面積の広い方の開口端側から該貫通孔内に導電性ペーストを充填した後に該導電性ペーストを焼成して、前記貫通孔に前記導通層を形成する導通層形成工程と、
を含むことを特徴とするセラミック配線基板の製造方法。
A conductive layer penetrating the ceramic base material in the thickness direction is formed on a flat ceramic base material, and a predetermined-shaped wiring pattern including wiring connected to the conductive layer is formed on at least one surface of the ceramic base material A method of manufacturing a ceramic wiring board, comprising:
A through hole forming step of forming a through hole having a shape in which a horizontal cross-sectional area gradually decreases from one main surface side to the other main surface side in the ceramic base material;
A conductive layer forming step of forming the conductive layer in the through-hole by firing the conductive paste after filling the through-hole into the through-hole from the opening end side having the larger area in the through-hole;
A method for producing a ceramic wiring board, comprising:
前記貫通孔形成工程は、
前記セラミック基材における一方の主面にレーザビームを照射して、前記セラミック基材に該セラミック基材をその厚さ方向に貫通する第1貫通孔を形成する第1サブ工程と、
前記レーザビームを照射した側の主面上に所定形状のマスクを配置し、該マスクを介して前記第1貫通孔の周囲に選択的にサンドブラスト処理を施すことにより前記第1貫通孔を拡張して、前記マスクを配置した主面側から他方の主面側にかけて水平断面積が漸次減少する形状の第2貫通孔を形成する第2サブ工程と、
を含むことを特徴とする請求項1に記載のセラミック配線基板の製造方法。
The through hole forming step includes
A first sub-process of irradiating one main surface of the ceramic substrate with a laser beam to form a first through hole penetrating the ceramic substrate in a thickness direction thereof;
A mask having a predetermined shape is arranged on the main surface on the side irradiated with the laser beam, and the first through hole is expanded by selectively performing sandblasting around the first through hole through the mask. A second sub-step of forming a second through hole having a shape in which the horizontal cross-sectional area gradually decreases from the main surface side where the mask is disposed to the other main surface side;
The manufacturing method of the ceramic wiring board of Claim 1 characterized by the above-mentioned.
前記マスクは、所定箇所に開口部を有するドライフィルムレジストであることを特徴とする請求項2に記載のセラミック配線基板の製造方法。   3. The method of manufacturing a ceramic wiring board according to claim 2, wherein the mask is a dry film resist having an opening at a predetermined location. 前記導通層形成工程での前記貫通孔内への導電性ペーストの充填は、前記貫通孔の下方に間隙が生じるように前記セラミック基材をステージ上に配置して行うことを特徴とする請求項1〜3のいずれか1項に記載のセラミック配線基板の製造方法。   The filling of the conductive paste into the through hole in the conductive layer forming step is performed by arranging the ceramic base material on a stage so that a gap is formed below the through hole. The manufacturing method of the ceramic wiring board of any one of 1-3. 平板状のセラミック基材に該セラミック基材をその厚さ方向に貫通する導通層が形成され、該導通層に接続された配線を含む所定形状の配線パターンが前記セラミック基材の少なくとも片面に形成されたセラミック配線基板の製造方法であって、
前記セラミック基材に、該セラミック基材をその厚さ方向に貫通する貫通孔を形成する貫通孔形成工程と、
前記貫通孔の下方に間隙が生じるように前記セラミック基材をステージ上に配置し、前記貫通孔内に導電性ペーストを充填した後に該導電性ペーストを焼成して、前記貫通孔に前記導通層を形成する導通層形成工程と、
を含むことを特徴とするセラミック配線基板の製造方法。
A conductive layer penetrating the ceramic base material in the thickness direction is formed on a flat ceramic base material, and a predetermined-shaped wiring pattern including wiring connected to the conductive layer is formed on at least one surface of the ceramic base material A method of manufacturing a ceramic wiring board, comprising:
A through-hole forming step for forming a through-hole penetrating the ceramic base material in the thickness direction of the ceramic base material;
The ceramic substrate is arranged on a stage so that a gap is formed below the through hole, and the conductive paste is baked after filling the through hole with the conductive paste, and the conductive layer is formed in the through hole. A conductive layer forming step of forming
A method for producing a ceramic wiring board, comprising:
平板状のセラミック基材と、該セラミック基材をその厚さ方向に貫通する導通層と、該導通層に接続された配線を含む所定形状の配線パターンとを備え、前記配線パターンが前記セラミック基材の少なくとも片面に形成されているセラミック配線基板であって、
前記導通層は、前記セラミック基材における一方の主面側から他方の主面側にかけて水平断面積が漸次減少する形状を有する貫通孔に設けられていることを特徴とするセラミック配線基板。

A flat ceramic substrate, a conductive layer penetrating the ceramic substrate in a thickness direction thereof, and a wiring pattern having a predetermined shape including wiring connected to the conductive layer, wherein the wiring pattern is the ceramic substrate. A ceramic wiring board formed on at least one side of the material,
The ceramic wiring board, wherein the conductive layer is provided in a through hole having a shape in which a horizontal cross-sectional area gradually decreases from one main surface side to the other main surface side in the ceramic base material.

JP2006069834A 2006-03-14 2006-03-14 Ceramic wiring board and manufacturing method thereof Pending JP2007250679A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006069834A JP2007250679A (en) 2006-03-14 2006-03-14 Ceramic wiring board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006069834A JP2007250679A (en) 2006-03-14 2006-03-14 Ceramic wiring board and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2007250679A true JP2007250679A (en) 2007-09-27

Family

ID=38594675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006069834A Pending JP2007250679A (en) 2006-03-14 2006-03-14 Ceramic wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2007250679A (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04170090A (en) * 1990-11-01 1992-06-17 Murata Mfg Co Ltd Method and device for printing via hole electrode
JPH0992753A (en) * 1995-09-26 1997-04-04 Toshiba Corp Multi-layered ceramic circuit and its manufacturing method
JPH10150271A (en) * 1996-11-21 1998-06-02 Matsushita Electric Works Ltd Manufacture of multilayer printed wiring board
JPH10200014A (en) * 1997-01-09 1998-07-31 Hitachi Ltd Ceramic multilayer wiring board
JP2003124630A (en) * 2001-10-19 2003-04-25 Matsushita Electric Ind Co Ltd Method for manufacturing laminated ceramic component
JP2006066743A (en) * 2004-08-27 2006-03-09 Kyocera Corp Glass ceramics multi-layer wiring board with capacitor built-in and method for manufacturing the same
JP2006066658A (en) * 2004-08-27 2006-03-09 Kyocera Corp Manufacturing method of circuit substrate

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04170090A (en) * 1990-11-01 1992-06-17 Murata Mfg Co Ltd Method and device for printing via hole electrode
JPH0992753A (en) * 1995-09-26 1997-04-04 Toshiba Corp Multi-layered ceramic circuit and its manufacturing method
JPH10150271A (en) * 1996-11-21 1998-06-02 Matsushita Electric Works Ltd Manufacture of multilayer printed wiring board
JPH10200014A (en) * 1997-01-09 1998-07-31 Hitachi Ltd Ceramic multilayer wiring board
JP2003124630A (en) * 2001-10-19 2003-04-25 Matsushita Electric Ind Co Ltd Method for manufacturing laminated ceramic component
JP2006066743A (en) * 2004-08-27 2006-03-09 Kyocera Corp Glass ceramics multi-layer wiring board with capacitor built-in and method for manufacturing the same
JP2006066658A (en) * 2004-08-27 2006-03-09 Kyocera Corp Manufacturing method of circuit substrate

Similar Documents

Publication Publication Date Title
JP6387278B2 (en) Circuit module and manufacturing method thereof
JP6267803B2 (en) Wiring board, electronic device and electronic module
EP3176818B1 (en) Wiring board, electronic device, and electronic module
TWI251920B (en) Circuit barrier structure of semiconductor package substrate and method for fabricating the same
JP2005217388A (en) Pre-solder structure of semiconductor package substrate and its manufacturing method
JP2007250679A (en) Ceramic wiring board and manufacturing method thereof
JP6306474B2 (en) Wiring board, electronic device and electronic module
JP6325346B2 (en) Wiring board, electronic device and electronic module
JP2006294891A (en) Method of manufacturing electronic part
JP6258810B2 (en) Wiring board manufacturing method
CA2505315A1 (en) Multi-layer circuit assembly and process for preparing the same
TW201330728A (en) Printed circuit board and method for manufacturing the same
JP7182856B2 (en) Wiring board and its manufacturing method
JP2003298200A (en) Electronic component and its producing method
JP2011049341A (en) Wiring substrate, and method of manufacturing the same
JP2006278431A (en) Ceramic circuit board and its manufacturing method
JP3194419U (en) substrate
JP2011071371A (en) Wiring board and method of manufacturing the same
JP2015207678A (en) Manufacturing method for wiring board
JP4755454B2 (en) Method for manufacturing printed circuit board
JP2021129066A (en) Wiring board and method for manufacturing the same
CN116321677A (en) Embedded circuit substrate and manufacturing method thereof
JP4300139B2 (en) Manufacturing method of flat substrate for mounting semiconductor device
KR20230067984A (en) Method of manufacturing multi-layer circuit board including extreme fine via and multi-layer circuit board manufactured by the same
JP2006286674A (en) Ceramic substrate and method of forming the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080707

A977 Report on retrieval

Effective date: 20110113

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20110118

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110628