JP2007243953A - エラー補正コードストライピング - Google Patents
エラー補正コードストライピング Download PDFInfo
- Publication number
- JP2007243953A JP2007243953A JP2007055713A JP2007055713A JP2007243953A JP 2007243953 A JP2007243953 A JP 2007243953A JP 2007055713 A JP2007055713 A JP 2007055713A JP 2007055713 A JP2007055713 A JP 2007055713A JP 2007243953 A JP2007243953 A JP 2007243953A
- Authority
- JP
- Japan
- Prior art keywords
- data
- ecc
- row
- memory
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/1505—Golay Codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2909—Product codes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Algebra (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【課題】ディジタルデータ内のエラーを検出および補正するのに必要な量のエラー補正コードデータを減少させ、しかも隣接するデータの大きいグループ内のエラーを補正する能力を維持する方法を開示する。
【解決手段】エラー補正コードの計算のために数学的にグループ化された記号間に空間的または時間的に距離を置く。
【効果】エラーは、1次元エラー補正コードのみを使用してエラーを容易に補正することができ、2次元プロダクトエラー補正コードの必要性、および列ECCデータが必然的にブロックに追加する追加のデータオーバヘッドはなくなる。
【選択図】図1
【解決手段】エラー補正コードの計算のために数学的にグループ化された記号間に空間的または時間的に距離を置く。
【効果】エラーは、1次元エラー補正コードのみを使用してエラーを容易に補正することができ、2次元プロダクトエラー補正コードの必要性、および列ECCデータが必然的にブロックに追加する追加のデータオーバヘッドはなくなる。
【選択図】図1
Description
本発明は、エラー補正コードの分野に関し、特に、従来プロダクトエラー補正コードを必要とするアプリケーションに関する。
エラー補正コード(ECC)は、ディジタルデータ内のエラーを突き止めるのを支援し、予め決められた数のエラーが補正されることを可能にする。エラーを検出および補正する能力は、冗長な情報を特定のアルゴリズムに従ってデータに追加することによって達成される。冗長な情報の各々のビットは、オリジナルのデータビットに基づいて生成される。
ブロックエラー補正コードは、データの一定サイズのブロックに使用される。ブロックエラー補正コードの例としては、リードソロモン、ゴーレイ、およびハミングコードが挙げられる。ブロックコードは、ディジタル記憶媒体上に記録されているか、またはディジタルで伝送されるデータの正確さを保護するために広く使用されている。
エラー補正のコード化では、データの各々のブロックは、行および列状に構成される。データブロック内のECCスキームによって補正に供されうる可能性のあるエラーの数および範囲を増加するため、エラー補正データは、多くの場合、ブロック内の各々の行および各々の列の両方について計算される。行および列の両方のエラー補正コードを1つのデータブロックに使用するこの方法は、プロダクトコードまたは2次元ブロックエラー補正コードと呼ばれる。プロダクトコードを使用してエラーを補正する能力が高まると、ECCデータを行および列の両方に追加しなければならないため、データに追加される冗長な情報の量も増加する。その結果、エラー補正データの量が増加し、ひいては、記憶または伝送できるオリジナルのユーザデータの量が減少する。
図5に示すとおり、プロダクトコードECCスキームによって保護されるユーザデータ30は、行および列状に構成される(行1−Uおよび列1−V参照)。各々の列は、一般に1バイトのデータだが、ECC記号に関連する任意の数のビットで良い(たとえば、10ビット)。ユーザデータ自体は、あるタイプのエラー補正またはエラー検出コード、たとえば周期的冗長性検査(CRC)を既に含んでいることに注意するべきである。ECCデータは、使用するECCスキームに従ってユーザデータの各々の行に関して計算され、ECCスキームは、リードソロモン、ゴーレイ、ハミング、またはその他の何らかのブロックECCで良い。このデータは、次に各々の行の終わりに付加される。追加のECCデータも各々の列について計算され、各々の列の下端に配置される。次に、ユーザおよびECCデータの両方を含むこの全体のブロックが記憶または伝送される。記号は、一般に、行1(20)、列1(10)に存在する記号で始まり、行1(20)の残りの記号が続き、列Y(14)方向に進んで記憶または伝送される。次に、各々の行が、同様の順序で、行X(24)方向に進んで、ブロック全体が完了するまで記憶または伝送される。
エラーは、行ECCデータのみを使用して補正することができるが、個々の行が、個々の行のECCスキームが補正するには多すぎるエラーを含む場合、列ECCデータも使用して、エラーを補正しなければならない。これは、殆どの場合、ブロック全体が、何れかのユーザデータがアクセスされた場合は常に、ブロック全体がアクセスされたことを意味する。
多くのアプリケーションは、行および列の両方のECCデータを補正する必要があるエラーを伴う場合が多い。ディジタル記憶媒体の掻き傷もしくは欠点、または有線もしくは無線ディジタル通信におけるあるタイプの干渉によるエラーは、個別に生じるよりもグループで生じることが多いようである。上記のプロダクトコードを使用すると、多量の隣接するエラーを補正することができるが、このスキームによって、追加のECCデータの著しい間接使用が導入される。この間接使用は、実際のユーザデータの記憶容量または処理量を減少させ、システムの全体的な複雑さを増加させる。
本発明は、ディジタルデータ内のエラーを検出して補正するために必要なECCデータの量を減少させ、なおかつ隣接するデータの大きいグループ内のエラーを補正する規定の能力を維持する。本発明は、関連記号間に空間的または時間的に距離を置くことによってこれを達成する。関連する記号は、ECCの計算上、数学的にグループ化される記号である。隣接する記号に影響を与えるエラー、たとえばディジタル記憶媒体内の掻き傷もしくはその他の欠点、または有線もしくは無線ディジタル通信におけるあるタイプの干渉などは多くのECCグループに影響を与えるが、各々のグループの1つの記号にのみ影響を与えるであろう。各グループの1つ記号のみが影響を受けるため、1次元ECCを使用してエラーを容易に補正することができ、2次元プロダクトコードECCの必要性およびそのデータのオーバヘッドはなくなる。
本発明の第1実施態様の図1を見ると分かるとおり、CRCまたはその他のエラー検出もしくは補正データを含むユーザデータは行および列状に構成される。各々の列は1バイト、またはその他の一定量のデータである。ECCデータは、使用するECCスキームに従ってユーザデータの各々の行に関して計算され、ECCスキームは、リードソロモン、ゴーレイ、ハミング、またはその他の何らかのブロックECCで良い。各々の列について計算されたECCデータは、各々の行に付加される。列ECCデータは計算または使用されない。各々のデータ記号が1回のECC計算にのみ含まれるECCスキームは、1次元ECCスキームと呼ばれる。
次に、データブロックがディジタル記憶媒体に書き込まれるか、または伝送される。書き込まれるかまたは伝送される最初の記号は、やはり行1(120)、列1(110)に存在する記号である。行1(120)に沿って進むのではなく、書き込まれるかまたは伝送される次の記号は、行2(124)、列1(110)に存在する記号である。次に、列1(110)内の各々の記号が記憶または伝送され、行U(122)列1(110)に存在する記号で終わる。列1(110)が記憶または伝送されると、次に、列2(116)が伝送され、行2(124)、列1(110)に存在する記号で始まって、行U(122)、列2(116)に存在する記号に進む。各々の列が記憶または伝送され、順に列Y(114)方向に進み、列Y(114)を含むブロック全体が記憶または伝送される。これは、行ECCデータ140を含み、ユーザデータ130と同様に、列によって記憶または伝送される。データは、記憶または伝送される前に、先ず、新しいECCストライピング(分散化)順序でメモリバッファにコピーされ、記憶または伝送ステップを容易にする。
データが記憶または伝送される順序が決まっていない列ごとの方法を意味するECCストライピングのために、全体のデータブロックを順に読み込むか、もしくは受信して、データを元の順序で使用するか、最後に記憶または伝送された行ECCを使ってデータを補正しなければならない。この効果は、プロダクトコードスキームを使って行および列ECCデータが生成される場合と同じであり、データの個々の行ではなく、全体のデータブロックを読み込むかまたは受信しなければならない。
ECCストライピングのために、全体の列が隣接するエラーに負けた場合でも、各ECCグループの1つの記号のみが損害を受け、容易に補正することができる。使用されるECCスキームの補正能力は、期待されるエラーの数およびタイプに基づいて選択される。
図2は、説明の目的上、特定の実施例を含む本発明の第2実施態様を示す。説明の目的上、特定の行および列および記号を使用するが、どのような数の実施例でも本発明の範囲に適合することに注意する。ユーザデータ230のブロックは、64行を有する。各々の行は512バイトのユーザデータ、および4バイトのCRC232を含む。ユーザデータの各々の行には、行上で計算して88バイトのリードソロモンECCフィールド240が付加される。これは、ブロック内で合計38,656バイトであり、ユーザデータ230およびECCデータ240を含む。プロダクトコードECCスキームが使用され、7バイトの列ECCが計算されて各々の列に付加される場合、合計42,884バイトになる。本発明により、ユーザデータは減少せずに、ブロックのサイズが4,228バイト、つまり約10%減少し、しかも隣接するデータの大きいグループ内のエラーを補正する能力は維持される。
本発明による符号器ステージのプロセスフローの一実施態様を図3に示す。図3では、ホスト460からのユーザデータは、バッファメモリ450に書き込まれる。ホスト460は、本発明を使用する任意のデバイス、たとえばデータ通信または記憶に関連する電子デバイスで良い。ユーザデータは、バッファメモリ450に書き込まれる前に、その他のECCシステムを含むその他のシステムによって既に処理されていることに注目すべきである。ユーザデータは、次に、バッファメモリ450からストライピングバッファ430およびECCデータ生成器440の両方に送信される。行ECCデータは、使用されるECCスキーム(たとえば、リードソロモン、ゴーレイ、ハミング)に応じてECCデータ生成器440によって計算される。行ECCデータは、次に、ストライピングバッファ430に送信されて、本発明によりユーザデータの終わりのデータブロックに含有される。次に、ユーザデータおよびECC行データの両方を含む全体のデータブロックは、本発明により列ごとにストライピングバッファ430から変調器410に送信されて変調され、チャネル410に書き込まれる。1つのストライピングバッファ430が使用されるが、複数のストライピングバッファ430および431を使用しても、バッファメモリ450からストライピングバッファ430または431の一方にデータを書き込むことができるが、その際、データは、その他のストライピングバッファ430または431から変調器420に書き込まれる。複数のストライピングバッファを使用する場合、これらのストライピングバッファが処理する。その結果、符号化速度およびデータ処理量が増加する。チャネル410は、データ記憶システムの書込みチャネル、通信チャネルまたは任意のその他の媒体で良い。
図4は、本発明の復号器ステージの一実施態様を示す。本発明により符号化されたチャネル変調データは、最初にチャネル410から読み取られ、復調器520によって復調される。チャネル410から読み取られるデータは、記憶装置または伝送媒体によって導入され(たとえば、媒体上の掻き傷によって導入され)、依然としてECCストライピング順で存在する。次に、データは、ストライピングバッファ530に列ごとに書き込まれ、ストライピングバッファ530はデータを元の順序に戻す。次に、データは、元の順序で、しかしなお可能性のあるエラーを含む状態でECC復号器およびデータ補正器540に送信される。ECC復号器およびデータ補正器540は、使用するECCスキーム(上記のとおり)に従って行ECCデータを復号化し、このECCデータを使用して、チャネル410によってデータに導入された何らかのエラーを補正する。次に、ストライピングバッファ530内のデータは、ECC復号器およびデータ補正器540によって行われた補正を含むように修正される。すべての修正が行われると、補正されたデータは、バッファメモリ550に書き込まれ、ホスト560に送信することができる。やはり、復号化には1つのストライピングバッファ530のみが必要であり、複数のストライピングバッファ530および531を使用する場合、データは、復調器520からストライピングバッファ530または531の一方に書き込まれ、補正されたデータは、他のストライピングバッファ530または531からバッファメモリ550に書き込まれ、その結果、復号化速度およびデータ処理量が増加する。チャネルによって導入されたすべてのエラーを補正する能力を有するECCスキームが選択される場合、ユーザデータは、符号化されてチャネルに書き込まれる元のユーザデータと同じである。CRCまたはその他の情報または処理が、符号化前にユーザデータに追加される場合、このデータは、他のシステムに送信されてからホスト560に送信される。
データが同時に読み書きされないアプリケーションの場合、図3の符号器からのバッファメモリ450並びにストライピングバッファ430および431は、図4の復号器からのバッファメモリ550並びにストライピングバッファ530および531としても使用されることに注目するべきである。図4のホスト560も、図3のホスト460と同じであるか、あるいはやはりチャネル410にアクセスする第2デバイスで良い。
本発明の説明は様々な実施態様を使用しているが、本発明は、説明された特定の実施態様に限定されないことが分かるであろう。むしろ、本発明は、上記の説明に提示されたアイデアの本質を含むすべての変形例を包含する。
本発明の第3実施態様は、図2の第2実施態様と同様に構成されるが、各々の記号のサイズが8ビットより広い10ビットであり、各々10ビットの464のユーザ記号が存在する点が異なる。各々の行は、112のECC記号が576の記号の合計行サイズに付加される。第3実施態様の動作は、図2の第2実施態様の動作と同じである。
30 ユーザデータ
130 ユーザデータ
140 データ
230 ユーザデータ
240 フィールド、データ
410 変調器、チャネル
420 変調器
430 ストライピングバッファ
440 データ生成器
450 バッファメモリ
460 ホスト
520 復調器
530 ストライピングバッファ
531 ストライピングバッファ
540 データ補正器
550 バッファメモリ
560 ホスト
130 ユーザデータ
140 データ
230 ユーザデータ
240 フィールド、データ
410 変調器、チャネル
420 変調器
430 ストライピングバッファ
440 データ生成器
450 バッファメモリ
460 ホスト
520 復調器
530 ストライピングバッファ
531 ストライピングバッファ
540 データ補正器
550 バッファメモリ
560 ホスト
Claims (13)
- ユーザデータを第1順序の方法で受信するステップと、
前記ユーザデータを行および列状に構成するステップと、
ECCデータを前記行の各々について計算するステップと、
前記ECCデータを前記行の各々に付加する際、前記行の特定の行に関して計算されたECCデータが前記行の特定の行に付加されるステップと、
結合されたユーザデータおよびECCデータを第2順序の方法で送信するステップとを含む方法。 - ユーザデータを受信するステップが、内部に含められたECCデータの最初の集合を有するユーザデータを受信するステップを含む、請求項1に記載の方法。
- 結合されたユーザデータおよびECCデータを送信するステップが、結合されたユーザデータおよびECCデータを列ごとに送信するステップを含む、請求項1に記載の方法。
- データ集合を第1順序の方法で受信し、データ集合を行および列状に記憶し、データ集合の各々が他のデータ集合とは異なる行に記憶されるメモリと、
前記メモリに結合され、各々の行内の各々のデータ集合ごとにECCデータを生成し、生成されたECCデータを個々の行のデータ集合に付加するECCデータ生成器と、
前記メモリに接続され、結合されたデータ集合およびECCデータを第2順序の方法で抽出するデバイスとを含む符号器。 - 前記デバイスが、結合されたデータ集合およびECCデータを列ごとに抽出する、請求項4に記載の符号器。
- 前記メモリに結合された前記デバイスが、結合されたデータ集合およびECCデータを特定のチャネルに応じて変調する変調器から成る、請求項4に記載の符号器。
- 各々のデータ集合が、各々のデータ集合が、内部に含まれたECCデータの最初の集合を有する、請求項4に記載の符号器。
- 前記メモリが復号器の一部でもある、請求項4に記載の符号器。
- 復号器であって、
第1順序の方法で符号化されたデータを抽出する第1デバイスと、
符号化されたデータを受信する第1デバイスに結合されたメモリが、行および列内のデータを第2順序の方法で記憶し、その結果、各々の行が、前記データ集合に対して計算されたデータ集合およびECCデータを含むメモリと、
前記メモリに結合され、第2順序の方法でメモリからデータを受信し、ECCデータを使用してデータ集合内のエラーを補正し、エラー補正を前記メモリに送信するECC復号器およびデータ補正器と、
前記メモリに結合された第2デバイスであって、データ集合を第2順序の方法で抽出する第2デバイスとを備える復号器。 - 前記第1順序の方法が列ごとである、請求項9に記載の復号器。
- 前記第1デバイスが、特定チャネルからのデータを復調する復調器である、請求項9に記載の復号器。
- 各々のデータ集合が、内部に含まれたECCデータの最初の集合を有する、請求項9に記載の復号器。
- 前記メモリが、符号器回路の一部でもある、請求項9に記載の復号器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/368,140 US7747925B2 (en) | 2006-03-06 | 2006-03-06 | Apparatus and method for error correction code striping |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007243953A true JP2007243953A (ja) | 2007-09-20 |
Family
ID=38336224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007055713A Pending JP2007243953A (ja) | 2006-03-06 | 2007-03-06 | エラー補正コードストライピング |
Country Status (3)
Country | Link |
---|---|
US (2) | US7747925B2 (ja) |
JP (1) | JP2007243953A (ja) |
DE (1) | DE102007007546A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9495241B2 (en) | 2006-12-06 | 2016-11-15 | Longitude Enterprise Flash S.A.R.L. | Systems and methods for adaptive data storage |
US9116823B2 (en) * | 2006-12-06 | 2015-08-25 | Intelligent Intellectual Property Holdings 2 Llc | Systems and methods for adaptive error-correction coding |
WO2008070813A2 (en) | 2006-12-06 | 2008-06-12 | Fusion Multisystems, Inc. (Dba Fusion-Io) | Apparatus, system, and method for a front-end, distributed raid |
US9519540B2 (en) | 2007-12-06 | 2016-12-13 | Sandisk Technologies Llc | Apparatus, system, and method for destaging cached data |
US7836226B2 (en) | 2007-12-06 | 2010-11-16 | Fusion-Io, Inc. | Apparatus, system, and method for coordinating storage requests in a multi-processor/multi-thread environment |
US8902653B2 (en) | 2011-08-12 | 2014-12-02 | Micron Technology, Inc. | Memory devices and configuration methods for a memory device |
US10198314B2 (en) * | 2013-05-23 | 2019-02-05 | Rambus Inc. | Memory device with in-system repair capability |
US20180203625A1 (en) * | 2017-01-19 | 2018-07-19 | Cnex Labs, Inc. | Storage system with multi-dimensional data protection mechanism and method of operation thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7055082B2 (en) * | 2002-10-29 | 2006-05-30 | Victor Company Of Japan, Ltd. | Information recording and reproducing apparatus |
JPWO2004051650A1 (ja) * | 2002-11-29 | 2006-04-06 | 富士通株式会社 | データ記録再生装置及び、データ記録再生方法 |
US7395488B2 (en) * | 2004-12-29 | 2008-07-01 | Zoran Corporation | System and method for efficient use of memory device bandwidth |
US7444579B2 (en) * | 2005-04-28 | 2008-10-28 | Micron Technology, Inc. | Non-systematic coded error correction |
-
2006
- 2006-03-06 US US11/368,140 patent/US7747925B2/en active Active
-
2007
- 2007-02-15 DE DE102007007546A patent/DE102007007546A1/de not_active Withdrawn
- 2007-03-06 JP JP2007055713A patent/JP2007243953A/ja active Pending
-
2009
- 2009-07-07 US US12/459,679 patent/US20100017682A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20070220396A1 (en) | 2007-09-20 |
DE102007007546A1 (de) | 2007-09-13 |
US20100017682A1 (en) | 2010-01-21 |
US7747925B2 (en) | 2010-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101531774B1 (ko) | 통합된 데이터 및 헤더 보호를 포함하는 인코드된 데이터의 디코딩 | |
KR100415136B1 (ko) | 에러정정방법,에러정정장치,데이터판독장치,및데이터맵핑방법 | |
US7188295B2 (en) | Method and apparatus for embedding an additional layer of error correction into an error correcting code | |
JP2007243953A (ja) | エラー補正コードストライピング | |
US8429489B2 (en) | Data retrieval from a storage device using a combined error correction and detection approach | |
US20080201625A1 (en) | Error correction system and method | |
KR20010080966A (ko) | 에러 정정 및 검출용 신호 프로세서 | |
JP2009295273A (ja) | 誤り訂正符号エンティティのための消失訂正のコンピュータ実現化方法 | |
US6378100B1 (en) | Method and apparatus for encoding multiword information with error locative clues directed to low protectivity words | |
JP2002509331A5 (ja) | ||
US7340663B2 (en) | Method and apparatus for embedding an additional layer of error correction into an error correcting code | |
US6138263A (en) | Error correcting method and apparatus for information data having error correcting product code block | |
JP4674371B2 (ja) | エラー訂正デコーディング方法およびその装置 | |
CN102981924B (zh) | 适用于动态编码的数据存储方法及装置 | |
US6615384B1 (en) | Encoding/decoding method and apparatus and disk storage device | |
JP2021033530A (ja) | メモリシステム | |
US6694473B1 (en) | Parallel signal decoding method | |
JPH07112160B2 (ja) | 誤り訂正符号の復号方法 | |
JP2008140474A (ja) | 光ディスク装置 | |
JPH07114371B2 (ja) | 復号装置 | |
JPH0783276B2 (ja) | 誤り訂正符号の復号方法 | |
KR20040067103A (ko) | 고밀도 광디스크의 에러정정 블록 엔코딩 및 디코딩 방법 | |
JPH10116478A (ja) | エラー訂正方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071109 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071116 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071126 |