JP2007242848A - Manufacturing method and treating apparatus for substrate - Google Patents
Manufacturing method and treating apparatus for substrate Download PDFInfo
- Publication number
- JP2007242848A JP2007242848A JP2006062495A JP2006062495A JP2007242848A JP 2007242848 A JP2007242848 A JP 2007242848A JP 2006062495 A JP2006062495 A JP 2006062495A JP 2006062495 A JP2006062495 A JP 2006062495A JP 2007242848 A JP2007242848 A JP 2007242848A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- atmospheric pressure
- pressure plasma
- oxide
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、モリブデンを含む層が形成された基板の製造方法及び基板処理装置に関する。 The present invention relates to a method for manufacturing a substrate on which a layer containing molybdenum is formed and a substrate processing apparatus.
近年、液晶表示装置用薄膜トランジスタ(以下、TFTと示す)の電極及び配線材料は、従来のクロム(以下、Crと示す)系材料から配線抵抗の低いアルミニウム(以下、Alと示す)系やモリブデン(以下、Moと示す)系の材料が使用されている。しかし、Moは酸化されやすく、Mo酸化物は水等に容易に溶けるという性質を有している。従って、MoをTFTの電極等に使用する場合、Mo表面に生成されたMo酸化物(MoOx)が洗浄工程において洗浄液に溶け出すという問題が生じる。洗浄液に溶け出したMo酸化物が、基板乾燥後TFTに再付着するという二次汚染が生じ、表示ムラ等TFTの機能不良の原因となっている。 In recent years, electrodes and wiring materials of thin film transistors for liquid crystal display devices (hereinafter referred to as TFTs) have been changed from conventional chromium (hereinafter referred to as Cr) materials to aluminum (hereinafter referred to as Al) or molybdenum (hereinafter referred to as Al) materials having low wiring resistance. Hereinafter, a material of Mo) is used. However, Mo is easily oxidized, and Mo oxide has a property of being easily dissolved in water or the like. Therefore, when Mo is used for an electrode of a TFT or the like, there arises a problem that Mo oxide (MoO x ) generated on the Mo surface is dissolved in the cleaning liquid in the cleaning process. The secondary contamination that Mo oxide dissolved in the cleaning liquid re-adheres to the TFT after drying the substrate occurs, which causes malfunction of the TFT such as display unevenness.
上記問題について、逆スタッガ−ト型a−Si(amorphous Silicon)TFTの断面構造を例にとり、図5に従って説明する。逆スタッガート型a−SiTFTは、液晶表示装置用TFTとして最も多く製造される構造である。 The above problem will be described with reference to FIG. 5, taking the cross-sectional structure of an inverted staggered a-Si (amorphous silicon) TFT as an example. The inverted staggered a-Si TFT has the most manufactured structure as a TFT for a liquid crystal display device.
図5に示すように逆スタッガ−ト型a−SiTFT121は、ガラスなどにより形成された基板122上にゲート電極層123を形成した後、ゲート絶縁層124、半導体層125、およびオーミックコンタクト層126を連続成膜しパターニングする。半導体層125は、チャネル層として形成され、アモルファスシリコン(a−Si)を材料とする。また、オーミックコンタクト層126は、半導体層125と電極とのオーミックコンタクトとして形成され、低抵抗アモルファスシリコン(n+a−Si)を材料とする。その後、ソース電極層127及びドレイン電極層128として、Moを含有する材料を成膜し、パターニングする。パターニング後、ソース電極層127及びドレイン電極層128の形成に用いたレジストを除去する。
As shown in FIG. 5, the inverted staggered a-Si TFT 121 includes a
ソース電極層127及びドレイン電極層128表面にMoが含まれる場合、酸化によって電極層表面にMo酸化物が生成される。このMo酸化物は、水やアルカリ性の液体などに対して溶解しやすい性質を持つ。従って、ソース電極層127及びドレイン電極層128形成後にレジスタを除去する純水洗浄の際、洗浄液にMo酸化物が溶け出す場合がある。その後、洗浄液に浸漬したTFT121を乾燥すると、TFT121上にMo酸化物130が析出する。
When Mo is contained in the surfaces of the
析出したMo酸化物130が、図5に示すようにTFT121のチャネル表面に付着すると、Mo酸化物130を介して表面リーク電流が流れやすくなる。従って、TFT121のオン/オフ制御ができなくなり、電流−電圧特性が低下する。その結果、TFT121を使用した液晶表示装置の画像ムラなどの画像欠陥が生じるという問題が生ずる。
When the deposited
Mo酸化膜の付着を解決する技術が、特許文献1に開示されている。図6は、その実施形態の模式図を示したものである。図6に示すように、表面にMo酸化物130が形成された基板上に、ヘキサメチルジシラザン((CH3)3SiNHSi(CH3)3)を塗布して加熱させることにより、基板表面の水酸基(OH)と反応し、アンモニア(NH4)を発生させる。このアンモニアとMo酸化物130が結合し、(NH4)2Mo3O10となり、Mo酸化物130を除去することができる。Moを含む配線131を形成した後、洗浄処理を行う前にMo酸化物130を除去することによって、Mo酸化物130による表示欠陥を防止する。
A technique for solving the adhesion of the Mo oxide film is disclosed in
また、特許文献2では、Moによって形成されたソース電極層及びドレイン電極層上に残留した有機物を除去する技術が開示されている。この有機物は、ソース電極層及びドレイン電極層上に形成された有機絶縁膜の残留物であり、有機絶縁膜の開口部に残留した有機物を酸素プラズマによって除去するという技術が開示されている。上述したようにMo配線より溶け出したMo酸化物を除去する技術とは異なる。 Patent Document 2 discloses a technique for removing organic substances remaining on the source and drain electrode layers formed of Mo. This organic substance is a residue of the organic insulating film formed on the source electrode layer and the drain electrode layer, and a technique is disclosed in which the organic substance remaining in the opening of the organic insulating film is removed by oxygen plasma. As described above, this is different from the technique for removing the Mo oxide dissolved from the Mo wiring.
また、特許文献3では、MoとAl系金属との二層構造のソース電極層及びドレイン電極層において、Mo成膜時に窒素を添加する技術について開示されている。Moに窒素を添加することにより、MoとAl系金属とのエッチングレートを近くさせ、二層同時にエッチングできるようにするものである。従って、上述したようにMo配線より溶け出したMo酸化物を除去する技術とは異なる。
特許文献1の構成によって、析出したMo酸化物を除去することで表示品質の低下を防止することができる。しかしながら、この方法は、通常の薄膜パターン形成のための工程に対して、Mo酸化膜の除去のための処理工程を追加することになる。従って、製造処理工程数を増やす結果となり、製造の生産性が低下するという問題が生じる。
With the configuration of
また、Mo酸化物を除去した後も、Moを含む層が短時間でも大気中に放置された場合、表面に再度Mo酸化物が生成されることがあり、Mo酸化物を完全に除去することができない。 In addition, even after removing the Mo oxide, if the Mo-containing layer is left in the atmosphere even for a short time, Mo oxide may be generated again on the surface, and the Mo oxide must be completely removed. I can't.
本発明は、工程数を増やすことなく、Mo酸化物を除去すると共にMo酸化物の基板への付着を抑制する基板の製造方法及び基板処理装置を提供することを目的とする。 An object of this invention is to provide the manufacturing method and substrate processing apparatus of a board | substrate which suppress the adhesion to the board | substrate of Mo oxide while removing Mo oxide, without increasing the number of processes.
本発明に係る基板の製造方法は、基板上にモリブデンを含む層を形成し、前記モリブデンを含む層が露出した状態において、前記基板に対し、少なくとも窒素ガスを用いた大気圧プラズマ処理を行うものである。 According to the substrate manufacturing method of the present invention, a layer containing molybdenum is formed on a substrate, and the substrate is subjected to atmospheric pressure plasma treatment using at least nitrogen gas in a state where the layer containing molybdenum is exposed. It is.
また、本発明に係る基板処理装置は、モリブデンを含む層が露出して形成された基板に対して、前記モリブデンを含む層に形成されたモリブデン酸化物を除去し、モリブデン窒化物を形成する大気圧プラズマ処理部を備えるものである。 Further, the substrate processing apparatus according to the present invention removes molybdenum oxide formed on the molybdenum-containing layer from the substrate formed by exposing the molybdenum-containing layer to form molybdenum nitride. An atmospheric pressure plasma processing unit is provided.
また、本発明に係る配線基板は、基板上に形成されたモリブデンを含む層において、前記モリブデンを含む層の表面に形成されたモリブデン窒化物を有するものである。 The wiring board according to the present invention includes molybdenum nitride formed on the surface of the layer containing molybdenum in the layer containing molybdenum formed on the substrate.
本発明によれば、工程数を増やすことなく、Mo酸化物を除去すると共にMo酸化物の基板への付着を抑制する基板の製造方法及び基板処理装置を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method and substrate processing apparatus of a board | substrate which suppress the adhesion to the board | substrate of Mo oxide while removing Mo oxide can be provided, without increasing the number of processes.
以下に、本発明の好ましい実施の形態を説明する。説明の明確化のため、以下の記載および図面は、適宜、省略および簡略化がなされている。また、説明の明確化のため、必要に応じて重複説明は省略されている。 The preferred embodiments of the present invention will be described below. For clarity of explanation, the following description and drawings are omitted and simplified as appropriate. For the sake of clarification, duplicate explanation is omitted as necessary.
実施の形態1
始めに、本実施の形態に係る液晶表示装置(不図示)について説明する。まず、ガラス基板にTFTと各電極線、および蓄積容量を形成したTFTアレイ基板と、ガラス基板にコモン電極およびR(赤)、G(緑)、B(青)のカラーフィルタを形成した対向基板とを、シール剤を用いて貼り合わせる。その後、それらの基板の隙間に液晶を注入し、注入口を封止剤で封じて液晶パネルを形成する。次に、駆動用LSIやパネル制御用ICが実装された駆動回路基板を液晶パネルに接続する。更に、バックライトユニットをTFTアレイ基板の背部に配置して、液晶表示装置が完成する。この液晶表示装置は、駆動回路によって駆動された液晶パネルが、バックライトユニットからの光の透過を制御することによって、画像を表示することができる。
First, a liquid crystal display device (not shown) according to the present embodiment will be described. First, a TFT array substrate in which TFTs and electrode lines and storage capacitors are formed on a glass substrate, and a counter substrate in which common electrodes and R (red), G (green), and B (blue) color filters are formed on the glass substrate Are bonded together using a sealant. Thereafter, liquid crystal is injected into the gap between the substrates, and the injection port is sealed with a sealant to form a liquid crystal panel. Next, the driving circuit board on which the driving LSI and the panel control IC are mounted is connected to the liquid crystal panel. Further, the backlight unit is disposed on the back of the TFT array substrate, and the liquid crystal display device is completed. In this liquid crystal display device, an image can be displayed by a liquid crystal panel driven by a drive circuit controlling transmission of light from the backlight unit.
次に、TFTアレイ基板の製造方法を、図1に従って説明する。図1は、画素電極部分を含めたTFT21の構成を示す断面図が示されるが、その他の部分は省略した。まず、例えば光透過性のガラス、ポリカーボネート、アクリル樹脂等により形成された基板22を純水又は酸等を用いて洗浄する。次に、ゲート電極層23を形成する。具体的には、基板22上に、例えばモリブデンタンタル(MoTa)の膜をスパッタリング法により成膜する。次に、MoTaの膜上にフォトレジストを塗布し、ベーク後に所定のパターン形状のマスキングをして露光処理をする。その後、例えば有機アルカリ系の現像液で現像をしてフォトレジストをパターニングする。次に、例えばリン酸および硝酸の混合溶液を用いて、ウエットエッチングを行う。これにより、MoTa膜が、所望のパターン形状に形成される。そして、フォトレジストを基板22上から除去し、フォトレジストが除去された基板22を洗浄する。以上の工程を経て、基板22上に、ゲート電極層23形成され、このゲート電極層23がゲート配線として利用される。
Next, a manufacturing method of the TFT array substrate will be described with reference to FIG. FIG. 1 is a cross-sectional view showing the configuration of the
次に、化学気相成膜(CVD)法を用いて、ゲート絶縁層24を基板22上のゲート電極層23を覆うように成膜する。同様に、このゲート絶縁層24上に積層して半導体層25の材料であるアモルファスシリコン膜を成膜する。更に、このアモルファスシリコン層にイオンドープしてn+アモルファスシリコン膜を形成し、オーミックコンタクト層26を形成する。この積層の上にレジストパターンを形成し、ドライエッチングを行う。n+アモルファスシリコン膜、アモルファスシリコン膜、窒化シリコン(SiN)膜をエッチングして、所望のパターン形状に形成する。そして、フォトレジストを基板22上から除去し、フォトレジストが除去された基板22を洗浄する。以上の工程を経て、基板22上に、半導体層25、ゲート絶縁層24およびオーミックコンタクト層26が形成される。
Next, the
次に、ソース電極層27及びドレイン電極層28を形成する。まず、ソース電極層27及びドレイン電極層28を形成する金属膜をスパッタリング法により成膜する。例えば、Mo−Al−Mo積層膜を基板上に形成する。その積層膜上にレジストパターンを形成した後に、ドライエッチングにてチャネルエッチを行う。これにより、Mo−Al−Mo積層膜が、所望のパターン形状に形成され、ソース電極層27及びドレイン電極層28がソース配線として利用される配線を形成する。そして、フォトレジストを基板22上から除去し、フォトレジストが除去された基板22を洗浄する。具体的な洗浄方法については以降に詳述するが、この段階でMoを含む配線の表面に窒化物を形成するための処理が行われる。
Next, the
続いて、ソース電極層27及びドレイン電極層28の上からパッシベーション膜29を形成する。パッシベーション膜29は、ソース電極層27及びドレイン電極層28を覆うように形成される。まず、パッシベーション膜29の材料である窒化シリコン(SiN)膜を、例えばCVD法により基板22上に成膜する。その上にレジストパターンを形成し、フッ素(F)系ガスなどを使用してドライエッチングを行う。これによって、パッシベーション膜29中に、コンタクトホール31を形成する。そして、フォトレジストを基板22上から除去し、フォトレジストが除去された基板22を洗浄する。
Subsequently, a
次に、画素電極を形成する。まず、基板22上に、画素電極の材料となる透明導電膜(例えばITO膜)を、スパッタリングにより成膜する。このとき、コンタクトホール31の内側にもITO膜が成膜され、ドレイン電極層28とITO膜とが接続される。次に、レジストパターンを形成し、ウエットエッチィングを行う。これによって、ITO膜を所望のパターン形状に形成する。フォトレジストを基板22上から除去し、フォトレジストが除去された基板22を洗浄する。以上の工程を経て、液晶表示装置用TFTアレイ基板が完成する。
Next, a pixel electrode is formed. First, a transparent conductive film (for example, an ITO film) serving as a material for the pixel electrode is formed on the
図2を参照し、TFT21製造に係るレジスト除去及び洗浄方法について詳細に説明する。図2は、本実施形態に係る基板処理装置の構成図である。図2は、ローダ11、入口コンベア12、剥離処理ユニットA13、剥離処理ユニットB14、洗浄ユニット15、乾燥ユニット16、出口コンベア17、アンローダ18、及び大気圧プラズマ処理部19を有する基板処理装置1である。本実施形態では、TFT製造工程の中でも、Moを含む配線層を形成後、Moを含む層が露出した状態で行うレジスト除去及び洗浄工程を対象とする。
With reference to FIG. 2, the resist removal and cleaning method for manufacturing the
始めに、ローダ11にTFT21が形成された基板(以下、TFT基板と称す)を収納したカセットを設置する。TFT基板は、ロボット等の移動手段によって抜き取られ、入口コンベア12へ移載される。その後、剥離処理ユニットA13及び剥離処理ユニットB14にて、TFT基板を剥離液に浸漬する。これにより、TFT基板上に残ったレジスト残渣が除去される。そして、洗浄ユニット15にて、TFT基板を純水洗浄することにより、剥離液を洗い流す。次に、乾燥ユニット16にて、TFT基板を乾燥させた後、出口コンベア17までTFT基板が搬送される。その際、出口コンベア17を通過するTFT基板に大気圧プラズマ処理部19で大気圧プラズマ処理を実施する。大気圧プラズマ処理されたTFT基板はアンローダ18のカセットにロボット等の移動手段によって収納される。これら一連の洗浄動作は、自動的に行われることが可能であり、図示しないコントローラによって制御される。もちろん、一連の作業を手動にて行うことも可能である。
First, a cassette containing a substrate on which the
剥離処理ユニットA13及び剥離処理ユニットB14では、TFT基板に残ったレジスト残渣をレジスト剥離液に浸漬して取り除く。レジスト剥離液は、配線材料や化学的耐性の低い材料を劣化させずに、微細な箇所に残るレジスト残渣を短時間に除去する。レジスト剥離液は、アセトン及びアルコール等による有機洗浄液や、過酸化水素水やアンモニア系溶剤等による酸アルカリ洗浄液等多数の種類を有す。各レジストには種類によって指定剥離液があるため、剥離処理ユニットを複数設け、レジスト毎に使い分けることが可能である。また、複数の剥離処理ユニットに同じ剥離液を注入し、粗洗浄と仕上げ洗浄とに分割することも可能である。 In the peeling processing unit A13 and the peeling processing unit B14, the resist residue remaining on the TFT substrate is removed by dipping in a resist stripping solution. The resist stripping solution removes resist residues remaining in fine locations in a short time without degrading the wiring material or the material having low chemical resistance. There are many types of resist stripping solutions such as an organic cleaning solution using acetone and alcohol, and an acid-alkali cleaning solution using hydrogen peroxide solution or ammonia solvent. Since each resist has a designated stripping solution depending on the type, a plurality of stripping processing units can be provided and used separately for each resist. It is also possible to inject the same stripping solution into a plurality of stripping processing units and divide into rough cleaning and finish cleaning.
洗浄ユニット15では、TFT基板表面に付着したレジスト剥離液や、パーティクル等の異物を洗浄液により取り除く。本実施形態では、洗浄液として純水を使用する。純水は、不純物を出来得る限り除去したものであり、イオン交換水又は脱イオン水とも呼ばれる。一般的な半導体製造プロセスでは、電気伝導率を1×10−6S/cm程度以下まで下げた水が使用される。回路の集積度によっては、電気伝導率を6×10−8S/cm以下まで下げた、更に高純度な純水を使用することがある。
In the
大気圧プラズマ処理部19では、通常真空下でしか発生できないグロー放電状態を特殊な手法により大気圧下で発生させる。大気圧プラズマ処理部19では、それにより生じたプラズマ活性種を用いて、有機物除去等の洗浄が行われる。大気圧プラズマ処理では、表面層が除去され、化学組成及び構造が変化した新しい表面層が形成される。大気圧プラズマ処理は、表面に凹凸形状を形成する粗面効果や表面処理等の活性効果を利用して接着性を向上させることができる。また、CVD法等への適用に代表されるように成膜への応用も可能である。
In the atmospheric pressure
図3に大気圧プラズマ処理部19の構成例を示す。大気圧プラズマ処理部19は、例えば、ガスが導入されたチャンバー34内に、電源印加用電極33及び接地電極35等を有している。大気圧プラズマ処理部19の構成については、当業者によって考えうる他の構造を用いることも可能である。酸素や窒素等のプラズマ生成用の混合ガスをチャンバー34に導入し、ガスに電圧を印加してプラズマ37を発生させる。発生したプラズマ37が大気圧プラズマ処理部19の直下を搬送されていくTFT基板36に衝突することにより、TFT基板36上の有機物等を除去するものである。プラズマ生成用のガスには、酸素や窒素の他に、アルゴン、ヘリウム、及び空気等を使用することができる。本実施形態では、窒素及び酸素を使用する。大気圧プラズマ処理部19は、出口コンベア17に配設されているが、レジスト除去後の基板搬送経路であればどの位置に配設されることも可能である。
FIG. 3 shows a configuration example of the atmospheric pressure
本実施形態では、大気圧プラズマ処理部19による大気圧プラズマ処理の条件の一例を、窒素流量400L/min、酸素流量1.69×10−1Pa・m3/sec(100SCCM)の混合ガスを使用し、基板と電極間距離を3mm、基板搬送速度1m/minとする。上記処理条件によって大気圧プラズマ処理をすることで、ソース電極層27及びドレイン電極層28の表面に形成されたMo酸化物を除去すると共に、ソース電極層27及びドレイン電極層28の表面にMo窒化物(以下、MoNx層と称す)を生成する。なお、上記処理条件の値は、基板の搬送方向と垂直方向の基板寸法が400mmの場合の値であり、基板の寸法を増大させたい場合は電極の長さも長くする必要がある。また、それに従い、窒素流量や酸素流量も適宜増やす必要がある。
In the present embodiment, an example of conditions of atmospheric pressure plasma processing by the atmospheric pressure
Moを含有するソース電極層27及びドレイン電極層28は、パターンからレジストを剥離した直後から、大気中の酸素により表面にMo酸化物が形成される。ここで、大気圧プラズマ処理部19による大気圧プラズマ処理をすることにより、表層に形成されたMo酸化物が除去され、新たにMoNx層が形成される。図4は、図1の一部を拡大した断面図である。図4に示すように、Moを含有するソース電極層27及びドレイン電極層28の表層には、大気圧プラズマ処理を実施することにより、MoNx層32が生成される。従って、大気圧プラズマ処理後、大気中にTFT基板が放置されたとしても、Mo表面にMoNx層が形成されているため、Mo酸化物の形成が抑制される。ここで重要なのは、NoNx層を形成するために、大気圧プラズマ処理では、少なくとも窒素を使用する必要がある。
In the
例えば、ソース電極層27及びドレイン電極層28を形成し、レジストを剥離した後、大気圧プラズマ処理を実施した場合、その次のパッシベーション膜の成膜前洗浄にて純水洗浄を実施しても、洗浄液にMo酸化物の溶け出しは発生しない。即ち、ソース電極層27及びドレイン電極層28の表面には、大気圧プラズマ処理によるMoNx層が形成されているからである。
For example, when the atmospheric pressure plasma treatment is performed after the
また、パッシベーション膜29にドレイン電極層28とITO膜との接続用コンタクトホール31等をパターニングし、レジストを剥離した後にも洗浄工程が実施される。しかし、ドレイン電極層28の表面には既に大気圧プラズマ処理によるMoNx層が形成されているため、洗浄液にMo酸化物の溶け出しは発生しない。なお、MoNx層は、導電性を有す層であることが必要である。
The cleaning process is also performed after patterning the
更に、その後のITO膜の成膜前洗浄においても、洗浄工程が実施されるが、同様に、洗浄液にMo酸化物の溶け出しは発生しない。このように、大気圧プラズマ処理実施後は、Moを含む層にMoNx層が形成しMo酸化物の生成が抑制されるため、基板の純水洗浄時において、Mo酸化物が洗浄液に溶け出すことを防止できる。従って、洗浄後の乾燥工程時において、TFT21上にMo酸化物の析出が発生しない。その結果、析出したMo酸化物によるTFT21の表面リーク電流が発生することなく、液晶表示装置の画像ムラ等の表示欠陥を防ぐことができる。
Further, in the subsequent cleaning before forming the ITO film, the cleaning process is performed, but similarly, Mo oxide does not dissolve in the cleaning liquid. As described above, after the atmospheric pressure plasma treatment is performed, the MoNx layer is formed on the Mo-containing layer and the generation of Mo oxide is suppressed, so that the Mo oxide is dissolved in the cleaning liquid during the pure water cleaning of the substrate. Can be prevented. Therefore, no Mo oxide precipitates on the
なお、本実施形態では、大気圧プラズマ処理をソース電極層27及びドレイン電極層28のレジスト剥離工程後に実施したが、パッシベーション膜29の成膜前洗浄工程の最後に実施することも可能である。同様に、パッシベーション膜29のレジスト剥離工程後に実施することも可能である。更に、その後のITO膜等の成膜前洗浄工程の最後に大気圧プラズマ処理を実施することも可能である。
In this embodiment, the atmospheric pressure plasma treatment is performed after the resist stripping process of the
以上のような構成により、配線材料にMoを含有する金属を用いた場合でも、TFT21に析出したMo酸化物を除去することが出来ると同時に、Mo表面にMoNx層が形成されることで、Mo酸化物の形成を抑制することができる。その結果、洗浄工程で溶け出したMo酸化物がTFT21に再付着することなく、電気特性の良好なTFT21を得ることができる。
With the configuration as described above, even when a metal containing Mo is used as the wiring material, Mo oxide deposited on the
また、以上のような構成により、レジスト剥離及び洗浄工程における一連の作業の中で大気圧プラズマ処理が実施できる。従って、製造工程数を増やすことなくMo酸化物の除去や洗浄液へのMo酸化物の溶け出しをなくすことができる。 In addition, with the above configuration, atmospheric pressure plasma treatment can be performed in a series of operations in the resist stripping and cleaning steps. Therefore, removal of Mo oxide and dissolution of Mo oxide into the cleaning liquid can be eliminated without increasing the number of manufacturing steps.
また、洗浄液へのMo酸化物の溶け出しを抑制することにより、洗浄液の交換頻度が少なくなり、洗浄液の材料コスト及び交換による人件費を削減することができる。 Moreover, by suppressing the dissolution of Mo oxide into the cleaning liquid, the replacement frequency of the cleaning liquid is reduced, and the material cost of the cleaning liquid and the labor cost due to the replacement can be reduced.
なお、本発明は、上記の実施形態に限定されるものではない。本発明の範囲において、上記の実施形態の各要素を、当業者であれば容易に考えうる内容に変更、追加、変換することができる。例えば、上記の実施形態は、ソース電極層及びドレイン電極層電極層にMo材料を使用する場合において説明したが、他配線にMo材料を用いた場合でも同様のことが可能である。更に、ソース電極層及びドレイン電極層が、Mo−Al−Mo積層膜の場合について説明したが、Moの単層膜やMoを含む他の膜構成でも同様の効果を奏することが可能である。 In addition, this invention is not limited to said embodiment. Within the scope of the present invention, each element of the above-described embodiment can be changed, added, or converted into contents that can be easily considered by those skilled in the art. For example, although the above embodiment has been described in the case where Mo material is used for the source electrode layer and the drain electrode layer electrode layer, the same is possible even when Mo material is used for other wiring. Furthermore, although the case where the source electrode layer and the drain electrode layer are Mo—Al—Mo laminated films has been described, the same effect can be obtained with a Mo single layer film or other film configurations including Mo.
また、液晶表示装置におけるTFTアレイ基板に限らず、Mo酸化物を使用した基板製造に関して、同様のことが可能である。更に、液晶表示装置におけるTFTアレイ基板の製造工程を例として本発明の好適な実施形態を説明したが、その他の表示装置への適用や、ソース電極層及びドレイン電極層以外の配線への適用も可能である。即ち、液晶表示装置に限定されることなくMoを含む層を有する基板の製造一般に適用することが可能である。 In addition, not only the TFT array substrate in the liquid crystal display device, but the same can be applied to the substrate manufacturing using Mo oxide. Furthermore, the preferred embodiment of the present invention has been described by taking the manufacturing process of the TFT array substrate in the liquid crystal display device as an example. Is possible. That is, the present invention is not limited to a liquid crystal display device and can be generally applied to manufacture of a substrate having a layer containing Mo.
1 基板処理装置、
11 ローダ、 12 入口コンベア、
13 剥離処理ユニットA、 14 剥離処理ユニットB、
15 洗浄ユニット、 16 乾燥ユニット、
17 出口コンベア、 18 アンローダ、
19 大気圧プラズマ処理部、
21 TFT、
22 基板、 23 ゲート電極層、
24 ゲート絶縁層、 25 半導体層、
26 オーミックコンタクト層、
27 ソース電極層、 28 ドレイン電極層、
29 パッシベーション膜、 31 コンタクトホール、
32 MoNx層、
33 電源印加用電極、 34 チャンバー、
35 接地電極、 36 TFT基板、 37 プラズマ
121 TFT、
122 基板、 123 ゲート電極層、
124 ゲート絶縁層、 125 半導体層、
126 オーミックコンタクト層、
127 ソース電極層、 128 ドレイン電極層、
129 パッシベーション膜、 130 Mo酸化物、
131 Moを含む配線
1 substrate processing equipment,
11 loader, 12 inlet conveyor,
13 Peeling treatment unit A, 14 Peeling treatment unit B,
15 washing unit, 16 drying unit,
17 outlet conveyor, 18 unloader,
19 Atmospheric pressure plasma treatment section,
21 TFT,
22 substrate, 23 gate electrode layer,
24 gate insulating layer, 25 semiconductor layer,
26 ohmic contact layer,
27 source electrode layer, 28 drain electrode layer,
29 passivation film, 31 contact hole,
32 MoNx layer,
33 electrode for power supply, 34 chamber,
35 Ground electrode, 36 TFT substrate, 37
122 substrate, 123 gate electrode layer,
124 gate insulating layer, 125 semiconductor layer,
126 ohmic contact layer,
127 source electrode layer, 128 drain electrode layer,
129 passivation film, 130 Mo oxide,
131 Mo wiring
Claims (8)
前記モリブデンを含む層が露出した状態において、前記基板に対し、少なくとも窒素ガスを用いた大気圧プラズマ処理を行う基板の製造方法。 Forming a layer containing molybdenum on the substrate;
A method for manufacturing a substrate, wherein the substrate is subjected to an atmospheric pressure plasma treatment using at least nitrogen gas in a state where the layer containing molybdenum is exposed.
前記モリブデンを含む層に形成されたモリブデン酸化物を除去し、モリブデン窒化物を形成する大気圧プラズマ処理部を備える基板処理装置。 For a substrate formed by exposing a layer containing molybdenum,
A substrate processing apparatus comprising an atmospheric pressure plasma processing unit for removing molybdenum oxide formed in the molybdenum-containing layer to form molybdenum nitride.
前記モリブデンを含む層の表面に形成されたモリブデン窒化物を有する配線基板。 In the layer containing molybdenum formed on the substrate,
A wiring board having molybdenum nitride formed on a surface of the layer containing molybdenum.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006062495A JP2007242848A (en) | 2006-03-08 | 2006-03-08 | Manufacturing method and treating apparatus for substrate |
TW096102450A TW200735373A (en) | 2006-03-08 | 2007-01-23 | Substrate manufacturing method and substrate processing device |
KR1020070021808A KR100879038B1 (en) | 2006-03-08 | 2007-03-06 | Method for manufacturing substrate and device for processing substrate |
CN 200710085723 CN101034659A (en) | 2006-03-08 | 2007-03-08 | Method of manufacturing basal plate and device for processing the basal plate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006062495A JP2007242848A (en) | 2006-03-08 | 2006-03-08 | Manufacturing method and treating apparatus for substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007242848A true JP2007242848A (en) | 2007-09-20 |
JP2007242848A5 JP2007242848A5 (en) | 2009-02-26 |
Family
ID=38588105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006062495A Withdrawn JP2007242848A (en) | 2006-03-08 | 2006-03-08 | Manufacturing method and treating apparatus for substrate |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2007242848A (en) |
KR (1) | KR100879038B1 (en) |
CN (1) | CN101034659A (en) |
TW (1) | TW200735373A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018181296A1 (en) * | 2017-03-29 | 2018-10-04 | シャープ株式会社 | Method for manufacturing channel-etch-type thin film transistor |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5794194B2 (en) * | 2012-04-19 | 2015-10-14 | 東京エレクトロン株式会社 | Substrate processing equipment |
KR102436641B1 (en) | 2015-10-23 | 2022-08-26 | 삼성디스플레이 주식회사 | Display device and manufacturing method thereof |
CN106711231A (en) * | 2017-01-13 | 2017-05-24 | 京东方科技集团股份有限公司 | Thin film transistor, preparation method of thin film transistor, display substrate and preparation method of display substrate |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3081954B2 (en) * | 1995-06-13 | 2000-08-28 | 日本プレシジョン・サーキッツ株式会社 | Method for manufacturing MOS transistor |
US5935648A (en) | 1997-03-28 | 1999-08-10 | The United States Of America As Represented By The Secretary Of The Air Force | High surface area molybdenum nitride electrodes |
US6291282B1 (en) * | 1999-02-26 | 2001-09-18 | Texas Instruments Incorporated | Method of forming dual metal gate structures or CMOS devices |
KR100604804B1 (en) * | 2000-04-17 | 2006-07-28 | 삼성전자주식회사 | Method for manufacturing multi-layer containing molybdenum-silicon thin films |
-
2006
- 2006-03-08 JP JP2006062495A patent/JP2007242848A/en not_active Withdrawn
-
2007
- 2007-01-23 TW TW096102450A patent/TW200735373A/en not_active IP Right Cessation
- 2007-03-06 KR KR1020070021808A patent/KR100879038B1/en not_active IP Right Cessation
- 2007-03-08 CN CN 200710085723 patent/CN101034659A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018181296A1 (en) * | 2017-03-29 | 2018-10-04 | シャープ株式会社 | Method for manufacturing channel-etch-type thin film transistor |
Also Published As
Publication number | Publication date |
---|---|
KR20070092121A (en) | 2007-09-12 |
KR100879038B1 (en) | 2009-01-15 |
CN101034659A (en) | 2007-09-12 |
TW200735373A (en) | 2007-09-16 |
TWI342071B (en) | 2011-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4667532B2 (en) | Method for manufacturing semiconductor device | |
JP2007256666A (en) | Substrate processing method and chemical used therefor | |
KR20120098412A (en) | Substrate cleaning apparatus, substrate cleaning method, display manufacturing apparatus and display manufacturing method | |
KR100879038B1 (en) | Method for manufacturing substrate and device for processing substrate | |
JP2001210693A (en) | Apparatus and method for manufacturing liquid crystal display | |
JP2007027768A (en) | Manufacturing method of tft substrate | |
JP2001044166A (en) | Method of forming conductive film pattern | |
JP2004064048A (en) | Contact hole forming method | |
JP4656843B2 (en) | Method for manufacturing semiconductor device | |
US6792957B2 (en) | Wet etching apparatus and method | |
JP5691357B2 (en) | Semiconductor device forming substrate manufacturing method and dry etching method | |
CN100477172C (en) | Substrate manufacturing method and substrate washing device | |
JP4248987B2 (en) | Method for manufacturing array substrate | |
JP2000144454A (en) | Equipment and method for wet etching | |
JPH06148660A (en) | Method and device for etching transparent conductive film | |
JPH10189532A (en) | Etching and stripping apparatus for substrate with formed amorphous silicon layer and its operating method | |
JP2004356598A (en) | Substrate processing method and manufacturing method of electro-optical device | |
JP2006332557A (en) | Film transistor and its manufacturing method | |
JP2002329701A (en) | Semiconductor substrate and display device using it, and manufacturing method and manufacturing apparatus for the semiconductor substrate and display device | |
JPH0888367A (en) | Manufacture of thin film device | |
JPH11253893A (en) | Washer | |
JP2020107713A (en) | Substrate processing apparatus and substrate processing method | |
KR20080046375A (en) | Method for cleaning the substrate including the intrinsic amorphous silicon layer | |
JPH04256324A (en) | Manufacture of thin-film semiconductor element | |
JP2009010051A (en) | Display device manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090109 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090109 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100304 |