JP2007226686A - クリティカルパス推定プログラム、推定装置、推定方法、および集積回路設計プログラム。 - Google Patents
クリティカルパス推定プログラム、推定装置、推定方法、および集積回路設計プログラム。 Download PDFInfo
- Publication number
- JP2007226686A JP2007226686A JP2006049347A JP2006049347A JP2007226686A JP 2007226686 A JP2007226686 A JP 2007226686A JP 2006049347 A JP2006049347 A JP 2006049347A JP 2006049347 A JP2006049347 A JP 2006049347A JP 2007226686 A JP2007226686 A JP 2007226686A
- Authority
- JP
- Japan
- Prior art keywords
- path
- paths
- evaluation value
- integrated circuit
- critical path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3315—Design verification, e.g. functional simulation or model checking using static timing analysis [STA]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/12—Timing analysis or timing optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】本発明のプログラムは、集積回路に対する論理記述と、評価の対象としての複数のパスとの入力をメモリから受け取る手順と、入力された各パスに対してパスの遅延を表すパス評価値を求める手順と、評価値の大きいパスをクリティカルパスとして推定する手順とを計算機に実行させる。
【選択図】図1
Description
(論理モジュール間配線数M×係数Km)+(物理階層間配線数N×係数Kn)+基本論理ゲート段数Gate Num ・・・・(1)
ここで論理モジュール間配線に対する係数Kmは論理モジュール間配線による遅延に相当する。Knは物理階層間配線による遅延の論理段数換算における係数であり、Gate Numはパスに含まれる基本ゲートの数である。例えばKmの値を1.2、Knの値を2.8とすると、図7のFF31からFF32までのパスには物理階層が2個、論理モジュールが3個、基本ゲートが11個含まれるために、配線考慮論理段数評価値は20.2となる。
本実施例は論理module、 物理階層の数とそれらの間の配線の数が同一であるという簡易な評価式の説明であるが同様の考え方で FFや各ゲートの物理/module階層Levelを考慮し全てのGate間の配線を論理構造から詳細に評価式で導き出す事は可能である。
ここでKfoはファンアウトの数による配線遅延分の論理段数換算係数であり、その値を例えば0.7とすると、図8に対する配線考慮論理段数評価値の値は25.1となる。
前記集積回路に対する論理記述と、前記与えられる複数のパスとの入力をメモリから受け取る手順と、
該与えられるパスのそれぞれに対して、パスの遅延を表すパス評価値を求める手順と、
該評価値によってパスの優先順位づけを行い、該評価値の大きいパスを前記クリティカルパスとして推定する手順とを計算機に実行させることを特徴とするクリティカルパス推定プログラム。
(付記2) 前記パス評価値を求める手順において、
前記パス内の基本ゲートの段数と、前記集積回路内で近接して配置される複数の基本ゲートから構成される論理モジュールに対する配線とを、前記パスの遅延要因として評価値を求めることを特徴とする付記1記載のクリティカルパス推定プログラム。
(付記3) 前記パス評価値を求める手順において、
前記パスが経由し、1回の処理で自動レイアウト設計が可能な規模としての物理階層に対する配線を、さらに前記パスの遅延要因として評価値を求めることを特徴とする付記2記載のクリティカルパス推定プログラム。
(付記4) 前記パス評価値を求める手順において、
前記パスが経由する前記物理階層の面積を、さらに前記パスの遅延要因として評価値を求めることを特徴とする付記3記載のクリティカルパス推定プログラム。
(付記5) 前記パス評価値を求める手順において、
前記パス内に含まれるゲートのファンアウトの数を、さらに前記パスの遅延要因として評価値を求めることを特徴とする付記2記載のクリティカルパス推定プログラム。
(付記6) 前記パス評価値を求める手順において、
前記パス内に含まれるゲートのファンアウト先のゲートの位置を、さらに前記パスの遅延要因として評価値を求めることを特徴とする付記2記載の集積回路設計プログラム。
(付記7) 前記パス評価値を求める手順において、
前記パスが含まれる前記論理モジュールの面積を、さらに前記パスの遅延要因として評価値を求めることを特徴とする付記2記載のクリティカルパス推定プログラム。
(付記8) 前記パス評価値を求める手順において、
前記パスに対応するクロック信号の周波数を、さらに前記パスの遅延要因として評価値を求めることを特徴とする付記2記載のクリティカルパス推定プログラム。
(付記9) 付記1に記載のクリティカルパス推定プログラムを用いる集積回路設計プログラムであって、
前記与えられる複数のパスとして、前記集積回路内の例外パスとして抽出されたパスを与える手順と、
該抽出された例外パスのうちで、前記クリティカルパスとして推定されたパスだけを例外パスとして取り扱い、前記集積回路のレイアウトを行う手順とを計算機に実行させることを特徴とする集積回路設計プログラム。
(付記10) 集積回路内のパスとして与えられる複数のパスのうちのクリティカルパスを推定する装置であって、
前記集積回路に対する論理記述と、前記与えられる複数のパスとの入力をメモリから受け取る入力手段と、
該与えられる複数のパスのそれぞれに対してパスの遅延を表すパス評価値を求める評価値算出手段と、
該評価値によってパスの優先順位づけを行い、評価値の大きいパスを前記クリティカルパスとして推定する優先順位づけ処理手段とを備えることを特徴とするクリティカルパス推定装置。
(付記11) 集積回路内のパスとして与えられる複数のパスのうちのクリティカルパスを推定する方法であって、
前記集積回路に対する論理記述と、前記与えられる複数のパスとの入力をメモリから受け取り、
該与えられるパスのそれぞれに対して、パスの遅延を表すパス評価値を求め、
該評価値によってパスの優先順位づけを行い、該評価値の大きいパスを前記クリティカルパスとして推定することを特徴とするクリティカルパス推定方法。
11 入力部
12 例外設定パス情報テーブル作成部
13 パス評価値算出部
14 優先順位づけ処理部
15 メモリ
20 チップ
21 論理モジュール
22 物理階層
24 論理モジュール間配線
25 物理階層間配線
31、32 フリップフロップ
33〜43、45〜49 基本ゲート
60 中央処理装置(CPU)
61 リード・オンリ・メモリ(ROM)
62 ランダム・アクセス・メモリ(RAM)
63 通信インターフェース
64 記憶装置
65 入出力装置
66 読み取り装置
67 バス
68 プログラム提供者
69 ネットワーク
70 可搬型記憶媒体
Claims (5)
- 集積回路内のパスとして与えられる複数のパスのうちのクリティカルパスを推定する計算機によって使用されるプログラムであって、
前記集積回路に対する論理記述と、前記与えられる複数のパスとの入力をメモリから受け取る手順と、
該与えられるパスのそれぞれに対して、パスの遅延を表すパス評価値を求める手順と、
該評価値によってパスの優先順位づけを行い、該評価値の大きいパスを前記クリティカルパスとして推定する手順とを計算機に実行させることを特徴とするクリティカルパス推定プログラム。 - 前記パス評価値を求める手順において、
前記パス内の基本ゲートの段数と、前記集積回路内で近接して配置される複数の基本ゲートから構成される論理モジュールに対する配線とを、前記パスの遅延要因として評価値を求めることを特徴とする請求項1記載のクリティカルパス推定プログラム。 - 請求項1に記載のクリティカルパス推定プログラムを用いる集積回路設計プログラムであって、
前記与えられる複数のパスとして、前記集積回路内の例外パスとして抽出されたパスを与える手順と、
該抽出された例外パスのうちで、前記クリティカルパスとして推定されたパスだけを例外パスとして取り扱い、前記集積回路のレイアウトを行う手順とを計算機に実行させることを特徴とする集積回路設計プログラム。 - 集積回路内のパスとして与えられる複数のパスのうちのクリティカルパスを推定する装置であって、
前記集積回路に対する論理記述と、前記与えられる複数のパスとの入力をメモリから受け取る入力手段と、
該与えられる複数のパスのそれぞれに対してパスの遅延を表すパス評価値を求める評価値算出手段と、
該評価値によってパスの優先順位づけを行い、評価値の大きいパスを前記クリティカルパスとして推定する優先順位づけ処理手段とを備えることを特徴とするクリティカルパス推定装置。 - 集積回路内のパスとして与えられる複数のパスのうちのクリティカルパスを推定する方法であって、
前記集積回路に対する論理記述と、前記与えられる複数のパスとの入力をメモリから受け取り、
該与えられるパスのそれぞれに対して、パスの遅延を表すパス評価値を求め、
該評価値によってパスの優先順位づけを行い、該評価値の大きいパスを前記クリティカルパスとして推定することを特徴とするクリティカルパス推定方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006049347A JP4644142B2 (ja) | 2006-02-24 | 2006-02-24 | クリティカルパス推定プログラム、推定装置、推定方法、および集積回路設計プログラム。 |
US11/468,900 US7493580B2 (en) | 2006-02-24 | 2006-08-31 | Critical path estimating program, estimating apparatus, estimating method, and integrated circuit designing program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006049347A JP4644142B2 (ja) | 2006-02-24 | 2006-02-24 | クリティカルパス推定プログラム、推定装置、推定方法、および集積回路設計プログラム。 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007226686A true JP2007226686A (ja) | 2007-09-06 |
JP4644142B2 JP4644142B2 (ja) | 2011-03-02 |
Family
ID=38445482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006049347A Expired - Fee Related JP4644142B2 (ja) | 2006-02-24 | 2006-02-24 | クリティカルパス推定プログラム、推定装置、推定方法、および集積回路設計プログラム。 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7493580B2 (ja) |
JP (1) | JP4644142B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012063886A (ja) * | 2010-09-14 | 2012-03-29 | Ricoh Co Ltd | 半導体集積回路の自動配置配線方法、レイアウト装置、自動配置配線プログラム、及び半導体集積回路 |
JP2017162200A (ja) * | 2016-03-09 | 2017-09-14 | 富士通株式会社 | 情報処理装置、設計支援方法、および設計支援プログラム |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8484008B2 (en) * | 2010-10-11 | 2013-07-09 | Lsi Corporation | Methods and systems for performing timing sign-off of an integrated circuit design |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0375875A (ja) * | 1989-08-17 | 1991-03-29 | Nec Corp | 遅延シミュレーション装置 |
JPH05151303A (ja) * | 1991-11-28 | 1993-06-18 | Hitachi Ltd | 階層間デイレイ配分方法 |
JPH07249058A (ja) * | 1994-03-14 | 1995-09-26 | Toshiba Corp | 集積回路設計装置 |
JPH09102547A (ja) * | 1995-10-06 | 1997-04-15 | Matsushita Electric Ind Co Ltd | 回路分割方法 |
JP2000068381A (ja) * | 1998-08-18 | 2000-03-03 | Nec Corp | Lsiの自動レイアウト方法、及びlsiの自動レイアウトプログラムを記録した記録媒体 |
JP2005149373A (ja) * | 2003-11-19 | 2005-06-09 | Fujitsu Ltd | フォールスパス検出プログラム |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5553002A (en) * | 1990-04-06 | 1996-09-03 | Lsi Logic Corporation | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, using milestone matrix incorporated into user-interface |
JPH06215061A (ja) | 1993-01-14 | 1994-08-05 | Hitachi Ltd | 半導体集積回路解析システム |
US6058252A (en) * | 1995-01-19 | 2000-05-02 | Synopsys, Inc. | System and method for generating effective layout constraints for a circuit design or the like |
US6412096B1 (en) * | 1999-04-30 | 2002-06-25 | International Business Machines Corporation | Method and apparatus for a hedge analysis technique for performance improvements of large scale integrated circuit logic design |
US6427226B1 (en) * | 1999-05-25 | 2002-07-30 | Advanced Micro Devices, Inc. | Selectively reducing transistor channel length in a semiconductor device |
US6539536B1 (en) * | 2000-02-02 | 2003-03-25 | Synopsys, Inc. | Electronic design automation system and methods utilizing groups of multiple cells having loop-back connections for modeling port electrical characteristics |
US6952812B2 (en) * | 2001-02-13 | 2005-10-04 | Freescale Semiconductor, Inc. | Design analysis tool for path extraction and false path identification and method thereof |
US6757877B2 (en) * | 2002-02-27 | 2004-06-29 | Lsi Logic Corporation | System and method for identifying and eliminating bottlenecks in integrated circuit designs |
US7350173B1 (en) * | 2002-06-11 | 2008-03-25 | Synplicity, Inc. | Method and apparatus for placement and routing cells on integrated circuit chips |
US20040019473A1 (en) * | 2002-07-24 | 2004-01-29 | Burden David C. | System and method of processing a circuit design via critical design paths |
US6813754B2 (en) * | 2002-11-05 | 2004-11-02 | Lattice Semiconductor Corporation | Placement processing for programmable logic devices |
US20050076319A1 (en) * | 2003-10-03 | 2005-04-07 | Chow Shau-Lim Stan | Pin assignment in block-based integrated circuit design methodologies |
JP2005308471A (ja) * | 2004-04-20 | 2005-11-04 | Matsushita Electric Ind Co Ltd | パスディレイテスト方法 |
US7246340B1 (en) * | 2004-05-18 | 2007-07-17 | Altera Corporation | Timing-driven synthesis with area trade-off |
JP4284235B2 (ja) * | 2004-06-07 | 2009-06-24 | 富士通株式会社 | 配線選択方法及び装置、配線選択プログラム及び配線選択プログラムを記録したコンピュータ読取可能な記録媒体、並びに、遅延改善方法 |
US7376924B2 (en) * | 2004-07-12 | 2008-05-20 | International Business Machines Corporation | Methods for placement which maintain optimized behavior, while improving wireability potential |
WO2006063359A2 (en) * | 2004-12-10 | 2006-06-15 | Anova Solutions, Inc. | Stochastic analysis process optimization for integrated circuit design and manufacture |
US7548842B2 (en) * | 2005-06-02 | 2009-06-16 | Eve S.A. | Scalable system for simulation and emulation of electronic circuits using asymmetrical evaluation and canvassing instruction processors |
WO2007002799A1 (en) * | 2005-06-29 | 2007-01-04 | Lightspeed Logic, Inc. | Methods and systems for placement |
JP4275659B2 (ja) * | 2005-09-26 | 2009-06-10 | 富士通株式会社 | 遅延解析プログラム、遅延解析装置、および遅延解析方法 |
US7363599B1 (en) * | 2005-10-04 | 2008-04-22 | Xilinx, Inc. | Method and system for matching a hierarchical identifier |
-
2006
- 2006-02-24 JP JP2006049347A patent/JP4644142B2/ja not_active Expired - Fee Related
- 2006-08-31 US US11/468,900 patent/US7493580B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0375875A (ja) * | 1989-08-17 | 1991-03-29 | Nec Corp | 遅延シミュレーション装置 |
JPH05151303A (ja) * | 1991-11-28 | 1993-06-18 | Hitachi Ltd | 階層間デイレイ配分方法 |
JPH07249058A (ja) * | 1994-03-14 | 1995-09-26 | Toshiba Corp | 集積回路設計装置 |
JPH09102547A (ja) * | 1995-10-06 | 1997-04-15 | Matsushita Electric Ind Co Ltd | 回路分割方法 |
JP2000068381A (ja) * | 1998-08-18 | 2000-03-03 | Nec Corp | Lsiの自動レイアウト方法、及びlsiの自動レイアウトプログラムを記録した記録媒体 |
JP2005149373A (ja) * | 2003-11-19 | 2005-06-09 | Fujitsu Ltd | フォールスパス検出プログラム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012063886A (ja) * | 2010-09-14 | 2012-03-29 | Ricoh Co Ltd | 半導体集積回路の自動配置配線方法、レイアウト装置、自動配置配線プログラム、及び半導体集積回路 |
JP2017162200A (ja) * | 2016-03-09 | 2017-09-14 | 富士通株式会社 | 情報処理装置、設計支援方法、および設計支援プログラム |
Also Published As
Publication number | Publication date |
---|---|
US7493580B2 (en) | 2009-02-17 |
US20070204247A1 (en) | 2007-08-30 |
JP4644142B2 (ja) | 2011-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7958470B1 (en) | Method and system for false path analysis | |
US8015522B2 (en) | System for implementing post-silicon IC design changes | |
CN106326510B (zh) | 验证时钟树延迟 | |
US8954915B2 (en) | Structured placement of hierarchical soft blocks during physical synthesis of an integrated circuit | |
US9098669B1 (en) | Boundary latch and logic placement to satisfy timing constraints | |
WO2014105804A1 (en) | Automatic clock tree routing rule generation | |
WO2014106038A1 (en) | Local clock skew optimization and incremental clock tree synthesis | |
US6851102B2 (en) | Method and program for supporting register-transfer-level design of semiconductor integrated circuit | |
Jung et al. | OpenDesign Flow Database: The infrastructure for VLSI design and design automation research | |
JP4644142B2 (ja) | クリティカルパス推定プログラム、推定装置、推定方法、および集積回路設計プログラム。 | |
US7512923B2 (en) | Automatic estimation method, apparatus, and recording medium | |
US20220327269A1 (en) | Computing device and method for detecting clock domain crossing violation in design of memory device | |
JP5447547B2 (ja) | マクロ遅延解析装置、マクロ境界パスの遅延解析方法、マクロ境界パスの遅延解析プログラム | |
US7275223B2 (en) | Facilitating high-level validation of integrated circuits in parallel with development of blocks in a hierarchical design approach | |
US8024681B2 (en) | Hierarchical HDL processing method and non-transitory computer-readable storage medium | |
US10255396B2 (en) | Graphical analysis of complex clock trees | |
Xiong et al. | Extended global routing with RLC crosstalk constraints | |
Plassan et al. | Improving the efficiency of formal verification: the case of clock-domain crossings | |
JP5849973B2 (ja) | データ処理装置、データ処理システム、データ処理方法、及びデータ処理プログラム | |
CN117907812B (zh) | 电路检测方法及装置、电子设备、存储介质、程序产品 | |
US11494540B1 (en) | Method, system, and computer program product for implementing electronic design closure with reduction techniques | |
JP2016134083A (ja) | 静的タイミング解析方法、静的タイミング解析装置及び自動配置配線装置 | |
Kumar et al. | Methodology for Timing Closure in VLSI Physical Design containing high clock to Q Memory Delay | |
Chandrasetty et al. | ASIC Design | |
Chan | Physical Design Methodologies for the More-than-Moore Era |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4644142 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |