JP2007225738A

JP2007225738A - 画像表示装置

Info

Publication number: JP2007225738A
Application number: JP2006044584A
Authority: JP
Inventors: Shinya Ono; 晋也小野; Koichi Miwa; 宏一三和; Takatoshi Tsujimura; 隆俊辻村; Yuichi Maekawa; 雄一前川
Original assignee: Eastman Kodak Co
Current assignee: Eastman Kodak Co
Priority date: 2006-02-21
Filing date: 2006-02-21
Publication date: 2007-09-06
Anticipated expiration: 2026-02-21
Also published as: JP5259925B2; US20070195019A1

Abstract

【課題】画素内に設置する素子の数を最小化し、歩留まりおよび表示品質の向上を図る。
【解決手段】ドライバー素子５のドレイン電極を正電源線１１に接続し、このドライバー素子５のソース電極には、発光選択素子３を介しカソードが負電極線１２に接続された発光素子４のアノードを接続する。信号選択素子７のドレインもしくはソース電極を輝度信号が伝達される信号線Ｄｉに接続し、この信号選択素子７のソースもしくはドレイン電極をＴＦＴ特性保持容量８を介しドライバー素子５のゲートに接続する。さらに、ドレインもしくはソース電極が前記ドライバー素子のドレイン電極に接続され、ソースもしくはドレイン電極が前記ドライバー素子のゲート電極に接続され、ゲート電極がリセット線に接続された第１スイッチング素子を設ける。
【選択図】図１

Description

本発明は、薄膜トランジスタ（ＴＦＴ）を用いてエレクトロルミネッセンス（ＥＬ）素子を駆動するアクティブマトリクス型有機ＥＬ表示装置に関する。

自ら発光する有機エレクトロルミネッセンス（ＥＬ）素子を用いた有機ＥＬ表示装置は、液晶表示装置で必要なバックライトが不要で装置の薄型化に最適であるとともに、視野角にも制限がないため、次世代の表示装置として期待されている。また、有機ＥＬ表示装置に用いられる有機ＥＬ素子は、各発光素子の輝度が流れる電流値により制御される点で、液晶セルが電圧により制御される液晶表示装置等とは異なる。

一般にアクティブマトリクス型有機ＥＬ表示装置は３つ以上のサブ画素で構成される画素が集まって構成されており、各サブ画素は赤、青、緑などを表示する機能を有している。このサブ画素はアノード電極とカソード電極に所定以上の電圧を印加することによりそれに応じた電流が流れて自ら発光する。

図５に従来のアクティブマトリクス型有機ＥＬ表示装置１００の構成を示す。正電源供給回路１０５からの正電源電圧は、正電源線１０９によって各画素１０２の各サブ画素１０１に供給される。また、負電源供給回路１０６からの負電源電圧は、負電源線１１０によって各画素１０２の各サブ画素１０１に供給される。また、サブ画素１０１の各列に対応して信号線１０７が設けられ、各サブ画素１０１に信号線駆動回路１０４から供給される表示用の電気信号（データ信号）を供給する。また、走査線駆動回路１０３からの走査線１０８がサブ画素１０１の行毎に配置されている。なお、この例では、行方向に並んだ３つのサブ画素１０１により画素１０２が構成されている。

各サブ画素１０１には、スイッチング素子１１４、静電容量１１３およびドライバー素子１１２からなる電流値制御部１１５と、発光素子１１１が設けられている。

そして、走査線１０８を選択レベルに設定することによって、スイッチング素子１１４がオンして、信号線１０７の電気信号が静電容量１１３に充電されてドライバー素子１１２のゲート電圧が決定され、そのゲート電圧に応じた電流が正電源線１０９からドライバー素子１１２、発光素子１１１を介し負電源線１１０に流れる。

このように、１画素あたり３つのサブ画素があるとするならば、１画素が合計９つの素子を備える。このように多数の素子が配列されることによって欠陥の発生確率が高くなる。

そこで、図６のような方式が提案された（特許文献１、２、３、非特許文献１（図５）を参照）。

正電源供給回路２０５からの正電源電圧は、正電源線２０９によって各画素２０２に供給される。また、負電源供給回路２０６からの負電源電圧は、負電源線２１０によって各画素２０２の各サブ画素２０１に供給される。また、画素２０２の各列に対応して信号線２０７が設けられ、各画素２０２に信号線駆動回路２０４から供給される表示用の電気信号を供給する。また、走査線駆動回路２０３からの走査線１０８が各行の画素２０２毎に配置されている。なお、この例では、１つの画素２０２が行方向に並んだ３つのサブ画素２０１を含んで構成されている。

各画素２０２は、スイッチング素子２１４、静電容量２１３およびドライバー素子２１２からなる電流値制御部２１５を含み、この電流値制御部２１５に３つのサブ画素２０１が接続されている。

各サブ画素２０１には、１つのドライバー素子２１２に接続された発光選択素子として機能するサブ画素選択素子２１５、発光素子２１１が設けられている。３つのサブ画素におけるサブ画素選択素子２１５Ｒ、２１５Ｇ、２１５Ｂが走査線駆動回路２０３からの選択制御線２０６Ｒ、２０６Ｇ、２０６Ｂによって順次オンされる。このように、１画素２０２に３つのサブ画素２０１が設けられ、各サブ画素において、駆動電流がサブ画素選択素子２１５Ｒ、２１５Ｇ、２１５Ｂを介し発光素子２１１Ｒ、２１１Ｇ、２１１Ｂにそれぞれ供給される。

この図６の回路は、図７の駆動波形のように、１フレームが３つのサブフレームに分割されており、各サブフレームにおいて、走査線２０８がＨレベルになり、その時の信号線２０７の信号が静電容量２１３に取り込まれ、対応する電流がドライバー素子２１２に流れ、これが選択制御線２０６によって選択されたサブ画素２０１に供給され発光することになる。

この方式によれば、電流値制御部２１５を画素２０２ごとに１つずつ設置し、画素内のサブ画素２０１で共有することにより素子数が図５の方式に比べて、ＴＦＴを１つ、静電容量を２つそれぞれ削減することができ、欠陥の発生確率を下げることが可能になった。

ここで、上記従来技術では、図７の駆動波形が示すように、１つの映像を表示するための最小単位である１フレームは少なくとも２つ以上のサブフレームから構成されている。そして、各サブフレームは単色の表示を行い、複数のサブフレームを高速に順次表示して色を重ねていくことにより、単位時間当たりの平均輝度に応じて任意の色および階調を表示する。

また、ドライバー素子２１２のしきい値電圧および移動度等が画素２０２毎に異なると、データ信号が同一でも駆動電流が異なってしまう。そこで、図８に示すようなドライバー素子のばらつきを補償する補償回路を導入した回路も提案されている（特許文献４、非特許文献１（図５（ｂ））参照）。

ここで重要なことは、補償回路を導入するしないに関わらず、サブ画素選択素子２１５は電流値制御部２１５と発光素子２１１の間に設置されていることである。特に補償回路を導入した場合は、サブ画素選択素子２１５にサブ画素２０１を選択する機能だけではなく、補償回路がドライバー素子２１２の特性を検出する工程で発光素子２１１へ電流が流れないように遮断する機能が必要なためである。すなわちこの２つの機能を実現するために別々にＴＦＴを設置するよりも、１つのＴＦＴに２つの機能を担わせることで、ＴＦＴの数をさらに削減することが可能になる。

図８の回路では、正電圧ＶＤＤは、正電源線３１１によって各画素３００に供給される。また、負電源電圧ＶＥＥは、負電源線３１２によって各画素３００の各サブ画素３０１（３０１ａ、３０１ｂ）に供給される。また、画素３００の各列に対応して信号線Ｄｉ（ｉは列番号）が設けられ、各画素３００にデータ信号を供給する。また、走査線Ｓｊが各行の画素３００毎に配置されている。なお、この例では、１つの画素３００が行方向に並んだ２つのサブ画素３０１（３０１ａ、３０１ｂ）を含んで構成されている。

各画素３００は、スイッチング素子３０４およびドライバー素子（ｐチャネル）３０５と、補償回路３１０を含み、このドライバー素子３０５に２つのサブ画素３０１ａ、３０１ｂが接続されている。

各サブ画素３０１ａ、３０１ｂには、１つのドライバー素子３０５に接続された画素選択素子３０２（３０２ａ、３０２ｂ）と、発光素子３０３（３０３ａ、３０３ｂ）が設けられている。２つのサブ画素におけるサブ画素選択素子３０２ａ、３０２ｂが選択制御線Ｅｊ，１、Ｅｊ，２（ｊは行番号）によって順次オンされる。

そして、スイッチング素子３０４と、ドライバー素子３０５のゲートとの間には、補償回路３１０が設けられている。スイッチング素子３０４の一端は信号線Ｄｉに接続され、他端が補償回路３１０に接続されるが、このスイッチング素子３０４の他端は、ドライバー特性保持容量３０８を介しドライバー素子３０５のゲートに接続されると共に、スイッチングＴＦＴ３０７および輝度信号保持容量３０９によって正電源線３１１に接続されている。また、ドライバー素子３０５のゲートはスイッチングＴＦＴ３０６によってドライバー素子３０５とサブ画素３０１ａ、３０１ｂの接続点に接続されている。また、スイッチングＴＦＴ３０７およびスイッチングＴＦＴ３０６のゲートにはリセット線Ｒｊが接続されている。

このような補償回路３１０を導入した画素回路における、サブ画素選択素子３０２の役割を説明するために、図８の画素回路の動作について図９のタイミングチャートを用いて説明する。図９におけるタイミングＡより前にリセット信号線Ｒを２つのスイッチングＴＦＴ３０６および３０７が導通状態となるような電位とする。すると輝度信号保持容量３０９は両端の電極がリセットされ、サブ画素選択素子３０２ｂは導通状態なので、ドライバー素子３０５のゲートは正電源線３１１の電位より十分低い電位となり、その電位差がドライバー特性保持容量３０８の両端に保持される。その後タイミングＡにおいて、サブ画素選択ＴＦＴ３０２ａおよび３０２ｂは共に非導通状態となるが、ドライバー素子３０５のソース・ゲート間にはドライバー特性保持容量３０８によって十分大きな電圧が印加されているので、導通状態を保持する。しかし、ドライバー素子３０５を介して正電源線３１１から流れる電流はスイッチングＴＦＴ３０６を介して、ドライバー特性保持容量３０８に供給され、ドライバー素子３０５のゲート電位を押し上げる。そしてドライバー素子３０５のソース・ゲート間の電位差がドライバー素子３０５のしきい値電圧Ｖｔｈと等しくなると、ドライバー素子３０５は非導通状態となり、結局ドライバー特性保持容量３０８にはドライバー素子３０５のしきい値電圧が記録される。そして、スイッチングＴＦＴ３０６および３０７を非導通状態にした後、タイミングＢにおいてスイッチングＴＦＴ３０４を導通状態にし、そのサブフレームで選択する発光素子３０３ａに対応する輝度電圧（データ）信号Ｖｄａｔａを輝度信号保持容量３０９に記録する。すると、ドライバー素子３０５のゲートの電位はＶｄａｔａ−Ｖｔｈとなるので、タイミングＣからＤの間に発光素子３０３ａに流れる電流値は、Ｉ＝β（ＶＤＤ−Ｖｄａｔａ）²となり、Ｖｔｈに依存しない値となる。ここで、βはドライバーＴＦＴの移動度や形状によって決まる値である。

ここで重要なことはサブ画素選択ＴＦＴ３０２はしきい値電圧検出時において発光素子３０３に電流が流れないようにしていることと、発光期間において電流値制御部３００によって制御された電流が発光素子３０３ａもしくは３０３ｂのいずれに流れるかを選択していることの、２つの機能を有していることである。特に選択制御を行うためには、電流値制御部３００と発光素子３０３との間に設置することが必須である。

特開２００５−１４８７４９（第２６頁第１０図、第２７項第１２図）特開２００５−１６５２６６（第１５頁第６図、第１６項第７図）特開２００３−１２２３０６（第１０項第５図、第１１項第７図）Ｗ．−Ｋ．Ｋｗａｋら、ＰｒｏｃｅｅｄｉｎｇｓｏｆＳＩＤ０５Ｄｉｇｅｓｔ（第１４５０頁第５図、第５図（ｂ））Ｊ．Ｈ．Ｊｕｎｇら、ＰｒｏｃｅｅｄｉｎｇｓｏｆＳＩＤ０５Ｄｉｇｅｓｔ（第１５３８頁第１図）

アクティブマトリクス型有機ＥＬ表示装置を構成する回路構成としては、すべての発光素子のカソード電極が負電源線に接続されアノード電極が画素回路に接続されたカソード共通構成と、すべての発光素子のアノード電極が正電源線に接続されカソード電極が画素回路に接続されたアノード共通構成の２つに分類することができ、このどちらを選択するかは、表示装置を製造する際のプロセス工程や発光素子のデバイス構造などにより決定される場合がある。

いま非特許文献２に示されるＮチャネルのアモルファスシリコンＴＦＴのみで構成されたカソード共通構成の回路を用いて、図８のように１つのドライバ素子に対して複数のサブ画素が接続される画素回路を考える。この場合、図１０に示すように、しきい値電圧検出時の電流遮断ＴＦＴ３１３が必要であるので、図８に対してＴＦＴが１つ多く必要となり、歩留まり向上の効果が得られにくい。また発光素子に対して３つのＴＦＴが直列に接続されているので、消費電力が増大するという問題があった。

本発明は、ドレイン電極が正電源線に接続されたドライバー素子と、ドレイン電極が前記ドライバー素子のソース電極に接続され、ゲート電極が発光制御線に接続された発光選択素子と、アノード電極が前記発光選択素子のソース電極に接続され、カソード電極が負電源線に接続され、流れる電流によって発光する発光素子と、ドレインもしくはソース電極が輝度信号を伝達する信号線に接続され、ゲート電極が走査線に接続された信号選択素子と、第１電極が前記ドライバー素子のゲート電極に接続され、第２電極が前記信号選択素子のソースもしくはドレイン電極に接続されたドライバー特性保持容量と、ドレインもしくはソース電極が前記ドライバー素子のドレイン電極に接続され、ソースもしくはドレイン電極が前記ドライバー素子のゲート電極に接続され、ゲート電極がリセット線に接続された第１スイッチング素子と、を有することを特徴とする。

また、第１電極が前記正電源線に接続され、第２電極が前記ドライバー特性保持容量の第２電極に接続された輝度電圧保持容量と、ソースもしくはドレイン電極が前記輝度電圧保持容量の第２電極に接続され、ドレインもしくはソース電極が前記ドライバー素子のソース電極に接続され、ゲート電極が前記リセット線に接続された第２スイッチング素子と、を有することが好適である。

また、前記ドライバー素子のソース電極と前記ドライバー特性保持容量の第２電極が接続されていることが好適である。

また、前記リセット線により前記第１スイッチング素子をオンし前記発光選択素子をオフした状態で、前記ドライバー素子のしきい値電圧が、前記ドライバー特性保持容量の第２電極に発生されることが好適である。

また、前記走査線と前記リセット線は同一の波形で駆動されることが好適である。

また、前記ドライバー素子は薄膜トランジスタであることが好適である。

また、前記薄膜トランジスタはアモルファスシリコントランジスタであることが好適である。

また、前記ドライバー素子のソース電極には、２つ以上の発光選択素子が接続され、この２つ以上の発光選択素子のそれぞれに発光素子が接続され、ドライバー素子に流れる電流が２つ以上の発光素子に供給されることが好適である。

また、前記２つ以上の発光選択素子は、それぞれ異なる発光制御線に接続されており、異なるタイミングでオンされることが好適である。

また、前記発光素子は有機エレクトロルミネッセンス素子であることが好適である。

本発明によれば、ドライバー素子のソース電極と発光素子のアノードとの間に発光選択素子が配置される。従って、この発光選択素子をオフすることによってドライバー素子の電流をオフしてドライバー特性保持容量にドライバー素子のしきい値電圧を保持することができる。

以下に、図面を用いて本発明の具体的な態様を説明する。ただし、発明の範囲を図示例に限定するものではない。

「実施形態１」
図１に本発明に係る実施形態１の構成を示す。また、図２は、図１の回路のタイミングチャートである。この実施形態において、電流値制御部１はドライバー素子５の画素間のしきい値電圧変動に対する感度を下げる効果を有する。また、図１は、ｊ行ｉ列の画素回路を示しており、この画素回路においては、トランジスタとして、すべてＮチャネルのＴＦＴを用いている。

信号線Ｄｉには、ゲート電極が走査線Ｓｊに接続された信号選択素子７のソースまたはドレイン電極が接続されている。この信号選択素子７のドレインまたはソース電極は、ＴＦＴ特性保持容量８の第２電極９に接続され、その第１電極１０はドライバー素子５のゲート電極に接続されている。

また、正電源線１１にドレインまたはソース電極が接続された第１スイッチング素子６のソースもしくはドレイン電極は、ドライバー素子５のゲート電極に接続され、この第１スイッチング素子６のゲート電極には、リセット線Ｒｊが接続されている。また、信号選択素子７とＴＦＴ特性保持容量８の第２電極９の接続点には、ゲート電極がリセット線Ｒｊに接続された第２スイッチング素子１６のドレインまたはソース電極が接続され、そのソースまたはドレイン電極は、ドライバー素子５とサブ画素２（２ａ，２ｂ）との接続点に接続されている。また、信号選択素子７とＴＦＴ特性保持容量８の第２電極９との接続点には輝度信号保持容量１３の第２電極１５が接続され、その第１電極１４は正電源線１１（ドライバー素子５のドレイン電極）に接続されている。

信号線Ｄｉより輝度電圧信号を電流値制御部１に書き込む前に、図２の時刻Ａより前にリセット線Ｒｊの信号を第１スイッチング素子６および第２スイッチング素子１６が導通状態となる電位（この場合Ｈレベル）とする。

これによって、第１および第２スイッチング素子６、１６がオンし、ＴＦＴ特性保持容量８の第１電極１０に正電源線１１の電圧、第２電極９側にサブ画素２に接続されている電圧がセットされる。これによって、ＴＦＴ特性保持容量８の電極１０、９間にドライバー素子５のゲート・ソース間しきい値電圧よりも大きい電位差が保持される。

その後、選択制御線Ｅ（ｊ，ｋ）をｊ行の全てのサブ画素選択素子３（３ａ、３ｂ）がオフとなる電位にする。この状態において、ドライバー素子５のドレインおよびゲート電位は同電位であり、ＴＦＴ特性保持容量８にはドライバー素子５のゲート・ソース間しきい値電圧よりも大きい電位差が発生しているので、ドライバー素子５は導通状態である。しかし、サブ画素選択素子３が全てオフなので電流はもはや発光素子４には流れない。このため、ドライバー素子５のソース電位が上昇し、そのゲート・ソース間電位がドライバー素子５のしきい値電圧と同等になるとドライバー素子５はオフ状態となる。すなわち、ＴＦＴ特性保持容量８にはドライバー素子５のしきい値電圧が記録される。

その後、リセット線Ｒｊを第１スイッチング素子６および第２スイッチング素子１６が非導通状態となる電位（Ｌレベル）とし、走査線Ｓｊを信号選択素子７が導通状態となる電位として、輝度信号（電気信号）電圧を信号線Ｄｉより信号選択素子７を介して輝度信号保持容量１３に記録する。このときドライバー素子５のゲート電圧は、前述のしきい値電圧検出工程によりＴＦＴ特性保持容量８の両端にドライバー素子５のしきい値電圧が保持されているので、記録された輝度信号電圧にドライバー素子５のしきい値電圧を加えた値となる。

その後、走査線Ｓｊを信号選択素子７が非導通状態となる電位（Ｌレベル）とし、選択制御線Ｅ（ｊ，ｋ）のうち１つ以上（通常は１つ）を選択して、発光素子４（４ａ、４ｂ）のうち１つ以上（通常は１つ）を発光状態とする。

このときドライバー素子５を流れる電流値ｉｄは式１で表される。
［数１］
ｉｄ＝（β／２）（Ｖｇｓ−Ｖｔｈ）²
ここで、βはドライバー素子５の移動度および形状および物質によって決まる値、Ｖｇはドライバー素子５のゲート・ソース間電位、Ｖｔｈはドライバー素子５のしきい値電圧である。

前述のようにドライバー素子５のゲート電位は輝度信号電圧にドライバー素子５のしきい値電圧を加えた値となので、輝度信号電圧をＶｄａｔａとすると、
［数２］
Ｖｇ＝Ｖｄａｔａ＋Ｖｔｈ
であるので、
［数３］
ｉｄ＝（β／２）（Ｖｄａｔａ−Ｖｏ）²
となり、ドライバー素子５のしきい値電圧Ｖｔｈに依存しない量となり、表示品質を向上させることができる。ここで、Ｖｏは発光素子４の発光時のドライバー素子５のソース電位である。

このような構成によって、サブ画素選択素子３をオフすることによってドライバー素子５の電流をオフしてＴＦＴ特性保持容量８にドライバー素子５のしきい値電圧を保持することができる。このため、信号選択素子７、第１および第２スイッチング素子６，１６、ドライバー素子５、サブ画素選択素子３をＮチャネルＴＦＴで形成した場合においても、ドライバー素子の電流をオフするためのスイッチング素子を設ける必要がない。従って、アモルファスシリコンＴＦＴを利用しても図８に示されるＰチャネルＴＦＴによる画素回路と同様の素子数で構成することができる。

［実施形態２］
図３に本発明が適用された別の形態を示す。この画素回路はドライバー素子５の画素間のしきい値電圧変動に加えβの変動に対する感度を下げる効果を有する。

図３に示すように、信号選択素子７の信号線Ｄｉと反対側の端子は、ドライバー素子５のサブ画素２と接続される側（ソース電極）に接続されている。そして、この信号選択素子７の信号線Ｄｉと反対側の端子がＴＦＴ特性保持容量８の第２電極９に接続され、その第１電極１０がドライバー素子５のゲート電極に接続されている。さらに、正電源線１１とドライバー素子５のゲートが第１スイッチング素子６によって接続され、この第１スイッチング素子６のゲートは、信号選択素子７のゲートと同様に、走査線Ｓｊまたはリセット線Ｒｊ（図においてはリセット線Ｒｊ）に接続されている。

図４のタイミングＡに入る前に、選択制御線Ｅ（ｊ，ｋ）をｊ行目の全てのサブ画素選択素子３が非導通状態となるような電位にする。次に、走査線Ｓｊを信号選択素子７および第１スイッチング素子６が導通状態となるような電位（Ｈレベル）にして、信号線Ｄｉ経由で輝度信号電流を流す。このとき、第１スイッチング素子６がオンしているためドライバー素子５のゲート電位とドレイン電位は同電位となり、輝度信号電流はドライバー素子５を流れるので、ドライバー素子５のゲート・ソース間には、輝度信号電流をｉ_dataとすると式４のような電圧Ｖｇｓが、
［数４］
Ｖｇｓ＝Ｖｔｈ＋√（２ｉ_data／β）
発生する。

その後、走査線Ｓｊを信号選択素子７および第１スイッチング素子６が非導通状態となるような電位（Ｌレベル）にして、選択制御線Ｅ（ｊ，ｋ）のうち１つ以上（通常１つ）を選択して、発光素子４のうち１つ以上を発光状態とする。このとき、ドライバー素子５を流れる電流値ｉｄは式５で表される。
［数５］
ｉｄ＝（β／２）（Ｖｇｓ−Ｖｔｈ）²＝ｉ_data
よって、このような画素回路を利用することによっても、ドライバー素子５のしきい値電圧Ｖｔｈおよびβに依存しない量となり、表示品質を向上させることができる。

本発明の実施形態１の構成を示す図である。実施形態１のタイミングチャートである。本発明の実施形態２の構成を示す図である。実施例２のタイミングチャートである。従来例１の構成を示す図である。従来例２の構成を示す図である。従来例２のタイミングチャートである。従来例３の構成を示す図である。従来例３のタイミングチャートである。従来例３の構成を示す図である。

符号の説明

１電流値制御部、２サブ画素、３サブ画素選択素子、４発光素子、５ドライバー素子、６第１スイッチング素子、７信号選択素子、８ドライバー特性保持容量、１１正電源線、１２負電源線、１３輝度信号保持容量、１６第２スイッチング素子、Ｄｉ信号線、Ｓｊ走査線、Ｒｊリセット線、Ｅ（ｊ，ｋ）発光制御線。

Claims

ドレイン電極が正電源線に接続されたドライバー素子と、
ドレイン電極が前記ドライバー素子のソース電極に接続され、ゲート電極が発光制御線に接続された発光選択素子と、
アノード電極が前記発光選択素子のソース電極に接続され、カソード電極が負電源線に接続され、流れる電流によって発光する発光素子と、
ドレインもしくはソース電極が輝度信号を伝達する信号線に接続され、ゲート電極が走査線に接続された信号選択素子と、
第１電極が前記ドライバー素子のゲート電極に接続され、第２電極が前記信号選択素子のソースもしくはドレイン電極に接続されたドライバー特性保持容量と、
ドレインもしくはソース電極が前記ドライバー素子のドレイン電極に接続され、ソースもしくはドレイン電極が前記ドライバー素子のゲート電極に接続され、ゲート電極がリセット線に接続された第１スイッチング素子と、
を有することを特徴とする画像表示装置。
第１電極が前記正電源線に接続され、第２電極が前記ドライバー特性保持容量の第２電極に接続された輝度電圧保持容量と、
ソースもしくはドレイン電極が前記輝度電圧保持容量の第２電極に接続され、ドレインもしくはソース電極が前記ドライバー素子のソース電極に接続され、ゲート電極が前記リセット線に接続された第２スイッチング素子と、
を有することを特徴とする請求項１に記載の画像表示装置。
前記ドライバー素子のソース電極と前記ドライバー特性保持容量の第２電極が接続されていることを特徴とする請求項１に記載の画像表示装置。
前記リセット線により前記第１スイッチング素子をオンし前記発光選択素子をオフした状態で、前記ドライバー素子のしきい値電圧が、前記ドライバー特性保持容量の第２電極に発生されることを特徴とする請求項１〜３のいずれか１つに記載の画像表示装置。
前記走査線と前記リセット線は同一の波形で駆動されることを特徴とする請求項４に記載の画像表示装置。
前記ドライバー素子は薄膜トランジスタであることを特徴とする請求項１〜５のいずれか１つに記載の画像表示装置。
前記薄膜トランジスタはアモルファスシリコントランジスタであることを特徴とする請求項６に記載の画像表示装置。
前記ドライバー素子のソース電極には、２つ以上の発光選択素子が接続され、この２つ以上の発光選択素子のそれぞれに発光素子が接続され、ドライバー素子に流れる電流が２つ以上の発光素子に供給されることを特徴とする請求項１〜７のいずれか１つに記載の画像表示装置。
前記２つ以上の発光選択素子は、それぞれ異なる発光制御線に接続されており、異なるタイミングでオンされることを特徴とする請求項１〜８のいずれか１つに記載の画像表示装置。
前記発光素子は有機エレクトロルミネッセンス素子であることを特徴とする請求項１〜９のいずれか１つに記載の画像表示装置。