JP2007213558A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2007213558A5 JP2007213558A5 JP2006345921A JP2006345921A JP2007213558A5 JP 2007213558 A5 JP2007213558 A5 JP 2007213558A5 JP 2006345921 A JP2006345921 A JP 2006345921A JP 2006345921 A JP2006345921 A JP 2006345921A JP 2007213558 A5 JP2007213558 A5 JP 2007213558A5
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- voltages
- generator
- voltage generator
- generation system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- UIIMBOGNXHQVGW-UHFFFAOYSA-M buffer Substances [Na+].OC([O-])=O UIIMBOGNXHQVGW-UHFFFAOYSA-M 0.000 claims description 22
- 230000000875 corresponding Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 26
- 230000035969 Vmax Effects 0.000 description 24
- 230000004048 modification Effects 0.000 description 6
- 238000006011 modification reaction Methods 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 1
Description
本発明は、複数の電圧を発生する電圧発生システムに関する。
1つのIC(integrated circuit)で複数の電圧を発生させ、表示装置等に供給する電源回路が知られている。この電源回路は、電圧が供給される機器が動作しているか否かに応じて各電圧を制御する(例えば、特許文献1参照)。
電流出力型の半導体回路は、出力電流が小さい場合には、液晶駆動装置やEL(electro-luminescent)表示装置等のソース信号線の充放電が十分に行えない。このため、水平走査期間内で電流が所定の階調に相当する値まで変化できない場合に、その階調に対応する電圧を始めに与えるようにすることで、所望の電流を得られるようにした回路が知られている(例えば、特許文献2参照)。
一方、近年の表示装置の大規模化、高精細化に伴って、複数のICのそれぞれで複数の電圧を発生させ、表示装置を駆動するようになっている。表示装置が大型化すると、その端子数や表示装置を駆動するための回路規模が増大するので、複数のICを表示装置付近に備えて表示装置を駆動させる必要があるためである。このような複数のICを含む電源回路の場合、異なるICで発生させた電圧の間に、電圧のずれがないことが要求される。
図14は、従来の電圧発生システムの構成を示すブロック図である。図14の電圧発生システムは、電圧発生装置91,92を備えている。電圧発生装置91,92は、いずれも、N種類の電圧(Nは2以上の整数)を発生させ、そのうち必要とされるM種類の電圧(Mは2以上の整数)を表示装置94に出力する。電圧発生装置91と92とは、異なるICチップに属している。
図15は、図14の電圧発生装置91の構成例を示すブロック図である。電圧発生装置91は、最大及び最小電圧発生部96と、中間電圧発生部97と、電圧選択部98とを備えている。最大及び最小電圧発生部96は、最大電圧VMAX及び最小電圧VMINを発生させ、中間電圧発生部97に出力する。
中間電圧発生部97は、最大電圧VMAXと最小電圧VMINとに基づいて、電圧V[1],V[2],…,V[N](以下では、これらをまとめて電圧V[1:N]と表記する)を発生させ、電圧選択部98に出力する。中間電圧発生部97では、例えば、複数の抵抗を直列に接続した回路に最大電圧VMAXと最小電圧VMINとを与え、各抵抗の接続点の電圧を演算増幅器でインピーダンス変換して出力する。電圧選択部98は、電圧V[1:N]からM個を選択して表示装置94に出力する。電圧発生装置92も同様に構成されている。
特開2001−236127号公報
特開2005−181461号公報
しかし、ICを構成する素子の特性は、IC毎に異なるので、中間電圧発生部97の抵抗や演算増幅器の特性は、電圧発生装置91と92との間でばらつく。また、最大電圧VMAX及び最小電圧VMINも、電圧発生装置91と92との間でばらつく可能性がある。このため、電圧発生装置91から出力される電圧V[1:N]と、電圧発生装置92から出力される電圧V[1:N]とは、値が一致しない可能性がある。
表示装置の場合、供給される電圧V[1:N]の誤差は、例えば10%以下であることが期待されるが、図14の構成によると、半導体プロセスのばらつきの影響によって、この基準を満たすことができない可能性がある。
本発明は、複数の電圧発生装置のそれぞれから複数の電圧を出力可能な電圧発生システムにおいて、複数の電圧発生装置の間で出力電圧がばらつかないようにすることを目的とする。
本発明は、第1及び第2の電圧発生装置を備え、第1及び第2の電圧発生装置は、いずれも複数の電圧を発生させ、発生させた電圧を相互に供給し合うようにしたものである。第1及び第2の電圧発生装置は、いずれも、第1の電圧発生装置で発生させた電圧と第2の電圧発生装置で発生させた電圧とから、必要な電圧を選択して出力する。
より具体的には、本発明は、電圧発生システムとして、最大電圧と最小電圧との間の複数の電圧を、第1の組の電圧として発生する第1の電圧発生装置と、前記最大電圧と前記最小電圧との間の、前記第1の組の電圧とは異なる複数の電圧を、第2の組の電圧として発生する第2の電圧発生装置とを備える。前記第1の電圧発生装置は、前記最大電圧を発生し、前記第1の組の電圧と前記最大電圧とを前記第2の電圧発生装置に供給するものであり、前記第2の電圧発生装置は、前記最小電圧を発生し、前記第2の組の電圧と前記最小電圧とを前記第1の電圧発生装置に供給するものであり、前記第1及び第2の電圧発生装置は、いずれも、前記第1及び第2の組の電圧から、電圧を選択して出力するものである。
これによると、第1及び第2の電圧発生装置が出力する電圧は、第1及び第2の電圧発生装置のうちの一方で発生させた同一の電圧であるので、2つの電圧発生装置のそれぞれから電圧を出力する場合に、これらの電圧発生装置の間で出力電圧がばらつかないようにすることができる。また、必要とされる電圧を、2つの電圧発生装置の全体によって発生させれば十分であるので、各電圧発生装置の回路面積及び消費電力を抑えることができる。
また、本発明に係る他の電圧発生システムは、最大電圧と最小電圧との間の複数の電圧を、第1の組の電圧として発生する第1の電圧発生装置と、前記最大電圧と前記最小電圧との間の、前記第1の組の電圧とは異なる複数の電圧を、第2の組の電圧として発生する第2の電圧発生装置と、前記最大電圧と前記最小電圧との間の、前記第1及び第2の組の電圧とは異なる複数の電圧を、第3の組の電圧として発生する第3の電圧発生装置とを備える。前記第1の電圧発生装置は、前記最大電圧を発生し、前記第1の組の電圧と前記最大電圧とを前記第2及び第3の電圧発生装置に供給するものであり、前記第2の電圧発生装置は、前記最小電圧を発生し、前記第2の組の電圧と前記最小電圧とを前記第1及び第3の電圧発生装置に供給するものであり、前記第3の電圧発生装置は、前記第3の組の電圧を前記第1及び第2の電圧発生装置に供給するものであり、前記第1〜第3の電圧発生装置は、いずれも、前記第1〜第3の組の電圧から、電圧を選択して出力するものである。
これによると、第1〜第3の電圧発生装置の間でも、出力電圧がばらつかないようにすることができる。
また、本発明に係る他の電圧発生システムは、表示装置の駆動に必要な電圧群の発生を複数の集積回路に分担させ、前記電圧群の一部の電圧を前記集積回路間で共有する。
また、本発明に係る他の電圧発生システムは、表示装置の駆動に必要な複数の電圧を発生し、発生されたある電圧を外部端子と接続している第1の集積回路と、前記外部端子の電圧を共有することで前記表示装置の駆動に必要な複数の電圧を発生する第2の集積回路とを有する。
また、本発明に係る表示システムは、必要な電圧群の発生を複数の集積回路に分担させ、前記電圧群の一部の電圧を前記集積回路間で共有する、電圧発生システムと、前記電圧発生システムで発生された電圧で駆動される表示装置とを有する。
また、本発明に係る他の表示システムは、複数の電圧を発生し、発生されたある電圧を外部端子と接続している第1の集積回路と、前記外部端子の電圧を共有することで複数の電圧を発生する第2の集積回路と、前記第1及び第2の集積回路で発生された電圧で駆動される表示装置とを有する。
本発明によれば、複数の電圧発生装置のそれぞれから電圧を出力する場合に、複数の電圧発生装置の間で出力電圧がばらつかないようにすることができる。また、必要とされる電圧を、複数の電圧発生装置の全体によって発生させれば十分であるので、電圧発生システム全体の回路面積及び消費電力を抑えることができる。更に、表示装置を駆動する回路が簡単になるので、液晶表示装置やEL表示装置等において、画面の周囲の枠の狭小化(狭縁化)を図ることができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る電圧発生システムの構成を示すブロック図である。図1の電圧発生システムは、電圧発生装置10,20を備えている。電圧発生装置10は、最大電圧VMAXを発生させ、電圧発生装置20に供給している。電圧発生装置20は、最小電圧VMINを発生させ、電圧発生装置10に供給している。
図1は、本発明の第1の実施形態に係る電圧発生システムの構成を示すブロック図である。図1の電圧発生システムは、電圧発生装置10,20を備えている。電圧発生装置10は、最大電圧VMAXを発生させ、電圧発生装置20に供給している。電圧発生装置20は、最小電圧VMINを発生させ、電圧発生装置10に供給している。
電圧発生装置10は、最大電圧VMAX及び最小電圧VMINに基づいて、これらの電圧の間の複数の電圧を発生させ、発生させた複数の電圧を、電圧V[(N/2+1):N]として電圧発生装置20に供給する(Nは2以上の整数)。電圧発生装置20は、最大電圧VMAX及び最小電圧VMINに基づいて、これらの電圧の間の複数の電圧(電圧V[(N/2+1):N]とは異なる電圧)を発生させ、発生させた複数の電圧を、電圧V[1:N/2]として電圧発生装置10に供給する。電圧V[1:N]には、最大電圧VMAX及び最小電圧VMINを含んでいてもよい。
電圧発生装置10,20は、表示装置2に必要とされる電圧を電圧V[1:N]から選択して、表示装置2にそれぞれ電圧VO1,VO2として出力する。電圧発生装置10と電圧発生装置20とは、異なるICチップに属している。
図2は、図1の電圧発生装置10の構成例を示すブロック図である。電圧発生装置10は、最大又は最小電圧発生部12と、中間電圧発生部14と、電圧選択部16とを備えている。図1の電圧発生装置20も同様に構成されている。
但し、電圧発生装置10には、チップ識別信号PRとして高論理レベル“H”が与えられ、電圧発生装置20には、チップ識別信号SEとして“H”が与えられている。また、電圧発生装置10では、最大又は最小電圧発生部12が最大電圧VMAXを中間電圧発生部14及び電圧発生装置20に出力し、中間電圧発生部14には電圧発生装置20から最小電圧VMINが与えられている。これに対して、電圧発生装置20では、最大又は最小電圧発生部12が最小電圧VMINを中間電圧発生部14及び電圧発生装置10に出力し、中間電圧発生部14には電圧発生装置10から最大電圧VMAXが与えられている。
また、電圧発生装置10では、中間電圧発生部14が電圧V[(N/2+1):N]を電圧選択部16及び電圧発生装置20に出力し、電圧選択部16には電圧発生装置20から電圧V[1:N/2]が与えられている。これに対して、電圧発生装置20では、中間電圧発生部14が電圧V[1:N/2]を電圧選択部16及び電圧発生装置10に出力し、電圧選択部16には電圧発生装置10から電圧V[(N/2+1):N]が与えられている。
このように、電圧発生装置10,20は、同様に構成されており、チップ識別信号PRが“H”である場合には電圧発生装置10として、チップ識別信号SEが“H”である場合には電圧発生装置20として動作する。
図3は、図2の最大又は最小電圧発生部12の構成例を示すブロック図である。最大又は最小電圧発生部12は、D/Aコンバータ42と、バッファ(演算増幅器)44と、スイッチ46,47とを備えている。
D/Aコンバータ42は、例えば6ビットのD/Aコンバータであって、チップ識別信号PRが“H”である場合には、その入力値として“111111”が与えられ、最大電圧VMAX(例えば6V)をバッファ44に出力する。D/Aコンバータ42は、チップ識別信号SEが“H”である場合には、その入力値として“000000”が与えられ、最小電圧VMIN(例えば4V)をバッファ44に出力する。
バッファ44は、D/Aコンバータ42の出力を、インピーダンス変換してスイッチ46,47に出力する。スイッチ46は、チップ識別信号PRが“H”である場合にオンになり、スイッチ47は、チップ識別信号SEが“H”である場合にオンになる。
したがって、最大又は最小電圧発生部12は、チップ識別信号PRが“H”である場合には最大電圧VMAXを出力し、チップ識別信号SEが“H”である場合には最小電圧VMINを出力する。
なお、チップ識別信号PR,SEに従って最大電圧VMAX及び最小電圧VMINを出力することができる回路を、D/Aコンバータ42に代えて用いるようにしてもよい。例えば、抵抗を用いて電源電圧と接地電圧との間を分圧し、最大電圧VMAX及び最小電圧VMINを出力する回路を用いてもよい。
図4は、図2の中間電圧発生部14の構成例を示す回路図である。中間電圧発生部14は、N−1個の抵抗R_1,…,R_N/2−1,R_N/2,R_N/2+1,…,R_N−1と、N個のスイッチ52A,52B,…,52Y,52Z,53A,53B,…,53Y,53Zと、N/2個のバッファ(演算増幅器)54A,54B,…,54Y,54Zとを備えている。
抵抗R_1,…,R_N−1は直列に接続されて抵抗回路を構成しており、この抵抗回路の両端に最大電圧VMAX及び最小電圧VMINがそれぞれ与えられている。ここでは、これらの抵抗R_1,…,R_N−1の抵抗値はいずれも等しいとし、これらの抵抗R_1,…,R_N−1が接続されたノードの電圧を、小さい方から順に、電圧V[1],V[2],…,V[N−1],V[N]とする。電圧V[N/2]は、最大電圧VMAXと最小電圧VMINとの間の中点の電圧(最大電圧VMAXと最小電圧VMINとの平均電圧)である。
チップ識別信号PRが“H”である場合には、スイッチ52A〜52Zがオンになり、電圧V[N/2+1],V[N/2+2],…,V[N]がバッファ54A〜54Zにそれぞれ与えられる。チップ識別信号SEが“H”である場合には、スイッチ53A〜53Zがオンになり、電圧V[1],V[2],…,V[N/2]がバッファ54A〜54Zにそれぞれ与えられる。バッファ54A〜54Zは、それぞれに与えられた電圧をインピーダンス変換して電圧選択部16に出力する。
電圧選択部16は、電圧V[1:N]の中から表示装置2に必要とされる電圧を選択して出力する。例えば電圧V[2]を出力する場合には、電圧発生装置20は、その中間電圧発生部14で発生させた電圧V[2]を表示装置2に出力し、電圧発生装置10は、電圧発生装置20から供給された電圧V[2]を表示装置2に出力する。
また、例えば電圧V[N−1]を出力する場合には、電圧発生装置10は、その中間電圧発生部14で発生させた電圧V[N−1]を表示装置2に出力し、電圧発生装置20は、電圧発生装置10から供給された電圧V[N−1]を表示装置2に出力する。
このように、電圧発生装置10,20のいずれからも同じ電圧を出力するように構成されているので、電圧発生装置10から出力される電圧と電圧発生装置20から出力される電圧とがずれないようにすることができる。
また、各電圧発生装置で全ての電圧V[1:N]を発生させる場合には、各電圧発生装置にN個のバッファが必要であるが、図1の電圧発生システムでは、各電圧発生装置に必要なバッファの数はN/2個である。したがって、各電圧発生装置で全ての電圧V[1:N]を発生させる場合に比べて、消費電力及び回路面積を小さくすることができる。
図5は、図1の電圧発生システムの変形例の構成を示すブロック図である。図5の電圧発生システムは、図1の電圧発生システムにおいて、電圧発生装置10,20に代えて電圧発生装置210,220をそれぞれ備えている。図5の電圧発生システムでは、電圧発生装置210と電圧発生装置220との間で、最大電圧VMAX及び最小電圧VMIN以外の同一の電圧であるべきノードどうしが接続されている。その他の点は、図1の電圧発生システムと同様である。
図6は、図5の2つの電圧発生装置間の接続の例を示す回路図である。図5の電圧発生装置210,220は、図4の中間電圧発生部14と同様の中間電圧発生部214,224をそれぞれ備えている。抵抗RUは、図4の抵抗R_N/2,R_N/2+1,…,R_N−1をまとめて示したものであり、抵抗RLは、抵抗R_1,…,R_N/2−1をまとめて示したものである。
図6のように、中間電圧発生部214と中間電圧発生部224との間では、最大電圧VMAX及び最小電圧VMINが与えられるノードだけではなく、中間電圧VMID(電圧V[N/2])のノードも接続されている。
このようにすると、電圧発生装置間における中間電圧VMIDのずれをほぼなくすことができるので、抵抗値のばらつきに起因する電圧発生装置間における電圧のばらつきを小さくすることができる。また、電圧の精度が向上するので、表示される画像データに応じて用いられる電圧V[1:N]のリニアリティを向上させることができる。
なお、中間電圧VMIDは、電圧V[N/2]には限らず、電圧V[2]〜V[N−1]のいずれかであればよい。
図7は、図2の中間電圧発生部14の変形例の構成を示す回路図である。ここでは、図1の電圧発生システムにおいて、タイミング制御部362を更に備えるようにする。図7の中間電圧発生部314は、図4の中間電圧発生部14において、スイッチ52A〜52Z,53A〜53Zに代えてN個のスイッチ352A〜352Zを備え、バッファ54A〜54Zに代えてバッファ354を備えたものである。
図8は、図7のタイミング制御部362が出力する信号のタイミングチャートである。タイミング制御部362は、図8のようにアクティブになる(“H”になる)期間を順次有するタイミング制御信号φ1,φ2,…,φNを生成し、出力する。スイッチ352A,352B,…,352Zは、タイミング制御信号φ1,φ2,…,φNにそれぞれ対応しており、それぞれに対応するタイミング制御信号がアクティブであるときにオンになる。表示装置2の表示周期をTとし、タイミング制御信号φ1,φ2,…,φNが“H”となる期間の長さをそれぞれT1,T2,…,TNとすると、T≧T1+T2+…+TNが成り立つ。
電圧発生装置10,20は、中間電圧発生部14及び電圧選択部16に代えて中間電圧発生部314及び電圧選択部316を備えるようにする。電圧発生装置10の中間電圧発生部314にはタイミング制御信号φN,φN−1,…,φN/2+1が、電圧発生装置20の中間電圧発生部314にはタイミング制御信号φN/2,φN/2−1,…,φ1が与えられる。
タイミング制御部362は、表示周期Tの1/Nの周期でタイミング制御信号φN,φN−1,…,φN/2+1を順次“H”にする。電圧発生装置10では、バッファ354は、入力された電圧V[N],V[N−1],…,V[N/2+1]をインピーダンス変換して、順次、電圧選択部316及び電圧発生装置20に出力する。
その後、タイミング制御部362は、表示周期Tの1/Nの周期でタイミング制御信号φN/2,φN/2−1,…,φ1を順次“H”にする。電圧発生装置20では、バッファ354は、入力された電圧V[N/2],V[N/2−1],…,V[1]をインピーダンス変換して、順次、電圧選択部316及び電圧発生装置10に出力する。電圧発生装置10,20の電圧選択部316は、それぞれ表示装置2に必要な電圧を順次選択して、表示装置2に出力する。
図7の中間電圧発生部314は、バッファを1つしか備えていないので、回路面積を更に小さくすることができる。
図9は、図2の中間電圧発生部14に関する他の変形例の構成を示す回路図である。ここでは、図1の電圧発生システムにおいて、タイミング制御部462を更に備えるようにする。図9の中間電圧発生部14は、図4に示されたものであり、チップ識別信号PR,SEに代えてタイミング制御信号φA,φBがそれぞれ与えられるようになっている。すなわち、電圧発生装置10の中間電圧発生部14にはタイミング制御信号φAが、電圧発生装置20の中間電圧発生部14にはタイミング制御信号φBが与えられる。
図10は、図8のタイミング制御部462が出力する信号のタイミングチャートである。タイミング制御部462は、図10のようにアクティブになる期間を交互に有するタイミング制御信号φA,φBを生成し、出力する。スイッチ52A〜52Zは、タイミング制御信号φAがアクティブであるときにオンになり、スイッチ53A〜53Zは、タイミング制御信号φBがアクティブであるときにオンになる。タイミング制御信号φA,φBが“H”となる期間の長さをそれぞれT1,T2とする。期間T3,T4,T5の長さは、ここでは期間T1と同じであるとする。期間T1〜T5は、表示装置2の表示周期Tに対して、T≧T1+T2+…+T5を満たす。
まず、タイミング制御部462は、タイミング制御信号φAを“H”にする。電圧発生装置10では、バッファ54Z〜54Aは、それぞれ、入力された電圧V[N],V[N−1],…,V[N/2+1]をインピーダンス変換して、電圧選択部16及び電圧発生装置20に出力する。
その後、タイミング制御部462は、タイミング制御信号φBを“H”にする。電圧発生装置20では、バッファ54Z〜54Aは、それぞれ、入力された電圧V[N/2],V[N/2−1],…,V[1]をインピーダンス変換して、電圧選択部16及び電圧発生装置10に出力する。電圧発生装置10,20の電圧選択部16は、それぞれ表示装置2に必要な電圧を選択して、表示装置2に出力する。
この場合も、各電圧発生装置に必要なバッファの数は、N個ではなく、N/2個であり、各電圧発生装置で全ての電圧V[1:N]を発生させる場合に比べて、消費電力及び回路面積を小さくすることができる。
なお、電圧V[1:N]を、高い電圧のグループ(電圧V[N]〜V[N/2+1])と低い電圧のグループ(電圧V[N/2]〜V[1])とに分けて発生させる場合について説明したが、他の分け方を採用してもよい。例えば、電圧V[1:N]を、1つおきに選択したグループと、残りの電圧のグループとに分けるようにしてもよい。
(第2の実施形態)
図11は、本発明の第2の実施形態に係る電圧発生システムの構成を示すブロック図である。図11の電圧発生システムは、電圧発生装置510,520,530を備えている。電圧発生装置510は、最大電圧VMAXを発生させ、電圧発生装置520,530に供給している。電圧発生装置520は、最小電圧VMINを発生させ、電圧発生装置510,530に供給している。
図11は、本発明の第2の実施形態に係る電圧発生システムの構成を示すブロック図である。図11の電圧発生システムは、電圧発生装置510,520,530を備えている。電圧発生装置510は、最大電圧VMAXを発生させ、電圧発生装置520,530に供給している。電圧発生装置520は、最小電圧VMINを発生させ、電圧発生装置510,530に供給している。
電圧発生装置510は、最大電圧VMAX及び最小電圧VMINに基づいて、これらの電圧の間の複数の電圧を発生させ、発生させた複数の電圧を、電圧V[(2N/3+1):N]として電圧発生装置520,530に供給する。電圧発生装置520は、最大電圧VMAX及び最小電圧VMINに基づいて、これらの電圧の間の複数の電圧(電圧V[(2N/3+1):N]とは異なる電圧)を発生させ、発生させた複数の電圧を、電圧V[(N/3+1):2N/3]として電圧発生装置510,530に供給する。
電圧発生装置530は、最大電圧VMAX及び最小電圧VMINに基づいて、これらの電圧の間の複数の電圧(電圧V[(N/3+1):N]とは異なる電圧)を発生させ、発生させた複数の電圧を、電圧V[1:N/3]として電圧発生装置510,520に供給する。電圧V[1:N]には、最大電圧VMAX及び最小電圧VMINを含んでいてもよい。
電圧発生装置510,520,530は、表示装置2に必要とされる電圧を電圧V[1:N]から選択して、表示装置2にそれぞれ電圧VO1,VO2,VO3として出力する。
図1の電圧発生システムでは、2つの電圧発生装置10,20が電圧V[1:N]のうちの1/2ずつを発生させていたが、図11の電圧発生システムでは、3つの電圧発生装置510,520,530が電圧V[1:N]のうちの1/3ずつを発生させている。また、電圧発生装置510,520,530は、いずれも同様に構成されており、チップ識別信号PRが“H”である場合には電圧発生装置510として、チップ識別信号SEが“H”である場合には電圧発生装置520として、チップ識別信号THが“H”である場合には電圧発生装置530として動作する。その他の点は図1の電圧発生システムと同様であるので、詳細な説明は省略する。
図11の電圧発生システムによると、3つの電圧発生装置510,520,530を備える場合においても、それぞれから出力される電圧の間でずれが生じないようにすることができる。また、各電圧発生装置に必要なバッファの数はN/3個である。したがって、各電圧発生装置で全ての電圧V[1:N]を発生させる場合に比べて、消費電力及び回路面積を小さくすることができる。
図12は、本実施形態に係る電圧発生システムの変形例の構成を示すブロック図である。図12の電圧発生システムは、図1の電圧発生システムにおいて、電圧発生装置630を更に備えたものである。電圧発生装置630は、電圧発生装置10からは電圧V[(N/2+1):N]を、電圧発生装置20からは電圧V[1:N/2]を受け取り、表示装置2に必要とされる電圧を電圧V[1:N]から選択して、表示装置2に出力する。
電圧発生装置630は電圧を発生させる必要がないので、図12の電圧発生システムでは、図11の電圧発生システムよりも消費電力及び回路面積を小さくすることができる。
以上では、電圧発生装置が2個の場合及び3個の場合について説明したが、より多くの電圧発生装置を備えるようにしてもよい。
図13は、複数の電圧発生装置間において、同じ電圧であるべき複数のノードを接続した場合の例を示す回路図である。電圧発生システムが電圧発生装置710,720,…,790を備え、表示装置2を駆動している。電圧発生装置710,720,…,790は、いずれも、N−1個の抵抗R_1,…,R_N−1を備え、表示装置2に出力するための電圧を生成しているとする。電圧発生装置710,720,…,790において、図13のように、電圧V[1]であるべき各ノードの間、電圧V[2]であるべき各ノードの間、…、電圧V[N−1]であるべき各ノードの間、電圧V[N]であるべき各ノードの間を接続する。
このようにすると、多くの電圧発生装置間における中間電圧VMIDのずれをほぼなくすことができるので、抵抗値のばらつきに起因する電圧発生装置間における電圧のばらつきを小さくし、図6の場合以上に電圧の精度を向上させることができる。
以上説明したように、本発明は、表示装置等を駆動する電圧発生システムとして有用であり、例えば、液晶表示装置、及び有機又は無機EL素子を用いた表示装置に用いられる電圧発生システムとして有用である。
10,20,210,220,510,520,530,630 電圧発生装置
12 最大又は最小電圧発生部
14,214,224,314 中間電圧発生部
16,316 電圧選択部
52A〜52Z,53A〜53Z,352A〜352Z スイッチ
54A〜54Z、354 バッファ
362,462 タイミング制御部
R_1,…,R_N−1 抵抗
12 最大又は最小電圧発生部
14,214,224,314 中間電圧発生部
16,316 電圧選択部
52A〜52Z,53A〜53Z,352A〜352Z スイッチ
54A〜54Z、354 バッファ
362,462 タイミング制御部
R_1,…,R_N−1 抵抗
Claims (14)
- 最大電圧と最小電圧との間の複数の電圧を、第1の組の電圧として発生する第1の電圧発生装置と、
前記最大電圧と前記最小電圧との間の、前記第1の組の電圧とは異なる複数の電圧を、第2の組の電圧として発生する第2の電圧発生装置とを備え、
前記第1の電圧発生装置は、
前記最大電圧を発生し、前記第1の組の電圧と前記最大電圧とを前記第2の電圧発生装置に供給するものであり、
前記第2の電圧発生装置は、
前記最小電圧を発生し、前記第2の組の電圧と前記最小電圧とを前記第1の電圧発生装置に供給するものであり、
前記第1及び第2の電圧発生装置は、いずれも、前記第1及び第2の組の電圧から、電圧を選択して出力する
ことを特徴とする電圧発生システム。 - 請求項1に記載の電圧発生システムにおいて、
前記第1の電圧発生装置は、
前記最大電圧を発生する第1の電圧発生部と、
前記最大電圧及び前記最小電圧に基づいて、前記最大電圧以下、かつ、前記最大電圧と前記最小電圧との間の中点の電圧よりも大きい複数の電圧を前記第1の組の電圧として発生する第1の中間電圧発生部と、
前記第1及び第2の組の電圧から、電圧を選択して出力する第1の電圧選択部とを備えるものであり、
前記第2の電圧発生装置は、
前記最小電圧を発生する第2の電圧発生部と、
前記最大電圧及び前記最小電圧に基づいて、前記最小電圧以上、かつ、前記中点の電圧以下の複数の電圧を前記第2の組の電圧として発生する第2の中間電圧発生部と、
前記第1及び第2の組の電圧から、電圧を選択して出力する第2の電圧選択部とを備えるものである
ことを特徴とする電圧発生システム。 - 請求項2に記載の電圧発生システムにおいて、
前記第1及び第2の中間電圧発生部は、いずれも、
複数の抵抗が直列に接続された抵抗回路と、
前記抵抗回路の複数のノードのうち、電圧が前記中点の電圧よりも大きいノードにそれぞれ接続された第1の組の複数のスイッチと、
前記抵抗回路の複数のノードのうち、電圧が前記中点の電圧以下であるノードにそれぞれ接続された第2の組の複数のスイッチと、
前記第1の組の複数のスイッチにそれぞれ接続され、かつ、前記第2の組の複数のスイッチにそれぞれ接続され、それぞれ入力された電圧をインピーダンス変換して出力する複数のバッファとを有するものであり、
前記第1の中間電圧発生部では、前記第1の組の複数のスイッチがオンになり、
前記第2の中間電圧発生部では、前記第2の組の複数のスイッチがオンになる
ことを特徴とする電圧発生システム。 - 請求項3に記載の電圧発生システムにおいて、
アクティブになる期間を交互に有する第1及び第2のタイミング制御信号を生成するタイミング制御部を更に備え、
前記第1の中間電圧発生部では、前記第1のタイミング制御信号がアクティブであるときに前記第1の組の複数のスイッチがオンになり、
前記第2の中間電圧発生部では、前記第2のタイミング制御信号がアクティブであるときに前記第2の組の複数のスイッチがオンになる
ことを特徴とする電圧発生システム。 - 請求項2に記載の電圧発生システムにおいて、
アクティブになる期間を順次有する複数のタイミング制御信号を生成するタイミング制御部を更に備え、
前記第1の中間電圧発生部は、
複数の抵抗が直列に接続された抵抗回路と、
前記抵抗回路の複数のノードのそれぞれに接続され、前記複数のタイミング制御信号にそれぞれ対応する複数のスイッチと、
前記複数のスイッチに接続されたバッファとを有し、
前記複数のスイッチは、
それぞれに対応するタイミング制御信号がアクティブであるときにオンになるものであり、
前記バッファは、
前記複数のスイッチのうち、オンになったものから出力された電圧をインピーダンス変換して出力するものである
ことを特徴とする電圧発生システム。 - 請求項2に記載の電圧発生システムにおいて、
前記第1の中間電圧発生部と前記第2の中間電圧発生部との間で、前記最大電圧及び前記最小電圧以外の同一の電圧であるべきノードどうしが接続されている
ことを特徴とする電圧発生システム。 - 請求項2に記載の電圧発生システムにおいて、
前記第1及び第2の組の電圧から電圧を選択して出力する第3の電圧発生装置を更に備える
ことを特徴とする電圧発生システム。 - 請求項1に記載の電圧発生システムにおいて、
前記第1及び第2の電圧発生装置は、同様に構成されており、第1の電圧発生装置として動作すべきことを示す識別信号が与えられた場合には前記第1の電圧発生装置として動作し、第2の電圧発生装置として動作すべきことを示す識別信号が与えられた場合には前記第2の電圧発生装置として動作するものである
ことを特徴とする電圧発生システム。 - 最大電圧と最小電圧との間の複数の電圧を、第1の組の電圧として発生する第1の電圧発生装置と、
前記最大電圧と前記最小電圧との間の、前記第1の組の電圧とは異なる複数の電圧を、第2の組の電圧として発生する第2の電圧発生装置と、
前記最大電圧と前記最小電圧との間の、前記第1及び第2の組の電圧とは異なる複数の電圧を、第3の組の電圧として発生する第3の電圧発生装置とを備え、
前記第1の電圧発生装置は、
前記最大電圧を発生し、前記第1の組の電圧と前記最大電圧とを前記第2及び第3の電圧発生装置に供給するものであり、
前記第2の電圧発生装置は、
前記最小電圧を発生し、前記第2の組の電圧と前記最小電圧とを前記第1及び第3の電圧発生装置に供給するものであり、
前記第3の電圧発生装置は、
前記第3の組の電圧を前記第1及び第2の電圧発生装置に供給するものであり、
前記第1〜第3の電圧発生装置は、いずれも、前記第1〜第3の組の電圧から、電圧を選択して出力する
ことを特徴とする電圧発生システム。 - 請求項9に記載の電圧発生システムにおいて、
前記第1〜第3の電圧発生装置は、いずれも同様に構成されており、第1の電圧発生装置として動作すべきことを示す識別信号が与えられた場合には前記第1の電圧発生装置として動作し、第2の電圧発生装置として動作すべきことを示す識別信号が与えられた場合には前記第2の電圧発生装置として動作し、第3の電圧発生装置として動作すべきことを示す識別信号が与えられた場合には前記第3の電圧発生装置として動作するものである
ことを特徴とする電圧発生システム。 - 表示装置の駆動に必要な電圧群の発生を複数の集積回路に分担させ、前記電圧群の一部の電圧を前記集積回路間で共有する、電圧発生システム。
- 表示装置の駆動に必要な複数の電圧を発生し、発生されたある電圧を外部端子と接続している第1の集積回路と、
前記外部端子の電圧を共有することで前記表示装置の駆動に必要な複数の電圧を発生する第2の集積回路と、
を備える電圧発生システム。 - 必要な電圧群の発生を複数の集積回路に分担させ、前記電圧群の一部の電圧を前記集積回路間で共有する、電圧発生システムと、
前記電圧発生システムで発生された電圧で駆動される表示装置と、
を備える表示システム。 - 複数の電圧を発生し、発生されたある電圧を外部端子と接続している第1の集積回路と、
前記外部端子の電圧を共有することで複数の電圧を発生する第2の集積回路と、
前記第1及び第2の集積回路で発生された電圧で駆動される表示装置と、
を備える表示システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006345921A JP4696057B2 (ja) | 2006-01-11 | 2006-12-22 | 電圧発生システム及び表示システム |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006003392 | 2006-01-11 | ||
JP2006003392 | 2006-01-11 | ||
JP2006345921A JP4696057B2 (ja) | 2006-01-11 | 2006-12-22 | 電圧発生システム及び表示システム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011003811A Division JP4832598B2 (ja) | 2006-01-11 | 2011-01-12 | 電圧発生装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007213558A JP2007213558A (ja) | 2007-08-23 |
JP2007213558A5 true JP2007213558A5 (ja) | 2010-10-14 |
JP4696057B2 JP4696057B2 (ja) | 2011-06-08 |
Family
ID=38491893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006345921A Expired - Fee Related JP4696057B2 (ja) | 2006-01-11 | 2006-12-22 | 電圧発生システム及び表示システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4696057B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61294415A (ja) * | 1985-06-24 | 1986-12-25 | Toshiba Corp | 電源回路 |
JP2696952B2 (ja) * | 1988-06-30 | 1998-01-14 | 松下電器産業株式会社 | 電源供給回路 |
JP2002108469A (ja) * | 2000-09-29 | 2002-04-10 | Casio Comput Co Ltd | 電源装置 |
JP4437378B2 (ja) * | 2001-06-07 | 2010-03-24 | 株式会社日立製作所 | 液晶駆動装置 |
JP2004354625A (ja) * | 2003-05-28 | 2004-12-16 | Renesas Technology Corp | 自発光表示装置及び自発光表示用駆動回路 |
-
2006
- 2006-12-22 JP JP2006345921A patent/JP4696057B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8963905B2 (en) | Liquid crystal display panel driving circuit | |
US9251757B2 (en) | Driving circuit for driving a display apparatus based on display data and a control signal, and a liquid crystal display apparatus which uses the driving circuit | |
JP3594125B2 (ja) | Da変換器およびそれを用いた液晶駆動装置 | |
KR19980070572A (ko) | 액정 디스플레이 패널을 구동시키기 위한 액정 구동 회로 | |
US6727880B2 (en) | Liquid crystal display device having a source driver and method for driving the same | |
US20110193848A1 (en) | Level shifter circuit, load drive device, and liquid crystal display device | |
KR20090032942A (ko) | 다입력 연산 증폭회로, 그것을 사용한 디지털/아날로그변환기 및 그것을 사용한 표시장치의 구동회로 | |
JPH10260664A (ja) | 液晶駆動回路とこれを用いた液晶装置 | |
JP2005215052A (ja) | 液晶駆動電源回路、液晶駆動装置、液晶表示装置 | |
JP2007531447A (ja) | Daコンバータ | |
CN101290743A (zh) | 具有伽马校正的有源式矩阵有机发光二极管的驱动电路 | |
JP2007124606A (ja) | 表示パネルを駆動するための装置およびそのデジタル・アナログ変換器 | |
JP2002258813A (ja) | 液晶駆動装置 | |
US7659878B2 (en) | Display control device | |
CN109686317B (zh) | 显示设备及其操作方法 | |
US20080218456A1 (en) | Driving circuit and organic light emitting display using the same | |
JP4832598B2 (ja) | 電圧発生装置 | |
JP2007323038A (ja) | 駆動回路及びこれを利用した有機電界発光表示装置 | |
WO2016011678A1 (zh) | 数字模拟转换器、可编程伽玛校正缓冲电路及显示装置 | |
JP4696057B2 (ja) | 電圧発生システム及び表示システム | |
WO2004068708A2 (en) | An integrated circuit signal generator for generating an square wave output signal | |
US7570232B2 (en) | Organic El drive circuit and organic El display using same | |
JP2007213558A5 (ja) | ||
JP2011065156A (ja) | ディスプレイパネルの駆動装置およびデジタル/アナログ変換方法 | |
KR20080101661A (ko) | 액정 구동장치 |