JP2007212181A - Ic socket, acceleration inspection-use substrate and method for inspecting semiconductor device - Google Patents
Ic socket, acceleration inspection-use substrate and method for inspecting semiconductor device Download PDFInfo
- Publication number
- JP2007212181A JP2007212181A JP2006029861A JP2006029861A JP2007212181A JP 2007212181 A JP2007212181 A JP 2007212181A JP 2006029861 A JP2006029861 A JP 2006029861A JP 2006029861 A JP2006029861 A JP 2006029861A JP 2007212181 A JP2007212181 A JP 2007212181A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- socket
- heat dissipation
- heat
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、半導体デバイスの加速検査に関する。 The present invention relates to accelerated inspection of semiconductor devices.
一般に、半導体デバイスの製造工程において、半導体デバイスの初期不良をスクリーニングするためバーインが行われている。これは、半導体デバイスをICソケットに搭載し、複数のICソケットを加速検査用基板に設置し、所定温度に制御されるチャンバー内において、定格電圧、定格温度より厳しい条件で半導体デバイスを駆動させることにより、故障時間を加速し、初期不良を有する半導体デバイスを抽出するものである(例えば特許文献1参照)。 In general, burn-in is performed in the manufacturing process of a semiconductor device to screen an initial failure of the semiconductor device. This is because a semiconductor device is mounted on an IC socket, a plurality of IC sockets are installed on a substrate for accelerated inspection, and the semiconductor device is driven under conditions more severe than the rated voltage and rated temperature in a chamber controlled at a predetermined temperature. Thus, the failure time is accelerated and a semiconductor device having an initial failure is extracted (for example, see Patent Document 1).
このとき、半導体デバイス自体の放熱を考慮した温度制御が必要となるが、デバイスの微細化、SOC技術による素子の薄化、多チップ化に伴い、リーク電流などによる半導体デバイスの自己発熱量が増大するという問題が生じている。 At this time, it is necessary to control the temperature in consideration of heat dissipation of the semiconductor device itself. However, as the device is miniaturized, the element is thinned by the SOC technology, and the number of chips is increased, the self-heating amount of the semiconductor device due to leakage current increases There is a problem to do.
通常、T−BGA(Tape Ball Grid Arrey)、E−BGA(Enhanced Ball Grid Arrey)の様なプリント基板・パッケージ表面側の銅蓋を用いて放熱を行うパッケージを用いる場合は、パッケージ表面側に放熱フィンを取り付けることにより、温度制御を行うことが可能である。しかしながら、P−BGA(Plastic Ball Grid Arrey)のように、パッケージ表面が熱抵抗の高いモールド樹脂に覆われているものにおいては、表面からの放熱が困難であり、裏面のサーマルビアから放熱されるが、通常半導体デバイスの裏面よりICソケットを介して負荷電圧が印加されるため、十分な放熱効果が得られないという問題があった。
本発明は、加速検査工程において十分な放熱効果を得ることが可能なICソケット、加速検査用基板及び半導体デバイスの検査方法を提供することを目的とするものである。 An object of the present invention is to provide an IC socket, an acceleration inspection substrate, and a semiconductor device inspection method capable of obtaining a sufficient heat dissipation effect in the acceleration inspection process.
本発明の一態様によれば、裏面側に放熱領域を有する半導体デバイスが搭載され、加速検査用基板に設置されるICソケットであって、半導体デバイスに負荷電圧を印加する手段と、半導体デバイスの放熱領域と面接触する放熱手段を備えることを特徴とするICソケットが提供される。 According to one aspect of the present invention, there is provided an IC socket in which a semiconductor device having a heat dissipation region is mounted on the back surface side and is installed on a substrate for accelerated inspection, the means for applying a load voltage to the semiconductor device, An IC socket is provided that includes heat dissipation means in surface contact with the heat dissipation area.
また、本発明の一態様によれば、裏面側に放熱領域を有する半導体デバイスの放熱領域と接続する放熱機構を有するICソケットが設置される加速検査用基板であって、ICソケットに負荷電圧を印加する手段と、放熱機構と面接触する放熱手段を備えることを特徴とする加速検査用基板が提供される。 According to another aspect of the present invention, there is provided an acceleration inspection substrate in which an IC socket having a heat dissipation mechanism connected to a heat dissipation region of a semiconductor device having a heat dissipation region on the back side is provided, and a load voltage is applied to the IC socket. There is provided an accelerated inspection substrate comprising means for applying and heat dissipating means in surface contact with the heat dissipating mechanism.
また、本発明の一態様によれば、裏面側に放熱領域を有する半導体デバイスをICソケット上に搭載し、ICソケットの放熱手段上に放熱領域を面接触させる工程と、ICソケットを加速検査用基板に設置する工程と、加速検査用基板より半導体デバイスに負荷電圧を印加する工程と、負荷電圧により半導体デバイスに発生する熱を、放熱手段を介して放熱する工程を備えることを特徴とする半導体デバイスの検査方法が提供される。 According to another aspect of the present invention, a step of mounting a semiconductor device having a heat dissipation area on the back side on an IC socket, bringing the heat dissipation area into surface contact with the heat dissipation means of the IC socket, and the IC socket for acceleration inspection A semiconductor comprising: a step of installing on a substrate; a step of applying a load voltage to the semiconductor device from the substrate for accelerated inspection; and a step of radiating heat generated in the semiconductor device by the load voltage through a heat radiating means. A device inspection method is provided.
また、本発明の一態様によれば、裏面側に放熱領域を有する半導体デバイスをICソケットに搭載し、放熱領域と、ICソケットにおける放熱機構とを接続させる工程と、ICソケットを加速検査用基板に設置し、放熱機構を含む領域と加速検査用基板における放熱手段とを面接触させる工程と、加速検査用基板より半導体デバイスに負荷電圧を印加する工程と、負荷電圧により半導体デバイスに発生する熱を、放熱機構及び放熱手段を介して放熱する工程を備えることを特徴とする半導体デバイスの検査方法が提供される。 Further, according to one aspect of the present invention, a step of mounting a semiconductor device having a heat dissipation region on the back surface side on an IC socket, connecting the heat dissipation region and a heat dissipation mechanism in the IC socket, and the IC socket with an acceleration inspection substrate A step of bringing the area including the heat dissipation mechanism and the heat dissipation means in the acceleration inspection substrate into surface contact, a step of applying a load voltage to the semiconductor device from the acceleration inspection substrate, and a heat generated in the semiconductor device by the load voltage There is provided a method for inspecting a semiconductor device comprising a step of radiating heat through a heat radiating mechanism and a heat radiating means.
本発明の一実施態様によれば、半導体デバイスの加速検査工程において十分な放熱効果を得ることが可能となる。 According to one embodiment of the present invention, it is possible to obtain a sufficient heat dissipation effect in the accelerated inspection process of semiconductor devices.
以下本発明の実施形態について、図を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
(実施形態1)
図1に本実施形態のICソケットの断面図を、図2にその上面図を示す。図に示すように、ICソケット本体1の半導体デバイス載置面1aと裏面1bを貫通するように、半導体デバイスの裏面から負荷電圧を印加するための複数のポゴピン2が形成されている。ICソケット本体1の中心部には、半導体デバイス載置面1aと裏面1bを貫通し、半導体デバイスのサーマルビアが形成された放熱領域と面接触するように、放熱用の放熱フィン4が設けられている。放熱フィン4は、例えばAlなど熱伝導性の高い金属からなり、例えば上部がバルク状、下部が例えば等間隔に設けられた複数のフィンを有し、その上部において半導体デバイスと接続されるコンタクトピン3が一体化された構造となっている。そして、ICソケット本体1に脱着可能となっている。
(Embodiment 1)
FIG. 1 shows a cross-sectional view of the IC socket of this embodiment, and FIG. 2 shows a top view thereof. As shown in the figure, a plurality of
このようなICソケットに、被検査半導体デバイスとして、例えば、P−BGAパッケージ構造の半導体デバイスを搭載する。P−BGAパッケージ構造の半導体デバイスは、図3に示すように、プリント基板11上に、マウント材12を介してチップ(半導体素子)13が載置されており、チップ13の電極から、ボンディングワイヤ14、プリント基板11中に形成されたスルーホール15を介して、プリント基板11裏面側に形成されたはんだボール16と接続されている。そして、チップ13及びボンディングワイヤ14はモールド樹脂17により被覆されている。プリント基板11のチップ13直下領域には、サーマルビア18が形成されており、チップ13より発生した熱は、このサーマルビア18とこれと接続されるサーマルボール19を介して放出される。
For example, a semiconductor device having a P-BGA package structure is mounted on such an IC socket as a semiconductor device to be inspected. As shown in FIG. 3, a semiconductor device having a P-BGA package structure has a chip (semiconductor element) 13 mounted on a printed
このようなP−BGAパッケージ構造の半導体デバイスを、ICソケットに搭載した後、複数(例えば12個)のICソケットを、加速検査を行うための加速検査用基板に設置する。 After mounting a semiconductor device having such a P-BGA package structure on an IC socket, a plurality of (for example, 12) IC sockets are installed on an acceleration inspection substrate for performing an acceleration inspection.
図4に加速検査用基板の断面を示す。ICソケットが搭載される部品実装部分において、表面には半導体デバイスにおける所定の端子より負荷電圧を印加するために所定の配線がプリントされたバーイン基板21が、裏面にはバーイン基板21の配線を保護するための裏蓋22が設けられ、その間が空洞になっている。そして、部品実装部分の中心部には、ICソケットの放熱用のフィンを貫通させるための開口部23が形成されている。
FIG. 4 shows a cross section of the acceleration inspection substrate. In the component mounting portion on which the IC socket is mounted, the burn-in
このような加速検査用基板に、P−BGAパッケージ構造の半導体デバイスを搭載したICソケットを設置し、温度コントローラを有し、密閉状態を保つことが可能なチャンバーに挿入する。そして、電圧印加用の電源より、パターンジェネレータ及びドライバーにより制御された所定のパターン及びパルスを有する負荷電圧を印加するとともに、設定された温度に制御することにより、バーインを行う。 An IC socket on which a semiconductor device having a P-BGA package structure is mounted on such a substrate for accelerated inspection, and is inserted into a chamber having a temperature controller and capable of maintaining a sealed state. A burn-in is performed by applying a load voltage having a predetermined pattern and pulse controlled by a pattern generator and a driver from a voltage application power source and controlling the voltage to a set temperature.
バーインが行われる際、半導体デバイスのリーク電流などにより設定温度以上に発生した熱は、サーマルボール19からコンタクトピン3を介して、放熱フィン4より放出される。
When the burn-in is performed, the heat generated above the set temperature due to the leakage current of the semiconductor device is released from the
このような放熱フィンを備えたICソケットを用いることにより、半導体デバイスがバーイン時の設定温度以上に発熱した場合でも、効率よく放熱を行うことができる。また、通常加速検査用基板のバーイン基板は、製品毎に回路が異なるため、製品に応じて形成されているが、本実施形態において新たに形成される開口部もバーイン基板形成時に併せて形成すれば良い。また、放熱フィンは、脱着可能とすることにより、同一パッケージの製品であれば、放熱フィンを共有化することも可能である。 By using an IC socket provided with such heat radiation fins, even when the semiconductor device generates heat at a temperature higher than the set temperature during burn-in, heat can be efficiently radiated. In addition, the burn-in substrate of the normal acceleration inspection substrate is formed according to the product because the circuit is different for each product, but the opening newly formed in this embodiment is also formed at the time of forming the burn-in substrate. It ’s fine. In addition, if the radiating fins are detachable, the radiating fins can be shared if they are products of the same package.
(実施形態2)
図5に本実施形態の加速検査用基板の断面図を示す。図に示すように、ICソケットが搭載される部品実装部分において、表面には半導体デバイスにおける所定の端子より負荷電圧を印加するために所定の配線がプリントされたバーイン基板31が、裏面にはバーイン基板21の配線を保護するための裏蓋32が設けられ、その間が空洞になっている。そして、部品実装部分の中心部には、ICソケットにおけるサーマルボールコンタクトピンの受けパッド33を取付けた放熱フィン34が設置されている。放熱フィン34は、実施形態1と同様に、例えばAlなど熱伝導性の高い金属からなり、例えば上部がバルク状、下部が例えば等間隔に設けられた複数のフィンを有する構造となっている。
(Embodiment 2)
FIG. 5 shows a cross-sectional view of the acceleration inspection substrate of the present embodiment. As shown in the figure, in a component mounting portion where an IC socket is mounted, a burn-in
このような加速検査用基板に、実施形態1と同様に、P−BGAパッケージ構造の半導体デバイスを搭載したICソケットを設置する。 As in the first embodiment, an IC socket on which a semiconductor device having a P-BGA package structure is mounted is installed on such an acceleration inspection substrate.
このとき、ICソケットは、図6に示すような従来構造のものを用いることができる。すなわち、図に示すように、ICソケット本体41の半導体デバイス載置面41aと裏面41bを貫通するように、半導体デバイスの裏面から負荷電圧を印加するための複数のポゴピン42が形成されている。ICソケット本体41の中心部には、半導体デバイスのサーマルボールと接続するサーマルボールコンタクトピン43が形成されており、これを介して放熱することができる。
At this time, an IC socket having a conventional structure as shown in FIG. 6 can be used. That is, as shown in the figure, a plurality of
このようなP−BGAパッケージ構造の半導体デバイスを搭載したICソケットを、加速検査用基板に設置し、実施形態1と同様に、温度コントローラを有し、密閉状態を保つことが可能なチャンバーに挿入する。そして、電圧印加用の電源より、パターンジェネレータ及びドライバーにより制御された所定のパターン及びパルスを有する負荷電圧を印加するとともに、負荷電圧を印加するとともに、設定された温度雰囲気に制御することにより、バーインを行う。 An IC socket on which a semiconductor device having such a P-BGA package structure is mounted on an acceleration inspection substrate, and is inserted into a chamber having a temperature controller and capable of maintaining a sealed state, as in the first embodiment. To do. By applying a load voltage having a predetermined pattern and pulse controlled by a pattern generator and a driver from a power supply for voltage application, applying a load voltage and controlling to a set temperature atmosphere, the burn-in I do.
バーインが行われる際、半導体デバイスのリーク電流などにより設定温度以上に発生した熱は、半導体デバイスのサーマルボールからサーマルボールコンタクトピン43、受けパッド33を介して、放熱フィン34より放出される。
When the burn-in is performed, heat generated above the set temperature due to the leakage current of the semiconductor device or the like is released from the
このような放熱フィンを備えた加速検査用基板を用いることにより、半導体デバイスがバーイン時の設定温度以上に発熱した場合でも、効率よく放熱を行うことができる。また、バーイン基板側に放熱フィンを取付けているため、現行のICソケットをそのまま使用することが可能であり、低コストであるとともに、実施形態1と同様に、構造変更に伴う加速検査用基板の改造も容易に行うことが可能である。 By using the acceleration inspection substrate provided with such heat radiation fins, even when the semiconductor device generates heat at a temperature higher than the set temperature during burn-in, heat can be efficiently radiated. In addition, since the radiation fins are attached to the burn-in board side, the current IC socket can be used as it is, and the cost is low. Remodeling can also be easily performed.
本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。 The present invention is not limited to the embodiment described above. Various other modifications can be made without departing from the scope of the invention.
1、41 ICソケット本体
2、42 ポゴピン
3 コンタクトピン
4、34 放熱フィン
11 プリント基板
12 マウント材
13 チップ
14 ボンディングワイヤ
15 スルーホール
16 はんだボール
17 モールド樹脂
18 サーマルビア
19 サーマルボール
21、31 バーイン基板
22、32 裏蓋
23 開口部
33 受けパッド
43 サーマルボールコンタクトピン
1, 41
Claims (5)
前記半導体デバイスに負荷電圧を印加する手段と、
前記半導体デバイスの前記放熱領域と面接触する放熱手段を備えることを特徴とするICソケット。 An IC socket in which a semiconductor device having a heat dissipation area is mounted on the back side and is installed in an acceleration inspection device,
Means for applying a load voltage to the semiconductor device;
An IC socket comprising a heat dissipation means that makes surface contact with the heat dissipation area of the semiconductor device.
前記ICソケットに負荷電圧を印加する手段と、
前記放熱機構と面接触する放熱手段を備えることを特徴とする加速検査用基板。 An acceleration inspection apparatus in which an IC socket having a heat dissipation mechanism connected to a heat dissipation area of a semiconductor device is installed,
Means for applying a load voltage to the IC socket;
A substrate for accelerated inspection, comprising heat radiating means in surface contact with the heat radiating mechanism.
前記ICソケットを加速検査用基板に設置する工程と、
前記加速検査用基板より前記半導体デバイスに負荷電圧を印加する工程と、
前記負荷電圧により前記半導体デバイスに発生する熱を、前記放熱手段を介して放熱する工程を備えることを特徴とする半導体デバイスの検査方法。 Mounting a semiconductor device having a heat dissipation area on the back side on an IC socket, and bringing the heat dissipation area into surface contact with the heat dissipation means of the IC socket;
Installing the IC socket on a substrate for accelerated inspection;
Applying a load voltage to the semiconductor device from the accelerated inspection substrate;
A method for inspecting a semiconductor device, comprising the step of radiating heat generated in the semiconductor device by the load voltage through the heat radiating means.
前記ICソケットを加速検査用基板に設置し、前記放熱機構を含む領域と前記加速検査用基板における放熱手段とを面接触させる工程と、
前記加速検査用基板より前記半導体デバイスに負荷電圧を印加する工程と、
前記負荷電圧により前記半導体デバイスに発生する熱を、前記放熱機構及び前記放熱手段を介して放熱する工程を備えることを特徴とする半導体デバイスの検査方法。 Mounting a semiconductor device having a heat dissipation area on the back side in an IC socket, and connecting the heat dissipation area and a heat dissipation mechanism in the IC socket;
Installing the IC socket on the acceleration inspection substrate, and bringing the area including the heat dissipation mechanism into contact with the heat dissipation means in the acceleration inspection substrate; and
Applying a load voltage to the semiconductor device from the accelerated inspection substrate;
A method for inspecting a semiconductor device, comprising the step of radiating heat generated in the semiconductor device by the load voltage through the heat dissipation mechanism and the heat dissipation means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006029861A JP2007212181A (en) | 2006-02-07 | 2006-02-07 | Ic socket, acceleration inspection-use substrate and method for inspecting semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006029861A JP2007212181A (en) | 2006-02-07 | 2006-02-07 | Ic socket, acceleration inspection-use substrate and method for inspecting semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007212181A true JP2007212181A (en) | 2007-08-23 |
Family
ID=38490780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006029861A Pending JP2007212181A (en) | 2006-02-07 | 2006-02-07 | Ic socket, acceleration inspection-use substrate and method for inspecting semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007212181A (en) |
-
2006
- 2006-02-07 JP JP2006029861A patent/JP2007212181A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2005470B1 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing | |
TWI551198B (en) | Printed circuit board structure with heat dissipation function | |
JPH09148523A (en) | Semiconductor device | |
JP2005217405A (en) | Thermal dissipation type semiconductor package and manufacturing method of same | |
US8198725B2 (en) | Heat sink and integrated circuit assembly using the same | |
JP2008091522A (en) | Radiation component, printed substrate, radiation system, and structure for supporting printed substrate | |
US20120306064A1 (en) | Chip package | |
JP2014169964A (en) | Method of manufacturing semiconductor device | |
JP3804803B2 (en) | Electronic component mounting substrate and semiconductor device | |
US20140321062A1 (en) | Heat sink | |
US7310224B2 (en) | Electronic apparatus with thermal module | |
KR100598652B1 (en) | Semiconductor device | |
JP2015132524A (en) | Test apparatus | |
JP2007036035A (en) | Semiconductor device | |
JPH06318486A (en) | Ic part mounting pin socket and collective socket | |
JP2010108955A (en) | Semiconductor device, and method for manufacturing the same | |
JP2007212181A (en) | Ic socket, acceleration inspection-use substrate and method for inspecting semiconductor device | |
JP2007188934A (en) | Multichip module | |
JP2005332918A (en) | Electronic apparatus | |
KR101279469B1 (en) | Cof package having improved heat dissipation | |
JP5538697B2 (en) | Semiconductor device test method | |
JP2010040569A (en) | Electronic component module | |
JPH0778917A (en) | J-led package, socket system and board system | |
JPH10125833A (en) | Bga type package mounting substrate and bga type package mounting method | |
JP2006245599A (en) | Electronic component and semiconductor device |