JP2006245599A - Electronic component and semiconductor device - Google Patents
Electronic component and semiconductor device Download PDFInfo
- Publication number
- JP2006245599A JP2006245599A JP2006109951A JP2006109951A JP2006245599A JP 2006245599 A JP2006245599 A JP 2006245599A JP 2006109951 A JP2006109951 A JP 2006109951A JP 2006109951 A JP2006109951 A JP 2006109951A JP 2006245599 A JP2006245599 A JP 2006245599A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- conductor portion
- substrate
- main surface
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85447—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
この発明は、電子部品、及び電子部品搭載用基板に電子部品が搭載された半導体装置に関する。 The present invention relates to an electronic component and a semiconductor device in which the electronic component is mounted on an electronic component mounting substrate.
これまで、電気機器分野では、電子部品からの発生する熱を効率良く外部に放熱させる技術開発が進められている。 Up to now, in the electrical equipment field, technological development for efficiently radiating heat generated from electronic components to the outside has been advanced.
そこで、放熱のための技術として、熱伝導率が高い放熱部品や樹脂を、チップ上に設ける技術がある(例えば、特許文献1参照)。 Therefore, as a technique for heat dissipation, there is a technique in which a heat dissipation component or a resin having high thermal conductivity is provided on a chip (see, for example, Patent Document 1).
また、熱放射率を向上させる皮膜を、チップ上もしくは基板上に設ける技術がある(例えば、特許文献2参照)。
しかしながら、上記文献1では、放熱のための材料として熱伝導率が高い材料を採用していることが開示されているに過ぎない。 However, the above document 1 merely discloses that a material having high thermal conductivity is adopted as a material for heat dissipation.
よって、このような構成では、チップから伝わった熱を効率良く大気へ放熱するには不十分である。特に、チップから基板に伝わった熱に関しては、当該熱が基板内部にこもり効率良く大気へ放熱されないことが懸念される。 Therefore, such a configuration is insufficient to efficiently dissipate the heat transmitted from the chip to the atmosphere. In particular, regarding the heat transferred from the chip to the substrate, there is a concern that the heat is trapped inside the substrate and is not efficiently dissipated to the atmosphere.
また、上記文献2には、熱放射率が高い皮膜を基板上に設けることが開示されているものの、チップから皮膜に至る伝熱経路に関する具体的な検討がなされていないため、熱をより効率的に大気へ放射させるという点を考慮すると、まだ改善の余地がある。特に、チップで生じた熱が皮膜へ到達するまでの間の伝熱経路において、熱がこもることが懸念される。 Moreover, although the document 2 discloses that a film having a high thermal emissivity is provided on the substrate, no specific study on the heat transfer path from the chip to the film has been made, so heat can be more efficiently used. There is still room for improvement in view of the point of radiating to the atmosphere. In particular, there is a concern that heat may accumulate in the heat transfer path until the heat generated in the chip reaches the film.
そこで、この発明の主目的は、チップ等の電子部品からの熱を効率良く外部に放熱可能な、電子部品、及び電子部品搭載用基板に電子部品が搭載された半導体装置を提供することにある。 Accordingly, a main object of the present invention is to provide an electronic component capable of efficiently dissipating heat from an electronic component such as a chip to the outside, and a semiconductor device in which the electronic component is mounted on an electronic component mounting substrate. .
この発明は、上記課題に鑑みてなされてものであり、この発明の電子部品搭載用の基板に搭載される電子部品よれば、下記のような構成上の特徴を有する。 The present invention has been made in view of the above problems, and according to the electronic component mounted on the electronic component mounting substrate of the present invention, the following structural features are provided.
すなわち、この発明の電子部品は、基板の主表面上に形成された導体部と電気的に接続される突起状導体部と、電子部品のうち突起状導体部が形成された面とは異なる面から基板の主表面に向かって延在するとともに、延在方向に有する長さは、電子部品の搭載時に、基板の主表面と接触可能な長さとされている補助導体部とを具えている。 That is, the electronic component of the present invention has a protruding conductor portion electrically connected to the conductor portion formed on the main surface of the substrate, and a surface different from the surface of the electronic component on which the protruding conductor portion is formed. The length extending in the direction toward the main surface of the substrate and extending in the extending direction includes an auxiliary conductor portion that is configured to be in contact with the main surface of the substrate when the electronic component is mounted.
この発明の電子部品によれば、補助導体部を設けることにより、電子部品と基板との間の伝熱経路を補強できるので、電子部品からの発熱を確実に基板に伝えることができる。 According to the electronic component of the present invention, by providing the auxiliary conductor portion, the heat transfer path between the electronic component and the substrate can be reinforced, so heat generated from the electronic component can be reliably transmitted to the substrate.
以下、図1〜図8を参照して、この発明の実施の形態につき説明する。尚、各図は、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係を概略的に示してあるに過ぎず、従って、この発明は図示例に限定されるものではない。また、図を分かり易くするために、断面を示すハッチングは、一部分を除き省略してある。尚、以下の説明は、単なる好適例に過ぎず、また、例示した数値的条件は何らこれに限定されない。また、各図において同様の構成成分については同一の番号を付して示し、その重複する説明を省略することもある。 Hereinafter, an embodiment of the present invention will be described with reference to FIGS. Each drawing merely schematically shows the shape, size, and arrangement relationship of each component to such an extent that the present invention can be understood. Therefore, the present invention is not limited to the illustrated examples. Further, for easy understanding of the drawing, hatching indicating a cross section is omitted except for a part thereof. In addition, the following description is only a suitable example, and the illustrated numerical conditions are not limited to this at all. Moreover, in each figure, the same component is attached | subjected and shown, and the duplicate description may be abbreviate | omitted.
<第1の実施の形態>
図1は、この実施の形態の発熱源となる電子部品を搭載(あるいは、実装ともいう。)した実装構造を示す、概略断面図である。この実施の形態では、発熱源である電子部品を、半導体チップの外形寸法と実質的に同一の外形寸法を有する半導体パッケージであるWCSP(Waferlevel Chip Size Package)30とし、プリント配線板20に放熱機構を設けた場合を例に挙げて説明する。尚、実質的に同一とは、パッケージの外形寸法が半導体チップの外形寸法と全く同じ寸法である構成はもとより、パッケージの外形寸法が半導体チップの外形寸法に対して20%程度まで大きな寸法となる構成も含まれるという意味である。
<First Embodiment>
FIG. 1 is a schematic cross-sectional view showing a mounting structure in which an electronic component serving as a heat generation source of this embodiment is mounted (also referred to as mounting). In this embodiment, the electronic component that is a heat source is a WCSP (Waferlevel Chip Size Package) 30 that is a semiconductor package having substantially the same external dimensions as the semiconductor chip, and the heat dissipation mechanism is provided on the printed
WCSPとは、半導体チップの外形サイズとほぼ同じパッケージサイズであるCSPのうち、ウェハ状態のまま外部端子形成工程までを完了させた後、ダイシング等によって個片化したものをいう。また、プリント配線板とは、所定の回路設計に基づいて、導体パターンを絶縁性の基材の表面に、または表面及びその内部に、導体配線がパターニング形成されたものをいう。尚、プリント配線板20に搭載される電子部品には、BGA(Ball Grid Array)等を用いても良く、任意好適に選択することができる。
WCSP refers to a CSP that is approximately the same package size as the outer size of a semiconductor chip and that is separated into individual pieces by dicing or the like after completing the external terminal formation process in the wafer state. The printed wiring board refers to a conductive pattern formed on the surface of an insulating base material, or on the surface and inside thereof, based on a predetermined circuit design. In addition, BGA (Ball Grid Array) etc. may be used for the electronic component mounted in the printed
図1に示すように、プリント配線板20上に、WCSP30が搭載されている。具体的には、プリント配線板20が具える第2の導体部27と、WCSP30が具える第1の突起状導体部である半田ボール39とが接触して電気的に接続されている。
As shown in FIG. 1, a WCSP 30 is mounted on the printed
先ず、電子部品であるWCSP30について説明する。ここでのWCSP30には従来公知の構造を適用できるので、以下に、その構造例について簡単に説明する。
First, the
図1に示すように、回路素子(不図示)を具える半導体チップ32上に、回路素子と電気的に接続された電極パッド33の表面を露出させるように、パッシベーション膜34及び保護膜35が順次設けられている。パッシベーション膜34は、例えば、シリコン酸化膜(SiO2)で形成されている。保護膜35は、ポリイミド樹脂等の低硬度の膜材で形成されており、半導体チップ32に対する衝撃や、半導体チップ32と後述する封止膜38との間の応力による剥離を抑制する。配線層(再配線層とも称する。)36は、保護膜35上を半導体チップ32の中心方向に延出している。そして、各電極パッド33は、それぞれこれら配線層36を介して、対応するポスト部37と電気的に個別に接続されている。この配線層36によって、ポスト部37の端面(あるいは、頂面)上に形成される、突起状導体部である半田ボール39を、電極パッド33の直上の位置から半導体チップ32の上側の所望位置に再配置することができる。
As shown in FIG. 1, a
続いて、上述したWCSP30を搭載している、プリント配線板20について説明する。
Next, the printed
図1に示すように、ここでのプリント配線板20は、基体としてのガラスエポキシ基材22の表裏面、すなわち第1の主表面22a及び第2の主表面22b上に、第2の導体部27がパターニング形成されている。この第2の導体部27は、銅箔(Cu)による導体配線である。
As shown in FIG. 1, the printed
このプリント配線板20の基材22には、当該基材22の表裏面(22a、22b)間を貫通する貫通孔(ビアホールあるいはスルーホールとも称する。)22cが形成されている。そして、この貫通孔の内壁面22d上には、第1の導体部26が、第2の導体部27と連続するように形成されている。この第1の導体部26は、導体配線を兼ねたサーマルビア部として機能する。また、図1に示されているように、半田ボール39と接続される第2の導体部27上の貫通孔22cの周縁に、ストッパ21が、レジスト材等によって形成されていても良い。このストッパ21は、WCSP30の搭載時に、半田が貫通孔22c内に流入するのを防止する機能を有している。
A through hole (also referred to as a via hole or a through hole) 22c penetrating between the front and back surfaces (22a, 22b) of the
第1の導体部26は、基材22に、ドリル等で貫通孔(図1に点線で示す。)22cを形成した後、この内壁面22d上に、銅を、例えば、めっき形成して設けることができる。この第1の導体部26の形成は、基材22の表層に第2の導体部27をパターニング形成する前に行う。
The
尚、この第1の導体部26と上述した半田ボール39とが直接接続する構成としても良いが、図1に示されているように、半田ボール39を第2の導体部27上に配置させることにより、搭載時の位置合わせ精度を緩和できて好ましい。また、この構成例のように、貫通孔22c内はもとより、第2の主表面22b上にわたって第2の導体部27が形成されていることにより、プリント配線板20の裏面22b側に確実に熱を伝えることができ放熱の点から好ましい。
The
この実施の形態では、上述した貫通孔22c内の第1の導体部26上に、当該第1の導体部26よりも熱放射率が高い第1の絶縁部25が形成されている点を主たる特徴とする。
The main point of this embodiment is that the first insulating
ここでは、第1の導体部よりも熱放射率の高い第1の絶縁部25が、貫通孔22cの内壁面上に形成された第1の導体部26で画成されている中空部内を満たした構造である。
Here, the first insulating
第1の絶縁部25の材料としては、例えば、セラミックスを含有した塗料を使用するのが好ましい。セラミックスを含有した塗料は、熱伝導性を有するのはもとより、90%以上の高い熱放射率を有するものが多く、高効率な熱放射を実現可能なためである。具体的には、Al2O3を主成分として含有するアルミナ系セラミックス等を使用することができる。また、例えば、特開平10−279845号公報に記載されているようなセラミックスを含有したもの等を任意好適に使用することができる。また、熱放射率を向上させるための黒色顔料が添加された、セラミックス等であっても良い。
As a material for the first insulating
一般的に、サーマルビア部を兼ねた第1の導体部26のみで放熱を行った場合(第1の導体部26が貫通孔22c内を満たしている構造も含む。)には、対流伝熱によるサーマルビア部周辺の大気温度の上昇が不可避であった。
In general, when heat is radiated only by the
しかし、この実施の形態のように、第1の絶縁部25が設けられていることにより、WCSP30から第1の導体部26に伝えられた熱を、第1の絶縁部25から外部に赤外線として高効率に熱放射(あるいは、輻射とも称する。)させることができる。
However, since the first insulating
その結果、サーマルビア部26の周辺の大気温度の上昇を抑制でき、効率的な放熱を実現することができる。
As a result, an increase in the atmospheric temperature around the thermal via
具体的には、貫通孔22c内が第1の導電部26である銅のみの場合の熱伝導率が及び熱放射率が、それぞれ約137W/m・K及び約0.03であるのに対して、この構成例のように、第1の絶縁部25であるアルミナ系セラミックスを貫通孔内22cに設けた構成の場合の熱伝導率及び熱放射率は、約161W/m・K及び約0.92となる。
Specifically, the thermal conductivity and thermal emissivity in the case where only the copper that is the first
このことからも明らかなように、第1の絶縁部を貫通孔22cに設けることにより、チップ等の電子部品から伝わる熱を効率良く外部に放熱することができる。
As is clear from this, the heat transmitted from the electronic component such as the chip can be efficiently radiated to the outside by providing the first insulating portion in the through
尚、第1の絶縁部25は、貫通孔22c内の第1の導体部26上に所定膜厚で形成されていれば良いが、この構成例のように、第1の絶縁部25が貫通孔22c内を満たしている、すなわち埋め込んでいることによって、放熱効果をさらに促進でき好ましい。
The first insulating
また、この実施の形態では、第2の主表面22b上に、第1の導体部26よりも熱放射率が高い第2の絶縁部28、及び上述した第2の導体部27を介して第1の導体部26よりも熱放射率が高い第3の絶縁部29が形成されており、これらは第1の絶縁部25と連続するように形成されている。よって、より一層高効率な熱放射を実現することができる。尚、ここでの第2及び第3の絶縁部(28、29)も、第1の絶縁部25と同様にセラミックスを含有した塗料材料である。
In this embodiment, the second
こうした第1、第2及び第3の絶縁部(25、28、29)は、第2の主表面22b側から、例えば、スプレー法によって液状の赤外線放射性の絶縁体塗料を所定領域に塗布した後、熱硬化させることにより形成することができる。
The first, second, and third insulating portions (25, 28, 29) are applied to the predetermined region from the second
上述した説明より、ここでのプリント配線板20は、配線基板としての機能に加え、赤外線放射性の絶縁体による高効率な熱放射を実現可能とする、優れた放熱板としての機能を併せて具えている。
From the above description, in addition to the function as a wiring board, the printed
続いて、上述した構造のプリント配線板20の放熱効果の検証を、放熱効果の指標となる「熱抵抗値(θja)」を測定して行った。
Subsequently, the heat dissipation effect of the printed
先ず、図2を参照して、電子部品を、WCSP30及びBGA50とした場合の、熱抵抗値の測定方法の概要について説明する。
First, referring to FIG. 2, an outline of a method for measuring a thermal resistance value when electronic components are
図2(A)は、電子部品をWCSP30とした場合の、熱抵抗値の測定方法の概要を説明するための概略図である。ここでのWCSP30には、沖電気工業(株)製 P−VFLGA48−0606−0.8を使用した。尚、このWCSP30の構造は、既に説明したWCSP30と実質的に同様であるため、ここではその説明を省略する。ここでは、半導体チップ32とこの半導体チップ32と接合するパッシベーション膜34との境界の温度を接合部温度(Tj)とし、WCSP30から所定距離離れた位置の温度を基準点温度(Ta)とした。
FIG. 2A is a schematic diagram for explaining an outline of a method for measuring a thermal resistance value when the electronic component is a
図2(B)は、電子部品をBGA50とした場合の、熱抵抗値の測定方法の概要を説明するための概略断面図である。ここでのBGA50には、沖電気工業(株)製 P−BGA352−3535−1.27)を使用した。尚、このBGA50の構造は、従来公知のワイヤボンディング方式と実質的に同様であるので、その構造については以下簡単に説明する。
FIG. 2B is a schematic cross-sectional view for explaining an outline of a method of measuring a thermal resistance value when the electronic component is BGA50. Oki Electric Industry Co., Ltd. P-BGA352-3535-1.27) was used for BGA50 here. The structure of the
図2(B)に示すように、絶縁基板52上に、半導体チップ53が、回路素子(不図示)形成面を上側にして搭載されている。回路素子と接続された電極パッド54と、絶縁基板52上の導体パターン55とがワイヤ56によって結線されている。これにより、所定の回路素子が、絶縁基板52の表裏面間を貫通して設けられているコンタクト57を介して、外部端子である半田ボール58と電気的に接続されている。また、絶縁基板52上には、半導体チップ53を埋め込んで封止する樹脂封止膜59が形成されている。ここでの導体パターン55は、銅で形成されており、ワイヤ56は金(Au)で形成されている。ここでは、半導体チップ53とこの半導体チップ53と接合する樹脂封止膜59との境界の温度を接合部温度(Tj)とし、BGA50から所定距離離れた位置の温度を基準点温度(Ta)とした。
As shown in FIG. 2B, a
続いて、図2(C)を参照して、熱抵抗値の具体的な測定方法につき説明する。 Next, a specific method for measuring the thermal resistance value will be described with reference to FIG.
図2(C)に示すように、定電圧電源81から、各半導体チップ(32、53)の接合部温度(Tj)測定位置近傍に設けられている抵抗体Rに、1Wの電力(=Power)を印加して発熱させ、熱飽和状態(あるいは、熱的平行状態ともいう。)とする。尚、印加電力(1W)の供給は、電流計82及び電圧計83を参照しながら定電圧電源81を微調整して行う。
As shown in FIG. 2C, 1 W of power (= Power) is supplied from the constant
そして、このときの接合部温度(Tj)を、抵抗体R近傍の半導体チップに設けられているダイオードDに定電流電源84から電流を流し、このときの電圧値を電圧計85で測定することにより算出する。また、このときの基準点温度(Ta)を、熱電対(不図示)等を用いて測定する。
Then, the junction temperature (Tj) at this time is caused to flow from the constant
さらに、この構成例では、熱抵抗値への赤外線放射性の絶縁部の影響を検討すべく、図3に示すように、当該絶縁部の形成領域の異なる測定用のサンプルを用意した。図3では、電子部品をWCSPとした場合につき説明するが、BGAの場合についても同様である。 Further, in this configuration example, in order to examine the influence of the infrared radiation insulating portion on the thermal resistance value, as shown in FIG. 3, samples for measurement having different formation regions of the insulating portion were prepared. In FIG. 3, the case where the electronic component is WCSP will be described, but the same applies to the case of BGA.
サンプル(1):赤外線放射性の絶縁部の形成無し(図3(A))。尚、以下において、サンプル(1)をブランク(1)と称する場合がある。 Sample (1): No infrared radiation insulating portion is formed (FIG. 3A). In the following, sample (1) may be referred to as blank (1).
サンプル(2):WCSP全面から第1主表面22a上にわたって、赤外線放射性の第4の絶縁部24が形成されている(図3(B))。尚、このとき絶縁部は、約1×10-4mの膜厚とする。
Sample (2): A fourth insulating
サンプル(3):サンプル(2)で説明した領域に加えて、赤外線放射性の第1〜第3の絶縁部(25、28、29)が、第2主表面22b及び貫通孔内22cに形成されている(図3(C)参照)。尚、このとき絶縁部は、約1×10-4mの膜厚とし、貫通孔22c内には充填する。
Sample (3): In addition to the region described in sample (2), first to third insulating portions (25, 28, 29) having infrared radiation are formed on the second
こうして得られた各種パラメータによって、熱抵抗値θjaを、下記に示す式(1)から算出することができる。
θja[℃/W]=(Tj−Ta)[℃]/Power[W] ・・・・(1)
With the various parameters thus obtained, the thermal resistance value θja can be calculated from the following equation (1).
θja [° C./W]=(Tj−Ta) [° C.] / Power [W] (1)
尚、熱抵抗値の測定方法は、上述した方法のみに限定されるものではなく、各パラメータ(Tj、Ta)の測定条件を、例えば、JEDEC(Joint Electron Device Engineering Counsil)規格等に基づいて行うほか、目的や設計に応じて任意好適な方法及び測定条件を選択することができる。 Note that the method of measuring the thermal resistance value is not limited to the above-described method, and the measurement conditions of each parameter (Tj, Ta) are performed based on, for example, the JEDEC (Joint Electron Engineering Engineering) standard. In addition, any suitable method and measurement conditions can be selected according to the purpose and design.
図4に、熱抵抗値θjaの測定結果をに示す。図4(A)は、電子部品をWCSPとした場合の測定結果であり、図4(B)は、電子部品をBGAとした場合の測定結果である。ここでは、ブランク(1)の熱抵抗値を基準値としたときの各条件の熱抵抗値を棒グラフとして示すとともに、ブランク(1)の熱抵抗値に対する低減率(%)併せて付記してある。 FIG. 4 shows the measurement result of the thermal resistance value θja. FIG. 4A shows the measurement result when the electronic component is WCSP, and FIG. 4B shows the measurement result when the electronic component is BGA. Here, the thermal resistance value of each condition when the thermal resistance value of the blank (1) is used as a reference value is shown as a bar graph, and the reduction rate (%) with respect to the thermal resistance value of the blank (1) is also appended. .
図4(A)及び(B)に示す測定結果から、電子部品がWCSP及びBGAのいずれの場合においても、赤外線放射性の絶縁部が設けられていることにより、熱抵抗値が6.3〜12.9%及び4.0〜6.5%の割合で、それぞれ低減することが確認された。 From the measurement results shown in FIGS. 4A and 4B, the thermal resistance value is 6.3 to 12 because the infrared radiation insulating portion is provided in any case where the electronic component is WCSP or BGA. It was confirmed that the ratios were reduced by 0.9% and 4.0-6.5%, respectively.
このことから、放熱フィン等の放熱部品を別途搭載せずとも、電子部品の放熱効率の向上を実現できることが判る。 From this, it can be seen that the heat dissipation efficiency of the electronic component can be improved without separately mounting a heat dissipation component such as a heat dissipation fin.
また、サンプル(2)の結果から、赤外線放射性の絶縁部で電子部品全面が覆われた構造によっても良好な放熱効果を得られるが、さらに、サンプル(3)のように、貫通孔内の導体部上や基板の裏面上に同絶縁部が設けてあることにより、一層放熱効果が促進されることが確認された。 Also, from the results of sample (2), a good heat dissipation effect can be obtained even by a structure in which the entire surface of the electronic component is covered with an infrared radiation insulating part. Further, as in sample (3), the conductor in the through hole is obtained. It was confirmed that the heat dissipation effect was further promoted by providing the insulating part on the part and the back surface of the substrate.
上述した説明から明らかなように、この実施の形態によれば、電子部品を搭載するプリント配線板等に設けられた貫通孔の内壁面上に形成された導体部上に、当該導体部よりも熱放射率が高い絶縁部が形成されている。 As is apparent from the above description, according to this embodiment, the conductor portion formed on the inner wall surface of the through hole provided in the printed wiring board or the like on which the electronic component is mounted is more than the conductor portion. An insulating part having a high thermal emissivity is formed.
その結果、電子部品から導体部を経て絶縁部に伝えられた熱を、当該絶縁部から赤外線として高効率に放射させることができるので、放熱フィン等の放熱部品を別途搭載せずに放熱効果を促進させることができる。 As a result, the heat transferred from the electronic component to the insulating portion through the conductor portion can be radiated from the insulating portion as infrared rays with high efficiency. Can be promoted.
<第2の実施の形態>
図5を参照して、この発明の第2の実施の形態につき説明する。
<Second Embodiment>
A second embodiment of the present invention will be described with reference to FIG.
第1の実施の形態では、パッケージを搭載するマザーボード用基板に放熱効果を促進させるための赤外線放射性の絶縁部が形成されていたが、この実施の形態では、マザーボード用基板に実装可能なインターポーザ用基板に対して、第1の実施の形態と同様の赤外線放射性の絶縁部が形成されている点、及び当該インターポーザー用基板上全面に、電子部品の外面を覆うように熱放射用の絶縁部が形成されている点が主な相違点である。尚、第1の実施の形態で既に説明した構成要素と同一の構成要素には同一の番号を付して示しており、その具体的な説明を省略する(以下の各実施の形態についても同様)。 In the first embodiment, an infrared radiation insulating portion for promoting the heat dissipation effect is formed on the motherboard for mounting the package. However, in this embodiment, for the interposer that can be mounted on the motherboard for the motherboard. An infrared radiation insulating portion similar to that of the first embodiment is formed on the substrate, and an insulating portion for heat radiation is formed on the entire surface of the interposer substrate so as to cover the outer surface of the electronic component. The main difference is that is formed. The same components as those already described in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted (the same applies to the following embodiments). ).
この構成例では、パッケージのインターポーザ用基板として、MCM(Multi Chip Module)用の基板を例に挙げて説明する。MCMとは、1枚の高密度基板に、例えば、複数のパッケージ及びその周辺の部品類を搭載してモジュール化したものをいう。尚、MCM用の基板には、このほかに、ベアチップを搭載する構造のものも含まれる。 In this configuration example, an MCM (Multi Chip Module) substrate will be described as an example of a package interposer substrate. MCM refers to a module formed by mounting a plurality of packages and their peripheral components on a single high-density substrate. In addition to the above, the substrate for MCM includes a structure in which a bare chip is mounted.
具体的には、図5に示すように、MCM用基板70上に、例えば、フラッシュメモリ等の構成部分としてのWCSPが複数搭載されている。尚、WCSPの構造については、第1の実施の形態で既に説明してあるのでここでは省略する。
Specifically, as shown in FIG. 5, for example, a plurality of WCSPs as components such as a flash memory are mounted on the
ここでのMCM用基板70は、ガラスエポキシ基材72の表裏面、すなわち第1の主表面72a及び第2の主表面72b上に、銅箔による第2の導体部77がパターニング形成されている。
In this
そして、このMCM用基板70の基材72には、基材の表裏面(72a、72b)間を貫通する貫通孔72cが形成されており、この貫通孔の内壁面72d上に、導体配線を兼ねたサーマルビア部として機能する、第1の導体部76が形成されている。また、第1の導体部76は、第1及び第2の主表面(72a、72b)上の第2の導体部77と連続するように形成されている。
The
そして、この貫通孔72c内の第1の導体部76上に、当該第1の導体部76よりも熱放射率が高い第1の絶縁部75が形成されている。ここでも、第1の実施の形態と同様に、第1の絶縁部75が、貫通孔72cの内壁面上の第1の導体部76で画成されている中空部内を満たした、すなわち埋め込んでいる構造である。また、第2の主表面72b上には、第1の導体部76よりも熱放射率が高い第2の絶縁部78、及び上述した第2の導体部77を介して第1の導体部76よりも熱放射率が高い第3の絶縁部79が形成されており、これらは第1の絶縁部75と連続するように形成されている。
A first insulating
また、この構成例では、MCM用基板70の第1の主表面72a全面に、電子部品30を覆うように熱放射用の第4の絶縁部74が形成されている。
In this configuration example, the fourth insulating
さらに、この実施の形態では、MCM用基板70の第2の主表面72b側に、当該MCM用基板70をマザーボード用の基板88に搭載可能な、第2の突起状導体部としての半田ボール80が形成されている。
Further, in this embodiment, the
この構成によれば、半田ボール80は、MCM用基板70の第2の主表面72b上に設けられた第2の導体部77と、MCM用基板70の貫通孔(不図示)内に設けられ当該第2の導体部77と電気的に接続された第1の導体部(不図示)と、第1の主表面72a上に設けられ当該第1の導体部と電気的に接続された第2の導体部77とを介して、半田ボール39に接続されている。
According to this configuration, the
ここでの第1、第2、及び第3の絶縁部(75、78、79)の材料も、第1の実施の形態と同様に、例えば、セラミックスを含有した塗料を使用するのが好ましい。セラミックスを含有した塗料は、熱伝導性を有するのはもとより、90%以上の高い熱放射率を有するものが多く、高効率な熱放射を実現可能なためである。具体的には、Al2O3を主成分として含有するアルミナ系セラミックス等を使用することができる。また、例えば、特開平10−279845号公報に記載されているようなセラミックスを含有したもの等を任意好適に使用することができる。また、熱放射率を向上させるための黒色顔料が添加されたセラミックス等であっても良い。 As for the material of the first, second, and third insulating portions (75, 78, 79) here, it is preferable to use, for example, a paint containing ceramics, as in the first embodiment. This is because ceramic-containing paints often have thermal conductivity and many have a high thermal emissivity of 90% or more, and can realize highly efficient thermal radiation. Specifically, alumina-based ceramics containing Al 2 O 3 as a main component can be used. Further, for example, those containing ceramics as described in JP-A-10-279845 can be suitably used. Moreover, the ceramic etc. to which the black pigment for improving a thermal emissivity was added may be sufficient.
上述した説明から明らかなように、この実施の形態によれば、第1の実施の形態と同様の効果を得ることができる。 As is apparent from the above description, according to this embodiment, the same effect as that of the first embodiment can be obtained.
さらに、この実施の形態では、このような放熱効果を有する基板を、他の基板を搭載可能なMCM用基板等のインターポーザ用基板にも適用することができる。 Furthermore, in this embodiment, a substrate having such a heat dissipation effect can be applied to an interposer substrate such as an MCM substrate on which another substrate can be mounted.
また、この実施の形態によれば、インターポーザ用基板70上全面に、電子部品を覆うように熱放射用の絶縁部が形成されている。その結果、外部へのより一層高効率な熱放射を実現することができる。
Further, according to this embodiment, the insulating portion for heat radiation is formed on the entire surface of the
<第3の実施の形態>
図6を参照して、この発明の第3の実施の形態につき説明する。
<Third Embodiment>
A third embodiment of the present invention will be described with reference to FIG.
この実施の形態では、放熱効果を促進させるための加工が、主として電子部品側に施されている点が、第1の実施の形態との主な相違点である。 In this embodiment, the main difference from the first embodiment is that the processing for promoting the heat dissipation effect is performed mainly on the electronic component side.
図6に示すように、この実施の形態の電子部品40が、電子部品40からの熱を当該電子部品40を搭載する基板60側に効率良く伝えるための補助導体部(以下、金属サポート部と称する場合がある。)45を具えている点を主たる特徴とする。尚、金属サポート部45には、銅などの熱伝導性に優れた材料を任意好適に選択することができる。
As shown in FIG. 6, the
ここでは、電子部品40を、基板搭載用の突起状導体部である半田ボール39を具える、WCSPとし、基板60を一般的なプリント配線板とした場合を例に挙げて説明する。
Here, the case where the
図6に示すように、この実施の形態では、金属サポート部45が、半田ボール39が形成されている面とは異なるWCSP40の表面上から、基板の主表面60aに向かって延在しており、このとき延在方向に有する長さが基板の主表面60aと接触する長さである点を第1の特徴とする。
As shown in FIG. 6, in this embodiment, the
尚、ここでの金属サポート部45の延在方向の端部は、WCSP40に対して非対向な方向、すなわちWCSPに対して外側に離れる方向に折り曲げられた形状であるがこれに限定されるものではなく、基板の主表面60aと接触する部分を有していれば良い。よって、金属サポート部45の延在方向に有する長さは、例えば、基板60の主表面60aを突き抜けて基板60に埋め込まれる長さ等であっても良く、目的や設計に応じて種々の形状を任意好適に選択することができる(詳細後述)。
Here, the end portion of the
また、このとき、金属サポート部45は、WCSP40の表面うち、半導体チップ32を構成するシリコン(Si)基板32の露出面上の広い領域を覆うように設けられているのが良い。発熱源となる回路素子を含むシリコン表面から発生する熱を、効率良く絶縁部47及び基板60に伝えることができるためである。
At this time, the
このような、熱導電性の優れた金属サポート部を設けることにより、WCSP40の裏面(すなわち、半導体チップの裏面32b)及び側面(すなわち、半導体チップの側面32c)における熱が素早く絶縁部47へと伝わるのに加えて、基板60へも素早く伝わる。すなわち、WCSP40と絶縁部47との間、及びWCSP40と基板60との間の伝熱経路を補強できるので、WCSP40からの熱を確実に基板60に伝えることができる。
By providing such a metal support portion with excellent thermal conductivity, heat on the back surface (that is, the
さらに、この実施の形態では、金属サポート部45上に、赤外線放射性の絶縁部47が形成されている点を第2の特徴とする。
Furthermore, this embodiment has a second feature in that an infrared
この構成例では、赤外線放射性の絶縁部47が、金属サポート部45上を含むWCSP40全面を覆い、かつ基板60の主表面60a上にわたって形成されている。この絶縁部47は、金属サポート部45上に所定膜厚で形成された構成であっても良いが、このように、サポート部45上を含む広範な領域に設けてあることにより熱放射の面積がより広がるので、より一層放熱効果を促進できる。
In this configuration example, the infrared
また、ここでの絶縁部47の材料も、第1の実施の形態と同様に、例えば、セラミックスを含有した塗料を使用するのが好ましい。セラミックスを含有した塗料は、熱伝導性を有するのはもとより、90%以上の高い熱放射率を有するものが多く、高効率な熱放射を実現可能なためである。具体的には、Al2O3を主成分として含有するアルミナ系セラミックス等を使用することができる。また、例えば、特開平10−279845号公報に記載されているようなセラミックスを含有したもの等を任意好適に使用することができる。また、熱放射率を向上させるための黒色顔料が添加されたセラミックス等であっても良い。
In addition, the material of the insulating
ここでの絶縁部47は、金属サポート部45をWCSP40上に形成した後、基板の主表面60a側から、例えば、スプレー法によって液状の赤外線放射性の絶縁体塗料を所定領域に塗布した後、熱硬化させることにより形成することができる。
Here, the insulating
こうして、金属サポート部45を介して基板60側に確実に伝えられたWCSP40からの熱を、絶縁部47によって高い熱放射率で赤外線に変換して外部に放出させることができるので、放熱効果を促進させることができる。
In this way, the heat from the
続いて、図7を参照して、金属サポート部45の形状の具体例について説明する。図7(A)から図7(C)の下段は、図6に示す構造を、図中矢印P方向から見たときの概略断面図、及び上段は、下段に対応する金属サポート部45の展開図である。ここでは、赤外線放射性の絶縁部47の図示は省略してある。また、以下に説明する金属サポート部45のWCSP40への固定は、成形された金属サポート部45を所定温度で加熱してWCSP40に溶着する等、任意好適な方法を用いることができる。
Next, a specific example of the shape of the
図7(A)の金属サポート部451は、WCSP40全面を完全に覆う形状である。このような形状によって、応力集中に対する懸念はあるものの、シリコン表面から発生した熱を確実に基板60側に伝えることができる。尚、こうした形状は、エッチング処理等を用いて成形することができる。
7A has a shape that completely covers the entire surface of the
図7(B)の金属サポート部452は、半導体チップ32の裏面32b全面を覆う形状である点が、図7(A)の金属サポート部451と相違している。このような形状とすることによって、半導体チップを構成するシリコン基板表面から発生した熱を効率良く基板60に伝えることができる。尚、こうした形状は、エッチング処理等を用いて成形することができる。
The
図7(C)の金属サポート部453は、WCSP40の裏面及び側面を網目状に覆う形状である。基板の主表面60aからWCSP40方向に延びるスリット49が形成されていることにより、基板60とWCSP40との境界で発生する、熱膨張係数の差による応力集中を緩和することができる。また、網目模様を含むこうした平板状の銅板は、金型等を用いて比較的容易に成形できるので、製造コストの点で優れている。
The
続いて、図8を参照して、金属サポート部45(451、452、453(図7参照)等)の端部、すなわち基板の主表面60aと接触する端部の形状の具体例について説明する。
Next, a specific example of the shape of the end of the metal support portion 45 (451, 452, 453 (see FIG. 7), etc.), that is, the end contacting the
図8(A)では、金属サポート部45の端部に、基板の主表面60aを突き抜けて基板60に埋め込まれる、接続ピン65が形成されている。このような接続ピン65が設てあることにより、基板60に搭載したWCSP40が、外部からの衝撃によって位置ズレを起こすのを防止でき、安定した搭載状態を維持することができる。このときの金属サポート部は、例えば、平板状の銅板の端部(例えば、図7(A)でQで示す位置)に、銅によって別途形成した接続ピン65を当該銅板に対して鉛直に溶着するなどして作製することができる。そして、この接続ピン65を、例えば、あらかじめドリル等で形成しておいた基板60の細孔に嵌め込んで固定すれば良い。
In FIG. 8A, a
図8(B)では、金属サポート部45の端部自体が接続ピン67である点が、図8(A)と相違している。この形状の場合には、別途接続ピンを溶着する必要が無いので製造コストの点で優れている。このときのサポート部は、あらかじめ、接続ピンとなる基板60への埋め込み分を考慮して平板状の銅板を加工しておくなどして作製することができる。また、図8(A)と同様、安定した搭載状態を維持することができ好適である。
8B is different from FIG. 8A in that the end portion of the
図8(C)では、金属サポート部45の端部が、WCSP40と対向する方向に折り曲げられている。そのため、導電体である接続ピンを埋め込む上記の構造と比較して、当該接続ピンの設置による配線設計の自由度が抑制されることがない点で優れている。
In FIG. 8C, the end portion of the
尚、赤外線放射性の絶縁部や金属サポート部の形状は、上述した形状のみに限定されず、目的や設計に応じて種々の形状とすることができる。 In addition, the shape of an infrared radiation insulation part and a metal support part is not limited only to the shape mentioned above, It can be set as various shapes according to the objective and design.
上述した説明から明らかなように、この実施の形態によれば、金属サポート部を設けることにより、電子部品と基板との間の伝熱経路を補強できるので、電子部品からの発熱を確実に基板に伝えることができる。 As is clear from the above description, according to this embodiment, by providing the metal support portion, the heat transfer path between the electronic component and the substrate can be reinforced, so heat generation from the electronic component is reliably performed on the substrate. Can tell.
その結果、基板側に確実に伝えられた熱を、赤外線放射性の絶縁部47により赤外線に高効率に変換して放射することができ、放熱効果を促進させることができる。
As a result, the heat transmitted to the substrate side can be radiated by converting it into infrared rays with high efficiency by the infrared
以上、この発明は、上述した実施の形態のみに限定されない。よって、任意好適に上記条件を組み合わせて、この発明を適用することができる。 As mentioned above, this invention is not limited only to embodiment mentioned above. Therefore, the present invention can be applied by arbitrarily combining the above conditions.
20:プリント配線板(放熱板)
22、72:ガラスエポキシ基材(基体)
22a、72a:第1の主表面
22b、72b:第2の主表面
22c、72c:貫通孔
22d、72d:内壁面
24:赤外線放射性の第4の絶縁部
25、75:赤外線放射性の第1の絶縁部
26、76:第1の導体部
27、77:第2の導体部
28、78:赤外線放射性の第2の絶縁部
29、79:赤外線放射性の第3の絶縁部
30、40:WCSP(電子部品)
32:半導体チップ
32b:半導体チップの裏面
32c:半導体チップの側面
33:電極パッド
34:パッシベーション膜
35:保護膜
36:配線層(再配線層)
37:ポスト部
38:封止膜
39:半田ボール(第1の突起状導体部)
45、451、452、453:金属サポート部(補助導体部)
47:赤外線放射性の絶縁部
49:スリット
50:BGA(電子部品)
52:絶縁基板
53:半導体チップ
54:電極パッド
55:導体パターン
56:ワイヤ
57:コンタクト
58:半田ボール
59:樹脂封止膜
60:プリント配線板(基板)
60a:基板の主表面
65、67:接続ピン
70:MCM用基板
74:第4の絶縁部
80:半田ボール(第2の突起状導体部)
81:定電圧電源
82:電流計
83、85:電圧計
84:定電流電源
88:基板
20: Printed wiring board (heat sink)
22, 72: Glass epoxy substrate (substrate)
22a, 72a: 1st
32:
37: Post part 38: Sealing film 39: Solder ball (first protruding conductor part)
45, 451, 452, 453: Metal support part (auxiliary conductor part)
47: Infrared radiation insulating part 49: Slit 50: BGA (electronic component)
52: Insulating substrate 53: Semiconductor chip 54: Electrode pad 55: Conductor pattern 56: Wire 57: Contact 58: Solder ball 59: Resin sealing film 60: Printed wiring board (substrate)
60a: Main surface of
81: Constant voltage power supply 82:
Claims (16)
前記基板の主表面上に形成された導体部と電気的に接続される突起状導体部と、
前記電子部品のうち該突起状導体部が形成された面とは異なる面から前記基板の主表面に向かって延在するとともに、該延在方向に有する長さは、前記電子部品の搭載時に、前記基板の主表面と接触可能な長さとされている補助導体部と
を具えていることを特徴とする電子部品。 An electronic component mounted on the main surface of a substrate for mounting an electronic component,
A protruding conductor portion electrically connected to a conductor portion formed on the main surface of the substrate;
While extending from the surface of the electronic component different from the surface on which the protruding conductor portion is formed toward the main surface of the substrate, the length in the extending direction is determined when the electronic component is mounted. An electronic component comprising an auxiliary conductor portion having a length capable of contacting the main surface of the substrate.
前記補助導体部の延在方向に有する長さは、前記電子部品の搭載時に、前記主表面を突き抜ける長さとされていることを特徴とする電子部品。 The electronic component according to claim 1,
The length of the auxiliary conductor portion extending in the extending direction is a length that penetrates the main surface when the electronic component is mounted.
前記補助導体部の延在方向の端部は、前記電子部品の搭載時に、前記主表面と接触しかつ前記電子部品と対向する方向に折り曲げられていることを特徴とする電子部品。 The electronic component according to claim 1,
An end part of the auxiliary conductor in the extending direction is bent in a direction in contact with the main surface and facing the electronic part when the electronic part is mounted.
前記補助導体部の延在方向の端部は、前記電子部品の搭載時に、前記主表面と接触しかつ前記電子部品と非対向な方向に折り曲げられていることを特徴とする電子部品。 The electronic component according to claim 1,
An end part of the auxiliary conductor portion in the extending direction is bent in a direction in contact with the main surface and not facing the electronic part when the electronic part is mounted.
前記補助導体部には、前記電子部品の搭載時に、前記主表面から前記電子部品方向に延びて形成されたスリットが設けられていることを特徴とする電子部品。 The electronic component according to any one of claims 1 to 4,
The electronic component according to claim 1, wherein the auxiliary conductor portion is provided with a slit formed so as to extend from the main surface toward the electronic component when the electronic component is mounted.
前記電子部品は、
前記基板の主表面上に形成された導体部と電気的に接続される突起状導体部と、
前記電子部品のうち該突起状導体部が形成された面とは異なる面から前記基板の主表面に向かって延在するとともに、該延在方向に有する長さは、前記電子部品の搭載時に、前記主表面と接触可能な長さである補助導体部と
を具えていることを特徴とする半導体装置。 A semiconductor device comprising an electronic component mounting substrate and an electronic component mounted on the main surface of the electronic component mounting substrate,
The electronic component is
A protruding conductor portion electrically connected to a conductor portion formed on the main surface of the substrate;
While extending from the surface of the electronic component different from the surface on which the protruding conductor portion is formed toward the main surface of the substrate, the length in the extending direction is determined when the electronic component is mounted. A semiconductor device comprising an auxiliary conductor portion having a length capable of contacting the main surface.
前記補助導体部上に、前記補助導電部よりも熱放射性が高い絶縁部が形成されていることを特徴とする半導体装置。 The semiconductor device according to claim 6.
An insulating part having higher heat radiation than the auxiliary conductive part is formed on the auxiliary conductor part.
前記絶縁部は、前記補助導体部を覆い、かつ前記主表面上にわたって形成されていることを特徴とする半導体装置。 The semiconductor device according to claim 7,
The semiconductor device is characterized in that the insulating portion covers the auxiliary conductor portion and is formed over the main surface.
前記絶縁部は、セラミックスを含有していることを特徴とする半導体装置。 The semiconductor device according to claim 7 or 8,
The semiconductor device, wherein the insulating part contains ceramics.
前記セラミックスは、Al2O3を主成分として含有していることを特徴とする電子部品を搭載した半導体装置。 The semiconductor device according to claim 9.
A semiconductor device having an electronic component mounted thereon, wherein the ceramic contains Al 2 O 3 as a main component.
前記補助導体部の延在方向に有する長さは、前記主表面を突き抜ける長さとされていることを特徴とする電子部品を搭載した半導体装置。 The semiconductor device according to any one of claims 6 to 10,
A length of the auxiliary conductor portion extending in the extending direction is a length penetrating the main surface. A semiconductor device having an electronic component mounted thereon.
前記補助導体部の延在方向の端部は、前記主表面と接触しかつ電子部品と対向する方向に折り曲げられていることを特徴とする電子部品を搭載した半導体装置。 The semiconductor device according to any one of claims 6 to 10,
An end portion of the auxiliary conductor portion in the extending direction is bent in a direction in contact with the main surface and facing the electronic component.
前記補助導体部の延在方向の端部は、前記主表面と接触しかつ電子部品と非対向な方向に折り曲げられていることを特徴とする半導体装置。 The semiconductor device according to any one of claims 6 to 10,
An end portion of the auxiliary conductor portion in the extending direction is bent in a direction contacting the main surface and not facing the electronic component.
前記補助導体部には、前記主表面から前記電子部品方向に延びて形成されたスリットが設けられていることを特徴とする半導体装置。 The semiconductor device according to any one of claims 6 to 13,
A semiconductor device, wherein the auxiliary conductor portion is provided with a slit formed extending from the main surface in the direction of the electronic component.
前記電子部品は、回路素子を有する半導体チップであることを特徴とする半導体装置。 The semiconductor device according to any one of claims 6 to 14,
The electronic device is a semiconductor chip having a circuit element.
前記電子部品は、回路素子を有する半導体チップを含み、該半導体チップの外形寸法と同一の外形寸法を有する半導体パッケージであることを特徴とする半導体装置。
The semiconductor device according to any one of claims 6 to 14,
The electronic device includes a semiconductor chip having a circuit element, and is a semiconductor package having the same outer dimension as the outer dimension of the semiconductor chip.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006109951A JP4043493B2 (en) | 2006-04-12 | 2006-04-12 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006109951A JP4043493B2 (en) | 2006-04-12 | 2006-04-12 | Semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004034709A Division JP3804803B2 (en) | 2004-02-12 | 2004-02-12 | Electronic component mounting substrate and semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006245599A true JP2006245599A (en) | 2006-09-14 |
JP4043493B2 JP4043493B2 (en) | 2008-02-06 |
Family
ID=37051591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006109951A Expired - Fee Related JP4043493B2 (en) | 2006-04-12 | 2006-04-12 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4043493B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009231296A (en) * | 2008-03-19 | 2009-10-08 | Powertech Technology Inc | Heat radiation type multiple hole semiconductor package |
WO2021081477A1 (en) * | 2019-10-24 | 2021-04-29 | Texas Instruments Incorporated | Metal-covered chip scale packages |
-
2006
- 2006-04-12 JP JP2006109951A patent/JP4043493B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009231296A (en) * | 2008-03-19 | 2009-10-08 | Powertech Technology Inc | Heat radiation type multiple hole semiconductor package |
JP4647673B2 (en) * | 2008-03-19 | 2011-03-09 | 力成科技股▲分▼有限公司 | Heat dissipation type multi-hole semiconductor package |
WO2021081477A1 (en) * | 2019-10-24 | 2021-04-29 | Texas Instruments Incorporated | Metal-covered chip scale packages |
Also Published As
Publication number | Publication date |
---|---|
JP4043493B2 (en) | 2008-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10204848B2 (en) | Semiconductor chip package having heat dissipating structure | |
JP5367413B2 (en) | Semiconductor device | |
JP5081578B2 (en) | Resin-sealed semiconductor device | |
US9202798B2 (en) | Power module package and method for manufacturing the same | |
JP3804803B2 (en) | Electronic component mounting substrate and semiconductor device | |
JP2006202885A (en) | Semiconductor device | |
KR100817079B1 (en) | Wafer level chip scale package, method of manufacturing the same, and semiconductor chip module including the wafer level chip scale package | |
KR100475079B1 (en) | High power Ball Grid Array Package, Heat spreader used in the BGA package and method for manufacturing the same | |
US9362200B2 (en) | Heat sink in the aperture of substrate | |
US8872321B2 (en) | Semiconductor packages with integrated heat spreaders | |
JP4043493B2 (en) | Semiconductor device | |
US7564128B2 (en) | Fully testable surface mount die package configured for two-sided cooling | |
JP2011119481A5 (en) | ||
JP2008211168A (en) | Semiconductor device and semiconductor module | |
US8907482B2 (en) | Integrated circuit package including wire bond and electrically conductive adhesive electrical connections | |
JP6418686B2 (en) | Semiconductor device and manufacturing method thereof | |
US6972489B2 (en) | Flip chip package with thermometer | |
JP4817548B2 (en) | Semiconductor device and connection structure thereof | |
JP2007184654A (en) | Semiconductor device | |
JP2008172120A (en) | Power module | |
JPH10125833A (en) | Bga type package mounting substrate and bga type package mounting method | |
TW201541593A (en) | Method and apparatus for mounting solder balls to an exposed pad or terminal of a semiconductor package | |
JP2010141175A (en) | Semiconductor device | |
JP2007212181A (en) | Ic socket, acceleration inspection-use substrate and method for inspecting semiconductor device | |
JP2004022652A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071113 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |