JP2007208211A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2007208211A
JP2007208211A JP2006028867A JP2006028867A JP2007208211A JP 2007208211 A JP2007208211 A JP 2007208211A JP 2006028867 A JP2006028867 A JP 2006028867A JP 2006028867 A JP2006028867 A JP 2006028867A JP 2007208211 A JP2007208211 A JP 2007208211A
Authority
JP
Japan
Prior art keywords
interposer
semiconductor device
package
semiconductor
interposers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006028867A
Other languages
Japanese (ja)
Inventor
Hiroshi Aoki
広志 青木
Mitsuru Sato
充 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006028867A priority Critical patent/JP2007208211A/en
Publication of JP2007208211A publication Critical patent/JP2007208211A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a high performance semiconductor device which is capable of suppressing deterioration in performance for a mounting failure or mounting stress on a semiconductor substrate and suitable for a BGA package, especially for an FBGA package. <P>SOLUTION: This semiconductor device comprises at least two interposers. One interposer 10A forms a part of a package P in which a semiconductor chip 11 is sealed by resin, and the other interposer 10B has a solder bowl 14 which can be mounted on a semiconductor substrate. The interposers 10A and 10B are electrically connected in a way that each of them does not follow the shape change of the other interposer. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体基板への実装不良及び実装ストレスによる性能低下を抑制した、ＢＧＡパッケージ、特にＦＢＧＡパッケージに好適で高性能な半導体装置に関する。   The present invention relates to a high-performance semiconductor device suitable for a BGA package, particularly an FBGA package, in which performance degradation due to mounting defects and mounting stress on a semiconductor substrate is suppressed.

近年、ＢＧＡパッケージにおけるボールピッチの狭ピッチ化が進み、特にＦＢＧＡパッケージにおいては、現在ボールピッチ０．５ｍｍが主流となっており、今後、０．４μｍピッチ、更には０．３μｍピッチまで狭小化が進むことが期待されている。
しかし、ボールピッチが狭小化すると、例えば、図２２Ａに示すような、インターポーザ２上に半導体チップ３が搭載され、モールド樹脂４により封止されたパッケージ１では、図２２Ｂに示すように、半導体基板６への実装時に、リフロー等の熱ストレスが印加されると、パッケージ１が変形し、パッケージ１の中央部では隙間が生じることによる半田ボール５の未接続が、パッケージ１の外周部では、半田つぶれによる隣接ボール５同士のショート等が、それぞれ生じ易く、実装不良が生ずるという問題がある。ここで、パッケージ１の変形は、インターポーザ２、半導体チップ３、モールド樹脂４、ダイス付け材等の各部材の熱伸縮率の差により生ずる現象であり、図２５Ａに示すパッケージ１では、インターポーザ２の熱伸縮率に比して、モールド樹脂４の熱伸縮率が大きいため、リフロー時の熱により、凸状の反りが発生する。 In recent years, the ball pitch in the BGA package has been narrowed. In particular, in the FBGA package, the ball pitch is currently 0.5 mm, and in the future, the pitch will be reduced to 0.4 μm pitch and further to 0.3 μm pitch. Expected to go forward.
However, when the ball pitch is reduced, for example, in the package 1 in which the semiconductor chip 3 is mounted on the interposer 2 and sealed with the mold resin 4 as shown in FIG. 22A, as shown in FIG. When a thermal stress such as reflow is applied during mounting on the package 6, the package 1 is deformed, and a gap is generated at the center of the package 1. A short circuit between adjacent balls 5 due to crushing is likely to occur, and there is a problem that defective mounting occurs. Here, the deformation of the package 1 is a phenomenon caused by the difference in thermal expansion / contraction rate of each member such as the interposer 2, the semiconductor chip 3, the mold resin 4, and the die attaching material. In the package 1 shown in FIG. Since the thermal expansion / contraction rate of the mold resin 4 is larger than the thermal expansion / contraction rate, convex warpage occurs due to heat during reflow.

例えば、熱膨張係数の異なる電気部品、例えば、ＩＣチップと配線基板とを、応力差異を減少させて接続するインターポーザが提案されている（特許文献１参照）。該インターポーザによれば、異なる熱膨張係数を有する二つの基板を含み、ＩＣチップが搭載される基板が、ＩＣチップの熱膨張係数との関係で選択された熱膨張係数を有し、配線基板に実装される基板が、配線基板の熱膨張係数との関係で選択された熱膨張係数を有するように、それぞれ設定することにより応力差異を低減する。しかし、この場合、電気部品の種類に応じた特定の熱膨張係数を有する基板を使用するため、基板の材料の選択の幅が狭くなる。また、前記特許文献１には、一般的に熱膨張係数が大きなモールド樹脂によりＩＣチップが封止されてなるパッケージへの応用については何ら開示されていない。   For example, an interposer that connects electrical components having different thermal expansion coefficients, for example, an IC chip and a wiring board with a reduced stress difference has been proposed (see Patent Document 1). The interposer includes two substrates having different thermal expansion coefficients, and the substrate on which the IC chip is mounted has a thermal expansion coefficient selected in relation to the thermal expansion coefficient of the IC chip, The stress difference is reduced by setting each of the substrates to be mounted so as to have a thermal expansion coefficient selected in relation to the thermal expansion coefficient of the wiring board. However, in this case, since a substrate having a specific thermal expansion coefficient corresponding to the type of the electrical component is used, the range of selection of the substrate material is narrowed. Further, Patent Document 1 does not disclose any application to a package in which an IC chip is sealed with a mold resin generally having a large thermal expansion coefficient.

特開２００１−２５０９０９号公報JP 2001-250909 A

本発明は、従来における前記問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、半導体基板への実装不良及び実装ストレスによる性能低下を抑制した、ＢＧＡパッケージ、特にＦＢＧＡパッケージに好適で高性能な半導体装置を提供することを目的とする。   An object of the present invention is to solve the conventional problems and achieve the following objects. That is, an object of the present invention is to provide a high-performance semiconductor device suitable for a BGA package, particularly an FBGA package, in which performance degradation due to mounting defects and mounting stress on a semiconductor substrate is suppressed.

前記課題を解決するための手段としては、以下の通りである。即ち、
本発明の半導体装置は、少なくとも２つのインターポーザを有してなり、一の前記インターポーザが、半導体チップが樹脂封止されてなるパッケージの一部を形成し、他の前記インターポーザが、半導体基板に実装可能な半田ボールを有し、一の前記インターポーザ及び他の前記インターポーザが、それぞれの形状変化に互いに追従しない状態にて電気的に接続されていることを特徴とする。
該半導体装置においては、一の前記インターポーザと他の前記インターポーザとが、それぞれの形状変化に互いに追従しない状態にて電気的に接続されているので、例えば、半導体基板への実装時に、リフロー等の熱により封止樹脂が膨張し、前記パッケージ側のインターポーザ（一の前記インターポーザ）に反りが生じても、前記半導体基板に実装されるインターポーザ（他の前記インターポーザ）は、前記反りの影響を殆ど受けず、半田ボールの未接続や隣接ボール同士のショート等の実装不良の発生が抑制される。また、前記半導体基板に実装後、前記半導体基板に曲げ応力が付加された場合、該半導体基板に前記半田ボールを介して実装されている前記インターポーザ（他の前記インターポーザ）に曲げによる変形が生じても、前記パッケージ側のインターポーザ（一の前記インターポーザ）は、前記曲げによる影響を殆ど受けず、更に温度変化が生じても、前記実装時同様、他の前記インターポーザは前記反りの影響を殆ど受けないため、実装ストレスが低減される。このため、本発明の前記半導体装置は、高性能で信頼性が高く、ＢＧＡパッケージ、特にＦＢＧＡパッケージに好適である。 Means for solving the problems are as follows. That is,
The semiconductor device of the present invention includes at least two interposers, one of the interposers forms a part of a package in which a semiconductor chip is sealed with resin, and the other interposer is mounted on a semiconductor substrate. It has a possible solder ball, and one interposer and the other interposer are electrically connected in a state where they do not follow each shape change.
In the semiconductor device, since one interposer and the other interposer are electrically connected in a state that does not follow each shape change, for example, when mounted on a semiconductor substrate, reflow, etc. Even if the sealing resin expands due to heat and the interposer on the package side (one interposer) warps, the interposer (the other interposer) mounted on the semiconductor substrate is almost affected by the warp. Therefore, the occurrence of mounting defects such as unconnected solder balls and short-circuiting between adjacent balls is suppressed. Further, when bending stress is applied to the semiconductor substrate after mounting on the semiconductor substrate, the interposer (the other interposer) mounted on the semiconductor substrate via the solder ball is deformed by bending. However, the interposer on the package side (one interposer) is hardly affected by the bending, and even when the temperature changes, the other interposers are hardly affected by the warp as in the mounting. Therefore, mounting stress is reduced. Therefore, the semiconductor device of the present invention has high performance and high reliability, and is suitable for a BGA package, particularly an FBGA package.

本発明によると、従来における問題を解決することができ、半導体基板への実装不良及び実装ストレスによる性能低下を抑制した、ＢＧＡパッケージ、特にＦＢＧＡパッケージに好適で高性能な半導体装置を提供することができる。   According to the present invention, it is possible to solve a conventional problem and to provide a high-performance semiconductor device suitable for a BGA package, particularly an FBGA package, which suppresses performance degradation due to mounting failure and mounting stress on a semiconductor substrate. it can.

以下、本発明の半導体装置について、実施例をもって詳細に説明するが、本発明は下記実施例に何ら限定されるものではない。   Hereinafter, the semiconductor device of the present invention will be described in detail with reference to examples, but the present invention is not limited to the following examples.

（実施例１）
本発明の半導体装置の第１の実施例を図１に示す。なお、図１は、半導体装置の垂直断面図である。
図１に示す半導体装置１００は、１２ｍｍ角、厚み０．２９ｍｍ程度のガラスエポキシ樹脂製のインターポーザ１０Ａ及びインターポーザ１０Ｂの２枚のインターポーザ（ガラスエポキシ樹脂基板）を用いて形成されたＢＧＡタイプのパッケージである。
図１に示すように、一のインターポーザ１０Ａの上面（表面）には半導体チップ１１が載置され、ダイボンディング材により固着されている。半導体チップ１１の電極は、インターポーザ１０ＡにおけるＣｕ配線とＡｕワイヤ１２により接続されている。そして、半導体チップ１１及び半導体チップ１１の周囲におけるインターポーザ１０Ａの表面は、Ａｕワイヤ１２と共にモールド樹脂１３により樹脂封止されて、半導体パッケージＰを形成している。
一方、他のインターポーザ１０Ｂの下面（表面）には、複数個の半田ボール１４が配設されている。
そして、インターポーザ１０Ａの端部とインターポーザ１０Ｂの端部とが、厚み１００μｍ程度のポリイミド樹脂製のフレキシブル基板２０により電気的に接続された状態にて、インターポーザ１０Ａとインターポーザ１０Ｂとが対向配置され、インターポーザ１０Ａの下面（裏面）とインターポーザ１０Ｂの上面（裏面）とが、前記接着材としての接着樹脂３０により接着固定されている。ここで、インターポーザ１０Ａとインターポーザ１０Ｂとの離間距離Ｈとしては、特に制限はなく、目的に応じて適宜選択することができるが、インターポーザ１０Ａ及び１０Ｂが、それぞれの形状変化により互いに受ける影響を低減する点で、１０μｍ以上が好ましい。前記離間距離Ｈが、１０μｍ未満であると、リフロー時に、インターポーザ１０Ａに、２０〜３０μｍ程度の反りが生じることがある。
なお、インターポーザ１０Ａの上面（表面）には、半導体チップ１１の電極と接続される、図示しない電極パッドが配設されており、インターポーザ１０Ｂの下面（表面）には、半田ボール１４が形成される、図示しない電極パッドが配設されている。 Example 1
A first embodiment of the semiconductor device of the present invention is shown in FIG. FIG. 1 is a vertical sectional view of the semiconductor device.
A semiconductor device 100 shown in FIG. 1 is a BGA type package formed using two interposers (glass epoxy resin substrates) of 12 mm square and about 0.29 mm thick glass epoxy resin interposer 10A and interposer 10B. is there.
As shown in FIG. 1, a semiconductor chip 11 is placed on the upper surface (front surface) of one interposer 10A, and is fixed by a die bonding material. The electrodes of the semiconductor chip 11 are connected to the Cu wiring and the Au wire 12 in the interposer 10A. The semiconductor chip 11 and the surface of the interposer 10 </ b> A around the semiconductor chip 11 are sealed with a mold resin 13 together with the Au wire 12 to form a semiconductor package P.
On the other hand, a plurality of solder balls 14 are disposed on the lower surface (front surface) of the other interposer 10B.
Then, the interposer 10A and the interposer 10B are arranged to face each other in a state where the end of the interposer 10A and the end of the interposer 10B are electrically connected by the flexible substrate 20 made of polyimide resin having a thickness of about 100 μm. The lower surface (back surface) of 10A and the upper surface (back surface) of the interposer 10B are bonded and fixed by an adhesive resin 30 as the adhesive. Here, the separation distance H between the interposer 10A and the interposer 10B is not particularly limited and can be appropriately selected according to the purpose. However, the influence of the interposers 10A and 10B on each other due to the respective shape changes is reduced. In this respect, 10 μm or more is preferable. When the separation distance H is less than 10 μm, warpage of about 20 to 30 μm may occur in the interposer 10A during reflow.
Note that electrode pads (not shown) connected to the electrodes of the semiconductor chip 11 are disposed on the upper surface (front surface) of the interposer 10A, and solder balls 14 are formed on the lower surface (front surface) of the interposer 10B. An electrode pad (not shown) is provided.

インターポーザ１０Ａ及びインターポーザ１０Ｂとしては、その形状、構造、大きさ、厚み、材質（材料）などについては、特に制限はなく、目的に応じて適宜選択することができ、互いに同一であってもよいし、異なっていてもよい。前記構造としては、単層構造であってもよいし、積層構造であってもよい。前記厚みとしては、２００〜４００μｍ程度が好ましい。また、前記材質（材料）としては、例えば、ガラスエポキシ樹脂のほか、ポリイミド樹脂などが好適に挙げられる。
フレキシブル基板２０としては、可撓性を有する限り、その形状、構造、大きさ、厚み、材質（材料）などについては特に制限はなく、目的に応じて適宜選択することができる。
接着樹脂３０としては、その形状、材質（材料）などについては、特に制限はなく、目的に応じて適宜選択することができるが、前記形状としては、フィルム状、ペースト状などが好適に挙げられ、前記材質（材料）としては、熱硬化性を有するものが好ましく、例えば、エポキシ樹脂が好適に挙げられる。 The shape, structure, size, thickness, material (material), etc. of the interposer 10A and the interposer 10B are not particularly limited and can be appropriately selected according to the purpose, and may be the same as each other. , May be different. The structure may be a single layer structure or a laminated structure. The thickness is preferably about 200 to 400 μm. Moreover, as said material (material), a polyimide resin etc. are mentioned suitably other than a glass epoxy resin, for example.
As long as it has flexibility, there is no restriction | limiting in particular about the shape, a structure, a magnitude | size, thickness, a material (material), etc. as the flexible substrate 20, According to the objective, it can select suitably.
The shape, material (material) and the like of the adhesive resin 30 are not particularly limited and can be appropriately selected according to the purpose. Examples of the shape preferably include a film shape and a paste shape. As the material (material), those having thermosetting properties are preferable, and for example, an epoxy resin is preferable.

実施例１の半導体装置１００においては、２枚のインターポーザを有し、半導体チップ１１がモールド樹脂１３により樹脂封止されてなるパッケージの一部を形成するインターポーザ１０Ａと、半導体基板に実装可能な半田ボール１４を有するインターポーザ１０Ｂとが、それぞれの形状変化に互いに追従しない状態で、フレキシブル基板２０により電気的に接続されているので、例えば、半導体基板への実装時に、リフロー等の熱によりモールド樹脂１３が膨張し、インターポーザ１０Ａに反りが生じても、半導体基板に実装されるインターポーザ１０Ｂは、前記反りの影響を殆ど受けないため、半田ボール１４の未接続や隣接ボール同士のショート等の実装不良の発生が抑制される。また、半導体基板に実装後、半導体基板に曲げ応力が付加された場合、インターポーザ１０Ｂに曲げによる変形が生じても、インターポーザ１０Ａは、前記曲げによる影響を殆ど受けず、更に温度変化が生じても、前記実装時同様、インターポーザ１０Ｂは、インターポーザ１０Ａの反りの影響を殆ど受けず、実装ストレスが低減されるため、半導体装置１００は、高性能で信頼性が高く、ＢＧＡパッケージ、特にＦＢＧＡパッケージに好適である。   In the semiconductor device 100 of the first embodiment, an interposer 10A having two interposers and forming a part of a package in which a semiconductor chip 11 is sealed with a mold resin 13 and solder that can be mounted on a semiconductor substrate Since the interposer 10B having the balls 14 is electrically connected by the flexible substrate 20 without following each shape change, for example, when mounted on a semiconductor substrate, the mold resin 13 is heated by heat such as reflow. Even if the warpage occurs in the interposer 10A, the interposer 10B mounted on the semiconductor substrate is hardly affected by the warpage, and therefore, mounting defects such as unconnected solder balls 14 and short-circuiting between adjacent balls are caused. Occurrence is suppressed. Further, when bending stress is applied to the semiconductor substrate after mounting on the semiconductor substrate, even if the interposer 10B is deformed by bending, the interposer 10A is hardly affected by the bending and even if the temperature changes. As in the mounting, the interposer 10B is hardly affected by the warp of the interposer 10A and mounting stress is reduced. Therefore, the semiconductor device 100 has high performance and high reliability, and is suitable for a BGA package, particularly an FBGA package. It is.

図１に示す、第１の実施例の半導体装置１００の製造方法の一例について、図面を参照しながら説明する。
図２に示すように、まず、部品を搭載するインターポーザ（リジット基板）１０Ａ及び１０Ｂがフレキシブル基板２０で電気的に接続されて折り曲げ可能に形成されたものを１ｐｃｓ（ピース）とし、これが１０〜２０ｐｃｓ配列された、シート状のリジットフレキシブル基板１０における、インターポーザ１０Ａの上面（表面）に、それぞれ半導体チップ１１をダイボンディング材を用いて接着固定する。そして、インターポーザ１０Ａ上のＣｕ配線と、半導体チップ１１の電極パッドとを、Ａｕワイヤ１２により電気的に接続する。また、インターポーザ１０Ｂ上には、ランド１４Ａを形成する。なお、インターポーザ１０Ａ、インターポーザ１０Ｂ及びフレキシブル基板２０は、その周囲に形成された開口１０Ｃにより、容易に切断可能に設けられている。 An example of a method for manufacturing the semiconductor device 100 of the first embodiment shown in FIG. 1 will be described with reference to the drawings.
As shown in FIG. 2, first, interposers (rigid substrates) 10A and 10B on which components are mounted are electrically connected by a flexible substrate 20 and are formed to be bendable, which is 1 pcs (piece), which is 10 to 20 pcs. The semiconductor chip 11 is bonded and fixed to the upper surface (front surface) of the interposer 10A in the arrayed sheet-like rigid flexible substrate 10 using a die bonding material. Then, the Cu wiring on the interposer 10 </ b> A and the electrode pad of the semiconductor chip 11 are electrically connected by the Au wire 12. A land 14A is formed on the interposer 10B. The interposer 10A, the interposer 10B, and the flexible substrate 20 are provided so as to be easily cut by an opening 10C formed in the periphery thereof.

次いで、リジットフレキシブル基板１０を、金型内に装着して、トランスファーモールド法により、半導体チップ１１を、モールド樹脂１３により樹脂封止する。図３に樹脂封止後のリジットフレキシブル基板１０を示す。次に、クレイドル部からインターポーザ１０Ａ、インターポーザ１０Ｂ及びフレキシブル基板２０を切断し、図４に示すように、個片化した後、図５に示すように、フレキシブル基板２０を折り曲げ、図６に示すように、インターポーザ１０Ａにおける、パッケージＰが形成された面の反対側に位置する面と、インターポーザ１０Ｂにおける、ランド１４Ａが形成された面の反対側に位置する面とを、接着樹脂３０により接着固定する。
ここで、接着樹脂３０による接着固定の方法としては、フィルム状のＮＣＦ（非導電性接着樹脂）を用い、熱圧着により固定してもよいし、ペースト状のエポキシ樹脂を塗布して熱硬化させることにより固定してもよい。また、塗布の方法としては、ディスペンサによる塗布でもよいし、印刷による塗布でもよい。 Next, the rigid flexible substrate 10 is mounted in a mold, and the semiconductor chip 11 is resin-sealed with a mold resin 13 by a transfer molding method. FIG. 3 shows the rigid flexible substrate 10 after resin sealing. Next, the interposer 10A, the interposer 10B, and the flexible substrate 20 are cut from the cradle part and separated into pieces as shown in FIG. 4, and then the flexible substrate 20 is bent as shown in FIG. Further, the surface of the interposer 10A located on the opposite side of the surface on which the package P is formed and the surface of the interposer 10B located on the opposite side of the surface on which the land 14A is formed are bonded and fixed by the adhesive resin 30. .
Here, as a method of bonding and fixing with the adhesive resin 30, a film-like NCF (non-conductive adhesive resin) may be used and fixed by thermocompression bonding, or a paste-like epoxy resin is applied and thermally cured. You may fix by. Further, the application method may be application by a dispenser or application by printing.

接着樹脂３０による固定部（接着樹脂３０のインターポーザ１０Ａ又はインターポーザ１０Ｂとの接触部位）の形状としては、特に制限はなく、目的に応じて適宜選択することができ、円形、楕円形、多角形などが挙げられる。前記固定部の個数としては、１個であってもよいし、複数個であってもよいが、前記固定部の総面積、即ち接着樹脂３０のインターポーザ１０Ａ又はインターポーザ１０Ｂとの接触総面積が、インターポーザ１０Ａ又はインターポーザ１０Ｂにおける固定される面の面積の半分以下であるのが好ましい。固定部の総面積が広すぎると、インターポーザ１０Ａ及びインターポーザ１０Ｂが、それぞれの形状変化に互いに追従してしまうことがある。接着樹脂３０の圧着又は塗布形状の態様としては、具体的には、例えば、図７Ａに示すように、インターポーザ１０Ａ又はインターポーザ１０Ｂにおける固定される面の中央部に形成された一つの楕円形状や、図７Ｂに示すように、複数個（図７Ｂでは５個）の円形状などが挙げられる。   There is no restriction | limiting in particular as a shape of the fixing | fixed part (contact part with the interposer 10A or interposer 10B of the adhesive resin 30) by the adhesive resin 30, It can select suitably according to the objective, Circular, an ellipse, a polygon, etc. Is mentioned. The number of the fixing portions may be one or plural, but the total area of the fixing portions, that is, the total contact area of the adhesive resin 30 with the interposer 10A or the interposer 10B, It is preferably less than half of the area of the fixed surface of the interposer 10A or the interposer 10B. If the total area of the fixing portions is too large, the interposer 10A and the interposer 10B may follow each other in shape change. Specifically, for example, as shown in FIG. 7A, as an aspect of the pressure bonding or application shape of the adhesive resin 30, one elliptical shape formed at the center of the surface to be fixed in the interposer 10A or the interposer 10B, As shown in FIG. 7B, a plurality of (five in FIG. 7B) circular shapes and the like can be mentioned.

また、前記接着材として、接着樹脂３０に代えて半田ボールを使用することもでき、図７Ｃに示すように、インターポーザ１０Ａの下面（裏面）と、インターポーザ１０Ｂの上面（裏面）とに、それぞれ電気的に接続しない、不図示のランドを設け、これらのランド間に半田ボール３１を搭載し、インターポーザ１０Ａ及びインターポーザ１０Ｂを固定してもよい。
その後、図８に示すように、インターポーザ１０Ｂの下面（表面）におけるランド１４（図４参照）上に半田ボール１４を搭載することにより、図２に示す、実施例１の半導体装置１００を製造することができる。 In addition, solder balls may be used as the adhesive instead of the adhesive resin 30. As shown in FIG. 7C, electric power is applied to the lower surface (back surface) of the interposer 10A and the upper surface (back surface) of the interposer 10B. Lands (not shown) that are not connected to each other may be provided, solder balls 31 may be mounted between the lands, and the interposer 10A and the interposer 10B may be fixed.
After that, as shown in FIG. 8, the solder ball 14 is mounted on the land 14 (see FIG. 4) on the lower surface (front surface) of the interposer 10B, thereby manufacturing the semiconductor device 100 of Example 1 shown in FIG. be able to.

また、リジットフレキシブル基板として、図９に示すように、全体がポリイミド樹脂からなる基板４０を使用することもでき、インターポーザ４０Ａ及び４０Ｂがフレキシブル基板４１で電気的に接続されて折り曲げ可能に形成されたものを１ｐｃｓ（ピース）として用い、図３〜図８に示す製造方法と同様な方法により、本発明の半導体装置を製造することができる。なお、インターポーザ４０Ａ、インターポーザ４０Ｂ及びフレキシブル基板４１は、その周囲に形成された開口４０Ｃにより、容易に切断可能に設けられている。   Moreover, as shown in FIG. 9, the rigid flexible board | substrate can also use the board | substrate 40 which consists of a polyimide resin as a whole, and the interposers 40A and 40B were electrically connected by the flexible board | substrate 41, and it was formed so that bending was possible. The semiconductor device of the present invention can be manufactured by the same method as that shown in FIGS. The interposer 40A, the interposer 40B, and the flexible substrate 41 are provided so as to be easily cut by an opening 40C formed in the periphery thereof.

（実施例２）
本発明の半導体装置の第２の実施例を図１０Ａ及び図１０Ｂに示す。なお、図１０Ａは、半導体装置の垂直断面図であり、図１０Ｂは、図１０Ａにおける破線で囲まれたＸ部分の拡大図である。
図１０Ａに示す半導体装置２００は、実施例１の半導体装置１００において、インターポーザ１０Ａの下面（裏面）とインターポーザ１０Ｂの上面（裏面）とが接着樹脂３０により固定される代わりに、前記接着材としてフレキシブル基板を用い、フレキシブル基板２０により電気的に接続された側面と反対側に位置する、インターポーザ１０Ａの側面とインターポーザ１０Ｂの側面とが、フレキシブル基板３２により接続固定されている。即ち、図１０Ｂに示すように、インターポーザ１０Ａの側面から突出するように設けたフレキシブル基板からなる突起部３２を折り曲げて、インターポーザ１０Ｂの下面（表面）に掛け渡し、突起部３２とインターポーザ１０Ｂとの接触面に接着樹脂３０を塗布し、突起部３２を介してインターポーザ１０Ａ及びインターポーザ１０Ｂを固定している。 (Example 2)
A second embodiment of the semiconductor device of the present invention is shown in FIGS. 10A and 10B. 10A is a vertical sectional view of the semiconductor device, and FIG. 10B is an enlarged view of a portion X surrounded by a broken line in FIG. 10A.
A semiconductor device 200 shown in FIG. 10A is flexible as the adhesive in the semiconductor device 100 of the first embodiment, instead of the lower surface (back surface) of the interposer 10A and the upper surface (back surface) of the interposer 10B being fixed by the adhesive resin 30. Using the substrate, the side surface of the interposer 10A and the side surface of the interposer 10B, which are located opposite to the side surface electrically connected by the flexible substrate 20, are connected and fixed by the flexible substrate 32. That is, as shown in FIG. 10B, the protrusion 32 made of a flexible substrate provided so as to protrude from the side surface of the interposer 10A is folded and passed over the lower surface (front surface) of the interposer 10B, and the protrusion 32 and the interposer 10B are The adhesive resin 30 is applied to the contact surface, and the interposer 10A and the interposer 10B are fixed via the protrusions 32.

実施例２の半導体装置２００においても、インターポーザ１０Ａとインターポーザ１０Ｂとが、それぞれの形状変化に互いに追従しない状態で固定され、フレキシブル基板２０により電気的に接続されているので、実施例１の半導体装置１００と同様、実装不良の発生を抑制し、実装ストレスを低減することができる。また、インターポーザ１０Ａ及びインターポーザ１０Ｂが、両端で接着固定されているので、実施例１に比して、インターポーザの一方の形状変化に対する他方の追従性が、より効果的に低減される。   Also in the semiconductor device 200 according to the second embodiment, the interposer 10A and the interposer 10B are fixed in a state that does not follow each shape change, and are electrically connected by the flexible substrate 20. Therefore, the semiconductor device according to the first embodiment. Similar to 100, it is possible to suppress the occurrence of mounting defects and reduce mounting stress. Further, since the interposer 10A and the interposer 10B are bonded and fixed at both ends, the followability of the other of the interposer with respect to the change in shape of the interposer is more effectively reduced as compared with the first embodiment.

図１０Ａ及び図１０Ｂに示す、第２の実施例の半導体装置２００の製造方法の一例について、図面を参照しながら説明する。
図１１に示すように、まず、部品を搭載するインターポーザ（リジット基板）１０Ａ及び１０Ｂがフレキシブル基板２０で電気的に接続されて折り曲げ可能に形成され、かつインターポーザ１０Ａのインターポーザ１０Ｂとは反対側に、フレキシブル基板２０を突出させて形成した突起部３２を有するものを１ｐｃｓ（ピース）とし、これが１０〜２０ｐｃｓ配列された、シート状のリジットフレキシブル基板１０における、インターポーザ１０Ａの上面（表面）に、それぞれ半導体チップ１１をダイボンディング材を用いて接着固定する。そして、インターポーザ１０Ａ上のＣｕ配線と、半導体チップ１１の電極パッドとを、Ａｕワイヤ１２により電気的に接続する。また、インターポーザ１０Ｂ上には、ランド１４Ａを形成する。 An example of a method for manufacturing the semiconductor device 200 of the second embodiment shown in FIGS. 10A and 10B will be described with reference to the drawings.
As shown in FIG. 11, first, interposers (rigid boards) 10A and 10B on which components are mounted are electrically connected by a flexible board 20 so as to be bendable, and on the opposite side of the interposer 10A from the interposer 10B, One having a projection 32 formed by projecting the flexible substrate 20 is defined as 1 pcs (piece), and this is arranged on the upper surface (front surface) of the interposer 10A in the sheet-like rigid flexible substrate 10 in which 10 to 20 pcs are arranged. The chip 11 is bonded and fixed using a die bonding material. Then, the Cu wiring on the interposer 10 </ b> A and the electrode pad of the semiconductor chip 11 are electrically connected by the Au wire 12. A land 14A is formed on the interposer 10B.

次いで、リジットフレキシブル基板１０を、金型内に装着して、トランスファーモールド法により、半導体チップ１１を、モールド樹脂１３により樹脂封止する。図１２に樹脂封止後のリジットフレキシブル基板１０を示す。次に、図１３に示すように、インターポーザ１０Ｂ上に半田ボール１４を搭載する。そして、クレイドル部からインターポーザ１０Ａ、インターポーザ１０Ｂ及びフレキシブル基板２０を切断し、図１４に示すように、個片化した後、図１５に示すように、フレキシブル基板２０を折り曲げ、図１６に示すように、インターポーザ１０Ａにおける、パッケージＰが形成された面の反対側に位置する面と、インターポーザ１０Ｂにおける、半田ボール１４が形成された面の反対側に位置する面とが対向するように配置する。次いで、インターポーザ１０Ａの側面から突出するように形成したフレキシブル基板２０からなる突起部３２を折り曲げて、インターポーザ１０Ｂの下面（表面）に掛け渡し、突起部３２とインターポーザ１０Ｂとの接触面に接着樹脂３０を塗布して接着し、突起部３２を介してインターポーザ１０Ａ及びインターポーザ１０Ｂを固定することにより、図１０Ａ及び図１０Ｂに示す、実施例２の半導体装置２００を製造することができる。   Next, the rigid flexible substrate 10 is mounted in a mold, and the semiconductor chip 11 is resin-sealed with a mold resin 13 by a transfer molding method. FIG. 12 shows the rigid flexible substrate 10 after resin sealing. Next, as shown in FIG. 13, the solder balls 14 are mounted on the interposer 10B. Then, after the interposer 10A, the interposer 10B and the flexible substrate 20 are cut from the cradle part and separated into pieces as shown in FIG. 14, the flexible substrate 20 is bent as shown in FIG. 15, and as shown in FIG. The surface of the interposer 10A that is located on the opposite side of the surface on which the package P is formed and the surface of the interposer 10B that is located on the opposite side of the surface on which the solder balls 14 are formed are arranged to face each other. Next, the protruding portion 32 made of the flexible substrate 20 formed so as to protrude from the side surface of the interposer 10A is bent and passed over the lower surface (front surface) of the interposer 10B, and the adhesive resin 30 is applied to the contact surface between the protruding portion 32 and the interposer 10B. Is applied and bonded, and the interposer 10A and the interposer 10B are fixed via the protrusions 32, whereby the semiconductor device 200 of the second embodiment shown in FIGS. 10A and 10B can be manufactured.

実施例２の半導体装置２００は、更に以下に示す様に変形が可能である。即ち、図１０Ａにおける破線部で囲まれたＸ部分に示す、インターポーザ１０Ａ及びインターポーザ１０Ｂの固定は、例えば、図１７Ａに示すように、フレキシブル基板２０により電気的に接続された側面と反対側に位置する、インターポーザ１０Ａの側面とインターポーザ１０Ｂの側面とから、フレキシブル基板２０を突出させて、それぞれ突起部３２Ａ及び突起部３２Ｂを形成し、突起部３２Ａの先端と突起部３２Ｂの先端とを、接着樹脂３０により接着することにより行ってもよい。
また、図１７Ｂに示すように、インターポーザ１０Ａのインターポーザ１０Ｂとは反対側に、フレキシブル基板２０を突出させて突起部３２を形成し、一方、インターポーザ１０ＢにスリットＳを形成し、突起部３２をスリットＳに差し込み、スリットＳを貫通して突出した突起部３２の先端を接着樹脂３０により接着することにより、突起部３２を介してインターポーザ１０Ａとインターポーザ１０Ｂとを固定してもよい。 The semiconductor device 200 of the second embodiment can be further modified as described below. That is, the fixing of the interposer 10A and the interposer 10B shown in the X portion surrounded by the broken line in FIG. 10A is positioned on the opposite side to the side surface electrically connected by the flexible substrate 20, as shown in FIG. 17A, for example. The flexible substrate 20 is protruded from the side surface of the interposer 10A and the side surface of the interposer 10B to form the protrusion 32A and the protrusion 32B, respectively, and the tip of the protrusion 32A and the tip of the protrusion 32B are bonded to the adhesive resin. It may be performed by bonding with 30.
Further, as shown in FIG. 17B, the flexible substrate 20 is protruded on the opposite side of the interposer 10A from the interposer 10B to form a protrusion 32, while a slit S is formed in the interposer 10B, and the protrusion 32 is slit. The interposer 10 </ b> A and the interposer 10 </ b> B may be fixed via the protrusion 32 by inserting the tip of the protrusion 32 protruding through the slit S and bonding the tip of the protrusion 32 with the adhesive resin 30.

（実施例３）
本発明の半導体装置の第３の実施例を図１８Ａ及び図１８Ｂに示す。なお、図１８Ａは、半導体装置の垂直断面図であり、図１８Ｂは、図１８Ａの斜視図である。
図１８Ａに示す半導体装置３００は、ガラスエポキシ樹脂製のインターポーザ１０Ａ及びインターポーザ１０Ｂの２枚のインターポーザ（ガラスエポキシ樹脂基板）を用いて形成されたＢＧＡタイプのパッケージであり、一のインターポーザ１０Ａの上面（表面）には半導体チップ１１が載置され、ダイボンディング材により固着されている。半導体チップ１１の電極は、インターポーザ１０ＡにおけるＣｕ配線とＡｕワイヤ１２により接続されている。そして、半導体チップ１１及び半導体チップ１１の周囲におけるインターポーザ１０Ａの表面が、Ａｕワイヤ１２と共にモールド樹脂１３により樹脂封止され、半導体パッケージＰを形成している。また、インターポーザ１０Ａの下面（裏面）には半田ボール１５が形成されている。なお、インターポーザ１０Ａの上面（表面）には、半導体チップ１１の電極と接続される、図示しない電極パッドが配設されている。
一方、他のインターポーザ１０Ｂの上面（裏面）及び下面（表面）には、図１８Ｂに示すように、インターポーザ１０Ａに形成された半田ボール１５の個数及び配列に対応した複数のランド１６が形成されており、更に下面（表面）には、ランド１６にそれぞれ半田ボール１７が搭載されている。
そして、図１８Ａ及び図１８Ｂに示すように、インターポーザ１０Ｂの裏面におけるランド１６上に、インターポーザ１０Ａにおける半田ボール１５が搭載されるように、インターポーザ１０Ａがインターポーザ１０Ｂに積層されて対向配置された状態にて固定され、電気的に接続されている。また、半導体装置３００を、半田ボール１７を介して半導体基板に実装すると、半導体チップ１１と半導体基板とが電気的に接続される。 (Example 3)
A third embodiment of the semiconductor device of the present invention is shown in FIGS. 18A and 18B. 18A is a vertical sectional view of the semiconductor device, and FIG. 18B is a perspective view of FIG. 18A.
A semiconductor device 300 shown in FIG. 18A is a BGA type package formed using two interposers (glass epoxy resin substrates) of a glass epoxy resin-made interposer 10A and an interposer 10B, and an upper surface of one interposer 10A ( The semiconductor chip 11 is placed on the surface) and fixed by a die bonding material. The electrodes of the semiconductor chip 11 are connected to the Cu wiring and the Au wire 12 in the interposer 10A. The semiconductor chip 11 and the surface of the interposer 10A around the semiconductor chip 11 are resin-sealed with the mold resin 13 together with the Au wire 12 to form the semiconductor package P. Also, solder balls 15 are formed on the lower surface (back surface) of the interposer 10A. Note that electrode pads (not shown) connected to the electrodes of the semiconductor chip 11 are disposed on the upper surface (front surface) of the interposer 10A.
On the other hand, a plurality of lands 16 corresponding to the number and arrangement of solder balls 15 formed on the interposer 10A are formed on the upper surface (back surface) and the lower surface (front surface) of the other interposer 10B, as shown in FIG. 18B. Further, solder balls 17 are mounted on the lands 16 on the lower surface (front surface).
18A and 18B, the interposer 10A is stacked on the interposer 10B so as to face the land 16 on the back surface of the interposer 10B so that the solder balls 15 in the interposer 10A are mounted. Fixed and electrically connected. When the semiconductor device 300 is mounted on the semiconductor substrate via the solder balls 17, the semiconductor chip 11 and the semiconductor substrate are electrically connected.

実施例３の半導体装置３００においては、インターポーザ１０Ａとインターポーザ１０Ｂとが、半田ボール１５により電気的に接続されると共に、半田ボール１５を介して、それぞれの形状変化に互いに追従しない状態にて固定されているので、実施例１の半導体装置１００と同様、実装不良の発生を抑制し、実装ストレスを低減することができる。   In the semiconductor device 300 according to the third embodiment, the interposer 10A and the interposer 10B are electrically connected by the solder balls 15 and are fixed through the solder balls 15 so as not to follow the respective shape changes. Therefore, like the semiconductor device 100 of the first embodiment, it is possible to suppress the occurrence of mounting failure and reduce mounting stress.

（実施例４）
本発明の半導体装置を半導体基板に実装した状態の一例を図１９〜図２１に示す。
例えば、実施例１の半導体装置１００を、半導体基板４００に実装する場合、リフローによる熱ストレスが印加されると、図１９に示すように、モールド樹脂１３が膨張し、インターポーザ１０Ａに凸形状の反りが発生する。このとき、半導体装置１００においては、インターポーザ１０Ａとインターポーザ１０Ｂとが、それぞれの形状変化に互いに追従しない状態にて電気的に接続されているので、インターポーザ１０Ｂは、インターポーザ１０Ａの反りの影響を殆ど受けず、半田ボール１４の半導体基板４００に対する未接続や、隣接ボール同士のショート等の実装不良の発生が抑制される。 Example 4
An example of a state in which the semiconductor device of the present invention is mounted on a semiconductor substrate is shown in FIGS.
For example, when the semiconductor device 100 according to the first embodiment is mounted on the semiconductor substrate 400, when thermal stress due to reflow is applied, the mold resin 13 expands as shown in FIG. 19, and the interposer 10A has a convex warp. Will occur. At this time, in the semiconductor device 100, since the interposer 10A and the interposer 10B are electrically connected in a state where they do not follow each shape change, the interposer 10B is almost affected by the warp of the interposer 10A. Therefore, the occurrence of mounting defects such as unconnection of the solder balls 14 to the semiconductor substrate 400 and short-circuiting between adjacent balls is suppressed.

次に、実施例１の半導体装置１００を半導体基板４００に実装した後、２次実装性試験として、「ＥＩＡＪ ＥＤ−４７０２Ａ」（ＪＥＩＴＡ発行）に記載の方法により、半導体基板４００に対して曲げ応力を印加して曲げ試験を行う。図２０に示すように、インターポーザ１０Ｂは、インターポーザ１０Ａの形状変化に追従しない、即ち、インターポーザ１０Ａから応力を受けないため、半導体基板４００の曲げに追従可能であり、半田ボール１４に印加される応力（実装ストレス）が低減される。また、半導体基板４００の曲げに対してインターポーザ１０Ｂが追従して変形するものの、インターポーザ１０Ａは、インターポーザ１０Ｂの形状変化に追従しないため、インターポーザ１０Ａの変形が抑制される。   Next, after mounting the semiconductor device 100 of Example 1 on the semiconductor substrate 400, a bending stress is applied to the semiconductor substrate 400 by a method described in “EIAJ ED-4702A” (issued by JEITA) as a secondary mountability test. Is applied to conduct a bending test. As shown in FIG. 20, the interposer 10B does not follow the shape change of the interposer 10A, that is, does not receive stress from the interposer 10A. Therefore, the interposer 10B can follow the bending of the semiconductor substrate 400, and the stress applied to the solder ball 14 (Mounting stress) is reduced. In addition, although the interposer 10B is deformed following the bending of the semiconductor substrate 400, the interposer 10A does not follow the shape change of the interposer 10B, so that the deformation of the interposer 10A is suppressed.

更に、２次実装性試験として、前記「ＥＩＡＪ ＥＤ−４７０２Ａ」（ＪＥＩＴＡ発行）に記載の方法により、−２５〜１２５℃での温度サイクル試験を行う。図２１に示すように、インターポーザ１０Ｂは、インターポーザ１０Ａの形状変化に追従しない、即ち、インターポーザ１０Ａから応力を受けないため、半導体基板４００の熱伸縮に追従可能であり、例えば、半導体基板４００が、ガラスエポキシ樹脂等の樹脂製基板である場合、インターポーザ１０Ｂ及び半導体基板４００の熱伸縮率が略同等であるため、半田ボール１４に印加される応力（実装ストレス）が低減される。また、半導体基板４００の熱伸縮に対してインターポーザ１０Ｂが追従して変形しても、インターポーザ１０Ａは、インターポーザ１０Ｂの形状変化に追従しないため、インターポーザ１０Ａの変形が抑制される。   Further, as a secondary mountability test, a temperature cycle test at −25 to 125 ° C. is performed by the method described in “EIAJ ED-4702A” (issued by JEITA). As shown in FIG. 21, since the interposer 10B does not follow the shape change of the interposer 10A, that is, does not receive stress from the interposer 10A, the interposer 10B can follow the thermal expansion and contraction of the semiconductor substrate 400. In the case of a resin substrate such as a glass epoxy resin, the stress (mounting stress) applied to the solder ball 14 is reduced because the thermal expansion / contraction rates of the interposer 10B and the semiconductor substrate 400 are substantially equal. Further, even if the interposer 10B follows and deforms due to the thermal expansion and contraction of the semiconductor substrate 400, the interposer 10A does not follow the shape change of the interposer 10B, so that the deformation of the interposer 10A is suppressed.

（従来例）
従来のＢＧＡタイプの半導体パッケージの一例を図２２Ａ及び図２２Ｂに示す。
図２２Ａに示すパッケージ１においては、インターポーザ２上に半導体チップ３が搭載されており、モールド樹脂４により封止されている。また、インターポーザ２の裏面には、半田ボール５が形成されている。
このような構造を有する従来のＢＧＡタイプのパッケージにおいては、図２２Ｂに示すように、半導体基板６への実装時に、リフロー等の熱ストレスが印加されると、インターポーザ２、半導体チップ３及びモールド樹脂４等の各部材の熱伸縮率の差により、パッケージ１に凸状の反りが発生する。そして、パッケージ１の中央部では、隙間が生じることによる半田ボール５の未接続が、パッケージ１の外周部では、半田つぶれによる隣接ボール５同士のショート等が、それぞれ生じ、実装不良が発生する。 (Conventional example)
An example of a conventional BGA type semiconductor package is shown in FIGS. 22A and 22B.
In a package 1 shown in FIG. 22A, a semiconductor chip 3 is mounted on an interposer 2 and is sealed with a mold resin 4. A solder ball 5 is formed on the back surface of the interposer 2.
In the conventional BGA type package having such a structure, as shown in FIG. 22B, when thermal stress such as reflow is applied during mounting on the semiconductor substrate 6, the interposer 2, the semiconductor chip 3 and the mold resin are applied. Due to the difference in thermal expansion / contraction rate of each member such as 4, a convex warp occurs in the package 1. Then, in the center portion of the package 1, the solder balls 5 are not connected due to a gap, and in the outer peripheral portion of the package 1, the adjacent balls 5 are short-circuited due to solder crushing.

本発明の好ましい態様を付記すると、以下の通りである。
（付記１） 少なくとも２つのインターポーザを有してなり、
一の前記インターポーザが、半導体チップが樹脂封止されてなるパッケージの一部を形成し、
他の前記インターポーザが、半導体基板に実装可能な半田ボールを有し、
一の前記インターポーザ及び他の前記インターポーザが、それぞれの形状変化に互いに追従しない状態にて電気的に接続されていることを特徴とする半導体装置。
（付記２） インターポーザ同士の電気的な接続が、フレキシブル基板を通じて行われる付記１に記載の半導体装置。
（付記３） 一のインターポーザにおける一の面の少なくとも一部と、他のインターポーザにおける一の面の少なくとも一部とが、接着材により固定された付記１から２のいずれかに記載の半導体装置。
（付記４） 接着材による固定部を複数個有する付記３に記載の半導体装置。
（付記５） 接着剤により固定された部位の総面積が、インターポーザにおける被固定面の面積の半分以下である付記３から４のいずれかに記載の半導体装置。
（付記６） 接着材が、フィルム状及びペースト状のいずれかの接着樹脂である付記３から５のいずれかに記載の半導体装置。
（付記７） 接着材が、半田ボールである付記３から４のいずれかに記載の半導体装置。
（付記８） 半田ボールが、電気的に接続されていない、一のインターポーザにおけるランドと他のインターポーザにおけるランドとを固定する付記７に記載の半導体装置。
（付記９） インターポーザ同士の電気的な接続が、半田ボールを通じて行われる付記１に記載の半導体装置。
（付記１０） 一のインターポーザと他のインターポーザとが対向配置され、該インターポーザ同士の離間距離が、１０μｍ以上である付記１から９のいずれかに記載の半導体装置。
（付記１１） インターポーザが、ガラスエポキシ樹脂基板及びポリイミド基板のいずれかである付記１から１０のいずれかに記載の半導体装置。
（付記１２） パッケージが、ＦＢＧＡパッケージである付記１から１１のいずれかに記載の半導体装置。 The preferred embodiments of the present invention are as follows.
(Appendix 1) Having at least two interposers,
One of the interposers forms a part of a package in which a semiconductor chip is sealed with resin,
The other interposer has a solder ball that can be mounted on a semiconductor substrate,
One of the interposers and the other interposer are electrically connected in a state where they do not follow each other in shape change.
(Supplementary note 2) The semiconductor device according to supplementary note 1, wherein electrical connection between the interposers is performed through a flexible substrate.
(Supplementary note 3) The semiconductor device according to any one of supplementary notes 1 and 2, wherein at least a part of one surface of one interposer and at least a part of one surface of another interposer are fixed by an adhesive.
(Additional remark 4) The semiconductor device of Additional remark 3 which has two or more fixed parts by an adhesive material.
(Additional remark 5) The semiconductor device in any one of additional remark 3 to 4 whose total area of the site | part fixed with the adhesive agent is half or less of the area of the to-be-fixed surface in an interposer.
(Supplementary note 6) The semiconductor device according to any one of supplementary notes 3 to 5, wherein the adhesive is one of a film-like and a paste-like adhesive resin.
(Supplementary note 7) The semiconductor device according to any one of supplementary notes 3 to 4, wherein the adhesive is a solder ball.
(Supplementary note 8) The semiconductor device according to supplementary note 7, wherein a solder ball fixes a land in one interposer and a land in another interposer, which are not electrically connected.
(Supplementary note 9) The semiconductor device according to supplementary note 1, wherein electrical connection between the interposers is performed through solder balls.
(Supplementary note 10) The semiconductor device according to any one of supplementary notes 1 to 9, wherein one interposer and another interposer are arranged to face each other, and a distance between the interposers is 10 μm or more.
(Supplementary note 11) The semiconductor device according to any one of supplementary notes 1 to 10, wherein the interposer is one of a glass epoxy resin substrate and a polyimide substrate.
(Supplementary note 12) The semiconductor device according to any one of supplementary notes 1 to 11, wherein the package is an FBGA package.

本発明の半導体装置は、半導体基板への実装不良及び実装ストレスによる性能低下を抑制し高性能であるため、ＢＧＡパッケージ、特にＦＢＧＡパッケージに好適である。   The semiconductor device of the present invention is suitable for a BGA package, particularly an FBGA package, because it suppresses performance deterioration due to mounting defects on a semiconductor substrate and mounting stress and has high performance.

図１は、本発明の半導体装置の第１の実施例（実施例１）を示す垂直断面図である。FIG. 1 is a vertical sectional view showing a first embodiment (embodiment 1) of a semiconductor device of the present invention. 図２は、本発明の半導体装置（実施例１）の製造方法の一例における工程を説明するための工程図（その１）であり、上面図を表す。FIG. 2 is a process diagram (part 1) for explaining a process in an example of a method for manufacturing a semiconductor device (Example 1) of the present invention, and represents a top view. 図３は、本発明の半導体装置（実施例１）の製造方法の一例における工程を説明するための工程図（その２）であり、上面図を表す。FIG. 3 is a process diagram (No. 2) for explaining a process in the example of the method for manufacturing the semiconductor device (Example 1) of the present invention, and shows a top view. 図４は、本発明の半導体装置（実施例１）の製造方法の一例における工程を説明するための工程図（その３）であり、上面図を表す。FIG. 4 is a process diagram (No. 3) for explaining a process in the example of the method for manufacturing the semiconductor device (Example 1) of the present invention, and shows a top view. 図５は、本発明の半導体装置（実施例１）の製造方法の一例における工程を説明するための工程図（その４）であり、上面図を表す。FIG. 5 is a process diagram (No. 4) for explaining a process in the example of the method for manufacturing the semiconductor device (Example 1) of the present invention, and represents a top view. 図６は、本発明の半導体装置（実施例１）の製造方法の一例における工程を説明するための工程図（その５）であり、垂直断面図を表す。FIG. 6 is a process diagram (No. 5) for explaining a process in the example of the method for manufacturing the semiconductor device (Example 1) of the present invention, and represents a vertical cross-sectional view. 図７Ａは、本発明の半導体装置（実施例１）の製造方法の一例における、接着材による接着態様の一例を示す上面図である。FIG. 7A is a top view showing an example of a bonding mode using an adhesive in an example of a method for manufacturing a semiconductor device (Example 1) of the present invention. 図７Ｂは、本発明の半導体装置（実施例１）の製造方法の一例における、接着材による接着態様の一例を示す上面図である。FIG. 7B is a top view showing an example of a bonding mode using an adhesive in an example of the manufacturing method of the semiconductor device (Example 1) of the present invention. 図７Ｃは、本発明の半導体装置（実施例１）の製造方法の一例における、接着材による接着態様の一例を示す垂直断面図である。FIG. 7C is a vertical cross-sectional view showing an example of a bonding mode using an adhesive in an example of the manufacturing method of the semiconductor device (Example 1) of the present invention. 図８は、本発明の半導体装置（実施例１）の製造方法の一例における工程を説明するための工程図（その６）であり、上面図を表す。FIG. 8 is a process diagram (No. 6) for explaining a process in the example of the method for manufacturing the semiconductor device (Example 1) of the present invention, and represents a top view. 図９は、本発明の半導体装置（実施例１）の製造方法の一例におけるインターポーザの他の態様を示す上面図である。FIG. 9 is a top view showing another aspect of the interposer in the example of the method for manufacturing the semiconductor device (Example 1) of the present invention. 図１０Ａは、本発明の半導体装置の第２の実施例(実施例２)を示す垂直断面図である。FIG. 10A is a vertical cross-sectional view showing a second embodiment (embodiment 2) of the semiconductor device of the present invention. 図１０Ｂは、図１０Ａにおける破線で囲まれたＸ部分の拡大図である。FIG. 10B is an enlarged view of a portion X surrounded by a broken line in FIG. 10A. 図１１は、本発明の半導体装置（実施例２）の製造方法の一例における工程を説明するための工程図（その１）であり、上面図を表す。FIG. 11 is a process diagram (No. 1) for explaining a process in an example of the method for manufacturing a semiconductor device (Example 2) of the present invention, and represents a top view. 図１２は、本発明の半導体装置（実施例２）の製造方法の一例における工程を説明するための工程図（その２）であり、上面図を表す。FIG. 12 is a process diagram (No. 2) for explaining a process in the example of the method for manufacturing the semiconductor device (Example 2) of the present invention, and represents a top view. 図１３は、本発明の半導体装置（実施例２）の製造方法の一例における工程を説明するための工程図（その３）であり、上面図を表す。FIG. 13 is a process diagram (No. 3) for explaining a process in the example of the method for manufacturing the semiconductor device according to the present invention (Example 2), and represents a top view. 図１４は、本発明の半導体装置（実施例２）の製造方法の一例における工程を説明するための工程図（その４）であり、上面図を表す。FIG. 14 is a process diagram (No. 4) for explaining a process in the example of the method for manufacturing the semiconductor device (Example 2) of the present invention, and represents a top view. 図１５は、本発明の半導体装置（実施例２）の製造方法の一例における工程を説明するための工程図（その５）であり、上面図を表す。FIG. 15 is a process diagram (No. 5) for explaining a process in the example of the method for manufacturing the semiconductor device (Example 2) of the present invention, and represents a top view. 図１６は、本発明の半導体装置（実施例２）の製造方法の一例における工程を説明するための工程図（その６）であり、垂直断面図を表す。FIG. 16 is a process diagram (No. 6) for describing a process in the example of the method for manufacturing the semiconductor device (Example 2) of the present invention, and represents a vertical cross-sectional view. 図１７Ａは、本発明の第２の実施例（実施例２）の半導体装置の一の変形例の垂直断面図であり、一部拡大図を表す。FIG. 17A is a vertical sectional view of a modification of the semiconductor device according to the second embodiment (embodiment 2) of the present invention, and shows a partially enlarged view. 図１７Ｂは、本発明の第２の実施例（実施例２）の半導体装置の他の変形例の垂直断面図であり、一部拡大図を表す。FIG. 17B is a vertical sectional view of another modification of the semiconductor device according to the second embodiment (embodiment 2) of the present invention, and shows a partially enlarged view. 図１８Ａは、本発明の半導体装置の第３の実施例（実施例３）を示す垂直断面図である。FIG. 18A is a vertical cross-sectional view showing a third embodiment (embodiment 3) of the semiconductor device of the present invention. 図１８Ｂは、本発明の半導体装置の第３の実施例（実施例３）を示す斜視図である。FIG. 18B is a perspective view showing a third embodiment (embodiment 3) of the semiconductor device of the present invention. 図１９は、本発明の半導体装置（実施例１）の半導体基板への実装時の状態の一例を示す垂直断面図である。FIG. 19 is a vertical cross-sectional view showing an example of a state when the semiconductor device (Example 1) of the present invention is mounted on a semiconductor substrate. 図２０は、本発明の半導体装置（実施例１）の２次実装性試験（曲げ試験）後の状態の一例を示す垂直断面図である。FIG. 20 is a vertical sectional view showing an example of a state after the secondary mounting property test (bending test) of the semiconductor device (Example 1) of the present invention. 図２１は、本発明の半導体装置（実施例１）の２次実装性試験（温度サイクル試験）後の状態の一例を示す垂直断面図である。FIG. 21 is a vertical sectional view showing an example of a state after the secondary mounting property test (temperature cycle test) of the semiconductor device (Example 1) of the present invention. 図２２Ａは、従来の半導体装置を示す垂直断面図である。FIG. 22A is a vertical sectional view showing a conventional semiconductor device. 図２２Ｂは、従来の半導体装置の半導体基板への実装時の状態の一例を示す垂直断面図である。FIG. 22B is a vertical cross-sectional view showing an example of a state in which a conventional semiconductor device is mounted on a semiconductor substrate.

符号の説明Explanation of symbols

１０ リジットフレキシブル基板
１０Ａ インターポーザ
１０Ｂ インターポーザ
１１ 半導体チップ
１２ Ａｕワイヤ
１３ モールド樹脂
１４ 半田ボール
１４Ａ，１６ ランド
１５，１７ 半田ボール
２０ フレキシブル基板
３０ 接着樹脂
３１ 半田ボール
３２ 突起部
１００，２００，３００ 半導体装置
４００ 半導体基板
Ｐ パッケージ
Ｓ スリット
DESCRIPTION OF SYMBOLS 10 Rigid flexible substrate 10A Interposer 10B Interposer 11 Semiconductor chip 12 Au wire 13 Mold resin 14 Solder ball 14A, 16 Land 15, 17 Solder ball 20 Flexible substrate 30 Adhesive resin 31 Solder ball 32 Protrusion part 100, 200, 300 Semiconductor device 400 Semiconductor Substrate P Package S Slit

Claims (5)

少なくとも２つのインターポーザを有してなり、
一の前記インターポーザが、半導体チップが樹脂封止されてなるパッケージの一部を形成し、
他の前記インターポーザが、半導体基板に実装可能な半田ボールを有し、
一の前記インターポーザ及び他の前記インターポーザが、それぞれの形状変化に互いに追従しない状態にて電気的に接続されていることを特徴とする半導体装置。 Has at least two interposers,
One of the interposers forms a part of a package in which a semiconductor chip is sealed with resin,
The other interposer has a solder ball that can be mounted on a semiconductor substrate,
One of the interposers and the other interposer are electrically connected in a state where they do not follow each other in shape change. インターポーザ同士の電気的な接続が、フレキシブル基板を通じて行われる請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein electrical connection between the interposers is performed through a flexible substrate. 一のインターポーザにおける一の面の少なくとも一部と、他のインターポーザにおける一の面の少なくとも一部とが、接着材により固定された請求項１から２のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein at least a part of one surface of one interposer and at least a part of one surface of another interposer are fixed by an adhesive. 接着材が、フィルム状及びペースト状のいずれかの接着樹脂である請求項３に記載の半導体装置。   The semiconductor device according to claim 3, wherein the adhesive is one of a film-form adhesive and a paste-form adhesive resin. インターポーザ同士の電気的な接続が、半田ボールを通じて行われる請求項１に記載の半導体装置。
The semiconductor device according to claim 1, wherein electrical connection between the interposers is performed through solder balls.
JP2006028867A 2006-02-06 2006-02-06 Semiconductor device Pending JP2007208211A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006028867A JP2007208211A (en) 2006-02-06 2006-02-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006028867A JP2007208211A (en) 2006-02-06 2006-02-06 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2007208211A true JP2007208211A (en) 2007-08-16

Family

ID=38487374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006028867A Pending JP2007208211A (en) 2006-02-06 2006-02-06 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2007208211A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038921A (en) * 2010-08-06 2012-02-23 Fujikura Ltd Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038921A (en) * 2010-08-06 2012-02-23 Fujikura Ltd Semiconductor device

Similar Documents

Publication Publication Date Title
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
JP2006502587A (en) Components, methods and assemblies for multichip packages
JP2001015679A (en) Semiconductor device and manufacture thereof
JP2007027287A (en) Semiconductor device and its manufacturing process
JP2005072515A (en) Semiconductor device
KR20160061935A (en) Warpage control for flexible substrates
US20110197438A1 (en) Method of manufacturing semiconductor device
KR100642356B1 (en) Semiconductor device and mu1ti1ayer substrate therefor
KR20070051165A (en) Semiconductor package having pre-solder bump, stack package using the same and manufacturing method thereof
JP6128993B2 (en) Multilayer semiconductor device, printed circuit board, electronic device, and method of manufacturing multilayer semiconductor device
KR101374144B1 (en) Semiconductor device for preventing warpage
JP2007208211A (en) Semiconductor device
WO2010106703A1 (en) Semiconductor device, method for manufacturing same, electronic device and electronic component
JP2002289735A (en) Semiconductor device
JP2010103270A (en) Semiconductor device and manufacturing method thereof
JP5078631B2 (en) Semiconductor device
KR100658734B1 (en) A stack semiconductor package and its manufacture method
JP2008311347A (en) Semiconductor module and its manufacturing method
JP2012227320A (en) Semiconductor device
JP2007188921A (en) Semiconductor device, and structure and method for mounting same
JP6569288B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2010251566A (en) Wiring board, semiconductor device, semiconductor module, and method of manufacturing the module
JP5297445B2 (en) Semiconductor device
JP5271402B2 (en) Manufacturing method of semiconductor device
JP2004273552A (en) Packaging substrate and combination of electronic component and packaging substrate

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080730