KR100658734B1 - A stack semiconductor package and its manufacture method - Google Patents

A stack semiconductor package and its manufacture method Download PDF

Info

Publication number
KR100658734B1
KR100658734B1 KR1020050012297A KR20050012297A KR100658734B1 KR 100658734 B1 KR100658734 B1 KR 100658734B1 KR 1020050012297 A KR1020050012297 A KR 1020050012297A KR 20050012297 A KR20050012297 A KR 20050012297A KR 100658734 B1 KR100658734 B1 KR 100658734B1
Authority
KR
South Korea
Prior art keywords
bga
circuit board
package
signal connection
packages
Prior art date
Application number
KR1020050012297A
Other languages
Korean (ko)
Other versions
KR20060044288A (en
Inventor
김동유
차기본
Original Assignee
주식회사 유니세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유니세미콘 filed Critical 주식회사 유니세미콘
Priority to US10/570,208 priority Critical patent/US20080203552A1/en
Priority to PCT/KR2005/000645 priority patent/WO2006088270A1/en
Publication of KR20060044288A publication Critical patent/KR20060044288A/en
Application granted granted Critical
Publication of KR100658734B1 publication Critical patent/KR100658734B1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C21—METALLURGY OF IRON
    • C21D—MODIFYING THE PHYSICAL STRUCTURE OF FERROUS METALS; GENERAL DEVICES FOR HEAT TREATMENT OF FERROUS OR NON-FERROUS METALS OR ALLOYS; MAKING METAL MALLEABLE, e.g. BY DECARBURISATION OR TEMPERING
    • C21D9/00—Heat treatment, e.g. annealing, hardening, quenching or tempering, adapted for particular articles; Furnaces therefor
    • C21D9/0006—Details, accessories not peculiar to any of the following furnaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D1/00—Casings; Linings; Walls; Roofs
    • F27D1/12—Casings; Linings; Walls; Roofs incorporating cooling arrangements
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D7/00—Forming, maintaining, or circulating atmospheres in heating chambers
    • F27D7/04—Circulating atmospheres by mechanical means
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D7/00—Forming, maintaining, or circulating atmospheres in heating chambers
    • F27D7/06—Forming or maintaining special atmospheres or vacuum within heating chambers
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D7/00—Forming, maintaining, or circulating atmospheres in heating chambers
    • F27D7/06—Forming or maintaining special atmospheres or vacuum within heating chambers
    • F27D2007/066—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 파인 피치 볼 그리드 어레이 반도체 패키지(Fine-Pitch Ball Grid Array Semiconductor Package; 이하, "BGA패키지"라 함)를 이용하여 구성한 스택패키지(Stack Package)이다. The present invention is a stack package configured using a fine pitch ball grid array semiconductor package (hereinafter referred to as a "BGA package").

이러한 본 발명은 적어도 2개의 BGA패키지들, 어느 일면에는 제1 BGA패키지를 그리고 다른 일면에는 제2 BGA패키지가 각각 실장되어 적층 구조를 이루는 회로패턴이 형성된 회로기판, 상기 제2 BGA패키지에는 신호 연결용 패드를 구비하여 어느 일단은 신호 연결용 패드에 본딩되고 다른 일단은 회로기판의 회로패턴에 본딩되어 제1,제2 BGA패키지들의 신호를 전달하도록 하는 신호연결부재를 포함하는 것을 특징으로 한다. The present invention is at least two BGA packages, one side of the first BGA package and the other side of the second BGA package is mounted on a circuit board having a circuit pattern forming a laminated structure, respectively, the signal connection to the second BGA package It is characterized in that it comprises a signal connection member having a pad for one end is bonded to the signal connection pad and the other end is bonded to the circuit pattern of the circuit board to transfer the signals of the first and second BGA packages.

반도체, 패키지, 스택패키지, BGA, CSP Semiconductor, Package, Stack Package, BGA, CSP

Description

스택 패키지 및 그 제조방법{A stack semiconductor package and its manufacture method} A stack semiconductor package and its manufacture method

도 1은 일반적인 BGA패키지의 구성을 나타낸 단면도이고, 1 is a cross-sectional view showing the configuration of a typical BGA package,

도 2는 도 1표시의 BGA를 사용하여 만든 종래의 스택 패키지의 구조에 대한 일예를 나타낸 단면도이고, 2 is a cross-sectional view showing an example of the structure of a conventional stack package made using the BGA of FIG.

도 3은 도 1표시의 BGA를 사용하여 만든 종래의 스택 패키지의 구조에 대한 또 다른 예를 나타낸 단면도이고, 3 is a cross-sectional view showing another example of the structure of a conventional stack package made using the BGA of FIG.

도 4는 본 발명에 따른 스택 패키지의 제1실시예를 나타낸 단면도이고, 4 is a cross-sectional view showing a first embodiment of a stack package according to the present invention;

도 5a ~도 5g는 도 4표시의 스택 패키지에 대한 제조공정을 나타낸 도면이고, 5A to 5G are views illustrating a manufacturing process for the stack package shown in FIG. 4,

도 6은 본 발명에 따른 스택 패키지의 제2실시예를 나타낸 단면도이고, 6 is a cross-sectional view showing a second embodiment of a stack package according to the present invention;

도 7은 본 발명에 따른 스택 패키지의 제3실시예를 나타낸 단면도이고, 7 is a cross-sectional view showing a third embodiment of a stack package according to the present invention;

도 8a ~도 8i는 도 7표시의 스택 패키지에 대한 제조공정을 나타낸 도면이고, 8A to 8I are views illustrating a manufacturing process for the stack package of FIG. 7.

도 9는 본 발명에 따른 스택 패키지의 제4실시예를 나타낸 단면도이고, 9 is a cross-sectional view showing a fourth embodiment of a stack package according to the present invention;

도 10은 본 발명에 따른 스택 패키지의 제5실시예를 나타낸 단면도이고, 10 is a cross-sectional view showing a fifth embodiment of a stack package according to the present invention;

도 11a ~도 11g는 도 10표시의 스택 패키지에 대한 제조공정을 나타낸 도면 이고, 11A to 11G are views illustrating a manufacturing process for the stack package of FIG. 10.

도 12는 본 발명에 따른 스택 패키지의 제6실시예를 나타낸 단면도이고, 12 is a cross-sectional view showing a sixth embodiment of a stack package according to the present invention;

도 13은 도 12표시의 스택 패키지의 변형예를 나타낸 단면도이고, FIG. 13 is a cross-sectional view illustrating a modification of the stack package of FIG. 12.

도 14는 본 발명에 따른 스택 패키지의 제7실시예를 나타낸 단면도이고, 14 is a cross-sectional view showing a seventh embodiment of a stack package according to the present invention;

도 15는 도 14표시의 스택 패키지의 변형예를 나타낸 단면도이고,15 is a cross-sectional view showing a modification of the stack package shown in FIG.

도 16a ~도 16i는 도 14표시의 스택 패키지의 제조공정을 나타낸 도면이고, 16A to 16I are views illustrating a manufacturing process of the stack package shown in FIG. 14.

도 17은 본 발명에 따른 스택 패키지의 제8실시예를 나타낸 단면면이고, 17 is a cross-sectional view showing an eighth embodiment of a stack package according to the present invention;

도 18은 도 17표시의 스택 패키지의 변형예를 나타낸 단면도이고, 18 is a cross-sectional view showing a modification of the stack package shown in FIG.

도 19는 본 발명에 따른 스택 패키지의 제9실시예를 나타낸 단면도이고, 19 is a cross-sectional view showing a ninth embodiment of a stack package according to the present invention;

도 20은 본 발명에 따른 스택 패키지의 제10실시예를 나타낸 단면도이고, 20 is a cross-sectional view showing a tenth embodiment of a stack package according to the present invention;

도 21a ~도 21d는 도 20표시의 스택 패키지의 변형예들을 나타낸 단면도이고,21A to 21D are cross-sectional views illustrating modifications of the stack package of FIG. 20,

도 22a~ 도 22d는 본 발명에 따른 스택 패키지의 제11실시예를 구현하기 위한 BGA패키지들을 나타낸 단면도이고, 22A to 22D are cross-sectional views illustrating BGA packages for implementing an eleventh embodiment of a stack package according to the present invention.

도 23a ~도 23m은 도 22a ~도22d표시의 BGA패키지들을 이용하여 구현한 본 발명에 따른 스택 패키지의 제11실시예들을 각각 나타낸 단면도이고, 23A to 23M are cross-sectional views illustrating eleventh embodiments of the stack package according to the present invention implemented using the BGA packages shown in FIGS. 22A to 22D, respectively.

도 24는 본 발명에 따른 스택 패키지의 제12실시예를 나타낸 단면도이고, 24 is a sectional view showing a twelfth embodiment of the stack package according to the present invention;

도 25a ~도 25m은 도 24표시의 스택 패키지의 변형예들을 나타낸 단면도이고, 25A-25M are cross-sectional views illustrating modifications of the stack package of FIG. 24,

도 26a ~도 26b는 본 발명에 따른 스택 패키지의 제13실시예를 구현하기 위 한 BGA패키지들을 나타낸 단면도이고, 26A to 26B are cross-sectional views illustrating BGA packages for implementing a thirteenth embodiment of a stack package according to the present invention;

도 27a ~도 27d는 도 26a ~도 26b표시의 BGA패키지들을 이용하여 구현한 본 발명에 따른 스택 패키지의 제13실시예를 각각 나타낸 단면도이고, 27A to 27D are cross-sectional views illustrating a thirteenth embodiment of a stack package according to the present invention implemented using the BGA packages shown in FIGS. 26A to 26B.

도 28a ~도 28d는 본 발명에 따른 스택 패키지의 제14실시예를 구현하기 위한 BGA패키지들을 나타낸 단면도이고, 28A to 28D are cross-sectional views illustrating BGA packages for implementing a fourteenth embodiment of a stack package according to the present invention;

도 29a ~도 29d는 도 28a ~도 28d표시의 BGA패키지들을 이용하여 구현한 본 발명에 따른 스택 패키지의 제14실시예를 각각 나타낸 단면도이고, 29A to 29D are cross-sectional views each illustrating a fourteenth embodiment of a stack package according to the present invention implemented using the BGA packages shown in FIGS. 28A to 28D.

도 30a ~도 30d는 본 발명에 따른 스택 패키지의 제15실시예를 구현하기 위한 BGA패키지들을 나타낸 단면도이고, 30A to 30D are cross-sectional views illustrating BGA packages for implementing a fifteenth embodiment of a stack package according to the present invention.

도 31a ~도 31d는 도 30a ~도 30d표시의 BGA패키지들을 이용하여 구현한 본 발명에 따른 스택 패키지의 제15실시예를 각각 나타낸 단면도이고, 31A to 31D are cross-sectional views each illustrating a fifteenth embodiment of a stack package according to the present invention implemented using the BGA packages shown in FIGS. 30A to 30D.

도 32a ~도 32d는 본 발명에 따른 스택 패키지의 제16실시예를 구현하기 위한 BGA패키지들을 나타낸 단면도이고, 32A to 32D are cross-sectional views illustrating BGA packages for implementing a sixteenth embodiment of a stack package according to the present invention;

도 33a ~도 33c는 도 32a ~도 32d표시의 BGA패키지들을 이용하여 구현한 본 발명에 따른 스택 패키지의 제16실시예를 각각 나타낸 단면도이다. 33A to 33C are cross-sectional views illustrating a sixteenth embodiment of a stack package according to the present invention implemented using the BGA packages shown in FIGS. 32A to 32D.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

110 - 회로기판 120 - 제1 BGA패키지110-Circuit Board 120-First BGA Package

130 - 제2 BGA패키지 132 - 신호 연결용 패드 130-2nd BGA Package 132-Pad for Signal Connection

140 - 신호연결부재 150 - 절연물질140-signal connection member 150-insulating material

본 발명은 파인 피치 볼 그리드 어레이 반도체 패키지(Fine-Pitch Ball Grid Array Semiconductor Package; 이하, "BGA패키지"라 함)를 이용하여 구성한 스택패키지(Stack Package) 및 그 제조방법에 관한 것으로, 특히 BGA패키지들 간의 신호 길이를 줄여서 두께를 최소화함과 아울러 초고속용에 적합하게 하고, 대량 생산을 할 수 있게 한 스택 패키지 및 그 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a stack package constructed using a fine pitch ball grid array semiconductor package (hereinafter referred to as a "BGA package") and a method of manufacturing the same, and in particular, to a BGA package. The present invention relates to a stack package and a method of manufacturing the same, which minimize the thickness by reducing the signal length therebetween, make it suitable for high speed, and enable mass production.

일반적으로 반도체 소자와 그에 대한 패키지 기술은 상호 부합되어 고밀도화, 고속도화, 소형화 및 박형화를 목표로 계속적인 발전을 거듭해 왔다. 특히, 패키지 구조에 있어서 핀 삽입형에서 표면 실장형으로 급격히 진행되어 회로기판에 대한 실장밀도를 높여 왔다. In general, semiconductor devices and their packaging technologies have been consistent with each other, and have been continuously developed for the purpose of high density, high speed, miniaturization and thinning. In particular, the package structure has rapidly progressed from the pin insertion type to the surface mounting type, thereby increasing the mounting density of the circuit board.

최근에는 베어 칩(bare chip)의 특성을 그대로 패키지 상태에서 유지하면서도 취급이 용이하고 패키지 크기가 크게 줄어든 칩 크기의 패키지(Chip Scale Package; 이하 "CSP패키지"라 함)가 개발되어 있다. Recently, chip scale packages (hereinafter, referred to as "CSP packages") have been developed, which are easy to handle and greatly reduce the package size while maintaining the characteristics of bare chips in a package state.

이러한 각종 CSP패키지 가운데 현재 가장 주목받고 있는 것으로는 BGA패키지가 있는데, 이에 대해서는 도 1에 도시하였다.Among the various CSP packages, the most attention is presently the BGA package, which is shown in FIG.

도 1은 BGA패키지의 일반적인 구조를 나타낸 도면이다.1 is a diagram showing a general structure of a BGA package.

도면에 나타낸 바와 같이, 상기 BGA패키지(10)는, 전자회로가 접적되어 있는 반도체칩(1), 상기 반도체칩(1)을 실장하기 위한 회로기판(2), 상기 회로기판(2)과 반도체칩(1)을 전기적으로 연결하여 신호를 전달하도록 하는 와이어(3), 상기 와이 어(3)를 보호하기 위해 몰딩한 수지재의 절연물질(5) 및 상기 회로기판(2)의 저면에 융착되어 반도체칩(1)의 신호를 외부로 입출력하는 솔더볼(4)로 이루어진다. As shown in the figure, the BGA package 10 includes a semiconductor chip 1 in which an electronic circuit is in contact, a circuit board 2 for mounting the semiconductor chip 1, the circuit board 2 and a semiconductor. A wire (3) electrically connected to the chip (1) to transmit a signal, an insulating material (5) of resin material molded to protect the wire (3), and a bottom surface of the circuit board (2) It consists of a solder ball 4 for inputting and outputting a signal of the semiconductor chip 1 to the outside.

최근에는 상기와 같은 BGA패키지를 이용하여 용량과 실장밀도를 증가시킨 스택 패키지가 주목을 받고 있다. 이러한 스택 패키지는 패키징(packaging)되지 않은 반도체 소자를 여러 개 적층시키는 적층 칩 패키지와는 달리, 개별적으로 조립 공정이 완료된 단위 패키지를 여러 개 적층하여 구성하고 있는데, 이러한 스택 패키지에 대한 종래의 예들을 도 2와 도 3에 도시하였다.Recently, a stack package that has increased its capacity and mounting density by using the BGA package as described above has attracted attention. Unlike a stacked chip package in which a plurality of unpacked semiconductor devices are stacked, such a stack package is formed by stacking a plurality of unit packages in which individual assembly processes are completed. 2 and 3.

도 2는 도 1표시의 BGA패키지를 사용하여 만든 종래의 스택 패키지의 구조에 대한 일예를 나타낸 단면도이다.2 is a cross-sectional view showing an example of the structure of a conventional stack package made using the BGA package shown in FIG.

도 2는 폴리이미드 계열의 필름(Film)인 FPC(Flexible Printed Circuit)을 이용하여 스택 패키지를 구성한 것으로써, 제1 BGA패키지(10A), 제2 BGA패키지(10B) 및 상기 제1,제2 BGA패키지들(10A,10B)의 신호를 연결하는 멀티 레이어 필름(12)으로 이루어지며, 상기 필름(12)의 저면에는 외부로 신호전달을 위한 솔더볼(14)이 설치된다. 여기서, 상기 제1 BGA패키지(10A)와 상기 제2 BGA패키지(10B)는 위에서 설명한 도 1의 BGA패키지와 동일하다. 2 illustrates a stack package using a flexible printed circuit (FPC), which is a polyimide-based film, and includes a first BGA package 10A, a second BGA package 10B, and the first and second ones. It is made of a multi-layer film 12 for connecting the signals of the BGA packages (10A, 10B), the lower surface of the film 12 is provided with a solder ball 14 for signal transmission to the outside. Here, the first BGA package 10A and the second BGA package 10B are the same as the BGA package of FIG. 1 described above.

이와 같은 도 2의 스택 패키지를 구성하기 위한 제조공정은, 먼저 제2 BGA패키지(10B)를 멀티레이어 필름(12)위에 부착한 다음, 그 제2 BGA패키지(10B)에 구비된 솔더볼(14)이 움직이지 않도록 언더 필(Under Fill)을 실시하여야 한다. In the manufacturing process for constructing the stack package of FIG. 2, first, the second BGA package 10B is attached onto the multilayer film 12, and then the solder ball 14 provided in the second BGA package 10B. Underfill should be performed to prevent this from moving.

이후, 상기 필름(12)의 양쪽을 제2 BGA패키지(10B)의 윗면에 휘어 접착제를 이용하여 부착한 다음, 그 위의 제1 BGA패키지(10A)를 탑재하는 방법으로 스택 패 키지를 제조한다. Thereafter, both sides of the film 12 are bent to the top surface of the second BGA package 10B by using an adhesive, and then a stack package is manufactured by mounting the first BGA package 10A thereon. .

그러나 이러한 스택 패키지는 상기 폴리이미드 필름(12)과 상기 제1,제2 BGA패키지들(10A,10B)간의 접합 문제로 인한 신뢰성 문제가 발생하였다. However, the stack package has a reliability problem due to a bonding problem between the polyimide film 12 and the first and second BGA packages 10A and 10B.

또한, 상기 폴리이미드 필름(12)을 두 개의 조각으로 조립하여야 함으로서 조립 및 가공이 어려워 제조 원가가 상승하는 단점이 있다.In addition, since the polyimide film 12 needs to be assembled into two pieces, it is difficult to assemble and process, resulting in an increase in manufacturing cost.

도 3은 도 1표시의 BGA패키지를 사용하여 만든 종래의 스택 패키지의 구조에 대한 또 다른 예를 나타낸 단면도이다.3 is a cross-sectional view showing another example of the structure of a conventional stack package made using the BGA package shown in FIG.

도 3은 인쇄회로기판(PCB; printed circuit board)을 이용하여 스택 패키지를 구성한 것으로써, 제1 BGA패키지(10C), 제2 BGA패키지(10D), 상기 제1 BGA패키지(10C)의 신호를 연결하는 제1인쇄회로기판(22A), 상기 제2 BGA패키지(10D)의 신호를 연결하는 제2인쇄회로기판(22B), 상기 제1,제2인쇄회로기판들(22A,22B)의 사이에 설치되어 제1,제2인쇄회로기판들(22A,22B)의 신호를 연결하는 제3인쇄회로기판(22C) 및 상기 제2인쇄회로기판(22B)의 저면에 설치되어 외부로 신호전달을 하도록 한 솔더볼(24)로 구성되어 있다. 여기서, 상기 제1,제2 BGA패키지들(10C,10D)들은 위에서 설명한 도 1의 BGA패키지와 동일하다. FIG. 3 illustrates a stack package using a printed circuit board (PCB), and the signal of the first BGA package 10C, the second BGA package 10D, and the first BGA package 10C. Between the first printed circuit board 22A to be connected, the second printed circuit board 22B to connect the signal of the second BGA package 10D, and the first and second printed circuit boards 22A and 22B. A third printed circuit board 22C and a bottom surface of the second printed circuit board 22B which are connected to the first and second printed circuit boards 22A and 22B to connect the signals, The solder ball 24 is comprised so that it may be. Here, the first and second BGA packages 10C and 10D are the same as the BGA package of FIG. 1 described above.

이와 같은 도 3의 스택 패키지를 구성하기 위한 제조공정은, 먼저 제2 BGA패키지(10D)를 제2인쇄회로기판(22B)의 상면에 탑재한 후, 언더필을 하여 솔더볼이 움직이지 않도록 고정하고, 그 제2인쇄회로기판(22B)의 상면에 제3인쇄회로기판(22C)을 신호 전달되게 연결될 수 있도록 설치한다. In the manufacturing process for constructing the stack package of FIG. 3, first, the second BGA package 10D is mounted on the top surface of the second printed circuit board 22B, and then underfilled to fix the solder ball so as not to move. The third printed circuit board 22C is installed on the upper surface of the second printed circuit board 22B so as to be connected with a signal transmission.

또한, 제1 BGA패키지(10C)를 제1인쇄회로기판(22A)에 상면에 탑재한 후, 언 더필을 실시하여 솔더볼이 움직이지 않도록 고정한다. 그 다음에 제1 BGA패키지(10C)가 탑재된 제1인쇄회로기판(22A)을 상기 제3인쇄회로기판(22C)의 상면에 신호전달되게 연결될 수 있게 적층한다. 그리고 상기 제2인쇄회로기판(22B)의 저면에는 외부로 신호전달을 위한 솔더볼(24)을 설치하는 것에 의해 스택 패키지를 제조한다.In addition, the first BGA package 10C is mounted on the first printed circuit board 22A on an upper surface thereof, and then underfilled to fix the solder ball so as not to move. Then, the first printed circuit board 22A on which the first BGA package 10C is mounted is stacked so as to be connected to the upper surface of the third printed circuit board 22C so as to be signal-transmitted. The stack package is manufactured by installing solder balls 24 for signal transmission to the bottom of the second printed circuit board 22B.

그러나 이러한 스택 패키지 역시 상기 제1,제2,제3인쇄회로기판들(22A,22B,22C)의 추가 비용이 들어감은 물론 전체적인 패키지의 높이가 높아지는 등의 문제점이 있다. However, such a stack package also has problems such as additional costs of the first, second, and third printed circuit boards 22A, 22B, and 22C, as well as height of the overall package.

또한, 상기 제1 BGA패키지(10C)와 제2 BGA패키지(10D)와의 사이에 또 다른 재1,제2인쇄회로기판들(22A,22B)을 열 접착해야 함으로 조립 단가가 올라가는 단점이 있다. 뿐만 아니라, 상기 제1,제2인쇄회로기판들(22A,22B)의 외측으로 제3인쇄회로기판(22C)을 더 설치해야 함으로서 최종적인 스택 패키지의 크기가 커지는 문제점이 있다. In addition, since the first and second printed circuit boards 22A and 22B are thermally bonded between the first BGA package 10C and the second BGA package 10D, the assembly cost increases. In addition, since the third printed circuit board 22C must be further installed outside the first and second printed circuit boards 22A and 22B, the size of the final stack package is increased.

따라서 이러한 스택 패키지는 복잡한 작업 공정을 거침은 물론 패키지의 구조가 커지게 되고, 전기적 신호 연결선이 길어지며, 제2 BGA패키지의 경우 열 방출에 문제가 야기되므로, 초고속(High Speed)용 스택 패키지에는 적용이 어렵다.Therefore, such a stack package goes through a complicated work process, increases the structure of the package, lengthens the electrical signal connection line, and causes a problem of heat dissipation in the case of the second BGA package. Difficult to apply

본 발명의 목적은 스택 패키지의 두께를 낮출 수 있음과 아울러 패키지들간의 신호(Signal) 길이를 줄여 초고속(High Speed)용 스택 패키지의 제작을 가능하게 한 스택 패키지 및 그 제조방법을 제공하는데 있다. SUMMARY OF THE INVENTION An object of the present invention is to provide a stack package and a method of manufacturing the stack package, which can reduce the thickness of the stack package and reduce the signal length between the packages, thereby enabling the manufacture of a stack package for high speed.

상기 목적을 달성하기 위한 본 발명의 실시예는, 적어도 2개의 제1,제2 BGA패키지들, 어느 일면에는 상기 제1 BGA패키지가 그리고 다른 일면에는 상기 제2 BGA패키지가 각각 실장되어 적층되며 회로패턴을 구비한 회로기판, 및 상기 제2 BGA패키지에는 신호 연결용 패드를 구비하여, 어느 일단은 상기 신호 연결용 패드에 본딩되고 다른 일단은 상기 회로기판의 회로패턴에 본딩되어 상기 제1,제2 BGA패키지들 상호간의 신호를 전달하도록 하는 신호연결부재를 포함하는 것을 특징으로 한다. According to an embodiment of the present invention, at least two first and second BGA packages, one side of the first BGA package and the other side of the second BGA package are mounted and stacked, respectively. The circuit board having a pattern and the second BGA package are provided with signal connection pads, one end of which is bonded to the signal connection pad and the other end of which is bonded to a circuit pattern of the circuit board. It characterized in that it comprises a signal connection member for transmitting signals between the two BGA packages.

상기 신호연결부재의 전 둘레에는 절연물질이 도포됨을 특징으로 한다. The insulating material is coated on the entire circumference of the signal connection member.

상기 신호연결부재는 골드 와이어 혹은 절곡 형성한 전도성 금속 리드 중에서 선택한 어느 하나로 이루어짐을 특징으로 한다. The signal connection member is made of any one selected from gold wire or bent conductive metal leads.

상기 회로기판에는 회로패턴과 연결되는 신호 연결용 도금홀을 더 구비하여 상기 신호연결부재를 그 신호 연결용 도금홀에 삽입 후 본딩하여 연결한 것을 특징으로 한다. The circuit board further includes a signal connection plating hole connected to the circuit pattern, and the signal connection member is inserted into the signal connection plating hole and bonded by bonding.

위 실시예에 따른 스택 패키지의 제조공정은, 신호 연결용 패드를 갖는 제2 BGA패키지들을 제공하는 단계, 상기 제2 BGA패키지의 신호를 연결할 수 있는 회로패턴을 갖는 회로기판을 제공하는 단계, 상기 회로기판의 어느 일면에 접착제를 설치하여 상기 제2 BGA패키지를 소정 간격으로 부착하는 단계, 상기 제2 BGA패키지들의 신호 연결용 패드와 상기 회로기판의 회로패턴을 골드 와이어 혹은 절곡 형성한 전도성 금속 리드 중에서 선택한 어느 하나의 신호연결부재로서 연결하는 단계, 상 기 제2 BGA패키지들이 부착된 회로기판의 반대 면에 새로운 제1 BGA패키지를 회로패턴과 전기적으로 연결되게 표면 실장하는 단계, 및 상기 회로기판을 절단하여 낱개로 분리하는 단계를 포함하는 것을 특징으로 한다. In the manufacturing process of the stack package according to the above embodiment, providing a second BGA packages having a signal connection pad, providing a circuit board having a circuit pattern for connecting the signals of the second BGA package, Attaching an adhesive to one surface of a circuit board to attach the second BGA packages at predetermined intervals, and conducting metal leads formed by gold wires or bends on the signal connection pads of the second BGA packages and the circuit patterns of the circuit boards. Connecting as one of the signal connection members selected from the above, surface mounting of the first BGA package to be electrically connected to the circuit pattern on the opposite side of the circuit board to which the second BGA packages are attached, and the circuit board It characterized in that it comprises a step of cutting to separate.

상기 신호연결부재로서 연결하는 단계 후에는, 그 신호연결부재를 보호할 수 있게 절연물질로써 신호연결부재의 전 둘레를 도포하는 단계를 포함하는 것을 특징으로 한다. After the step of connecting as the signal connecting member, characterized in that it comprises the step of applying the entire circumference of the signal connecting member with an insulating material to protect the signal connecting member.

또한, 상기 목적을 달성하기 위한 본 발명의 다른 실시예는, 적어도 2개의 제1,제2 BGA패키지들, 어느 일면에는 상기 제1 BGA패키지가 그리고 다른 일면에는 상기 제2 BGA패키지가 적층되며 회로패턴을 구비한 제1회로기판, 상기 제1회로기판에 적층된 제2 BGA패키지가 어느 일면에 표면실장 되며 회로패턴을 구비한 제2회로기판, 상기 제1,제2회로기판들에 구비된 회로패턴들에 양단부가 각각 본딩되어 상기 제1,제2 BGA패키지들 상호간의 신호를 전달하도록 하는 신호연결부재, 및 상기 제2회로기판의 저면에 설치하여 제1,제2 BGA패키지들의 신호를 외부로 입출력할 수 있게 하는 솔더볼을 포함하는 것을 특징으로 한다. In another embodiment of the present invention, at least two first and second BGA packages, one side of the first BGA package and the other side of the second BGA package are stacked and A first circuit board having a pattern, a second BGA package stacked on the first circuit board, and a surface mounted on one surface thereof, and a second circuit board having a circuit pattern, and provided in the first and second circuit boards. Both ends of the circuit patterns are bonded to each other to transmit signals between the first and second BGA packages, and a signal connection member installed on a bottom surface of the second circuit board to receive signals of the first and second BGA packages. It characterized in that it comprises a solder ball to enable the input and output to the outside.

상기 신호연결부재의 전 둘레에는 절연물질이 도포됨을 특징으로 한다. The insulating material is coated on the entire circumference of the signal connection member.

상기 신호연결부재는 골드 와이어 혹은 절곡 형성한 전도성 금속 리드 중에서 선택한 어느 하나로 이루어진 것을 특징으로 한다. The signal connection member is characterized in that it is made of any one selected from gold wire or bent conductive metal lead.

상기 제1,제2회로기판 중에서 어느 하나 혹은 양쪽 모두에는 회로패턴과 연결되는 신호 연결용 도금홀을 더 구비하고, 상기 신호연결부재를 그 신호 연결용 도금홀에 삽입 후 본딩하여 연결한 것을 특징으로 한다. One or both of the first and second circuit boards may further include a signal connection plating hole connected to a circuit pattern, and the signal connection member is inserted into the signal connection plating hole and then bonded by bonding. It is done.

또한, 본 발명은 위 실시예에 의한 스택 패키지를 적어도 2개 이상 적층하고 그 적층된 사이에 설치하여 적층된 스택 패키지들의 신호를 연결하기 위한 신호 연결용 컨넥터를 더 포함하는 것을 특징으로 한다. In addition, the present invention is characterized in that it further comprises a signal connection connector for connecting the signals of the stacked stack packages by stacking at least two or more stack packages according to the above embodiment and between the stacked.

위 실시예에 따른 스택 패키지를 제조공정은, 제2 BGA패키지들을 제공하는 단계, 상기 제2 BGA패키지들의 신호를 연결할 수 있는 회로패턴을 갖는 제1회로기판을 제공하는 단계, 상기 제1회로기판의 어느 일면에 접착제를 설치하여 상기 제2 BGA패키지을 소정 간격으로 부착하는 단계, 상기 제2 BGA패키지들이 적층된 제1회로기판을 절단하여 낱개로 분리하는 단계, 상기 제1회로기판이 부착된 제2 BGA패키지의 신호를 연결할 수 있는 회로패턴을 갖는 제2회로기판을 제공하는 단계, 상기 제2회로기판의 어느 일면에 접착제를 설치하여 상기 제1회로기판이 부착된 제2 BGA패키지를 소정 간격으로 부착하는 단계, 상기 제1회로기판과 제2회로기판에 구비된 회로패턴들을 골드 와이어 혹은 절곡 형성한 전도성 금속 리드 중에서 선택한 어느 하나의 신호연결부재로서 연결하는 단계, 상기 제2 BGA패키지가 부착된 제1회로기판에 새로운 제1 BGA패키지를 회로패턴과 전기적으로 연결되게 표면 실장하는 단계, 상기 제2회로기판의 저면에 신호를 입출력 할 수 있게 솔더볼을 융착하는 단계, 및 상기 제2회로기판을 절단하여 낱개로 분리하는 단계를 포함하는 것을 특징으로 한다. In the stack package manufacturing process according to the above embodiment, the method may further include providing second BGA packages, providing a first circuit board having a circuit pattern to connect signals of the second BGA packages, and the first circuit board. Attaching the second BGA packages at predetermined intervals by installing an adhesive on one surface of the substrate; cutting and separating the first circuit boards on which the second BGA packages are stacked into pieces, and attaching the first circuit boards to each other. Providing a second circuit board having a circuit pattern capable of connecting a signal of a 2 BGA package, and installing an adhesive on one surface of the second circuit board so that the second BGA package to which the first circuit board is attached is provided at a predetermined interval; Attaching the circuit pattern, wherein the circuit patterns provided on the first circuit board and the second circuit board are selected from among a gold wire or a conductive metal lead formed by bending; Connecting the second BGA package to the first circuit board to which the second BGA package is attached; surface mounting the new first BGA package to be electrically connected to the circuit pattern; and solder balls to input and output signals to the bottom surface of the second circuit board. Fusion step, and cutting the second circuit board to separate into pieces.

상기 신호연결부재로서 연결하는 단계 후에는, 그 신호연결부재를 보호할 수 있게 절연물질로써 신호연결부재의 전 둘레를 도포하는 단계를 포함하는 것을 특징으로 한다. After the step of connecting as the signal connecting member, characterized in that it comprises the step of applying the entire circumference of the signal connecting member with an insulating material to protect the signal connecting member.

또한, 상기 목적을 달성하기 위한 본 발명의 또 다른 실시예는, 에지(Edge)부위에 인접하게 신호 연결용 패드 혹은 신호 연결용 도금홀 중에서 어느 하나를 구비한 기판을 갖는 제1,제2 BGA패키지들, 및 상기 제1,제2 BGA패키지들을 적층하며 그 적층된 제1,제2 BGA패키지들의 신호를 연결하기 위해 상기 신호 연결용 패드에는 본딩되고 상기 신호 연결용 도금홀에는 삽입된 후 본딩되어 상기 제1,제2 BGA패키지들의 신호를 전달하도록 하는 전도성 금속 리드로 이루어진 신호연결부재를 포함하는 것을 특징으로 한다. In addition, another embodiment of the present invention for achieving the above object, the first and second BGA having a substrate having any one of a signal connection pad or a signal connection plating hole adjacent to the edge (Edge) portion; Bonded to the signal connection pad and inserted into the signal connection plating hole for stacking the packages and the first and second BGA packages and connecting the signals of the stacked first and second BGA packages. And a signal connection member made of a conductive metal lead to transmit signals of the first and second BGA packages.

상기 적층된 제1,제2 BGA패키지들의 사이에는 절연성 물질이 더 삽입됨을 특징으로 한다. An insulating material is further inserted between the stacked first and second BGA packages.

상기 전도성 금속 리드는 기판의 상측 혹은 하측 중에서 선택한 어느 일측으로 돌출되게 절곡 형성한 것을 특징으로 한다. The conductive metal lead is formed to be bent to protrude to any one side selected from the upper side or the lower side of the substrate.

상기 신호연결부재는 제1,제2 BGA패키지들에 각각 설치하고, 이 신호연결부재들이 서로 접착되어 신호를 전달할 수 있게 상기 제1,제2 BGA패키지들을 적층한 것을 특징으로 한다. The signal connection member may be installed in the first and second BGA packages, respectively, and the first and second BGA packages may be stacked so that the signal connection members may be bonded to each other to transmit a signal.

상기 적층된 제1,제2 BGA패키지들의 최하단에 설치되며 그 제1,제2 BGA패키지들의 신호를 전달하기 위한 회로패턴과 그 회로패턴에 연결되는 신호 연결용 패드 혹은 신호 연결용 도금홀 중에서 어느 하나를 구비하여 상기 신호연결부재와 연결되어 신호를 전달되게 한 제3회로기판을 더 포함하는 것을 특징으로 한다. Any one of a circuit pattern for transmitting signals of the first and second BGA packages and a signal connection pad or signal connection plating hole connected to the circuit pattern are installed at the bottom of the stacked first and second BGA packages. It further comprises a third circuit board having a one connected to the signal connection member to transmit a signal.

상기 제3회로기판의 저면에는 제1,제2 BGA패키지들의 신호를 외부로 입출력할 수 있게 한 솔더볼을 더 설치함을 특징으로 한다. The bottom surface of the third circuit board is characterized in that the solder ball is further provided to enable the input and output of the signals of the first and second BGA packages.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 더욱 상세하게 설명한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 4는 본 발명에 따른 스택 패키지의 제1실시예를 나타낸 단면도이다. 4 is a cross-sectional view showing a first embodiment of a stack package according to the present invention.

도면에 나타낸 본 발명의 스택 패키지에 따른 제1실시예는, 회로패턴이 구비되어 전기적으로 신호를 연결할 수 있게 한 회로기판(110)을 구비하고 있다. 이 회로기판(110)의 상면에는 전기적 신호가 연결되게 제1 BGA패키지(120)가 표면 실장되고 상기 회로기판(120)의 저면에는 제2 BGA패키지(130)가 접착제에 의해 부착되게 적층된다. The first embodiment according to the stack package of the present invention shown in the drawings has a circuit board 110 provided with a circuit pattern to electrically connect signals. The first BGA package 120 is surface-mounted so that an electrical signal is connected to the top surface of the circuit board 110, and the second BGA package 130 is stacked on the bottom of the circuit board 120 to be attached by an adhesive.

상기 제2 BGA패키지(120)에는 신호 연결용 패드(132)를 구비하고 있는데, 이 신호 연결용 패드(132)는 상기 제2 BGA패키지(130)를 제작할 때 신호 연결용 패드(132)가 노출되게 형성한다. The second BGA package 120 is provided with a signal connecting pad 132, which is exposed when the signal connecting pad 132 is manufactured when the second BGA package 130 is manufactured. To form.

이러한 신호 연결용 패드(132)와 상기 회로기판(110)에 구비된 회로패턴은 신호연결부재(140)에 의해 전기적으로 연결된다. 이 신호연결부재(140)는 리드 와이어로 이루어질 수 있는데, 이러한 골드 와이어를 보호하기 위해 수지재로 이루어진 절연물질(150)로 골드 와이어 본딩 부위를 덮어씌워 보호함이 좋다. The signal connection pad 132 and the circuit pattern provided on the circuit board 110 are electrically connected by the signal connection member 140. The signal connection member 140 may be made of a lead wire, and the gold wire bonding portion may be covered with an insulating material 150 made of a resin material to protect the gold wire.

이와 같은 제1실시예에 따른 상기 제1 BGA패키지(120)는 앞에서 설명한 도 1표시의 BGA패키지와 동일한 구조이고, 상기 제2 BGA패키지(130)는 앞에서 설명한 도 1표시의 BGA패키지에서 신호 연결용 패드(132)를 더 구비한 것이다. 즉, 상기 신호 연결용 패드(132)는 BGA패키지를 제작시 그 BGA에 설치되는 회로기판(2)(도1 참조)의 에지(Edge)부위에 인접하게 배치되어 골드 와이어 본딩을 할 수 있도록 한 패드(Pad)이다.The first BGA package 120 according to the first embodiment has the same structure as the BGA package of FIG. 1 described above, and the second BGA package 130 has a signal connection in the BGA package of FIG. 1 described above. The pad 132 is further provided. That is, the signal connection pad 132 is disposed adjacent to an edge of the circuit board 2 (see FIG. 1) installed in the BGA when the BGA package is manufactured to allow gold wire bonding. It is a pad.

본 발명에 따른 스택 패키지의 제1실시예는, 상기 회로기판(110)의 상면에 실장되는 제1 BGA패키지(120)는 표면 실장에 의해 회로기판(110)과 전기적 신호가 연결되고, 그 회로기판(110)의 저면에는 적층되는 제2 BGA패키지(130)는 신호연결부재(140)인 골드 와이어에 의해 회로기판(110)과 전기적 신호가 연결되게 하여 제1,제2 BGA패키지들(120,130)의 신호를 전달되게 한다. In the first embodiment of the stack package according to the present invention, the first BGA package 120 mounted on the upper surface of the circuit board 110 is electrically connected to the circuit board 110 by the surface mounting, the circuit The second BGA package 130 stacked on the bottom surface of the substrate 110 allows the electrical signal to be connected to the circuit board 110 by a gold wire, which is a signal connection member 140, so that the first and second BGA packages 120 and 130 are connected. Signal).

이와 같은 본 발명의 스택 패키지에 따른 제1 실시예는, 상기 제2 BGA패키지(130)에 구비된 신호 연결용 패드(132)를 이용함에 의해 스택 패키지의 두께를 낮출 수 있고, 또 상기 신호 연결용 패드(132)를 이용함에 의해 신호(Signal)의 길이를 줄여 초고속(High Speed)용 스택 패키지의 제작을 가능하게 한다. The first embodiment according to the stack package of the present invention can reduce the thickness of the stack package by using the signal connection pad 132 provided in the second BGA package 130, and the signal connection By using the pad 132 for reducing the length of the signal (Signal) it is possible to manufacture a stack package for high speed (High Speed).

또한, 본 발명에 따른 스택 패키지의 제1실시예는, 외부에서 솔더링(soldering) 함으로서 제조가 쉬우며, 육안 검사가 용이하고, 대량 생산이 용이하여 제조 원가를 줄일 수 있다고 하는 장점이 있다. In addition, the first embodiment of the stack package according to the present invention has the advantage that it is easy to manufacture by external soldering (soldering), easy to visual inspection, easy to mass production, thereby reducing the manufacturing cost.

도 5a ~도 5g는 도 4표시의 스택 패키지에 대한 제조공정을 나타낸 도면이다. 5A to 5G illustrate a manufacturing process for the stack package of FIG. 4.

도 5a에 나타낸 바와 같이 신호 연결용 패드(132)를 갖는 제2 BGA패키지(130)를 제공한다. 이러한 제2 BGA패키지(130)는 앞에서 설명한 도 1표시의 BGA패키지의 제작시 신호 연결용 패드(132)를 구비한 것으로, 이에 대해서는 이미 앞에서 설명하였다. As shown in FIG. 5A, a second BGA package 130 having a pad 132 for signal connection is provided. The second BGA package 130 is provided with a signal connection pad 132 at the time of manufacturing the BGA package of FIG. 1 described above, which has been described above.

또한, 도 5b에 나타낸 바와 같이 상기 제2 BGA패키지(130)를 적층할 수 있게 함과 아울러 그 제2 BGA패키지(130)의 신호를 전기적으로 연결할 수 있게 회로패턴이 구비된 회로기판(110)을 제공한다. In addition, as shown in FIG. 5B, the second BGA package 130 may be stacked, and the circuit board 110 may include a circuit pattern to electrically connect signals of the second BGA package 130. To provide.

이와 같이 제공된 상기 회로기판(110)의 상면에 도 5c에 나타낸 바와 같이 접착제(112)를 설치하고, 도 5d에 나타낸 바와 같이 상기 회로기판(110)에 제2 BGA패키지(130)를 부착한다. An adhesive 112 is installed on the upper surface of the circuit board 110 provided as shown in FIG. 5C, and a second BGA package 130 is attached to the circuit board 110 as shown in FIG. 5D.

이 후, 도 5e에 나타낸 바와 같이 상기 제2 BGA패키지(130)에 구비된 신호 연결용 패드(132)와 상기 회로기판(110)을 신호연결부재(140)인 골드 와이어로서 본딩하여 전기적 신호를 연결하고, 도 5f에 나타낸 바와 같이 상기 골드 와이어 본딩 부위를 절연물질(150)로 덮어 씌워 상기 골드 와이어를 보호할 수 있게 코팅한다. Subsequently, as shown in FIG. 5E, the signal connection pad 132 and the circuit board 110 provided in the second BGA package 130 are bonded as gold wires as the signal connection members 140 to thereby provide electrical signals. As shown in FIG. 5F, the gold wire bonding portion is covered with an insulating material 150 to coat the gold wire to protect the gold wire.

또한, 도 5g에 나타낸 바와 같이 상기 제2 BGA패키지(130)가 부착된 회로기판(110)의 반대면에 새로운 제1 BGA패키지(120)를 표면 실장하여 전기적으로 연결되게 적층한 후, 상기 회로기판(110)을 절단(도면에서 점선으로 표시된 부위를 절단)하여 스택 패키지를 제작한다. 여기서, 상기 도 5g에서 나타낸 제1 BGA패키지(120)는 신호 연결용 패드를 구비하지 않는 일반적인 패키지로써 앞에서 설명한 도 1표시의 BGA패키지와 동일한 구조이다. In addition, as shown in FIG. 5G, the first BGA package 120 is surface-mounted on the opposite side of the circuit board 110 to which the second BGA package 130 is attached, and the electrical circuits are stacked to be electrically connected. The stack 110 is manufactured by cutting the substrate 110 (cut the dotted line in the figure). Here, the first BGA package 120 shown in FIG. 5G is a general package without a signal connection pad and has the same structure as the BGA package of FIG. 1 described above.

도 6은 본 발명에 따른 스택 패키지의 제2실시예를 나타낸 단면도이다. 6 is a cross-sectional view showing a second embodiment of a stack package according to the present invention.

도면에 나타낸 본 발명에 따른 스택 패키지의 제2실시예는, 상기 제1실시예에서 회로기판(110)과 그 회로기판(110)의 저면에 부착되며 골드 와이어 본딩에 전기적 신호가 연결된 제2 BGA패키지(130)를 적어도 하나 이상을 구비하여 표면 실장 에 의해 전기적 신호가 연결되게 적층한 것이다. 즉, 제1실시예에서의 제1 BGA패키지(120)는 하나를 실장하고 제2 BGA패키지(130)와 회로기판(110)을 다층으로 적층한 구조의 스택 패키지이다. The second embodiment of the stack package according to the present invention shown in the drawings, the second BGA is attached to the circuit board 110 and the bottom surface of the circuit board 110 in the first embodiment, the electrical signal is connected to the gold wire bonding At least one package 130 is provided to be laminated so that electrical signals are connected by surface mounting. That is, the first BGA package 120 according to the first embodiment is a stack package having a structure in which one is mounted and the second BGA package 130 and the circuit board 110 are stacked in multiple layers.

이와 같은 스택 패키지의 제조공정은, 위 제1실시예의 제조공정에서, 상기 도 5f까지의 공정을 여러 개 진행하여 이들을 표면 실장에 의해 전기적으로 연결되게 다수 개 적층한 후, 도 5g의 공정을 진행하는 것에 의해 제작할 수 있다. In the manufacturing process of such a stack package, in the manufacturing process of the first embodiment, a plurality of processes up to FIG. 5F are carried out and a plurality of them are electrically connected by surface mounting, and then the process of FIG. 5G is performed. It can be produced by doing.

도 7은 본 발명에 따른 스택 패키지의 제3실시예를 나타낸 도면이다. 7 illustrates a third embodiment of a stack package according to the present invention.

도면에 나타낸 본 발명에 따른 스택 패키지의 제3실시예는, 전기적 신호를 연결할 수 있게 구성된 제1회로기판(210A)을 구비하고 있다. 이 제1회로기판(210A)의 상면에는 전기적 신호가 연결되게 표면 실장된 제1 BGA패키지(220A)가 적층되고 그 제1회로기판(210A)의 저면에는 제2 BGA패키지(220B)가 부착된다. A third embodiment of a stack package according to the present invention shown in the drawings includes a first circuit board 210A configured to connect an electrical signal. A first BGA package 220A surface-mounted to connect an electrical signal is stacked on an upper surface of the first circuit board 210A, and a second BGA package 220B is attached to a bottom of the first circuit board 210A. .

상기 제2 BGA패키지(220B)의 저면에는 상기 제2 BGA패키지(220B)가 표면 실장됨에 의해 전기적 신호가 연결된 제2회로기판(210B)이 구비된다. 상기 제1회로기판(210A)과 제2회로기판(210B)은 신호연결부재(240)에 의해 전기적으로 신호가 연결되게 하는데, 이 신호연결부재(240)는 골드 와이어를 이용할 수 있다. The bottom surface of the second BGA package 220B is provided with a second circuit board 210B to which an electrical signal is connected by surface mounting of the second BGA package 220B. The first circuit board 210A and the second circuit board 210B are electrically connected to signals by the signal connection member 240, and the signal connection member 240 may use a gold wire.

또한, 상기 골드 와이어를 보호하기 위해 수지재로 이루어진 절연물질(250)로 와어어 본딩 부위를 덮어씌우고, 상기 제2회로기판(210B)의 저면에는 솔더볼(260)을 설치하여 전기적인 신호를 외부로 입출력할 수 있게 한다. In addition, in order to protect the gold wire, the wire bonding portion is covered with an insulating material 250 made of a resin material, and a solder ball 260 is installed on the bottom surface of the second circuit board 210B to externally transmit an electrical signal. Input and output.

이와 같은 스택 패키지를 구현하기 위해 이용하는 상기 제1,제2 BGA패키지(220A,220B)는 앞에서 설명한 도 1표시의 BGA패키지와 동일한 구조이다. The first and second BGA packages 220A and 220B used to implement such a stack package have the same structure as the BGA package of FIG. 1 described above.

도 8a ~도 8i는 도 7표시의 스택 패키지에 대한 제조공정을 나타낸 도면이다. 8A to 8I illustrate a manufacturing process for the stack package of FIG. 7.

도면에서, 도 8a는 앞에서 설명한 도 1표시의 BGA패키지(10)와 동일한 구조의 제2 BGA패키지(220B)를 나타낸 것이고, 도 8b는 상기 제2 BGA패키지(220B)를 적층할 수 있게 함과 아울러 그 제2 BGA패키지(220B)의 신호를 전기적으로 연결할 수 있게 구성된 제1회로기판(210A)을 나타낸 것이다. 8A illustrates a second BGA package 220B having the same structure as the BGA package 10 of FIG. 1 described above, and FIG. 8B enables the second BGA package 220B to be stacked. In addition, the first circuit board 210A configured to electrically connect the signal of the second BGA package 220B is shown.

또한, 도 8c는 상기 제1회로기판(210A)의 상면에 접착제(212)를 설치한 상태를 나타낸 것이고, 도 8d는 상기 회로기판(210A)에 제2 BGA패키지(220B)를 부착한 것을 나타낸 것이다. 8C illustrates a state in which an adhesive 212 is installed on an upper surface of the first circuit board 210A, and FIG. 8D illustrates a second BGA package 220B attached to the circuit board 210A. will be.

이러한 상태에서 도 8d의 가상선으로 도시한 부분을 절단하여 도 8e에 나타낸 바와 같은 제2 BGA패키지(220B)에 제1회로기판(210A)이 접착되어 있는 상태의 패키지를 얻는다. In this state, the part shown by the virtual line of FIG. 8D is cut | disconnected, and the package in which the 1st circuit board 210A is adhere | attached to the 2nd BGA package 220B as shown in FIG. 8E is obtained.

도 8f는 상기 제1회로기판(210A)이 접착된 제2 BGA패키지(220B)를 적층할 수 있게 함과 아울러 상기 제1회로기판(210A)과 전기적으로 연결할 수 있게 구성된 새로운 제2회로기판(210B)에 제1회로기판(210A)이 부착된 제2 BGA패키지(220B)를 전기적으로 연결되게 표면 실장한 상태를 나타낸 것이다. FIG. 8F illustrates a new second circuit board configured to stack the second BGA package 220B to which the first circuit board 210A is bonded and to be electrically connected to the first circuit board 210A. The second BGA package 220B to which the first circuit board 210A is attached to 210B is surface mounted to be electrically connected.

도 8g는 상기 제1회로기판(210A)과 제2회로기판(210B)을 신호연결부재(240)인 골드 와이어를 이용하여 본딩함에 의해 제1,제2회로기판(210A,210B)들이 전기적으로 신호가 연결되게 한 상태를 나타낸 것이고, 도 8h는 상기 골드 와이어를 보호할 수 있게 골드 와이어 본딩 부위를 절연물질(250)로 덮어 씌워 코팅한 상태를 나 타낸 것이다. 8G illustrates that the first and second circuit boards 210A and 210B are electrically connected by bonding the first and second circuit boards 210A and 210B to each other using a gold wire, which is a signal connection member 240. 8H shows a state in which a signal is connected, and a gold wire bonding part is covered with an insulating material 250 to coat the gold wire to protect the gold wire.

또한, 도 8i는 상기 BGA패키지(220B)에 부착된 제1회로기판(210A)에 새로운 제1 BGA패키지(220A)를 표면 실장하여 전기적으로 연결되게 적층한 상태를 나타낸 것으로, 도면에서 점선으로 나타낸 부분을 절단하여 낱개로 분리한다. In addition, FIG. 8i illustrates a state in which a new first BGA package 220A is surface mounted and electrically connected to the first circuit board 210A attached to the BGA package 220B, and is shown as a dotted line in the drawing. Cut the parts and separate them individually.

또한, 상기 제2회로기판(210B)의 저면에는 전기적 신호를 입출력 할 수 있게 솔더볼을 융착하여 스택 패키지를 제작하게 되는데, 상기 솔더볼의 융착 공정은 낱개로 절단하기 전에 이루어짐이 좋다. In addition, the bottom surface of the second circuit board (210B) is to produce a stack package by fusing a solder ball to input and output an electrical signal, the solder ball fusion process is preferably made before cutting individually.

도 9는 본 발명에 따른 스택 패키지의 제4실시예를 나타낸 도면이다. 9 is a view showing a fourth embodiment of a stack package according to the present invention.

도면에 나타낸 본 발명에 따른 스택 패키지의 제4실시예는, 상기 제3실시예에서 상기 제1회로기판(210A)과 제2 BGA패키지(220B) 및 상기 제1회로기판(210A)에 골드 와이어로 본딩되어 신호 연결되고 저면에 솔더볼(260)이 설치된 제2회로기판(210B)을 적어도 하나 이상을 구비하여 표면 실장에 의해 전기적 신호가 연결되게 다층으로 설치한 구조이다. The fourth embodiment of the stack package according to the present invention shown in the drawings, in the third embodiment the gold wire on the first circuit board 210A, the second BGA package 220B and the first circuit board 210A It is a structure in which a plurality of second circuit boards 210B are bonded to each other and connected to a signal, and at least one of the solder balls 260 is installed on the bottom thereof, so that electrical signals are connected by surface mounting.

이러한 스택 패키지의 제조공정은, 위에서 설명한 제3실시예의 제조공정에서, 상기 도 8h까지의 공정을 여러 개 진행하여 이들을 다수 개 적층한 다음, 이후 공정을 진행하는 것에 의해 도 9에 나타낸 다수 개가 적층되는 스택 패키지를 제작할 수 있다. In the manufacturing process of such a stack package, in the manufacturing process of the third embodiment described above, a plurality of the processes shown in FIG. 9 are laminated by proceeding a plurality of processes up to FIG. You can build a stack package.

도 10은 본 발명에 따른 스택 패키지의 제5실시예를 나타낸 도면이다. 10 is a view showing a fifth embodiment of a stack package according to the present invention.

도면에 나타낸 본 발명에 따른 스택 패키지의 제5실시예는, 위에서 설명한 제1실시예와 유사한 구성을 갖는 것으로, 제1실시예와의 차이점으로는 신호연결부 재(142)를 골드 와이어가 아닌 절곡 형성된 전도성 금속 리드를 이용하여 전기적으로 신호를 연결한 한 것에 차이점이 있다. 여기서, 상기 전도성 금속 리드는 일종의 리드프레임이다. The fifth embodiment of the stack package according to the present invention shown in the drawings has a configuration similar to that of the first embodiment described above, and differs from the first embodiment by bending the signal connection member 142 instead of the gold wire. There is a difference in that the signal is electrically connected using the formed conductive metal lead. Here, the conductive metal lead is a kind of lead frame.

도 11a ~도 11g는 도 10표시의 스택 패키지에 대한 제조공정을 나타낸 도면이다. 11A to 11G illustrate a manufacturing process for the stack package of FIG. 10.

도면에 나타낸 제조공정은, 위에서 설명한 제1실시예의 제조공정과 동일한 것으로, 차이점으로는 골드 와이어 본딩을 하여 신호를 연결하는 공정 대신에 절곡 형성한 전도성 금속 리드를 이용하여 전기적 신호를 연결하는 것에 차이점이 있다. The manufacturing process shown in the drawings is the same as the manufacturing process of the first embodiment described above, except that the electrical signal is connected using a conductive metal lead bent instead of the process of connecting the signal by gold wire bonding. There is this.

도 11a는 신호 연결용 패드(132)를 갖는 제2 BGA패키지(130)를 나타낸 것이고, 도 11b는 상기 제2 BGA패키지(130)를 적층할 수 있게 함과 아울러 그 제2 BGA패키지(130)의 신호를 전기적으로 연결할 수 있게 구성된 회로기판(110)을 나타낸 것이며, 도 11c는 상기 회로기판(110)의 상면에 접착제(112)를 부착한 상태를 나타낸 것이고, 도 11d는 상기 회로기판(110)에 제2 BGA패키지(130)를 부착한 상태를 나타낸 것이다. FIG. 11A shows a second BGA package 130 having a pad 132 for signal connection, and FIG. 11B shows that the second BGA package 130 can be stacked and the second BGA package 130 can be stacked. 11 illustrates a circuit board 110 configured to be electrically connected to a signal of FIG. 11C, in which an adhesive 112 is attached to an upper surface of the circuit board 110, and FIG. 11D illustrates the circuit board 110. ) Shows a state in which the second BGA package 130 is attached.

또한, 도 11e는 상기 제2 BGA패키지(130)에 구비된 신호 연결용 패드(132)와 회로기판(110)을 전기적으로 연결하기 위해 신호연결부재(142)인 절곡 형성한 전도성 금속 리드를 설치하여 신호를 연결한 상태를 나타낸 것으로, 여기서 상기 전도성 금속 리드로서는 일종의 리드프레임이다. In addition, FIG. 11E illustrates a bent conductive conductive lead formed as a signal connection member 142 for electrically connecting the signal connection pad 132 and the circuit board 110 provided in the second BGA package 130. And a state in which signals are connected to each other, wherein the conductive metal lead is a kind of lead frame.

도 11f는 상기 전도성 금속 리드를 절연물질(150)로 덮어 씌워 보호할 수 있게 코팅한 상태를 나탄 것이고, 도 11g는 상기 제2 BGA패키지(130)가 부착된 회로 기판(110)의 반대면에 새로운 제1 BGA패키지(120)를 표면 실장하여 전기적으로 연결되게 적층한 상태를 나타낸 것이다. 여기서, 새로운 제1 BGA패키지(120)는 앞에서 설명한 도 1표시의 BGA패키지와 동일한 구조이다. FIG. 11F illustrates a state in which the conductive metal lead is covered with an insulating material 150 to be protected, and FIG. 11G illustrates an opposite surface of the circuit board 110 to which the second BGA package 130 is attached. The new first BGA package 120 is surface-mounted and stacked to be electrically connected. Here, the new first BGA package 120 has the same structure as the BGA package of FIG. 1 described above.

도 12는 본 발명에 따른 스택 패키지의 제6실시예를 나타낸 단면도이다. 12 is a cross-sectional view showing a sixth embodiment of a stack package according to the present invention.

도면에 나타낸 본 발명에 따른 스택 패키지의 제6실시예는, 위에서 설명한 제5실시예의 구성에서, 신호연결부재(142)인 절곡 형성한 전도성 금속 리드로 신호가 연결되게 설치된 상기 제2 BGA패키지(130)와 회로기판(110)을 다층으로 적층 구성한 스택 패키지이다. The sixth embodiment of the stack package according to the present invention shown in the drawings, in the configuration of the fifth embodiment described above, the second BGA package installed to connect the signal to the bent conductive metal lead that is the signal connection member 142 ( 130 is a stack package in which the circuit board 110 is laminated in multiple layers.

도 13은 도 12표시의 스택 패키지의 변형예를 나타낸 단면도이다. FIG. 13 is a cross-sectional view illustrating a modification of the stack package of FIG. 12.

도면에 나타낸 변형예는, 위 제6실시예에서 상기 신호연결부재(142)인 전도성 금속 리드에 수지재로 이루어진 절연물질(150)을 코팅하지 않은 것에 차이점이 있을 뿐이며, 그 외의 다른 구성에 대해서는 동일하다. In the modified example shown in the drawing, the only difference is that the insulating material 150 made of a resin material is not coated on the conductive metal lead, which is the signal connection member 142, in the sixth embodiment. same.

또한, 상기 전도성 금속 리드에 도금을 하게 되면 그 전도성 금속 리드를 절연물질(150)로써 덮어씌우지 않아도 되고, 이는 통상의 반도체 패키지에서 이용하는 리드프레임을 생각하면 쉽게 이해할 수 있다. In addition, when the conductive metal lead is plated, the conductive metal lead does not have to be covered with the insulating material 150, which can be easily understood in view of a lead frame used in a conventional semiconductor package.

도 14는 본 발명에 따른 스택 패키지의 제7실시예를 나타낸 단면도이다. 14 is a cross-sectional view showing a seventh embodiment of a stack package according to the present invention.

도면에 나타낸 본 발명에 따른 스택 패키지의 제7실시예는, 위에서 설명한 제3실시예와 유사한 구성을 갖는 것으로, 상기 제3실시예와의 차이점으로는 신호연결부재(142)를 골드 와이어를 이용하지 않고, 절곡 형성한 전도성 금속 리드를 이용하여 전기적으로 신호를 연결한 한 것에 차이점이 있다. 여기서, 상기 전도성 금 속 리드는 일종의 리드프레임이다. The seventh embodiment of the stack package according to the present invention shown in the drawings has a configuration similar to the third embodiment described above. The difference from the third embodiment is that the signal connection member 142 uses a gold wire. Instead, there is a difference in that the signal is electrically connected by using the conductive metal lead bent. Here, the conductive metal lead is a kind of lead frame.

도 15는 도 14표시의 스택 패키지의 변형예를 나타낸 단면도이다. 15 is a cross-sectional view illustrating a modification of the stack package of FIG. 14.

도면에 나타낸 변형예는, 위 제7실시예에서 신호연결부재(242)인 전도성 금속 리드를 보호하기 위해 설치한 수지재로 이루어진 절연물질(250)을 제거한 상태를 나타낸 것으로, 이와 같이 절연물질(250)을 제거하여도 무방함은 이미 앞에서 설명하였다. In the modified example shown in the drawing, the insulating material 250 made of a resin material installed to protect the conductive metal lead that is the signal connection member 242 in the seventh embodiment is removed, and thus the insulating material ( 250 may be removed as described above.

도 16a ~도 16i는 도 14표시의 스택 패키지에 대한 제조공정을 나타낸 도면이다. 16A to 16I illustrate a manufacturing process for the stack package of FIG. 14.

도면에 나타낸 바와 같은 제조공정은, 위에서 설명한 제3실시예의 제조공정과 동일한 것으로, 차이점으로는 신호연결부재(142)로서 골드 와이어를 이용하지 않고 절곡 형성한 전도성 금속 리드를 이용하여 전기적 신호를 연결하는 것에 차이점이 있다. The manufacturing process as shown in the drawing is the same as the manufacturing process of the third embodiment described above, except that the electrical connection is performed using the conductive metal lead bent without using the gold wire as the signal connection member 142. There is a difference.

도면에서, 도 16a는 통상의 제2 BGA패키지(220B)를 나타낸 것이고, 도 16b는 상기 제2 BGA패키지(220B)를 적층할 수 있게 함과 아울러 그 제2 BGA패키지(220B)의 신호를 전기적으로 연결할 수 있게 구성된 제1회로기판(210A)을 나타낸 것이다. In the drawing, FIG. 16A shows a conventional second BGA package 220B, and FIG. 16B enables the second BGA package 220B to be stacked and the signal of the second BGA package 220B. It shows a first circuit board 210A configured to be connected to each other.

또한, 도 16c는 상기 제1회로기판(210A)의 상면에 접착제(212)를 설치한 상태를 나타낸 것이고, 도 16d는 상기 회로기판(210A)에 제2 BGA패키지(220B)를 부착한 것을 나타낸 것이다. In addition, FIG. 16C illustrates a state in which an adhesive 212 is installed on an upper surface of the first circuit board 210A, and FIG. 16D illustrates a second BGA package 220B attached to the circuit board 210A. will be.

이러한 상태에서 도 16d의 가상선으로 도시한 부분을 따라 절단하여 도 16e에 나타낸 바와 같은 제2 BGA패키지(220B)에 제1회로기판(210A)이 접착되어 있는 상태의 패키지를 얻는다. In this state, the package is cut along the portion shown by the imaginary line of FIG. 16D and the first circuit board 210A is adhered to the second BGA package 220B as shown in FIG. 16E.

도 16f는 상기 제1회로기판(210A)이 접착된 제2 BGA패키지(220B)를 적층할 수 있게 함과 아울러 상기 제1회로기판(210A)과 전기적으로 연결할 수 있게 구성된 새로운 제2회로기판(210B)에 상기 제1회로기판(210A)이 부착된 제2 BGA패키지(220B)를 전기적으로 연결되게 표면 실장한 상태를 나타낸 것이다. FIG. 16F illustrates a new second circuit board configured to stack the second BGA package 220B to which the first circuit board 210A is bonded and to electrically connect with the first circuit board 210A. The second BGA package 220B to which the first circuit board 210A is attached to 210B is surface mounted to be electrically connected.

도 16g는 상기 제1회로기판(210A)과 제2회로기판(210B)을 절곡된 전도성 금속 리드를 이용하여 신호를 연결함에 의해 제1,제2회로기판(210A,210B)들이 전기적으로 신호가 연결되게 한 상태를 나타낸 것이고, 도 16h는 상기 전도성 금속 리드를 보호할 수 있게 그 전도성 금속 리드 부위를 절연물질(250)로 덮어 씌워 코팅한 상태를 나타낸 것이다. FIG. 16G illustrates that the first and second circuit boards 210A and 210B are electrically connected to each other by connecting a signal between the first circuit board 210A and the second circuit board 210B using a bent conductive metal lead. 16H illustrates a state in which the conductive metal lead portion is covered with an insulating material 250 and coated to protect the conductive metal lead.

또한, 도 16i는 상기 제2 BGA패키지(220B)에 부착된 제1회로기판(210A)에 새로운 제1 BGA패키지(220A)를 표면 실장하여 전기적으로 연결되게 적층한 상태를 나타낸 것으로, 도면에서 점선으로 나타낸 부분을 절단하여 낱개로 분리한다. In addition, FIG. 16i illustrates a state in which a new first BGA package 220A is surface mounted and electrically connected to the first circuit board 210A attached to the second BGA package 220B. Cut the parts marked with and separate them.

또한, 상기 제2회로기판(210B)의 저면에는 전기적 신호를 입출력 할 수 있게 솔더볼을 더 융착하여 스택 패키지를 제작하게 되는데, 상기 솔더볼의 융착 공정은 낱개로 절단하기 전에 이루어짐이 좋다. In addition, the bottom surface of the second circuit board 210B is further welded to produce a stack package by welding solder balls to input and output electrical signals, the solder ball fusion process is preferably made before cutting individually.

이와 같은 제조공정에서, 상기 도 16h까지의 공정을 여러 개 진행하여 이들을 다수 개 적층한 다음, 이후 공정을 진행하게 되면 도 17에 나타낸 바와 같이 다수개가 적층된 스택 패키지를 제작할 수 있다. In such a manufacturing process, a plurality of stacked processes may be manufactured by proceeding the processes up to FIG. 16H and stacking a plurality of them, and then, as shown in FIG. 17.

도 17은 본 발명에 따른 스택 패키지의 제8실시예를 나타낸 도면이다. 17 shows an eighth embodiment of a stack package according to the present invention.

도면에 나타낸 본 발명에 따른 스택 패키지의 제8실시예는, 앞에서 설명한 제4실시예와 동일한 구성을 갖는 것으로, 그 차이점으로는 골드 와이어 본딩에 의해 신호를 연결하지 않고 전도성 금속 리드를 이용하여 전기적인 신호를 연결한 한 것에 차이점이 있을 뿐이다. The eighth embodiment of the stack package according to the present invention shown in the drawings has the same configuration as that of the fourth embodiment described above. The difference between the stack package and the stack package is as follows. There is only one difference between the two signals.

도 18은 도 17표시의 스택 패키지의 변형예를 나타낸 도면이다. FIG. 18 is a diagram showing a modification of the stack package shown in FIG. 17.

도면에 나타낸 변형예는, 위 제8실시예서 상기 절연물질(250)을 코팅하지 않은 것으로, 상기 신호연결부재(242)인 전도성 금속 리드를 보호하기 위한 절연물질(250)을 덮어씌우지 않아도 된다. 이에 대해서는 이미 앞에서 설명하였으므로 중복 설명을 피하기 위해 생략한다. In the modified example shown in FIG. 8, the insulating material 250 is not coated in the eighth embodiment, and the insulating material 250 for protecting the conductive metal lead that is the signal connection member 242 may not be covered. Since this has already been described above, it will be omitted to avoid redundant description.

도 19는 본 발명에 따른 스택 패키지의 제9실시예를 나타낸 도면이다. 19 shows a ninth embodiment of a stack package according to the present invention.

도면에 나타낸 본 발명에 따른 스택 패키지의 제9실시예는, 상기 제7실시예의 변형예에 대한 스택 패키지를 신호 연결용 컨넥터(270)를 이용하여 다수 개를 적층하여 구성한 것이다. In the ninth embodiment of the stack package according to the present invention shown in the drawings, a plurality of stack packages according to the modified example of the seventh embodiment are stacked by using the connector 270 for signal connection.

도 19에 나타낸 바와 같이, 전기적 신호를 연결할 수 있게 구성된 제1회로기판(210A)과, 상기 제1회로기판(210A)의 상면에 전기적 신호가 연결되게 표면 실장된 제1 BGA패키지(220A)와, 상기 제1회로기판(210A)의 저면에 부착된 제2 BGA패키지(220B)와, 상기 제2 BGA패키지(220B)의 저면에 위치되어 그 제2 BGA패키지(220B)가 표면 실장됨에 의해 전기적 신호가 연결된 제2회로기판(210B) 및 상기 제1회로기판(210A)과 제2회로기판(210B)을 전기적으로 연결하도록 절곡 형성한 전도성 금속 리드로 이루어진 적어도 두개 이상의 스택패키지(200A,200B)들을 구비한다. 이 러한 스택 패키지(200A,200B)는 위에서 설명한 제7실시예의 변형예에 의한 스택 패키지이다. As shown in FIG. 19, a first circuit board 210A configured to connect an electrical signal, a first BGA package 220A surface-mounted to connect an electrical signal to an upper surface of the first circuit board 210A, and The second BGA package 220B attached to the bottom surface of the first circuit board 210A and the second BGA package 220B are located on the bottom surface of the second BGA package 220B, and the second BGA package 220B is electrically mounted by surface mounting. At least two stack packages 200A and 200B made of a second circuit board 210B to which a signal is connected and a conductive metal lead bent to electrically connect the first circuit board 210A and the second circuit board 210B. Equipped with. These stack packages 200A and 200B are stack packages according to a modification of the seventh embodiment described above.

이러한 스택패키지들(200A,200B)을 적층하고, 그 적층되는 스택패키지(200A,200B)들에 구비되는 제2회로기판(210B)들의 사이에 위치되게 설치되어 전기적 신호를 연결하도록 한 신호 연결용 컨넥터(270)를 더 구비하며, 상기 적층된 스택패키지(200A,200B)들의 최하부에 위치되는 제2회로기판(210B)의 저면에 설치되어 전기적 신호를 외부로 입출력할 수 있게 한 솔더볼(262)을 포함한다. These stack packages 200A and 200B are stacked and installed to be located between the second circuit boards 210B provided in the stacked stack packages 200A and 200B to connect electrical signals. The solder ball 262 is further provided with a connector 270 and installed on the bottom surface of the second circuit board 210B positioned at the bottom of the stacked stack packages 200A and 200B to input and output electrical signals to the outside. It includes.

상기 신호 연결용 컨넥터(270)를 설치하기 위해서는 상기 스택패키지(200A,200B)에 신호 전달용 홀(272)을 형성하고, 그 홀(272)에 상기 컨넥터(270)에 구비된 핀(274)을 삽입한 후 본딩함에 의해 신호가 연결되게 한다. In order to install the signal connection connector 270, a signal transmission hole 272 is formed in the stack packages 200A and 200B, and the pin 274 provided in the connector 270 in the hole 272. After inserting the signal, the signal is connected by bonding.

도 20은 본 발명에 따른 스택 패키지의 제10실시예를 나타낸 도면이다. 20 is a view showing a tenth embodiment of a stack package according to the present invention.

도면에 나타낸 바와 같이 본 발명에 따른 스택 패키지의 제10실시예는, 위에서 설명한 제7실시예의 변형예를 구현하기 위한 패키지에서, 상기 제1회로기판(210A)을 제2회로기판(210B)의 크기와 동일하게 구비하여 BGA패키지들의 외측으로 돌출되게 형성하고, 그 제1,제2회로기판(210A,210B) 중에서 어느 하나 혹은 양쪽 모두에 신호 연결용 도금홀(244)을 더 구비하여 상기 신호연결부재(242)인 절곡 형성한 전도성 금속 리드를 삽입 한 후 본딩하여 신호가 연결되게 한 것이다. As shown in the figure, a tenth embodiment of a stack package according to the present invention includes a first circuit board 210A of a second circuit board 210B in a package for implementing a modification of the seventh embodiment described above. It is formed to have the same size and protrudes to the outside of the BGA packages, and further comprising a signal connection plating hole 244 in any one or both of the first and second circuit boards (210A, 210B) the signal The connecting member 242 is a bent conductive conductive lead is inserted and then bonded to connect the signal.

상기 신호 연결용 도금홀(244)은 상기 회로기판(210A,210B)에 구비된 회로패턴과 연결되게 홀의 내주면을 따라 전도성 물질로서 도금되어 있는 것으로, 이러한 신호 연결용 도금홀(244)에 상기 전도성 금속 리드를 삽입 후 납땜 등에 의해 연결 하여 신호가 연결되게 한다. The signal connection plating hole 244 is plated as a conductive material along an inner circumferential surface of the hole to be connected to the circuit patterns provided in the circuit boards 210A and 210B. Insert the metal lead and connect it by soldering, etc. so that the signal is connected.

이러한 제10실시예는, 상기 제1회로기판(210A)에 신호 연결용 도금홀(244)을 형성하여 상기 전도성 금속 리드를 그 도금홀(244)에 삽입한 후 납땜하여 신호가 연결되게 하고, 상기 제2회로기판(210B)의 상면으로 전도성 금속 리드를 표면 실장에 의한 납땜으로 신호가 연결되게 한 것이다. 또한, 상기 제2회로기판(210B)의 저면으로는 입출력 단자인 솔더볼(260)이 설치된다. In this tenth embodiment, a signal connection plating hole 244 is formed in the first circuit board 210A, the conductive metal lead is inserted into the plating hole 244, and soldered to connect the signal. The conductive metal lead is connected to the upper surface of the second circuit board 210B by soldering by surface mounting. In addition, a solder ball 260 which is an input / output terminal is installed at a bottom of the second circuit board 210B.

도 21a ~도 21d는 도 20표시의 스택 패키지의 변형예들을 나타낸 단면도이다. 21A to 21D are cross-sectional views illustrating modified examples of the stack package of FIG. 20.

도 21a에 나타낸 제1변형예는, 상기 신호 연결용 도금홀(244)을 상기 제1,제2회로기판(210A,210B)에 각각 형성하여 상기 전도성 금속 리드를 그 도금홀(244)을 통해 삽입 후 납땜에 의해 신호를 연결한 것이다. 또한, 상기 전도성 금속 리드는 제2인쇄회로기판(210B)의 저면에 표면 실장되게 납땜함에 의해 보다 안정적인 신호 전달이 가능하게 한다. In the first modification illustrated in FIG. 21A, the signal connection plating holes 244 are formed in the first and second circuit boards 210A and 210B, respectively, to form the conductive metal leads through the plating holes 244. After insertion, the signal is connected by soldering. In addition, the conductive metal lead is soldered to the surface of the bottom of the second printed circuit board 210B to enable more stable signal transmission.

도 21b에 나타낸 제2변형예는, 위 제1변형예에서 제2회로기판(210B)의 저면으로 설치된 솔더볼을 제거하고, 그 제2회로기판(210B)의 저면에 표장 실장되게 납땜된 전도성 금속 리드에 의해 입출력 단자의 역할을 하게 한 것이다. The second modification shown in FIG. 21B removes the solder ball installed on the bottom of the second circuit board 210B in the first modification, and is conductive metal soldered to be mounted on the bottom of the second circuit board 210B. The lead acts as an input / output terminal.

도 21c에 나타낸 제3변형예는, 상기 제2회로기판(210B)에 신호 연결용 도금홀(244)을 형성하여 상기 전도성 금속 리드를 그 도금홀(244)에 삽입한 후 납땜하여 신호가 연결되게 하고, 상기 제1회로기판(210A)의 저면으로 전도성 금속 리드를 표면 실장에 의한 납땜으로 신호가 연결되게 한 것이다. 또한, 상기 제2회로기판 (210B)의 저면으로는 입출력 단자인 솔더볼(260)이 설치된다. In the third modified example illustrated in FIG. 21C, a signal connection plating hole 244 is formed in the second circuit board 210B, the conductive metal lead is inserted into the plating hole 244, and then soldered. The signal is connected to the bottom surface of the first circuit board 210A by soldering the conductive metal lead to the bottom surface of the first circuit board 210A. In addition, a solder ball 260 that is an input / output terminal is installed on the bottom of the second circuit board 210B.

도 21d에 나타낸 제4변형예는, 위 제3변형예에서 상기 제1회로기판(210A)에 표면 실장되게 납땜되는 전도성 금속 리드를 그 제1회로기판(210A)의 상면으로 표면실장되게 납땜하여 신호가 연결되게 한 것이다. In the fourth modified example shown in FIG. 21D, the conductive metal lead, which is soldered to be surface-mounted on the first circuit board 210A in the third modified example, is surface-soldered on the upper surface of the first circuit board 210A. The signal is connected.

이와 같이 변형예들은, 상기 제1회로기판(210A) 혹은 제2회로기판(210B)에 신호 연결용 도금홀(244)을 형성하여 상기 전도성 금속 리드를 신호 연결용 도금홀(244)에 관통하여 신호 연결되거나 혹은 절곡하여 표면 실장됨에 의해 신호연결이 되게 한 것이다. As described above, the modified examples may form a signal connection plating hole 244 in the first circuit board 210A or the second circuit board 210B to penetrate the conductive metal lead through the plating hole 244 for signal connection. Signal connections are made by signal connections or by bending and surface mounting.

도 22a~ 도 22d는 본 발명에 따른 스택 패키지의 제11실시예를 구현하기 위한 BGA패키지들을 나타낸 단면도이다. 22A to 22D are cross-sectional views illustrating BGA packages for implementing an eleventh embodiment of a stack package according to the present invention.

도 22a에 나타낸 BGA패키지(302)는 앞에서 설명한 도 1표시의 BGA패키지에서 솔더볼을 제거하고 기판(2)(도 1참조)을 패키지 몸체의 외측으로 돌출되게 구성한 것이고, 도 22b에 나타낸 BGA패키지(304)는 앞에서 설명한 도 1표시의 BGA패키지에서 솔더볼을 제거한 상태의 BGA패키지이고, 도 22c에 나타낸 BGA패키지(306)는 앞에서 설명한 도 1표시의 BGA패키지에서 기판(2)을 패키지 몸체의 외측으로 돌출되게 구성한 것이고, 도 22d에 나타낸 BGA패키지(308)는 앞에서 설명한 도 1표시의 BGA패키지와 동일한 구조이다. The BGA package 302 shown in FIG. 22A is formed by removing the solder balls from the BGA package shown in FIG. 1 described above and protruding the substrate 2 (see FIG. 1) to the outside of the package body. The BGA package shown in FIG. 22B ( 304 is a BGA package with the solder balls removed from the BGA package shown in FIG. 1 as described above, and the BGA package 306 shown in FIG. 22C shows the substrate 2 on the outside of the package body in the BGA package shown in FIG. The BGA package 308 shown in Fig. 22D has the same structure as the BGA package shown in Fig. 1 described above.

이러한 BGA패키지들(302~308)을 이용하여 본 발명에 따른 스택 패키지의 제11실시예 및 제12실시예를 구현할 수 있다. The BGA packages 302 ˜ 308 may be used to implement the eleventh and twelfth embodiments of the stack package according to the present invention.

도 23a ~도 23m은 도 22a ~도22d표시의 BGA패키지들을 이용하여 구현한 본 발명에 따른 스택 패키지의 제11실시예들을 각각 나타낸 단면도이다. 23A to 23M are cross-sectional views illustrating eleventh embodiments of the stack package according to the present invention implemented using the BGA packages shown in FIGS. 22A to 22D.

도면에 나타낸 바와 같이, 본 발명에 따른 스택 패키지의 제11실시예는 앞에서 설명한 별도의 회로기판들을 이용하지 않고, 절곡 형성한 신호연결부재(320)만을 이용하여 스택 패키지를 구현한 것으로, 상기 신호연결부재(320)는 전도성 금속 리드로서 일종의 리드프레임이다. As shown in the figure, the eleventh embodiment of the stack package according to the present invention implements the stack package using only the signal connection member 320 that is bent without using the separate circuit boards described above. The connecting member 320 is a conductive metal lead, which is a kind of lead frame.

이와 같은 제11실시예를 구현하기 위해서는, 상기 BGA패키지들(302~308)에 구비되는 기판(2)(도 1참조)에 신호 연결용 도금홀(2a)을 더 구비하여 그 도금홀(2a)에 신호연결부재(320)를 설치함에 의해 패키지들의 신호를 연결되게 한 것이다. In order to implement the eleventh embodiment, the plated holes 2a for signal connection are further provided on the substrates 2 (see FIG. 1) provided in the BGA packages 302 to 308. By installing the signal connection member 320 to the signal of the packages are to be connected.

이때, 상기 신호연결부재(320)는 신호 연결용 도금홀(2a)에 관통되게 삽입 한 후 납땜하여 신호연결을 하거나 혹은 기판(2)의 표면에 직접 실장하는 방법에 의해 신호연결을 할 수 있는 것으로, 이러한 신호연결부재(320)의 연결에 대한 여러 예들을 도 23a ~ 도 23m을 참조하여 설명한다. In this case, the signal connection member 320 may be connected to the signal connection by inserting the signal through the plating hole 2a for signal connection and then soldering the signal connection or directly mounting it on the surface of the substrate 2. As such, various examples of the connection of the signal connection member 320 will be described with reference to FIGS. 23A to 23M.

도 23a에 나타낸 스택 패키지는, 도 22a의 BGA패키지(302)와 도 22c의 BGA패키지(306)를 적층한 것으로, 그 BGA패키지(302,306)에 구비되는 기판(2)에 각각 신호 연결용 도금홀(2a)을 형성하여 신호연결부재(320)를 설치한 것이다. In the stack package shown in FIG. 23A, a BGA package 302 of FIG. 22A and a BGA package 306 of FIG. 22C are stacked, and plated holes for signal connection are respectively provided on the substrates 2 provided in the BGA packages 302 and 306. (2a) is formed to install the signal connection member 320.

이 신호연결부재(320)는 상측의 BGA패키지(302)에 구비한 기판(2)의 상면에 표면 실장됨과 동시에 도금홀(2a)들을 통해 설치된다. 즉, 상기 신호연결부재(320)는 적층된 패키지의 상부에서 하부로 삽입하는 형태로 설치된다. The signal connection member 320 is surface mounted on the upper surface of the substrate 2 provided in the BGA package 302 on the upper side and is installed through the plating holes 2a. That is, the signal connection member 320 is installed in the form of inserting from the top of the stacked package to the bottom.

도 23b에 나타낸 스택 패키지는, 도 22a의 BGA패키지(302) 2개를 적층한 것 으로, 신호연결부재(320)의 설치는 위에서 설명한 도 23a와 동일하다. 다만, 상기 신호연결부재(320)를 하측의 기판(2)에 구비한 도금홀(2a)을 통해 하부로 돌출되게 하여, 그 돌출되는 부분을 입출력 단자로 이용하도록 한 것에 차이점이 있다. The stack package shown in FIG. 23B is a stack of two BGA packages 302 of FIG. 22A, and the installation of the signal connection member 320 is the same as that of FIG. 23A described above. However, there is a difference in that the signal connection member 320 protrudes downward through the plating hole 2a provided in the lower substrate 2, so that the protruding portion is used as an input / output terminal.

도 23c에 나타낸 스택 패키지는, 도 22c의 BGA패키지(304) 2개를 적층한 것으로, 신호연결부재(320)의 설치는 위에서 설명한 도 23a와 동일하다. The stack package shown in FIG. 23C is a stack of two BGA packages 304 of FIG. 22C, and the installation of the signal connection member 320 is the same as that of FIG. 23A described above.

도 23d에 나타낸 스택 패키지는, 도 22a의 BGA패키지(302)와 도 22c의 BGA패키지(306)를 적층한 것으로, 하측에 위치하는 BGA패키지(306)의 기판(2)에만 신호 연결용 도금홀(2a)을 형성하여 신호연결부재(320)를 설치한 것이다. 이 신호연결부재(320)는 상측의 BGA패키지(302)의 기판(2) 저면에 표면 실장되어 신호가 연결됨과 동시에 하측의 BGA패키지(306)의 기판(2)에 구비한 도금홀(2a)들을 통해 설치되어 신호가 연결된다. In the stack package shown in FIG. 23D, the BGA package 302 of FIG. 22A and the BGA package 306 of FIG. 22C are stacked, and the plated hole for signal connection only to the substrate 2 of the BGA package 306 located on the lower side. (2a) is formed to install the signal connection member 320. The signal connection member 320 is surface-mounted on the bottom surface of the substrate 2 of the upper BGA package 302 so that the signal is connected and the plating hole 2a provided in the substrate 2 of the lower BGA package 306. The signal is connected through the installation.

도 23e에 나타낸 스택 패키지는, 도 22c의 BGA패키지(306) 2개를 적층한 것으로, 상기 신호연결부재(320)의 설치되는 위에서 설명한 도 23d와 동일하다. 다만, 상기 신호연결부재(320)를 하측의 BGA패키지(306)에 구비된 기판(2)의 도금홀(2a)을 관통하여 돌출되게 설치한 것이 차이점이 있으며, 이 돌출되는 부분을 이용하여 입출력 단자로 활용한다. The stack package shown in FIG. 23E is a stack of two BGA packages 306 of FIG. 22C, which is the same as that of FIG. 23D described above where the signal connection member 320 is installed. However, there is a difference that the signal connection member 320 is installed to protrude through the plating hole 2a of the substrate 2 provided in the lower BGA package 306, and the input / output using this protruding portion Use as a terminal.

도 23f에 나타낸 스택 패키지는, 도 22c의 BGA패키지(306) 2개를 적층한 것으로, 신호연결부재(320)의 설치는 위에서 설명한 도 23d와 동일하다. The stack package shown in FIG. 23F is a stack of two BGA packages 306 of FIG. 22C, and the installation of the signal connection member 320 is the same as that of FIG. 23D described above.

도 23g에 나타낸 스택 패키지는, 도 22a의 BGA패키지(302)와 도 22c의 BGA패키지(306)를 적층한 것으로, 상기 BGA패키지(302,306)에 구비되는 기판(2)에 각각 신호 연결용 도금홀(2a)을 형성하여 신호연결부재(320)를 설치한 것이다. 이 신호연결부재(320)는 하측의 BGA패키지(306)에 구비한 기판(2)의 하면에 표면 실장됨과 동시에 도금홀(2a)들을 통해 설치된다. 즉, 상기 신호연결부재(320)는 적층된 패키지의 하부에서 상부로 삽입하는 형태로 설치된다. The stack package shown in FIG. 23G is a lamination of the BGA package 302 of FIG. 22A and the BGA package 306 of FIG. 22C, and the plated holes for signal connection to the substrates 2 provided in the BGA packages 302 and 306, respectively. (2a) is formed to install the signal connection member 320. The signal connection member 320 is surface mounted on the lower surface of the substrate 2 provided in the lower BGA package 306 and is installed through the plating holes 2a. That is, the signal connection member 320 is installed in the form of inserting from the bottom of the stacked package to the top.

도 23h에 나타낸 스택 패키지는, 도 22a의 BGA패키지(302) 2개를 적층한 것으로, 신호연결부재(320)는 앞에서 설명한 도 23g와 동일한 방법으로 설치된다. 이러한 스택 패키지는 하부에 솔더볼이 설치되지 않음에 의해 상기 신호연결부재(320)가 입출력 단자로 이용된다. The stack package shown in FIG. 23H is a stack of two BGA packages 302 of FIG. 22A, and the signal connection member 320 is installed in the same manner as in FIG. 23G described above. In the stack package, the signal connection member 320 is used as an input / output terminal because solder balls are not installed at the bottom of the stack package.

도 23i에 나타낸 스택 패키지는, 도 22c의 BGA패키지(306) 2개를 적층한 것으로, 신호연결부재(320)는 앞에서 설명한 도 23g와 동일한 방법에 의해 설치된다. The stack package shown in FIG. 23I is formed by stacking two BGA packages 306 of FIG. 22C, and the signal connection member 320 is installed by the same method as FIG. 23G described above.

도 23j에 나타낸 스택 패키지는, 도 22a의 BGA패키지(302)와 도 22c의 BGA패키지(306)를 적층한 것으로, 상기 신호연결부재(320)의 설치는 하측의 BGA패키지(306)에 구비된 기판(2)의 상면에는 표면 실장되고 상측의 BGA패키지(302)의 기판(2)은 관통하여 설치된다. The stack package shown in FIG. 23J is a stack of the BGA package 302 of FIG. 22A and the BGA package 306 of FIG. 22C. The signal connection member 320 is installed in the lower BGA package 306. The upper surface of the substrate 2 is surface mounted, and the substrate 2 of the upper BGA package 302 penetrates.

도 23k에 나타낸 스택 패키지는, 도 22c의 BGA패키지(306) 2개를 적층하여 구성한 것으로, 상기 신호연결부재(320)의 설치는 위에서 설명한 도 23j와 동일하다. The stack package shown in FIG. 23K is formed by stacking two BGA packages 306 of FIG. 22C, and the installation of the signal connection member 320 is the same as that of FIG. 23J described above.

도 23l에 나타낸 스택 패키지는, 도 22b의 BGA패키지(304)와 도 22c의 BGA패키지(306)를 적층하여 구성한 것으로, 상기 신호연결부재(320)의 하측은 하부에 적층되는 BGA패키지(306)의 기판(2)에는 상면에 접착되고, 상측은 적층되는 BGA패키 지들(304,306)의 사이에 위치되어 상부에 적층되는 BGA패키지(304)의 신호를 전달할 수 있게 절곡 형성된다. The stack package shown in FIG. 23L is formed by stacking the BGA package 304 of FIG. 22B and the BGA package 306 of FIG. 22C, and a lower side of the signal connection member 320 is stacked below the BGA package 306. It is adhered to the upper surface of the substrate 2, the upper side is formed between the BGA packages 304 and 306 to be stacked to be bent to transmit a signal of the BGA package 304 stacked on the top.

도 23m에 나타낸 스택 패키지는, 도 22c의 BGA패키지(306)과 도 22d의 BGA패키지(308)를 적층하여 구성한 것으로, 상기 신호연결부재(320)는 위에서 설명한 도 23l에 의한 방법으로 설치된다. 이때, 상기 신호연결부재(320)를 하부에 적층되는 BGA패키지(306)의 외측면에 밀착되게 절곡 형성하여 설치함이 좋다. The stack package shown in FIG. 23M is formed by stacking the BGA package 306 of FIG. 22C and the BGA package 308 of FIG. 22D, and the signal connection member 320 is installed by the method of FIG. 23L described above. At this time, the signal connection member 320 may be installed to be bent in close contact with the outer surface of the BGA package 306 stacked below.

이와 같이 도 23a ~도 23m에 나타낸 스택 패키지들의 이외에도 도 22a ~도22d에 나타낸 BGA패키지들(302~308)을 이용한 다른 스택 패키지들의 구현도 가능하다. Thus, in addition to the stack packages shown in FIGS. 23A to 23M, other stack packages may be implemented using the BGA packages 302 to 308 shown in FIGS. 22A to 22D.

도 24는 본 발명에 따른 스택 패키지의 제12실시예를 나타낸 단면도이다. 24 is a cross-sectional view showing a twelfth embodiment of the stack package according to the present invention.

도면에 나타낸 본 발명에 따른 스택 패키지의 제12실시예, 도 22a ~도 22d의 BGA패키지들(302~308)들을 이용하여 적층하고, 이에 추가적인 제3회로기판(310)을 최하부에 위치되게 설치한 후 절곡 형성한 신호연결부재(320)를 이용하여 신호가 연결되게 한 것이다. 여기서, 상기 신호연결부재(320) 역시 전도성 금속 리드로서 일종의 리드프레임이다. A twelfth embodiment of the stack package according to the present invention shown in the drawings, stacked using the BGA packages 302 to 308 of FIGS. 22A to 22D, and an additional third circuit board 310 is installed at the bottom of the stack package. The signal is then connected using the signal connection member 320 formed by bending. Here, the signal connection member 320 is also a kind of lead frame as a conductive metal lead.

이러한 제12실시예 역시 앞에서 설명한 제11실시예의 여러 예들에서와 같이 상기 제3회로기판(310) 및 BGA패키지들에 구비되는 기판(2)(도 1참조)에 선택적으로 신호 연결용 도금홀(2a)을 구비하여 절곡 형성한 신호연결부재(320)에 의해 신호가 연결되게 적층하여 구성한 스택 패키지이다. In the twelfth embodiment, as in the examples of the eleventh embodiment described above, a plated hole for signal connection is selectively provided on the substrate 2 (see FIG. 1) provided in the third circuit board 310 and the BGA packages. 2a) is a stack package formed by stacking signals connected by a signal connection member 320 formed by bending.

이와 같은 제12실시예에 따른 스택 패키지는, 상기 제3회로기판(310)의 저면 으로 입출력 단자로서 이용하기 위한 솔더볼(330)을 더 설치함이 좋다. In the stack package according to the twelfth embodiment, it is preferable to further install a solder ball 330 to be used as an input / output terminal on the bottom surface of the third circuit board 310.

도 25a ~도 25m은 도 24표시의 스택 패키지의 변형예들을 나타낸 단면도이다. 25A to 25M are cross-sectional views illustrating modifications of the stack package of FIG. 24.

도 25a ~도 25m에 나타낸 스택 패키지들은, 위에서 설명한 도 23a ~도 23m의 스택 패키지들과 유사한 구성을 갖는 것으로, 차이점으로는 적층된 패키지들의 최하부에 제2회로기판(310)을 더 설치한 것에 차이점이 있으며, 각각에 대한 변형예들에 대해서는 중복 설명을 피하기 위해 생략한다. The stack packages shown in FIGS. 25A to 25M have a similar configuration to the stack packages of FIGS. 23A to 23M described above, except that the second circuit board 310 is further installed at the bottom of the stacked packages. There are differences, and variations for each are omitted to avoid duplicate explanation.

따라서 본 발명에 따른 스택 패키지의 제12실시예 및 여러 변형예들은 도 22a ~도 22d의 BGA패키지들(302~308)과 제3회로기판(310)을 이용하여 도 25a ~ 도 25m에 도시하지 않은 형태의 다른 스택 패키지도 구현할 수 있다. Therefore, the twelfth embodiment and various modifications of the stack package according to the present invention are not shown in FIGS. 25A to 25M using the BGA packages 302 to 308 and the third circuit board 310 of FIGS. 22A to 22D. You can also implement other stack packages that are not in the form.

도 26a와 도 26b는 본 발명에 따른 스택 패키지의 제13실시예를 구현하기 위한 BGA패키지들을 나타낸 단면도이다. 26A and 26B are cross-sectional views illustrating BGA packages for implementing a thirteenth embodiment of a stack package according to the present invention.

도 26a와 도 26b에 나타낸 도면은, 본 발명에 따른 스택 패키지의 제13실시예를 구현하기 위한 BGA패키지들(402,404)로써, 도 26a에 나타낸 BGA패키지(402)는 반도체 칩(412), 그 칩(412)이 실장되는 기판(414), 상기 기판(142)의 에지(Edge)부근에 인접하게 설치되어 하부로 돌출되는 전도성 금속 리드(420)를 포함하는 패키지이다. 26A and 26B show BGA packages 402 and 404 for implementing a thirteenth embodiment of a stack package according to the present invention. The BGA package 402 shown in FIG. The package includes a substrate 414 on which the chip 412 is mounted and a conductive metal lead 420 protruding downward from the edge of the substrate 142.

그리고 도 26b에 나타낸 BGA패키지(404)는 반도체 칩(412), 그 칩(412)이 실장되는 기판(414), 상기 기판(142)의 에지(Edge)부근에 인접하게 설치되어 상부로 돌출되는 전도성 금속 리드(420) 및 상기 기판(414)의 저면으로 입출력 단자인 솔 더볼(416)이 설치되어 있는 패키지이다. In addition, the BGA package 404 illustrated in FIG. 26B is disposed adjacent to an edge of the semiconductor chip 412, a substrate 414 on which the chip 412 is mounted, and an edge of the substrate 142, and protrudes upward. The conductive metal lead 420 and the solder ball 416 serving as an input / output terminal are installed on the bottom surface of the substrate 414.

도 27a ~도 27d는 도 26a ~도 26b표시의 BGA패키지들을 이용하여 구현한 본 발명에 따른 스택 패키지의 제13실시예를 각각 나타낸 단면도이다. 27A to 27D are cross-sectional views illustrating a thirteenth embodiment of a stack package according to the present invention implemented using the BGA packages shown in FIGS. 26A to 26B.

도 27a에 나타낸 스택 패키지는, 도 26a의 패키지(402)와 도 26b의 패키지(404)를 적층하여 구성한 것으로, 신호연결은 기판(414)의 상하부로 설치된 전도성 금속 리드(420)에 의해 연결된다. The stack package shown in FIG. 27A is formed by stacking the package 402 of FIG. 26A and the package 404 of FIG. 26B, and the signal connection is connected by conductive metal leads 420 disposed on the upper and lower portions of the substrate 414. .

도 27b에 나타낸 스택 패키지는, 도 26a의 패키지(402) 2개를 적층하여 구성한 것으로, 이때 상기 하부에 적층되는 패키지의 기판(414)에는 상부로 전도성 금속 리드(420a)가 설치되어 신호를 연결한다. 즉, 하부에 적층되는 패키지의 기판(414)에는 상하부로 돌출되게 전도성 금속 리드들(420,420a)이 설치된다. The stack package illustrated in FIG. 27B is formed by stacking two packages 402 of FIG. 26A. In this case, a conductive metal lead 420a is installed on the substrate 414 of the package stacked below to connect a signal. do. That is, the conductive metal leads 420 and 420a are installed to protrude upward and downward on the substrate 414 of the package stacked below.

도 27c에 나타낸 스택 패키지는, 도 27a의 스택 패키지에서 그 적층된 패키지들의 사이에 절연물질(430)을 더 설치한 것이다. 이 절연물질(430)에 의해 적층된 스택패키지의 견고한 고정력을 얻을 수 있다. The stack package shown in FIG. 27C further includes an insulating material 430 between the stacked packages in the stack package of FIG. 27A. It is possible to obtain a firm fixing force of the stack package stacked by the insulating material 430.

도 27d에 나타낸 스택 패키지는, 도 26a와 도 26b의 패키지를 다층으로 적층하여 구성한 것으로, 그 사이 사이에 위치하는 기판(414)들은 상하부로 돌출되는 전도성 금속 리드들(420,420a)이 설치되어 신호 연결이 되게 한다. The stack package illustrated in FIG. 27D is formed by stacking the packages of FIGS. 26A and 26B in multiple layers, and the substrates 414 positioned therebetween are provided with conductive metal leads 420 and 420a protruding upward and downward. Make a connection.

도 28a ~도 28d는 본 발명에 따른 스택 패키지의 제14실시예를 구현하기 위한 BGA패키지들을 나타낸 단면도이다. 28A to 28D are cross-sectional views illustrating BGA packages for implementing a fourteenth embodiment of a stack package according to the present invention.

도면에 나타낸 제14실시예를 구현하기 위한 패키지들(502~508)은, 그 패키지들(502~508)에 구비된 기판(512)의 에지(Edge)부분에 인접되게 절곡 형성한 전도성 금속 리드(520)가 상기 기판(512)을 관통되게 설치되어 있는 것으로, 위 제13실시예를 구현하기 위한 BGA패키지들과 유사하다. 다만 전도성 금속 리드가 절곡되어 있다는 점에 차이점이 있다. Packages 502 to 508 for implementing the fourteenth embodiment shown in the drawings are conductive metal leads bent to be adjacent to edge portions of the substrate 512 included in the packages 502 to 508. 520 is installed to penetrate the substrate 512, and is similar to the BGA packages for implementing the thirteenth embodiment. The only difference is that the conductive metal leads are bent.

도 29a ~도 29d는 도 28a ~도 28d표시의 BGA패키지들을 이용하여 구현한 본 발명에 따른 스택 패키지의 제14실시예를 각각 나타낸 단면도이다. 29A to 29D are cross-sectional views illustrating a fourteenth embodiment of a stack package according to the present invention implemented using the BGA packages shown in FIGS. 28A to 28D.

도면에 나타낸 본 발명에 따른 스택 패키지의 제14실시예는, 도 28a ~도28d의 패키지들을 이용하여 적층 구성한 예들로써, 앞에서 설명한 제13실시예와 유사한 구성으로 적층된다. 물론, 도 29a ~도 29d에 도시하지 않은 다른 형태로 패키지들을 배열 적층하여 스택 패키지를 구현할 수 있다. The fourteenth embodiment of the stack package according to the present invention shown in the drawings is an example of the stacked configuration using the packages of FIGS. 28A to 28D, and is stacked in a similar configuration to the thirteenth embodiment described above. Of course, a stack package may be implemented by arranging and stacking packages in another form not shown in FIGS. 29A to 29D.

도 30a ~도 30d는 본 발명에 따른 스택 패키지의 제15실시예를 구현하기 위한 BGA패키지들을 나타낸 단면도이다. 30A to 30D are cross-sectional views illustrating BGA packages for implementing a fifteenth embodiment of a stack package according to the present invention.

도면에 나타낸 제15실시예를 구현하기 위한 패키지들(602~608)은, 그 패키지들(602~608)에 구비된 기판(612)의 에지(Edge)에 절곡 형성한 전도성 금속 리드(620)가 설치된 것으로, 위 제14실시예를 구현하기 위한 BGA패키지들과 유사하다. 다만 전도성 금속 리드가 기판(612)에 관통되지 않게 에지(Edge)에 접착되게 설치되어 있다는 점에서 차이점이 있다. The packages 602 to 608 for implementing the fifteenth embodiment shown in the drawing include a conductive metal lead 620 that is bent at an edge of the substrate 612 provided in the packages 602 to 608. Is installed, which is similar to the BGA packages for implementing the above fourteenth embodiment. However, there is a difference in that the conductive metal lead is installed to be bonded to an edge so as not to penetrate the substrate 612.

또한, 상기 기판(612)의 에지에 접착되게 설치되는 전도성 금속 리드(620)를 그 기판(612)의 상부 혹은 하부로 돌출될 수 있도록 길게 설치한 점에서도 차이가 있다. 이와 같이 기판(612)의 상부 혹은 하부로 돌출되는 전도성 금속 리드(620)는 적층된 패키지들의 신호를 전달함은 물론 하부에 위치할 경우 입출력 단자로 이용 이 가능한 것으로, 상기 전도성 금속 리드(620)를 입출력 단자로 이용시에는 그 기판(612)의 저면에 설치되는 솔더볼은 설치하지 않아도 된다. In addition, there is a difference in that the conductive metal lead 620 installed to be bonded to the edge of the substrate 612 is elongated to protrude to the upper or lower portion of the substrate 612. As described above, the conductive metal lead 620 protruding to the upper or lower portion of the substrate 612 may be used as an input / output terminal when transmitting a signal of stacked packages as well as the lower portion of the conductive metal lead 620. Is used as an input / output terminal, it is not necessary to install the solder balls provided on the bottom surface of the substrate 612.

도 31a ~도 31d는 도 30a ~도 30d표시의 BGA패키지들을 이용하여 구현한 본 발명에 따른 스택 패키지의 제15실시예를 각각 나타낸 단면도이다. 31A to 31D are cross-sectional views illustrating a fifteenth embodiment of a stack package according to the present invention implemented using the BGA packages shown in FIGS. 30A to 30D.

도면에 나타낸 본 발명에 따른 스택 패키지의 제15실시예는, 도 30a ~도30d의 패키지들을 이용하여 적층 구성한 예들로써, 앞에서 설명한 제14실시예와 유사한 구성으로 적층된다. 물론, 도 31a ~도 31d에 도시하지 않은 다른 형태로 패키지들을 배열하여 적층한 스택 패키지의 구현도 가능하다. The fifteenth embodiment of the stack package according to the present invention shown in the drawings is an example of the stacked configuration using the packages of FIGS. 30A to 30D, and is stacked in a similar configuration to the fourteenth embodiment described above. Of course, it is also possible to implement a stack package stacked by arranging packages in other forms not shown in FIGS. 31A to 31D.

도 32a ~도 32d는 본 발명에 따른 스택 패키지의 제16실시예를 구현하기 위한 BGA패키지들을 나타낸 단면도이다. 32A to 32D are cross-sectional views illustrating BGA packages for implementing a sixteenth embodiment of a stack package according to the present invention.

도면에 나타낸 제16실시예를 구현하기 위한 패키지들(702~708)은, 그 패키지들(702~708)에 구비되는 기판(712)의 에지(Edge) 부위에 도 32a와 같이 절곡 형성한 전도성 금속 리드(722)을 설치하거나 혹은 도 32c,도32와 같이 절곡되지 않은 평편한 전도성 금속 리드(724)를 설치하거나 혹은 도 32b와 같은 전도성 금속 리드가 설치되지 않은 통상의 패키지일 수 있다. 특히, 상기 절곡되지 않은 평평한 전도성 금속 리드(724)가 설치될 경우에는 도 32c와 같이 솔더볼(730)을 설치하거나 도 32d와 같이 솔더볼을 설치하지 않아도 된다. Packages 702 to 708 for implementing the sixteenth embodiment shown in the drawing are conductive formed by bending the edges of the substrate 712 provided in the packages 702 to 708 as shown in FIG. 32A. It may be a conventional package in which the metal lead 722 is installed, or the flat conductive metal lead 724 that is not bent as shown in FIGS. 32C and 32 is installed, or the conductive metal lead as shown in FIG. 32B is not installed. In particular, when the non-bent flat conductive metal lead 724 is installed, it is not necessary to install the solder ball 730 as shown in FIG. 32C or the solder ball as shown in FIG. 32D.

도 33a ~도 33c는 도 32a ~도 32d표시의 BGA패키지들을 이용하여 구현한 본 발명에 따른 스택 패키지의 제16실시예를 각각 나타낸 단면도이다. 33A to 33C are cross-sectional views illustrating a sixteenth embodiment of a stack package according to the present invention implemented using the BGA packages shown in FIGS. 32A to 32D.

도면에 나타낸 본 발명에 따른 스택 패키지의 제16실시예는, 도 33a ~도33c 의 패키지들을 이용하여 적층 구성한 스택 패키지의 예들로써, 앞에서 설명한 패키지들을 적층하여 전도성 금속 리드에 의해 신호가 전달되게 하는 유사한 기능을 갖는다. 물론, 도 33a ~도 33c에 도시하지 않은 다른 형태로 패키지들을 배열하여 적층한 스택 패키지의 구현도 가능하다. A sixteenth embodiment of a stack package according to the present invention shown in the drawings is an example of a stack package stacked using the packages of FIGS. 33A to 33C. The stack packages described above are stacked to transmit a signal by a conductive metal lead. Have a similar function. Of course, it is also possible to implement a stack package stacked by arranging packages in other forms not shown in FIGS. 33A to 33C.

위에서 설명한 바와 같이 본 발명에 따른 스택 패키지의 여러 실시예들은, 적층된 BGA패키지들의 신호를 연결하여 전달하기 위해 사용하는 신호연결부재로서 전도성 금속 리드(일명, 리드프레임) 혹은 골드 와이어를 이용하여 보다 따른 신호의 처리를 가능하게 한다. 또한, 상기 전도성 금속 리드는 기판들에 구비하는 도금홀 혹은 패드에 설치하여 신호를 연결할 수 있게 한다. As described above, various embodiments of the stack package according to the present invention, a signal connecting member used to connect and transfer the signals of the stacked BGA packages using a conductive metal lead (aka lead frame) or gold wire Enable processing of the signal according to it. In addition, the conductive metal leads may be installed in plating holes or pads provided in the substrates to connect signals.

이상 설명에서 알 수 있는 바와 같이 본 발명에 의하면, 스택 패키지의 두께를 낮출 수 있음과 아울러 BGA패키지들 간의 신호(Signal) 길이를 줄여 초고속(High Speed)용 스택 패키지의 제작을 가능하게 할 수 있는 효과가 있다. As can be seen from the above description, according to the present invention, it is possible to reduce the thickness of the stack package and to reduce the signal length between the BGA packages, thereby making it possible to manufacture a stack package for high speed. It works.

또한, 본 발명에 따른 스택 패키지는 외부에서 솔더링(soldering) 함에 의해 제조가 쉬우며 육안 검사가 용이하고, 대량 생산이 가능하여 제조 원가를 줄일 수 있는 장점이 있다. In addition, the stack package according to the present invention has an advantage of being easy to manufacture, easy to visual inspection by mass soldering from the outside, and mass production is possible to reduce the manufacturing cost.

Claims (19)

적어도 2개의 제1,제2 BGA패키지들; At least two first and second BGA packages; 어느 일면에는 상기 제1 BGA패키지가 그리고 다른 일면에는 상기 제2 BGA패키지가 각각 실장되어 적층되며 회로패턴을 구비한 회로기판; 및 A circuit board on which one surface of the first BGA package is mounted and the other surface of the second BGA package is mounted and stacked; And 상기 제2 BGA패키지에는 신호 연결용 패드를 구비하여, 어느 일단은 상기 신호 연결용 패드에 본딩되고 다른 일단은 상기 회로기판의 회로패턴에 본딩되어 상기 제1,제2 BGA패키지들 상호간의 신호를 전달하도록 하는 신호연결부재를 포함하는 스택 패키지. The second BGA package includes a signal connection pad, one end of which is bonded to the signal connection pad, and the other end of which is bonded to a circuit pattern of the circuit board, thereby providing a signal between the first and second BGA packages. Stack package including a signal connection member for transmitting. 제1항에 있어서, 상기 신호연결부재의 전 둘레에는 절연물질이 도포됨을 특징으로 하는 스택 패키지. The stack package of claim 1, wherein an insulating material is coated on the entire circumference of the signal connection member. 제1항에 있어서, 상기 신호연결부재는 골드 와이어 혹은 절곡 형성한 전도성 금속 리드 중에서 선택한 어느 하나로 이루어짐을 특징으로 하는 스택 패키지. The stack package of claim 1, wherein the signal connection member is made of any one selected from gold wires or bent conductive metal leads. 제1항에 있어서, 상기 회로기판에는 회로패턴과 연결되는 신호 연결용 도금홀을 더 구비하여 상기 신호연결부재를 그 신호 연결용 도금홀에 삽입 후 본딩하여 연결한 것을 특징으로 하는 스택 패키지. The stack package of claim 1, wherein the circuit board further includes a plated hole for signal connection connected to the circuit pattern, and the signal plate is inserted into the plated hole for signal connection and bonded to the plate. (삭제)(delete) (삭제)(delete) 적어도 2개의 제1,제2 BGA패키지들,어느 일면에는 상기 제1 BGA패키지가 그리고 다른 일면에는 상기 제2 BGA패키지가 적층되며 회로패턴을 구비한 제1회로기판, 상기 제1회로기판에 적층된 제2 BGA패키지가 어느 일면에 표면실장 되며 회로패턴을 구비한 제2회로기판, 상기 제1,제2회로기판들에 구비된 회로패턴들에 양단부가 각각 본딩되어 상기 제1,제2 BGA패키지들 상호간의 신호를 전달하도록 하는 신호연결부재, 상기 제2회로기판의 저면에 설치하여 제1,제2 BGA패키지들의 신호를 외부로 입출력할 수 있게 하는 솔더볼을 포함하는 스택 패키지에 있어서,At least two first and second BGA packages, one side of the first BGA package and the other side of the second BGA package is laminated on the first circuit board having a circuit pattern, the first circuit board The second BGA package is surface-mounted on one surface, and both ends of the second circuit board having the circuit patterns and the circuit patterns provided on the first and second circuit boards are respectively bonded to each other to form the first and second BGA packages. A stack package including a signal connection member for transmitting signals between packages, and solder balls installed on a bottom surface of the second circuit board to input and output signals of first and second BGA packages to and from the outside, 상기 신호연결부재는 골드 와이어 혹은 절곡 형성한 전도성 금속 리드 중에서 선택한 어느 하나로 이루어진 것을 특징으로 하는 스택 패키지. The signal connection member is a stack package, characterized in that made of any one selected from gold wire or bent conductive metal lead. 제7항에 있어서, 상기 제1,제2회로기판 중에서 어느 하나 혹은 양쪽 모두에는 회로패턴과 연결되는 신호 연결용 도금홀을 더 구비하고, 상기 신호연결부재를 그 신호 연결용 도금홀에 삽입 후 본딩하여 연결한 것을 특징으로 하는 스택 패키지. The method of claim 7, wherein one or both of the first and second circuit boards further include a signal connection plating hole connected to a circuit pattern, and the signal connection member is inserted into the signal connection plating hole. Stack package characterized in that the bonding by connecting. (삭제)(delete) 에지(Edge)부위에 인접하게 신호 연결용 패드 혹은 신호 연결용 도금홀 중에서 어느 하나를 구비한 기판을 갖는 제1,제2 BGA패키지들; 및 First and second BGA packages having a substrate having any one of a signal connection pad or a signal connection plating hole adjacent to an edge; And 상기 제1,제2 BGA패키지들을 적층하며 그 적층된 제1,제2 BGA패키지들의 신호를 연결하기 위해 상기 신호 연결용 패드에는 본딩되고 상기 신호 연결용 도금홀에는 삽입된 후 본딩되어 상기 제1,제2 BGA패키지들의 신호를 전달하도록 하는 전도성 금속 리드로 이루어진 신호연결부재를 포함하는 스택 패키지. The first and second BGA packages are stacked and bonded to the signal connection pads and inserted into the signal connection plating holes to connect signals of the stacked first and second BGA packages. And Stack package including a signal connection member made of a conductive metal lead to transmit a signal of the second BGA packages. 제 10항에 있어서, 상기 적층된 제1,제2 BGA패키지들의 사이에는 절연성 물질이 더 삽입됨을 특징으로 하는 스택 패키지. The stack package of claim 10, wherein an insulating material is further inserted between the stacked first and second BGA packages. 제 10항에 있어서, 상기 전도성 금속 리드는 기판의 상측 혹은 하측 중에서 선택한 어느 일측으로 돌출되게 절곡 형성한 것을 특징으로 하는 스택 패키지. The stack package of claim 10, wherein the conductive metal lead is bent to protrude to any one side selected from an upper side or a lower side of the substrate. 제 10항에 있어서, 상기 신호연결부재는 제1,제2 BGA패키지들에 각각 설치하고, 이 신호연결부재들이 서로 접착되어 신호를 전달할 수 있게 상기 제1,제2 BGA 패키지들을 적층한 것을 특징으로 하는 스택 패키지. The method of claim 10, wherein the signal connection member is installed in each of the first and second BGA packages, the signal connection member is laminated with the first and second BGA packages to be bonded to each other to transmit a signal Stack package. 제 10항에 있어서, 상기 적층된 제1,제2 BGA패키지들의 최하단에 설치되며 그 제1,제2 BGA패키지들의 신호를 전달하기 위한 회로패턴과 그 회로패턴에 연결되는 신호 연결용 패드 혹은 신호 연결용 도금홀 중에서 어느 하나를 구비하여 상기 신호연결부재와 연결되어 신호를 전달되게 한 제3회로기판을 더 포함하는 것을 특징으로 스택 패키지.The circuit pattern of claim 10, wherein the circuit pattern is provided at a lower end of the stacked first and second BGA packages, and a signal connection pad or signal connected to the circuit pattern is used for transmitting signals of the first and second BGA packages. The stack package further comprises a third circuit board having any one of connection plating holes and connected to the signal connection member to transmit a signal. 제 14항에 있어서, 상기 제3회로기판의 저면에는 제1,제2 BGA패키지들의 신호를 외부로 입출력할 수 있게 한 솔더볼을 더 설치함을 특징으로 하는 스택 패키지. 15. The stack package of claim 14, further comprising solder balls on a bottom surface of the third circuit board, the solder balls being configured to input and output signals of the first and second BGA packages to the outside. 신호 연결용 패드를 갖는 제2 BGA패키지들을 제공하는 단계; Providing second BGA packages having pads for signal connection; 상기 제2 BGA패키지의 신호를 연결할 수 있는 회로패턴을 갖는 회로기판을 제공하는 단계; Providing a circuit board having a circuit pattern capable of connecting signals of the second BGA package; 상기 회로기판의 어느 일면에 접착제를 설치하여 상기 제2 BGA패키지를 소정 간격으로 부착하는 단계; Attaching an adhesive to one surface of the circuit board to attach the second BGA packages at predetermined intervals; 상기 제2 BGA패키지들의 신호 연결용 패드와 상기 회로기판의 회로패턴을 골드 와이어 혹은 절곡 형성한 전도성 금속 리드 중에서 선택한 어느 하나의 신호연결부재로서 연결하는 단계; Connecting the signal connection pads of the second BGA packages and the circuit pattern of the circuit board as any one signal connection member selected from gold wires or bent conductive metal leads; 상기 제2 BGA패키지들이 부착된 회로기판의 반대 면에 새로운 제1 BGA패키지를 회로패턴과 전기적으로 연결되게 표면 실장하는 단계; 및 Surface-mounting the new first BGA package on an opposite side of the circuit board to which the second BGA packages are attached so as to be electrically connected with the circuit pattern; And 상기 회로기판을 절단하여 낱개로 분리하는 단계를 포함하는 스택 패키지의 제조방법. The method of manufacturing a stack package comprising the step of cutting the circuit board individually. 제 16항에 있어서, 상기 신호연결부재로서 연결하는 단계 후에는, 그 신호연결부재를 보호할 수 있게 절연물질로써 신호연결부재의 전 둘레를 도포하는 단계를 포함하는 것을 특징으로 하는 스택 패키지의 제조방법. 17. The method of claim 16, after the step of connecting as the signal connection member, manufacturing the stack package comprising the step of applying the entire circumference of the signal connection member with an insulating material to protect the signal connection member Way. 제2 BGA패키지들을 제공하는 단계; Providing second BGA packages; 상기 제2 BGA패키지들의 신호를 연결할 수 있는 회로패턴을 갖는 제1회로기판을 제공하는 단계; Providing a first circuit board having a circuit pattern to which signals of the second BGA packages can be connected; 상기 제1회로기판의 어느 일면에 접착제를 설치하여 상기 제2 BGA패키지을 소정 간격으로 부착하는 단계; Attaching the second BGA package at a predetermined interval by installing an adhesive on one surface of the first circuit board; 상기 제2 BGA패키지들이 적층된 제1회로기판을 절단하여 낱개로 분리하는 단계; Cutting the first circuit board on which the second BGA packages are stacked and separately separating the first circuit boards; 상기 제1회로기판이 부착된 제2 BGA패키지의 신호를 연결할 수 있는 회로패턴을 갖는 제2회로기판을 제공하는 단계; Providing a second circuit board having a circuit pattern capable of connecting signals of a second BGA package to which the first circuit board is attached; 상기 제2회로기판의 어느 일면에 접착제를 설치하여 상기 제1회로기판이 부착된 제2 BGA패키지를 소정 간격으로 부착하는 단계; Attaching an adhesive to one surface of the second circuit board to attach the second BGA package to which the first circuit board is attached at predetermined intervals; 상기 제1회로기판과 제2회로기판에 구비된 회로패턴들을 골드 와이어 혹은 절곡 형성한 전도성 금속 리드 중에서 선택한 어느 하나의 신호연결부재로서 연결하는 단계; Connecting the circuit patterns provided on the first circuit board and the second circuit board as any one signal connection member selected from gold wires or bent conductive metal leads; 상기 제2 BGA패키지가 부착된 제1회로기판에 새로운 제1 BGA패키지를 회로패턴과 전기적으로 연결되게 표면 실장하는 단계; Surface-mounting the new first BGA package on the first circuit board to which the second BGA package is attached to be electrically connected to the circuit pattern; 상기 제2회로기판의 저면에 신호를 입출력 할 수 있게 솔더볼을 융착하는 단계; 및 Welding a solder ball to input and output a signal to a bottom surface of the second circuit board; And 상기 제2회로기판을 절단하여 낱개로 분리하는 단계를 포함하는 스택 패키지의 제조방법. The method of manufacturing a stack package comprising cutting the second circuit board and separating them individually. 제 18항에 있어서, 상기 신호연결부재로서 연결하는 단계 후에는, 그 신호연결부재를 보호할 수 있게 절연물질로써 신호연결부재의 전 둘레를 도포하는 단계를 포함하는 것을 특징으로 하는 스택 패키지의 제조방법. 19. The method of claim 18, after the step of connecting as the signal connection member, manufacturing the stack package comprising the step of applying the entire circumference of the signal connection member with an insulating material to protect the signal connection member Way.
KR1020050012297A 2004-11-11 2005-02-15 A stack semiconductor package and its manufacture method KR100658734B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/570,208 US20080203552A1 (en) 2005-02-15 2005-03-08 Stacked Package and Method of Fabricating the Same
PCT/KR2005/000645 WO2006088270A1 (en) 2005-02-15 2005-03-08 Stacked package and method of fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040091946 2004-11-11
KR20040091946 2004-11-11

Publications (2)

Publication Number Publication Date
KR20060044288A KR20060044288A (en) 2006-05-16
KR100658734B1 true KR100658734B1 (en) 2006-12-19

Family

ID=37149103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050012297A KR100658734B1 (en) 2004-11-11 2005-02-15 A stack semiconductor package and its manufacture method

Country Status (1)

Country Link
KR (1) KR100658734B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770934B1 (en) 2006-09-26 2007-10-26 삼성전자주식회사 Semiconductor package and semiconductor system in package
WO2008150898A2 (en) * 2007-05-29 2008-12-11 Occam Portfolio Llc Electronic assemblies without solder and methods for their manufacture

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637248A (en) * 1992-05-26 1994-02-10 Motorola Inc Stacked semiconductor multichip module and its manufacture
KR960002762A (en) * 1994-06-09 1996-01-26 김광호 Low Noise Multilayer Chip Package
KR19980058483A (en) * 1996-12-30 1998-10-07 김영환 Stacked Multi-Chip Module Semiconductor Packages
KR20010073345A (en) * 2000-01-14 2001-08-01 윤종용 Stack package
US20010048151A1 (en) 1998-05-30 2001-12-06 Hyundai Electronics Industries Co., Inc. Stackable ball grid array semiconductor package and fabrication method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637248A (en) * 1992-05-26 1994-02-10 Motorola Inc Stacked semiconductor multichip module and its manufacture
KR960002762A (en) * 1994-06-09 1996-01-26 김광호 Low Noise Multilayer Chip Package
KR19980058483A (en) * 1996-12-30 1998-10-07 김영환 Stacked Multi-Chip Module Semiconductor Packages
US20010048151A1 (en) 1998-05-30 2001-12-06 Hyundai Electronics Industries Co., Inc. Stackable ball grid array semiconductor package and fabrication method thereof
KR20010073345A (en) * 2000-01-14 2001-08-01 윤종용 Stack package

Also Published As

Publication number Publication date
KR20060044288A (en) 2006-05-16

Similar Documents

Publication Publication Date Title
US6486544B1 (en) Semiconductor device and method manufacturing the same, circuit board, and electronic instrument
US7928550B2 (en) Flexible interposer for stacking semiconductor chips and connecting same to substrate
US6037665A (en) Mounting assembly of integrated circuit device and method for production thereof
KR100497997B1 (en) Semiconductor module
US20070090506A1 (en) Interposer for compliant interfacial coupling
US20090310322A1 (en) Semiconductor Package
CN110875291A (en) Substrate assembly, semiconductor package and method of manufacturing the same
JP2008147598A (en) Stacked package, and method for manufacturing the same
KR20080073739A (en) Stacked microelectronic packages
JP2009141169A (en) Semiconductor device
JP2005093551A (en) Package structure of semiconductor device, and packaging method
US6924556B2 (en) Stack package and manufacturing method thereof
JP2009238854A (en) Mounting structure of semiconductor device, and electronic apparatus using mounting structure
US6410366B1 (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
US20050133929A1 (en) Flexible package with rigid substrate segments for high density integrated circuit systems
KR20050021905A (en) Package for a semiconductor device
KR100658734B1 (en) A stack semiconductor package and its manufacture method
KR102538704B1 (en) Stack package including flexible bridge die
US20080203552A1 (en) Stacked Package and Method of Fabricating the Same
US7847414B2 (en) Chip package structure
KR101179516B1 (en) Embedded package and method for forming the same
JP2004087936A (en) Semiconductor device, manufacturing method thereof, and electronic appliance
KR100512810B1 (en) A stack semiconductor package and it's manufacture method
US20040173902A1 (en) Ball grid array package stack
KR100625186B1 (en) A stack package and it's manufacture method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee