KR100625186B1 - A stack package and it's manufacture method - Google Patents

A stack package and it's manufacture method Download PDF

Info

Publication number
KR100625186B1
KR100625186B1 KR1020030056146A KR20030056146A KR100625186B1 KR 100625186 B1 KR100625186 B1 KR 100625186B1 KR 1020030056146 A KR1020030056146 A KR 1020030056146A KR 20030056146 A KR20030056146 A KR 20030056146A KR 100625186 B1 KR100625186 B1 KR 100625186B1
Authority
KR
South Korea
Prior art keywords
package
flexible substrate
substrate
support substrate
flexible
Prior art date
Application number
KR1020030056146A
Other languages
Korean (ko)
Other versions
KR20050018151A (en
Inventor
차기본
김동유
Original Assignee
주식회사 유니세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유니세미콘 filed Critical 주식회사 유니세미콘
Priority to KR1020030056146A priority Critical patent/KR100625186B1/en
Priority to TW092137280A priority patent/TWI236077B/en
Priority to US10/745,566 priority patent/US7291906B2/en
Publication of KR20050018151A publication Critical patent/KR20050018151A/en
Application granted granted Critical
Publication of KR100625186B1 publication Critical patent/KR100625186B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 발명의 목적은 고밀도, 고집적화에 적당한 스택 패키지(Stack Package)에 관한 것으로, 더욱 상세하게는 FBGA패키지와 베어칩이 적층되는 기판을 개선하여서 경박단소(輕薄短小)하고 쉽게 제작될 수 있는 스택 패키지와 그 제조방법을 제공하는 것이다. 이러한 본 발명은 FBGA패키지나 칩간에 전기적 신호연결이 기판으로부터 일체로 가능하게 유연하면서도 견고한 가요성 기판(Flexibe Board)과 외부와의 신호연결을 위한 솔더볼들이 융착되는 지지기판(Rigid Board)을 구비하고, 이 가요성 기판의 상면으로는 패키지나 칩을 탑재하게 한 후에, 이 가요성 기판의 양단이 그 저부로 탑재된 칩이나 패키지의 측면을 따라 밀착되게 절곡되면서 상기 지지기판으로 탑재되는 제조방법을 제공하여 스택 패키지의 높이를 최소화하고, 아울러 적층 및 제조를 용이하게 하여 대량생산이 가능하게 되어 생산비용 절감이라는 효과가 있다.SUMMARY OF THE INVENTION The present invention relates to a stack package suitable for high density and high integration, and more particularly, to a stack package that can be manufactured to be thin, light and small by improving the substrate on which the FBGA package and the bare chip are stacked. And to provide a method of manufacturing the same. The present invention includes a flexible board, which is flexible and robust, in which an electrical signal connection between the FBGA package or the chip is integrated from the board, and a support board on which solder balls are fused for signal connection to the outside. After the package or the chip is mounted on the upper surface of the flexible substrate, both ends of the flexible substrate is bent in close contact with the side of the chip or package mounted on the bottom of the flexible substrate to be mounted on the support substrate Minimize the height of the stack package by providing, and also facilitate the lamination and manufacturing, thereby enabling mass production, thereby reducing the production cost.

반도체 패키지, 스택 패키지, 칩(Chip), 가요성 기판Semiconductor Packages, Stack Packages, Chips, Flexible Boards

Description

스택 패키지 및 그 제조방법{A stack package and it's manufacture method}Stack package and it's manufacture method

도 1은 FBGA패키지의 일반적인 구성을 나타낸 도면,1 is a view showing a general configuration of the FBGA package,

도 2는 종래의 스택 패키지의 일 예를 나타낸 도면,2 is a view showing an example of a conventional stack package,

도 3은 종래의 스택 패키지의 다른 예를 나타낸 도면,3 is a view showing another example of a conventional stack package,

도 4는 본 발명에 따른 스택 패키지의 제1실시예를 나타낸 도면,4 is a view showing a first embodiment of a stack package according to the present invention;

도 5a 내지 5d는 상기 제1실시예의 제조방법을 순차적으로 나타낸 도면,5a to 5d are views sequentially showing a manufacturing method of the first embodiment;

도 6은 본 발명에 따른 스택 패키지의 제2실시예를 나타낸 도면,6 is a view showing a second embodiment of a stack package according to the present invention;

도 7a 내지 7d는 상기 제2실시예의 제조방법을 순차적으로 나타낸 도면,7A to 7D are views sequentially showing a manufacturing method of the second embodiment;

도 8은 본 발명에 따른 스택 패키지의 제3실시예를 나타낸 도면,8 is a view showing a third embodiment of a stack package according to the present invention;

도 9a내지 9c는 상기 제3실시예의 제조방법을 순차적으로 나타낸 도면,9A to 9C are views sequentially showing the manufacturing method of the third embodiment;

도 10은 본 발명에 따른 스택 패키지의 제4실시예를 나타내 도면,10 shows a fourth embodiment of a stack package according to the invention,

도 11a 내지 11d는 상기 제4실시예의 제조방법을 순차적으로 나타낸 단면도,11A to 11D are cross-sectional views sequentially showing a manufacturing method of the fourth embodiment;

도 12a 내지 12b는 본 발명에 따른 스택 패키지의 제5실시예를 나타낸 도면,12a to 12b show a fifth embodiment of a stack package according to the present invention;

도 13a 내지 13d는 상기 제5실시예의 제조방법을 순차적으로 나타낸 도면,13A to 13D are views sequentially showing a manufacturing method of the fifth embodiment;

도 14a 내지 14d는 본 발명에 따른 제6실시예의 제조방법을 순차적으로 나타낸 것이다. 14A to 14D sequentially show the manufacturing method of the sixth embodiment according to the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

30 : 스택 패키지 35a,35b : 솔더볼(Solder Ball) 30: stack package 35a, 35b: solder ball (Solder Ball)

30A,30B : 제1,2패키지 37 : 본딩패드(Bonding Pad) 30A, 30B: First and second package 37: Bonding Pad

32 : 가요성 기판 39 : 접착제32: flexible substrate 39: adhesive

34 : 지지기판 33 : 연결공(Hole)34: support substrate 33: connection hole (Hole)

본 발명은 고밀도, 고집적화에 적당한 스택 패키지(Stack Package) 및 그 제조방법에 관한 것으로, 더욱 상세하게는 Fine-Pitch Ball Grid Array Semiconductor Package(이하, “패키지 ”라 한다) 및 베어 칩(Bear Chip)(이하, “칩 ”이라 한다)을 적층하여 구성되는 스택 패키지의 적층 기판을 개선하여서 경박단소(輕薄短小)하고 적층이 용이하여 쉽게 제작될 수 있도록 된 스택 패키지와 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a stack package suitable for high density and high integration, and a method of manufacturing the same, and more particularly, to a fine-pitched ball grid array semiconductor package (hereinafter, referred to as a "package") and a bare chip. The present invention relates to a stack package and a method for manufacturing the stack package, which can be manufactured easily and easily by making the stacking substrate of the stack package formed by laminating (hereinafter referred to as “chip”) easily and easily.

일반적으로 반도체 패키지는 그 종류에 따라 수지밀봉 패키지, TCP(Tape Carrier Package)패키지, 글래스밀봉 패키지, 금속밀봉 패키지 등이 있다. 이와 같은 반도체 패키지는 실장방법에 따라 삽입형과 표면실장(SMT)형으로 분류하게 되는데, 삽입형으로서 대표적인 것은 DIP(Dual In-line Package), PGA(Pin Grid Array) 등이 있고, 표면실장형으로서 대표적인 것은 QFP(Quad Flat Package), PLCC(Plastic Leaded Chip Carrier), CLCC(Ceramic Leaded Chip Carrier), BGA(Ball Grid Array) 등이 있다.In general, semiconductor packages include resin sealing packages, tape carrier packages (TCP), glass sealing packages, and metal sealing packages. Such semiconductor packages are classified into an insert type and a surface mount type according to a mounting method. Representative types include an insert type dual in-line package (DIP) and a pin grid array (PGA). QFP (Quad Flat Package), PLCC (Plastic Leaded Chip Carrier), CLCC (Ceramic Leaded Chip Carrier), Ball Grid Array (BGA) and the like.

최근에는 상술한 반도체 패키지의 제조기술이 발전하여 초박형, 초소형의 반도체 패키지를 구현하고자 다양한 기술이 시도되고 있다.Recently, various techniques have been attempted to implement the above-described semiconductor package manufacturing technology to implement an ultra-thin and ultra-small semiconductor package.

이처럼 반도체 소자와 그에 대한 패키지 기술은 상호 부합되어 고밀도화, 고속도화, 소형화 및 박형화를 목표로 계속적인 발전을 거듭해 왔다. 특히, 패키지 구조에 있어서 핀 삽입형에서 표면 실장형(SMT)으로 급격히 진행되어 인쇄회로기판에 대한 실장밀도를 높여 왔다. As such, semiconductor devices and their packaging technologies have been matched with each other and have been continuously developed for the purpose of high density, high speed, miniaturization, and thinness. In particular, the package structure has rapidly progressed from the pin insertion type to the surface mount type (SMT) to increase the mounting density of the printed circuit board.

최근에는 베어 칩(bare chip)의 특성을 그대로 패키지 상태에서 유지하면서도 취급이 용이하고 패키지 크기가 크게 줄어든 CSP패키지(Chip Scale Package)가 개발되어 있다. Recently, while maintaining the characteristics of a bare chip in a package state, a CSP package has been developed, which is easy to handle and greatly reduces the package size.

이러한 CSP패키지 가운데 현재 가장 주목받고 있는 것이 FBGA패키지이다. 이에 대해서는 도 1에 도시하였다. Among the CSP packages, FBGA package is currently attracting the most attention. This is illustrated in FIG. 1.

도 1은 FBGA 패키지의 일반적인 구조를 나타낸 단면도이다.1 is a cross-sectional view showing a general structure of an FBGA package.

도면 표시와 같이, 상기 FBGA패키지(1)는, 전자회로(IC)가 집적되어 있는 칩(2)과, 이 칩(2)이 탑재됨과 아울러 상기 칩(2)의 신호를 외부로 전달하기 위한 인쇄회로기판(3)과, 상기 인쇄회로기판(3)과 칩(2)을 전기적으로 연결하는 골드 와이어(4)와, 상기 골드 와이어(4)를 보호하기 위해 몰딩한 수지재의 절연물질(6) 및 상기 인쇄회로기판(3)의 저면에 융착되어 신호를 외부로 입출력하는 솔더볼(Solder Ball)(5)로 이루어진다. As shown in the drawing, the FBGA package 1 includes a chip 2 in which an electronic circuit (IC) is integrated, a chip 2 mounted thereon, and a signal for transferring the signal of the chip 2 to the outside. A printed circuit board 3, a gold wire 4 electrically connecting the printed circuit board 3 and the chip 2, and an insulating material of resin material molded to protect the gold wire 4; ) And a solder ball 5 fused to the bottom of the printed circuit board 3 to input and output signals to and from the outside.

최근에는 상기와 같은 FBGA패키지(1)를 이용하여 용량과 실장밀도를 증가시킨 스택 패키지가 주목을 받고 있는데, 이러한 스택 패키지는 패키징(Packaging)되 지 않은 반도체 소자를 여러 개 탑재시키는 탑재 칩 패키지와는 달리, 개별적으로 조립공정이 완료된 단위 패키지를 여러 개 탑재하고 있는데, 이러한 스택 패키지에 대한 종래의 실시 예들을 각각 도 2와 도 3에 도시하였다. Recently, a stack package having increased capacity and mounting density by using the FBGA package 1 has been attracting attention. Such a stack package includes a mounted chip package for mounting a plurality of unpacked semiconductor devices. Differently, a plurality of unit packages, each of which has been individually assembled, are mounted. Conventional embodiments of the stack package are illustrated in FIGS. 2 and 3, respectively.

도 2는 종래의 스택 패키지에 대한 일 예를 나타낸 도면이다.2 is a diagram illustrating an example of a conventional stack package.

도시된 바와 같이, 제1패키지(10A)와 제2패키지(10B)를 적층하여 스택 패키지를 구성한 것으로, 이때, 상기 적층된 제1,2패키지들(10A,10B)의 신호는 회로패턴이 구비되어 있는 필름(12)을 이용하여 연결되어 있다. 이러한 필름(12)의 저면으로는 외부로 신호전달을 위한 솔더볼들(15)이 융착되어 있다. 여기서, 상기 스택 패키지(10)를 이루는 제1패키지(10A)와 제2패키지(10B)는 모두 도 1에서 설명한 FBGA패키지(1)를 이용한 것이다.As shown, a stack package is formed by stacking the first package 10A and the second package 10B, wherein the signals of the stacked first and second packages 10A and 10B are provided with a circuit pattern. It is connected using the film 12 which has become. Solder balls 15 for signal transmission to the bottom of the film 12 are welded to the outside. Here, the first package 10A and the second package 10B constituting the stack package 10 use the FBGA package 1 described with reference to FIG. 1.

상기 스택 패키지(10)의 제조방법을 간단하게 설명하면, 먼저 제1패키지(10A)를 상기 필름(12)위에 부착한 다음, 그 필름(12)과 제1패키지(10A)에 구비된 솔더볼(15)의 부착을 더 견고하게 하기위해 언더 필(Under Fill)(11) 작업을 실시한다. 이어서, 상기 필름(12)의 양단을 제1패키지(10A)의 윗면으로 절곡 후 접착제를 이용하여 부착한 다음, 그 위에 제2패키지(10B)를 탑재하여 부착하는 방법으로 스택 패키지를 제조하고 있다.  The manufacturing method of the stack package 10 will be briefly described. First, the first package 10A is attached to the film 12, and then the solder balls (1) provided in the film 12 and the first package 10A ( Underfill (11) is performed to make the attachment more secure. Subsequently, both ends of the film 12 are bent to the top surface of the first package 10A, and then attached by using an adhesive, and then the second package 10B is mounted thereon to manufacture a stack package. .

그러나, 이와 같은 스택 패키지(10)은 상기 필름(12)과 제1,2패키지들(10A,10B)의 재질이 상이한 관계로 표면실장시 열팽창계수의 편차가 심하여 접합력이 약화되는 문제로 인한 신뢰성 문제가 있었다. 또한, 상기 필름(12)이 두 개의 조각으로 분리되어 조립되어야 함으로 조립상 가공이 어려워 제조 원가가 상승하는 단점도 있다. However, the stack package 10 is reliable due to a problem in that the film 12 and the first and second packages 10A and 10B have different materials, so that the thermal expansion coefficient varies greatly during surface mounting, thereby weakening the bonding force. There was a problem. In addition, since the film 12 is separated into two pieces and assembled, there is a disadvantage in that manufacturing costs are difficult due to difficulty in assembly.

도 3은 종래의 스택 패키지에 대한 또 다른 예를 나타낸 도면이다.3 is a view showing another example of a conventional stack package.

도면 표시와 같이, 제1패키지(20A)와 제2패키지(20B)를 적층하여 스택 패키지를 구성한 것으로, 이때, 상기 적층된 제1,2패키지들(20A,20B)의 신호는 회로패턴이 구비되어 있는 제1,2인쇄회로기판들(22A,22B)과 제3인쇄회로기판(22C)을 이용하여 연결되어 있다. 즉, 상기 제1패키지(20A)를 제1인쇄회로기판(22A)에 탑재하고, 상기 제2패키지(20B)를 제2인쇄회로기판(22B)에 탑재하여 상기 제1,2인쇄회로기판들(22A,22B)을 적층한 후 그 제1,2인쇄회로기판들(22A,22B)의 사이에 제3인쇄회로기판(22C)을 설치하여 신호를 연결하도록 되어 있다. 그리고, 상기 제1인쇄회로기판(22A)의 저면에는 외부로 신호전달을 하도록 하기 위한 솔더볼들(25)이 융착되어 있다. 여기서, 상기 제1,2패키지들(20A,20B) 역시 도 1에서 설명한 FBGA패키지이다.As shown in the drawing, a stack package is formed by stacking the first package 20A and the second package 20B, wherein the signals of the stacked first and second packages 20A and 20B are provided with a circuit pattern. The first and second printed circuit boards 22A and 22B and the third printed circuit board 22C are connected to each other. That is, the first package 20A is mounted on the first printed circuit board 22A, and the second package 20B is mounted on the second printed circuit board 22B so that the first and second printed circuit boards are mounted. After stacking 22A and 22B, a third printed circuit board 22C is provided between the first and second printed circuit boards 22A and 22B to connect signals. Solder balls 25 are fused to the bottom of the first printed circuit board 22A to transmit signals to the outside. Here, the first and second packages 20A and 20B are also FBGA packages described with reference to FIG. 1.

상기의 스택 패키지(20)의 제조방법을 간략하게 설명하면, 먼저 제1패키지(20A)를 제1인쇄회로기판(22A)의 상면에 탑재한 후, 역시 언더필(21)을 하여 솔더볼이 움직이지 않도록 고정하고, 이어서 그 양단 위로는 상기 제3인쇄회로기판(22C)을 탑재하여 고정함과 아울러 그 위로는 상기 제2인쇄회로기판(22B)에 탑재된 제2패키지(20B)를 접합하고, 상기 제1인쇄회로기판(22A)의 저면에는 외부로 신호전달을 위한 솔더볼(25)를 설치하는 것에 의해 완료된다.The manufacturing method of the stack package 20 will be briefly described. First, the first package 20A is mounted on the top surface of the first printed circuit board 22A, and then the underfill 21 is also used to prevent the solder ball from moving. The second printed circuit board 22C is mounted on both ends thereof, and the second package 20B mounted on the second printed circuit board 22B is joined thereto. The bottom surface of the first printed circuit board 22A is completed by installing solder balls 25 for signal transmission to the outside.

그러나, 상기 스택 패키지(20) 역시 상기 제1 내지 제3인쇄회로 기판들(22A,22B,22C)의 탑재로 인하여 많은 비용이 소요됨은 물론, 전체적인 패키지의 높이가 높게되는 문제점이 있다. 즉, 제1패키지(20A)와 제2패키지(20B)와의 사이에 상기 제1,2인쇄회로기판들(22A,22B)을 열 접착해야 함으로 조립 단가가 올라가는 단점이 있으며, 상기 제1,2인쇄회로기판들(22A,22B)의 외측으로 제3인쇄회로기판(22C)을 추가적으로 더 설치해야만 함으로서 최종적인 스택 패키지의 크기가 커지게 되는 결점이 있다. 또 제1패키지(20A)는 제1 내지 제3인쇄회로기판들(22A,22B,22C)로 인하여 완전히 밀봉되게 제작됨으로 인하여 불량으로 인한 추가적인 수리나 재작업 혹은 부품 교체 등이 불가능하다는 단점이 지적되어 왔다. However, the stack package 20 also requires a lot of costs due to the mounting of the first to third printed circuit boards 22A, 22B, and 22C, and the height of the overall package is high. That is, the first and second printed circuit boards 22A and 22B must be thermally bonded between the first package 20A and the second package 20B, thereby increasing the assembly cost. There is a drawback that the size of the final stack package is increased by additionally installing the third printed circuit board 22C outside the printed circuit boards 22A and 22B. In addition, since the first package 20A is manufactured to be completely sealed by the first to third printed circuit boards 22A, 22B, and 22C, it is pointed out that additional repair, rework, or replacement of parts due to defects are impossible. Has been.

이처럼, 상기 스택 패키지는 칩(Chip)이나 단위 패키지를 탑재하는 것에만 치중하게 되어 소형화 및 단순화를 추구하는 현대 기술 동향과는 아직 괴리가 있게 되었다. 따라서 제조상의 비용이 여전히 많은 비중을 차지하게 되고, 그 크기로 인하여 많은 분야로의 이용성에도 제약이 여전히 있다는 단점이 제기되어 왔다.As such, the stack package is focused only on mounting a chip or a unit package, which is still different from the trend of modern technology for miniaturization and simplicity. As a result, manufacturing costs still take up a large portion, and their size has been a disadvantage in that there are still restrictions on their availability in many fields.

따라서, 본 발명의 목적은 상기와 같은 제반 문제점들을 해결하고, 스택 패키지의 적층 높이를 최소화함과 동시에 그 제조공정을 용이하게 하여 대량생산이 가능하고 제조원가를 줄일 수 있도록 한 스택 패키지 및 그 제조방법을 제공하는데 있다.Accordingly, an object of the present invention is to solve the above problems, to minimize the stack height of the stack package and at the same time to facilitate the manufacturing process of the stack package and the manufacturing cost to reduce the manufacturing cost To provide.

상기 목적을 달성하기 위한 본 발명은, 적층되는 패키지의 사이에 위치되게 설치되어 상기 패키지들의 신호를 전기적으로 연결함과 아울러 하부에 위치되는 패키지의 측벽을 따라 절곡 형성된 유연한 재질로 이루어진 가요성 기판과, 그 가요성 기판과 접촉되어 전기적으로 신호가 연결됨과 아울러 그 신호를 외부로 전달하기 위한 솔더볼들이 저부에 융착되며 상기 적층된 패키지의 최하부에 위치되어 상기 패키지를 지지하도록 된 단단한 재질로 이루어진 지지기판과, 상기 가요성 기판과 지지기판의 신호를 상호 연결하는 패드를 구비하여 된 스택패키지에 있어서, 상기 가요성 기판의 패키지가 위치되는 면적에는 단단한 소재가 도포되고, 그 가요성 기판은 상기 지지 기판을 감싸는 형태로 절곡되어 신호를 연결하도록 상기 가요성 기판 및 지지기판의 좌우 양 끝단이 상기 패키지의 외측으로 돌출되게 형성되며, 그 돌출된 부위에는 상기 패드가 대면하게 형성되어 상기 가요성 기판과 지지기판의 신호를 상호 연결하게 된 것을 특징으로 한다. In order to achieve the above object, the present invention provides a flexible substrate made of a flexible material which is installed between the stacked packages to electrically connect the signals of the packages and is bent along the sidewalls of the package. And a support substrate made of a hard material which is in contact with the flexible substrate and electrically connected to the signal, and solder balls for transmitting the signal to the outside are fused at the bottom and positioned at the bottom of the stacked package to support the package. And a pad for interconnecting signals of the flexible substrate and the support substrate, wherein a rigid material is applied to an area where the package of the flexible substrate is located, and the flexible substrate is the support substrate. The flexible substrate and the support to be bent in a form surrounding the signal to connect the signal Left and right opposite ends of the are formed to protrude to the outside of the package, that the protruding portion is characterized in that the said flexible pad is formed in the face of the interconnection of the signal substrate and the supporting substrate.

삭제delete

삭제delete

삭제delete

상기 가요성 기판에는 연결공들이 형성되고 그 연결공들을 통해 솔더볼들이 융착되어 적층된 패키지의 신호를 연결하도록 된 것을 특징으로 한다. Connection holes are formed in the flexible substrate, and solder balls are fused through the connection holes to connect signals of a stacked package.

또한, 본 발명에 따른 스택 패키지의 제조방법은, 한 개 이상의 칩 혹은 패키지를 적층하여 구성된 스택 패키지의 제조방법에 있어서, 상기 패키지를 탑재할 수 있는 면적을 갖음과 아울러 상기 패키지의 신호를 연결하기 위한 회로패턴을 구비한 유연하게 절곡되는 소재로 이루어진 가요성 기판을 제공하는 단계와, 상기 패키지를 탑재할 수 있는 면적을 갖음과 아울러 상기 패키지의 신호를 연결하기 위한 회로패턴을 구비한 단단한 재질로 이루어진 지지기판을 제공하는 단계와, 상기 가요성 기판의 상면과 상기 지지기판의 상면에 각각 패키지를 탑재하는 단계와, 상기 패키지가 탑재된 지지기판의 상부로 상기 패키지가 탑재된 가요성 기판을 적층하는 단계와, 상기 가요성 기판의 측부를 상기 지지기판에 탑재된 패키지의 측벽을 따라 하부로 절곡 형성함과 아울러 상기 지지기판과 상기 가요성 기판을 서로 전기적으로 연결하여 상기 가요성 기판과 지지기판에 각각 탑재된 패키지들의 신호를 연결하는 단계, 및 상기 적층된 패키지의 신호를 외부로 전달하기 위한 솔더볼들을 상기 지지기판의 저부로 융착하는 단계를 포함하는 것을 특징으로 한다. In addition, the method for manufacturing a stack package according to the present invention is a method for manufacturing a stack package formed by stacking one or more chips or packages, wherein the stack package has an area for mounting the package and connects signals of the package. Providing a flexible substrate made of a flexible bending material having a circuit pattern for the purpose, and a rigid material having an area for mounting the package, and a circuit pattern for connecting the signal of the package Providing a supporting substrate, mounting a package on an upper surface of the flexible substrate and an upper surface of the supporting substrate, and stacking the flexible substrate on which the package is mounted on top of the supporting substrate on which the package is mounted. And bending the side of the flexible substrate downward along the sidewalls of the package mounted on the support substrate. Forming and electrically connecting the support substrate and the flexible substrate to each other to connect signals of packages mounted on the flexible substrate and the support substrate, and to transmit signals of the stacked packages to the outside. Fusing solder balls to the bottom of the support substrate.

상기 가요성 기판을 제공하는 단계에서, 상기 가요성 기판에 탑재되는 패키지의 면적에 대응되게 단단한 소재를 도포하는 것을 특징으로 한다. In the providing of the flexible substrate, a hard material may be applied to correspond to the area of the package mounted on the flexible substrate.

상기 가요성 기판을 제공하는 단계에서, 상기 가요성 기판에는 연결공들을 형성하고, 상기 가요성 기판에 패키지를 탑재하는 단계에서, 상기 연결공들을 통해 솔더볼을 삽입하여 리플로우 하는 것에 의해 패키지와 가요성 기판의 신호를 연결하도록 된 것을 특징으로 한다. In the providing of the flexible substrate, the flexible substrate is formed by connecting holes, and in the mounting of the package on the flexible substrate, by inserting the solder ball through the connecting holes through the package and the flexible Characterized in that it is to connect the signal of the substrate.

상기 가요성 기판에 패키지를 탑재하는 단계에서, 상기 패키지에 융착되어 있는 솔더볼을 제거하는 단계를 포함하는 것을 특징으로 한다. In the step of mounting the package on the flexible substrate, characterized in that it comprises the step of removing the solder ball fused to the package.

본 발명의 실시예에 따른 스택 패키지의 제조방법은, 한 개 이상의 칩 혹은 패키지를 적층하여 구성된 스택 패키지의 제조방법에 있어서, 상기 패키지를 각각 탑재할 수 있는 면적이 소정 간격을 유지한 상태로 구비됨과 아울러 상기 패키지의 신호를 연결하기 위한 회로패턴을 구비한 유연하게 절곡되는 소재로 이루어진 가요 성 기판을 제공하는 단계와, 상기 가요성 기판의 패키지가 탑재되는 각각의 면적에 휨 방지를 위해 단단한 소재로써 도포하는 단계와, 상기 가요성 기판에 소정 간격을 유지한 상태로 형성된 면적중 어느 하나의 일면에는 솔더볼을 융착함과 아울러 그 반대면에는 패키지를 탑재하고, 다른 하나의 면적에는 솔더볼이 위치된 면에 패키지를 탑재하는 단계, 및 상기 솔더볼이 저면을 향하도록 상기 가요성 기판을 절곡하여 상기 가요성 기판에 탑재된 패키지의 일면을 가요성 기판에 접착하는 것에 의해 적층하는 단계를 포함하는 것을 특징으로 한다. In the method for manufacturing a stack package according to an embodiment of the present invention, in the method for manufacturing a stack package formed by stacking one or more chips or packages, the stack package is provided in a state in which an area in which the packages can be mounted is maintained at a predetermined interval. In addition, providing a flexible substrate made of a flexible bending material having a circuit pattern for connecting the signal of the package, and a rigid material for preventing bending in each area on which the package of the flexible substrate is mounted And coating the solder ball on one side of the area formed on the flexible substrate while maintaining a predetermined distance therebetween, and mounting the package on the opposite side, and the solder ball is located on the other area. Mounting a package on a surface, and bending the flexible substrate so that the solder balls face the bottom surface; And laminating one surface of the package mounted on the flexible substrate by adhering to the flexible substrate.

또한, 본 발명의 다른 실시예에 따른 스택 패키지의 제조방법은, 한 개 이상의 칩을 적층하여 구성된 스택 패키지의 제조방법에 있어서, 상기 칩을 탑재할 수 있는 면적을 갖음과 아울러 상기 칩의 신호를 연결하기 위한 회로패턴을 구비한 유연하게 절곡되는 소재로 이루어진 가요성 기판을 제공하는 단계와, 상기 칩을 탑재할 수 있는 면적을 갖음과 아울러 상기 칩의 신호를 연결하기 위한 회로패턴을 구비한 단단한 재질로 이루어진 지지기판을 제공하는 단계와, 상기 가요성 기판의 상면과 상기 지지기판의 상면에 각각 칩을 탑재하는 단계와, 상기 가요성 기판과 상기 지지기판에 각각 탑재된 칩을 골드 와이어를 사용하여 그 가요성 기판과 지지기판에 각각 신호를 연결하도록 와이어 본딩하는 단계와, 상기 골드 와이어가 연결된 각각의 가요성 기판과 지지기판의 골드 와이어 주위를 감싸도록 몰딩하는 단계와, 상기 칩이 탑재되어 와이어 본딩됨과 아울러 몰딩된 지지기판의 상부로, 상기 칩이 탑재되어 와이어 본딩됨과 아울러 몰딩된 가요성 기판을 적층하는 단계와, 상기 가요성 기판의 측부를 상기 지지기판에 탑재된 칩의 측벽을 따라 하부로 유연하게 절 곡 형성함과 아울러 상기 지지기판과 상기 가요성 기판을 서로 전기적으로 연결하여 상기 가요성 기판과 지지기판에 각각 탑재된 칩들의 신호를 연결하는 단계, 및 상기 적층된 칩의 신호를 외부로 전달하기 위한 솔더볼들을 상기 지지기판의 저부로 융착하는 단계를 포함하는 것을 특징으로 한다. In addition, the method for manufacturing a stack package according to another embodiment of the present invention is a method for manufacturing a stack package formed by stacking one or more chips, which has an area in which the chips can be mounted and a signal of the chip. Providing a flexible substrate made of a flexible bending material having a circuit pattern for connecting, and having a surface area for mounting the chip, and a rigid circuit pattern for connecting the signal of the chip Providing a support substrate made of a material, mounting chips on an upper surface of the flexible substrate and an upper surface of the support substrate, and using gold wires on the chips mounted on the flexible substrate and the support substrate, respectively. Wire bonding the signals to the flexible substrate and the supporting substrate, respectively, and to each flexible group to which the gold wire is connected. And molding to wrap around the gold wire of the support substrate, and stacking the flexible substrate on which the chip is mounted and wire bonded, and on top of the molded support substrate, where the chip is mounted and wire bonded. And flexibly forming the side of the flexible substrate downward along the sidewalls of the chip mounted on the support substrate, and electrically connecting the support substrate and the flexible substrate to each other to support the flexible substrate and the flexible substrate. Connecting signals of chips mounted on the substrate, and fusion bonding solder balls to the bottom of the support substrate to transmit signals of the stacked chips to the outside.

이하, 본 발명의 구성 및 그 제조방법에 대한 바람직한 실시예들과 그 제조방법을 첨부한 도면들을 참조하여 더욱 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the configuration of the present invention and a method for manufacturing the same and a method for manufacturing the same will be described in more detail.

도 4는 본 발명에 따른 스택 패키지의 제1실시예를 나타낸 도면이다.4 is a view showing a first embodiment of a stack package according to the present invention.

도면 표시와 같이, 본 발명에 따른 스택 패키지는 제1패키지(30A)와 제2패키지(30B)를 적층하여 구성한 것으로, 상기 제1,2패키지(30A,30B)는 위에서 설명한 도 1의 패키지를 일 예로 들어 설명한다. As shown in the drawings, the stack package according to the present invention is constructed by stacking the first package 30A and the second package 30B, and the first and second packages 30A and 30B are configured as shown in FIG. An example will be described.

본 발명은 상기 제1패키지(30A)와 제2패키지(30B)의 사이에 설치되어 상기 제1,제2패키지(30A,30B)의 신호를 연결하기 위한 가요성 기판(32)을 구비하고 있다. 이러한 가요성 기판(32)은 상기 제1,2패키지(30A,30b)의 사이에 위치되게 설치되어 상기 제1,2패키지(30A,30B)를 적층되게 고정함과 아울러 그 제1,2패키지들(30A,30B)의 신호를 서로 연결하도록 하기 위한 것이다. The present invention is provided between the first package (30A) and the second package (30B) is provided with a flexible substrate 32 for connecting the signals of the first and second packages (30A, 30B). . The flexible substrate 32 is installed to be positioned between the first and second packages 30A and 30b to fix the first and second packages 30A and 30B so as to be stacked and the first and second packages. The signals of the fields 30A and 30B are connected to each other.

이때, 상기 가요성 기판(32)의 상부에 적층되는 제2패키지(30B)는 그 제1패키지(30B)에 구비된 솔더볼(35b)의 리플로우에 의해 접착되게 하고, 상기 가요성 기판(32)의 하부에 적층되는 제1패키지(30A)는 접착제(39)를 이용하여 접착 고정함이 바람직하다. At this time, the second package 30B stacked on the flexible substrate 32 is bonded by reflow of the solder ball 35b provided in the first package 30B, and the flexible substrate 32 It is preferable that the first package 30A laminated at the bottom of the) be adhesively fixed using the adhesive 39.

상기 가요성 기판(32)은 유연하게 절곡 가능한 재질로써, 상기 제1,2패키지 들(30A,30B)을 탑재할 수 있는 면적을 갖고, 또 상기 제1,2패키지들(30A,30B)의 신호를 서로 연결할 수 있는 회로패턴(36b)이 구비되어 있다. 이러한 가요성 기판(32)은 하부에 위치되는 제1패키지(30A)의 측벽을 따라 유연하게 절곡 형성되어 뒤에서 설명하는 지지기판(34)과 연결되어 신호를 전달되도록 한다. The flexible substrate 32 is a material that can be flexibly bent and has an area in which the first and second packages 30A and 30B can be mounted, and the first and second packages 30A and 30B may be formed. A circuit pattern 36b for connecting signals to each other is provided. The flexible substrate 32 is flexibly formed along the sidewall of the first package 30A positioned below, and is connected to the support substrate 34 to be described later to transmit a signal.

또한, 본 발명은 상기 가요성 기판(32)에 의해 적층 고정된 제1,2패키지(30A,30B)를 지지함과 아울러 상기 가요성 기판(32)과 신호가 전달되게 연결되어 있는 지지기판(34)을 구비하고 있다. 이 지지기판(34)은 단단한 재질로써, 상기 적층된 패키지들(30A,30B)을 탑재할 수 있는 면적을 갖고, 또 상기 제1,2패키지들(30A,30B)의 신호를 연결할 수 있는 회로패턴(36a)이 구비되어 있다. 이러한 지지기판(34)은 상기 가요성 기판(32)과 신호를 전달할 수 있게 연결됨과 아울어 그 신호를 외부로 입출력하도록 하기 위해 하부에 솔더볼들(35a)이 융착되어 있다. In addition, the present invention supports the first and second packages (30A, 30B) laminated and fixed by the flexible substrate 32, and a support substrate that is connected to the signal to be transmitted to the flexible substrate 32 ( 34). The support substrate 34 is made of a hard material and has an area for mounting the stacked packages 30A and 30B, and a circuit capable of connecting signals from the first and second packages 30A and 30B. The pattern 36a is provided. The support substrate 34 is connected to the flexible substrate 32 so as to transmit a signal, and solder balls 35a are fused to the bottom to input and output the signal to the outside.

상기 지지기판(34)과 상기 가요성 기판(32)의 신호 연결은 적층된 제1,2패키지들(30A,30B)의 외측으로 상기 가요성 기판(32)과 지지기판(34)을 돌출되게 구성하고, 그 돌출된 부위에 서로 대응되게 패드(37a,37b)를 구비하여 신호를 연결되도록 함이 바람직하다. 이때 상기 가요성 기판(32)은 유연하게 절곡 가능한 재질로 이루어짐으로서, 제1패키지(30A)의 측벽을 따라 밀착되게 절곡되어 지지기판(34)의 상부면에 밀착되게 절곡할 수 있어 그 제작을 용이하게 할 수 있다. 또한, 상기 지지기판(34)은 단단한 재질로 이루어짐으로써, 그 위에 탑재되어 있는 패키지들을 더욱 안정적으로 지지할 수 있다. The signal connection between the support substrate 34 and the flexible substrate 32 is such that the flexible substrate 32 and the support substrate 34 protrude out of the stacked first and second packages 30A and 30B. It is preferable to have a pad (37a, 37b) corresponding to each other in the protruding portion to connect the signal. At this time, the flexible substrate 32 is made of a flexible material, can be bent in close contact with the side wall of the first package (30A) can be bent in close contact with the upper surface of the support substrate (34) It can be done easily. In addition, since the support substrate 34 is made of a hard material, it is possible to more stably support the packages mounted thereon.

다음으로, 본 발명에 의한 스택 패키지(30)의 제조방법을 상세하게 살펴보면 아래와 같다.Next, look at in detail the manufacturing method of the stack package 30 according to the present invention.

도 5a 내지 5d는 본 발명에 의한 제1실시예의 제조과정을 순차적으로 나타내 도면들이다.5a to 5d are views sequentially showing a manufacturing process of the first embodiment according to the present invention.

먼저, 도 5a는 제2패키지(30B)를 탑재하기 위한 가요성 기판(32)을 나타낸 것이고, 도 5b는 제1패키지(30A)를 탑재하기 위한 지지기판(34)을 나타낸 것이다. 상기 가요성 기판(32)과 상기 지지기판(34)은 모두 패키지를 탑재할 수 있는 면적을 가지며 그 탑재되는 패키지의 신호를 연결하기 위한 회로패턴(36a,36b)이 구비되어 있다. 또한, 상기 가요성 기판(32)은 유연하게 절곡되는 재질로 이루어지고, 상기 지지기판(34)은 단단한 재질로 이루어진다. First, FIG. 5A shows a flexible substrate 32 for mounting the second package 30B, and FIG. 5B shows a support substrate 34 for mounting the first package 30A. The flexible substrate 32 and the support substrate 34 both have an area for mounting a package and are provided with circuit patterns 36a and 36b for connecting signals of the package to be mounted thereon. In addition, the flexible substrate 32 is made of a flexible material, the support substrate 34 is made of a rigid material.

또한, 도 5a에서 접착제(39)가 도시되어 있는데, 이 접착제(39)는 상기 가요성 기판(32)과 지지기판(34)에 패키지들을 탑재한 후 적층 고정시킬 때 이용하는 것으로, 이러한 접착제(39)는 접착테이프 등을 이용할 수 있다. In addition, an adhesive 39 is shown in FIG. 5A, which is used to mount and fix packages on the flexible substrate 32 and the support substrate 34. ) May be an adhesive tape or the like.

도 5c는 상기 가요성 기판(32)과 상기 지지기판(34)의 상면 중심으로 위치되게 상기 제1,2패키지(30A,30B)들이 탑재되어 있는 것을 나타낸 것으로, 이때 상기 제1,2패키지(30A,30B)에 구비되어 있는 솔더볼들(35b)들을 리플로우 시키는 것에 의해 가요성 기판(32)과 지지기판(34)에 신호 연결되게 탑재한다. 이때, 탑재된 제1,2패키지(30A,30b)의 고정력을 견고하게 하기 위해 상기 솔더볼들(35b)이 위치되는 제1,2패키지(30A,30B)와 기판(가요성 기판 및 지지기판)(32,34)의 사이에 언더필(Under Fill) 작업을 수행할 수 있다. 이러한 언더필 고정은 생략 가능하다. FIG. 5C illustrates that the first and second packages 30A and 30B are mounted to be positioned at the center of the upper surface of the flexible substrate 32 and the support substrate 34. By reflowing the solder balls 35b included in the 30A and 30B, the signals are mounted on the flexible substrate 32 and the support substrate 34. In this case, the first and second packages 30A and 30B and the substrate (flexible substrate and the support substrate) on which the solder balls 35b are positioned to strengthen the fixing force of the mounted first and second packages 30A and 30b. Under Fill can be performed between (32, 34). This underfill fixing can be omitted.

도 5d는 패키지들이 각각 탑재되어 있는 상기 가요성 기판(32)과 상기 지지기판(34)을 접착제(39)를 이용하여 적층 고정한 것으로, 이 상태에서 상기 가요성 기판(32)의 외측 끝단부 즉, 가장자리 부분을 상기 지지기판(34)에 탑재된 제1패키지(30A)의 측벽을 따라 밀착되게 절곡함과 아울러 지지기판(34)의 상면에 밀착되게 절곡하여 패드(37a,37b)를 연결 고정하는 것에 의해 상기 지지기판(34)과 상기 가요성 기판(32)의 신호가 서로 연결되게 한다. FIG. 5D illustrates that the flexible substrate 32 and the support substrate 34 on which the packages are mounted are laminated and fixed by using an adhesive 39. In this state, the outer end portion of the flexible substrate 32 is defined. In addition, the edges are bent to be in close contact with the sidewall of the first package 30A mounted on the support substrate 34 and bent to be in close contact with the upper surface of the support substrate 34 to secure the pads 37a and 37b. By doing so, the signals of the support substrate 34 and the flexible substrate 32 are connected to each other.

또한, 상기 지지기판(34)의 저부로는 솔더볼들(35a)을 융착하여 적층된 제1,2패키지들(30A,30B)의 신호를 외부로 입출력되게 하는 것에 의해 위에서 설명한 도 4와 같은 본 발명의 제1실시예에 따른 스택 패키지를 제작한다. In addition, the bottom of the support substrate 34 by welding the solder balls 35a to the signal of the first and second packages (30A, 30B) laminated to the input and output to the outside as shown in FIG. A stack package according to a first embodiment of the invention is manufactured.

이와 같은 본 발명의 제1실시예에 따른 스택 패키지에 의하면, 상기 가요성 기판(32)이 유연하게 절곡되는 것에 의해 적층된 패키지들(30A,30b)의 신호 연결을 용이하게 할 수 있음과 아울러 상기 지지기판(34)에 단단한 재질에 의해 적층된 패키지를 안정적으로 지지할 수 있는 효과가 있다. According to the stack package according to the first embodiment of the present invention, the flexible substrate 32 can be flexibly bent to facilitate signal connection of the stacked packages 30A and 30b. The support substrate 34 has an effect of stably supporting a package laminated by a hard material.

도 6은 본 발명에 따른 스택 패키지의 제2실시예를 나타낸 도면이고, 도 7a 내지 7d는 상기 제2실시예의 제조방법을 순차적으로 나타낸 도면이다. 6 is a view showing a second embodiment of a stack package according to the present invention, Figure 7a to 7d is a view showing a manufacturing method of the second embodiment sequentially.

도면의 표시와 같이, 본 발명의 제2실시예는 위에서 설명한 제1실시예에서 상기 가요성 기판(32)에 탑재되는 패키지의 면적을 단단한 소재(32a)로 도포한 것에 차이가 있다. 또한, 본 발명의 제2실시예는 상기 제1실시예와 동일한 부분에 대해서는 동일 부호로 표시하였다. As shown in the figure, the second embodiment of the present invention differs from the application of the hard material 32a to the area of the package mounted on the flexible substrate 32 in the first embodiment described above. Incidentally, the second embodiment of the present invention is denoted by the same reference numerals for the same parts as the first embodiment.

상기 가요성 기판(32)에 도포되는 단단한 소재(32a)는 수지 등을 이용할 수 있다. 이와 같이 상기 가요성 기판(32)에 제2패키지(30B)가 탑재되는 면적에 단단한 소재(32a)를 도포하게 되면 그 가요성 기판(32)에 탑재되는 제2패키지(30B)를 안정적으로 지지할 수 있는 효과가 있다. The hard material 32a applied to the flexible substrate 32 may use a resin or the like. In this way, when the hard material 32a is applied to the area where the second package 30B is mounted on the flexible substrate 32, the second package 30B mounted on the flexible substrate 32 is stably supported. It can work.

이와 같은 제2실시예에 대한 제조방법은 도 7a 내지 7d에 도시되어 있는데, 이러한 제2실시예에 대한 제조방법은 상기 제1실시예에서 가요성 기판(32)에 단단한 소재(32a)가 도포되어 있는 것에 차이가 있을 뿐 제1실시예와 동일하다. The manufacturing method for this second embodiment is shown in Figs. 7A to 7D. In the manufacturing method for this second embodiment, the hard material 32a is applied to the flexible substrate 32 in the first embodiment. Only the difference is made, and it is the same as that of 1st Embodiment.

도 8은 본 발명에 다른 스택 패키지의 제3실시예를 나타낸 도면으로, 이러한 제3실시예에서 상기 제1실시예와 동일한 부분에 대해서는 동일 부호로 표시하였다. 8 is a view showing a third embodiment of a stack package according to the present invention, in which the same parts as those of the first embodiment are denoted by the same reference numerals.

본 발명의 제3실시예는, 위에서 설명한 제1실시예와 비교하면, 지지기판(34)을 없애고, 가요성 기판(32) 하나만을 사용하여 제조되는 것으로, 상기 가요성 기판(32)의 바깥측 단부의 저면에 형성된 패드(37b)가 제1패키지(30A)의 양측 단부의 저면에 위치된 회로패턴과 직접 연결되게 적층되는 구조로 이루어져 있다. Compared to the first embodiment described above, the third embodiment of the present invention is manufactured by using only one flexible substrate 32 without the supporting substrate 34, and the outside of the flexible substrate 32. The pad 37b formed on the bottom surface of the side end portion is laminated so as to be directly connected to the circuit pattern located on the bottom surface of both end portions of the first package 30A.

이러한 구조는 별도의 지지기판을 구비하지 않고도 전기적 신호를 직접적으로 외부와 연결될 수 있도록 하기 위한 것으로, 보다 빠른 신호처리의 효과를 얻을 수 있을 뿐만 아니라 원재료의 비용이 절감된다는 효과가 있다. This structure is to enable the electrical signal to be directly connected to the outside without having a separate support substrate, and the effect of faster signal processing can be obtained and the cost of raw materials is reduced.

또한, 본 발명의 제3실시예에서는 상기 가요성 기판(32)에 탑재되는 패키지에 솔더볼들(35b)을 없앤 것으로, 이는 스택 패키지의 높이를 줄일 수 있는 이점이 있음과 동시에,제2패키지(30B)로부터 가요성 기판(32)으로 신호를 전달시 솔더볼(35b)을 경유하지 않게 됨으로서 보다 빨리 신호 전달을 할 수 있어 성능을 향상시킬 수 있다. In addition, in the third embodiment of the present invention, the solder balls 35b are removed from the package mounted on the flexible substrate 32, which has the advantage of reducing the height of the stack package, and at the same time, the second package ( When the signal is transmitted from the 30B) to the flexible substrate 32, the signal is not transmitted via the solder ball 35b so that the signal can be transmitted more quickly, thereby improving performance.

본 발명에 따른 제3실시예의 제조방법을 도 9a내지 9c는 참조하여 설명한다. 9A to 9C will be described with reference to the manufacturing method of the third embodiment according to the present invention.

도 9a에 나타낸 바와 같이, 먼저 제2패키지(30B)의 솔더볼들(35b)을 완전히 제거한 후에 가요성 기판(32)에 신호 연결이 되도록 탑재한 후, 그 가요성 기판(32)을 제1패키지(30A)의 상면으로 적층한다. 그 후에 도 9c에 나타낸 바와 같이, 상기 가요성 기판(32)의 양측 단부를 그 가요성 기판(32)의 하부에 위치되는 제1패키지(30A)의 양측면부와 밀착되게 절곡되면서 상기 제1패키지(30A)의 저면 양측단에 위치된 회로패턴으로 직접 연결시키는 것에 의해 신호 전달이 가능하게 한다. 이와 같은 본 발명의 제3실시예에 의하면, 추가적으로 외부와의 신호전달을 위하여 솔더볼들을 구비하지 않고 제1패키지에 구비되어 있는 솔더볼들(35b)을 이용함에 따라 제조 고정을 간단하게 할 수 있으며, 원재료를 절감하는 효과가 있다. As shown in FIG. 9A, first, the solder balls 35b of the second package 30B are completely removed, and then mounted on the flexible substrate 32 so as to be connected to the signal, and then the flexible substrate 32 is mounted on the first package. It laminates on the upper surface of 30A. Thereafter, as shown in FIG. 9C, both ends of the flexible substrate 32 are bent in close contact with both side portions of the first package 30A positioned below the flexible substrate 32, and the first package is bent. Signal transmission is made possible by connecting directly to circuit patterns located at both ends of the bottom surface of 30A. According to the third embodiment of the present invention, it is possible to simplify the manufacturing fixing by using the solder balls 35b provided in the first package without additional solder balls for signal transmission with the outside, It is effective to reduce raw materials.

삭제delete

도 10은 본 발명에 따른 스택 패키지의 제4실시예를 나타낸 도면이고, 도 11a 내지 11d는 상기 제4실시예의 제조방법을 순차적으로 나타낸 도면이다.10 is a view showing a fourth embodiment of a stack package according to the present invention, Figures 11a to 11d is a view showing a manufacturing method of the fourth embodiment sequentially.

도시된 바와 같이, 제4실시예는 가요성 기판(32)에 다수개의 연결공들(33)이 형성되어져 있고, 그 연결공(33)을 통해 상기 가요성 기판(32)에 탑재되는 제2패키지(30B)에 구비된 솔더볼들(35b)이 삽입되게 융착되어 신호연결이 되게 되어 있는 것이 본 발명의 제1실시예와 상이하다. 또한, 본 발명의 제4실시예서도 상기 제1실시예와 동일한 부분에 대해서는 동일 부호로 표시하였다. As shown in FIG. 4, in the fourth embodiment, a plurality of connecting holes 33 are formed in the flexible substrate 32, and a second mounting hole 33 is mounted to the flexible substrate 32 through the connecting holes 33. It is different from the first embodiment of the present invention that the solder balls 35b provided in the package 30B are fused and inserted into the signal connection. In addition, the 4th Example of this invention is shown with the same code | symbol about the part same as the said 1st Example.

상기 연결공들(33)은 가요성 기판(32)에 탑재되는 제2패키지(30B)의 솔더볼들(35b)과 일대일 대응되는 위치에 형성됨은 당연하다. 또한, 상기 연결공(33)에 솔더볼(35b)을 삽입되게 융착하기 위해서는 제2패키지(30B)에 구비된 솔더볼들(35b)을 리플로우하여 제1패키지(30A)의 상면으로 직접 적층됨으로 인하여 스택 패키지의 높이가 낮아지게 되어 경박단소한 스택 패키지의 제조에 효과적이다. 이와 같은 제4실시예에 대한 제조방법은 도 11a 내지 11d에 도시되어 있는데, 이러한 제4실시예에 대한 제조방법은 상기 제1실시예에서 가요성 기판(32)에 연결공(33)을 형성하고 그 연결공(33)을 통해 제2패키지(30B)에 구비된 솔더볼들(35b)이 삽입 융착되는 것에 의해 고정되게 리플로우(Reflow) 하는 공정을 하나 더 추가하는 것에 차이가 있을 뿐이다. Naturally, the connection holes 33 are formed at one-to-one correspondence with the solder balls 35b of the second package 30B mounted on the flexible substrate 32. In addition, in order to weld the solder balls 35b to the connection holes 33, the solder balls 35b provided in the second package 30B are reflowed and directly stacked on the upper surface of the first package 30A. The height of the stack package is lowered, which is effective for manufacturing a light and simple stack package. 11A to 11D, the manufacturing method for the fourth embodiment is described. The manufacturing method for the fourth embodiment forms the connection hole 33 in the flexible substrate 32 in the first embodiment. There is only a difference in adding one more step of reflowing the solder balls 35b provided in the second package 30B through the connection hole 33 to be fixed by insertion and welding.

삭제delete

도 12a와 12b는 본 발명에 따른 스택 패키지의 제5실시예를 나타낸 도면이다. 본 발명의 제5실시예에서도 상기 제1실시예와 동일한 부분에 대해서는 동일 부호로 표시하였다. 12A and 12B show a fifth embodiment of a stack package according to the present invention. In the fifth embodiment of the present invention, the same parts as in the first embodiment are denoted by the same reference numerals.

삭제delete

도시된 바와 같이, 제5실시예는 패키지를 두 개정도 탑재할 수 있을 정도의 면적을 갖는 가요성 기판(32)과 그 가요성 기판(32)으로부터 소정의 절곡되는 구간만이 남겨지게 즉, 탑재되는 칩이나 패키지의 횡(橫) 길이에 대응되는 간격을 두고 상기 패키지의 면적에 해당되는 크기에 단단한 재질(34a,34b)을 도포하여 그 부분에서 휨 방지를 할 수 있도록 된 것이다. As shown, the fifth embodiment leaves only the flexible substrate 32 having an area enough to mount the package with two revisions, and only a predetermined bend section from the flexible substrate 32. By applying a hard material (34a, 34b) to the size corresponding to the area of the package at intervals corresponding to the lateral length of the chip or package to be mounted to prevent the bending in the portion.

이러한 구조는 다수개의 기판들을 사용하지 않고 하나의 가요성 기판(32)을 사용하여 패키지들을 소정 간격 이격되게 탑재한 그 가요성 기판(32)을 절곡하는 것에 의해 패키지들이 적층된 스택 패키지를 구성할 수 있게 해주는 것으로, 이러한 제5실시예에 대한 제조방법을 도 13a 내지 도 13d에 나타내었다. This structure constitutes a stack package in which the packages are stacked by bending the flexible substrate 32 which mounts the packages at predetermined intervals using one flexible substrate 32 without using a plurality of substrates. As a result, a manufacturing method for this fifth embodiment is shown in FIGS. 13A to 13D.

도 13a 내지 13d는 본 발명의 제5실시예에 따른 스택 패키지의 제조방법을 순차적으로 나타낸 도면이다.13A to 13D are diagrams sequentially illustrating a method of manufacturing a stack package according to a fifth embodiment of the present invention.

도 13a에서 같이, 적어도 2개 이상의 패키지나 칩을 탑재할 수 있을 정도의 면적을 갖는 가요성 기판(32)을 구비한 후에, 그 가요성 기판(32)의 패키지가 탑재되는 위치에 단단한 소재(34a,34b)를 도포하는 것에 의해 하나의 가연성 기판(32)에 단단한 부분과 유연한 부분을 모두 갖도록 된다. 즉, 상기 가요성 기판(32)은 2개 이상의 패키지를 탑재할 수 있는 면적이 소정 간격을 유지한 상태로 구비됨과 아울러 상기 패키지의 신호를 연결하기 위한 회로패턴을 갖는다. As shown in FIG. 13A, after the flexible substrate 32 having an area enough to mount at least two or more packages or chips, a rigid material (at the position where the package of the flexible substrate 32 is mounted) The application of 34a, 34b results in both the rigid and flexible portions of one combustible substrate 32. That is, the flexible substrate 32 is provided in a state where an area for mounting two or more packages is maintained at a predetermined interval and has a circuit pattern for connecting signals of the package.

또한, 상기 패키지를 탑재할 수 있는 면적에는 휨 방지를 위해 단단한 소재(34a,34b)를 도포한다. 그 후 상기 가요성 기판(32)에 소정 간격을 유지한 상태로 형성된 면적 중 어느 하나의 일면에는 솔더볼(35a)을 융착함과 아울러 그 반대면에는 제1패키지(30A)를 탑재하고, 다른 하나의 면적에는 솔더볼이 위치된 면에 패키지(30B)를 탑재한다.(도 13b, 도 13c 참조) In addition, the hard material (34a, 34b) is applied to the area on which the package can be mounted to prevent bending. Thereafter, the solder ball 35a is fused to one surface of the area formed on the flexible substrate 32 while maintaining a predetermined interval, and the first package 30A is mounted on the other surface thereof. The package 30B is mounted on the surface where the solder ball is located in the area of (see Figs. 13B and 13C).

그 후 상기 솔더볼이 저면을 향하도록 상기 가요성 기판을 절곡하여 즉, 도 13c의 화살표 방향으로 상기 가요성 기판(32)에 탑재된 패키지의 일면을 가요성 기판(32)에 접착하는 것에 의해 도 13d와 같은 스택 패키지를 완성한다. 이러한 제5실시예는 상기 패키지 대신에 칩을 탑재하는 방법에 의해 스택 패키지의 제조가 가능하다. Then, the flexible substrate is bent so that the solder balls face the bottom surface, that is, by bonding one surface of the package mounted on the flexible substrate 32 to the flexible substrate 32 in the direction of the arrow of FIG. 13C. Complete the stack package like 13d. In this fifth embodiment, a stack package can be manufactured by a method of mounting a chip instead of the package.

삭제delete

도 14a 내지 14d는 본 발명의 제6실시예에 따른 스택 패키지의 제조방법을 순차적으로 나타낸 도면으로써, 칩에 적용하여 스택 패키지를 구성한 것이다. 14A to 14D are diagrams sequentially illustrating a method of manufacturing a stack package according to a sixth embodiment of the present invention, and are applied to a chip to configure a stack package.

본 발명의 제6실시예에서는, 먼저 가요성 기판(42)과 지지기판(44)을 구비하는데, 상기 가요성 기판(42)은 제2칩(40B)을 탑재할 수 있는 면적을 갖음과 아울러 상기 제2칩(40B)의 신호를 연결하기 위한 회로패턴을 구비한 유연하게 절곡되는 소재로 이루어지고, 상기 지지기판(44)은 제2칩(40A)을 탑재할 수 있는 면적을 갖음과 아울러 상기 제2칩(40A)의 신호를 연결하기 위한 회로패턴을 구비한 단단한 재질로 이루어진다. In the sixth embodiment of the present invention, first, the flexible substrate 42 and the support substrate 44 are provided. The flexible substrate 42 has an area on which the second chip 40B can be mounted. It is made of a flexible bending material having a circuit pattern for connecting the signal of the second chip 40B, the support substrate 44 has an area to mount the second chip 40A It is made of a hard material having a circuit pattern for connecting the signal of the second chip (40A).

이와 같은 상기 가요성 기판(42)의 상면에는 도 14a와 같이 칩(40B)을 탑재하고, 상기 지지기판(44)의 상면에는 칩(40A)을 각각 탑재한다. The chip 40B is mounted on the upper surface of the flexible substrate 42 as shown in FIG. 14A, and the chip 40A is mounted on the upper surface of the support substrate 44, respectively.

또한, 상기 가요성 기판(42)과 상기 지지기판(44)에 각각 탑재된 제1,2칩(40A,40B)을 골드 와이어(46)를 사용하여 그 가요성 기판(42)과 지지기판(44)에 구비된 회로패턴과 각각 신호를 연결하도록 와이어 본딩한 후, 상기 골드 와이어(46)가 연결된 각각의 가요성 기판(42)과 지지기판(44)의 골드 와이어(46) 주위를 감싸도록 몰딩한다(도 14c 참조).In addition, the first and second chips 40A and 40B mounted on the flexible substrate 42 and the support substrate 44, respectively, using the gold wire 46, the flexible substrate 42 and the support substrate ( After wire bonding to connect a signal with the circuit pattern provided in the 44, respectively, and wrapped around the gold wire 46 of each of the flexible substrate 42 and the support substrate 44 to which the gold wire 46 is connected Molding (see FIG. 14C).

그 후, 상기 제2칩(40B)이 탑재되어 와이어 본딩됨과 아울러 몰딩된 지지기판(44)의 상부로, 상기 제2칩(40B)이 탑재되어 와이어 본딩됨과 아울러 몰딩된 가요성 기판(42)을 도 14c의 화살표 방향으로 적층한다. Thereafter, the second chip 40B is mounted and wire-bonded, and above the molded support substrate 44, the second chip 40B is mounted and wire-bonded and molded flexible substrate 42. Are stacked in the direction of the arrow of FIG. 14C.

도 14d에 나타낸 바와 같이 상기 가요성 기판(42)의 측부를 상기 지지기판(44)에 탑재된 제1칩(40A)의 측벽을 따라 하부로 유연하게 절곡 형성함과 아울러 상기 지지기판(44)과 상기 가요성 기판(42)을 서로 전기적으로 연결하여 상기 가요성 기판(42)과 지지기판(44)에 각각 탑재된 제1,2칩들(40A,40B)의 신호를 연결한 후, 적층된 제1,2칩들(40A,40B)의 신호를 외부로 전달하기 위한 솔더볼들(45)을 상기 지지기판(44)의 저부로 융착하는 것에 의해 칩을 이용한 스택 패키지를 완성한다. As shown in FIG. 14D, the side of the flexible substrate 42 is flexibly formed downward along the sidewall of the first chip 40A mounted on the support substrate 44, and the support substrate 44 is also formed. And the flexible substrate 42 are electrically connected to each other to connect signals of the first and second chips 40A and 40B mounted on the flexible substrate 42 and the support substrate 44, respectively, and then stacked. The solder package 45 for transferring the signals of the first and second chips 40A and 40B to the outside is fused to the bottom of the support substrate 44 to complete the stack package using the chip.

이와 같이 상기 칩을 이용할 경우에는 스택된 패키지들의 높이를 현저히 줄일 수 있음과 아울러, 패키지를 만들기 위한 공정이 필요 없다.When the chip is used as described above, the height of the stacked packages can be significantly reduced, and a process for making a package is unnecessary.

상기의 실시예들 및 첨부된 도면은 본 발명의 실시예를 설명하기 위한 예시에 불과한 것이며 이로부터 얼마든지 변경, 변형 및 수정이 가능하므로, 본 발명의 기술적 사상을 여기에 한정지어서는 안 될 것이다.The embodiments and the accompanying drawings are only examples for describing the embodiments of the present invention, and as many changes, modifications, and modifications can be made therefrom, the technical spirit of the present invention should not be limited thereto. .

이상의 설명에서 알 수 있는 바와 같이 본 발명에 따르면, 멀티 형태가 아닌 하나의 가요성 기판을 이용하여 적층되는 패키지간의 신호연결이 일체로 됨으로 인하여 제조과정이 단순화 되어지고, 아울러 연결공들을 구비한 가요성 기판들을 사용하여 스택패키지의 높이를 줄일 수 있어서 경박단소를 달성할 수 있다는 장점이 있다. 또한, 외부로부터 직접 탑재할 수 있음으로 제조가 쉬운 장점을 가짐은 물론, 외부에서 부착 부분을 육안으로 확인할 수 있기 때문에 검사와 교정작업이 용이하다는 이점도 있다. 특히, 상기의 구조는 탑재가 용이하게 해주어서 제작이 용이하여 단가로 대량생산이 가능하다고 하는 효과가 있다. As can be seen from the above description, according to the present invention, since the signal connection between packages stacked using a single flexible substrate rather than a multi shape is integrated, the manufacturing process is simplified, and the connection holes are provided. By using the substrates it is possible to reduce the height of the stack package has the advantage of achieving a light and thin short. In addition, it can be mounted directly from the outside has the advantage of easy manufacturing, as well as the attachment can be visually confirmed from the outside has the advantage of easy inspection and calibration work. In particular, the above structure has the effect that it is easy to mount and easy to manufacture and mass production at a unit price.

삭제delete

Claims (11)

삭제delete 삭제delete 적층되는 패키지의 사이에 위치되게 설치되어 상기 패키지들의 신호를 전기적으로 연결함과 아울러 하부에 위치되는 패키지의 측벽을 따라 절곡 형성된 유연한 재질로 이루어진 가요성 기판과, 그 가요성 기판과 접촉되어 적기적으로 신호가 연결됨과 아울러 그 신호를 외부로 전달하기 위한 솔더볼들이 저부에 융착되며 상기 적층된 패키지의 최하부에 위치되어 상기 패키지를 지지하도록 된 단단한 재질로 이루어진 지지기판과, 상기 가요성 기판과 지지기판의 신호를 상호 연결하는 패드를 구비하여 된 스택패키지에 있어서,A flexible substrate made of a flexible material which is installed between the stacked packages and electrically connects the signals of the packages, and is bent along the sidewalls of the package to be positioned below, and is in contact with the flexible substrate in a timely manner. And a support substrate made of a rigid material which is connected to the signal and solder balls for transmitting the signal to the outside and is located at the bottom of the stacked package to support the package, the flexible substrate and the support substrate In the stack package having a pad for interconnecting the signals of, 상기 가요성 기판의 패키지가 위치되는 면적에는 단단한 소재가 도포되고, 그 가요성 기판은 상기 지지 기판을 감싸는 형태로 절곡되어 신호를 연결하도록 상기 가요성 기판 및 지지기판의 좌우 양 끝단이 상기 패키지의 외측으로 돌출되게 형성되며, 그 돌출된 부위에는 상기 패드가 대면하게 형성되어 상기 가요성 기판과 지지기판의 신호를 상호 연결하게 된 것을 특징으로 하는 스택 패키지.A rigid material is applied to an area where the package of the flexible substrate is located, and the flexible substrate is bent in a form surrounding the support substrate so that both ends of the flexible substrate and the support substrate are connected to each other so as to connect signals. It is formed to protrude to the outside, the protruding portion of the stack package is characterized in that the pad is formed to interconnect the signals of the flexible substrate and the support substrate. 삭제delete 제3항에 있어서, 상기 가요성 기판에는 연결공들이 형성되고 그 연결공들을 통해 솔더볼들이 융착되어 적층된 패키지의 신호를 연결하도록 된 것을 특징으로 하는 스택 패키지. 4. The stack package of claim 3, wherein the flexible substrate is provided with connecting holes, through which the solder balls are fused to connect signals of the stacked package. 패키지를 탑재할 수 있는 면적을 갖음과 아울러 상기 패키지의 신호를 연결하기 위한 회로패턴을 구비한 유연하게 절곡되는 소재로 이루어진 가요성 기판을 제공하는 단계와, 상기 패키지를 탑재할 수 있는 면적을 갖음과 아울러 상기 패키지의 신호를 연결하기 위한 회로패턴을 구비한 단단한 재질로 이루어진 지지기판을 제공하는 단계와, 상기 가요성 기판의 상면과 상기 지지기판의 상면에 각각 패키지를 탑재하는 단계와, 상기 패키지가 탑재된 지지기판의 상부로 상기 패키지가 탑재된 가요성 기판을 적층하는 단계를 구비하도록 된 스택 패키지의 제조방법에 있어서, Providing a flexible substrate made of a flexible bending material having an area for mounting a package and a circuit pattern for connecting signals of the package, and an area for mounting the package. And providing a support substrate made of a rigid material having a circuit pattern for connecting signals of the package, mounting a package on an upper surface of the flexible substrate and an upper surface of the support substrate, respectively; In the manufacturing method of the stack package to have a step of laminating a flexible substrate on which the package is mounted on top of the support substrate is mounted, 상기 가요성 기판의 측부를 상기 지지기판에 탑재된 패키지의 측벽을 따라 하부로 절곡 형성함과 아울러 상기 가요성 기판 및 지지기판의 좌우 양 끝단으로부터 적층된 상기 패키지의 외측으로 서로 대응하게 돌출된 부위들을 형성하고 그 돌출된 부위들로부터 서로 대면하는 패드를 각각 형성하여, 그 패드를 통해 상기 지지기판과 가요성 기판을 서로 전기적으로 연결함으로 인해 상기 가요성 기판과 지지기판에 각각 탑재된 패키지들의 신호를 연결하는 단계; 및 The side portions of the flexible substrate are bent downward along the sidewalls of the package mounted on the support substrate, and the portions protruding from the left and right ends of the flexible substrate and the support substrate correspondingly to the outside of the package are stacked. And the pads facing each other from the protruding portions thereof, and the signals of the packages mounted on the flexible substrate and the support substrate, respectively, by electrically connecting the support substrate and the flexible substrate to each other through the pads. Connecting the; And 상기 적층된 패키지의 신호를 외부로 전달하기 위한 솔더볼들을 상기 지지기판의 저부로 융착하는 단계를 포함하는 스택 패키지의 제조방법. Welding the solder balls to the bottom of the support substrate to transmit a signal of the stacked package to the outside. 제6항에 있어서, 상기 가요성 기판을 제공하는 단계에서, 상기 가요성 기판에 탑재되는 패키지의 면적에 대응되게 단단한 소재를 더 도포하는 것을 특징으로 하는 스택 패키지의 제조방법. The method of claim 6, wherein the providing of the flexible substrate further comprises applying a hard material to correspond to the area of the package mounted on the flexible substrate. 제6항에 있어서, 상기 가요성 기판을 제공하는 단계에서, 상기 가요성 기판에는 연결공들을 더 형성하고, 상기 가요성 기판에 패키지를 탑재하는 단계에서, 상기 연결공들을 통해 솔더볼을 삽입하여 리플로우 하는 것에 의해 패키지와 가요성 기판의 신호를 연결하도록 된 것을 특징으로 하는 스택 패키지의 제조방법. The method of claim 6, wherein in the providing of the flexible substrate, the flexible substrate further includes connecting holes, and in the mounting of the package on the flexible substrate, a solder ball is inserted through the connecting holes to ripple. And the signal of the package and the flexible substrate is connected by the row. 제6항에 있어서, 상기 가요성 기판에 패키지를 탑재하는 단계에서, 상기 패키지에 융착되어 있는 솔더볼을 제거하는 단계를 더 포함하는 것을 특징으로 하는 스택 패키지의 제조방법. The method of claim 6, further comprising removing solder balls fused to the package in mounting the package on the flexible substrate. 패키지를 각각 탑재할 수 있는 면적이 소정 간격을 유지한 상태로 구비됨과 아울러 상기 패키지의 신호를 연결하기 위한 회로패턴을 구비한 유연하게 절곡되는 소재로 이루어진 가요성 기판을 제공하는 단계를 구비하도록 된 스택 패키지의 제조방법에 있어서, And providing a flexible substrate made of a flexible bent material having a circuit pattern for connecting signals of the package, while providing an area for mounting the packages at predetermined intervals. In the manufacturing method of the stack package, 상기 가요성 기판의 패키지가 탑재되는 각각의 면적에 휨 방지를 위해 단단한 소재로써 도포하는 단계; Applying to each area on which the package of flexible substrate is mounted a hard material to prevent warpage; 상기 가요성 기판에 소정 간격을 유지한 상태로 형성된 면적중 어느 하나의 일면에는 솔더볼을 융착함과 아울러 그 반대면에는 패키지를 탑재하고, 다른 하나의 면적에는 솔더볼이 위치된 면에 패키지를 탑재하는 단계; 및 The solder ball is fused to one surface of the area formed at a predetermined interval on the flexible substrate and the package is mounted on the opposite surface, and the package is mounted on the surface where the solder ball is located on the other area. step; And 상기 솔더볼이 저면을 향하도록 상기 가요성 기판을 절곡하여 상기 가요성 기판에 탑재된 패키지의 일면을 가요성 기판에 접착하는 것에 의해 적층하는 단계를 포함하는 스택 패키지의 제조방법. And bending the flexible substrate so that the solder balls face the bottom surface and laminating one surface of the package mounted on the flexible substrate to the flexible substrate. 칩을 탑재할 수 있는 면적을 갖음과 아울러 상기 칩의 신호를 연결하기 위한 회로패턴을 구비한 유연하게 절곡되는 소재로 이루어진 가요성 기판을 제공하는 단계를 구비하도록 된 스택 패키지의 제조방법에 있어서, A method of manufacturing a stack package, the method comprising: providing a flexible substrate made of a material that can be mounted thereon and a flexible bending material having a circuit pattern for connecting signals of the chip. 상기 칩을 탑재할 수 있는 면적을 갖음과 아울러 상기 칩의 신호를 연결하기 위한 회로패턴을 구비한 단단한 재질로 이루어진 지지기판을 제공하는 단계; Providing a support substrate made of a rigid material having an area for mounting the chip and having a circuit pattern for connecting signals of the chip; 상기 가요성 기판의 상면과 상기 지지기판의 상면에 각각 칩을 탑재하는 단계; Mounting chips on an upper surface of the flexible substrate and an upper surface of the support substrate; 상기 가요성 기판과 상기 지지기판에 각각 탑재된 칩을 골드 와이어를 사용하여 그 가요성 기판과 지지기판에 각각 신호를 연결하도록 와이어 본딩하는 단계; Wire bonding each chip mounted on the flexible substrate and the support substrate using a gold wire to connect signals to the flexible substrate and the support substrate, respectively; 상기 골드 와이어가 연결된 각각의 가요성 기판과 지지기판의 골드 와이어 주위를 감싸도록 몰딩하는 단계; Molding the gold wire to surround the gold wire of each of the flexible substrate and the support substrate to which the gold wire is connected; 상기 칩이 탑재되어 와이어 본딩됨과 아울러 몰딩된 지지기판의 상부로, 상기 칩이 탑재되어 와이어 본딩됨과 아울러 몰딩된 가요성 기판을 적층하는 단계; Stacking the chip on which the chip is mounted and wire bonded and formed on top of the molded support substrate, wherein the chip is mounted and wire bonded and the molded flexible substrate is laminated; 상기 가요성 기판의 측부를 상기 지지기판에 탑재된 칩의 측벽을 따라 하부로 유연하게 절곡 형성함과 아울러 상기 지지기판과 상기 가요성 기판을 서로 전기적으로 연결하여 상기 가요성 기판과 지지기판에 각각 탑재된 칩들의 신호를 연결하는 단계; 및 The side of the flexible substrate is flexibly formed downward along the sidewalls of the chip mounted on the support substrate, and electrically connects the support substrate and the flexible substrate to each other to the flexible substrate and the support substrate, respectively. Connecting signals of mounted chips; And 상기 적층된 칩의 신호를 외부로 전달하기 위한 솔더볼들을 상기 지지기판의 저부로 융착하는 단계를 포함하는 스택 패키지의 제조방법. Welding the solder balls to the bottom of the support substrate for transmitting signals of the stacked chips to the outside.
KR1020030056146A 2002-12-31 2003-08-13 A stack package and it's manufacture method KR100625186B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030056146A KR100625186B1 (en) 2003-08-13 2003-08-13 A stack package and it's manufacture method
TW092137280A TWI236077B (en) 2002-12-31 2003-12-29 Stack package and fabricating method thereof
US10/745,566 US7291906B2 (en) 2002-12-31 2003-12-29 Stack package and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030056146A KR100625186B1 (en) 2003-08-13 2003-08-13 A stack package and it's manufacture method

Publications (2)

Publication Number Publication Date
KR20050018151A KR20050018151A (en) 2005-02-23
KR100625186B1 true KR100625186B1 (en) 2006-09-20

Family

ID=37229264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030056146A KR100625186B1 (en) 2002-12-31 2003-08-13 A stack package and it's manufacture method

Country Status (1)

Country Link
KR (1) KR100625186B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304876B2 (en) 2008-08-13 2012-11-06 Samsung Electronics Co., Ltd. Semiconductor package and method for manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101639979B1 (en) * 2010-02-18 2016-07-15 크루셜텍 (주) Pointing module and menufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304876B2 (en) 2008-08-13 2012-11-06 Samsung Electronics Co., Ltd. Semiconductor package and method for manufacturing the same

Also Published As

Publication number Publication date
KR20050018151A (en) 2005-02-23

Similar Documents

Publication Publication Date Title
US5247423A (en) Stacking three dimensional leadless multi-chip module and method for making the same
US5838061A (en) Semiconductor package including a semiconductor chip adhesively bonded thereto
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
KR100427925B1 (en) Semiconductor device and method for fabricating same
US7291906B2 (en) Stack package and fabricating method thereof
US20080111224A1 (en) Multi stack package and method of fabricating the same
JPH11354669A (en) Ball grid array type semiconductor package and manufacture thereof
KR100326822B1 (en) Semiconductor device with reduced thickness and manufacturing method thereof
US20090310322A1 (en) Semiconductor Package
US6924556B2 (en) Stack package and manufacturing method thereof
US6191370B1 (en) Ball grid array semiconductor package and method of fabricating the same
US5889333A (en) Semiconductor device and method for manufacturing such
US20080203552A1 (en) Stacked Package and Method of Fabricating the Same
JP2009238855A (en) Mounting structure of semiconductor device, and electronic apparatus using mounting structure
KR100625186B1 (en) A stack package and it's manufacture method
KR100658120B1 (en) Process for manufacturing semiconductor device using film substrate
CN112997305A (en) Chip packaging structure and electronic equipment
US20110278725A1 (en) Stacking of transfer carriers with aperture arrays as interconnection joints
KR100617071B1 (en) Stack semiconductor package ? manufacturing technique the same
KR19980068343A (en) Chip scale semiconductor package using flexible circuit board and manufacturing method thereof
JP4038021B2 (en) Manufacturing method of semiconductor device
KR100658734B1 (en) A stack semiconductor package and its manufacture method
US20090206481A1 (en) Stacking of transfer carriers with aperture arrays as interconnection joints
KR100565766B1 (en) Semiconductor chip package and manufacturing method the same
KR100623015B1 (en) a stack package and it's manufacture method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100312

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee