KR20060044288A - A stack semiconductor package and its manufacture method - Google Patents

A stack semiconductor package and its manufacture method Download PDF

Info

Publication number
KR20060044288A
KR20060044288A KR1020050012297A KR20050012297A KR20060044288A KR 20060044288 A KR20060044288 A KR 20060044288A KR 1020050012297 A KR1020050012297 A KR 1020050012297A KR 20050012297 A KR20050012297 A KR 20050012297A KR 20060044288 A KR20060044288 A KR 20060044288A
Authority
KR
South Korea
Prior art keywords
package
signal
bga package
circuit board
stack
Prior art date
Application number
KR1020050012297A
Other languages
Korean (ko)
Other versions
KR100658734B1 (en
Inventor
김동유
차기본
Original Assignee
주식회사 유니세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020040091946 priority Critical
Priority to KR20040091946 priority
Application filed by 주식회사 유니세미콘 filed Critical 주식회사 유니세미콘
Priority claimed from US10/570,208 external-priority patent/US20080203552A1/en
Publication of KR20060044288A publication Critical patent/KR20060044288A/en
Application granted granted Critical
Publication of KR100658734B1 publication Critical patent/KR100658734B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Abstract

본 발명은 파인 피치 볼 그리드 어레이 반도체 패키지(Fine-Pitch Ball Grid Array Semiconductor Package; 이하, "BGA패키지"라 함)를 이용하여 구성한 스택패키지(Stack Package)이다. The present invention fine-pitch ball grid array semiconductor package; a (Fine Pitch Ball Grid Array-Semiconductor Package hereinafter referred to as, "BGA package") package stack (Stack Package) configured by using a.
이러한 본 발명은 적어도 2개의 BGA패키지들, 어느 일면에는 제1 BGA패키지를 그리고 다른 일면에는 제2 BGA패키지가 각각 실장되어 적층 구조를 이루는 회로패턴이 형성된 회로기판, 상기 제2 BGA패키지에는 신호 연결용 패드를 구비하여 어느 일단은 신호 연결용 패드에 본딩되고 다른 일단은 회로기판의 회로패턴에 본딩되어 제1,제2 BGA패키지들의 신호를 전달하도록 하는 신호연결부재를 포함하는 것을 특징으로 한다. The present invention at least two BGA packages, which surface has a first and a BGA package, the other side is the second BGA package is mounted, the forming the circuit pattern is formed, a circuit board, wherein the second BGA package has a signaling connection to the laminated structure, each provided with a pad which one end is characterized in that it comprises a signal coupling member that is bonded to a pad for signal connection the other end is bonded to the circuit pattern of the circuit board to convey the signal of the first, second 2 BGA package.
반도체, 패키지, 스택패키지, BGA, CSP Semiconductor package stack package, BGA, CSP

Description

스택 패키지 및 그 제조방법{A stack semiconductor package and its manufacture method} Stack package and a method of manufacturing the {A stack semiconductor package and its manufacture method}

도 1은 일반적인 BGA패키지의 구성을 나타낸 단면도이고, 1 is a sectional view showing the structure of a typical BGA package,

도 2는 도 1표시의 BGA를 사용하여 만든 종래의 스택 패키지의 구조에 대한 일예를 나타낸 단면도이고, 2 is a cross-sectional view showing an example of the structure of a conventional stacked package made using the BGA shown in Figure 1,

도 3은 도 1표시의 BGA를 사용하여 만든 종래의 스택 패키지의 구조에 대한 또 다른 예를 나타낸 단면도이고, 3 is a cross-sectional view showing another example of the structure of a conventional stacked package made using the BGA shown in Figure 1,

도 4는 본 발명에 따른 스택 패키지의 제1실시예를 나타낸 단면도이고, 4 is a cross-sectional view showing a first embodiment of a stack package according to the present invention,

도 5a ~도 5g는 도 4표시의 스택 패키지에 대한 제조공정을 나타낸 도면이고, Fig 5a ~ Figure 5g is a diagram showing a manufacturing process for the stack of packages of Fig. 4 show,

도 6은 본 발명에 따른 스택 패키지의 제2실시예를 나타낸 단면도이고, 6 is a cross-sectional view showing a second embodiment of a stack package according to the present invention,

도 7은 본 발명에 따른 스택 패키지의 제3실시예를 나타낸 단면도이고, 7 is a cross-sectional view showing a third embodiment of a stack package according to the present invention,

도 8a ~도 8i는 도 7표시의 스택 패키지에 대한 제조공정을 나타낸 도면이고, FIG. 8a ~ Figure 8i is a diagram showing a manufacturing process for the stack package of Figure 7 show,

도 9는 본 발명에 따른 스택 패키지의 제4실시예를 나타낸 단면도이고, 9 is a cross-sectional view showing a fourth embodiment of a stack package according to the present invention,

도 10은 본 발명에 따른 스택 패키지의 제5실시예를 나타낸 단면도이고, Figure 10 is a cross-sectional view showing a fifth embodiment of a stacked package according to the present invention,

도 11a ~도 11g는 도 10표시의 스택 패키지에 대한 제조공정을 나타낸 도면 이고, Fig 11a ~ Figure 11g is a diagram showing a manufacturing process for the stack of the package 10 shown,

도 12는 본 발명에 따른 스택 패키지의 제6실시예를 나타낸 단면도이고, 12 is a cross-sectional view showing a sixth embodiment of the stacked package in accordance with the invention,

도 13은 도 12표시의 스택 패키지의 변형예를 나타낸 단면도이고, 13 is a sectional view showing a modified example of the stack of the package 12 shown,

도 14는 본 발명에 따른 스택 패키지의 제7실시예를 나타낸 단면도이고, And Figure 14 is a sectional view of the seventh embodiment of the stacked package in accordance with the invention,

도 15는 도 14표시의 스택 패키지의 변형예를 나타낸 단면도이고, FIG 15 is a cross-sectional view showing a modified example of stacked packages of the display 14,

도 16a ~도 16i는 도 14표시의 스택 패키지의 제조공정을 나타낸 도면이고, Fig 16a ~ Figure 16i is a diagram showing a manufacturing process of the stacked package of the display 14,

도 17은 본 발명에 따른 스택 패키지의 제8실시예를 나타낸 단면면이고, 17 is a side cross-sectional showing an eighth embodiment of the stacked package in accordance with the invention,

도 18은 도 17표시의 스택 패키지의 변형예를 나타낸 단면도이고, 18 is a cross-sectional view showing a modified example of the stack of the package 17 shown,

도 19는 본 발명에 따른 스택 패키지의 제9실시예를 나타낸 단면도이고, And Figure 19 is a sectional view of the ninth embodiment of the stacked package in accordance with the invention,

도 20은 본 발명에 따른 스택 패키지의 제10실시예를 나타낸 단면도이고, And Figure 20 is a sectional view of the tenth embodiment of the stack package according to the present invention,

도 21a ~도 21d는 도 20표시의 스택 패키지의 변형예들을 나타낸 단면도이고, Figure 21a ~ Fig. 21d is a cross-sectional view showing a modified example of the stack of the package 20 shown,

도 22a~ 도 22d는 본 발명에 따른 스택 패키지의 제11실시예를 구현하기 위한 BGA패키지들을 나타낸 단면도이고, Figure 22a ~ Fig. 22d is a cross-sectional view illustrating a BGA package for implementing the eleventh embodiment of the stacked package in accordance with the invention,

도 23a ~도 23m은 도 22a ~도22d표시의 BGA패키지들을 이용하여 구현한 본 발명에 따른 스택 패키지의 제11실시예들을 각각 나타낸 단면도이고, Fig 23a ~ 23m also has a cross-sectional view showing each of an eleventh embodiment of the stacked package in accordance with the present invention implemented using the BGA package of FIG display 22a ~ Fig. 22d,

도 24는 본 발명에 따른 스택 패키지의 제12실시예를 나타낸 단면도이고, And Figure 24 is a sectional view of the twelfth embodiment of the stack package according to the present invention,

도 25a ~도 25m은 도 24표시의 스택 패키지의 변형예들을 나타낸 단면도이고, Fig 25a ~ 25m also has a cross-sectional view showing a modified example of the stack of the package 24 shown,

도 26a ~도 26b는 본 발명에 따른 스택 패키지의 제13실시예를 구현하기 위 한 BGA패키지들을 나타낸 단면도이고, Figure 26a ~ Fig. 26b is a cross-sectional view illustrating a BGA package in order to implement the thirteenth embodiment of the stack package according to the present invention,

도 27a ~도 27d는 도 26a ~도 26b표시의 BGA패키지들을 이용하여 구현한 본 발명에 따른 스택 패키지의 제13실시예를 각각 나타낸 단면도이고, Fig 27a ~ Fig. 27d is a cross-sectional view showing a thirteenth embodiment of the stack package according to the present invention implemented using the BGA package of Fig. 26a ~ Fig. 26b show, respectively,

도 28a ~도 28d는 본 발명에 따른 스택 패키지의 제14실시예를 구현하기 위한 BGA패키지들을 나타낸 단면도이고, Fig 28a ~ Fig. 28d is a sectional view showing a BGA package for implementing a fourteenth embodiment of the stack package according to the present invention,

도 29a ~도 29d는 도 28a ~도 28d표시의 BGA패키지들을 이용하여 구현한 본 발명에 따른 스택 패키지의 제14실시예를 각각 나타낸 단면도이고, Fig 29a ~ Fig. 29d is a cross-sectional view showing a fourteenth embodiment of the stack package according to the present invention implemented using the BGA package of FIG display 28a ~ Fig. 28d, respectively,

도 30a ~도 30d는 본 발명에 따른 스택 패키지의 제15실시예를 구현하기 위한 BGA패키지들을 나타낸 단면도이고, Fig 30a ~ Fig. 30d is a sectional view showing a BGA package for implementing a fifteenth embodiment of the stack package according to the present invention,

도 31a ~도 31d는 도 30a ~도 30d표시의 BGA패키지들을 이용하여 구현한 본 발명에 따른 스택 패키지의 제15실시예를 각각 나타낸 단면도이고, Fig 31a ~ Fig. 31d is a sectional view of the fifteenth embodiment of the stack package according to the present invention implemented using the BGA package of FIG display 30a ~ Fig. 30d, respectively,

도 32a ~도 32d는 본 발명에 따른 스택 패키지의 제16실시예를 구현하기 위한 BGA패키지들을 나타낸 단면도이고, Figure 32a ~ Fig. 32d is a cross-sectional view illustrating a BGA package for implementing a sixteenth embodiment of the stack package according to the present invention,

도 33a ~도 33c는 도 32a ~도 32d표시의 BGA패키지들을 이용하여 구현한 본 발명에 따른 스택 패키지의 제16실시예를 각각 나타낸 단면도이다. Figure 33a ~ Fig. 33c is a sectional view showing a sixteenth embodiment of the stack package according to the present invention implemented using the BGA package of FIG display 32a ~ 32d, respectively Fig.

* 도면의 주요 부분에 대한 부호의 설명 * * Description of the Related Art *

110 - 회로기판 120 - 제1 BGA패키지 110 - circuit board 120 to the BGA package 1

130 - 제2 BGA패키지 132 - 신호 연결용 패드 130 - pad for signal connection - Part 2 BGA package 132

140 - 신호연결부재 150 - 절연물질 140 - signal connection member 150 to the insulating material

본 발명은 파인 피치 볼 그리드 어레이 반도체 패키지(Fine-Pitch Ball Grid Array Semiconductor Package; 이하, "BGA패키지"라 함)를 이용하여 구성한 스택패키지(Stack Package) 및 그 제조방법에 관한 것으로, 특히 BGA패키지들 간의 신호 길이를 줄여서 두께를 최소화함과 아울러 초고속용에 적합하게 하고, 대량 생산을 할 수 있게 한 스택 패키지 및 그 제조방법에 관한 것이다. The present invention fine-pitch ball grid array semiconductor package (Fine-Pitch Ball Grid Array Semiconductor Package; hereinafter, "BGA package" hereinafter) stacked package (Stack Package) configured by using, and relates to a method of manufacturing the same, particularly BGA packages minimized by reducing the thickness of the signal length between the well and also relates to a stack of packages and a method of manufacturing the same, and so suitable for a high speed, to the mass production.

일반적으로 반도체 소자와 그에 대한 패키지 기술은 상호 부합되어 고밀도화, 고속도화, 소형화 및 박형화를 목표로 계속적인 발전을 거듭해 왔다. Is typically a semiconductor device and packaging technologies thereof are consistent with each other has been repeated the ongoing development in the target density, operating speeds, miniaturization and reduction in thickness. 특히, 패키지 구조에 있어서 핀 삽입형에서 표면 실장형으로 급격히 진행되어 회로기판에 대한 실장밀도를 높여 왔다. In particular, it proceeds rapidly at the pin insertion type package structure according to the surface-mounted have increased the mounting density on a circuit board.

최근에는 베어 칩(bare chip)의 특성을 그대로 패키지 상태에서 유지하면서도 취급이 용이하고 패키지 크기가 크게 줄어든 칩 크기의 패키지(Chip Scale Package; 이하 "CSP패키지"라 함)가 개발되어 있다. In recent years, bare chip (bare chip), as an easy to handle while keeping the package in the state, and the package size is greatly reduced chip size package, the characteristics of; has been developed (Chip Scale Package hereinafter referred to as "CSP package").

이러한 각종 CSP패키지 가운데 현재 가장 주목받고 있는 것으로는 BGA패키지가 있는데, 이에 대해서는 도 1에 도시하였다. That is currently receiving the most attention among these various types of CSP package, there is a BGA package, as will shown in Figure 1;

도 1은 BGA패키지의 일반적인 구조를 나타낸 도면이다. 1 is a view showing a general structure of the BGA package.

도면에 나타낸 바와 같이, 상기 BGA패키지(10)는, 전자회로가 접적되어 있는 반도체칩(1), 상기 반도체칩(1)을 실장하기 위한 회로기판(2), 상기 회로기판(2)과 반도체칩(1)을 전기적으로 연결하여 신호를 전달하도록 하는 와이어(3), 상기 와이 어(3)를 보호하기 위해 몰딩한 수지재의 절연물질(5) 및 상기 회로기판(2)의 저면에 융착되어 반도체칩(1)의 신호를 외부로 입출력하는 솔더볼(4)로 이루어진다. The BGA package 10, as shown in the figure includes a semiconductor chip with an electronic circuit is indirectly (1), the circuit board 2 for mounting the semiconductor chip 1, the circuit board 2 and the semiconductor is welded to the bottom surface of the wire 3, the wire insulating material molding a resin to protect the 3 material 5 and the circuit board (2) to deliver a signal to electrically connect the chip (1) It made of a solder ball (4) for inputting and outputting signals of the semiconductor chip 1 to the outside.

최근에는 상기와 같은 BGA패키지를 이용하여 용량과 실장밀도를 증가시킨 스택 패키지가 주목을 받고 있다. Recently, a stack package, increasing the capacity and packing density by using the BGA package, such as the spotlight. 이러한 스택 패키지는 패키징(packaging)되지 않은 반도체 소자를 여러 개 적층시키는 적층 칩 패키지와는 달리, 개별적으로 조립 공정이 완료된 단위 패키지를 여러 개 적층하여 구성하고 있는데, 이러한 스택 패키지에 대한 종래의 예들을 도 2와 도 3에 도시하였다. This stack package packaging unlike the semiconductor device are not (packaging) is a stacked chip package of multiple stacked, there are formed by several stacked is completed unit package individually assembling process, the conventional examples of this stack package Figure 2 was as shown in Fig.

도 2는 도 1표시의 BGA패키지를 사용하여 만든 종래의 스택 패키지의 구조에 대한 일예를 나타낸 단면도이다. 2 is a cross-sectional view showing an example of the structure of a conventional stacked package made using the BGA package of FIG. 1 show.

도 2는 폴리이미드 계열의 필름(Film)인 FPC(Flexible Printed Circuit)을 이용하여 스택 패키지를 구성한 것으로써, 제1 BGA패키지(10A), 제2 BGA패키지(10B) 및 상기 제1,제2 BGA패키지들(10A,10B)의 신호를 연결하는 멀티 레이어 필름(12)으로 이루어지며, 상기 필름(12)의 저면에는 외부로 신호전달을 위한 솔더볼(14)이 설치된다. Figure 2 is a FPC (Flexible Printed Circuit) for the write to be configured a stack package, the first BGA package (10A), the second BGA package (10B) and the first and second using the film (Film) of the polyimide-based made of a multilayer film 12 to connect the signals of the BGA package (10A, 10B), a lower surface of the film 12 is provided with a solder ball (14) for signal transmission to the outside. 여기서, 상기 제1 BGA패키지(10A)와 상기 제2 BGA패키지(10B)는 위에서 설명한 도 1의 BGA패키지와 동일하다. Here, the first BGA package 1 (10A) and the second BGA package 2 (10B) is the same as the BGA package in FIG. 1 described above.

이와 같은 도 2의 스택 패키지를 구성하기 위한 제조공정은, 먼저 제2 BGA패키지(10B)를 멀티레이어 필름(12)위에 부착한 다음, 그 제2 BGA패키지(10B)에 구비된 솔더볼(14)이 움직이지 않도록 언더 필(Under Fill)을 실시하여야 한다. The manufacturing process for forming a stack of packages of Fig. 2, one of the solder balls 14 provided on the next, and the second BGA package (10B) attached first to the second BGA package (10B) on the multilayer film 12 this should be carried out so as not to move the underfill (Under fill).

이후, 상기 필름(12)의 양쪽을 제2 BGA패키지(10B)의 윗면에 휘어 접착제를 이용하여 부착한 다음, 그 위의 제1 BGA패키지(10A)를 탑재하는 방법으로 스택 패 키지를 제조한다. Next, a adhesion using an adhesive bent to both sides of the film 12 on the upper surface of the 2 BGA packages (10B), and then, to produce a stack of the package in a manner that mounting the claim 1 BGA package (10A) of the upper .

그러나 이러한 스택 패키지는 상기 폴리이미드 필름(12)과 상기 제1,제2 BGA패키지들(10A,10B)간의 접합 문제로 인한 신뢰성 문제가 발생하였다. However, the stack package was caused reliability problems due to bonding problems between the polyimide film 12 and the first and the 2 BGA package (10A, 10B).

또한, 상기 폴리이미드 필름(12)을 두 개의 조각으로 조립하여야 함으로서 조립 및 가공이 어려워 제조 원가가 상승하는 단점이 있다. Further, the polyimide film 12 to be assembled and processed by the assembly of two pieces there is a disadvantage that production cost rises difficult.

도 3은 도 1표시의 BGA패키지를 사용하여 만든 종래의 스택 패키지의 구조에 대한 또 다른 예를 나타낸 단면도이다. Figure 3 is a cross-sectional view showing another example of a conventional structure of a stack package made using the BGA package of the first display.

도 3은 인쇄회로기판(PCB; printed circuit board)을 이용하여 스택 패키지를 구성한 것으로써, 제1 BGA패키지(10C), 제2 BGA패키지(10D), 상기 제1 BGA패키지(10C)의 신호를 연결하는 제1인쇄회로기판(22A), 상기 제2 BGA패키지(10D)의 신호를 연결하는 제2인쇄회로기판(22B), 상기 제1,제2인쇄회로기판들(22A,22B)의 사이에 설치되어 제1,제2인쇄회로기판들(22A,22B)의 신호를 연결하는 제3인쇄회로기판(22C) 및 상기 제2인쇄회로기판(22B)의 저면에 설치되어 외부로 신호전달을 하도록 한 솔더볼(24)로 구성되어 있다. Figure 3 is a printed circuit board; a signal (PCB printed circuit board) to use to write to configure the stack package of claim 1 BGA package (10C), the 2 BGA package (10D), wherein the 1 BGA package (10C) between the connecting the first printed circuit board (22A), the second a second printed circuit board (22B), the first and the second printed circuit board (22A, 22B) for connecting a signal of a BGA package (10D) to It is installed on is installed on the bottom of the first and the second printed circuit board of the third printed circuit board (22C) and the second printed circuit board (22B) for connecting the signals (22A, 22B) for signaling to the outside to consist of a solder ball (24). 여기서, 상기 제1,제2 BGA패키지들(10C,10D)들은 위에서 설명한 도 1의 BGA패키지와 동일하다. Here, the first and the BGA package 2 (10C, 10D) are identical to those of the BGA package of FIG. 1 described above.

이와 같은 도 3의 스택 패키지를 구성하기 위한 제조공정은, 먼저 제2 BGA패키지(10D)를 제2인쇄회로기판(22B)의 상면에 탑재한 후, 언더필을 하여 솔더볼이 움직이지 않도록 고정하고, 그 제2인쇄회로기판(22B)의 상면에 제3인쇄회로기판(22C)을 신호 전달되게 연결될 수 있도록 설치한다. Such a manufacturing process for forming a stack package of Figure 3, first, and then with the second BGA package (10D) on the upper surface of the second printed circuit board (22B), and fixed so as not the solder balls are moved by an underfill, that the installation is to be connected to two third signaling a printed wiring board (22C) on the upper surface of the printed circuit board (22B).

또한, 제1 BGA패키지(10C)를 제1인쇄회로기판(22A)에 상면에 탑재한 후, 언 더필을 실시하여 솔더볼이 움직이지 않도록 고정한다. Further, the fixed so that it does not have and then mounted on the upper surface, by carrying out the first BGA package, solder ball deopil frozen (10C) to the first printed circuit board (22A) move. 그 다음에 제1 BGA패키지(10C)가 탑재된 제1인쇄회로기판(22A)을 상기 제3인쇄회로기판(22C)의 상면에 신호전달되게 연결될 수 있게 적층한다. Then the laminated able to be connected to the first BGA package (10C) the signal passes the first printed circuit board (22A) mounted on the upper surface of the third printed circuit board (22C). 그리고 상기 제2인쇄회로기판(22B)의 저면에는 외부로 신호전달을 위한 솔더볼(24)을 설치하는 것에 의해 스택 패키지를 제조한다. And to produce a stacked package by providing a solder ball (24) for the signal transmitted to the external bottom surface of the second printed circuit board (22B).

그러나 이러한 스택 패키지 역시 상기 제1,제2,제3인쇄회로기판들(22A,22B,22C)의 추가 비용이 들어감은 물론 전체적인 패키지의 높이가 높아지는 등의 문제점이 있다. However, the stack package are also problems such as the first, second, and third printed circuit boards to additional costs, as well as the entry of the overall height of the package (22A, 22B, 22C) high.

또한, 상기 제1 BGA패키지(10C)와 제2 BGA패키지(10D)와의 사이에 또 다른 재1,제2인쇄회로기판들(22A,22B)을 열 접착해야 함으로 조립 단가가 올라가는 단점이 있다. In addition, the first, there is another material 1, a second printed circuit board the drawback that assembly cost rises by need to heat bond the (22A, 22B) between the BGA package (10C) and the second BGA package (10D). 뿐만 아니라, 상기 제1,제2인쇄회로기판들(22A,22B)의 외측으로 제3인쇄회로기판(22C)을 더 설치해야 함으로서 최종적인 스택 패키지의 크기가 커지는 문제점이 있다. In addition, there are the first and second printed circuit board to the outside by the large size problem of the final package by the stack must be further provided a third printed circuit board (22C) of the (22A, 22B).

따라서 이러한 스택 패키지는 복잡한 작업 공정을 거침은 물론 패키지의 구조가 커지게 되고, 전기적 신호 연결선이 길어지며, 제2 BGA패키지의 경우 열 방출에 문제가 야기되므로, 초고속(High Speed)용 스택 패키지에는 적용이 어렵다. Thus, such a stack package becomes of course the larger the structure of the package roughness complicated work processes, the electrical signal connector is becomes longer, and the second case of the BGA package so that cause problems in the heat release, high speed (High Speed) stack package provides for it is difficult to apply.

본 발명의 목적은 스택 패키지의 두께를 낮출 수 있음과 아울러 패키지들간의 신호(Signal) 길이를 줄여 초고속(High Speed)용 스택 패키지의 제작을 가능하게 한 스택 패키지 및 그 제조방법을 제공하는데 있다. An object of the present invention is the addition to provide a signal (Signal) a stack package to reduce the length available for the production of a stack package for high-speed (High Speed) and a manufacturing method between the package can reduce the thickness of a stack package.

상기 목적을 달성하기 위한 본 발명의 실시예는, 적어도 2개의 제1,제2 BGA패키지들, 어느 일면에는 상기 제1 BGA패키지가 그리고 다른 일면에는 상기 제2 BGA패키지가 각각 실장되어 적층되며 회로패턴을 구비한 회로기판, 및 상기 제2 BGA패키지에는 신호 연결용 패드를 구비하여, 어느 일단은 상기 신호 연결용 패드에 본딩되고 다른 일단은 상기 회로기판의 회로패턴에 본딩되어 상기 제1,제2 BGA패키지들 상호간의 신호를 전달하도록 하는 신호연결부재를 포함하는 것을 특징으로 한다. Embodiment of the present invention for achieving the above object, at least two first and second BGA packages, any one side, the said first BGA package and the other side there are stacked are mounted respectively above the second BGA package circuit It provided with a circuit board, and a pad for the first 2 BGA package provides the signaling connection provided with a pattern, which end is the first, is bonded to a pad for connecting the signal, and the other end is bonded to the circuit pattern of the circuit board of claim 2 is characterized in that it comprises a signal coupling member for use to deliver a signal between the BGA package.

상기 신호연결부재의 전 둘레에는 절연물질이 도포됨을 특징으로 한다. Around the periphery of the signal connection member it is characterized in that the insulating material is applied.

상기 신호연결부재는 골드 와이어 혹은 절곡 형성한 전도성 금속 리드 중에서 선택한 어느 하나로 이루어짐을 특징으로 한다. The signal coupling member is characterized by any one yirueojim selected from gold wire or a conductive metal lead bent.

상기 회로기판에는 회로패턴과 연결되는 신호 연결용 도금홀을 더 구비하여 상기 신호연결부재를 그 신호 연결용 도금홀에 삽입 후 본딩하여 연결한 것을 특징으로 한다. By further comprising a plated hole for signal connection that is connected to the circuit pattern to the circuit board and the signal coupling member, characterized in that the connection by bonding and then inserted into the plated holes for the signal connection.

위 실시예에 따른 스택 패키지의 제조공정은, 신호 연결용 패드를 갖는 제2 BGA패키지들을 제공하는 단계, 상기 제2 BGA패키지의 신호를 연결할 수 있는 회로패턴을 갖는 회로기판을 제공하는 단계, 상기 회로기판의 어느 일면에 접착제를 설치하여 상기 제2 BGA패키지를 소정 간격으로 부착하는 단계, 상기 제2 BGA패키지들의 신호 연결용 패드와 상기 회로기판의 회로패턴을 골드 와이어 혹은 절곡 형성한 전도성 금속 리드 중에서 선택한 어느 하나의 신호연결부재로서 연결하는 단계, 상 기 제2 BGA패키지들이 부착된 회로기판의 반대 면에 새로운 제1 BGA패키지를 회로패턴과 전기적으로 연결되게 표면 실장하는 단계, 및 상기 회로기판을 절단하여 낱개로 분리하는 단계를 포함하는 것을 특징으로 한다. The manufacturing process of the stack package according to the above embodiments includes the steps of providing claim 2 BGA package signal having the pads for connection, said method comprising: providing a circuit board having a circuit pattern for connecting a signal of 2 BGA package, the circuit by installing an adhesive to any surface of a substrate and the second BGA package, the step of attaching at predetermined intervals, the second circuit pattern of the circuit board and the pads of the signals connected to the BGA package gold wire or a conductive metal lead bent any one of the signal connecting step of connecting a member, a group comprising: a surface-mount to be 2 BGA package are electrically connected to the new claim a 1 BGA package, the circuit pattern on the other side of the circuit board is attached, and the circuit board selected from among the cutting is characterized in that it comprises the step of separating individually.

상기 신호연결부재로서 연결하는 단계 후에는, 그 신호연결부재를 보호할 수 있게 절연물질로써 신호연결부재의 전 둘레를 도포하는 단계를 포함하는 것을 특징으로 한다. After coupling, as the signal coupling member is characterized in that it comprises the step of applying the whole periphery of the signal coupling member as the insulating material can protect the signal coupling member.

또한, 상기 목적을 달성하기 위한 본 발명의 다른 실시예는, 적어도 2개의 제1,제2 BGA패키지들, 어느 일면에는 상기 제1 BGA패키지가 그리고 다른 일면에는 상기 제2 BGA패키지가 적층되며 회로패턴을 구비한 제1회로기판, 상기 제1회로기판에 적층된 제2 BGA패키지가 어느 일면에 표면실장 되며 회로패턴을 구비한 제2회로기판, 상기 제1,제2회로기판들에 구비된 회로패턴들에 양단부가 각각 본딩되어 상기 제1,제2 BGA패키지들 상호간의 신호를 전달하도록 하는 신호연결부재, 및 상기 제2회로기판의 저면에 설치하여 제1,제2 BGA패키지들의 신호를 외부로 입출력할 수 있게 하는 솔더볼을 포함하는 것을 특징으로 한다. Further, another embodiment of the present invention for achieving the above object, at least two first and second BGA packages, which surface is, and that the first two BGA package stack is that the first BGA package and the other side circuit the second BGA package stacked on a first circuit board, said first circuit board having a pattern surface mounted to any one side are provided in those having a circuit pattern on the second circuit board, the first and second circuit board circuit are both ends of which are respectively bonded to the patterns of the first and second signals of the first, the second BGA package 2 by the signal coupling member, and installed on a lower surface of the second circuit board so as to transfer a signal between the BGA package It characterized by comprising a solder ball that can be output to the outside.

상기 신호연결부재의 전 둘레에는 절연물질이 도포됨을 특징으로 한다. Around the periphery of the signal connection member it is characterized in that the insulating material is applied.

상기 신호연결부재는 골드 와이어 혹은 절곡 형성한 전도성 금속 리드 중에서 선택한 어느 하나로 이루어진 것을 특징으로 한다. The signal coupling member is characterized by consisting of one selected from gold wire or a conductive metal lead bent.

상기 제1,제2회로기판 중에서 어느 하나 혹은 양쪽 모두에는 회로패턴과 연결되는 신호 연결용 도금홀을 더 구비하고, 상기 신호연결부재를 그 신호 연결용 도금홀에 삽입 후 본딩하여 연결한 것을 특징으로 한다. The first and characterized by any one or both in a second circuit board further comprising a plated hole for signal connection that is connected to the circuit pattern and connected by bonding after inserting the signal coupling member in the plating holes for the signal connection It shall be.

또한, 본 발명은 위 실시예에 의한 스택 패키지를 적어도 2개 이상 적층하고 그 적층된 사이에 설치하여 적층된 스택 패키지들의 신호를 연결하기 위한 신호 연결용 컨넥터를 더 포함하는 것을 특징으로 한다. In addition, the present invention is characterized by laminating at least two stack package according to the above embodiment further comprises a connector for connecting signals for connecting the signal of the stacked package stack installed therebetween stacked.

위 실시예에 따른 스택 패키지를 제조공정은, 제2 BGA패키지들을 제공하는 단계, 상기 제2 BGA패키지들의 신호를 연결할 수 있는 회로패턴을 갖는 제1회로기판을 제공하는 단계, 상기 제1회로기판의 어느 일면에 접착제를 설치하여 상기 제2 BGA패키지을 소정 간격으로 부착하는 단계, 상기 제2 BGA패키지들이 적층된 제1회로기판을 절단하여 낱개로 분리하는 단계, 상기 제1회로기판이 부착된 제2 BGA패키지의 신호를 연결할 수 있는 회로패턴을 갖는 제2회로기판을 제공하는 단계, 상기 제2회로기판의 어느 일면에 접착제를 설치하여 상기 제1회로기판이 부착된 제2 BGA패키지를 소정 간격으로 부착하는 단계, 상기 제1회로기판과 제2회로기판에 구비된 회로패턴들을 골드 와이어 혹은 절곡 형성한 전도성 금속 리드 중에서 선택한 어느 하나의 신호연결부재로서 Producing a stack package according to the above embodiment process, the method comprising: providing second BGA package, comprising: providing a first circuit board having a second circuit pattern for connecting a signal of a BGA package, the first circuit board step by installing an adhesive to any surface of adhering to the claim 2 BGA paekijieul predetermined interval, the first of these steps, the first circuit board 2 by cutting the first circuit board are stacked BGA package separated individually adhesive 2 providing a second circuit board having a circuit pattern for connecting a signal of a BGA package, the second circuit by installing an adhesive to any surface desired of the second BGA package, the first circuit board is attached to the interval of the substrate affixing to said first circuit board and the second circuit as the one of the signal coupling member to select a circuit pattern in a gold wire or a conductive metal lead having a bent substrate 연결하는 단계, 상기 제2 BGA패키지가 부착된 제1회로기판에 새로운 제1 BGA패키지를 회로패턴과 전기적으로 연결되게 표면 실장하는 단계, 상기 제2회로기판의 저면에 신호를 입출력 할 수 있게 솔더볼을 융착하는 단계, 및 상기 제2회로기판을 절단하여 낱개로 분리하는 단계를 포함하는 것을 특징으로 한다. Coupling, wherein the step of surface mounting be two BGA package is attached to a first circuit electrically connected to the new claim the first BGA package, the circuit pattern on the substrate, wherein the second circuit solder ball can be input and output signals on the lower surface of substrate cutting step, and the second circuit board of the fusion will be characterized by including the step of separating individually.

상기 신호연결부재로서 연결하는 단계 후에는, 그 신호연결부재를 보호할 수 있게 절연물질로써 신호연결부재의 전 둘레를 도포하는 단계를 포함하는 것을 특징으로 한다. After coupling, as the signal coupling member is characterized in that it comprises the step of applying the whole periphery of the signal coupling member as the insulating material can protect the signal coupling member.

또한, 상기 목적을 달성하기 위한 본 발명의 또 다른 실시예는, 에지(Edge)부위에 인접하게 신호 연결용 패드 혹은 신호 연결용 도금홀 중에서 어느 하나를 구비한 기판을 갖는 제1,제2 BGA패키지들, 및 상기 제1,제2 BGA패키지들을 적층하며 그 적층된 제1,제2 BGA패키지들의 신호를 연결하기 위해 상기 신호 연결용 패드에는 본딩되고 상기 신호 연결용 도금홀에는 삽입된 후 본딩되어 상기 제1,제2 BGA패키지들의 신호를 전달하도록 하는 전도성 금속 리드로 이루어진 신호연결부재를 포함하는 것을 특징으로 한다. Further, another embodiment of the present invention for achieving the above object, for example, the edge (Edge) of claim 1, having a substrate having the any one of the signal-plated holes for pads or signal connections connect adjacent to the site of claim 2 BGA packages, and the first and second stacking BGA package and the stacking of the first, second to connect the signals of the BGA package are bonded, the pad for the signal connected to the bonding after the inserted signal plated hole for connection is characterized in that it comprises a first, a second connection is made from a conductive metal lead which to pass a signal of the BGA package member.

상기 적층된 제1,제2 BGA패키지들의 사이에는 절연성 물질이 더 삽입됨을 특징으로 한다. Among the stacked first and the BGA package 2 is characterized in that the insulating material is further inserted.

상기 전도성 금속 리드는 기판의 상측 혹은 하측 중에서 선택한 어느 일측으로 돌출되게 절곡 형성한 것을 특징으로 한다. The conductive metal lead is characterized in that a bent protruding into any one selected from the upper or lower side of the substrate.

상기 신호연결부재는 제1,제2 BGA패키지들에 각각 설치하고, 이 신호연결부재들이 서로 접착되어 신호를 전달할 수 있게 상기 제1,제2 BGA패키지들을 적층한 것을 특징으로 한다. The signal coupling member is characterized in that a first and second, respectively provided on the BGA package, and allows the signal connection members are bonded to each other to pass a signal laminating the first and second BGA packages.

상기 적층된 제1,제2 BGA패키지들의 최하단에 설치되며 그 제1,제2 BGA패키지들의 신호를 전달하기 위한 회로패턴과 그 회로패턴에 연결되는 신호 연결용 패드 혹은 신호 연결용 도금홀 중에서 어느 하나를 구비하여 상기 신호연결부재와 연결되어 신호를 전달되게 한 제3회로기판을 더 포함하는 것을 특징으로 한다. The laminated first, second, and installed at the bottom of the BGA package which of the first and second plated holes for the signal pad or signal connection connections to the circuit pattern and the circuit pattern for transmitting signals of the BGA package It characterized in that it further comprises a third circuit substrate having one is connected to the signal coupling member to be transmitting signals.

상기 제3회로기판의 저면에는 제1,제2 BGA패키지들의 신호를 외부로 입출력할 수 있게 한 솔더볼을 더 설치함을 특징으로 한다. The lower surface of said third circuit board is characterized in that further provided a solder ball which can be input and output signals of the first, the BGA package 2 to the outside.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 더욱 상세하게 설명한다. With reference to the accompanying drawings, it will be described in the preferred embodiment of the present invention in more detail.

도 4는 본 발명에 따른 스택 패키지의 제1실시예를 나타낸 단면도이다. Figure 4 is a cross-sectional view showing a first embodiment of a stack package according to the present invention.

도면에 나타낸 본 발명의 스택 패키지에 따른 제1실시예는, 회로패턴이 구비되어 전기적으로 신호를 연결할 수 있게 한 회로기판(110)을 구비하고 있다. The first embodiment according to the stack of packages of the present invention shown in the drawings example, the circuit is provided with a pattern provided with a electrically a circuit board 110 to be connected a signal. 이 회로기판(110)의 상면에는 전기적 신호가 연결되게 제1 BGA패키지(120)가 표면 실장되고 상기 회로기판(120)의 저면에는 제2 BGA패키지(130)가 접착제에 의해 부착되게 적층된다. The circuit surface of the substrate 110, the electrical signal is connected in claim 1 BGA package 120 is surface mounted and claim 2 BGA package 130, the bottom surface is of the circuit board 120 is laminated to be attached by an adhesive.

상기 제2 BGA패키지(120)에는 신호 연결용 패드(132)를 구비하고 있는데, 이 신호 연결용 패드(132)는 상기 제2 BGA패키지(130)를 제작할 때 신호 연결용 패드(132)가 노출되게 형성한다. The second there and a pad for the signal connected to the BGA package 120, 132, the signal connecting pads (132) for a second signal connection pads 132 for when building a BGA package 130 is exposed to be formed.

이러한 신호 연결용 패드(132)와 상기 회로기판(110)에 구비된 회로패턴은 신호연결부재(140)에 의해 전기적으로 연결된다. These signals connect the circuit pattern provided on the pad 132 and the circuit board 110 are electrically connected by the signal connection member 140. 이 신호연결부재(140)는 리드 와이어로 이루어질 수 있는데, 이러한 골드 와이어를 보호하기 위해 수지재로 이루어진 절연물질(150)로 골드 와이어 본딩 부위를 덮어씌워 보호함이 좋다. The signal connection member 140 may be made of lead wires, the insulation may also be overwritten to gold wire bonding portion of a material 150, protection made of a resin material in order to protect such a gold wire.

이와 같은 제1실시예에 따른 상기 제1 BGA패키지(120)는 앞에서 설명한 도 1표시의 BGA패키지와 동일한 구조이고, 상기 제2 BGA패키지(130)는 앞에서 설명한 도 1표시의 BGA패키지에서 신호 연결용 패드(132)를 더 구비한 것이다. This first embodiment an example wherein the first BGA package 120 has the same structure as the BGA package of FIG. 1 shown previously mentioned according to the claim 2 BGA package 130 is connected to the signal from the BGA package of FIG. 1 shown previously described it further comprises a pad for 132. 즉, 상기 신호 연결용 패드(132)는 BGA패키지를 제작시 그 BGA에 설치되는 회로기판(2)(도1 참조)의 에지(Edge)부위에 인접하게 배치되어 골드 와이어 본딩을 할 수 있도록 한 패드(Pad)이다. That is, the signal pad for connection 132 is disposed adjacent to the edge (Edge) portion of the circuit board 2 (see FIG. 1) provided on the BGA when making a BGA package to a gold wire bonding a pad (pad).

본 발명에 따른 스택 패키지의 제1실시예는, 상기 회로기판(110)의 상면에 실장되는 제1 BGA패키지(120)는 표면 실장에 의해 회로기판(110)과 전기적 신호가 연결되고, 그 회로기판(110)의 저면에는 적층되는 제2 BGA패키지(130)는 신호연결부재(140)인 골드 와이어에 의해 회로기판(110)과 전기적 신호가 연결되게 하여 제1,제2 BGA패키지들(120,130)의 신호를 전달되게 한다. A first embodiment of a stack package according to the invention, the circuit of the first BGA package 120 to be mounted on the upper surface of the substrate 110 and the circuit board 110 and the electrical signal connected by surface mounting, the circuit of claim 2 BGA package 130 to make the circuit substrate 110 and the electrical signal, connected by a gold wire signal connection member 140, first, the 2 BGA packages are stacked, the bottom face of the substrate 110 (120 and 130 ) it should be transmitting signals. of

이와 같은 본 발명의 스택 패키지에 따른 제1 실시예는, 상기 제2 BGA패키지(130)에 구비된 신호 연결용 패드(132)를 이용함에 의해 스택 패키지의 두께를 낮출 수 있고, 또 상기 신호 연결용 패드(132)를 이용함에 의해 신호(Signal)의 길이를 줄여 초고속(High Speed)용 스택 패키지의 제작을 가능하게 한다. This first embodiment according to the stack package of the present invention, wherein it is possible to lower the thickness of the stack of package by utilizing the signal connection pad 132 for having the 2 BGA package 130, and connecting the signal reducing the length of the signal (signal) by utilizing for the pad 132 to enable the production of a stack package for high-speed (High speed).

또한, 본 발명에 따른 스택 패키지의 제1실시예는, 외부에서 솔더링(soldering) 함으로서 제조가 쉬우며, 육안 검사가 용이하고, 대량 생산이 용이하여 제조 원가를 줄일 수 있다고 하는 장점이 있다. In addition, the first embodiment of a stack package according to the present invention, the said externally produced easily by soldering (soldering), there is an advantage that there is a visual inspection can easily and reduce the production cost by mass production is easy.

도 5a ~도 5g는 도 4표시의 스택 패키지에 대한 제조공정을 나타낸 도면이다. Figure 5a ~ Figure 5g is a diagram showing a manufacturing process for the stack of packages of Fig. 4 show.

도 5a에 나타낸 바와 같이 신호 연결용 패드(132)를 갖는 제2 BGA패키지(130)를 제공한다. Figure 2 provides a second BGA package (130) having a connection pad for the signal 132, as shown in 5a. 이러한 제2 BGA패키지(130)는 앞에서 설명한 도 1표시의 BGA패키지의 제작시 신호 연결용 패드(132)를 구비한 것으로, 이에 대해서는 이미 앞에서 설명하였다. This second signal to be provided with a connection pad 132 for during the production of the BGA package of the BGA package 130 is shown FIG. 1 described above, as will already described above.

또한, 도 5b에 나타낸 바와 같이 상기 제2 BGA패키지(130)를 적층할 수 있게 함과 아울러 그 제2 BGA패키지(130)의 신호를 전기적으로 연결할 수 있게 회로패턴이 구비된 회로기판(110)을 제공한다. Further, the circuit board 110, the first and also possible to laminate a 2 BGA package 130, as well as able to electrically connect the signal of claim 2 BGA package 130, the circuit pattern is provided as shown in Figure 5b It provides.

이와 같이 제공된 상기 회로기판(110)의 상면에 도 5c에 나타낸 바와 같이 접착제(112)를 설치하고, 도 5d에 나타낸 바와 같이 상기 회로기판(110)에 제2 BGA패키지(130)를 부착한다. Thus the installation of an adhesive 112, as shown in Fig. 5c also on the top surface of the circuit board 110 is provided and is attached to the 2 BGA package 130 to the circuit board 110, as shown in Figure 5d.

이 후, 도 5e에 나타낸 바와 같이 상기 제2 BGA패키지(130)에 구비된 신호 연결용 패드(132)와 상기 회로기판(110)을 신호연결부재(140)인 골드 와이어로서 본딩하여 전기적 신호를 연결하고, 도 5f에 나타낸 바와 같이 상기 골드 와이어 본딩 부위를 절연물질(150)로 덮어 씌워 상기 골드 와이어를 보호할 수 있게 코팅한다. Thereafter, the electric signal even as the second bonding the above and a signal connection pad 132 for having the BGA package 130, the circuit board 110 as a gold wire signal connection member 140 shown in Fig. 5e connection, and the coating as shown in FIG. 5f overwritten the gold wire bonding portion of an insulating material 150 can protect the gold wire.

또한, 도 5g에 나타낸 바와 같이 상기 제2 BGA패키지(130)가 부착된 회로기판(110)의 반대면에 새로운 제1 BGA패키지(120)를 표면 실장하여 전기적으로 연결되게 적층한 후, 상기 회로기판(110)을 절단(도면에서 점선으로 표시된 부위를 절단)하여 스택 패키지를 제작한다. Further, Fig. After the first 2 BGA package 130 to the new first surface mounting a BGA package 120 to the opposite surface of the mounting circuit board 110 is laminated to be electrically connected, as shown in 5g, the circuit cutting (cutting the portion indicated by a broken line in the figure) of the substrate (110), to produce a stack package. 여기서, 상기 도 5g에서 나타낸 제1 BGA패키지(120)는 신호 연결용 패드를 구비하지 않는 일반적인 패키지로써 앞에서 설명한 도 1표시의 BGA패키지와 동일한 구조이다. Here, the degree of claim 1 BGA package 120 shown in 5g is the same structure as that of the BGA package of FIG. 1 shown by the preceding general package having no pad for the signal connections.

도 6은 본 발명에 따른 스택 패키지의 제2실시예를 나타낸 단면도이다. Figure 6 is a cross-sectional view of a second embodiment of a stack package according to the present invention.

도면에 나타낸 본 발명에 따른 스택 패키지의 제2실시예는, 상기 제1실시예에서 회로기판(110)과 그 회로기판(110)의 저면에 부착되며 골드 와이어 본딩에 전기적 신호가 연결된 제2 BGA패키지(130)를 적어도 하나 이상을 구비하여 표면 실장 에 의해 전기적 신호가 연결되게 적층한 것이다. Second embodiment of a stack package according to the present invention shown in the drawing for example, the first embodiment in the circuit board 110 and the circuit is attached to the bottom surface of the substrate 110, the second connected to the electrical signal to the gold wire bonded BGA the package 130 will have at least one electrical signal by means of surface mount connection to be stacked by having one or more. 즉, 제1실시예에서의 제1 BGA패키지(120)는 하나를 실장하고 제2 BGA패키지(130)와 회로기판(110)을 다층으로 적층한 구조의 스택 패키지이다. That is, the first BGA package 120 in the first embodiment is a stack of the packages mounted either claim 2 and laminating BGA package 130 and the circuit board 110 in a multi-layer structure.

이와 같은 스택 패키지의 제조공정은, 위 제1실시예의 제조공정에서, 상기 도 5f까지의 공정을 여러 개 진행하여 이들을 표면 실장에 의해 전기적으로 연결되게 다수 개 적층한 후, 도 5g의 공정을 진행하는 것에 의해 제작할 수 있다. The manufacturing process of such stack package, the above first and then a plurality of laminated in one embodiment of the manufacturing process, wherein the steps up to Fig. 5f proceeds several be electrically connected by them to the surface-mounted, proceed with the process of FIG. 5g It can be prepared by.

도 7은 본 발명에 따른 스택 패키지의 제3실시예를 나타낸 도면이다. 7 is a view showing a third embodiment of a stack package according to the present invention.

도면에 나타낸 본 발명에 따른 스택 패키지의 제3실시예는, 전기적 신호를 연결할 수 있게 구성된 제1회로기판(210A)을 구비하고 있다. A third embodiment of a stack package in accordance with the invention shown in the drawings is provided with a first circuit board (210A), configured to be connected to an electric signal. 이 제1회로기판(210A)의 상면에는 전기적 신호가 연결되게 표면 실장된 제1 BGA패키지(220A)가 적층되고 그 제1회로기판(210A)의 저면에는 제2 BGA패키지(220B)가 부착된다. The first circuit upper surface of the substrate (210A), the electrical signals are connected to be surface-mounted first BGA package (220A) is laminated the first circuit the bottom surface of the substrate (210A), the first 2 BGA package (220B) is attached .

상기 제2 BGA패키지(220B)의 저면에는 상기 제2 BGA패키지(220B)가 표면 실장됨에 의해 전기적 신호가 연결된 제2회로기판(210B)이 구비된다. The second is the bottom surface of the BGA package (220B) is provided with a second circuit board (210B) and the second BGA package (220B) is connected to an electric signal by being surface-mounted. 상기 제1회로기판(210A)과 제2회로기판(210B)은 신호연결부재(240)에 의해 전기적으로 신호가 연결되게 하는데, 이 신호연결부재(240)는 골드 와이어를 이용할 수 있다. It said first circuit board (210A) and the second circuit board (210B) are to be electrically connected to the signal by the signal coupling member 240, and the signal connection member 240 may use a gold wire.

또한, 상기 골드 와이어를 보호하기 위해 수지재로 이루어진 절연물질(250)로 와어어 본딩 부위를 덮어씌우고, 상기 제2회로기판(210B)의 저면에는 솔더볼(260)을 설치하여 전기적인 신호를 외부로 입출력할 수 있게 한다. The external electrical signals bottom, install the solder ball 260 of putting covers the waeo air bonding portion of an insulating material 250 made of a resin material to protect the gold wire, and the second circuit board (210B) to be able to input and output.

이와 같은 스택 패키지를 구현하기 위해 이용하는 상기 제1,제2 BGA패키지(220A,220B)는 앞에서 설명한 도 1표시의 BGA패키지와 동일한 구조이다. In the uses to implement such stack package of claim 1, claim 2 BGA package (220A, 220B) are also the same structure as that of the BGA package of the first display described earlier.

도 8a ~도 8i는 도 7표시의 스택 패키지에 대한 제조공정을 나타낸 도면이다. Figure 8a ~ Figure 8i is a diagram showing a manufacturing process for the package of the stack 7 shown.

도면에서, 도 8a는 앞에서 설명한 도 1표시의 BGA패키지(10)와 동일한 구조의 제2 BGA패키지(220B)를 나타낸 것이고, 도 8b는 상기 제2 BGA패키지(220B)를 적층할 수 있게 함과 아울러 그 제2 BGA패키지(220B)의 신호를 전기적으로 연결할 수 있게 구성된 제1회로기판(210A)을 나타낸 것이다. In the figure, it will Figure 8a showing a 2 BGA package (220B) of the same structure as that of the BGA package 10 of the first display is also described earlier, Figure 8b and also can be laminated to the claim 2 BGA package (220B) in addition, it shows the first circuit board (210A) configured to be connected to the electrical signal of the BGA package 2 (220B).

또한, 도 8c는 상기 제1회로기판(210A)의 상면에 접착제(212)를 설치한 상태를 나타낸 것이고, 도 8d는 상기 회로기판(210A)에 제2 BGA패키지(220B)를 부착한 것을 나타낸 것이다. In addition, Figure 8c is shown that is attached to the first circuit will shown a state where the adhesive 212 on the top surface of the substrate (210A), the 2 BGA package (220B) in Figure 8d is the circuit board (210A) will be.

이러한 상태에서 도 8d의 가상선으로 도시한 부분을 절단하여 도 8e에 나타낸 바와 같은 제2 BGA패키지(220B)에 제1회로기판(210A)이 접착되어 있는 상태의 패키지를 얻는다. The second first circuit board (210A) to the BGA package (220B) as shown in Figure 8e in such a state to cut off the part shown in phantom in Figure 8d is obtained a package of the state in which the adhesive.

도 8f는 상기 제1회로기판(210A)이 접착된 제2 BGA패키지(220B)를 적층할 수 있게 함과 아울러 상기 제1회로기판(210A)과 전기적으로 연결할 수 있게 구성된 새로운 제2회로기판(210B)에 제1회로기판(210A)이 부착된 제2 BGA패키지(220B)를 전기적으로 연결되게 표면 실장한 상태를 나타낸 것이다. Figure 8f is a new second circuit board configured allow the first circuit board (210A) is adhered a second possible to laminate a BGA package (220B) also as well as electrically connected to the first circuit board (210A) ( 210B) in illustrates the first circuit board (surface-mounted state to be 210A) electrically connected to the BGA package of claim 2 (220B) of the attachment.

도 8g는 상기 제1회로기판(210A)과 제2회로기판(210B)을 신호연결부재(240)인 골드 와이어를 이용하여 본딩함에 의해 제1,제2회로기판(210A,210B)들이 전기적으로 신호가 연결되게 한 상태를 나타낸 것이고, 도 8h는 상기 골드 와이어를 보호할 수 있게 골드 와이어 본딩 부위를 절연물질(250)로 덮어 씌워 코팅한 상태를 나 타낸 것이다. Figure 8g is a first circuit board (210A) and the second circuit board (210B), the signal connection member 240 is by using a gold wire first and second circuit boards (210A, 210B) By bonding to electrically will make the signal showing a state of connection, Figure 8h is tanaen or a state in which overwritten with an insulating material 250 coated with gold wire bonding portion can protect the gold wire.

또한, 도 8i는 상기 BGA패키지(220B)에 부착된 제1회로기판(210A)에 새로운 제1 BGA패키지(220A)를 표면 실장하여 전기적으로 연결되게 적층한 상태를 나타낸 것으로, 도면에서 점선으로 나타낸 부분을 절단하여 낱개로 분리한다. Further, Fig 8i is indicated by the dotted line in illustrates a state where the laminate to be electrically connected to surface mount a new first BGA package (220A) on the first circuit board (210A) attached to said BGA package (220B), the figure cutting the part to be separated individually.

또한, 상기 제2회로기판(210B)의 저면에는 전기적 신호를 입출력 할 수 있게 솔더볼을 융착하여 스택 패키지를 제작하게 되는데, 상기 솔더볼의 융착 공정은 낱개로 절단하기 전에 이루어짐이 좋다. In addition, the bottom surface of the second circuit board (210B) is there is to produce a stack of packages by fusing the solder balls can be input and output electrical signals, the fusing process of the solder ball has a good performed before cutting individually.

도 9는 본 발명에 따른 스택 패키지의 제4실시예를 나타낸 도면이다. 9 is a view showing a fourth embodiment of a stack package according to the present invention.

도면에 나타낸 본 발명에 따른 스택 패키지의 제4실시예는, 상기 제3실시예에서 상기 제1회로기판(210A)과 제2 BGA패키지(220B) 및 상기 제1회로기판(210A)에 골드 와이어로 본딩되어 신호 연결되고 저면에 솔더볼(260)이 설치된 제2회로기판(210B)을 적어도 하나 이상을 구비하여 표면 실장에 의해 전기적 신호가 연결되게 다층으로 설치한 구조이다. The fourth embodiment of a stack package according to the present invention shown in the drawings, wherein the gold wire to the first circuit board (210A) and a 2 BGA package (220B) and the first circuit board (210A) in the third embodiment is bonded is a signaling connection and structure to be a solder ball 260 is provided to the second circuit board (210B) are electrically connected by a signal surface mount and provided with at least one more than the bottom installation to the multi-layer.

이러한 스택 패키지의 제조공정은, 위에서 설명한 제3실시예의 제조공정에서, 상기 도 8h까지의 공정을 여러 개 진행하여 이들을 다수 개 적층한 다음, 이후 공정을 진행하는 것에 의해 도 9에 나타낸 다수 개가 적층되는 스택 패키지를 제작할 수 있다. The manufacturing process of such a stack package is, in the third embodiment of the manufacturing process described above, the block diagram in progress multiple steps up to 8h and a plurality of stacking them, and then, a plurality dog ​​laminate shown in Fig. 9 by proceeding to subsequent steps which can create a stack package.

도 10은 본 발명에 따른 스택 패키지의 제5실시예를 나타낸 도면이다. 10 is a view showing a fifth embodiment of a stack package according to the present invention.

도면에 나타낸 본 발명에 따른 스택 패키지의 제5실시예는, 위에서 설명한 제1실시예와 유사한 구성을 갖는 것으로, 제1실시예와의 차이점으로는 신호연결부 재(142)를 골드 와이어가 아닌 절곡 형성된 전도성 금속 리드를 이용하여 전기적으로 신호를 연결한 한 것에 차이점이 있다. Embodiment of a stack package according to the present invention shown in the drawings the fifth example, the first embodiment to have a similar configuration, the first embodiment and the difference in the bending the signal connection member 142 is not a gold wire of the above using the formed conductive metal lead has a difference that a electrically connected to the signal. 여기서, 상기 전도성 금속 리드는 일종의 리드프레임이다. Here, the conductive metal lead is a kind of lead frames.

도 11a ~도 11g는 도 10표시의 스택 패키지에 대한 제조공정을 나타낸 도면이다. Figure 11a ~ Figure 11g is a diagram showing a manufacturing process for the stack of packages 10 displayed.

도면에 나타낸 제조공정은, 위에서 설명한 제1실시예의 제조공정과 동일한 것으로, 차이점으로는 골드 와이어 본딩을 하여 신호를 연결하는 공정 대신에 절곡 형성한 전도성 금속 리드를 이용하여 전기적 신호를 연결하는 것에 차이점이 있다. Manufacturing process shown in the drawing is the first embodiment to a manufacturing process and the same as, the difference in the difference as to connect the electrical signal using a conductive metal lid bent instead of the step of connecting the signal to the gold wire bonding described above, there is.

도 11a는 신호 연결용 패드(132)를 갖는 제2 BGA패키지(130)를 나타낸 것이고, 도 11b는 상기 제2 BGA패키지(130)를 적층할 수 있게 함과 아울러 그 제2 BGA패키지(130)의 신호를 전기적으로 연결할 수 있게 구성된 회로기판(110)을 나타낸 것이며, 도 11c는 상기 회로기판(110)의 상면에 접착제(112)를 부착한 상태를 나타낸 것이고, 도 11d는 상기 회로기판(110)에 제2 BGA패키지(130)를 부착한 상태를 나타낸 것이다. Figure 11a is a second would showing a BGA package 130, Figure 11b is also as well as the second BGA package 130 can be laminated to the second BGA package (130) having a signal connection pads 132 for a circuit configured to be connected a signal to the electrical will shown the substrate 110, FIG 11c depicts the state of adhesion of an adhesive 112 on the top surface of the circuit board 110, and Fig. 11d is the circuit board (110 ) shows a state in which the attachment to the BGA package 2 (130).

또한, 도 11e는 상기 제2 BGA패키지(130)에 구비된 신호 연결용 패드(132)와 회로기판(110)을 전기적으로 연결하기 위해 신호연결부재(142)인 절곡 형성한 전도성 금속 리드를 설치하여 신호를 연결한 상태를 나타낸 것으로, 여기서 상기 전도성 금속 리드로서는 일종의 리드프레임이다. Further, FIG. 11e is installed a second signal connection for the pads 132 and the circuit board 110 is bent by a conductive metal lead forming the signal connection member 142 to electrically connect having a BGA package 130 as shown by a state in which the signal connection, in which a type of a lead frame as the conductive metal lead.

도 11f는 상기 전도성 금속 리드를 절연물질(150)로 덮어 씌워 보호할 수 있게 코팅한 상태를 나탄 것이고, 도 11g는 상기 제2 BGA패키지(130)가 부착된 회로 기판(110)의 반대면에 새로운 제1 BGA패키지(120)를 표면 실장하여 전기적으로 연결되게 적층한 상태를 나타낸 것이다. Figure 11f is on the other side of the would Nathan a state where the coating can protect overwritten the conductive metal lead with an insulating material 150, Fig. 11g, the second circuit board 110 is attached to BGA package 130 new claim 1 BGA package 120 illustrates a state where the laminate to be electrically connected to the mounting surface. 여기서, 새로운 제1 BGA패키지(120)는 앞에서 설명한 도 1표시의 BGA패키지와 동일한 구조이다. Here, the new first BGA package 120 is also the same structure as that of the BGA package of the first display described earlier.

도 12는 본 발명에 따른 스택 패키지의 제6실시예를 나타낸 단면도이다. 12 is a cross-sectional view showing a sixth embodiment of the stacked package in accordance with the present invention.

도면에 나타낸 본 발명에 따른 스택 패키지의 제6실시예는, 위에서 설명한 제5실시예의 구성에서, 신호연결부재(142)인 절곡 형성한 전도성 금속 리드로 신호가 연결되게 설치된 상기 제2 BGA패키지(130)와 회로기판(110)을 다층으로 적층 구성한 스택 패키지이다. The stack of packages according to the invention shown in the figure 6 embodiment, in the fifth embodiment, the signal connection member 142 of the first 2 BGA package with a conductive metal lead bent installed make the signal connections described above ( 130) and a stack of packages constructed stacking the circuit substrate 110 in multiple layers.

도 13은 도 12표시의 스택 패키지의 변형예를 나타낸 단면도이다. 13 is a cross-sectional view showing a modified example of the stack of the package 12 shown.

도면에 나타낸 변형예는, 위 제6실시예에서 상기 신호연결부재(142)인 전도성 금속 리드에 수지재로 이루어진 절연물질(150)을 코팅하지 않은 것에 차이점이 있을 뿐이며, 그 외의 다른 구성에 대해서는 동일하다. Modified example shown in the figures, in the sixth embodiment above, for example, that are not coated with an insulating material 150 made of a resin material to the conductive metal lead the signal connection member 142 only have a difference, for the other different configurations same.

또한, 상기 전도성 금속 리드에 도금을 하게 되면 그 전도성 금속 리드를 절연물질(150)로써 덮어씌우지 않아도 되고, 이는 통상의 반도체 패키지에서 이용하는 리드프레임을 생각하면 쉽게 이해할 수 있다. Furthermore, when the plating on the conductive metal lead is no need ssuiwooji cover the conductive metal lead by an insulating material 150, which can be easily understood by considering the lead frame used in the conventional semiconductor package.

도 14는 본 발명에 따른 스택 패키지의 제7실시예를 나타낸 단면도이다. 14 is a cross-sectional view showing a seventh embodiment of the stacked package in accordance with the present invention.

도면에 나타낸 본 발명에 따른 스택 패키지의 제7실시예는, 위에서 설명한 제3실시예와 유사한 구성을 갖는 것으로, 상기 제3실시예와의 차이점으로는 신호연결부재(142)를 골드 와이어를 이용하지 않고, 절곡 형성한 전도성 금속 리드를 이용하여 전기적으로 신호를 연결한 한 것에 차이점이 있다. In the stack package according to the present invention shown in the drawings the seventh embodiment, the third embodiment to have a structure that is similar to the embodiment, wherein the differences from the third embodiment by using the gold wire a signal connection member 142 described above does not, there is a difference that the electrical connection to the signal by using a conductive metal lid is formed bent. 여기서, 상기 전도성 금 속 리드는 일종의 리드프레임이다. Here, the lead in the conductive gold is a type of lead frame.

도 15는 도 14표시의 스택 패키지의 변형예를 나타낸 단면도이다. 15 is a cross-sectional view showing a modified example of the stack of the package shown FIG.

도면에 나타낸 변형예는, 위 제7실시예에서 신호연결부재(242)인 전도성 금속 리드를 보호하기 위해 설치한 수지재로 이루어진 절연물질(250)을 제거한 상태를 나타낸 것으로, 이와 같이 절연물질(250)을 제거하여도 무방함은 이미 앞에서 설명하였다. Modified example shown in the figures, by showing the removal of the insulating material 250 made in the above seventh embodiment with a resin material provided to protect the conductive metal lead signal connection member 242, thus the insulating material ( Do mubang also removed 250) was already described above.

도 16a ~도 16i는 도 14표시의 스택 패키지에 대한 제조공정을 나타낸 도면이다. Figure 16a ~ Figure 16i is a diagram showing a manufacturing process for the stack of the package shown FIG.

도면에 나타낸 바와 같은 제조공정은, 위에서 설명한 제3실시예의 제조공정과 동일한 것으로, 차이점으로는 신호연결부재(142)로서 골드 와이어를 이용하지 않고 절곡 형성한 전도성 금속 리드를 이용하여 전기적 신호를 연결하는 것에 차이점이 있다. Manufacturing process, as shown in the figures, a third embodiment of the manufacturing process and to be the same, differences in the connection an electrical signal using a conductive metal lid is formed bent without using a gold wire as a signal connection member 142 described above as there are differences.

도면에서, 도 16a는 통상의 제2 BGA패키지(220B)를 나타낸 것이고, 도 16b는 상기 제2 BGA패키지(220B)를 적층할 수 있게 함과 아울러 그 제2 BGA패키지(220B)의 신호를 전기적으로 연결할 수 있게 구성된 제1회로기판(210A)을 나타낸 것이다. In the drawings, FIG 16a depicts the conventional claim 2 BGA package (220B), Figure 16b can be laminated to the claim 2 BGA package (220B) also as well as the electrical signals of claim 2 BGA package (220B) shows the configured first circuit board (210A) so as to connect.

또한, 도 16c는 상기 제1회로기판(210A)의 상면에 접착제(212)를 설치한 상태를 나타낸 것이고, 도 16d는 상기 회로기판(210A)에 제2 BGA패키지(220B)를 부착한 것을 나타낸 것이다. Further, FIG 16c depicts the state where the adhesive 212 on the top surface of the first circuit board (210A), and Fig. 16d is shown that is attached to the 2 BGA package (220B) to the circuit board (210A) will be.

이러한 상태에서 도 16d의 가상선으로 도시한 부분을 따라 절단하여 도 16e에 나타낸 바와 같은 제2 BGA패키지(220B)에 제1회로기판(210A)이 접착되어 있는 상태의 패키지를 얻는다. This state diagram of a first circuit board (210A) is also cut along the part shown by the virtual line 16d of the first BGA package 2 (220B) as shown in Fig. 16e is obtained from a package of the state in which the adhesive.

도 16f는 상기 제1회로기판(210A)이 접착된 제2 BGA패키지(220B)를 적층할 수 있게 함과 아울러 상기 제1회로기판(210A)과 전기적으로 연결할 수 있게 구성된 새로운 제2회로기판(210B)에 상기 제1회로기판(210A)이 부착된 제2 BGA패키지(220B)를 전기적으로 연결되게 표면 실장한 상태를 나타낸 것이다. Figure 16f is a new second circuit board configured allow the first circuit board (210A) is adhered a second possible to laminate a BGA package (220B) also as well as electrically connected to the first circuit board (210A) ( 210B) to illustrate a surface-mounted state to be the first circuit board (210A) electrically connected to the BGA package of claim 2 (220B) of the attachment.

도 16g는 상기 제1회로기판(210A)과 제2회로기판(210B)을 절곡된 전도성 금속 리드를 이용하여 신호를 연결함에 의해 제1,제2회로기판(210A,210B)들이 전기적으로 신호가 연결되게 한 상태를 나타낸 것이고, 도 16h는 상기 전도성 금속 리드를 보호할 수 있게 그 전도성 금속 리드 부위를 절연물질(250)로 덮어 씌워 코팅한 상태를 나타낸 것이다. Figure 16g is the first circuit board (210A) and the first and second circuit boards (210A, 210B) By second circuit board (210B) connected to the signal using a bent conductive metal leads are electrically signal It would be shown to a connection state, and Fig. 16h shows a state in which overwritten with an insulating material 250 coated with the conductive metal, the lead portion can protect the conductive metal lead.

또한, 도 16i는 상기 제2 BGA패키지(220B)에 부착된 제1회로기판(210A)에 새로운 제1 BGA패키지(220A)를 표면 실장하여 전기적으로 연결되게 적층한 상태를 나타낸 것으로, 도면에서 점선으로 나타낸 부분을 절단하여 낱개로 분리한다. Further, FIG dotted line in the drawing to 16i is shown the state wherein the second to surface mount a new first BGA package (220A) on the first circuit board (210A) attached to a BGA package (220B) are laminated to be electrically connected to, cutting a portion shown by a separate individually.

또한, 상기 제2회로기판(210B)의 저면에는 전기적 신호를 입출력 할 수 있게 솔더볼을 더 융착하여 스택 패키지를 제작하게 되는데, 상기 솔더볼의 융착 공정은 낱개로 절단하기 전에 이루어짐이 좋다. Further, the second to the bottom surface of the circuit board (210B) is further fused to solder balls be able to input and output an electrical signal that there is produced the stack of packages, the fusing process of the solder ball has a good performed before cutting individually.

이와 같은 제조공정에서, 상기 도 16h까지의 공정을 여러 개 진행하여 이들을 다수 개 적층한 다음, 이후 공정을 진행하게 되면 도 17에 나타낸 바와 같이 다수개가 적층된 스택 패키지를 제작할 수 있다. In such a manufacturing process, the degree can be produced a package stack multiple dog stacked as shown in Figure 17. When the process proceeds multiple steps up to 16h proceed to a plurality of stacking them, and then, after the process.

도 17은 본 발명에 따른 스택 패키지의 제8실시예를 나타낸 도면이다. 17 is a view showing an eighth embodiment of the stacked package in accordance with the present invention.

도면에 나타낸 본 발명에 따른 스택 패키지의 제8실시예는, 앞에서 설명한 제4실시예와 동일한 구성을 갖는 것으로, 그 차이점으로는 골드 와이어 본딩에 의해 신호를 연결하지 않고 전도성 금속 리드를 이용하여 전기적인 신호를 연결한 한 것에 차이점이 있을 뿐이다. The eighth embodiment of the stacked package in accordance with the invention shown in the drawings example, to have the same configuration as the fourth embodiment described above, the difference with the electricity from the conductive metal leads without connecting a signal by gold wire bonding the only difference is that you have connected the signals.

도 18은 도 17표시의 스택 패키지의 변형예를 나타낸 도면이다. 18 is a view showing a variation of the stack of the package 17 shown.

도면에 나타낸 변형예는, 위 제8실시예서 상기 절연물질(250)을 코팅하지 않은 것으로, 상기 신호연결부재(242)인 전도성 금속 리드를 보호하기 위한 절연물질(250)을 덮어씌우지 않아도 된다. Modified example shown in the figures, the above eighth embodiment clerical script to be not coated with the insulating material 250, there is no need ssuiwooji covering the insulating material 250 to protect the conductive metal lead the signal connection member 242. 이에 대해서는 이미 앞에서 설명하였으므로 중복 설명을 피하기 위해 생략한다. This is already explained in detail. Therefore, the explanation is omitted to avoid duplication.

도 19는 본 발명에 따른 스택 패키지의 제9실시예를 나타낸 도면이다. 19 is a view showing a ninth embodiment of the stacked package in accordance with the present invention.

도면에 나타낸 본 발명에 따른 스택 패키지의 제9실시예는, 상기 제7실시예의 변형예에 대한 스택 패키지를 신호 연결용 컨넥터(270)를 이용하여 다수 개를 적층하여 구성한 것이다. A ninth embodiment of a stack package according to the present invention shown in the drawings example is constituted by a plurality of laminated by using the seventh embodiment variant signal line connector 270 for a package for a stack.

도 19에 나타낸 바와 같이, 전기적 신호를 연결할 수 있게 구성된 제1회로기판(210A)과, 상기 제1회로기판(210A)의 상면에 전기적 신호가 연결되게 표면 실장된 제1 BGA패키지(220A)와, 상기 제1회로기판(210A)의 저면에 부착된 제2 BGA패키지(220B)와, 상기 제2 BGA패키지(220B)의 저면에 위치되어 그 제2 BGA패키지(220B)가 표면 실장됨에 의해 전기적 신호가 연결된 제2회로기판(210B) 및 상기 제1회로기판(210A)과 제2회로기판(210B)을 전기적으로 연결하도록 절곡 형성한 전도성 금속 리드로 이루어진 적어도 두개 이상의 스택패키지(200A,200B)들을 구비한다. As shown in Figure 19, and the second and first circuit board (210A) configured to be connected to an electrical signal, the first circuit board (210A) so that an electrical signal connected to the upper surface of the surface-mounted first BGA package (220A) of , electrically with the first circuit of claim 2 BGA package (220B) attached to the bottom surface of the substrate (210A), it is positioned at the bottom that the 2 BGA package (220B) of the first 2 BGA package (220B) is by being surface-mounted a second circuit board (210B) and the first circuit board (210A) and the second circuit board (210B) electrically at least at least two stacked packages (200A, 200B) made of a conductive metal lead formed bent so as to connect the sources connected It includes the. 이 러한 스택 패키지(200A,200B)는 위에서 설명한 제7실시예의 변형예에 의한 스택 패키지이다. These stack packages (200A, 200B) is a stack package according to the seventh embodiment variant described above.

이러한 스택패키지들(200A,200B)을 적층하고, 그 적층되는 스택패키지(200A,200B)들에 구비되는 제2회로기판(210B)들의 사이에 위치되게 설치되어 전기적 신호를 연결하도록 한 신호 연결용 컨넥터(270)를 더 구비하며, 상기 적층된 스택패키지(200A,200B)들의 최하부에 위치되는 제2회로기판(210B)의 저면에 설치되어 전기적 신호를 외부로 입출력할 수 있게 한 솔더볼(262)을 포함한다. These stack packages (200A, 200B) for stacking, and the multilayer stack package, which signal to the installed to be positioned between two of the circuit board (210B) connected to an electrical signal that is provided to (200A, 200B) connected further comprising a connector (270), the laminated stack package is installed on the bottom surface of the second circuit board (210B) which is located at the bottom of (200A, 200B), the solder balls which allow input and output electrical signals to the outside (262) It includes.

상기 신호 연결용 컨넥터(270)를 설치하기 위해서는 상기 스택패키지(200A,200B)에 신호 전달용 홀(272)을 형성하고, 그 홀(272)에 상기 컨넥터(270)에 구비된 핀(274)을 삽입한 후 본딩함에 의해 신호가 연결되게 한다. In order to install the signal line connector 270 for forming a hole (272) for signaling to the stack packages (200A, 200B), in the hole 272, the pin 274 provided on the connector 270 after inserting the signal causes the connecting by bonding.

도 20은 본 발명에 따른 스택 패키지의 제10실시예를 나타낸 도면이다. 20 is a view showing a tenth embodiment of the stack package according to the present invention.

도면에 나타낸 바와 같이 본 발명에 따른 스택 패키지의 제10실시예는, 위에서 설명한 제7실시예의 변형예를 구현하기 위한 패키지에서, 상기 제1회로기판(210A)을 제2회로기판(210B)의 크기와 동일하게 구비하여 BGA패키지들의 외측으로 돌출되게 형성하고, 그 제1,제2회로기판(210A,210B) 중에서 어느 하나 혹은 양쪽 모두에 신호 연결용 도금홀(244)을 더 구비하여 상기 신호연결부재(242)인 절곡 형성한 전도성 금속 리드를 삽입 한 후 본딩하여 신호가 연결되게 한 것이다. It performed a tenth of a stack package according to the present invention as shown in the figure for example, in packages for implementing a seventh embodiment of a modified example described above, the first circuit board (210A) to the second circuit board (210B) and formed to by having the same size as projected outward of the BGA package, the first and second circuit boards (210A, 210B) of any one or more provided with a signal connection plated hole 244 for the both in the signal connection member 242 after inserting the bending one conductive metal forming the lead will be bonded to the signal is connected.

상기 신호 연결용 도금홀(244)은 상기 회로기판(210A,210B)에 구비된 회로패턴과 연결되게 홀의 내주면을 따라 전도성 물질로서 도금되어 있는 것으로, 이러한 신호 연결용 도금홀(244)에 상기 전도성 금속 리드를 삽입 후 납땜 등에 의해 연결 하여 신호가 연결되게 한다. That the signaling connection plated hole 244 for are plated as conductive material according to the circuit to be connected to the pattern of holes the inner peripheral surface provided on the circuit board (210A, 210B), these signals connect the conductive plating holes 244 for It should be inserted after the metal lead connected by soldering or the like to signal the connection.

이러한 제10실시예는, 상기 제1회로기판(210A)에 신호 연결용 도금홀(244)을 형성하여 상기 전도성 금속 리드를 그 도금홀(244)에 삽입한 후 납땜하여 신호가 연결되게 하고, 상기 제2회로기판(210B)의 상면으로 전도성 금속 리드를 표면 실장에 의한 납땜으로 신호가 연결되게 한 것이다. This tenth embodiment, and the first to be first circuit soldered to the signal after the insertion of the conductive metal lid to form a signaling connection plated hole 244 for that plated hole 244 is connected to the substrate (210A), the first will be a signal is connected to the conductive metal lid with the upper surface of the second circuit board (210B) to solder due to surface-mount. 또한, 상기 제2회로기판(210B)의 저면으로는 입출력 단자인 솔더볼(260)이 설치된다. Further, the lower surface of the second circuit board (210B) is provided in the solder ball 260, input and output terminals.

도 21a ~도 21d는 도 20표시의 스택 패키지의 변형예들을 나타낸 단면도이다. Figure 21a ~ Fig. 21d is a cross-sectional view showing a modified example of the stack of the package 20 shown.

도 21a에 나타낸 제1변형예는, 상기 신호 연결용 도금홀(244)을 상기 제1,제2회로기판(210A,210B)에 각각 형성하여 상기 전도성 금속 리드를 그 도금홀(244)을 통해 삽입 후 납땜에 의해 신호를 연결한 것이다. The first modified example shown in Fig. 21a, through the plated holes 244 of the conductive metal lead and formed on the plated hole 244 for the signal connections of the first and second circuit boards (210A, 210B) inserting the concatenation signals by soldering after. 또한, 상기 전도성 금속 리드는 제2인쇄회로기판(210B)의 저면에 표면 실장되게 납땜함에 의해 보다 안정적인 신호 전달이 가능하게 한다. In addition, the conductive metal lead enables a more stable signal delivered by soldering as to be surface-mounted on the bottom surface of the second printed circuit board (210B).

도 21b에 나타낸 제2변형예는, 위 제1변형예에서 제2회로기판(210B)의 저면으로 설치된 솔더볼을 제거하고, 그 제2회로기판(210B)의 저면에 표장 실장되게 납땜된 전도성 금속 리드에 의해 입출력 단자의 역할을 하게 한 것이다. The second modified example shown in Fig. 21b is above a first in Modification remove solder ball provided in the bottom surface of the second circuit board (210B) and the second mark mounted to be soldered to the lower surface of the circuit board (210B) conductive metal It is one to act as input and output terminals by a lead.

도 21c에 나타낸 제3변형예는, 상기 제2회로기판(210B)에 신호 연결용 도금홀(244)을 형성하여 상기 전도성 금속 리드를 그 도금홀(244)에 삽입한 후 납땜하여 신호가 연결되게 하고, 상기 제1회로기판(210A)의 저면으로 전도성 금속 리드를 표면 실장에 의한 납땜으로 신호가 연결되게 한 것이다. The third variant, the second circuit and then inserting the conductive metal lid to form a plated hole 244 for signal connection to the substrate (210B) in the plated hole 244 is soldered to the signal connections shown in Figure 21c be, and will be one signal coupled to the first circuit by soldering the leads to the conductive metallic surface-mounted to the bottom surface of the substrate (210A). 또한, 상기 제2회로기판 (210B)의 저면으로는 입출력 단자인 솔더볼(260)이 설치된다. Further, the lower surface of the second circuit board (210B) is provided in the solder ball 260, input and output terminals.

도 21d에 나타낸 제4변형예는, 위 제3변형예에서 상기 제1회로기판(210A)에 표면 실장되게 납땜되는 전도성 금속 리드를 그 제1회로기판(210A)의 상면으로 표면실장되게 납땜하여 신호가 연결되게 한 것이다. The fourth modification shown in Fig. 21d is, by the first circuit the conductive metal leads that are soldered to be surface-mount the first circuit surface mounted to be soldered to the upper surface of the substrate (210A) to the substrate (210A) in the above third modification It will be the signal is connected.

이와 같이 변형예들은, 상기 제1회로기판(210A) 혹은 제2회로기판(210B)에 신호 연결용 도금홀(244)을 형성하여 상기 전도성 금속 리드를 신호 연결용 도금홀(244)에 관통하여 신호 연결되거나 혹은 절곡하여 표면 실장됨에 의해 신호연결이 되게 한 것이다. Thus modification can, through the first circuit board (210A) or the second circuit board (210B), a signaling connection plated hole 244, the conductive metal lead signal plated hole 244 for connection to form for the It is a signal to connect or be bent or the signal connection by being surface-mounted.

도 22a~ 도 22d는 본 발명에 따른 스택 패키지의 제11실시예를 구현하기 위한 BGA패키지들을 나타낸 단면도이다. Figure 22a ~ Fig. 22d is a cross-sectional view showing a BGA package for implementing the eleventh embodiment of the stacked package in accordance with the present invention.

도 22a에 나타낸 BGA패키지(302)는 앞에서 설명한 도 1표시의 BGA패키지에서 솔더볼을 제거하고 기판(2)(도 1참조)을 패키지 몸체의 외측으로 돌출되게 구성한 것이고, 도 22b에 나타낸 BGA패키지(304)는 앞에서 설명한 도 1표시의 BGA패키지에서 솔더볼을 제거한 상태의 BGA패키지이고, 도 22c에 나타낸 BGA패키지(306)는 앞에서 설명한 도 1표시의 BGA패키지에서 기판(2)을 패키지 몸체의 외측으로 돌출되게 구성한 것이고, 도 22d에 나타낸 BGA패키지(308)는 앞에서 설명한 도 1표시의 BGA패키지와 동일한 구조이다. FIG BGA package 302 is shown in 22a will configured to be removed the solder balls in a BGA package of the first display is also described earlier, and projecting a substrate 2 (see Fig. 1) to the outside of the package body, the BGA package as shown in Figure 22b ( 304) is a substrate 2, in the BGA package in FIG. a BGA package of the removed solder balls in the BGA package of the first display, BGA package (306 shown in FIG. 22c) is a first display described earlier described earlier to the outside of the package body will be projected configured, even a BGA package 308 is shown in Figure 22d is the same structure as the BGA package of the first display described earlier.

이러한 BGA패키지들(302~308)을 이용하여 본 발명에 따른 스택 패키지의 제11실시예 및 제12실시예를 구현할 수 있다. These BGA package performed (302-308) of the stack package according to the present invention using 11 to implement the example and the twelfth embodiment.

도 23a ~도 23m은 도 22a ~도22d표시의 BGA패키지들을 이용하여 구현한 본 발명에 따른 스택 패키지의 제11실시예들을 각각 나타낸 단면도이다. Figure 23a ~ Fig. 23m is a cross-sectional view respectively showing the eleventh embodiment of the stacked package in accordance with the present invention implemented using the BGA package of FIG display 22a ~ 22d FIG.

도면에 나타낸 바와 같이, 본 발명에 따른 스택 패키지의 제11실시예는 앞에서 설명한 별도의 회로기판들을 이용하지 않고, 절곡 형성한 신호연결부재(320)만을 이용하여 스택 패키지를 구현한 것으로, 상기 신호연결부재(320)는 전도성 금속 리드로서 일종의 리드프레임이다. That as shown in the drawings, an eleventh embodiment of the stacked package in accordance with the present invention without the use of separate circuit boards described earlier, implements the stack package by using only one signal connection member 320 is bent, the signal the connecting member 320 is a kind of a conductive metal lead frame leads.

이와 같은 제11실시예를 구현하기 위해서는, 상기 BGA패키지들(302~308)에 구비되는 기판(2)(도 1참조)에 신호 연결용 도금홀(2a)을 더 구비하여 그 도금홀(2a)에 신호연결부재(320)를 설치함에 의해 패키지들의 신호를 연결되게 한 것이다. The order of implementing the eleventh embodiment, further comprising a substrate (2) coated hole (2a) for the signal connected to (see Fig. 1) provided in said BGA package (302-308), the plated holes (2a ) to be connected to a signal of the package by installing the signal connection member 320.

이때, 상기 신호연결부재(320)는 신호 연결용 도금홀(2a)에 관통되게 삽입 한 후 납땜하여 신호연결을 하거나 혹은 기판(2)의 표면에 직접 실장하는 방법에 의해 신호연결을 할 수 있는 것으로, 이러한 신호연결부재(320)의 연결에 대한 여러 예들을 도 23a ~ 도 23m을 참조하여 설명한다. In this case, the signal connection member 320 to the signal connection by a method for directly mounted on the surface of the solder to the signal connection, or the substrate (2) after insertion to be through-plated holes (2a) for signal connection by, 23a ~ also a number of examples for the connection of the signal connection member 320 will be described with reference to 23m.

도 23a에 나타낸 스택 패키지는, 도 22a의 BGA패키지(302)와 도 22c의 BGA패키지(306)를 적층한 것으로, 그 BGA패키지(302,306)에 구비되는 기판(2)에 각각 신호 연결용 도금홀(2a)을 형성하여 신호연결부재(320)를 설치한 것이다. Stack package shown in Figure 23a is that laminating a BGA package 306 of Figure 22a of the BGA package 302 in FIG. 22c, the substrate (2), each signal connection plated hole and on which is provided on the BGA package (302 306) to form a (2a) is installed the signal connection member 320.

이 신호연결부재(320)는 상측의 BGA패키지(302)에 구비한 기판(2)의 상면에 표면 실장됨과 동시에 도금홀(2a)들을 통해 설치된다. The signal connection member 320 is installed through the plated holes (2a) on the upper surface at the same time as the mounting surface of the substrate (2) having a BGA package (302) on the upper side. 즉, 상기 신호연결부재(320)는 적층된 패키지의 상부에서 하부로 삽입하는 형태로 설치된다. That is, the signal connection member 320 is provided in the form of inserts from the top of the stacked package to the bottom.

도 23b에 나타낸 스택 패키지는, 도 22a의 BGA패키지(302) 2개를 적층한 것 으로, 신호연결부재(320)의 설치는 위에서 설명한 도 23a와 동일하다. Stack package shown in Fig. 23b is to be also a stack of BGA package 302 22a 2 dogs, installation of the signal connection member 320 is the same as Figure 23a described above. 다만, 상기 신호연결부재(320)를 하측의 기판(2)에 구비한 도금홀(2a)을 통해 하부로 돌출되게 하여, 그 돌출되는 부분을 입출력 단자로 이용하도록 한 것에 차이점이 있다. However, to be through-plated holes (2a) provided with the signal coupling member (320) to the substrate (2) of the lower projecting downward, the difference being that the use of a portion that protrudes to the input-output terminal.

도 23c에 나타낸 스택 패키지는, 도 22c의 BGA패키지(304) 2개를 적층한 것으로, 신호연결부재(320)의 설치는 위에서 설명한 도 23a와 동일하다. Stack package shown in Figure 23c, the stack that is also the BGA package 304 22c 2 of the dogs, the installation of the signal connection member 320 is the same as Figure 23a described above.

도 23d에 나타낸 스택 패키지는, 도 22a의 BGA패키지(302)와 도 22c의 BGA패키지(306)를 적층한 것으로, 하측에 위치하는 BGA패키지(306)의 기판(2)에만 신호 연결용 도금홀(2a)을 형성하여 신호연결부재(320)를 설치한 것이다. Stack package shown in Fig. 23d are, as a stacked BGA package 306 of Figure 22a of the BGA package 302 in FIG. 22c, only the substrate (2) of the BGA package 306, which is located in the lower plating for signal connection holes to form a (2a) is installed the signal connection member 320. 이 신호연결부재(320)는 상측의 BGA패키지(302)의 기판(2) 저면에 표면 실장되어 신호가 연결됨과 동시에 하측의 BGA패키지(306)의 기판(2)에 구비한 도금홀(2a)들을 통해 설치되어 신호가 연결된다. The signal connection member 320 is a plated hole (2a) provided on the substrate (2) of the substrate (2) surface-mounted, the signal is connected and at the same time, the BGA package 306 of the lower side to the bottom surface of the BGA package 302 of the upper the signal is connected is provided via.

도 23e에 나타낸 스택 패키지는, 도 22c의 BGA패키지(306) 2개를 적층한 것으로, 상기 신호연결부재(320)의 설치되는 위에서 설명한 도 23d와 동일하다. Stack package shown in Figure 23e, the stack that is also a BGA package (306) of 22c 2 dogs, the same as in Fig. 23d described above is installed in the signal connection member 320. 다만, 상기 신호연결부재(320)를 하측의 BGA패키지(306)에 구비된 기판(2)의 도금홀(2a)을 관통하여 돌출되게 설치한 것이 차이점이 있으며, 이 돌출되는 부분을 이용하여 입출력 단자로 활용한다. However, the signal connection member 320, and the cost is the difference between the through extrusion to be installed in the plating holes (2a) of the substrate (2) provided on the lower side of the BGA package 306, the input and output by using a portion in which the protrusion It is used as a terminal.

도 23f에 나타낸 스택 패키지는, 도 22c의 BGA패키지(306) 2개를 적층한 것으로, 신호연결부재(320)의 설치는 위에서 설명한 도 23d와 동일하다. A stack package shown in Fig. 23f is, that even laminating a BGA package (306) of 22c 2 dogs, installation of the signal connection member 320 is the same as Fig. 23d described above.

도 23g에 나타낸 스택 패키지는, 도 22a의 BGA패키지(302)와 도 22c의 BGA패키지(306)를 적층한 것으로, 상기 BGA패키지(302,306)에 구비되는 기판(2)에 각각 신호 연결용 도금홀(2a)을 형성하여 신호연결부재(320)를 설치한 것이다. Stack package shown in Figure 23g is that laminating a BGA package 306 of Figure 22a of the BGA package 302 in FIG. 22c, for each signal connected to the substrate (2) provided in the BGA package (302 306) plated holes to form a (2a) is installed the signal connection member 320. 이 신호연결부재(320)는 하측의 BGA패키지(306)에 구비한 기판(2)의 하면에 표면 실장됨과 동시에 도금홀(2a)들을 통해 설치된다. The signal connection member 320 is installed through the plated holes (2a) at the same time as surface-mounted on the lower surface of the substrate 2 provided with the BGA package 306 of the lower side. 즉, 상기 신호연결부재(320)는 적층된 패키지의 하부에서 상부로 삽입하는 형태로 설치된다. That is, the signal connection member 320 is provided in the form of inserts in the lower portion of the stacked package to the top.

도 23h에 나타낸 스택 패키지는, 도 22a의 BGA패키지(302) 2개를 적층한 것으로, 신호연결부재(320)는 앞에서 설명한 도 23g와 동일한 방법으로 설치된다. A stack package is illustrated in 23h, that is also laminated to two BGA package (302) of 22a, the signal connection member 320 is installed in the same manner as in Fig. 23g described earlier. 이러한 스택 패키지는 하부에 솔더볼이 설치되지 않음에 의해 상기 신호연결부재(320)가 입출력 단자로 이용된다. Such a stack package by the solder balls on the bottom does not install the signal connection member 320 is used to input and output terminals.

도 23i에 나타낸 스택 패키지는, 도 22c의 BGA패키지(306) 2개를 적층한 것으로, 신호연결부재(320)는 앞에서 설명한 도 23g와 동일한 방법에 의해 설치된다. Stack package shown in Figure 23i is that even laminating a BGA package (306) of 22c 2 dogs, the signal connection member 320 described earlier is provided in the same manner as in Fig. 23g.

도 23j에 나타낸 스택 패키지는, 도 22a의 BGA패키지(302)와 도 22c의 BGA패키지(306)를 적층한 것으로, 상기 신호연결부재(320)의 설치는 하측의 BGA패키지(306)에 구비된 기판(2)의 상면에는 표면 실장되고 상측의 BGA패키지(302)의 기판(2)은 관통하여 설치된다. The stack package shown in 23j is that Figure 22a stacked BGA package in FIG. 22c with a BGA package (302) (306), the installation of the signal connection member 320 is provided on the lower BGA package 306 the upper surface of the substrate 2 is provided with surface-mounted and a substrate (2) of the BGA package 302, the upper side is penetrated.

도 23k에 나타낸 스택 패키지는, 도 22c의 BGA패키지(306) 2개를 적층하여 구성한 것으로, 상기 신호연결부재(320)의 설치는 위에서 설명한 도 23j와 동일하다. A stack package shown in 23k is configured to be also stacked BGA package 306 of 22c 2 dogs, installation of the signal connection member 320 is the same as Fig. 23j described above.

도 23l에 나타낸 스택 패키지는, 도 22b의 BGA패키지(304)와 도 22c의 BGA패키지(306)를 적층하여 구성한 것으로, 상기 신호연결부재(320)의 하측은 하부에 적층되는 BGA패키지(306)의 기판(2)에는 상면에 접착되고, 상측은 적층되는 BGA패키 지들(304,306)의 사이에 위치되어 상부에 적층되는 BGA패키지(304)의 신호를 전달할 수 있게 절곡 형성된다. Stack package in Fig. 23l, the lower is the BGA package 306 is stacked on the lower portion of that constituted by the BGA package 306 in FIG. 22b of Figure 22c with the BGA package 304 is stacked, wherein the signal connection member 320 of the substrate (2) is bonded to the upper surface, the upper side is disposed between the BGA package fingers (304 306) to be laminated is bent able to deliver a signal of the BGA package 304 is stacked on top.

도 23m에 나타낸 스택 패키지는, 도 22c의 BGA패키지(306)과 도 22d의 BGA패키지(308)를 적층하여 구성한 것으로, 상기 신호연결부재(320)는 위에서 설명한 도 23l에 의한 방법으로 설치된다. A stack package shown in 23m is to be configured to Figure 22c laminated in the BGA package 306 and the BGA package 308 of Figure 22d, the signal connection member 320 is also installed in a manner according to 23l described above. 이때, 상기 신호연결부재(320)를 하부에 적층되는 BGA패키지(306)의 외측면에 밀착되게 절곡 형성하여 설치함이 좋다. At this time, the installation may also be formed bent to be in close contact with the outer surface of the BGA package 306 to be laminated to the signal connection member 320 to the bottom.

이와 같이 도 23a ~도 23m에 나타낸 스택 패키지들의 이외에도 도 22a ~도22d에 나타낸 BGA패키지들(302~308)을 이용한 다른 스택 패키지들의 구현도 가능하다. Thus Figure 23a ~ Fig are possible implementations of the other stack packages using the BGA package (302-308) shown in Figure 22a ~ 22d is also shown in addition to the stack of packages to 23m.

도 24는 본 발명에 따른 스택 패키지의 제12실시예를 나타낸 단면도이다. 24 is a cross-sectional view showing a twelfth embodiment of the stack package according to the present invention.

도면에 나타낸 본 발명에 따른 스택 패키지의 제12실시예, 도 22a ~도 22d의 BGA패키지들(302~308)들을 이용하여 적층하고, 이에 추가적인 제3회로기판(310)을 최하부에 위치되게 설치한 후 절곡 형성한 신호연결부재(320)를 이용하여 신호가 연결되게 한 것이다. Installation of claim 12 carried out of the stack package according to the present invention, and Figure 22a ~ laminated using the BGA package (302 ~ 308) of Figure 22d, this be located an additional third circuit substrate 310 at the bottom as shown in figure after one to make the signal connection with the bending form one signal connection member 320. 여기서, 상기 신호연결부재(320) 역시 전도성 금속 리드로서 일종의 리드프레임이다. Here, the signal connection member 320 is also a kind of a conductive metal lead frame leads.

이러한 제12실시예 역시 앞에서 설명한 제11실시예의 여러 예들에서와 같이 상기 제3회로기판(310) 및 BGA패키지들에 구비되는 기판(2)(도 1참조)에 선택적으로 신호 연결용 도금홀(2a)을 구비하여 절곡 형성한 신호연결부재(320)에 의해 신호가 연결되게 적층하여 구성한 스택 패키지이다. The 12th embodiment is also the third circuit board substrate (2) coated for selectively signaling connection (Fig. 1). Holes provided in the 310 and the BGA package, as in the eleventh embodiment described earlier example several examples ( 2a) a stack configured by stacking packages make the signal connected by a signal connection member 320 is bent to having a.

이와 같은 제12실시예에 따른 스택 패키지는, 상기 제3회로기판(310)의 저면 으로 입출력 단자로서 이용하기 위한 솔더볼(330)을 더 설치함이 좋다. In the stack package according to the twelfth embodiment has the same good, also the third circuit further solder balls 330 for use as input and output terminals to the bottom surface of the substrate 310, installation.

도 25a ~도 25m은 도 24표시의 스택 패키지의 변형예들을 나타낸 단면도이다. Figure 25a ~ Fig. 25m is a cross-sectional view showing a modified example of the stack of the package 24 shown.

도 25a ~도 25m에 나타낸 스택 패키지들은, 위에서 설명한 도 23a ~도 23m의 스택 패키지들과 유사한 구성을 갖는 것으로, 차이점으로는 적층된 패키지들의 최하부에 제2회로기판(310)을 더 설치한 것에 차이점이 있으며, 각각에 대한 변형예들에 대해서는 중복 설명을 피하기 위해 생략한다. Figure 25a ~ a stack package shown in 25m are, from above to have a configuration diagram 23a ~ Fig, similar to the stack of packages of 23m described above, as the difference between the is further provided a second circuit board 310 to the lowermost of the stacked package There are differences, as to the modification of each thereof will be omitted to avoid duplicate description.

따라서 본 발명에 따른 스택 패키지의 제12실시예 및 여러 변형예들은 도 22a ~도 22d의 BGA패키지들(302~308)과 제3회로기판(310)을 이용하여 도 25a ~ 도 25m에 도시하지 않은 형태의 다른 스택 패키지도 구현할 수 있다. Therefore, the 12th embodiment, and various modified examples are also 25a ~ to Figure 22a ~ using the BGA package of Fig. 22d (302 ~ 308) and the third circuit board 310 of the stack package according to the present invention is also not shown in 25m another stack of packages that form can also be implemented.

도 26a와 도 26b는 본 발명에 따른 스택 패키지의 제13실시예를 구현하기 위한 BGA패키지들을 나타낸 단면도이다. Figure 26a and Figure 26b is a cross-sectional view showing a BGA package for implementing a thirteenth embodiment of the stack package according to the present invention.

도 26a와 도 26b에 나타낸 도면은, 본 발명에 따른 스택 패키지의 제13실시예를 구현하기 위한 BGA패키지들(402,404)로써, 도 26a에 나타낸 BGA패키지(402)는 반도체 칩(412), 그 칩(412)이 실장되는 기판(414), 상기 기판(142)의 에지(Edge)부근에 인접하게 설치되어 하부로 돌출되는 전도성 금속 리드(420)를 포함하는 패키지이다. Figure 26a and Figure view showing the 26b is, as the BGA package (402 404) for implementing a thirteenth embodiment of the stack package according to the present invention, the BGA package 402 is shown in Figure 26a includes a semiconductor chip 412, that a package containing a chip 412, a substrate 414 is mounted, the edge (edge) conductive metallic lead 420 protrudes is provided adjacent to the vicinity to the lower surface of the substrate 142.

그리고 도 26b에 나타낸 BGA패키지(404)는 반도체 칩(412), 그 칩(412)이 실장되는 기판(414), 상기 기판(142)의 에지(Edge)부근에 인접하게 설치되어 상부로 돌출되는 전도성 금속 리드(420) 및 상기 기판(414)의 저면으로 입출력 단자인 솔 더볼(416)이 설치되어 있는 패키지이다. And BGA package 404 is shown in Figure 26b is provided adjacent to the vicinity of the edge (Edge) of the semiconductor chip 412, the chip 412, substrate 414, which is mounted, said substrate (142) that protrudes to the upper Sol deobol 416 inputs and outputs to the lower surface of the conductive metal lid 420 and the substrate 414, a package is provided.

도 27a ~도 27d는 도 26a ~도 26b표시의 BGA패키지들을 이용하여 구현한 본 발명에 따른 스택 패키지의 제13실시예를 각각 나타낸 단면도이다. Figure 27a ~ Fig. 27d is a cross-sectional view illustrating a thirteenth embodiment of the stack package according to the present invention implemented using the BGA package of FIG display 26a ~ Fig. 26b, respectively.

도 27a에 나타낸 스택 패키지는, 도 26a의 패키지(402)와 도 26b의 패키지(404)를 적층하여 구성한 것으로, 신호연결은 기판(414)의 상하부로 설치된 전도성 금속 리드(420)에 의해 연결된다. Stack package shown in Fig. 27a is to be configured by stacking the package 404 of the package 402 of FIG. 26a and FIG. 26b, the signal connection is connected by a conductive metal lead 420 is installed with the top and bottom of the substrate 414, .

도 27b에 나타낸 스택 패키지는, 도 26a의 패키지(402) 2개를 적층하여 구성한 것으로, 이때 상기 하부에 적층되는 패키지의 기판(414)에는 상부로 전도성 금속 리드(420a)가 설치되어 신호를 연결한다. Stack package shown in Fig. 27b is to be constructed by stacking the package (402), two in Fig. 26a, wherein the substrate 414 has a conductive metal lead to the upper part (420a) of the package to be laminated on the bottom is provided connecting the signal do. 즉, 하부에 적층되는 패키지의 기판(414)에는 상하부로 돌출되게 전도성 금속 리드들(420,420a)이 설치된다. That is, the substrate 414 of the package to be laminated on the bottom is provided with the conductive metal lead protruding to the upper and lower portions (420,420a).

도 27c에 나타낸 스택 패키지는, 도 27a의 스택 패키지에서 그 적층된 패키지들의 사이에 절연물질(430)을 더 설치한 것이다. A stack package shown in Fig. 27c is one in a stack in the package of Figure 27a further provided with an insulating material 430 between the stacking of the packages. 이 절연물질(430)에 의해 적층된 스택패키지의 견고한 고정력을 얻을 수 있다. A solid fixation of the stacked package by stacking the insulating material 430 can be obtained.

도 27d에 나타낸 스택 패키지는, 도 26a와 도 26b의 패키지를 다층으로 적층하여 구성한 것으로, 그 사이 사이에 위치하는 기판(414)들은 상하부로 돌출되는 전도성 금속 리드들(420,420a)이 설치되어 신호 연결이 되게 한다. A stack package shown in Fig. 27d are configured to be stacked with the package of Figure 26a Figure 26b in multiple layers, the substrate 414, which is located in between are installed a conductive metal lead which protrudes to the upper and lower portions (420,420a) signal It allows the connection.

도 28a ~도 28d는 본 발명에 따른 스택 패키지의 제14실시예를 구현하기 위한 BGA패키지들을 나타낸 단면도이다. Figure 28a ~ Fig. 28d is a cross-sectional view showing a BGA package for implementing a fourteenth embodiment of the stack package according to the present invention.

도면에 나타낸 제14실시예를 구현하기 위한 패키지들(502~508)은, 그 패키지들(502~508)에 구비된 기판(512)의 에지(Edge)부분에 인접되게 절곡 형성한 전도성 금속 리드(520)가 상기 기판(512)을 관통되게 설치되어 있는 것으로, 위 제13실시예를 구현하기 위한 BGA패키지들과 유사하다. The package for implementing the fourteenth embodiment shown in the figures (502-508) is that packages (502-508) a conductive metal lead-forming edge bent to be close to (Edge) portion of the substrate 512 having the 520 that is installed to be through the substrate 512, is similar to the BGA package for implementing a thirteenth embodiment above. 다만 전도성 금속 리드가 절곡되어 있다는 점에 차이점이 있다. However, there is a difference in that the conductive metal leads are bent.

도 29a ~도 29d는 도 28a ~도 28d표시의 BGA패키지들을 이용하여 구현한 본 발명에 따른 스택 패키지의 제14실시예를 각각 나타낸 단면도이다. Figure 29a ~ Fig. 29d is a cross-sectional view illustrating a fourteenth embodiment of the stack package according to the present invention implemented using the BGA package of FIG display 28a ~ 28d, respectively Fig.

도면에 나타낸 본 발명에 따른 스택 패키지의 제14실시예는, 도 28a ~도28d의 패키지들을 이용하여 적층 구성한 예들로써, 앞에서 설명한 제13실시예와 유사한 구성으로 적층된다. Embodiment 14 of the stack package according to the present invention shown in the drawings example, deulrosseo Figure 28a ~ Fig example in which the laminated using the package of the 28d, are stacked in the thirteenth embodiment and the configurations similar to those described earlier. 물론, 도 29a ~도 29d에 도시하지 않은 다른 형태로 패키지들을 배열 적층하여 스택 패키지를 구현할 수 있다. Of course, Figure 29a ~ can implement a stack package is also arranged stacked packages in different forms not shown in 29d.

도 30a ~도 30d는 본 발명에 따른 스택 패키지의 제15실시예를 구현하기 위한 BGA패키지들을 나타낸 단면도이다. Figure 30a ~ Fig. 30d is a cross-sectional view showing a BGA package for implementing a fifteenth embodiment of the stack package according to the present invention.

도면에 나타낸 제15실시예를 구현하기 위한 패키지들(602~608)은, 그 패키지들(602~608)에 구비된 기판(612)의 에지(Edge)에 절곡 형성한 전도성 금속 리드(620)가 설치된 것으로, 위 제14실시예를 구현하기 위한 BGA패키지들과 유사하다. The package for implementing the fifteenth embodiment shown in the figures (602-608) is that packages (602-608) of a conductive metal lead 620 bent to the edge (Edge) of the substrate 612 having the that is, it is similar to the BGA package for implementing a first embodiment 14 above, is installed. 다만 전도성 금속 리드가 기판(612)에 관통되지 않게 에지(Edge)에 접착되게 설치되어 있다는 점에서 차이점이 있다. However, there is a difference in that the conductive metal lead is installed to be adhered to the substrate does not pass through the 612 edge (Edge).

또한, 상기 기판(612)의 에지에 접착되게 설치되는 전도성 금속 리드(620)를 그 기판(612)의 상부 혹은 하부로 돌출될 수 있도록 길게 설치한 점에서도 차이가 있다. Further in, that a conductive metal lead 620 is installed to be attached to the edge of the substrate 612 is installed and hold so as to be projected to the upper or lower portion of the substrate 612 is different. 이와 같이 기판(612)의 상부 혹은 하부로 돌출되는 전도성 금속 리드(620)는 적층된 패키지들의 신호를 전달함은 물론 하부에 위치할 경우 입출력 단자로 이용 이 가능한 것으로, 상기 전도성 금속 리드(620)를 입출력 단자로 이용시에는 그 기판(612)의 저면에 설치되는 솔더볼은 설치하지 않아도 된다. Thus, as available in this input and output terminals when should of course be located at a lower transmission signals of a conductive metal lead 620 is a laminated package that projects into the top or bottom of the substrate 612, the conductive metal lead 620 a solder ball is provided on the bottom surface of the drive is that the substrate 612 to the input-output terminals is eliminated.

도 31a ~도 31d는 도 30a ~도 30d표시의 BGA패키지들을 이용하여 구현한 본 발명에 따른 스택 패키지의 제15실시예를 각각 나타낸 단면도이다. Figure 31a ~ Fig. 31d is a cross-sectional view illustrating a fifteenth embodiment of a stack package according to the present invention implemented using the BGA package of FIG display 30a ~ 30d, respectively Fig.

도면에 나타낸 본 발명에 따른 스택 패키지의 제15실시예는, 도 30a ~도30d의 패키지들을 이용하여 적층 구성한 예들로써, 앞에서 설명한 제14실시예와 유사한 구성으로 적층된다. The embodiment 15 of the stack package according to the present invention shown in the drawings example, deulrosseo FIG Example 30a ~ Fig configured by stacking the packages for 30d, it is stacked in the fourteenth embodiment and a structure that is similar to described above. 물론, 도 31a ~도 31d에 도시하지 않은 다른 형태로 패키지들을 배열하여 적층한 스택 패키지의 구현도 가능하다. Of course, not shown in Figure 31a ~ 31d also are possible implementation of a stack package stack by arranging the package to another.

도 32a ~도 32d는 본 발명에 따른 스택 패키지의 제16실시예를 구현하기 위한 BGA패키지들을 나타낸 단면도이다. Figure 32a ~ Fig. 32d is a cross-sectional view showing a BGA package for implementing a sixteenth embodiment of the stack package according to the present invention.

도면에 나타낸 제16실시예를 구현하기 위한 패키지들(702~708)은, 그 패키지들(702~708)에 구비되는 기판(712)의 에지(Edge) 부위에 도 32a와 같이 절곡 형성한 전도성 금속 리드(722)을 설치하거나 혹은 도 32c,도32와 같이 절곡되지 않은 평편한 전도성 금속 리드(724)를 설치하거나 혹은 도 32b와 같은 전도성 금속 리드가 설치되지 않은 통상의 패키지일 수 있다. The package for implementing the sixteenth embodiment shown in the figures (702-708) is a conductive bent as the packages (702-708) Figure 32a at the edge (Edge) region of the substrate 712 which is provided on It may be a conductive metal lead a normal package is not installed, such as a metal lid 722 and installed, or Fig. 32c, Fig. 32 is not bent, such as installing a flat conductive metal lid (724), or Figure 32b. 특히, 상기 절곡되지 않은 평평한 전도성 금속 리드(724)가 설치될 경우에는 도 32c와 같이 솔더볼(730)을 설치하거나 도 32d와 같이 솔더볼을 설치하지 않아도 된다. In particular, when the bending a flat conductive metal lid 724 not the installation is not necessary to install a solder ball as shown in FIG installing solder balls 730, or as shown in Figure 32c 32d.

도 33a ~도 33c는 도 32a ~도 32d표시의 BGA패키지들을 이용하여 구현한 본 발명에 따른 스택 패키지의 제16실시예를 각각 나타낸 단면도이다. Figure 33a ~ Fig. 33c is a sectional view showing a sixteenth embodiment of the stack package according to the present invention implemented using the BGA package of FIG display 32a ~ 32d, respectively Fig.

도면에 나타낸 본 발명에 따른 스택 패키지의 제16실시예는, 도 33a ~도33c 의 패키지들을 이용하여 적층 구성한 스택 패키지의 예들로써, 앞에서 설명한 패키지들을 적층하여 전도성 금속 리드에 의해 신호가 전달되게 하는 유사한 기능을 갖는다. The sixteenth embodiment of the stack package in accordance with the invention shown in the figures, deulrosseo example of a stack package configured laminated Figure 33a ~ using the package of FIG. 33c, by stacking the packages described earlier to make the signal transmitted by the conductive metal lead It has a similar function. 물론, 도 33a ~도 33c에 도시하지 않은 다른 형태로 패키지들을 배열하여 적층한 스택 패키지의 구현도 가능하다. Of course, not shown in Figure 33a ~ 33c also are possible implementation of a stack package stack by arranging the package to another.

위에서 설명한 바와 같이 본 발명에 따른 스택 패키지의 여러 실시예들은, 적층된 BGA패키지들의 신호를 연결하여 전달하기 위해 사용하는 신호연결부재로서 전도성 금속 리드(일명, 리드프레임) 혹은 골드 와이어를 이용하여 보다 따른 신호의 처리를 가능하게 한다. Various embodiments of a stack package according to the present invention, as described above examples, than by using a conductive metal lid (also known as lead frame) or gold wire as the signal coupling member that is used to transfer to connect the signals of the stacked BGA package It enables the processing according to the signal. 또한, 상기 전도성 금속 리드는 기판들에 구비하는 도금홀 혹은 패드에 설치하여 신호를 연결할 수 있게 한다. In addition, the conductive metal lead is to be connected to the signal installation to the plated holes or pads provided on the substrates.

이상 설명에서 알 수 있는 바와 같이 본 발명에 의하면, 스택 패키지의 두께를 낮출 수 있음과 아울러 BGA패키지들 간의 신호(Signal) 길이를 줄여 초고속(High Speed)용 스택 패키지의 제작을 가능하게 할 수 있는 효과가 있다. According to the present invention As can be seen from the above description, that could reduce the thickness of the stack of packages and as well by reducing the signal (Signal) length between the BGA package that may enable the fabrication of a stack package for high-speed (High Speed) there is an effect.

또한, 본 발명에 따른 스택 패키지는 외부에서 솔더링(soldering) 함에 의해 제조가 쉬우며 육안 검사가 용이하고, 대량 생산이 가능하여 제조 원가를 줄일 수 있는 장점이 있다. In addition, the stack package according to the invention has the advantage of reducing the manufacturing costs are said prepared by soldering (soldering) externally easy visual inspection is easy, and mass production is possible.

Claims (19)

  1. 적어도 2개의 제1,제2 BGA패키지들; At least two first and second BGA package;
    어느 일면에는 상기 제1 BGA패키지가 그리고 다른 일면에는 상기 제2 BGA패키지가 각각 실장되어 적층되며 회로패턴을 구비한 회로기판; One side has a circuit board of claim 1 wherein the BGA package and the other surface is laminated and mounted respectively the first BGA package 2 having a circuit pattern; And
    상기 제2 BGA패키지에는 신호 연결용 패드를 구비하여, 어느 일단은 상기 신호 연결용 패드에 본딩되고 다른 일단은 상기 회로기판의 회로패턴에 본딩되어 상기 제1,제2 BGA패키지들 상호간의 신호를 전달하도록 하는 신호연결부재를 포함하는 스택 패키지. And provided with the first pad, the signal connection 2 BGA package, which end is bonded to a pad for connecting the signal, and the other end is bonded to the circuit pattern of the circuit board a signal between the first, the 2 BGA package stack package including a signal coupling member to be passed.
  2. 제1항에 있어서, 상기 신호연결부재의 전 둘레에는 절연물질이 도포됨을 특징으로 하는 스택 패키지. The method of claim 1, wherein the stack package, characterized in that the insulating material is applied around the periphery of the signal connection member.
  3. 제1항에 있어서, 상기 신호연결부재는 골드 와이어 혹은 절곡 형성한 전도성 금속 리드 중에서 선택한 어느 하나로 이루어짐을 특징으로 하는 스택 패키지. The method of claim 1, wherein the signal connection member is a stack package, characterized by any one yirueojim selected from gold wire or a conductive metal lead bent.
  4. 제1항에 있어서, 상기 회로기판에는 회로패턴과 연결되는 신호 연결용 도금홀을 더 구비하여 상기 신호연결부재를 그 신호 연결용 도금홀에 삽입 후 본딩하여 연결한 것을 특징으로 하는 스택 패키지. The method of claim 1, wherein the stack of packages that further comprise a signal-plated hole for connection is connected to the circuit pattern to the circuit board of the signal coupling member, characterized in that the connection by bonding and then inserted into the plated holes for the signal connection.
  5. 적어도 2개의 제1,제2 BGA패키지들; At least two first and second BGA package;
    어느 일면에는 상기 제1 BGA패키지가 그리고 다른 일면에는 상기 제2 BGA패키지가 적층되며 회로패턴을 구비한 제1회로기판; One aspect, the first circuit board which is the first BGA package and the other side there is laminated a BGA package 2 wherein the circuit comprises a pattern;
    상기 제1회로기판에 적층된 제2 BGA패키지가 어느 일면에 표면실장 되며 회로패턴을 구비한 제2회로기판; A second circuit board by the second BGA package are laminated on the first circuit board and surface mount circuit having a pattern on one side;
    상기 제1,제2회로기판들에 구비된 회로패턴들에 양단부가 각각 본딩되어 상기 제1,제2 BGA패키지들 상호간의 신호를 전달하도록 하는 신호연결부재; Signal coupling member to the first and second circuit is a circuit both ends of the pattern provided on the substrates are respectively bonded to deliver a signal between the first and the second BGA package; And
    상기 제2회로기판의 저면에 설치하여 제1,제2 BGA패키지들의 신호를 외부로 입출력할 수 있게 하는 솔더볼을 포함하는 스택 패키지. Stack packages installed on a lower surface of the second circuit board comprising a solder ball that can be input and output signals of the first, the second BGA package to the outside.
  6. 제5항에 있어서, 상기 신호연결부재의 전 둘레에는 절연물질이 도포됨을 특징으로 하는 스택 패키지. The method of claim 5, wherein a stack package, characterized in that the insulating material is applied around the periphery of the signal connection member.
  7. 제5항에 있어서, 상기 신호연결부재는 골드 와이어 혹은 절곡 형성한 전도성 금속 리드 중에서 선택한 어느 하나로 이루어진 것을 특징으로 하는 스택 패키지. The method of claim 5, wherein the signal connection member is a stack package, characterized in that composed of one selected from gold wire or a conductive metal lead bent.
  8. 제5항에 있어서, 상기 제1,제2회로기판 중에서 어느 하나 혹은 양쪽 모두에는 회로패턴과 연결되는 신호 연결용 도금홀을 더 구비하고, 상기 신호연결부재를 그 신호 연결용 도금홀에 삽입 후 본딩하여 연결한 것을 특징으로 하는 스택 패키지. The method of claim 5, wherein the first and then insert any one or both in a second circuit board further comprising a plated hole for signal connection that is connected to the circuit pattern, and the signal connection member to the signal plated hole for connection a stack package, characterized in that the bonding to connect.
  9. 제5항에 의한 스택 패키지를 적어도 2개 이상 적층하고 그 적층된 사이에 설치하여 적층된 스택 패키지들의 신호를 연결하기 위한 신호 연결용 컨넥터를 더 포함하는 것을 특징으로 하는 스택 패키지. Claim 5, wherein a stack package, characterized in that the stack of laminating at least two or more packages containing the connectors for connection signal for connecting the signal of the stacked package stack installed in between the stacked further by.
  10. 에지(Edge)부위에 인접하게 신호 연결용 패드 혹은 신호 연결용 도금홀 중에서 어느 하나를 구비한 기판을 갖는 제1,제2 BGA패키지들; Edges of the first and 2 BGA package having a substrate having the one of a hole for plating (Edge) adjacent to the connecting pad region signal or signal connection; And
    상기 제1,제2 BGA패키지들을 적층하며 그 적층된 제1,제2 BGA패키지들의 신호를 연결하기 위해 상기 신호 연결용 패드에는 본딩되고 상기 신호 연결용 도금홀에는 삽입된 후 본딩되어 상기 제1,제2 BGA패키지들의 신호를 전달하도록 하는 전도성 금속 리드로 이루어진 신호연결부재를 포함하는 스택 패키지. The first and second stacking BGA packages, that is to connect the signals of the stacked first and second BGA packages, and bonding, the pads for the signal connections bonding after the insertion, the plated holes for the signal connected to the first stack package including a signal coupling member consisting of a first conductive metal lid to deliver signals of 2 BGA package.
  11. 제 10항에 있어서, 상기 적층된 제1,제2 BGA패키지들의 사이에는 절연성 물질이 더 삽입됨을 특징으로 하는 스택 패키지. 11. The method of claim 10, wherein the stacked first and among 2 BGA package stack package, characterized in that the insulating material is further inserted.
  12. 제 10항에 있어서, 상기 전도성 금속 리드는 기판의 상측 혹은 하측 중에서 선택한 어느 일측으로 돌출되게 절곡 형성한 것을 특징으로 하는 스택 패키지. 11. The method of claim 10, wherein the conductive metal lid stack package, characterized in that the bent protruding into any one selected from the upper or lower side of the substrate.
  13. 제 10항에 있어서, 상기 신호연결부재는 제1,제2 BGA패키지들에 각각 설치하고, 이 신호연결부재들이 서로 접착되어 신호를 전달할 수 있게 상기 제1,제2 BGA 패키지들을 적층한 것을 특징으로 하는 스택 패키지. 11. The method of claim 10, wherein the signal connection members are first, second, characterized in that each installation to the BGA package, and allows the signal connection members are bonded to each other to pass a signal laminating the first, the second BGA package, stack package of.
  14. 제 10항에 있어서, 상기 적층된 제1,제2 BGA패키지들의 최하단에 설치되며 그 제1,제2 BGA패키지들의 신호를 전달하기 위한 회로패턴과 그 회로패턴에 연결되는 신호 연결용 패드 혹은 신호 연결용 도금홀 중에서 어느 하나를 구비하여 상기 신호연결부재와 연결되어 신호를 전달되게 한 제3회로기판을 더 포함하는 것을 특징으로 스택 패키지. 11. The method of claim 10, wherein the laminated first, second, and installed at the bottom of the BGA package and the pad or the signal 1, the connection is connected to the circuit pattern and the circuit pattern for transmitting signals of the second BGA package, characterized in that the connection from the plated hole and provided with a one is connected to the signal coupling member further comprises a third circuit board to be passed the signal stack package.
  15. 제 14항에 있어서, 상기 제3회로기판의 저면에는 제1,제2 BGA패키지들의 신호를 외부로 입출력할 수 있게 한 솔더볼을 더 설치함을 특징으로 하는 스택 패키지. 15. The method of claim 14, the stack package, characterized in that the third circuit has a first bottom surface, a second further provided with a solder ball which can be input and output signals to the outside of the BGA package substrate.
  16. 신호 연결용 패드를 갖는 제2 BGA패키지들을 제공하는 단계; Step of providing the BGA package 2 having a signal connection pad;
    상기 제2 BGA패키지의 신호를 연결할 수 있는 회로패턴을 갖는 회로기판을 제공하는 단계; Providing a circuit board having a circuit pattern for connecting a signal of the first BGA package 2;
    상기 회로기판의 어느 일면에 접착제를 설치하여 상기 제2 BGA패키지를 소정 간격으로 부착하는 단계; Step by installing an adhesive to any surface of the circuit board to attach the BGA package of claim 2 at a predetermined interval;
    상기 제2 BGA패키지들의 신호 연결용 패드와 상기 회로기판의 회로패턴을 골드 와이어 혹은 절곡 형성한 전도성 금속 리드 중에서 선택한 어느 하나의 신호연결부재로서 연결하는 단계; The method comprising connecting the circuit pattern of the signal connection pad and the circuit substrate of the BGA package of claim 2 as one of the signal coupling member selected from a gold wire or a conductive metal lead bent;
    상기 제2 BGA패키지들이 부착된 회로기판의 반대 면에 새로운 제1 BGA패키지를 회로패턴과 전기적으로 연결되게 표면 실장하는 단계; Wherein the second surface-mounted BGA package so that new first electrically connected to the BGA package, the circuit pattern on the other side of the circuit board attachment; And
    상기 회로기판을 절단하여 낱개로 분리하는 단계를 포함하는 스택 패키지의 제조방법. Method of manufacturing a stack package comprising the step of individually separated by cutting the circuit board.
  17. 제 16항에 있어서, 상기 신호연결부재로서 연결하는 단계 후에는, 그 신호연결부재를 보호할 수 있게 절연물질로써 신호연결부재의 전 둘레를 도포하는 단계를 포함하는 것을 특징으로 하는 스택 패키지의 제조방법. 17. The method of claim 16, after the step of connecting, as the signal coupling member, producing a stack package comprising the steps of coating the entire circumference of the signal coupling member as the insulating material can protect the signal coupling member Way.
  18. 제2 BGA패키지들을 제공하는 단계; The method comprising: providing 2 BGA package;
    상기 제2 BGA패키지들의 신호를 연결할 수 있는 회로패턴을 갖는 제1회로기판을 제공하는 단계; Providing a first circuit board having a circuit pattern for connecting a signal of the second BGA package 2;
    상기 제1회로기판의 어느 일면에 접착제를 설치하여 상기 제2 BGA패키지을 소정 간격으로 부착하는 단계; Affixing by installing an adhesive to any surface of the first circuit board 2 to the first BGA paekijieul predetermined interval;
    상기 제2 BGA패키지들이 적층된 제1회로기판을 절단하여 낱개로 분리하는 단계; Step of individually cut and separated by the first circuit board are stacked the first BGA package 2;
    상기 제1회로기판이 부착된 제2 BGA패키지의 신호를 연결할 수 있는 회로패턴을 갖는 제2회로기판을 제공하는 단계; Providing a second circuit board having a circuit pattern for connecting a signal of the second BGA package, the first circuit board is attached;
    상기 제2회로기판의 어느 일면에 접착제를 설치하여 상기 제1회로기판이 부착된 제2 BGA패키지를 소정 간격으로 부착하는 단계; A step of installing an adhesive to any surface of the second circuit board attached to the second BGA package, the first circuit board is attached at a predetermined interval;
    상기 제1회로기판과 제2회로기판에 구비된 회로패턴들을 골드 와이어 혹은 절곡 형성한 전도성 금속 리드 중에서 선택한 어느 하나의 신호연결부재로서 연결하는 단계; The step of connecting the first circuit pattern provided on the circuit board and the second circuit board as one of the signal coupling member selected from a gold wire or a conductive metal lead bent;
    상기 제2 BGA패키지가 부착된 제1회로기판에 새로운 제1 BGA패키지를 회로패턴과 전기적으로 연결되게 표면 실장하는 단계; Wherein the second surface-mounted so BGA package is attached to the first circuit a new first BGA package to connect the circuit patterns and electrically to the substrate;
    상기 제2회로기판의 저면에 신호를 입출력 할 수 있게 솔더볼을 융착하는 단계; The step of fusing the solder balls can be input and output signals to the lower surface of the second circuit board; And
    상기 제2회로기판을 절단하여 낱개로 분리하는 단계를 포함하는 스택 패키지의 제조방법. Method of manufacturing a stack package comprising the step of cutting to separate individually the second circuit board.
  19. 제 18항에 있어서, 상기 신호연결부재로서 연결하는 단계 후에는, 그 신호연결부재를 보호할 수 있게 절연물질로써 신호연결부재의 전 둘레를 도포하는 단계를 포함하는 것을 특징으로 하는 스택 패키지의 제조방법. 19. The method of claim 18, after the step of connecting, as the signal coupling member, producing a stack package comprising the steps of coating the entire circumference of the signal coupling member as the insulating material can protect the signal coupling member Way.
KR1020050012297A 2004-11-11 2005-02-15 A stack semiconductor package and its manufacture method KR100658734B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040091946 2004-11-11
KR20040091946 2004-11-11

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/570,208 US20080203552A1 (en) 2005-02-15 2005-03-08 Stacked Package and Method of Fabricating the Same
PCT/KR2005/000645 WO2006088270A1 (en) 2005-02-15 2005-03-08 Stacked package and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20060044288A true KR20060044288A (en) 2006-05-16
KR100658734B1 KR100658734B1 (en) 2006-12-19

Family

ID=37149103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050012297A KR100658734B1 (en) 2004-11-11 2005-02-15 A stack semiconductor package and its manufacture method

Country Status (1)

Country Link
KR (1) KR100658734B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770934B1 (en) * 2006-09-26 2007-10-26 삼성전자주식회사 Semiconductor package and semiconductor system in package
WO2008150898A3 (en) * 2007-05-29 2009-02-12 Occam Portfolio Llc Electronic assemblies without solder and methods for their manufacture

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247423A (en) * 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
KR0134648B1 (en) * 1994-06-09 1998-04-20 김광호 Multi-chip package
KR100266693B1 (en) 1998-05-30 2000-09-15 김영환 Stackable ball grid array semiconductor package and fabrication method thereof
KR20010073345A (en) * 2000-01-14 2001-08-01 윤종용 Stack package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770934B1 (en) * 2006-09-26 2007-10-26 삼성전자주식회사 Semiconductor package and semiconductor system in package
US7902652B2 (en) 2006-09-26 2011-03-08 Samsung Electronics Co., Ltd. Semiconductor package and semiconductor system in package using the same
WO2008150898A3 (en) * 2007-05-29 2009-02-12 Occam Portfolio Llc Electronic assemblies without solder and methods for their manufacture

Also Published As

Publication number Publication date
KR100658734B1 (en) 2006-12-19

Similar Documents

Publication Publication Date Title
KR100546374B1 (en) Multi chip package having center pads and method for manufacturing the same
JP5572288B2 (en) Microelectronic component package and method therefor
US6486544B1 (en) Semiconductor device and method manufacturing the same, circuit board, and electronic instrument
USRE39628E1 (en) Stackable flex circuit IC package and method of making same
US6621169B2 (en) Stacked semiconductor device and method of producing the same
JP3685947B2 (en) Semiconductor device and manufacturing method thereof
US7279797B2 (en) Module assembly and method for stacked BGA packages
KR100626618B1 (en) Semiconductor chip stack package and related fabrication method
US4941033A (en) Semiconductor integrated circuit device
JP4703980B2 (en) Laminated ball grid array package and a manufacturing method thereof
US6738263B2 (en) Stackable ball grid array package
US7888185B2 (en) Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
US6731013B2 (en) Wiring substrate, semiconductor device and package stack semiconductor device
EP0729180B1 (en) Packaging multi-chip modules without wirebond interconnection
US7915718B2 (en) Apparatus for flip-chip packaging providing testing capability
US5627405A (en) Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer
US6069407A (en) BGA package using PCB and tape in a die-up configuration
US6545228B2 (en) Semiconductor device with a plurality of stacked boards and method of making
US6600221B2 (en) Semiconductor device with stacked semiconductor chips
KR970008356B1 (en) Semiconductor device
US6617695B1 (en) Semiconductor device and semiconductor module using the same
EP0575806A2 (en) Package for integrated circuit chips
US6297141B1 (en) Mounting assembly of integrated circuit device and method for production thereof
US7193306B2 (en) Semiconductor structure having stacked semiconductor devices
US5291062A (en) Area array semiconductor device having a lid with functional contacts

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee