JP2007208207A - 多層プリント配線板 - Google Patents

多層プリント配線板 Download PDF

Info

Publication number
JP2007208207A
JP2007208207A JP2006028799A JP2006028799A JP2007208207A JP 2007208207 A JP2007208207 A JP 2007208207A JP 2006028799 A JP2006028799 A JP 2006028799A JP 2006028799 A JP2006028799 A JP 2006028799A JP 2007208207 A JP2007208207 A JP 2007208207A
Authority
JP
Japan
Prior art keywords
transmission line
layer
wiring board
multilayer printed
plane layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006028799A
Other languages
English (en)
Inventor
Ippei Takahashi
一平 高橋
Akihiro Tanaka
顕裕 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aica Kogyo Co Ltd
Original Assignee
Aica Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aica Kogyo Co Ltd filed Critical Aica Kogyo Co Ltd
Priority to JP2006028799A priority Critical patent/JP2007208207A/ja
Publication of JP2007208207A publication Critical patent/JP2007208207A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】送信側伝送線路から受信側伝送線路に流れる伝送信号のACカップリング処理がなされる多層プリント配線板において、このACカップリング処理の機能を十分に発揮させることのできる多層プリント配線板を得る。
【解決手段】送信側伝送線路101及び受信側伝送線路102と第1べたプレーン層2との距離が0.25mm以下であり、また、第1べたプレーン層2において、電極パッド103、104及びチップコンデンサ105の直下の箇所に抜き部6を設けており、さらに、この抜き部6を設けることにより、電極パッド103及び104と第2べたプレーン層3との距離を0.5mm以上とする多層プリント配線板1である。
【選択図】図1

Description

この発明は多層プリント配線板に関する。詳しくは、送信側伝送線路及び受信側伝送線路と、送信側伝送線路に接続された電極パッドと、受信側伝送線路に接続された電極パッドと、が最上層に設けられているとともに、内層には、送信側伝送線路及び受信側伝送線路の直下の層に第1べたプレーン層と、第1プレーン層の下方の層に第2べたプレーン層と、が設けられており、さらに、電極パッドにチップコンデンサが実装されていて、このチップコンデンサにより、送信側伝送線路から受信側伝送線路に流れる伝送信号のACカップリング処理がなされる多層プリント配線板に関する。
ドライバなどの送信側からレシーバなどの受信側に伝送信号が送信される回路構成において、伝送信号の送信側のコモンモード電位と、受信側のコモンモード電位が異なる場合、受信側で信号を正しく認識できない場合がある。
そこで、送信側と受信側とを接続する伝送線路の途中にコンデンサを接続することにより、送信側から出力された伝送信号の直流成分が遮断され、伝送信号電位を受信側が必要とする電位に合わせることができ、受信側で伝送信号を正しく認識させることができる。このような処理をACカップリング処理という(ACカップリング処理の例としては、特許文献1参照)。
特開平05−136650号公報
図5及び図6は、多層プリント配線板100であって、この多層プリント配線板100は、最外層に送信側伝送線路101、受信側伝送線路102、送信側伝送線路101に接続された電極パッド103、受信側伝送線路102に接続された電極パッド104、及び、電極パッド103及び104に実装されたチップコンデンサ105と、が設けられている。また、内層においては、第1べたプレーン層106、及び、第2べたプレーン層107が設けられている。なお、以下に述べる、べたプレーン層とは、全面にべた状の導電層が形成された層をいう。
ここで、図5は、送信側伝送線路101及び受信側伝送線路102と、電極パッド103及び104と、チップコンデンサ105とを多層プリント配線板100の上面から見た図であり、図6は、この多層プリント配線板100をA−A線で切断した断面図である。また、この多層プリント配線板100は、送信側伝送線路101及び受信側伝送線路102の上にソルダーレジスト層が設けられている場合もある。
図6を参照すると、この多層プリント配線板100は4層構造であって、最上層に送信側伝送線路101及び受信側伝送線路102と、これらに接続された電極パッド103及び104とが設けられ、内層には、第1べたプレーン層106及び第2べたプレーン層107が設けられ、さらに、最下層に信号層108が設けられている。また、これら各層の間には、絶縁層109が設けられている。
図5を参照すると、この信号配線においては、送信部(図示せず)から送られてきた伝送信号が送信側伝送線路101及び電極パッド103を経てチップコンデンサ105を通過し、次いで、電極パッド104及び受信側伝送線路102を経て受信部(図示せず)に送られる。すなわち、図5に示す回路構成により、送信側と受信部との間で、伝送信号のACカップリング処理がなされるものである。
図7は、図5に示す信号配線の等価回路図である。また、図8は、図7に示す等価回路を図6の中に記載した図であって、その要所を拡大して示した図である。詳しくは、この回路は、チップコンデンサ105の容量110、チップコンデンサ105の自己インダクタンス111、電極パッド103、電極パッド103と第1べたプレーン層106との間に生じる寄生容量112、電極パッド104、及び、電極パッド104と第1べたプレーン層106との間に生じる寄生容量113を含むものである。
この回路への入力電圧をV、出力電圧をV、入力インピーダンスをZ、寄生容量112及び113の総容量をC、チップコンデンサ105の容量110をC、チップコンデンサ105の自己インダクタンス111をL、伝送信号の角周波数をω(rad/s)とすると、この回路の電圧比は、下記式により表すことができる。
また、この回路の減衰係数αは、下記式により表すことができる。なお、この対数の底は10である。
電極パッド103及び104の寄生容量112及び113が大きいほど、また、伝送信号の角周波数が高いほど減衰係数αが大きくなり、この回路を流れる伝送信号の減衰が大きくなる。また、高い周波数領域では伝送信号の減衰が著しいため、上記の回路においては、電極パッド103の寄生容量112、及び、電極パッド104の寄生容量113ができるかぎり小さいことが望ましい。
上記の回路においては、電極パッド103及び104の寸法を小さくすることにより、寄生容量112及び113を小さくすることができる。しかし、電極パッド103及び104の寸法は、チップコンデンサ105のサイズによって決定されるので、必ずしも寸法を小さくさせられない場合がある。
また、電極パッド103及び104の寄生容量112及び113は、電極パッド103及び104と、第1べたプレーン層106との層間距離を大きくすれば、小さくなる。しかし、この層間距離は、多層プリント配線板100の厚み設定により決定されるので、必ずしも大きくさせることができない場合がある。
さらに、この層間距離を長くすると、必然的に送信側伝送線路101及び受信側伝送線路102と、第1べたプレーン層106との距離も長くなるので、送信側伝送線路101及び受信側伝送線路102の特性インピーダンスを所望の値(例えば50Ω)に整合させるために、送信側伝送線路101及び受信側伝送線路102の幅を太くしなければならない場合もあり、高密度の配線ができなくなることもある。
よって、本発明は、送信側伝送線路及び受信側伝送線路と、送信側伝送線路に接続された電極パッドと、受信側伝送線路に接続された電極パッドと、が最上層に設けられているとともに、内層には、送信側伝送線路及び受信側伝送線路の直下の層に第1べたプレーン層と、第1プレーン層の下方の層に第2べたプレーン層と、が設けられており、さらに、電極パッドにチップコンデンサが実装されていて、このチップコンデンサにより、送信側伝送線路から受信側伝送線路に流れる伝送信号のACカップリング処理がなされる多層プリント配線板において、このACカップリング処理の機能を十分に発揮させることのできる多層プリント配線板を得ることを課題とする。
上記課題を解決するための請求項1に記載の発明は、送信側伝送線路及び受信側伝送線路と、送信側伝送線路に接続された電極パッドと、受信側伝送線路に接続された電極パッドと、が最上層に設けられているとともに、内層には、送信側伝送線路及び受信側伝送線路の直下の層に第1べたプレーン層と、第1プレーン層の下方の層に第2べたプレーン層と、が設けられており、さらに、電極パッドにチップコンデンサが実装されていて、このチップコンデンサにより、送信側伝送線路から受信側伝送線路に流れる伝送信号のACカップリング処理がなされる多層プリント配線板である。
詳しくは、この多層プリント配線板は、送信側伝送線路及び受信側伝送線路と第1べたプレーン層との距離が0.25mm以下であり、また、第1べたプレーン層において、電極パッド及びチップコンデンサの直下の箇所に抜き部を設けており、さらに、この抜き部を設けることにより、電極パッドと第2べたプレーン層との距離を0.5mm以上とする多層プリント配線板である。
本発明の請求項1に記載の多層プリント配線板は、送信側伝送線路及び受信側伝送線路と第1べたプレーン層との距離を0.25mm以下とすることにより、送信側伝送線路及び受信側伝送線路の特性インピーダンスを所望の値に設定できるとともに、第1べたプレーン層において、電極パッド及びチップコンデンサの直下の箇所に抜き部を設け、さらに、この抜き部を設けることにより、電極パッドと第2べたプレーン層との距離を0.5mm以上とすることにより、電極パッドと第2べたプレーン層とに生じる寄生容量を十分に小さくさせることができる。そのため、電極パッドにおける伝送信号の減衰が抑制され、チップコンデンサによるACカップリング処理の機能を十分に発揮させることができるという効果がある。
以下に、本発明の実施形態を、図面を参照して説明する。なお、以下の説明では、異なる図面における同一の構成については同一の符号を記している場合がある。
(第1実施形態)
第1実施形態の多層プリント配線板1は、図5に記載の多層プリント配線板100と同一の構成の送信側伝送線路101と、受信側伝送線路102と、電極パッド103及び104と、チップコンデンサ105とを有し、これらを多層プリント配線板1の上面から見た図は、図5と同一である。また、図1は、第1実施形態の多層プリント配線板1を図5のA−A線に相当する線で切断した部分断面図である。
図1を参照すると、この多層プリント配線板1は4層構造であって、最上層に送信側伝送線路101及び受信側伝送線路102と、電極パッド103及び104と、が設けられているとともに、電極パッド103及び104にチップコンデンサ105が実装されている。また、内層に、送信側伝送線路101及び受信側伝送線路102の直下の層に、抜き部6を設けた第1べたプレーン層2と、この第1べたプレーン層2の下方の層に第2べたプレーン層3が設けられている。さらに、最下層には、信号層4が設けられており、これら各層の間には、絶縁層5が設けられている。ここで、図2は、抜き部6及び抜き部6の周辺の第1べたプレーン層2を多層プリント配線板1の上面から見た図である。
送信側伝送線路101及び受信側伝送線路102と、第1べたプレーン層2との距離を0.25mm以下とし、さらに、第1べたプレーン層2において、電極パッド103、電極パッド104及びチップコンデンサ105の直下の箇所に抜き部6を設けている。そして、この抜き部6を設けていることにより、電極パッド103及び104と第2べたプレーン層3との距離を0.5mm以上としている。
電極パッド103及び104と、第2べたプレーン層3との間に生じる寄生容量は、電極パッド103及び104と第2べたプレーン層3との距離に依存し、この距離は、抜き部6の大きさに左右される。この抜き部6の大きさは、電極パッド103及び104と第2べたプレーン層3との直線距離が、電極パッド103または104から第1べたプレーン層2までの直線距離よりも大きくなるよう設定することが望ましい。
また、電極パッド103及び104の寄生容量を小さくするために、絶縁層5は、誘電率が小さいものを使用するのが望ましい。この場合、複数存在する絶縁層5において、一部だけを誘電率の低いものとしてもよい。
さらに、チップコンデンサ105は、電極パッド103及び104の寸法を小さくするため、またさらに、このチップコンデンサ105の自己インダクタンス111を小さくするため、できるだけ小さいサイズ、例えば、0603サイズなどのパッケージを使用することが望ましい。また、チップコンデンサ105の容量110は、用途に合わせ、設定条件の中でなるべく低いものを採用することが望ましい。寄生成分(ESL:等価直列インダクタンスや、ESR:等価直列抵抗)低減のため、コンデンサの長手方向と短手方向をひっくり返したLW逆転型チップコンデンサ(0816サイズなど)を使用することも有効な手段である。
(第2実施形態)
第2実施形態の多層プリント配線板10は、第1実施形態の多層プリント配線板1を6層構造としたものであって、最上層の構成は第1実施形態の多層プリント配線板1と同一であるため、説明を省略する。
図3は、第2実施形態の多層プリント配線板10を図5のA−A線に相当する線で切断した部分断面図である。図3を参照すると、この多層プリント配線板10は6層構造であって、最上層に送信側伝送線路101及び受信側伝送線路102と、電極パッド103及び104とが形成されており、電極パッド103及び104にチップコンデンサ105が実装されている。
また、この多層プリント配線板10は、内層に、第1べたプレーン層11と、中間べたプレーン層12及び13と、第2べたプレーン層14と、を有し、最下層に信号層4が形成されており、これら各層の間には、絶縁層5が設けられている。さらに、第1べたプレーン層11、中間べたプレーン層12及び13には、抜き部6が設けられている。
本発明の実施例として、第1実施形態の多層プリント配線板1において、送信側伝送線路101及び受信側伝送線路102と第1べたプレーン層2との距離を0.12mm、電極パッド103及び104と第2べたプレーン層3との距離を1.5mmとした多層プリント配線板1(以下、単に実施例と記載する)を製作し、電極パッド103及び104にチップコンデンサ105を実装した。電極パッド103及び104の寸法は0.9mm×0.9mmとし、チップコンデンサ105は1608サイズとした。
また、比較例として、図5及び図6に記載の多層プリント配線板100において、送信側伝送線路101及び受信側伝送線路102と、第1べたプレーン層106との距離を0.12mmとした多層プリント配線板100(以下、単に比較例と記載する)を製作し、電極パッド103及び104にチップコンデンサ105を実装した。電極パッド103及び104のサイズと、チップコンデンサ105のサイズは実施例のものと同一である。
そして、これら実施例及び比較例に対しておいて、送信側伝送線路101に高周波の伝送信号を周波数を変えて流し、伝送信号の周波数に対する伝送信号の減衰係数αを測定した。
図4は、これら実施例及び比較例における伝送信号の減衰を示す図である。この図4からわかるように、伝送信号の周波数が4GHz付近までは、実施例及び比較例ともに、減衰係数は、ほぼ同じである。しかし、伝送信号の周波数が4GHzを超えると、比較例の減衰係数の方が大きくなっており、実施例は、伝送信号の減衰が抑制されていることがわかる。
第1実施形態の多層プリント配線板を図5のA−A線に相当する線で切断した部分断面図。 抜き部及び抜き部の周辺の第1べたプレーン層を多層プリント配線板の上面から見た図。 第2実施形態の多層プリント配線板の部分断面図。 実施例及び比較例における伝送信号の減衰を示す図。 伝送線路、電極パッド及びチップコンデンサを多層プリント配線板の上面から見た図。 図5に示す多層プリント配線板をA−A線で切断した断面図。 図5に示す回路構成の等価回路図。 図7に示す等価回路を図6の中に記載した要所拡大図。
符号の説明
1 多層プリント配線板
2 第1べたプレーン層
3 第2べたプレーン層
4 信号層
5 絶縁層
6 抜き部
10 多層プリント配線板
11 第1べたプレーン層
12 中間べたプレーン層
13 中間べたプレーン層
14 第2べたプレーン層
100 多層プリント配線板
101 送信側伝送線路
102 受信側伝送線路
103 電極パッド
104 電極パッド
105 チップコンデンサ
106 第1べたプレーン層
107 第2べたプレーン層
108 信号層
109 絶縁層
110 チップコンデンサの容量
111 チップコンデンサの自己インダクタンス
112 寄生容量
113 寄生容量

Claims (1)

  1. 送信側伝送線路及び受信側伝送線路と、上記送信側伝送線路に接続された電極パッドと、上記受信側伝送線路に接続された電極パッドと、が最上層に設けられているとともに、内層には、上記送信側伝送線路及び上記受信側伝送線路の直下の層に第1べたプレーン層と、上記第1プレーン層の下方の層に第2べたプレーン層と、が設けられており、さらに、上記電極パッドにチップコンデンサが実装されていて、上記チップコンデンサにより、上記送信側伝送線路から上記受信側伝送線路に流れる伝送信号のACカップリング処理がなされる多層プリント配線板であって、上記多層プリント配線板は、上記送信側伝送線路及び上記受信側伝送線路と上記第1べたプレーン層との距離が0.25mm以下であり、また、上記第1べたプレーン層において、上記電極パッド及び上記チップコンデンサの直下の箇所に抜き部を設けており、さらに、上記抜き部を設けることにより、上記電極パッドと上記第2べたプレーン層との距離を0.5mm以上とすることを特徴とする多層プリント配線板。
JP2006028799A 2006-02-06 2006-02-06 多層プリント配線板 Pending JP2007208207A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006028799A JP2007208207A (ja) 2006-02-06 2006-02-06 多層プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006028799A JP2007208207A (ja) 2006-02-06 2006-02-06 多層プリント配線板

Publications (1)

Publication Number Publication Date
JP2007208207A true JP2007208207A (ja) 2007-08-16

Family

ID=38487373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006028799A Pending JP2007208207A (ja) 2006-02-06 2006-02-06 多層プリント配線板

Country Status (1)

Country Link
JP (1) JP2007208207A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015162768A1 (ja) * 2014-04-24 2015-10-29 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017027721A (ja) * 2015-07-21 2017-02-02 日立金属株式会社 コネクタ付きケーブル
JP2017183638A (ja) * 2016-03-31 2017-10-05 Ritaエレクトロニクス株式会社 多層プリント配線板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147521A (ja) * 1993-11-24 1995-06-06 Hitachi Ltd 高周波素子の実装基板
JP2003298204A (ja) * 2002-03-29 2003-10-17 Fujitsu Ltd 部品の実装構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147521A (ja) * 1993-11-24 1995-06-06 Hitachi Ltd 高周波素子の実装基板
JP2003298204A (ja) * 2002-03-29 2003-10-17 Fujitsu Ltd 部品の実装構造

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015162768A1 (ja) * 2014-04-24 2015-10-29 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN106233461A (zh) * 2014-04-24 2016-12-14 瑞萨电子株式会社 半导体装置及其制造方法
JPWO2015162768A1 (ja) * 2014-04-24 2017-04-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10056323B2 (en) 2014-04-24 2018-08-21 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
CN106233461B (zh) * 2014-04-24 2019-03-15 瑞萨电子株式会社 半导体装置及其制造方法
US10304768B2 (en) 2014-04-24 2019-05-28 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
JP2017027721A (ja) * 2015-07-21 2017-02-02 日立金属株式会社 コネクタ付きケーブル
JP2017183638A (ja) * 2016-03-31 2017-10-05 Ritaエレクトロニクス株式会社 多層プリント配線板

Similar Documents

Publication Publication Date Title
US8309863B2 (en) Printed wiring board
KR101013537B1 (ko) 적층 커패시터들의 배선 구조
US8199522B2 (en) Printed circuit board
EP3242535A2 (en) Printed circuit board design for high speed application
KR100726458B1 (ko) 기판조립체
CN102548185B (zh) 印刷电路板
US10270419B2 (en) Diplexer
JP2006216622A (ja) 積層コンデンサ
US7851709B2 (en) Multi-layer circuit board having ground shielding walls
US7745737B2 (en) Printed circuit board having vias
JP2009055019A (ja) 多層基板、半導体集積回路用パッケージ基板及び半導体集積回路実装用プリント配線板
JP2007208207A (ja) 多層プリント配線板
US7035082B2 (en) Structure of multi-electrode capacitor and method for manufacturing process of the same
JP2013030528A (ja) 形成キャパシタ内蔵型多層プリント配線板
JP2008262943A (ja) 回路基板および差動伝送機器
US6252760B1 (en) Discrete silicon capacitor
US11696399B2 (en) Circuit board
US7248134B2 (en) Inductor and capacitor formed of build-up vias
JP3799949B2 (ja) プリント基板
JP2009010273A (ja) プリント配線板の電源ノイズフィルタ構造
US20080072204A1 (en) Layout design of multilayer printed circuit board
US11395401B1 (en) Printed circuit board structure and method for improved electromagnetic compatibility performance
JP5073532B2 (ja) 複合コンデンサ、その実装基板、及び電子機器
JP5196546B2 (ja) 多層基板
JP2007324221A (ja) プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110506

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110922