JP2007207376A - Nonvolatile storage device and memory controller - Google Patents
Nonvolatile storage device and memory controller Download PDFInfo
- Publication number
- JP2007207376A JP2007207376A JP2006026717A JP2006026717A JP2007207376A JP 2007207376 A JP2007207376 A JP 2007207376A JP 2006026717 A JP2006026717 A JP 2006026717A JP 2006026717 A JP2006026717 A JP 2006026717A JP 2007207376 A JP2007207376 A JP 2007207376A
- Authority
- JP
- Japan
- Prior art keywords
- ecc
- data
- memory
- nonvolatile memory
- added
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
本発明は、フラッシュメモリ等の不揮発性メモリを搭載した不揮発性記憶装置および、その不揮発性記憶装置に用いるメモリコントローラに関する。 The present invention relates to a nonvolatile memory device equipped with a nonvolatile memory such as a flash memory, and a memory controller used for the nonvolatile memory device.
近年、不揮発性メモリを搭載した不揮発性記憶装置であるメモリーカードは、デジタルカメラや携帯電話の記憶媒体として市場を拡大している。このメモリーカードは、デジタルカメラの高画素化や携帯電話での動画記録等の用途へ向け、さらなる大容量化の拡がりを見せている。 In recent years, a memory card, which is a nonvolatile storage device equipped with a nonvolatile memory, has expanded its market as a storage medium for digital cameras and mobile phones. This memory card is expanding its capacity even further for applications such as higher pixel count of digital cameras and video recording on mobile phones.
不揮発性メモリを大容量化するための手段としてプロセスルールのシュリンクがある。これは、プロセスルールをシュリンクすることでメモリ容量を増加するものであるが、その際に、以前のプロセスと同等の信頼性を保つことが難しい。また別の手段としてメモリセルの多値化がある。メモリセルを多値化することで記憶できる情報量は増えるが、一つのメモリセルの状態をより細かく制御する必要があるため、やはり信頼性を保つことが難しい。 As a means for increasing the capacity of the nonvolatile memory, there is a process rule shrink. This is to increase the memory capacity by shrinking the process rule, but at that time, it is difficult to maintain the same reliability as the previous process. Another means is multilevel memory cells. By increasing the number of memory cells, the amount of information that can be stored increases. However, since it is necessary to control the state of one memory cell in more detail, it is still difficult to maintain reliability.
一方、不揮発性記憶装置のメモリコントローラには、誤り訂正を行うECC回路が内蔵されており、不揮発性メモリの大容量化に対し、ECC回路の誤り訂正機能を強化することで、信頼性の低下に対応している(特許文献1参照)。
しかし、上記のような従来の対応方法では、不揮発性記憶装置に搭載される不揮発性メモリの種類に応じてECC回路の誤り訂正機能を変更する必要があるため、不揮発性メモリの種類が増えた場合に、搭載する不揮発性メモリの信頼性の程度に応じて異なるコントローラが必要となり、設計コストや生産コストが増大するという課題があった。 However, in the conventional method as described above, since the error correction function of the ECC circuit needs to be changed according to the type of the nonvolatile memory mounted in the nonvolatile memory device, the number of types of the nonvolatile memory has increased. In some cases, different controllers are required depending on the degree of reliability of the nonvolatile memory to be mounted, and there is a problem that design cost and production cost increase.
上記課題を解決するために、本発明の第1の不揮発性記憶装置は、
データを格納する不揮発性メモリと、データを前記不揮発性メモリに書き込み、または前記不揮発性メモリに格納されたデータを読み出すメモリコントローラとを備えた不揮発性記憶装置であって、
前記メモリコントローラは、
誤り訂正能力の異なる複数のECC回路と、
前記不揮発性メモリの種類と前記複数のECC回路との対応関係を示す情報を格納したECCテーブルとを備え、
前記メモリコントローラは、前記ECCテーブルによって前記不揮発性メモリの種類に対応したECC回路を選択し、
(a)前記不揮発性メモリにデータを書き込む際には、前記選択したECC回路を用いて、単位サイズのデータにECC符号を付加し、
(b)前記不揮発性メモリからデータを読み出す際には、前記選択したECC回路を用いて、ECC符号が付加された単位サイズのデータの誤り訂正を行う
ことを特徴とする。
In order to solve the above problem, the first nonvolatile memory device of the present invention provides:
A non-volatile storage device comprising: a non-volatile memory that stores data; and a memory controller that writes data to the non-volatile memory or reads data stored in the non-volatile memory,
The memory controller is
A plurality of ECC circuits having different error correction capabilities;
An ECC table storing information indicating a correspondence relationship between the type of the nonvolatile memory and the plurality of ECC circuits;
The memory controller selects an ECC circuit corresponding to the type of the nonvolatile memory according to the ECC table,
(A) When writing data to the nonvolatile memory, an ECC code is added to the unit size data using the selected ECC circuit;
(B) When reading data from the non-volatile memory, the selected ECC circuit is used to perform error correction of unit size data to which an ECC code is added.
また本発明の第2の不揮発性記憶装置は、
データを格納する不揮発性メモリと、データを前記不揮発性メモリに書き込み、または前記不揮発性メモリに格納されたデータを読み出すメモリコントローラとを備えた不揮発性記憶装置であって、
前記メモリコントローラは、
誤り訂正を行うECC回路と、
前記不揮発性メモリの種類とECC符号を付加するデータサイズとの対応関係を示す情報を格納したECCテーブルとを備え、
前記メモリコントローラは、前記ECCテーブルによって前記不揮発性メモリの種類に対応したデータのサイズを選択し、
(a)前記不揮発性メモリにデータを書き込む際には、前記ECC回路を用いて、前記選択したサイズのデータにECC符号を付加し、
(b)前記不揮発性メモリからデータを読み出す際には、前記ECC回路を用いて、前記選択したサイズのデータにECC符号が付加されたデータの誤り訂正を行う
ことを特徴とする。
The second nonvolatile memory device of the present invention is
A non-volatile storage device comprising: a non-volatile memory that stores data; and a memory controller that writes data to the non-volatile memory or reads data stored in the non-volatile memory,
The memory controller is
An ECC circuit for error correction;
An ECC table storing information indicating the correspondence between the type of the nonvolatile memory and the data size to which the ECC code is added;
The memory controller selects a data size corresponding to the type of the nonvolatile memory according to the ECC table,
(A) When writing data to the nonvolatile memory, an ECC code is added to the data of the selected size using the ECC circuit;
(B) When reading data from the non-volatile memory, the ECC circuit is used to perform error correction of data in which an ECC code is added to the data of the selected size.
また本発明の第3の不揮発性記憶装置は、
データを格納する不揮発性メモリと、データを前記不揮発性メモリに書き込み、または前記不揮発性メモリに格納されたデータを読み出すメモリコントローラとを備えた不揮発性記憶装置であって、
前記メモリコントローラは、
誤り訂正能力の異なる複数のECC回路と、
前記不揮発性メモリの種類と前記複数のECC回路との対応関係を示す第1の情報および、前記不揮発性メモリの種類とECC符号を付加するデータサイズとの対応関係を示す第2の情報を格納したECCテーブルとを備え、
前記メモリコントローラは、前記第1の情報によって前記不揮発性メモリの種類に対応したECC回路を選択し、さらに、前記第2の情報によって前記不揮発性メモリの種類に対応したデータのサイズを選択し、
(a)前記不揮発性メモリにデータを書き込む際には、前記選択したECC回路を用いて、前記選択したサイズのデータにECC符号を付加し、
(b)前記不揮発性メモリからデータを読み出す際には、前記選択したECC回路を用いて、ECC符号が付加された前記選択したサイズのデータの誤り訂正を行うことを特徴とする。
The third nonvolatile memory device of the present invention is
A non-volatile storage device comprising: a non-volatile memory that stores data; and a memory controller that writes data to the non-volatile memory or reads data stored in the non-volatile memory,
The memory controller is
A plurality of ECC circuits having different error correction capabilities;
First information indicating a correspondence relationship between the type of the nonvolatile memory and the plurality of ECC circuits, and second information indicating a correspondence relationship between the type of the nonvolatile memory and a data size to which an ECC code is added are stored. An ECC table,
The memory controller selects an ECC circuit corresponding to the type of the nonvolatile memory based on the first information, and further selects a data size corresponding to the type of the nonvolatile memory based on the second information,
(A) When writing data to the nonvolatile memory, an ECC code is added to the data of the selected size using the selected ECC circuit;
(B) When reading data from the non-volatile memory, the selected ECC circuit is used to perform error correction of the selected size data to which an ECC code is added.
本発明の第1、第2または第3の不揮発性記憶装置において、前記不揮発性メモリとしてフラッシュメモリを用いることが好ましい。 In the first, second or third nonvolatile memory device of the present invention, a flash memory is preferably used as the nonvolatile memory.
また本発明は、上記第1、第2または第3の不揮発性記憶装置の構成要素であるメモリコントローラも含む。 The present invention also includes a memory controller that is a component of the first, second, or third nonvolatile memory device.
本発明によれば、設計コストや生産コストを増大させることなく、信頼性レベルの異なる様々な種類の不揮発性メモリに対応可能な不揮発性記憶装置を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the non-volatile memory | storage device which can respond to various kinds of non-volatile memories from which a reliability level differs can be provided, without increasing a design cost and a production cost.
以下、本発明の不揮発性記憶装置について図面を参照して説明する。 The nonvolatile memory device of the present invention will be described below with reference to the drawings.
(実施の形態1)
図1は本発明の実施の形態1における不揮発性記憶装置のブロック図である。
図1において、101は不揮発性記憶装置であるメモリーカード、102はメモリーカード101に対してデータの読み書きを行うホスト、103は、メモリーカード101に内蔵され、ホスト102から転送されたデータを格納するフラッシュメモリ、104は、メモリーカード101に内蔵され、ホスト102から転送されたデータをフラッシュメモリ103に書き込み、またフラッシュメモリ103に格納されたデータを読み出してホスト102に転送するメモリコントローラであり、フラッシュメモリ103の制御と共にホスト102との間のインターフェースを行う。
(Embodiment 1)
FIG. 1 is a block diagram of a nonvolatile memory device according to Embodiment 1 of the present invention.
In FIG. 1, 101 is a memory card which is a non-volatile storage device, 102 is a host for reading / writing data from / to the
105および106は、フラッシュメモリ103に読み書きするデータの誤り訂正を行う3ビットECC回路および6ビットECC回路、107はECCテーブルである。
ECCテーブル107には、フラッシュメモリ103の種類と誤り訂正能力の異なる複数のECC回路との対応関係を示す情報、具体的には、メモリコントローラ104が制御することが可能な、信頼性の異なる複数種類のフラッシュメモリ103に対し、ECC回路105および106のうちいずれのECC回路を用いて誤り訂正を行うかを示す情報が格納されている。
The ECC table 107 includes information indicating the correspondence between the type of
以下、メモリーカード101の動作について説明する。
メモリコントローラ104は、メモリーカード101に電源が投入された後、最初に、フラッシュメモリ103にアクセスしてフラッシュメモリの種類に関する情報を読み出し、フラッシュメモリの種類を判別する。
Hereinafter, the operation of the
After the power to the
次に、この判別結果に基づき、ECCテーブル107に格納された情報から、フラッシュメモリ103に対応したECC回路として、3ビットECC回路105および6ビットECC回路106のいずれかを選択する。メモリコントローラ104は、電源投入後に一度この処理によってECC回路を選択した後、電源が印加され続けている期間は、同じECC回路を使用し続ける。
Next, based on the determination result, either the 3-
図2(A)と(B)は、それぞれ3ビットECC回路105と6ビットECC回路106を使用したときのフラッシュメモリ103における、データと対応するECC符号の構成を示した図である。
FIGS. 2A and 2B are diagrams showing the configuration of ECC codes corresponding to data in the
ホスト102は、メモリーカード101に対しセクターと呼ばれる512Bの単位でデータを読み書きするが、メモリコントローラ104は、セクター単位でECC符号を付加した後に、フラッシュメモリ103へのデータの読み書きを行っている。
The
図2(A)では、セクターに対して3ビット訂正ECC符号を付加している。メモリメモリコントローラ104が、ECCテーブル107に格納された情報から、フラッシュメモリ103の種別に適したECC回路が3ビット訂正であると判断したときに、このような構成をとる。
In FIG. 2A, a 3-bit correction ECC code is added to the sector. Such a configuration is adopted when the
一方、図2(B)では、ホスト102の読み書きするセクターに対して6ビット訂正ECC符号を付加している。メモリコントローラ104が、ECCテーブル107に格納された情報から、フラッシュメモリ103の種別に適したECC回路が6ビット訂正であると判断したときに、このような構成をとる。
On the other hand, in FIG. 2B, a 6-bit correction ECC code is added to a sector read / written by the
以上のように本実施の形態では、メモリコントローラ104に誤り訂正能力の異なる複数のECC回路105と106を内蔵し、フラッシュメモリ103の種別に応じて、3ビットECC回路105と6ビットECC回路106とを使い分けることで、信頼性レベルの異なる様々な種類のフラッシュメモリに対応できるメモリーカードを実現している。
As described above, in this embodiment, the
なお、本実施の形態では、誤り訂正能力の異なるECC回路として、3ビットECC回路と6ビットECC回路を用いたが、これに限定されるものではなく、フラッシュメモリの種類に応じて、これらのECC回路とは誤り訂正能力の異なるECC回路を用いたり、より多くの種類のフラッシュメモリに対応するため、誤り訂正能力の異なる3つ以上のECC回路を用いてもよいことは言うまでもない。 In this embodiment, a 3-bit ECC circuit and a 6-bit ECC circuit are used as ECC circuits having different error correction capabilities. However, the present invention is not limited to this, and depending on the type of flash memory, these Needless to say, an ECC circuit having an error correction capability different from that of the ECC circuit may be used, or three or more ECC circuits having different error correction capabilities may be used in order to cope with more types of flash memories.
(実施の形態2)
図3は、本発明の実施の形態2における不揮発性記憶装置のブロック図である。
実施の形態1と同様、本実施の形態のメモリコントローラもECC回路とECCテーブルを内蔵しているが、本実施の形態ではECC回路は1つであり、またECCテーブルに格納された情報が実施の形態1とは異なっている。以下、実施の形態1と異なる点を中心に説明する。
(Embodiment 2)
FIG. 3 is a block diagram of the nonvolatile memory device according to Embodiment 2 of the present invention.
As in the first embodiment, the memory controller of the present embodiment also includes an ECC circuit and an ECC table. However, in this embodiment, there is one ECC circuit, and information stored in the ECC table is implemented. This is different from Form 1. Hereinafter, a description will be given focusing on differences from the first embodiment.
図3において、メモリコントローラ104には3ビットECC回路301とECCテーブル302が内蔵されている。なお、その他の構成は図1のメモリーカード101と同じであるため、同一機能を有する部分には同一符号を付して説明を省略する。
In FIG. 3, the
3ビットECC回路301は、図1の3ビットECC回路105と同一の働きをするものである。一方、ECCテーブル302には、フラッシュメモリ103の種類とECC符号を付加するデータのサイズとの対応関係を示す情報すなわち、それぞれ何ワードのデータに対してECC符号を付加すべきかの情報が格納されている。
The 3-
以下、メモリーカード101の動作を説明する。実施の形態1と同様、メモリコントローラ104は、メモリーカード101に電源が投入された後に、フラッシュメモリ103にアクセスして、フラッシュメモリの種類に関する情報を読み出し、フラッシュメモリの種類を判別する。次に、この判別結果に基づき、ECCテーブル302に格納された情報から、フラッシュメモリ103の種類に適したECC訂正能力を選択する。
Hereinafter, the operation of the
ECC訂正能力は、ECCの演算を行うデータのサイズをECCテーブル302の情報によって変化させるだけなので、3ビットECC回路301の1種類のみで対応することが可能である。メモリコントローラ104は、電源投入後に一度この処理によってECCの演算を行うデータのサイズを選択した後、電源が印加され続けている期間は、同じデータサイズを使用し続ける。
The ECC correction capability can be dealt with by only one type of the 3-
図4(A)、(B)、(C)は、それぞれ様々な信頼性のフラッシュメモリを使用した際のフラッシュメモリ103におけるデータと対応するECC符号の構成を示した図である。
FIGS. 4A, 4B, and 4C are diagrams showing the configurations of ECC codes corresponding to data in the
図4(A)に示す一般的なケースにおいては、ホスト102の読み書きの単位であるセクター(512B)に対して3ビット訂正ECC符号を付加している。これは、メモリーカード101に最初に電源が投入された時に、メモリコントローラ104が、ECCテーブル302に格納された情報から、フラッシュメモリ103の種別が、セクター当り3ビットのECC符号を付加することが適切であると判断したためである。
In the general case shown in FIG. 4A, a 3-bit correction ECC code is added to a sector (512B) which is a read / write unit of the
図4(A)で想定した場合よりも信頼性が低く、より高機能なECC符号を付加する必要があるフラッシュメモリ103においては、図4(B)に示すように、セクターの半分である256Bに対して3ビット訂正ECC符号を付加している。これは、メモリコントローラ104が、ECCテーブル106に格納された情報から、フラッシュメモリ103の種別が、セクター半分当り3ビットのECC符号を付加することが適切であると判断したためである。セクター半分当り3ビットのECC符号は、セクター当り6ビットのECC符号を付加すべきフラッシュメモリに対して、同等レベルの誤り訂正ということで適用できる。
In the
図4(A)で想定した場合よりも信頼性が高く、より低機能なECC符号を付加すればよいフラッシュメモリ103においては、図4(C)に示すように、セクターの倍の2セクターの1024Bに対して3ビット訂正ECC符号を付加している。これは、メモリコントローラ104が、ECCテーブル106に格納された情報から、フラッシュメモリ103の種別が、2セクター当り3ビットのECC符号を付加することが適切であると判断したためである。2セクター当り3ビットのECC符号は、セクター当り1ビットのECCを付加すべきフラッシュメモリに対して、同等レベルの誤り訂正ということで適用できる。
As shown in FIG. 4C, in the
以上のように本実施の形態では、フラッシュメモリの種類に対応して、ECC符号を付加するデータのワード数を変えることにより、1種類のECC回路を備えるだけで、信頼性レベルの異なる様々なフラッシュメモリに対応可能なメモリーカードを実現している。 As described above, in the present embodiment, by changing the number of words of data to which an ECC code is added in accordance with the type of flash memory, only one type of ECC circuit is provided, and various reliability levels are different. A memory card compatible with flash memory has been realized.
(実施の形態3)
上述した実施の形態1では誤り訂正能力の異なる複数のECC回路を使い分けることで、また実施の形態2ではECC符号を付加するデータのワード数を変えることで、異なる信頼性レベルのフラッシュメモリに対応しているが、本実施の形態では、実施の形態1の構成と実施の形態2の構成を組み合わせることによって、より広範囲の信頼性レベルのフラッシュメモリに対応している。
(Embodiment 3)
In the first embodiment described above, a plurality of ECC circuits having different error correction capabilities are used properly, and in the second embodiment, the number of words of data to which an ECC code is added is changed to correspond to flash memories having different reliability levels. However, in the present embodiment, a combination of the configuration of the first embodiment and the configuration of the second embodiment is compatible with flash memories having a wider range of reliability levels.
具体的には、図1のメモリコントローラ104を用い、ECCテーブル107に、フラッシュメモリ103の種類と誤り訂正能力の異なる複数のECC回路との対応関係を示す第1の情報と、3ビットECC回路105および6ビットECC回路106のそれぞれについて、フラッシュメモリ103の種類とECC符号を付加するデータのサイズとの対応関係を示す第2の情報を格納し、搭載するフラッシュメモリの種類に応じて第1および第2の情報を組み合わせて使用することにより、信頼性レベルの異なる様々な種類のフラッシュメモリに対応できるメモリーカードを実現している。
Specifically, using the
従って、本実施の形態のメモリコントローラを用いれば、図2(A)、(B)および図4(A)、(B)、(C)に示す形態の誤り訂正のみならず、それを超えた、例えばセクターの半分(256B)に対して6ビットのECC符号を付加するような形態の誤り訂正も可能となる。 Therefore, if the memory controller of this embodiment is used, the error correction of the form shown in FIGS. 2 (A), (B) and FIGS. 4 (A), (B), (C) will be exceeded. For example, error correction in the form of adding a 6-bit ECC code to half of the sector (256B) is also possible.
本発明にかかる不揮発性記憶装置およびメモリメモリコントローラは、信頼性レベルの異なる様々な種類の不揮発性メモリに対応することが可能であり、大容量化に伴って今後増えるであろう不揮発性メモリの多値化にも対応することができるため、メモリーカードの適用可能な分野の拡大につながるものである。 The nonvolatile memory device and the memory memory controller according to the present invention are compatible with various types of nonvolatile memories with different reliability levels, and will increase in the future as the capacity increases. Since it can cope with multi-values, it leads to expansion of applicable fields of memory cards.
101 メモリーカード
102 ホスト
103 フラッシュメモリ
104 メモリコントローラ
105 3ビットECC回路
106 6ビットECC回路
107 ECCテーブル
301 3ビットECC回路
302 ECCテーブル
DESCRIPTION OF
Claims (9)
前記メモリコントローラは、
誤り訂正能力の異なる複数のECC回路と、
前記不揮発性メモリの種類と前記複数のECC回路との対応関係を示す情報を格納したECCテーブルとを備え、
前記メモリコントローラは、前記ECCテーブルによって前記不揮発性メモリの種類に対応したECC回路を選択し、
(a)前記不揮発性メモリにデータを書き込む際には、前記選択したECC回路を用いて、単位サイズのデータにECC符号を付加し、
(b)前記不揮発性メモリからデータを読み出す際には、前記選択したECC回路を用いて、ECC符号が付加された単位サイズのデータの誤り訂正を行う
ことを特徴とする不揮発性記憶装置。 A non-volatile storage device comprising: a non-volatile memory that stores data; and a memory controller that writes data to the non-volatile memory or reads data stored in the non-volatile memory,
The memory controller is
A plurality of ECC circuits having different error correction capabilities;
An ECC table storing information indicating a correspondence relationship between the type of the nonvolatile memory and the plurality of ECC circuits;
The memory controller selects an ECC circuit corresponding to the type of the nonvolatile memory according to the ECC table,
(A) When writing data to the nonvolatile memory, an ECC code is added to the unit size data using the selected ECC circuit;
(B) When reading data from the non-volatile memory, the non-volatile memory device performs error correction of unit-size data to which an ECC code is added using the selected ECC circuit.
前記メモリコントローラは、
誤り訂正を行うECC回路と、
前記不揮発性メモリの種類とECC符号を付加するデータサイズとの対応関係を示す情報を格納したECCテーブルとを備え、
前記メモリコントローラは、前記ECCテーブルによって前記不揮発性メモリの種類に対応したデータのサイズを選択し、
(a)前記不揮発性メモリにデータを書き込む際には、前記ECC回路を用いて、前記選択したサイズのデータにECC符号を付加し、
(b)前記不揮発性メモリからデータを読み出す際には、前記ECC回路を用いて、前記選択したサイズのデータにECC符号が付加されたデータの誤り訂正を行う
ことを特徴とする不揮発性記憶装置。 A non-volatile storage device comprising: a non-volatile memory that stores data; and a memory controller that writes data to the non-volatile memory or reads data stored in the non-volatile memory,
The memory controller is
An ECC circuit for error correction;
An ECC table storing information indicating the correspondence between the type of the nonvolatile memory and the data size to which the ECC code is added;
The memory controller selects a data size corresponding to the type of the nonvolatile memory according to the ECC table,
(A) When writing data to the nonvolatile memory, an ECC code is added to the data of the selected size using the ECC circuit;
(B) When reading data from the nonvolatile memory, the ECC circuit is used to perform error correction of data in which an ECC code is added to the data of the selected size. .
前記メモリコントローラは、
誤り訂正能力の異なる複数のECC回路と、
前記不揮発性メモリの種類と前記複数のECC回路との対応関係を示す第1の情報および、前記不揮発性メモリの種類とECC符号を付加するデータサイズとの対応関係を示す第2の情報を格納したECCテーブルとを備え、
前記メモリコントローラは、前記第1の情報によって前記不揮発性メモリの種類に対応したECC回路を選択し、さらに前記第2の情報によって前記不揮発性メモリの種類に対応したデータのサイズを選択し、
(a)前記不揮発性メモリにデータを書き込む際には、前記選択したECC回路を用いて、前記選択したサイズのデータにECC符号を付加し、
(b)前記不揮発性メモリからデータを読み出す際には、前記選択したECC回路を用いて、ECC符号が付加された前記選択したサイズのデータの誤り訂正を行う
ことを特徴とする不揮発性記憶装置。 A non-volatile storage device comprising: a non-volatile memory that stores data; and a memory controller that writes data to the non-volatile memory or reads data stored in the non-volatile memory,
The memory controller is
A plurality of ECC circuits having different error correction capabilities;
First information indicating a correspondence relationship between the type of the nonvolatile memory and the plurality of ECC circuits, and second information indicating a correspondence relationship between the type of the nonvolatile memory and a data size to which an ECC code is added are stored. An ECC table,
The memory controller selects an ECC circuit corresponding to the type of the nonvolatile memory based on the first information, and further selects a data size corresponding to the type of the nonvolatile memory based on the second information,
(A) When writing data to the nonvolatile memory, an ECC code is added to the data of the selected size using the selected ECC circuit;
(B) When reading data from the nonvolatile memory, the nonvolatile memory device performs error correction of the selected size data to which an ECC code is added, using the selected ECC circuit. .
誤り訂正能力の異なる複数のECC回路と、
前記不揮発性メモリの種類と前記複数のECC回路との対応関係を示す情報を格納したECCテーブルとを備え、
前記ECCテーブルによって前記不揮発性メモリの種類に対応したECC回路を選択し、
(a)前記不揮発性メモリにデータを書き込む際には、前記選択したECC回路を用いて、単位サイズのデータにECC符号を付加し、
(b)前記不揮発性メモリからデータを読み出す際には、前記選択したECC回路を用いて、ECC符号が付加された単位サイズのデータの誤り訂正を行う
ことを特徴とするメモリコントローラ。 A memory controller that writes data to a nonvolatile memory or reads data stored in the nonvolatile memory,
A plurality of ECC circuits having different error correction capabilities;
An ECC table storing information indicating a correspondence relationship between the type of the nonvolatile memory and the plurality of ECC circuits;
Select an ECC circuit corresponding to the type of the nonvolatile memory by the ECC table,
(A) When writing data to the nonvolatile memory, an ECC code is added to the unit size data using the selected ECC circuit;
(B) When reading data from the non-volatile memory, the memory controller is configured to perform error correction of unit size data to which an ECC code is added, using the selected ECC circuit.
誤り訂正を行うECC回路と、
前記不揮発性メモリの種類と前記ECC回路のECC符号を付加するデータのサイズとの対応関係を示す情報を格納したECCテーブルとを備え、
前記ECCテーブルによって前記不揮発性メモリの種類に対応したデータのサイズを選択し、
(a)前記不揮発性メモリにデータを書き込む際には、前記ECC回路を用いて、前記選択したサイズのデータにECC符号を付加し、
(b)前記不揮発性メモリからデータを読み出す際には、前記ECC回路を用いて、前記選択したサイズのデータにECC符号が付加されたデータの誤り訂正を行う
ことを特徴とするメモリコントローラ。 A memory controller that writes data to a nonvolatile memory or reads data stored in the nonvolatile memory,
An ECC circuit for error correction;
An ECC table storing information indicating a correspondence relationship between the type of the nonvolatile memory and the size of data to which the ECC code of the ECC circuit is added;
Select a data size corresponding to the type of the nonvolatile memory by the ECC table,
(A) When writing data to the nonvolatile memory, an ECC code is added to the data of the selected size using the ECC circuit;
(B) When reading data from the non-volatile memory, the ECC controller is used to perform error correction of data in which an ECC code is added to the data of the selected size.
誤り訂正能力の異なる複数のECC回路と、
前記不揮発性メモリの種類と前記複数のECC回路との対応関係を示す第1の情報および、前記不揮発性メモリの種類とECC符号を付加するデータサイズとの対応関係を示す第2の情報を格納したECCテーブルとを備え、
前記第1の情報によって前記不揮発性メモリの種類に対応したECC回路を選択し、さらに、前記第2の情報によって前記不揮発性メモリの種類に対応したデータのサイズを選択し、
(a)前記不揮発性メモリにデータを書き込む際には、前記選択したECC回路を用いて、前記選択したサイズのデータにECC符号を付加し、
(b)前記不揮発性メモリからデータを読み出す際には、前記選択したECC回路を用いて、ECC符号が付加された前記選択したサイズのデータの誤り訂正を行う
ことを特徴とするメモリコントローラ。 A memory controller that writes data to a nonvolatile memory or reads data stored in the nonvolatile memory,
A plurality of ECC circuits having different error correction capabilities;
First information indicating a correspondence relationship between the type of the nonvolatile memory and the plurality of ECC circuits, and second information indicating a correspondence relationship between the type of the nonvolatile memory and a data size to which an ECC code is added are stored. An ECC table,
An ECC circuit corresponding to the type of the nonvolatile memory is selected according to the first information, and a data size corresponding to the type of the nonvolatile memory is selected according to the second information.
(A) When writing data to the nonvolatile memory, an ECC code is added to the data of the selected size using the selected ECC circuit;
(B) When reading data from the non-volatile memory, the memory controller is configured to perform error correction of the selected size data to which an ECC code is added, using the selected ECC circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006026717A JP4953648B2 (en) | 2006-02-03 | 2006-02-03 | Nonvolatile storage device and memory controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006026717A JP4953648B2 (en) | 2006-02-03 | 2006-02-03 | Nonvolatile storage device and memory controller |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007207376A true JP2007207376A (en) | 2007-08-16 |
JP4953648B2 JP4953648B2 (en) | 2012-06-13 |
Family
ID=38486690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006026717A Active JP4953648B2 (en) | 2006-02-03 | 2006-02-03 | Nonvolatile storage device and memory controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4953648B2 (en) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009048758A (en) * | 2007-08-16 | 2009-03-05 | Samsung Electronics Co Ltd | Nonvolatile semiconductor memory system having high-speed fast programming function and reading method thereof |
WO2009064791A2 (en) * | 2007-11-13 | 2009-05-22 | Mcm Portfolio Llc | Method and apparatus of automatically selecting error correction algorithms |
JP2009245218A (en) * | 2008-03-31 | 2009-10-22 | Nec Corp | Memory device and memory control method |
WO2010076966A3 (en) * | 2008-12-30 | 2010-08-19 | (주)인디링스 | Memory controller and memory management method |
JP2011039585A (en) * | 2009-08-06 | 2011-02-24 | Sony Corp | Nonvolatile random access memory and nonvolatile memory system |
JP2011515784A (en) * | 2008-03-18 | 2011-05-19 | サムスン エレクトロニクス カンパニー リミテッド | Encoding and / or decoding memory device and method |
JP2011233207A (en) * | 2010-04-28 | 2011-11-17 | Univ Of Tokyo | Data input/output control device and semiconductor memory system |
JP2011238309A (en) * | 2010-05-07 | 2011-11-24 | Fujitsu Semiconductor Ltd | Semiconductor memory, system and manufacturing method of semiconductor memory |
US8213229B2 (en) | 2008-08-22 | 2012-07-03 | HGST Netherlands, B.V. | Error control in a flash memory device |
JP2012518224A (en) * | 2009-02-18 | 2012-08-09 | マイクロン テクノロジー, インク. | Data integrity in memory controllers and methods |
JP2014515536A (en) * | 2011-05-31 | 2014-06-30 | マイクロン テクノロジー, インク. | Apparatus and method for providing data integrity |
JP2016134167A (en) * | 2015-01-21 | 2016-07-25 | 株式会社東芝 | Memory system and processor |
US9520901B2 (en) | 2014-03-06 | 2016-12-13 | Kabushiki Kaisha Toshiba | Memory controller, memory system, and memory control method |
JP2021521524A (en) * | 2018-04-16 | 2021-08-26 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | Common high random bit error and low random bit error correction logic |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12164376B2 (en) | 2022-01-03 | 2024-12-10 | Samsung Electronics Co., Ltd. | Storage device including mapping memory and method of operating the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06161906A (en) * | 1992-11-19 | 1994-06-10 | Toshiba Corp | Semiconductor memory circuit |
JPH06187248A (en) * | 1992-12-16 | 1994-07-08 | Nec Corp | Data error detection and correction control circuit |
-
2006
- 2006-02-03 JP JP2006026717A patent/JP4953648B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06161906A (en) * | 1992-11-19 | 1994-06-10 | Toshiba Corp | Semiconductor memory circuit |
JPH06187248A (en) * | 1992-12-16 | 1994-07-08 | Nec Corp | Data error detection and correction control circuit |
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8898543B2 (en) | 2007-08-16 | 2014-11-25 | Samsung Electronics Co., Ltd. | Nonvolatile memory device, system, and method providing fast program and read operations |
JP2009048758A (en) * | 2007-08-16 | 2009-03-05 | Samsung Electronics Co Ltd | Nonvolatile semiconductor memory system having high-speed fast programming function and reading method thereof |
WO2009064791A2 (en) * | 2007-11-13 | 2009-05-22 | Mcm Portfolio Llc | Method and apparatus of automatically selecting error correction algorithms |
WO2009064791A3 (en) * | 2007-11-13 | 2009-08-27 | Mcm Portfolio Llc | Method and apparatus of automatically selecting error correction algorithms |
JP2011515784A (en) * | 2008-03-18 | 2011-05-19 | サムスン エレクトロニクス カンパニー リミテッド | Encoding and / or decoding memory device and method |
JP2009245218A (en) * | 2008-03-31 | 2009-10-22 | Nec Corp | Memory device and memory control method |
US8213229B2 (en) | 2008-08-22 | 2012-07-03 | HGST Netherlands, B.V. | Error control in a flash memory device |
US8738987B2 (en) | 2008-12-30 | 2014-05-27 | Ocz Storage Solutions, Inc. | Memory controller and memory management method |
WO2010076966A3 (en) * | 2008-12-30 | 2010-08-19 | (주)인디링스 | Memory controller and memory management method |
US9015553B2 (en) | 2009-02-18 | 2015-04-21 | Round Rock Research, Llc | Data integrity in memory controllers and methods |
JP2012518224A (en) * | 2009-02-18 | 2012-08-09 | マイクロン テクノロジー, インク. | Data integrity in memory controllers and methods |
JP2011039585A (en) * | 2009-08-06 | 2011-02-24 | Sony Corp | Nonvolatile random access memory and nonvolatile memory system |
CN102289394B (en) * | 2010-04-28 | 2015-05-06 | 国立大学法人东京大学 | Data input / output control device and semiconductor memory device system |
JP2011233207A (en) * | 2010-04-28 | 2011-11-17 | Univ Of Tokyo | Data input/output control device and semiconductor memory system |
CN102289394A (en) * | 2010-04-28 | 2011-12-21 | 国立大学法人东京大学 | Data input / output control device and semiconductor memory device system |
JP2011238309A (en) * | 2010-05-07 | 2011-11-24 | Fujitsu Semiconductor Ltd | Semiconductor memory, system and manufacturing method of semiconductor memory |
JP2014515536A (en) * | 2011-05-31 | 2014-06-30 | マイクロン テクノロジー, インク. | Apparatus and method for providing data integrity |
US9152512B2 (en) | 2011-05-31 | 2015-10-06 | Micron Technology, Inc. | Apparatus and methods for providing data integrity |
US9520901B2 (en) | 2014-03-06 | 2016-12-13 | Kabushiki Kaisha Toshiba | Memory controller, memory system, and memory control method |
US10965324B2 (en) | 2014-03-06 | 2021-03-30 | Toshiba Memory Corporation | Memory controller, memory system, and memory control method |
US11683053B2 (en) | 2014-03-06 | 2023-06-20 | Kioxia Corporation | Memory controller, memory system, and memory control method |
US12034459B2 (en) | 2014-03-06 | 2024-07-09 | Kioxia Corporation | Memory controller, memory system, and memory control method |
JP2016134167A (en) * | 2015-01-21 | 2016-07-25 | 株式会社東芝 | Memory system and processor |
JP2021521524A (en) * | 2018-04-16 | 2021-08-26 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | Common high random bit error and low random bit error correction logic |
JP7249719B2 (en) | 2018-04-16 | 2023-03-31 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Common high random bit error and low random bit error correction logic |
Also Published As
Publication number | Publication date |
---|---|
JP4953648B2 (en) | 2012-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4953648B2 (en) | Nonvolatile storage device and memory controller | |
US7738325B2 (en) | Reading and writing methods and apparatus for Blu-Rays discs | |
US7107389B2 (en) | Semiconductor memory device and method for writing data into flash memory | |
KR101554159B1 (en) | DATA STORAGE DEVICE AND DATA STORAGE SYSTEM CONTAINING THE SAME | |
KR101648531B1 (en) | Nonvolatile memory system and operation method using the same | |
US8516354B2 (en) | Method for reducing uncorrectable errors of a memory device regarding error correction code, and associated memory device and controller thereof | |
JP5095743B2 (en) | Non-volatile memory performance or power optimized code / data storage | |
JP2009087509A (en) | Semiconductor storage device | |
JP4570891B2 (en) | Storage device | |
US8806302B2 (en) | Semiconductor memory device and data processing method thereof | |
US20160070507A1 (en) | Memory system and method of controlling memory device | |
CN1831780A (en) | Nonvolatile storage system, nonvolatile storage device, data reading method, and reading program | |
US9213636B2 (en) | Data accessing method for flash memory storage device having data perturbation module, and storage system and controller using the same | |
CN113485867A (en) | Method for managing data in memory device, memory device and controller thereof | |
JP2010079856A (en) | Storage device and memory control method | |
US8151136B2 (en) | Method and device for correcting code data error | |
JP2009175877A (en) | Semiconductor memory | |
US8423819B2 (en) | Data storage device, controller, and data access method for a downgrade memory | |
JP2005267676A (en) | Nonvolatile storage device | |
US20170115925A1 (en) | Valid data merging method, memory controller and memory storage apparatus | |
JP2007157234A (en) | Memory system | |
JP2006285976A (en) | Nonvolatile storage system, nonvolatile storage device, and data reading method and program | |
JP2007094639A (en) | Memory controller and flash memory system | |
US9104596B2 (en) | Memory system | |
JP2008158908A (en) | Memory controller, flash memory system, and control method of flash memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081107 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120313 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4953648 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |