JP2007201864A - レベルシフト回路 - Google Patents

Abstract

【課題】ロジック信号の直流電圧レベルが一定で、高速に変換が行えるレベルシフト回路を実現することを目的にする。
【解決手段】本発明は、一端からロジック信号を入力し、他端から出力するコンデンサと、このコンデンサの一端に入力端が接続され、コンデンサ側と比較して、ロジック信号の電圧レベルシフトを低速に行う低速レベルシフト部と、この低速レベルシフト部の出力端に一端が接続され、他端がコンデンサの他端に接続される抵抗とを備えたことを特徴とするものである。
【選択図】図１

Description

本発明は、ロジック信号の電圧レベルシフトを行うレベルシフト回路に関し、ロジック信号の直流電圧レベルが一定で、高速に変換が行えるレベルシフト回路に関するものである。

ロジック信号を電圧レベルシフトする場合、フォトカプラを使ったり、差動増幅器を使ったり、コンデンサを使ったり、トランジスタによるスイッチを使ったりして、レベルシフト回路を構成している。以下、図を用いて説明する。

（１）フォトカプラを使う例を、図５を用いて説明する。図５において、入力端子Ｉは、ロジック信号を入力する。抵抗Ｒ１は、一端が入力端子Ｉに接続される。フォトカプラＰＣ１は、発光ダイオードＤ１、フォトトランジスタＴ１からなる。発光ダイオードＤ１は、アノードが抵抗Ｒ１の他端に接続され、カソードが電圧Ｖ１に接続される。フォトトランジスタＴは、エミッタが電圧Ｖ２に接続され、コレクタが出力端子Ｏに接続される。抵抗Ｒ２は、一端がフォトトランジスタＴのコレクタに接続され、他端が電圧Ｖ３に接続される。

このような回路の動作を次に説明する。ロジック信号が入力端子Ｉに入力され、抵抗Ｒ１を介して、発光ダイオードＤ１に入力される。発光ダイオードＤ１の光をフォトダイオードＴが受けて、フォトダイオードＴがオン、オフを行い、入力されたロジック信号の基準レベルＶ１から、ロウレベルをＶ２、ハイレベルをＶ３としたロジック信号を出力端子Ｏから出力する。ここで、入力端子Ｉに入力されるロジック信号は、出力端子Ｏから出力されるとき、反転して出力されている。

（２）差増増幅器を用いた例は、例えば、下記特許文献１等に示される。以下、図６を用いて説明する。図６において、抵抗Ｒ３は、一端が入力端子Ｉに接続され、抵抗Ｒ４は、一端が抵抗Ｒ３の他端に接続され、他端が電圧Ｖ２に接続される。抵抗Ｒ５は、一端が電圧Ｖ１に接続され、抵抗Ｒ６は、一端が抵抗Ｒ５の他端に接続され、他端が出力端子Ｏに接続される。差動増幅器ＯＰ１は、非反転端子が抵抗Ｒ３の他端に接続され、反転端子が抵抗Ｒ５の他端に接続され、出力端が出力端子Ｏに接続される。ここで、抵抗Ｒ３〜Ｒ６は同一の抵抗値である。

このような回路の動作を次に説明する。ロジック信号が入力端子Ｉに入力され、差動増幅器ＯＰ１が、入力されたロジック信号の基準レベルをＶ１からＶ２に変換した信号を出力する。

（３）コンデンサを用いた例を、図７を用いて説明する。図７において、コンデンサＣ１は、一端が入力端子に接続され、他端が出力端子Ｏに接続される。抵抗Ｒ７は、一端がコンデンサＣ１の他端に接続され、他端が電圧Ｖ２に接続される。

このような回路の動作を次に説明する。ロジック信号が入力端子Ｉに入力され、コンデンサＣにより直流成分が除去され、平均直流電圧値がＶ２のロジック信号が出力端子Ｏより出力される。

（４）トランジスタをスイッチとして用いた例は、例えば下記特許文献２等に示される。

特開昭６１−２６４９１０号公報 特開２００４−２８９３２９号公報

このような回路は、それぞれ下記のような問題点があった。
（１）フォトカプラを使うレベルシフト回路は、フォトカプラを使うので、レベルシフトの変換速度がフォトカプラの特性で制約されてしまう。
（２）差動増幅器を使うレベルシフト回路は、差動増幅器自体の帯域の制限を受けて、高速化が難しい。
（３）コンデンサを用いたレベルシフト回路は、出力の直流電圧レベルが入力信号のデューティサイクルに依存してしまう。ロジック信号の場合、直流電圧レベルは一定である必要があるため、デューティサイクルが既知で一定であるという制約が発生してしまう。
（４）トランジスタを用いたレベルシフト回路は、トランジスタが高耐圧かつ高速なものが要求される。通常トランジスタは耐圧とスピードにおいてトレードオフの関係があり、どちらかの特性を優先させると、どちらかの特性が犠牲になってしまう。従って、高耐圧で低速な素子を使用した場合、レベルシフト自体の応答速度が遅くなってしまう。

そこで、本発明の目的は、ロジック信号の直流電圧レベルが一定で、高速に変換が行えるレベルシフト回路を実現することにある。

このような課題を達成するために、本発明のうち請求項１記載の発明は、
一端からロジック信号を入力し、他端から出力するコンデンサと、
このコンデンサの一端に入力端が接続され、コンデンサ側と比較して、前記ロジック信号の電圧レベルシフトを低速に行う低速レベルシフト部と、
この低速レベルシフト部の出力端に一端が接続され、他端が前記コンデンサの他端に接続される抵抗と
を備えたことを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明であって、
コンデンサと抵抗とによるハイパスフィルタの時定数は、低速レベルシフト部の時定数より大きいことを特徴とするものである。
請求項３記載の発明は、請求項１または２記載の発明であって、
低速レベルシフト部は、フォトカプラによりレベルシフトを行うことを特徴とするものである。
請求項４記載の発明は、請求項１または２記載の発明であって、
低速レベルシフト部は、差動増幅器によりレベルシフトを行うことを特徴とするものである。

本発明によれば、コンデンサでロジック信号の高周波領域を通過させ、低速レベルシフト部でロジック信号の電圧レベルシフトを低速に行うので、ロジック信号の直流電圧レベルが一定で、高速に変換が行える。

請求項２によれば、コンデンサと抵抗とによる時定数が、低速レベルシフト部の時定数より大きければ、波形の乱れを抑えたロジック信号を得ることができる。

請求項３によれば、低速レベルシフト部が、フォトカプラを用いてレベルシフトを行うので、安価で、省スペース化ができる。

請求項４によれば、低速レベルシフト部が、トランジスタを用いてレベルシフトを行うので、安価でＩＣ化が行え、省スペース化ができる。

以下本発明を、図面を用いて詳細に説明する。図１は本発明の一実施例を示した構成図である。ここで、レベルシフト回路をＩＣテスタに用いた例を示す。

図１において、ＤＵＴ（被試験対象）１は、液晶駆動ドライバで、多階調電圧を出力する。Ａ／Ｄ変換器２は、ＤＵＴ１の出力をデジタルデータに変換する。コンデンサＣは、一端からＡ／Ｄ変換器２のロジック信号（デジタルデータ）を入力する。低速レベルシフト部３は、コンデンサＣの一端に入力端が接続され、コンデンサＣ側に比較して、ロジック信号の電圧レベルシフトを低速に行う。抵抗Ｒは、低速レベルシフト部３の出力端に一端が接続され、他端がコンデンサＣの他端に接続される。演算部４は、コンデンサＣの他端からの出力を入力し、演算を行う。

このような装置の動作を説明する。Ａ／Ｄ変換器２の出力が、コンデンサＣを通過して、演算部４に到達する経路をＡＣ経路、Ａ／Ｄ変換器２の出力が、低速レベルシフト部３、抵抗Ｒを通過して、演算部４に到達する経路をＤＣ経路とよぶ。ＡＣ経路は、ハイパスフィルタの構成となっており、その時定数は、コンデンサＣと抵抗Ｒで決まる。ＤＣ経路は、ロウパスフィルタの構成となっており、その時定数は、低速レベルシフト部３と抵抗Ｒ、コンデンサＣで決まる。ＡＣ経路のカットオフ周波数をｆａｃ、ＤＣ経路のカットオフ周波数をｆｄｃとすると、低速レベルシフト部３の時定数が理想値の”０”である場合、ｆａｃ＝ｆｄｃとなり、入力信号がそのまま伝達される。この場合、波形劣化は起こらない。ところが、実際には、ｆａｃ＞ｆｄｃとなってしまい、波形に歪みが生じてしまう。そこで、コンデンサＣと抵抗Ｒとで決まる時定数（１／（２π・ｆａｃ））を、低速レベルシフト回路の単独時定数より大幅、例えば、１００倍以上大きく設定する。この結果、ｆａｃ≒ｆｄｃとなり、ＡＣ経路とＤＣ経路とのカットオフ周波数が異なることによる波形の乱れも、ロジックレベルを扱う上ではほぼ無視できるレベルとなる。ロジックレベルは、ハイレベル、ロウレベルの判定を誤るスレッショルドレベルを割り込むことがなければ、正常に伝達できるので、微小な波形の乱れは問題になることはない。

ここで、低速レベルシフト部３を抵抗とコンデンサによるロウパスフィルタと仮定したシミュレーション結果を図２に示し、カットオフ周波数をｆｄｃｒｃとする。図２は、縦軸が電圧、横軸が時間を示し、ａがｆａｃ＝ｆｄｃｒｃのシミュレーション結果、ｂがｆａｃ＝ｆｄｃｒｃ／１０のシミュレーション結果、ｃはｆａｃ＝ｆｄｃｒｃ／１００のシミュレーション結果を示す。

ｆａｃ＝ｆｄｃｒｃのとき、総合的なＤＣ経路の帯域ｆｄｃがｆｄｃ＜ｆａｃとなり、大きな波形の乱れが発生している（ａ）。この波形のアンダーシュート量は約３７％で、このままでは、レベルシフト後の回路が誤動作する可能性が高い。ｆａｃ＝ｆｄｃｒｃ／１００のとき、ｆｄｃ》ｆｄｃｒｃ、ｆａｃ≒ｆｄｃとなり、ほとんど波形の乱れがなくなる（ｃ）。このときの波形のアンダーシュート量は１％以下で、この程度のアンダーシュートであれば、ロジック波形伝達に関して問題のないレベルである。

次に、低速レベルシフト部３の具体例を図３に示す。図３において、抵抗Ｒ１０は、一端がＡ／Ｄ変換器２の出力端に接続される。フォトカプラＰＣは、発光ダイオードＤ、出力部ＯＵＴからなる。発光ダイオードＤは、アノードが抵抗Ｒ１０の他端に接続され、カソードが電圧Ｖ１に接続される。出力部ＯＵＴは、発光ダイオードＤからの光に基づいて、電圧Ｖ２，Ｖ３を抵抗Ｒの一端に出力する。ここで、Ｖ３は、”Ｖ３−Ｖ２”がＡ／Ｄ変換器２が出力するロジック信号の振幅と同じに設定する。

このような装置の動作を説明する。ＤＵＴ１が多階調電圧を出力し、Ａ／Ｄ変換器２がデジタルデータに変換し、出力する。コンデンサＣが、Ａ／Ｄ変換器２の出力の高周波領域を通過させ、演算部４に出力する。このとき、低速レベルシフト部３が、Ｖ１が基準レベルのロジック信号をＶ２が基準のロジック信号に変換し、抵抗Ｒを介して、演算部４に出力する。この結果、演算部４は、電圧のレベルシフトが行われたロジック信号により、各種演算を行い、ＤＵＴ１の良否の判定を行う。

このように、コンデンサＣでロジック信号の高周波領域を通過させ、低速レベルシフト部３でロジック信号の電圧レベルシフトを低速に行うので、ロジック信号の直流電圧レベルが一定で、高速に変換が行える。

また、コンデンサと抵抗とによる時定数が、低速レベルシフト部３の時定数より大きければ、波形の乱れを抑えたロジック信号を得ることができる。

また、低速レベルシフト部３は、フォトカプラを用いてレベルシフトを行うので、安価で、省スペース化ができる。

なお、低速レベルシフト部３は、図３に示すような構成だけでなく、図４に示すような構成でもよい。図４において、抵抗Ｒ１１は、一端がＡ／Ｄ変換器２の出力端に接続され、抵抗Ｒ１２は、一端が抵抗Ｒ１１の他端に接続され、他端が電圧Ｖ２に接続される。抵抗Ｒ１３は、一端が電圧Ｖ１に接続され、抵抗Ｒ１４は、一端が抵抗Ｒ１３の他端に接続され、他端が抵抗Ｒの一端に接続される。差動増幅器ＯＰは、非反転端子が抵抗Ｒ１１の他端に接続され、反転端子が抵抗Ｒ１３の他端に接続され、出力端が抵抗Ｒの一端に接続される。ここで、抵抗Ｒ１１〜Ｒ１４は、同一の抵抗値である。このような回路は、Ｖ１が基準のロジック信号を、Ｖ２が基準のロジック信号に変換する動作を行う。その他の動作は、図１，２に示す装置と同様なので、説明を省略する。このような回路は、ＩＣ化が行え、安価で、省スペース化ができる。

また、低速レベルシフト部３は、図３，４に限定されるものではなく、トランジスタによりレベルシフトを行う回路でもよく、レベルシフトが行える構成であればよい。

本発明の一実施例を示した構成図である。 図１に示す装置のシミュレーション結果を示す図である。 低速レベルシフト部３の具体的な構成図である。 低速レベルシフト部３の他の具体的な構成図である。 従来のレベルシフト回路のフォトカプラを用いた例を示した構成図である。 従来のレベルシフト回路の差動増幅器を用いた例を示した構成図である。 従来のレベルシフト回路のコンデンサを用いた例を示した構成図である。

符号の説明

３ 低速レベルシフト部
Ｃ コンデンサ
ＯＰ 差動増幅器
ＰＣ フォトカプラ
Ｒ，Ｒ１０〜Ｒ１４ 抵抗

Claims (4)

1. 一端からロジック信号を入力し、他端から出力するコンデンサと、
   このコンデンサの一端に入力端が接続され、コンデンサ側と比較して、前記ロジック信号の電圧レベルシフトを低速に行う低速レベルシフト部と、
   この低速レベルシフト部の出力端に一端が接続され、他端が前記コンデンサの他端に接続される抵抗と
   を備えたことを特徴とするレベルシフト回路。
2. コンデンサと抵抗とによるハイパスフィルタの時定数は、低速レベルシフト部の時定数より大きいことを特徴とする請求項１記載のレベルシフト回路。
3. 低速レベルシフト部は、フォトカプラによりレベルシフトを行うことを特徴とする請求項１または２記載のレベルシフト回路。
4. 低速レベルシフト部は、差動増幅器によりレベルシフトを行うことを特徴とする請求項１または２記載のレベルシフト回路。
   

Images