JP2007201215A - プラズマエッチング装置、プラズマエッチング方法及び半導体装置の製造方法 - Google Patents
プラズマエッチング装置、プラズマエッチング方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007201215A JP2007201215A JP2006018460A JP2006018460A JP2007201215A JP 2007201215 A JP2007201215 A JP 2007201215A JP 2006018460 A JP2006018460 A JP 2006018460A JP 2006018460 A JP2006018460 A JP 2006018460A JP 2007201215 A JP2007201215 A JP 2007201215A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- silicon
- plasma
- plasma etching
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】シリコン基板上に形成された希土類元素の酸化物を高い選択比でエッチングすることができるプラズマエッチング装置、及びシリコン基板上に希土類元素の酸化膜が形成された半導体装置の製造方法を提供する。
【解決手段】プラズマエッチング装置1において、真空チャンバー2内の雰囲気に対して硼素、弗素、炭素及び珪素を供給する供給手段21を設ける。供給手段21は、硼素、弗素、炭素及び珪素を含有する固体状の供給材52を保持するものである。この装置1により、シリコン基板上に形成されたランタン酸化膜をプラズマエッチングすると、ランタン酸化膜のエッチング速度をシリコン基板のエッチング速度よりも大きくすることができ、高い選択比を得ることができる。これにより、ゲート絶縁膜として誘電率が高いランタン酸化膜を備えたCMOSを容易に製造することができる。
【選択図】図1
【解決手段】プラズマエッチング装置1において、真空チャンバー2内の雰囲気に対して硼素、弗素、炭素及び珪素を供給する供給手段21を設ける。供給手段21は、硼素、弗素、炭素及び珪素を含有する固体状の供給材52を保持するものである。この装置1により、シリコン基板上に形成されたランタン酸化膜をプラズマエッチングすると、ランタン酸化膜のエッチング速度をシリコン基板のエッチング速度よりも大きくすることができ、高い選択比を得ることができる。これにより、ゲート絶縁膜として誘電率が高いランタン酸化膜を備えたCMOSを容易に製造することができる。
【選択図】図1
Description
本発明は、プラズマエッチング装置、プラズマエッチング方法及び半導体装置の製造方法に関し、特に、シリコン上に形成された希土類元素の酸化物を選択的にエッチングするプラズマエッチング装置、プラズマエッチング方法及びシリコン上に希土類元素の酸化物からなる膜が局所的に形成された半導体装置の製造方法に関する。
現在、トランジスタの主流はMOS(Metal Oxide Silicon)構造のトランジスタである。しかしながら、絶縁膜としてSiO2膜を用いた従来のMOSFETでは、低消費電力化及び動作速度の高速化のためにトランジスタを微細化すると、スケーリング則により同じ割合でゲート絶縁膜も薄膜化することが求められる。例えば、ゲート長を0.1ミクロン(μm)とする場合、SiO2からなるゲート絶縁膜の膜厚は2ナノメートル(nm)以下としなくてはならず、膜厚が物理的な薄膜限界に近づいている。
そこで、ゲート絶縁膜の材料として、SiO2に替わって、ゲート絶縁膜の物理的な膜厚を厚くすることができる高誘電体材料を適用することが検討されている。ゲート絶縁膜に利用可能な高誘電体材料としては、遷移金属酸化物及び希土類酸化物などが有力と考えられている。上述のMOSFETの作製フローにおいて、ゲート絶縁膜の材料をSiO2から高誘電体材料に置き換える場合、シリコン層の上に堆積した高誘電体材料からなるゲート絶縁膜をパターニングする際に、下地のシリコンに対して高誘電率材料のエッチング速度が速くなるような選択性を有するエッチング方法が必要となる(例えば、特許文献1参照。)。
特開2004−014918号公報
本発明は、シリコン上に形成された希土類元素の酸化物を高い選択比でエッチングすることができるプラズマエッチング装置、プラズマエッチング方法及びシリコン基板上に希土類元素の酸化膜が形成された半導体装置の製造方法を提供することを目的とする。
本発明の一態様によれば、シリコン上に形成された希土類元素の酸化物をエッチングするプラズマエッチング装置であって、チャンバーと、前記チャンバー内に、ガスを導入するガス導入手段と、前記導入されたガスをプラズマ化するプラズマ化手段と、前記チャンバー内の雰囲気に硼素、弗素、炭素及び珪素からなる群から選択された1種以上の元素を供給する供給手段と、を備え、前記ガス導入手段により反応ガスを2.5体積%以下含有し残部が希ガスからなる混合ガス又は希ガスを前記チャンバー内に導入し、前記プラズマ化手段により前記導入したガスをプラズマ化しつつ、前記供給手段から前記硼素、弗素、炭素及び珪素からなる群から選択された1種以上の元素を供給して前記希土類元素の酸化物をエッチング可能としたことを特徴とするプラズマエッチング装置が提供される。
また、本発明の他の一態様によれば、シリコン上に形成された希土類元素の酸化物をエッチングするプラズマエッチング方法であって、反応ガスを2.5体積%以下含有し残部が希ガスからなる混合ガス又は希ガスのプラズマを生成し、硼素、弗素、炭素及び珪素からなる群から選択された1種以上の元素を含む雰囲気においてエッチングすることを特徴とするプラズマエッチング方法が提供される。
また、本発明のさらに他の一態様によれば、シリコン上に希土類元素の酸化膜を形成する工程と、前記膜をプラズマエッチングする工程と、を備え、前記プラズマエッチングは、反応ガスを2.5体積%以下含有し残部が希ガスからなる混合ガス又は希ガスのプラズマを生成し、硼素、弗素、炭素及び珪素からなる群から選択された1以上の元素を含む雰囲気において行うことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、シリコン基板上に形成された希土類元素の酸化物を高い選択比でエッチングすることができるプラズマエッチング装置、及びシリコン基板上に希土類元素の酸化膜が形成された半導体装置の製造方法を実現することができる。
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、本発明の第1の実施形態について説明する。
先ず、本発明の第1の実施形態について説明する。
本実施形態は、シリコン基板上に形成された希土類元素の酸化物をエッチングするプラズマエッチング装置に関する実施形態である。このプラズマエッチング装置は、例えば、CMOS(Complementary Metal Oxide Semiconductor:相補型金属酸化膜半導体)等の半導体装置の製造に使用されるものである。
図1は、本実施形態に係るプラズマエッチング装置を示す図である。
図1は、本実施形態に係るプラズマエッチング装置を示す図である。
図1に示すように、本実施形態に係るプラズマエッチング装置1には、真空チャンバー2が設けられている。真空チャンバー2の上部2aは、真空チャンバー2の他の部分よりも直径が細くなっており、この上部2aには、真空チャンバー2内にガスを導入するガス導入口3が設けられている。ガス導入口3を介して真空チャンバー2内に導入するガスは、希ガス、又は希ガスと反応ガスとの混合ガスである。希ガスは例えばアルゴン(Ar)ガスである。反応ガスは例えばCF4ガスである。真空チャンバー2内にArガスとCF4ガスとの混合ガスを導入する場合は、CF4ガスの濃度は2.5体積%以下とする。ガス導入口3は、このプラズマエッチング装置1が設置される工場のガス供給管又はガスボンベ(図示せず)などに連通されている。
また、真空チャンバー2の上部2aの内部にはコイル4が設けられている。コイル4は、真空チャンバー2の外部に設けられた整合器5を介して、RF(Radio Frequency)電源6に接続されている。RF電源6は、例えば13.56MHzの周波数で交流電流を発振するものである。RF電源6、整合器5及びコイル4により、真空チャンバー2の内部に高周波電界を印加することができる。更に、上部2aの外側には、磁場を発生する磁場発生用コイル7が設けられている。コイル4、整合器5及びRF電源6からなる電界印加手段、並びに磁場発生用コイル7を含む磁界印加手段により、導入されたガスをプラズマ化するプラズマ化手段が構成されている。すなわち、このプラズマ化手段は、電界及び磁界を併用してプラズマを発生させるヘリコン波プラズマ源である。
一方、真空チャンバー2の下部には、排気口11が設けられており、排気口11は、圧力制御バルブ12を介して、真空ポンプ13に連結されている。真空ポンプ13は真空チャンバー2の内部を排気するものである。そして、真空チャンバー2の内部には、被加工材51に接続される電極14が設けられている。電極14は、真空チャンバー2の外部に設けられた整合器15を介して、RF電源16に接続されている。RF電源16は、例えば13.56MHzの周波数で交流電流を発振するものである。
また、真空チャンバー2の内部には、真空チャンバー2の雰囲気に対して硼素(B)、弗素(F)、炭素(C)及び珪素(Si)を供給する供給手段21が設けられている。供給手段21は、例えば、硼素、弗素、炭素及び珪素の少なくともいずれかを含有する物質からなる供給材52を保持するものである。供給材52の形状は、ブロック状、プレート状又はフィルム状である。
次に、本実施形態の動作、即ち、上述のプラズマエッチング装置1を使用したプラズマエッチング方法について説明する。
先ず、真空チャンバー2内に、電極14に接続されるように、被加工材51を装着する。被加工材51は、シリコンウェーハの表面上に希土類元素の酸化物、例えば、La2O3(ランタン酸化物)からなる絶縁膜が形成され、その上に所望のパターンに加工されたマスク(図示せず)が取り付けられたものである。また、供給手段21に、硼素、弗素、炭素及び珪素の少なくともいずれかを含有する化合物からなる供給材52を装着する。
先ず、真空チャンバー2内に、電極14に接続されるように、被加工材51を装着する。被加工材51は、シリコンウェーハの表面上に希土類元素の酸化物、例えば、La2O3(ランタン酸化物)からなる絶縁膜が形成され、その上に所望のパターンに加工されたマスク(図示せず)が取り付けられたものである。また、供給手段21に、硼素、弗素、炭素及び珪素の少なくともいずれかを含有する化合物からなる供給材52を装着する。
次に、真空チャンバー2を閉じ、真空ポンプ13を作動させた状態で圧力制御バルブ12を開き、真空チャンバー2内を排気する。その後、真空チャンバー2内を排気しながら、ガス導入口3より、希ガス、例えばアルゴンガスを真空チャンバー2内に導入する。このとき、圧力制御バルブ12を調節することにより、真空チャンバー2内の圧力を制御する。なお、ガス導入口3より、希ガスと反応ガスとの混合ガスを導入してもよい。
この状態で、RF電源6及び整合器5を作動させて、コイル4を介して真空チャンバー2内に高周波電界を印加する。また、磁場発生用コイル7を作動させて、真空チャンバー2内に磁界を印加する。これにより、希ガスからプラズマ53が形成される。このとき、供給手段21に保持された供給材52がプラズマ53に曝され、供給材52から雰囲気中に、硼素、弗素、炭素及び珪素の少なくともいずれかが供給される。一方、RF電源16及び整合器15を作動させることにより、電極14を介して被加工材51に高周波電圧を印加する。これにより、被加工材51の絶縁膜(ランタン酸化膜)におけるマスクにより覆われていない部分が選択的にエッチングされ、この絶縁膜がパターニングされる。
次に、本実施形態の効果について説明する。
従来より、SiO2膜をプラズマエッチングする際には、CFx系のガスを用いて、SiO2をハロゲン化させ、このハロゲン化物を揮発させることにより、SiO2膜を選択的に除去するとともに、下地のシリコンウェーハに対して高い選択比を得ることができる。このため、シリコンウェーハを過度にエッチングすることなく、SiO2膜をエッチングすることができる。
従来より、SiO2膜をプラズマエッチングする際には、CFx系のガスを用いて、SiO2をハロゲン化させ、このハロゲン化物を揮発させることにより、SiO2膜を選択的に除去するとともに、下地のシリコンウェーハに対して高い選択比を得ることができる。このため、シリコンウェーハを過度にエッチングすることなく、SiO2膜をエッチングすることができる。
これに対して、遷移金属酸化物、特に希土類酸化物の化合物には、揮発性が高い化合物がほとんど無く、ハロゲン化物の揮発性も極めて低い。従って、SiO2膜をプラズマエッチングするときと同様にプラズマエッチングを行っても、シリコンのエッチング速度が希土類酸化物のエッチング速度よりも大きくなってしまう。このため、下地のシリコンに対する希土類酸化物の選択性を確保することができず、希土類酸化物のみをうまくエッチングすることができない。
そこで、本実施形態においては、プラズマ化させるガスとして、純希ガス、又は反応ガスの濃度が2.5体積%以下である希ガスと反応ガスとの混合ガスを使用し、雰囲気中に硼素、弗素、炭素及び珪素の少なくともいずれかを供給することにより、シリコンに対するエッチングを抑制すると共に、希土類酸化物に対するエッチングを促進し、希土類酸化物のエッチング速度をシリコンのエッチング速度よりも大きくしている。これにより、下地のシリコンに対して選択性を確保した状態で、希土類酸化物からなる膜を異方性をもってエッチングすることができる。この結果、シリコンウェーハに大きな損傷を与えることなく、希土類酸化膜を所望の形状にパターニングすることができる。
なお、本実施形態においては、供給手段21により、雰囲気中に硼素、弗素、炭素及び珪素の少なくともいずれかを供給する例を示したが、本発明はこれに限定されず、供給手段は、硼素、弗素、炭素及び珪素からなる群から選択された1種以上の元素を供給すればよく、例えば、これらいずれかを含有したガスを供給してもよい。
また、供給手段21には、供給材52を加熱するヒーターや供給材52に対してバイアス電圧を印加する電源手段が設けられていてもよい。これにより、雰囲気中に供給する硼素、弗素、炭素、珪素などの量を制御することができる。すなわち、ヒーターで供給材52を加熱することにより、これら元素の供給量を大きくできる。また、バイアス電圧を印加することにより、供給材52の近傍でのプラズマ53の密度を調整し、スパッタリングなどによる元素供給の速度を調整できる。
更に、本実施形態においては、希土類酸化物がLa2O3である例を示したが、本発明はこれに限定されず、希土類の酸化物であれば適用することができ、例えばランタノイドの酸化物に適用することができる。更にまた、希ガスはArガスに限定されず、反応ガスはCF4ガスに限定されない。希土類酸化物、希ガス、反応ガスは、任意のものを組み合わせることができる。
更にまた、本実施形態においては、プラズマ化手段としてヘリコン波プラズマ源を具備したプラズマエッチング装置の例を示したが、本発明はこれに限定されず、例えば、ICP(Inductively Coupled Plasma)等の他の高密度プラズマ源を使用する装置であってもよく、また、平行平板型のプラズマ処理装置であってもよい。
次に、本発明の第2の実施形態について説明する。
図2は、本実施形態に係る半導体装置の製造方法を例示するフローチャート図である。 本実施形態は、前述の第1の実施形態に係るプラズマエッチング装置を使用した半導体装置の製造方法に関する実施形態であり、例えば、CMOSを備えた半導体装置の製造方法である。
図2は、本実施形態に係る半導体装置の製造方法を例示するフローチャート図である。 本実施形態は、前述の第1の実施形態に係るプラズマエッチング装置を使用した半導体装置の製造方法に関する実施形態であり、例えば、CMOSを備えた半導体装置の製造方法である。
先ず、図2のステップS1に示すように、単結晶のシリコンからなるウェーハを用意し、このウェーハの表面に素子分離膜を形成する。
次に、ステップS2に示すように、ウェーハ上にLa2O3を堆積させて、La2O3からなるゲート絶縁膜を形成する。
次に、ステップS3に示すように、ゲート絶縁膜上にポリシリコンを堆積させて導電膜を成膜する。
次に、ステップS2に示すように、ウェーハ上にLa2O3を堆積させて、La2O3からなるゲート絶縁膜を形成する。
次に、ステップS3に示すように、ゲート絶縁膜上にポリシリコンを堆積させて導電膜を成膜する。
次に、ステップS4に示すように、導電膜をエッチングして選択的に除去し、ゲート電極を形成する。このときのエッチング方法は、シリコンに対するエッチング速度がLa2O3に対するエッチング速度よりも大きくなる方法とする。ここでは、例えば、HBrとClを組み合わせた混合ガス等を使用したプラズマエッチング方法を用いることが可能である。
次に、ステップS5に示すように、ゲート電極をマスクとして、ゲート絶縁膜を介してウェーハの表面に不純物を注入する。これにより、ウェーハの表面にソース・ドレイン領域を形成する。
次に、ステップS6に示すように、ゲート絶縁膜及びゲート電極上に例えばSiO2からなる層間絶縁膜を成膜する。
次に、ステップS5に示すように、ゲート電極をマスクとして、ゲート絶縁膜を介してウェーハの表面に不純物を注入する。これにより、ウェーハの表面にソース・ドレイン領域を形成する。
次に、ステップS6に示すように、ゲート絶縁膜及びゲート電極上に例えばSiO2からなる層間絶縁膜を成膜する。
次に、ステップS7に示すように、層間絶縁膜及びゲート絶縁膜に、ゲート電極、ソース領域及びドレイン領域のいずれかに接続されるコンタクトを形成する。このコンタクトの形成は、前述の第1の実施形態に係るプラズマエッチング装置を使用して、層間絶縁膜及びゲート絶縁膜をプラズマエッチングすることにより行う。すなわち、図1に示す被加工材51として、ステップS6までの工程で処理されたウェーハに、コンタクトを形成する予定の領域が開口されたマスクが取り付けられたものを使用し、まずSiO2などからなる層間絶縁膜をエッチングする。この際のエッチング条件は、従来と同様とすることができる。しかる後に、コンタクト部のゲート絶縁膜をエッチングする。この際には、図1に関して前述したように、硼素、弗素、炭素及び珪素の少なくともいずれかを含む雰囲気中で、ゲート絶縁膜をプラズマエッチングする。こうすることにより、La2O3からなるゲート絶縁膜を、下地のシリコンウェーハに対して選択的にエッチングすることができる。
次に、ステップS8に示すように、コンタクトに接続される配線を層間絶縁膜上に形成する。これにより、CMOSが作製される。このCMOSのゲート長は、例えば10ナノメートルである。その後、必要に応じて、より上層の層間絶縁膜及び配線を形成し、半導体装置を製造する。
本実施形態によれば、ゲート絶縁膜を誘電率が高いLa2O3により形成しているため、半導体装置を小型化することができる。このとき、ステップS7に示す工程において、硼素、弗素、炭素及び珪素を含む雰囲気中でプラズマエッチングを行うことにより、シリコンウェーハに対して高い選択比を実現しつつ、La2O3からなるゲート絶縁膜をエッチングして、コンタクトを形成することができる。また、プラズマエッチング法によりコンタクトを形成することができるため、コンタクトを効率よく形成することができる。
図3乃至図6は、本実施形態にかかる半導体装置の製造方法のもうひとつの具体例を表す工程断面図である。
まず、図3(a)に表したように、素子分離した高濃度p型ウエル200の上にゲートを形成するため、ゲート絶縁膜220であるHfO2、ゲート電極の多結晶シリコン(以下、p−Siと表す)230、タンタルシリサイド(TaSi2)膜101を順次、積層する。そして、図示しないマスクを形成し、図3(b)に表したように、RIE(Reactive Ion Etching)法などでタンタルシリサイド膜101とp−Si230をパターニングする。
まず、図3(a)に表したように、素子分離した高濃度p型ウエル200の上にゲートを形成するため、ゲート絶縁膜220であるHfO2、ゲート電極の多結晶シリコン(以下、p−Siと表す)230、タンタルシリサイド(TaSi2)膜101を順次、積層する。そして、図示しないマスクを形成し、図3(b)に表したように、RIE(Reactive Ion Etching)法などでタンタルシリサイド膜101とp−Si230をパターニングする。
しかる後に、図3(c)に表したように、これらゲートをマスクとして、HfO2からなるゲート絶縁膜220をパターニングする。この際に、図1に関して前述したように、硼素、弗素、炭素及び珪素の少なくともいずれかを含む雰囲気中でゲート絶縁膜220をエッチングする。こうすることにより、p−Si230やp型ウエル200に対して、ゲート絶縁膜220を選択的にエッチングできる。
その後、図4(a)に表したように、このゲート210をマスクとして、高濃度p型ウエル200の表面にn型不純物を導入することにより、ソースのエクステンション領域240と、ドレインのエクステンション領域250と、を自己整合的に形成する。
次に、図4(b)に表したように、ウェーハの全面に窒化珪素(以下、SiNとする)膜110をCVDにより成膜する。
そして、図4(c)に表したように、SiN膜110を異方性エッチングによりエッチングして、側壁120を形成する。すなわち、CF4と、O2ガスと、を用いたRIEにより、SiN膜110を矢印Aで表したように略垂直方向にエッチングする。
そして、図4(c)に表したように、SiN膜110を異方性エッチングによりエッチングして、側壁120を形成する。すなわち、CF4と、O2ガスと、を用いたRIEにより、SiN膜110を矢印Aで表したように略垂直方向にエッチングする。
しかる後に、図5(a)に表したように、ソースのエクステンション240およびドレインのエクステンション領域250にリン(以下、Pと表す)イオン280を注入し、図5(b)に表したように、ソースにコンタクト領域285と、ドレインにコンタクト領域290と、をそれぞれ形成する。その後、図示しない層間絶縁膜を堆積し、コンタクトを開口して配線を形成することにより、半導体装置の要部が完成する。
以上、説明したように、本実施形態によれば、HfO2などの高誘電率体材料からなるゲート絶縁膜220を選択的にエッチングすることにより、微細化による高密度集積を可能とした高性能のトランジスタを形成できる。
なお、本実施形態においては、半導体装置としてCMOSを含む装置を製造する例を示したが、本発明はこれに限定されず、本発明は、希土類の酸化物を含む半導体装置であれば好適に適用可能である。例えば、液晶ディスプレイなどに搭載される薄膜トランジスタ(Thin Film Transistor)などの半導体装置の製造においても、本発明を同様に適用して同様の作用効果が得られる。
また、本実施形態において、シリコンウェーハ上にエピタキシャルシリコン層を形成した後、La2O3膜やHfO2膜などの高誘電率体膜を形成し、これをエッチングしてもよい。この場合は、シリコンウェーハ及びエピタキシャルシリコン層がシリコン基板となる。
また、本実施形態において、シリコンウェーハ上にエピタキシャルシリコン層を形成した後、La2O3膜やHfO2膜などの高誘電率体膜を形成し、これをエッチングしてもよい。この場合は、シリコンウェーハ及びエピタキシャルシリコン層がシリコン基板となる。
以下、本発明の実施例の効果について、比較例と比較して詳細に説明する。
(試験例1)
本試験例1においては、真空チャンバ内に導入するガスの組成がエッチング速度に及ぼす影響を調査した。
図6は、横軸に真空チャンバ内に導入する混合ガスにおけるCF4ガスの濃度をとり、縦軸にエッチング速度をとって、ガスの組成がエッチング速度に及ぼす影響を示すグラフ図である。
本試験例1においては、真空チャンバ内に導入するガスの組成がエッチング速度に及ぼす影響を調査した。
図6は、横軸に真空チャンバ内に導入する混合ガスにおけるCF4ガスの濃度をとり、縦軸にエッチング速度をとって、ガスの組成がエッチング速度に及ぼす影響を示すグラフ図である。
先ず、単結晶のn型シリコンからなり、表面が(100)面であるシリコン基板を用意した。そして、このシリコン基板上にスパッタリング法によりLa2O3を堆積させ、厚さが50ナノメートルの絶縁膜を成膜した。次に、この絶縁膜上に、フォトレジスト(JSR社製IX795)を形成し、通常のフォトリソグラフィ法によりパターニングを行った。これにより、La2O3膜が形成された供試材(以下、「La2O3膜供試材」という)を作製した。一方、上述のシリコン基板上に、La2O3を堆積させることなく、上述のフォトレジストを成膜した供試材も作製した。これにより、La2O3膜が形成されておらず、Si基板が露出した供試材(以下、「Si基板供試材」という)を作製した。各供試材はそれぞれ4個作製した。
次に、これらの供試材に対して、図1に示すプラズマエッチング装置1を使用してエッチングを行った。即ち、真空チャンバー2内に、被加工材51として前述の供試材を装着し、供給手段21には、供給材52として、硼素、弗素、炭素及び珪素を含む化合物からなる薄片を装着した。また、被加工材51に印加するバイアス電力は120ワット(W)とし、被加工材51の温度は室温とした。更に、真空チャンバー2内に導入するガスは、純アルゴンガス又はアルゴンガスとCF4ガスとの混合ガスとした。このとき、アルゴンガス及びCF4ガスの流量をそれぞれ制御して、混合ガス全体の流量を100sccm(1気圧、0℃における100ミリリットル/分)とし、圧力を4パスカル(Pa)とした。
そして、混合ガス中のCF4ガスの濃度を、50体積%、20体積%、5体積%及び0体積%(純アルゴンガス)とし、それぞれのガス中において、600秒間のエッチングを行った。なお、CF4ガス濃度を0体積%とした場合が本発明の実施例に相当し、CF4ガス濃度を5体積%、20体積%、50体積%とした場合が比較例に相当する。エッチング後、各供試材におけるエッチング量を測定し、このエッチング量からエッチング速度を算出した。結果を図6に示す。
図6に示すように、Siに対するエッチング速度は、CF4ガス濃度が0体積%のときはほぼ0ナノメートル/分であり、CF4ガス濃度が増加するにつれて急速に増加した。一方、La2O3に対するエッチング速度は、CF4ガス濃度が0体積%のときは約2ナノメートル/分であり、CF4ガス濃度が増加するにつれて緩やかに減少した。このため、CF4ガス濃度が2.5体積%以下のときは、La2O3のエッチング速度がSiのエッチング速度よりも大きく、(La2O3のエッチング速度/Siのエッチング速度)として定義されるエッチング選択比が1以上となった。一方、CF4ガス濃度が2.5体積%よりも高いときは、La2O3のエッチング速度がSiのエッチング速度よりも小さく、エッチング選択比が1未満となった。これにより、真空チャンバー内にArガスとCF4ガスとの混合ガスを導入する場合には、CF4ガス濃度は2.5体積%以下とすることが必要であることがわかる。
(試験例2)
本試験例2においては、エッチング前後における供試材表面の組成の変化を調査した。前述の試験例1と同様な方法により、純Arガスを使用して、プラズマエッチングを行った。このとき、La2O3膜供試材及びSi基板供試材を共に真空チャンバー内に装入し、同時にエッチングした。このようにして、La2O3膜又はSi基板を途中までエッチングした後、供試材を真空チャンバーから取出し、XPS(X-ray Photoelectron Spectroscopy:X線光電子分光法)によりエッチング部分の表面を分析した。結果を表1に示す。なお、表1に記載の「−」は、その元素が検出されなかったことを示している。
本試験例2においては、エッチング前後における供試材表面の組成の変化を調査した。前述の試験例1と同様な方法により、純Arガスを使用して、プラズマエッチングを行った。このとき、La2O3膜供試材及びSi基板供試材を共に真空チャンバー内に装入し、同時にエッチングした。このようにして、La2O3膜又はSi基板を途中までエッチングした後、供試材を真空チャンバーから取出し、XPS(X-ray Photoelectron Spectroscopy:X線光電子分光法)によりエッチング部分の表面を分析した。結果を表1に示す。なお、表1に記載の「−」は、その元素が検出されなかったことを示している。
表1に示すように、エッチング後のSi基板供試材の表面には、硼素(B)が検出された。一方、エッチング後のLa2O3膜供試材の表面には、硼素(B)は検出されず、珪素(Si)及び弗素(F)が検出された。
(試験例3)
本試験例3においては、比較例として、真空チャンバー2内に供給材52(図1参照)を装着せずに、純アルゴンガスによりエッチングを行った。すなわち、雰囲気中に硼素、弗素、炭素及び珪素を供給することなく、エッチングを行った。このとき、La2O3膜供試材とSi基板供試材とは、異なるバッチで処理した。本試験例3における上記以外の試験方法は、試験例1と同様とした。結果を図7及び表2に示す。
図7は、横軸にエッチング時間をとり、縦軸にエッチング深さをとって、Si及びLa2O3のエッチング速度を示すグラフ図である。
なお、図7に記載の「0.7kV」及び「1.0kV」は、被加工材に印加したバイアス電圧を示す。また、表2は、図7に示す測定結果から算出したエッチング速度を示しており、単位は(ナノメートル/分)である。
本試験例3においては、比較例として、真空チャンバー2内に供給材52(図1参照)を装着せずに、純アルゴンガスによりエッチングを行った。すなわち、雰囲気中に硼素、弗素、炭素及び珪素を供給することなく、エッチングを行った。このとき、La2O3膜供試材とSi基板供試材とは、異なるバッチで処理した。本試験例3における上記以外の試験方法は、試験例1と同様とした。結果を図7及び表2に示す。
図7は、横軸にエッチング時間をとり、縦軸にエッチング深さをとって、Si及びLa2O3のエッチング速度を示すグラフ図である。
なお、図7に記載の「0.7kV」及び「1.0kV」は、被加工材に印加したバイアス電圧を示す。また、表2は、図7に示す測定結果から算出したエッチング速度を示しており、単位は(ナノメートル/分)である。
図7及び表2に示すように、雰囲気中に硼素、弗素、炭素及び珪素を供給せずにエッチングを行った場合は、Si基板に対するエッチング速度は、La2O3膜に対するエッチング速度よりも大きくなった。
(考察)
上述の「試験例3」で示したように、硼素、弗素、炭素及び珪素を供給せずに、Si基板及びLa2O3膜に対してエッチングを行うと、Si基板に対するエッチング速度がLa2O3膜に対するエッチング速度よりも大きくなった。これは、Si−Si間の結合強度(327kJ/mol)がLa−O間の結合強度(799kJ/mol)よりも小さいためであると考えられる。
上述の「試験例3」で示したように、硼素、弗素、炭素及び珪素を供給せずに、Si基板及びLa2O3膜に対してエッチングを行うと、Si基板に対するエッチング速度がLa2O3膜に対するエッチング速度よりも大きくなった。これは、Si−Si間の結合強度(327kJ/mol)がLa−O間の結合強度(799kJ/mol)よりも小さいためであると考えられる。
これに対して、上述の「試験例1」で示したように、雰囲気中に硼素、弗素、炭素及び珪素を供給しながら、Si基板及びLa2O3膜に対してプラズマエッチングを行うと、エッチング速度の大小関係が逆転し、La2O3膜に対するエッチング速度がSi基板に対するエッチング速度よりも大きくなった。これにより、Si基板上に形成されたLa2O3膜をエッチングする際の選択比が1より大きくなり、La2O3膜を精度良くエッチングすることが可能となった。
現時点では、雰囲気中の硼素、弗素、炭素及び珪素が、Si基板及びLa2O3膜のプラズマエッチングに作用するメカニズムは必ずしも明瞭ではないが、硼素(B)に関しては、以下のメカニズムが推定される。
雰囲気中に供給されたBは、Si基板の表面及びLa2O3膜の表面に等しく付着する。Si−Si間の結合は共有結合であり、その結合力は比較的弱いため、Si基板上に飛来したBは、Si基板表面のSiサイトに置換型元素として侵入し、Si基板の表面のエッチングを阻害する。これに対して、La−O間の結合はイオン結合性であり、その結合力は比較的強いため、La2O3膜上に飛来したBは、La2O3膜の表面に安定に付着できず、また、La2O3膜上に飛来したBは、La2O3膜から放出されるO(酸素)によって酸化されて除去されるため、La2O3膜上には堆積しにくい。従って、BがLa2O3膜のエッチングを阻害することが少ない。これは、上述の「試験例2」において、エッチング後のSi基板の表面にはBが検出されたが、エッチング後のLa2O3膜の表面にはBが検出されなかったことと符合する。
また、プラズマ中にCF4ガスを添加すると、Bは弗化されBF3となって揮発してしまい、Si基板のエッチングを抑制する効果を奏さない。これは、「試験例1」において、導入ガス中のCF4ガス濃度を増加させるとSi基板のエッチング速度が増加したことと符合する。
1 プラズマエッチング装置、2 真空チャンバー、2a 上部、3 ガス導入口、4 コイル、5 整合器、6 RF電源、7 磁場発生用コイル、11 排気口、12 圧力制御バルブ、13 真空ポンプ、14 電極、15 整合器、16 RF電源、21 供給手段、51 被加工材、52 供給材、53 プラズマ
Claims (7)
- シリコン上に形成された希土類元素の酸化物をエッチングするプラズマエッチング装置であって、
チャンバーと、
前記チャンバー内にガスを導入するガス導入手段と、
前記導入されたガスをプラズマ化するプラズマ化手段と、
前記チャンバー内の雰囲気に硼素、弗素、炭素及び珪素からなる群から選択された1種以上の元素を供給可能な供給手段と、
を備え、
前記ガス導入手段により反応ガスを2.5体積%以下含有し残部が希ガスからなる混合ガス又は希ガスを前記チャンバー内に導入し、前記プラズマ化手段により前記導入したガスをプラズマ化しつつ、前記供給手段から前記硼素、弗素、炭素及び珪素からなる群から選択された1種以上の元素を供給して前記希土類元素の酸化物をエッチング可能としたことを特徴とするプラズマエッチング装置。 - 前記反応ガスは、CF4ガスであることを特徴とする請求項1記載のプラズマエッチング装置。
- 前記供給手段は、前記元素を含む固体を前記プラズマに曝すものであることを特徴とする請求項1または2に記載のプラズマエッチング装置。
- シリコン上に形成された希土類元素の酸化物をエッチングするプラズマエッチング方法であって、
反応ガスを2.5体積%以下含有し残部が希ガスからなる混合ガス又は希ガスのプラズマを生成し、硼素、弗素、炭素及び珪素からなる群から選択された1種以上の元素を含む雰囲気においてエッチングすることを特徴とするプラズマエッチング方法。 - シリコン上に希土類元素の酸化膜を形成する工程と、
前記膜をプラズマエッチングする工程と、
を備え、
前記プラズマエッチングは、反応ガスを2.5体積%以下含有し残部が希ガスからなる混合ガス又は希ガスのプラズマを生成し、硼素、弗素、炭素及び珪素からなる群から選択された1以上の元素を含む雰囲気において行うことを特徴とする半導体装置の製造方法。 - 前記反応ガスとしてCF4ガスを使用することを特徴とする請求項5記載の半導体装置の製造方法。
- 前記希土類元素がランタンであることを特徴とする請求項5または6に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006018460A JP2007201215A (ja) | 2006-01-27 | 2006-01-27 | プラズマエッチング装置、プラズマエッチング方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006018460A JP2007201215A (ja) | 2006-01-27 | 2006-01-27 | プラズマエッチング装置、プラズマエッチング方法及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007201215A true JP2007201215A (ja) | 2007-08-09 |
Family
ID=38455485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006018460A Pending JP2007201215A (ja) | 2006-01-27 | 2006-01-27 | プラズマエッチング装置、プラズマエッチング方法及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007201215A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8304349B2 (en) * | 2008-08-18 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to integrate gate etching as all-in-one process for high K metal gate |
US8324116B2 (en) | 2009-06-12 | 2012-12-04 | Imec | Substrate treating method and method of manufacturing semiconductor device using the same |
US9391087B2 (en) | 2013-10-17 | 2016-07-12 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004014918A (ja) * | 2002-06-10 | 2004-01-15 | Toshiba Corp | Mis型半導体装置の製造方法 |
JP2004165555A (ja) * | 2002-11-15 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2004296477A (ja) * | 2003-03-25 | 2004-10-21 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
JP2004356575A (ja) * | 2003-05-30 | 2004-12-16 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
JP2005039015A (ja) * | 2003-07-18 | 2005-02-10 | Hitachi High-Technologies Corp | プラズマ処理方法および装置 |
JP2005045126A (ja) * | 2003-07-24 | 2005-02-17 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
-
2006
- 2006-01-27 JP JP2006018460A patent/JP2007201215A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004014918A (ja) * | 2002-06-10 | 2004-01-15 | Toshiba Corp | Mis型半導体装置の製造方法 |
JP2004165555A (ja) * | 2002-11-15 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2004296477A (ja) * | 2003-03-25 | 2004-10-21 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
JP2004356575A (ja) * | 2003-05-30 | 2004-12-16 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
JP2005039015A (ja) * | 2003-07-18 | 2005-02-10 | Hitachi High-Technologies Corp | プラズマ処理方法および装置 |
JP2005045126A (ja) * | 2003-07-24 | 2005-02-17 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8304349B2 (en) * | 2008-08-18 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to integrate gate etching as all-in-one process for high K metal gate |
US8324116B2 (en) | 2009-06-12 | 2012-12-04 | Imec | Substrate treating method and method of manufacturing semiconductor device using the same |
US9391087B2 (en) | 2013-10-17 | 2016-07-12 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101405175B1 (ko) | 플라즈마 에칭 방법 | |
JP4554461B2 (ja) | 半導体装置の製造方法 | |
US6667246B2 (en) | Wet-etching method and method for manufacturing semiconductor device | |
KR100792018B1 (ko) | 플라즈마에칭방법 | |
US8435895B2 (en) | Methods for stripping photoresist and/or cleaning metal regions | |
TW200428658A (en) | Method for fabricating a gate structure of a field effect transistor | |
TWI784967B (zh) | 矽氮化物之準原子層蝕刻方法 | |
US10867795B2 (en) | Method of etching hardmasks containing high hardness materials | |
US9780000B2 (en) | Method for forming spacers for a transitor gate | |
WO2004030049A2 (en) | A method and system for etching high-k dielectric materials | |
Engelmann et al. | Nitride etching with hydrofluorocarbons. I. Selective etching of nitride over silicon and oxide materials by gas discharge optimization and selective deposition of fluorocarbon polymer | |
TWI253691B (en) | Plasma treatment and etching process for ultra-thin dielectric films | |
JP5248063B2 (ja) | 半導体素子加工方法 | |
JP2007201215A (ja) | プラズマエッチング装置、プラズマエッチング方法及び半導体装置の製造方法 | |
US20080217294A1 (en) | Method and system for etching a hafnium containing material | |
CN107424923A (zh) | 一种自限制精确刻蚀硅的方法 | |
Bliznetsov et al. | Plasma Etching for Sub-45-nm TaN Metal Gates on High-$ k $ Dielectrics | |
US11527414B2 (en) | Methods for etching structures with oxygen pulsing | |
JP2008078209A (ja) | エッチング処理方法 | |
TWI334174B (ja) | ||
JP2002217414A (ja) | 半導体装置およびその製造方法 | |
JP2007305892A (ja) | 金属膜のエッチング方法及び半導体装置の製造方法 | |
KR101310850B1 (ko) | 플라즈마 에칭 방법 | |
KR101133697B1 (ko) | 반도체소자 가공방법 | |
Morel et al. | Tungsten metal gate etching in Cl2∕ O2 inductively coupled high density plasmas |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110214 |