JP2007195345A - Dc-dc converter - Google Patents
Dc-dc converter Download PDFInfo
- Publication number
- JP2007195345A JP2007195345A JP2006011644A JP2006011644A JP2007195345A JP 2007195345 A JP2007195345 A JP 2007195345A JP 2006011644 A JP2006011644 A JP 2006011644A JP 2006011644 A JP2006011644 A JP 2006011644A JP 2007195345 A JP2007195345 A JP 2007195345A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- circuit
- unit
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、電気泳動表示装置(EPD)などの直流電源電圧を使用する表示装置等の電源回路の電圧制御回路に関する。 The present invention relates to a voltage control circuit of a power supply circuit such as a display device using a DC power supply voltage such as an electrophoretic display device (EPD).
携帯型機器の表示装置として開発が進められているEPD等の表示装置では、画素表示に15〜20[V]の駆動電圧を必要とする。しかし、携帯型機器では電池を電源とするため、電源電圧が3[V]程度であることが多い。このため、電源電圧を5〜6倍に昇圧することが必要となる。この昇圧にDC−DCコンバータが使用される。表示器にDC−DCコンバータを用いた例が、例えば、特許文献1及び2に記載されている。
A display device such as EPD, which is being developed as a display device for a portable device, requires a drive voltage of 15 to 20 [V] for pixel display. However, since a portable device uses a battery as a power source, the power supply voltage is often about 3 [V]. For this reason, it is necessary to boost the power supply voltage 5 to 6 times. A DC-DC converter is used for this boosting. Examples using a DC-DC converter for the display are described in
ところで、EPD等の表示器では、画素電極に印加する駆動電圧の大きさによって表示品質(画像のコントラストや保持時間など)が変わる。例えば、駆動電圧を増加させると画像のコントラストや保持時間などは向上する。その一方、駆動電圧を増加させると消費電力も増大するので、電池を電源とする表示器や携帯型の情報機器では場合に応じた適当な駆動電圧に設定出来るように駆動電圧を可変にすることが望ましい。このため、抵抗分圧回路と出力選択回路(スイッチ素子)とを組み合わせて駆動電圧を調整可能とする。
しかしながら、DC−DCコンバータで昇圧した電圧を抵抗分圧回路と分圧出力選択回路とで可変に調整した場合、無駄な電流が抵抗分圧回路に流れる。また、DC−DCコンバータの電流供給能力が十分にない場合には昇圧電圧の降下を招来する。また、出力選択回路のスイッチ素子(トランジスタ)を動作させるためには、昇圧された高い電圧よりも大きいゲート電圧を必要とし、このための回路(レベルシフタ)が必要となる。 However, when the voltage boosted by the DC-DC converter is variably adjusted by the resistance voltage dividing circuit and the voltage dividing output selection circuit, useless current flows to the resistance voltage dividing circuit. Further, when the current supply capability of the DC-DC converter is not sufficient, the boosted voltage is lowered. Further, in order to operate the switch element (transistor) of the output selection circuit, a gate voltage larger than the boosted high voltage is required, and a circuit (level shifter) for this purpose is required.
よって、本発明は、抵抗分圧回路を不要としたスイッチドキャパシタ方式の出力可変なDC−DCコンバータを提供すること目的とする。 Accordingly, an object of the present invention is to provide a switched-capacitor variable output DC-DC converter that eliminates the need for a resistive voltage divider circuit.
上記目的を達成するため本発明のDC−DCコンバータは、直流電源と、上記直流電源に対してキャパシタを並列に接続して充電する充電動作と、上記直流電源に対して当該キュパシタを直列接続して放電する放電動作とを行う、上記直流電源と出力端間に直列接続された複数の単位昇圧回路と、指令信号に対応した数の前記単位昇圧回路に上記充電動作を行わせ、又は上記指令信号に対応した数の上記単位昇圧回路に上記充電動作を停止させた後に、全部の上記単位昇圧回路に上記放電動作を行わせる電圧制御回路と、を備える。 In order to achieve the above object, a DC-DC converter according to the present invention comprises a DC power supply, a charging operation in which a capacitor is connected in parallel to the DC power supply, and a capacitor connected in series to the DC power supply. A plurality of unit booster circuits connected in series between the DC power supply and the output terminal, and the number of unit booster circuits corresponding to the command signal perform the charging operation or the command A voltage control circuit that causes all the unit booster circuits to perform the discharge operation after the number of unit booster circuits corresponding to the signal has stopped the charging operation.
かかる構成とすることによって、スイッチドキャパシタ方式のDC−DCコンバータにおいて抵抗分圧回路を用いることなく出力電圧を可変とすることが可能となる。従って、抵抗分圧回路による電力損失、抵抗分圧出力を選択するスイッチ素子(トランジスタ)群、当該スイッチ素子群を動作させるために必要な高レベル駆動信号群及びそれら信号の発生回路の必要を回避することが可能となる。また、電流容量の大きい抵抗分圧回路や選択スイッチ素子の駆動回路などが不要となるので集積回路に好都合である。 With such a configuration, the output voltage can be made variable in the switched capacitor type DC-DC converter without using a resistance voltage dividing circuit. Therefore, it is possible to avoid the power loss due to the resistance voltage dividing circuit, the switch element (transistor) group for selecting the resistance voltage dividing output, the high-level drive signal group necessary for operating the switch element group, and the generation circuit of those signals. It becomes possible to do. Further, a resistor voltage dividing circuit having a large current capacity, a drive circuit for a selection switch element, and the like are not necessary, which is convenient for an integrated circuit.
好ましくは、上記単位昇圧回路は、回路入力端と回路出力端間に接続される第1のスイッチ素子と、上記回路入力端と基準電位間に互いに直列に接続される第2及び第3のスイッチ素子と、上記回路出力端と上記第2及び第3のスイッチ素子相互の接続点との間に接続されるキャパシタと、を含み、上記電圧制御回路は、上記充電動作に対応して上記第1及び第3のスイッチ素子を導通、上記第2のスイッチ素子を非導通とし、上記放電動作に対応して上記第1及び第3のスイッチ素子を非導通、上記第2のスイッチ素子を導通とする。 Preferably, the unit booster circuit includes a first switch element connected between a circuit input terminal and a circuit output terminal, and second and third switches connected in series between the circuit input terminal and a reference potential. And a capacitor connected between the circuit output terminal and the connection point between the second and third switch elements, and the voltage control circuit corresponds to the charging operation. And the third switch element is turned on, the second switch element is turned off, the first and third switch elements are turned off and the second switch element is turned on in response to the discharge operation. .
かかる構成とすることによって、スイッチドキャパシタ方式の単位DC−DCコンバータが形成される。 With such a configuration, a switched capacitor unit DC-DC converter is formed.
好ましくは、上記指令信号は出力電圧を示す信号である。電圧制御回路が指令信号が示す出力電圧に対応して複数の単位単位DC−DCコンバータのうち充電動作を行うものの数(該当単位DC−DCコンバータ)を決定することによって出力電圧が可変に設定される。 Preferably, the command signal is a signal indicating an output voltage. The output voltage is variably set by determining the number of unit-unit DC-DC converters that perform the charging operation (corresponding unit DC-DC converters) corresponding to the output voltage indicated by the command signal by the voltage control circuit. The
本発明の表示装置は、上述したDC−DCコンバータは含む。それにより、電力消費がより少ない表示装置を得ることが可能となり、電池駆動の表示装置に好都合である。 The display device of the present invention includes the above-described DC-DC converter. Accordingly, a display device with less power consumption can be obtained, which is advantageous for a battery-powered display device.
以下、本発明の実施の形態を添付図面を参照して説明する。図1乃至図4は、入力直流電圧の昇圧を行うスイッチドキャパシタ方式のDC−DCコンバータの基本動作を説明する説明図である。各図において、対応する部分には同一符号を付し、かかる部分の説明は省略する。 Embodiments of the present invention will be described below with reference to the accompanying drawings. 1 to 4 are explanatory diagrams for explaining the basic operation of a switched capacitor DC-DC converter that boosts an input DC voltage. In the drawings, corresponding parts are denoted by the same reference numerals, and description thereof will be omitted.
図1及び図2は、DC−DCコンバータの充電動作を示している。図1に示すように、この実施例(説明例)では、入力端INと出力端OUT間に5段の単位DC−DCコンバータが縦列(直列)に接続されている。入力端INには図示しない電池の低電圧LVDD(例えば、3[V])が印加され、出力端OUTには昇圧された直流高圧HVDD(例えば、18[V])が出力される。各単位DC−DCコンバータは、3つのスイッチ素子と1つのキャパシタによって構成される。例えば、図中に点線で示されるように、第1の単位DC−DCコンバータは、スイッチ素子SW1a、SW2a、SW2a’及びキャパシタCaによって構成される。 1 and 2 show the charging operation of the DC-DC converter. As shown in FIG. 1, in this embodiment (description example), five stages of unit DC-DC converters are connected in series (in series) between an input terminal IN and an output terminal OUT. A low voltage LVDD (for example, 3 [V]) of a battery (not shown) is applied to the input terminal IN, and a boosted DC high voltage HVDD (for example, 18 [V]) is output to the output terminal OUT. Each unit DC-DC converter includes three switch elements and one capacitor. For example, as indicated by a dotted line in the drawing, the first unit DC-DC converter is configured by switch elements SW1a, SW2a, SW2a 'and a capacitor Ca.
第1の単位DC−DCコンバータの回路構成は、その入力端と出力端との間にスイッチSW1aが接続される。単位DC−DCコンバータの入力端と基準電位(例えば、接地電位)との間にスイッチ素子SW2a及びSW2a’が直列に接続される。スイッチ素子SW2a及びSW2a’相互の接続点と単位DC−DCコンバータの出力端との間にキャパシタCaが接続されている。スイッチ素子SW2a及びSW2a’は相補的に動作するスイッチであり、スイッチ素子SW1a及びSW2aは同種のスイッチ素子である。 In the circuit configuration of the first unit DC-DC converter, a switch SW1a is connected between an input end and an output end. Switch elements SW2a and SW2a 'are connected in series between the input terminal of the unit DC-DC converter and a reference potential (for example, ground potential). A capacitor Ca is connected between the connection point between the switch elements SW2a and SW2a 'and the output terminal of the unit DC-DC converter. The switch elements SW2a and SW2a 'are switches that operate complementarily, and the switch elements SW1a and SW2a are the same kind of switch elements.
第2乃至第5の単位DC−DCコンバータもスイッチ素子SW1b〜SW1e、スイッチ素子SW2b〜SW2e、スイッチ素子SW2b’〜SW2e’、キャパシタCb〜Ceによって同様に構成される。第5の単位DC−DCコンバータの出力端と回路出力端OUTとの間には逆流を防止するスイッチ素子SW1fが設けられる。 The second to fifth unit DC-DC converters are similarly configured by switch elements SW1b to SW1e, switch elements SW2b to SW2e, switch elements SW2b 'to SW2e', and capacitors Cb to Ce. A switch element SW1f for preventing backflow is provided between the output terminal of the fifth unit DC-DC converter and the circuit output terminal OUT.
上述のように構成されたDC−DCコンバータの充電動作は、スイッチ素子SW1a〜SW1eを導通、スイッチ素子SW1fを非導通、スイッチ素子SW2a〜SW2eを非導通、スイッチ素子SW2a’〜SW2e’を導通することによって行われる。 In the charging operation of the DC-DC converter configured as described above, the switch elements SW1a to SW1e are turned on, the switch element SW1f is turned off, the switch elements SW2a to SW2e are turned off, and the switch elements SW2a ′ to SW2e ′ are turned on. Is done by.
この結果、図2に示すように、直流電源LVDDと基準電位との間に各キャパシタCa〜Ceが互いに並列に接続され、それぞれ充電される。 As a result, as shown in FIG. 2, the capacitors Ca to Ce are connected in parallel between the DC power supply LVDD and the reference potential, and are charged respectively.
図3は、DC−DCコンバータの放電動作を示している。放電動作は、スイッチ素子SW1a〜SW1eを非導通、スイッチ素子SW1fを導通、スイッチ素子SW2a〜SW2eを導通、スイッチ素子SW2a’〜SW2e’を非導通とすることによって行われる。 FIG. 3 shows the discharge operation of the DC-DC converter. The discharging operation is performed by turning off the switch elements SW1a to SW1e, turning on the switch element SW1f, turning on the switch elements SW2a to SW2e, and turning off the switch elements SW2a 'to SW2e'.
この結果、図4に示すように、直流電源LVDDと出力端OUTとの間に各キャパシタCa〜Ceが互いに直列に接続され、それぞれ放電する。キャパシタCa〜Ceにチャージされた電荷による電圧をVa〜Veとすれば、出力端OUTの電圧は、LVDD+Va+Vb+Vc+Vd+Ve[V]となる。 As a result, as shown in FIG. 4, the capacitors Ca to Ce are connected in series between the DC power supply LVDD and the output terminal OUT, and each discharges. If the voltage due to the charges charged in the capacitors Ca to Ce is Va to Ve, the voltage at the output terminal OUT is LVDD + Va + Vb + Vc + Vd + Ve [V].
ここで、キャパシタCa〜Ceを同じに構成すれば、出力端OUTの電圧は、LVDD+5×Va[V]、LVDDを3ボルトとすれば、HVDDとして18ボルトの直流出力電圧が得られる。また、キャパシタCa〜Ceの充電を行わなければ、出力端OUTの電圧は、LVDD+0[V]であり、3[V]となる。従って、各段のキャパシタの充電の有無によってDC−DCコンバータの出力電圧の設定をLVDD(例えば、3[V])〜LVDD+5×Va(例えば、18[V])まで可変に設定することが出来る。このような手法によれば、抵抗分圧回路を使用する必要がない。 Here, if the capacitors Ca to Ce are configured in the same manner, the voltage of the output terminal OUT is LVDD + 5 × Va [V], and if LVDD is 3 volts, a DC output voltage of 18 volts can be obtained as HVDD. If the capacitors Ca to Ce are not charged, the voltage at the output terminal OUT is LVDD + 0 [V], which is 3 [V]. Therefore, the setting of the output voltage of the DC-DC converter can be variably set from LVDD (for example, 3 [V]) to LVDD + 5 × Va (for example, 18 [V]) depending on whether or not the capacitor of each stage is charged. . According to such a method, it is not necessary to use a resistance voltage dividing circuit.
図5は、上述したDC−DCコンバータ装置を集積回路で構成する場合を示している。 FIG. 5 shows a case where the above-described DC-DC converter device is constituted by an integrated circuit.
同図に示されるように、DC−DCコンバータ装置1は、スイッチ制御部10とDC−DCコンバータ部20によって構成されている。
As shown in FIG. 1, the DC-
スイッチ制御部10は、例えば、図示しないEPDの輝度制御回路からDC−DCコンバータ装置1に設定すべき出力電圧が指令信号として端子DD0及びDD1に供給される。また、電源LVDDが供給される。スイッチ制御部10は指令信号DD0、1に対応した選択信号XHVSEL4〜6をDC−DCコンバータ部20に出力する。なお、実施例では、後述のように、5つの単位DC−DCコンバータのうち、第3乃至第5の単位DC−DCコンバータの充電動作を選択可能になされている。
In the
DC−DCコンバータ部20には、更に、充電動作モードと放電動作モードに対応したクロック信号DCK、電源電圧LVDDが供給される。DC−DCコンバータ部20は集積回路によって構成されるが、容量の大きいキャパシタCa〜CeがDC−DCコンバータ部20の外部端子C2〜C6に外付けとなっている。昇圧した直流電圧を出力するDC−DCコンバータ部20の出力端子VSCには、キャパシタCOが接続され、出力高電圧HVDDを保持する。
The DC-
図6は、DC−DCコンバータ部20の具体的な構成例を示している。
FIG. 6 shows a specific configuration example of the DC-
同図において、図3と対応する部分には、同一符号を付している。前述したように、DC−DCコンバータは5段の単位DC−DCコンバータによって構成されている。このうち、第3乃至第5の単位DC−DCコンバータの充電動作が選択的に設定可能になされている。 In the figure, parts corresponding to those in FIG. As described above, the DC-DC converter is composed of a 5-stage unit DC-DC converter. Among these, the charging operation of the third to fifth unit DC-DC converters can be selectively set.
すなわち、一導電型(PMOS)のトランジスタM3、M6、M9、M12、M15、M16は、それぞれスイッチ素子SW1a〜SW1fに対応している。なお、M16はダイオード接続され、充電動作時における出力キャパシタCOからの電流の逆流を防止している。一導電型(PMOS)のトランジスタM1、M4、M7、M10、M13は、それぞれスイッチ素子SW2a〜SW2eに対応している。他導電型(NMOS)のトランジスタM2、M5、M8、M11、M14は、それぞれスイッチ素子SW2a’〜SW2e’に対応している。また、同図中のキャパシタCa〜Ceは図3に示されるCa〜Ceに対応している。 In other words, the one-conductivity type (PMOS) transistors M3, M6, M9, M12, M15, and M16 correspond to the switch elements SW1a to SW1f, respectively. M16 is diode-connected to prevent a backflow of current from the output capacitor CO during the charging operation. One conductivity type (PMOS) transistors M1, M4, M7, M10, and M13 correspond to the switch elements SW2a to SW2e, respectively. Other conductivity type (NMOS) transistors M2, M5, M8, M11, and M14 correspond to the switch elements SW2a 'to SW2e', respectively. In addition, capacitors Ca to Ce in the figure correspond to Ca to Ce shown in FIG.
第1乃至第5の単位DC−DCコンバータのトランジスタM3、M6、M9、M12及びM15の各ゲートにはそれぞれクロック信号XDCK6が供給される。クロック信号XDCK6は、昇圧された出力電圧が両端に印加される相補型トランジスタM20及びM21からなるインバータによってクロック信号DCKを反転してレベルシフトしたクロック信号である。 A clock signal XDCK6 is supplied to each gate of the transistors M3, M6, M9, M12, and M15 of the first to fifth unit DC-DC converters. The clock signal XDCK6 is a clock signal that is level-shifted by inverting the clock signal DCK by an inverter composed of complementary transistors M20 and M21 to which a boosted output voltage is applied at both ends.
第1及び第2の単位DC−DCコンバータの相補型トランジスタM1及びM2、M4及びM5の各ゲートには、それぞれクロック信号DCKをインバータを介して反転したクロック信号XDCKが供給される。 A clock signal XDCK obtained by inverting the clock signal DCK via an inverter is supplied to the gates of the complementary transistors M1 and M2, M4, and M5 of the first and second unit DC-DC converters.
第3乃至第5の単位DC−DCコンバータの相補型トランジスタM7及びM8、M10及びM11、M13及びM14の各ゲートには、それぞれノアゲートX1乃至X3の出力信号が供給される。 Output signals of NOR gates X1 to X3 are supplied to the gates of complementary transistors M7 and M8, M10 and M11, M13 and M14 of the third to fifth unit DC-DC converters, respectively.
ノアゲートX1乃至X3の各一入力にはそれぞれクロック信号DCKが供給される。ノアゲートX1乃至X3の各他入力には、スイッチ制御部10からそれぞれ選択信号XHVSEL4乃至XHVSEL6が供給される。選択信号XHVSEL4乃至XHVSEL6の低レベルがノアゲートX1乃至X3に供給されると、供給された単位DC−DCコンバータは充電動作と放電動作とをクロック信号DCKに応じて繰り返すが、選択信号XHVSEL4乃至XHVSEL6の高レベルがノアゲートX1乃至X3に供給されると、ノアゲートX1乃至X3の出力は低レベル状態となり、第3乃至第5の単位DC−DCコンバータは充電動作は行わず、放電動作状態となる。従って、Cc乃至Ceの両端の電位差はDCKのレベルによらず0Vになる。
A clock signal DCK is supplied to each one input of the NOR gates X1 to X3. Selection signals XHVSEL4 to XHVSEL6 are supplied from the
上述した構成において、クロック信号DCKの低レベル及びXDCKの高レベル時に第1乃至第5の単位DC−DCコンバータは各キャパシタへの充電動作を行う。また、クロック信号DCKの高レベル及びXDCKの低レベル時に第1乃至第5の単位DC−DCコンバータは各キャパシタを直列に接続して放電動作を行う。上述のように、選択信号XHVSEL4乃至XHVSEL6によって第3乃至第5の単位DC−DCコンバータの各キャパシタの充電動作が制御されるので、実施例では、例えば、電源電圧LVDDを3[V]とすると、出力電圧HVDDを9〜18[V]まで3[V]単位で段階的に変化させることが可能となる。 In the above-described configuration, the first to fifth unit DC-DC converters perform the charging operation to each capacitor when the clock signal DCK is at a low level and the XDCK is at a high level. In addition, when the clock signal DCK is at a high level and the XDCK is at a low level, the first to fifth unit DC-DC converters perform discharge operations by connecting the capacitors in series. As described above, since the charging operation of each capacitor of the third to fifth unit DC-DC converters is controlled by the selection signals XHVSEL4 to XHVSEL6, in the embodiment, for example, when the power supply voltage LVDD is 3 [V] The output voltage HVDD can be changed in steps of 3 [V] from 9 to 18 [V].
なお、単位DC−DCコンバータの各動作は、指令信号に対応した数の単位DC−DCコンバータに充電動作を行わせ、あるいは指令信号に対応した数の単位DC−DCコンバータに充電動作を停止させた後に、全部の単位DC−DCコンバータに放電動作を行わせても同様の結果を得ることが出来る。 In addition, each operation of the unit DC-DC converter causes the number of unit DC-DC converters corresponding to the command signal to perform the charging operation, or causes the number of unit DC-DC converters corresponding to the command signal to stop the charging operation. Thereafter, the same result can be obtained even if all the unit DC-DC converters are discharged.
図7は、スイッチ制御部10の具体的な構成例を示している。同図に示されるように、スイッチ制御部10は、論理回路11、アンドゲート及びインバータによって構成される。
FIG. 7 shows a specific configuration example of the
図8は、論理回路11に入力される信号とこれに対応して同回路から出力される出力信号を示している。同図の入出力テーブルに示されるように、例えば、DC−DCコンバータに電源電圧LVDDの3倍昇圧動作を行わせる場合には、論理回路11のA入力端及びB入力端への指令信号DD0及びDD1をそれぞれ「1」、「1」のレベルとする。それにより、論理回路11内部の図示しないロジックによって出力端Y0乃至Y3にそれぞれ「1」、「1」、「1」及び「0」のレベルが出力される。出力端Y0の出力信号は既述選択信号XHVSEL6となる。出力端Y0及びY1のアンド出力が選択信号XHVSEL5となる。出力端Y3の出力信号Y3がインバータを経て反転された信号が選択信号XHVSEL4となる。同様にして、指令信号DD0及びDD1によって4種類の出力電圧VDD3(3倍昇圧)〜VDD6(6倍昇圧)の設定が行われる。
FIG. 8 shows signals input to the
なお、DC−DCコンバータの単位DC−DCコンバータの接続段数及び充電制御の対象とする単位DC−DCコンバータの数は任意に設定可能であり、上述した実施例に限定されるものではない。 Note that the number of unit DC-DC converters connected to the DC-DC converter and the number of unit DC-DC converters to be charged can be arbitrarily set, and are not limited to the above-described embodiments.
このようにして、スイッチドキャパシタ方式のDC−DCコンバータを構成する複数の単位DC−DCコンバータの充電動作の有無を個別に設定することによってDC−DCコンバータの昇圧出力電圧を変化させることが可能となる。 In this way, the boosted output voltage of the DC-DC converter can be changed by individually setting the presence / absence of the charging operation of the plurality of unit DC-DC converters constituting the switched capacitor type DC-DC converter. It becomes.
図9は、比較例を示している。この例では、図1に示す昇圧回路によって最大電圧まで昇圧し、昇圧電圧VSCを抵抗R1〜R4からなる抵抗分圧回路とトランジスタT1〜T4からなる出力選択回路を使用して出力電圧を変化させている。 FIG. 9 shows a comparative example. In this example, the booster circuit shown in FIG. 1 boosts the voltage to the maximum voltage, and the boosted voltage VSC is changed using a resistor voltage divider circuit composed of resistors R1 to R4 and an output selection circuit composed of transistors T1 to T4. ing.
既述したように、この構成では抵抗分圧回路の抵抗R1〜R4における電力ロス、集積回路内に抵抗分圧回路を設ける困難さ(発熱、大面積消費等)がある。また、高圧が印加されるトランジスタT1乃至T4を低レベルの選択信号SEL1乃至SEL4で制御することが出来ないので、レベルシフト回路LS1乃至LS4を別途設けて低レベルの選択信号SEL1乃至SEL4をそれぞれ高レベルの選択信号HSEL1乃至HSEL4に変換する必要がある。このため、レベルシフト回路LS1乃至LS4の分だけDC−DCコンバータ回路が複雑になる不具合がある。 As described above, in this configuration, there are power loss in the resistors R1 to R4 of the resistance voltage dividing circuit, and difficulty (heating, large area consumption, etc.) of providing the resistance voltage dividing circuit in the integrated circuit. Further, since the transistors T1 to T4 to which a high voltage is applied cannot be controlled by the low level selection signals SEL1 to SEL4, the level shift circuits LS1 to LS4 are separately provided and the low level selection signals SEL1 to SEL4 are set to the high level, respectively. It is necessary to convert to level selection signals HSEL1 to HSEL4. For this reason, there is a problem that the DC-DC converter circuit becomes complicated by the level shift circuits LS1 to LS4.
上述した本発明の実施例によれば、かかる不具合は解消される。 According to the embodiment of the present invention described above, such a problem is solved.
なお、本発明のDC−DCコンバータ回路は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。 It should be noted that the DC-DC converter circuit of the present invention is not limited to the above-described embodiment, and it is needless to say that various modifications can be made without departing from the gist of the present invention.
1 DC−DCコンバータ装置、10 スイッチ制御部、11 論理回路、20 DC−DCコンバータ部
1 DC-DC converter device, 10 switch control unit, 11 logic circuit, 20 DC-DC converter unit
Claims (4)
前記直流電源に対してキャパシタを並列に接続して充電する充電動作と、前記直流電源に対して当該キュパシタを直列接続して放電する放電動作とを行う、前記直流電源と出力端間に直列接続された複数の単位昇圧回路と、
指令信号に対応した数の前記単位昇圧回路に前記充電動作を行わせ、又は前記指令信号に対応した数の前記単位昇圧回路に前記充電動作を停止させた後に、全部の前記単位昇圧回路に前記放電動作を行わせる電圧制御回路と、
を備えるDC−DCコンバータ。 DC power supply,
A series connection between the DC power supply and the output terminal is performed. The charging operation is performed by charging a capacitor connected in parallel to the DC power supply, and the discharging operation is performed by discharging the cupacitor in series with the DC power supply. A plurality of unit booster circuits,
After causing the number of unit booster circuits corresponding to the command signal to perform the charging operation or stopping the number of unit booster circuits corresponding to the command signal to stop the charging operation, all the unit booster circuits are configured to perform the charging operation. A voltage control circuit for performing a discharge operation;
DC-DC converter provided with.
前記電圧制御回路は、前記充電動作に対応して前記第1及び第3のスイッチ素子を導通、前記第2のスイッチ素子を非導通とし、前記放電動作に対応して前記第1及び第3のスイッチ素子を非導通、前記第2のスイッチ素子を導通とする、請求項1に記載のDC−DCコンバータ。 The unit booster circuit includes: a first switch element connected between a circuit input terminal and a circuit output terminal; second and third switch elements connected in series between the circuit input terminal and a reference potential; A capacitor connected between the circuit output terminal and the connection point between the second and third switch elements,
The voltage control circuit makes the first and third switch elements conductive in response to the charging operation, and makes the second switch element non-conductive, and responds to the discharge operation with the first and third switch elements. The DC-DC converter according to claim 1, wherein a switch element is non-conductive and the second switch element is conductive.
A display device comprising the DC-DC converter according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006011644A JP4756467B2 (en) | 2006-01-19 | 2006-01-19 | DC-DC converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006011644A JP4756467B2 (en) | 2006-01-19 | 2006-01-19 | DC-DC converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007195345A true JP2007195345A (en) | 2007-08-02 |
JP4756467B2 JP4756467B2 (en) | 2011-08-24 |
Family
ID=38450572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006011644A Expired - Fee Related JP4756467B2 (en) | 2006-01-19 | 2006-01-19 | DC-DC converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4756467B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010220298A (en) * | 2009-03-13 | 2010-09-30 | Seiko Epson Corp | Dc-dc converter |
JP2011020306A (en) * | 2009-07-14 | 2011-02-03 | Seiko Epson Corp | Driving signal generation circuit |
US8223514B2 (en) | 2009-03-06 | 2012-07-17 | Seiko Epson Corporation | DC-DC converter circuit, electro-optic device, and electronic device |
WO2012144116A1 (en) * | 2011-04-19 | 2012-10-26 | パナソニック株式会社 | Charge-pump type dc-dc converter |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62144565A (en) * | 1985-12-18 | 1987-06-27 | Matsushita Electric Ind Co Ltd | Booster circuit |
JPH0446556A (en) * | 1990-06-13 | 1992-02-17 | Canon Inc | Power supply device |
JPH05336734A (en) * | 1992-03-30 | 1993-12-17 | Sumitomo Metal Ind Ltd | Dc-dc converter |
JPH0998565A (en) * | 1995-09-29 | 1997-04-08 | Toshiba Corp | Power supply |
JP2001309641A (en) * | 2000-04-26 | 2001-11-02 | New Japan Radio Co Ltd | Variable boosting circuit |
JP2001309642A (en) * | 2000-04-26 | 2001-11-02 | New Japan Radio Co Ltd | Variable boosting circuit |
JP2003088103A (en) * | 2001-09-17 | 2003-03-20 | Nec Microsystems Ltd | Charge pump system power circuit |
JP2004242487A (en) * | 2002-12-12 | 2004-08-26 | Nec Kansai Ltd | Boosting method and booster circuit |
JP2004336904A (en) * | 2003-05-08 | 2004-11-25 | New Japan Radio Co Ltd | Boosting circuit |
JP2005315919A (en) * | 2004-04-27 | 2005-11-10 | Tohoku Pioneer Corp | Light-emitting display apparatus and control method for driving the same |
-
2006
- 2006-01-19 JP JP2006011644A patent/JP4756467B2/en not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62144565A (en) * | 1985-12-18 | 1987-06-27 | Matsushita Electric Ind Co Ltd | Booster circuit |
JPH0446556A (en) * | 1990-06-13 | 1992-02-17 | Canon Inc | Power supply device |
JPH05336734A (en) * | 1992-03-30 | 1993-12-17 | Sumitomo Metal Ind Ltd | Dc-dc converter |
JPH0998565A (en) * | 1995-09-29 | 1997-04-08 | Toshiba Corp | Power supply |
JP2001309641A (en) * | 2000-04-26 | 2001-11-02 | New Japan Radio Co Ltd | Variable boosting circuit |
JP2001309642A (en) * | 2000-04-26 | 2001-11-02 | New Japan Radio Co Ltd | Variable boosting circuit |
JP2003088103A (en) * | 2001-09-17 | 2003-03-20 | Nec Microsystems Ltd | Charge pump system power circuit |
JP2004242487A (en) * | 2002-12-12 | 2004-08-26 | Nec Kansai Ltd | Boosting method and booster circuit |
JP2004336904A (en) * | 2003-05-08 | 2004-11-25 | New Japan Radio Co Ltd | Boosting circuit |
JP2005315919A (en) * | 2004-04-27 | 2005-11-10 | Tohoku Pioneer Corp | Light-emitting display apparatus and control method for driving the same |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8223514B2 (en) | 2009-03-06 | 2012-07-17 | Seiko Epson Corporation | DC-DC converter circuit, electro-optic device, and electronic device |
JP2010220298A (en) * | 2009-03-13 | 2010-09-30 | Seiko Epson Corp | Dc-dc converter |
JP2011020306A (en) * | 2009-07-14 | 2011-02-03 | Seiko Epson Corp | Driving signal generation circuit |
WO2012144116A1 (en) * | 2011-04-19 | 2012-10-26 | パナソニック株式会社 | Charge-pump type dc-dc converter |
Also Published As
Publication number | Publication date |
---|---|
JP4756467B2 (en) | 2011-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4557577B2 (en) | Charge pump circuit | |
JP4895694B2 (en) | Power circuit | |
JP4425727B2 (en) | Power circuit | |
JP4397936B2 (en) | Switching power supply device and electronic device using the same | |
JP3693464B2 (en) | Display panel drive device | |
US8106703B2 (en) | Booster circuit | |
JP2007140005A (en) | Bias voltage generation circuit | |
US7230471B2 (en) | Charge pump circuit of LCD driver including driver having variable current driving capability | |
JP4756467B2 (en) | DC-DC converter | |
JP2008161014A (en) | Boosting charge-pump circuit | |
US20110084675A1 (en) | Booster circuit | |
US10152937B2 (en) | Semiconductor device, power supply circuit, and liquid crystal display device | |
JP2003088103A (en) | Charge pump system power circuit | |
US20050180227A1 (en) | Booster circuit | |
JP2008289352A (en) | Booster power circuit and liquid-crystal display | |
JP2004180364A (en) | Power supply circuit | |
JP2006209295A (en) | Power supply device | |
JP2011135150A (en) | D/a converter circuit, and voltage supply control method therefor | |
JP2005044203A (en) | Power supply circuit | |
JP2006187165A (en) | Power supply circuit and method of driving the same | |
JP4498073B2 (en) | Charge pump circuit | |
JP4724486B2 (en) | Driving power circuit | |
JP2006345611A (en) | Charge pump circuit | |
JP2005117830A (en) | Charge pump circuit | |
JP4865367B2 (en) | Semiconductor integrated circuit, display device, and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110509 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4756467 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110522 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140610 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |