JP4498073B2 - Charge pump circuit - Google Patents
Charge pump circuit Download PDFInfo
- Publication number
- JP4498073B2 JP4498073B2 JP2004256648A JP2004256648A JP4498073B2 JP 4498073 B2 JP4498073 B2 JP 4498073B2 JP 2004256648 A JP2004256648 A JP 2004256648A JP 2004256648 A JP2004256648 A JP 2004256648A JP 4498073 B2 JP4498073 B2 JP 4498073B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- voltage
- charge pump
- pump circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、携帯機器に搭載されるチャージポンプ回路に関する。 The present invention relates to a charge pump circuit mounted on a portable device.
携帯電話やＰＤＡ（Personal Digital Assistance）といった携帯機器は、携帯機器に搭載された電池（二次電池を含む）から供給される電源電圧（印加電圧）で動作している。例えば、携帯電話等では、これに搭載された３Ｖ仕様のＬｉイオン電池から電源電圧を得ている。一方、前述したような携帯機器には、電池から供給される電源電圧よりも高い電圧を必要とする部材も搭載されている。例えば、携帯電話等に搭載された発光ダイオードやＬＣＤ（Liquid Crystal Display）のバックライトは、５Ｖ以上の電圧を印加しなければならない場合が多い。従って、これら携帯機器には、電池から供給される電源電圧を昇圧する昇圧回路が搭載されている。このような昇圧回路の１つにチャージポンプ回路があり、その一例を図２に示す。 Mobile devices such as mobile phones and PDAs (Personal Digital Assistance) operate with a power supply voltage (applied voltage) supplied from a battery (including a secondary battery) mounted on the mobile device. For example, in a mobile phone or the like, a power supply voltage is obtained from a 3V specification Li-ion battery mounted on the mobile phone. On the other hand, a member requiring a voltage higher than the power supply voltage supplied from the battery is also mounted on the portable device as described above. For example, in many cases, a light-emitting diode or LCD (Liquid Crystal Display) backlight mounted on a mobile phone or the like has to apply a voltage of 5 V or more. Therefore, these portable devices are equipped with a booster circuit that boosts the power supply voltage supplied from the battery. One such booster circuit is a charge pump circuit, an example of which is shown in FIG.
図２に示す従来のチャージポンプ回路は、スイッチ１−１〜１−３、コンデンサ３−１〜３−３、バッファ回路５−１〜５−５を備え、電池から供給された電源電圧ＶＤＤを昇圧し、これを出力電圧として出力する。スイッチ１−１〜１−３は、後述するスイッチング制御によりオン／オフ制御されるスイッチであり、チャージポンプ回路の入力端子から出力端子へ直列に接続されている。コンデンサ３−１〜３−３は、その両端に印加された電位差に応じた電圧を充電するコンデンサであり、一方の端子がスイッチ１−１〜１−３の各々の出力端子に接続されている。また、コンデンサ３−１，３−２の他方の端子は、後述するバッファ回路５−１，５−２の各々の出力端子に接続され、コンデンサ３−３の他方の端子は接地されている。 The conventional charge pump circuit shown in FIG. 2 includes switches 1-1 to 1-3, capacitors 3-1 to 3-3, and buffer circuits 5-1 to 5-5, and supplies the power supply voltage VDD supplied from the battery. The voltage is boosted and output as an output voltage. The switches 1-1 to 1-3 are switches that are on / off controlled by switching control to be described later, and are connected in series from the input terminal to the output terminal of the charge pump circuit. The capacitors 3-1 to 3-3 are capacitors that charge a voltage corresponding to the potential difference applied to both ends thereof, and one terminal is connected to each output terminal of the switches 1-1 to 1-3. . The other terminals of the capacitors 3-1 and 3-2 are connected to output terminals of buffer circuits 5-1 and 5-2, which will be described later, and the other terminal of the capacitor 3-3 is grounded.
バッファ回路５−１，５−２は、ピーク・トゥ・ピーク電圧が０Ｖ〜電源電圧ＶＤＤのクロックパルスＣＫ、逆相クロックパルスＸＣＫを出力するバッファ回路であり、出力端子が前述したコンデンサ３−１，３−２の他方の端子に接続されている。ここで、バッファ回路５−１は、クロックパルスＣＫを、バッファ回路５−２は、逆相クロックパルスＸＣＫを、各々出力する。なお、後述する２倍モードのとき、バッファ回路５−２の出力端子は、開放される。 The buffer circuits 5-1 and 5-2 are buffer circuits that output a clock pulse CK and a reverse-phase clock pulse XCK having a peak-to-peak voltage of 0 V to the power supply voltage VDD, and an output terminal of the capacitor 3-1. , 3-2 are connected to the other terminals. Here, the buffer circuit 5-1 outputs a clock pulse CK, and the buffer circuit 5-2 outputs a reverse-phase clock pulse XCK. In the double mode described later, the output terminal of the buffer circuit 5-2 is opened.
また、バッファ回路５−３〜５−５は、スイッチ１−１〜１−３のオン／オフ制御をするクロックパルスＣＫ、逆相クロックパルスＸＣＫを出力するバッファ回路であり、出力端子が前述したスイッチ１−１〜１−３に接続されている。ここで、バッファ回路５−３は、逆相クロックパルスＸＣＫを、バッファ回路５−２は、クロックパルスＣＫを、バッファ回路５−５は、逆相クロックパルスＸＣＫを、各々出力する。なお、後述する２倍モードのとき、バッファ回路５−４は、スイッチ１−２を常時オンにし、バッファ回路５−５は、クロックパルスＣＫを出力する。 The buffer circuits 5-3 to 5-5 are buffer circuits that output the clock pulse CK and the anti-phase clock pulse XCK for ON / OFF control of the switches 1-1 to 1-3, and the output terminals thereof are described above. Connected to the switches 1-1 to 1-3. Here, the buffer circuit 5-3 outputs a reverse phase clock pulse XCK, the buffer circuit 5-2 outputs a clock pulse CK, and the buffer circuit 5-5 outputs a reverse phase clock pulse XCK. In the double mode described later, the buffer circuit 5-4 always turns on the switch 1-2, and the buffer circuit 5-5 outputs a clock pulse CK.
以上の構成により、図２に示すチャージポンプ回路は、電池から供給された電源電圧ＶＤＤを、昇圧段数に応じたスイッチ１−１〜１−３のオン／オフ制御とコンデンサ３−１，３−２の他方の端子への逆相クロックパルスＸＣＫの印加により昇圧し、これを出力電圧として携帯機器に搭載された部材に供給している。次に、従来のチャージポンプ回路の動作について、特に電源電圧ＶＤＤを３倍の電圧３ＶＤＤに昇圧する動作（３倍モード）について説明する。 With the above configuration, the charge pump circuit shown in FIG. 2 uses the power supply voltage VDD supplied from the battery to control the on / off of the switches 1-1 to 1-3 and the capacitors 3-1, 3- The voltage is boosted by applying a reverse-phase clock pulse XCK to the other terminal 2 and supplied as an output voltage to a member mounted on the portable device. Next, the operation of the conventional charge pump circuit, particularly the operation of boosting the power supply voltage VDD to the triple voltage 3VDD (three times mode) will be described.
電池から供給される電源電圧ＶＤＤは、スイッチ１−１の入力端子に印加される。ここで、スイッチ１−１がオンになると共に、バッファ回路５−１から出力されるクロックパルスＣＫがローレベルになる。これにより、コンデンサ３−１の一方の端子にスイッチ１−１を介して電源電圧ＶＤＤが印加され、コンデンサ３−１の他方の端子が０Ｖとなる。従って、コンデンサ３−１の両端の端子には、電位差ＶＤＤが発生する。コンデンサ３−１の両端の端子に電位差ＶＤＤが発生することにより、コンデンサ３−１には発生した電位差に応じた電圧ＶＤＤが充電される。 The power supply voltage VDD supplied from the battery is applied to the input terminal of the switch 1-1. Here, the switch 1-1 is turned on, and the clock pulse CK output from the buffer circuit 5-1 becomes low level. As a result, the power supply voltage VDD is applied to one terminal of the capacitor 3-1 via the switch 1-1, and the other terminal of the capacitor 3-1 becomes 0V. Therefore, a potential difference VDD is generated between the terminals at both ends of the capacitor 3-1. When the potential difference VDD is generated at the terminals at both ends of the capacitor 3-1, the voltage VDD corresponding to the generated potential difference is charged in the capacitor 3-1.
次に、スイッチ１−１がオフし、スイッチ１−２がオンになると共に、バッファ回路５−１から出力されるクロックパルスＣＫがハイレベル（ＶＤＤ）となり、逆相クロックパルスＸＣＫがローレベルになる。これにより、コンデンサ３−２の一方の端子には、前述したコンデンサ３−１に充電された電圧ＶＤＤと、コンデンサ３−１の他方の端子に印加されたクロックパルスＣＫがハイレベルになったことにより上昇した電圧ＶＤＤと、が加算された電圧２ＶＤＤが印加される。また、逆相クロックパルスＸＣＫはローレベルであるため、コンデンサ３−２の他方の端子は、０Ｖとなる。従って、コンデンサ３−２の両端の端子には、電位差２ＶＤＤが発生する。コンデンサ３−２の両端の端子に電位差２ＶＤＤが発生することにより、コンデンサ３−２には発生した電位差に応じた電圧２ＶＤＤが充電される。 Next, the switch 1-1 is turned off, the switch 1-2 is turned on, the clock pulse CK output from the buffer circuit 5-1 is at a high level (VDD), and the reverse phase clock pulse XCK is at a low level. Become. As a result, the voltage VDD charged in the capacitor 3-1 described above and the clock pulse CK applied to the other terminal of the capacitor 3-1 are at a high level at one terminal of the capacitor 3-2. The voltage 2VDD obtained by adding the voltage VDD increased by the above is applied. Further, since the reverse-phase clock pulse XCK is at a low level, the other terminal of the capacitor 3-2 becomes 0V. Accordingly, a potential difference 2VDD is generated at the terminals at both ends of the capacitor 3-2. When the potential difference 2VDD is generated at the terminals at both ends of the capacitor 3-2, the capacitor 3-2 is charged with the voltage 2VDD corresponding to the generated potential difference.
そして、スイッチ１−２がオフし、スイッチ１−３がオンになると共に、バッファ回路５−２から出力される逆相クロックパルスＸＣＫがハイレベル（ＶＤＤ）になる。これにより、コンデンサ３−３の一方の端子には、前述したコンデンサ３−２に充電された電圧２ＶＤＤと、コンデンサ３−２の他方の端子に印加された逆相クロックパルスＸＣＫがハイレベルになったことにより上昇した電圧ＶＤＤと、が加算された電圧３ＶＤＤが印加される。また、コンデンサ３−２の他方の端子は、接地され０Ｖである。従って、コンデンサ３−３の両端の端子には、電位差３ＶＤＤが発生する。コンデンサ３−３の両端の端子に電位差３ＶＤＤが発生することにより、コンデンサ３−３には発生した電位差に応じた電圧３ＶＤＤが充電されると共に、この電圧３ＶＤＤが出力電圧として、出力端子に接続された発光ダイオード等の部材に供給する。 Then, the switch 1-2 is turned off, the switch 1-3 is turned on, and the anti-phase clock pulse XCK output from the buffer circuit 5-2 becomes high level (VDD). As a result, the voltage 2VDD charged in the capacitor 3-2 described above and the anti-phase clock pulse XCK applied to the other terminal of the capacitor 3-2 become high level at one terminal of the capacitor 3-3. Thus, a voltage 3VDD obtained by adding the increased voltage VDD is applied. The other terminal of the capacitor 3-2 is grounded and 0V. Therefore, a potential difference 3VDD is generated at the terminals at both ends of the capacitor 3-3. When a potential difference 3VDD is generated at both terminals of the capacitor 3-3, the capacitor 3-3 is charged with a voltage 3VDD corresponding to the generated potential difference, and this voltage 3VDD is connected to the output terminal as an output voltage. Supply to a member such as a light emitting diode.
以上説明したように、従来のチャージポンプ回路では、携帯機器に搭載された電池から供給される電源電圧を昇圧しているため、携帯機器に搭載された電池から供給される電源電圧よりも高い駆動電圧を必要とする部材を駆動させることができる。 As described above, in the conventional charge pump circuit, since the power supply voltage supplied from the battery mounted on the portable device is boosted, the driving is higher than the power supply voltage supplied from the battery mounted on the portable device. A member requiring a voltage can be driven.
また、このようなチャージポンプ回路において、昇圧量を減らすにはスイッチ１−１〜１−３のうち少なくとも１つを常時オン状態にし、昇圧段数を減らしておけば良い。例えば、スイッチ１−２を常時オン状態にし、スイッチ１−１，１−３を交互にオン（又はオフ）にすることにより電源電圧ＶＤＤを２倍の電圧２ＶＤＤにして出力する動作（２倍モード）が可能となる。 Further, in such a charge pump circuit, in order to reduce the boosting amount, at least one of the switches 1-1 to 1-3 is always turned on, and the number of boosting stages is reduced. For example, the switch 1-2 is always turned on, and the switches 1-1 and 1-3 are alternately turned on (or turned off) to output the power supply voltage VDD to the double voltage 2VDD (double mode). ) Is possible.
一方、携帯機器を使用しているときに、チャージポンプ回路の入力端子には、出力端子から出力される負荷電流の昇圧段数倍の電流が流れる。このため、チャージポンプ回路の出力端子に接続された部材を駆動するのに充分な電圧を出力できる場合は、チャージポンプ回路の昇圧段数を下げた方が、消費電流電力を下げることができ携帯機器に搭載された電池への負担を小さくすることができる。例えば、発光ダイオードの様に電流、温度等によって駆動電圧が変化する部材が、チャージポンプ回路の出力端子に接続されている場合は、発光ダイオードの駆動に必要な電圧を印加することができる昇圧段数に切り替えることにより、消費電流電力を下げることができる。昇圧段数の切り替えは、前述したようにチャージポンプ回路のスイッチ１−２を常時オン状態にして、スイッチ１−１，１−３を交互にオン（又はオフ）にすれば、３倍モードから２倍モードに切り替えることができる。一方、従来のチャージポンプ回路では、その昇圧段数を減らすように切り替えるときに、以下に示すような課題がある。 On the other hand, when a portable device is used, a current that is several times higher than the boost current output from the output terminal flows through the input terminal of the charge pump circuit. For this reason, when a voltage sufficient to drive the member connected to the output terminal of the charge pump circuit can be output, the current consumption power can be reduced by reducing the number of boosting stages of the charge pump circuit. The burden on the battery mounted on the battery can be reduced. For example, when a member whose driving voltage varies depending on current, temperature, etc., such as a light emitting diode, is connected to the output terminal of the charge pump circuit, the number of boosting stages that can apply a voltage necessary for driving the light emitting diode By switching to, current consumption power can be reduced. As described above, the number of boosting stages can be switched from the triple mode to 2 when the switch 1-2 of the charge pump circuit is always on and the switches 1-1 and 1-3 are alternately turned on (or off). Can be switched to double mode. On the other hand, the conventional charge pump circuit has the following problems when switching to reduce the number of boosting stages.
チャージポンプ回路を３倍モードで動作させているとき、コンデンサ３−３には昇圧された電圧３ＶＤＤが充電されている。ここで、チャージポンプ回路を３倍モードから２倍モードに切り替えることにより、スイッチ１−２は常時オン状態になり、スイッチ１−１，１−３が交互にオン（又はオフ）になる。スイッチ１−１がオフし、スイッチ１−３がオンしているときに、バッファ回路５−１から出力されるクロックパルスＣＫがハイレベル（ＶＤＤ）になる。このとき、前述したようにコンデンサ３−３には昇圧された電圧３ＶＤＤが充電されている。また、コンデンサ３−１には電圧ＶＤＤが充電され、他方の端子にバッファ回路５−１から出力されるクロックパルスＣＫがハイレベルで印加されている。従って、コンデンサ３−３とコンデンサ３−１の間に電位差が発生する。このような電位差の発生により、コンデンサ３−１には、この電位差に応じた電圧が充電され、充電電圧はＶＤＤから２ＶＤＤになる。 When the charge pump circuit is operated in the triple mode, the boosted voltage 3VDD is charged in the capacitor 3-3. Here, by switching the charge pump circuit from the triple mode to the double mode, the switch 1-2 is always turned on, and the switches 1-1 and 1-3 are alternately turned on (or off). When the switch 1-1 is off and the switch 1-3 is on, the clock pulse CK output from the buffer circuit 5-1 becomes high level (VDD). At this time, as described above, the capacitor 3-3 is charged with the boosted voltage 3VDD. The capacitor 3-1 is charged with the voltage VDD, and the clock pulse CK output from the buffer circuit 5-1 is applied to the other terminal at a high level. Therefore, a potential difference is generated between the capacitor 3-3 and the capacitor 3-1. Due to the occurrence of such a potential difference, the capacitor 3-1 is charged with a voltage corresponding to the potential difference, and the charging voltage is changed from VDD to 2VDD.
次に、スイッチ１−１がオンし、スイッチ１−３がオフしているときに、バッファ回路５−１から出力されるクロックパルスＣＫがローレベルになる。前述したようにコンデンサ３−１には、電圧２ＶＤＤが充電されているため、電源電圧ＶＤＤとの間に電位差が発生する。これにより、電池にはこの電位差に応じた電流が流れ込んでしまう。このような電流は、電源電圧の揺らぎや、電池その他の部材に損傷を与えてしまうため好ましくなく、何らかの対策が必要である。 Next, when the switch 1-1 is turned on and the switch 1-3 is turned off, the clock pulse CK output from the buffer circuit 5-1 becomes a low level. As described above, since the voltage 3VDD is charged in the capacitor 3-1, a potential difference is generated between the capacitor 3-1 and the power supply voltage VDD. As a result, a current corresponding to this potential difference flows into the battery. Such a current is not preferable because it fluctuates the power supply voltage and damages the battery and other members, and some measures are required.
本発明の目的は、昇圧段数を切り替えられるチャージポンプ回路において、その昇圧段数を減らすように切り替えたときの出力端子から入力端子への逆流電流を防止することにある。 An object of the present invention is to prevent a backflow current from an output terminal to an input terminal when a charge pump circuit capable of switching the number of boosting stages is switched to reduce the number of boosting stages.
上記課題を解決するために、本発明は、入力端子と出力端子との間に直列に接続された複数のスイッチと、一方の端子が各スイッチの出力側にそれぞれ接続された複数のコンデンサと、を備え、入力端子に供給された印加電圧を、スイッチのオン／オフとコンデンサの他方の端子へのパルス電圧の印加により昇圧し、これを出力するチャージポンプ回路であって、少なくとも１つのスイッチを常時オンにすることにより昇圧段数を減らすときは、最終段のスイッチがオフの状態で、前記少なくとも１つのスイッチについて常時オンとし、出力電圧が基準電圧以下となってから、最終段のスイッチをオンにすることを特徴とする。 In order to solve the above problems, the present invention provides a plurality of switches connected in series between an input terminal and an output terminal, a plurality of capacitors each having one terminal connected to the output side of each switch, A charge pump circuit that boosts an applied voltage supplied to an input terminal by turning on / off the switch and applying a pulse voltage to the other terminal of the capacitor, and outputs the boosted voltage. When reducing the number of boosting stages by always turning it on, always turn on the at least one switch while the last stage switch is off, and turn on the last stage switch after the output voltage falls below the reference voltage. It is characterized by.
また、出力電圧を基準電圧と比較する比較回路を備え、この比較回路における比較結果に応じて最終段のスイッチのオン／オフの切り替えを制御することが望ましい。 Further, it is desirable to provide a comparison circuit that compares the output voltage with the reference voltage, and to control the on / off switching of the final stage switch according to the comparison result in the comparison circuit.
また、前記基準電圧は、昇圧段数を減らしたときの所定の出力電圧であることが望ましい。 The reference voltage is preferably a predetermined output voltage when the number of boosting stages is reduced.
また、前記スイッチは、トランジスタスイッチであることが望ましい。 The switch is preferably a transistor switch.
本発明によれば、昇圧段数を切り替えられるチャージポンプにおいて、昇圧段数を減じるときの出力端子から入力端子への逆流電流を防止することができる。 According to the present invention, in a charge pump capable of switching the number of boosting stages, a backflow current from the output terminal to the input terminal when the number of boosting stages is reduced can be prevented.
以下、本発明を実施するための最良の形態について図面を用いて説明する。ここで、本実施形態のチャージポンプ回路は、携帯電話又はＰＤＡといった携帯機器に搭載され、携帯機器に搭載された電池から供給される電源電圧を昇圧し、昇圧した電圧を出力電圧として携帯機器に搭載された発光ダイオード等の部材に供給しているものとする。なお、従来例と同様の又は対応する部材には同一の符号を付すものとする。以下、本実施形態に関わるチャージポンプ回路について図面を用いて説明する。 The best mode for carrying out the present invention will be described below with reference to the drawings. Here, the charge pump circuit of the present embodiment is mounted on a mobile device such as a mobile phone or a PDA, boosts the power supply voltage supplied from the battery mounted on the mobile device, and uses the boosted voltage as an output voltage to the mobile device. Suppose that it supplies to members, such as a mounted light emitting diode. In addition, the same code | symbol shall be attached | subjected to the same or corresponding member as a prior art example. Hereinafter, the charge pump circuit according to the present embodiment will be described with reference to the drawings.
図１は、本実施形態に関わるチャージポンプ回路を示す図である。図１に示すチャージポンプ回路では、スイッチ１−１〜１−３、コンデンサ３−１〜３−３、バッファ回路５−１〜５−５を備え、さらに、比較回路７とアンド回路９を備える。 FIG. 1 is a diagram showing a charge pump circuit according to the present embodiment. The charge pump circuit shown in FIG. 1 includes switches 1-1 to 1-3, capacitors 3-1 to 3-3, buffer circuits 5-1 to 5-5, and further includes a comparison circuit 7 and an AND circuit 9. .
ここで、比較回路７は、図１に示すチャージポンプ回路の出力端子から出力される出力電圧と基準電圧とを比較し、その比較結果に応じて、スイッチ切り替え制御信号を出力する回路である。すなわち、比較回路７は、出力電圧が基準電圧以下のときは、スイッチ１−３のオン／オフの切り替えを可能にし、検出した出力電圧が基準電圧以上のときは、スイッチ１−３が常時オフとなるよう切り替え制御信号を出力する。このような構成を実現するには、スイッチ１−１〜１−３をＭＯＳ−ＦＥＴ等のトランジスタスイッチで構成し、そのゲートをオン／オフ制御する信号と、前述した切り替え制御信号と、の論理積（ＡＮＤ）をスイッチ１−３のゲートに印加する構成であることが望ましい。この比較回路７は、入力部がスイッチ１−３の出力端子に接続され、出力部がスイッチ１−３の制御端子に接続されている。 Here, the comparison circuit 7 is a circuit that compares the output voltage output from the output terminal of the charge pump circuit shown in FIG. 1 with a reference voltage and outputs a switch switching control signal according to the comparison result. That is, the comparison circuit 7 enables the switch 1-3 to be turned on / off when the output voltage is lower than the reference voltage, and the switch 1-3 is always off when the detected output voltage is higher than the reference voltage. A switching control signal is output so that In order to realize such a configuration, the switches 1-1 to 1-3 are composed of transistor switches such as MOS-FETs, and the logic of the signal for controlling on / off of the gate and the switching control signal described above is used. It is desirable that the product (AND) is applied to the gate of the switch 1-3. The comparison circuit 7 has an input unit connected to an output terminal of the switch 1-3 and an output unit connected to a control terminal of the switch 1-3.
また、前述した基準電圧は、その昇圧段数に応じて変動する。すなわち、電源電圧ＶＤＤを２倍の電圧２ＶＤＤに昇圧する２倍モードであれば基準電圧は２ＶＤＤ以上に設定される。同様に、電源電圧ＶＤＤを昇圧せずに出力する１倍モードであれば基準電圧はＶＤＤ以上に設定される。また、電源電圧ＶＤＤを３倍の電圧３ＶＤＤに昇圧する３倍モードであれば、基準電圧は３ＶＤＤ以上となるように設定する。なお、この基準電圧については後述する。また、アンド回路９は、前述したスイッチ１−１〜１−３のゲートをオン／オフ制御する信号と、前述した切り替え制御信号と、の論理積（ＡＮＤ）をスイッチ１−３のゲートに印加する論理回路である。以下、本実施形態に示すチャージポンプ回路について図１を用いて詳細に説明する。 The reference voltage described above varies depending on the number of boosting stages. That is, in the double mode in which the power supply voltage VDD is boosted to the double voltage 2VDD, the reference voltage is set to 2VDD or higher. Similarly, in the 1 × mode in which the power supply voltage VDD is output without being boosted, the reference voltage is set to VDD or higher. In the triple mode in which the power supply voltage VDD is boosted to the triple voltage 3VDD, the reference voltage is set to be 3VDD or higher. This reference voltage will be described later. The AND circuit 9 applies a logical product (AND) of the signal for controlling the on / off of the gates of the switches 1-1 to 1-3 and the switching control signal described above to the gate of the switch 1-3. Logic circuit. Hereinafter, the charge pump circuit shown in this embodiment will be described in detail with reference to FIG.
チャージポンプ回路が３倍モードで動作するとき、前述したように、コンデンサ３−３には電圧３ＶＤＤが充電される。次に、携帯機器に搭載された発光ダイオード等の輝度の設定を変更により、チャージポンプ回路の動作中に昇圧段数を、３倍モードから２倍モードに、昇圧段数を減らすよう切り替える。以下、この切り替え動作について説明する。 When the charge pump circuit operates in the triple mode, as described above, the capacitor 3-3 is charged with the voltage 3VDD. Next, by changing the brightness setting of a light emitting diode or the like mounted on the portable device, the number of boosting stages is switched from the triple mode to the double mode during the operation of the charge pump circuit so as to reduce the number of boost stages. Hereinafter, this switching operation will be described.
まず、比較回路７の基準電圧を２ＶＤＤ（又は２ＶＤＤよりも少し大きめの値）に設定する。前述したようにコンデンサ３−３には、電源電圧を３倍に昇圧した電圧３ＶＤＤが充電されている。このため、比較回路７は、検出した出力電圧３ＶＤＤが基準電圧２ＶＤＤ以上のため、スイッチ１−３が常時オフとなるよう切り替え制御信号を出力する。これにより、スイッチ１−３はオフになる。 First, the reference voltage of the comparison circuit 7 is set to 2VDD (or a value slightly larger than 2VDD). As described above, the capacitor 3-3 is charged with the voltage 3VDD obtained by boosting the power supply voltage three times. Therefore, since the detected output voltage 3VDD is equal to or higher than the reference voltage 2VDD, the comparison circuit 7 outputs a switching control signal so that the switch 1-3 is always turned off. Thereby, the switch 1-3 is turned off.
次に、チャージポンプ回路は、スイッチ１−２を常時オンにする。さらに、バッファ回路５−２の出力端子を、開放状態に固定する。このとき、チャージポンプ回路の出力端子に接続された発光ダイオードが、コンデンサ３−３に充電された電荷を消費することにより、コンデンサ３−３の出力電圧が低下する。そして、比較回路７により検出される出力電圧が基準電圧２ＶＤＤまで低下すると、比較回路７は、スイッチ１−３をオン／オフ制御可能になるよう切り替え制御信号を出力する。これにより、チャージポンプ回路は、昇圧段数は、３倍モードから２倍モードに減らすよう切り替わる。例えば、段数切り替え時において、比較回路７は、出力電圧が基準電圧以上の場合には、ローレベルを出力し、この出力をバッファ回路５−５から出力されたスイッチ１−３の制御信号とともに、アンド回路９に入力し、このアンド回路９の出力によりスイッチ１−３のオンオフを制御すればよい。 Next, the charge pump circuit always turns on the switch 1-2. Further, the output terminal of the buffer circuit 5-2 is fixed to an open state. At this time, the light emitting diode connected to the output terminal of the charge pump circuit consumes the electric charge charged in the capacitor 3-3, so that the output voltage of the capacitor 3-3 decreases. When the output voltage detected by the comparison circuit 7 decreases to the reference voltage 2VDD, the comparison circuit 7 outputs a switching control signal so that the switch 1-3 can be controlled on / off. As a result, the charge pump circuit switches to reduce the number of boosting stages from the triple mode to the double mode. For example, when the number of stages is switched, the comparison circuit 7 outputs a low level when the output voltage is equal to or higher than the reference voltage, and this output together with the control signal for the switch 1-3 output from the buffer circuit 5-5. What is necessary is just to control to ON / OFF of the switch 1-3 by inputting into the AND circuit 9, and the output of this AND circuit 9.
前述したように、コンデンサ３−２の他方の端子は開放（オープン）状態となっている。従って、コンデンサ３−２は、スイッチ１−２がオンになっている部分における電圧の変化について何ら影響を与えない。スイッチ１−１がオフし、スイッチ１−３がオンのときに、クロックパルスＣＫがハイレベルであり、コンデンサ３−３とコンデンサ３−１の上側電圧は２ＶＤＤであり、両者間に電位差が発生しない。また、スイッチ１−１がオンし、スイッチ１−３がオフのときに、クロックパルスＣＫがローレベルのため、コンデンサ３−１と電源電圧ＶＤＤとの間にも電位差が発生しない。従って、本実施形態に示すチャージポンプ回路は、３倍モードから２倍モードへ動作モードを切り替えるときに出力端子から入力端子の方向に電流が逆流することが無い。なお、前述したバッファ回路５−２は、バッファ回路５−２の電源をオフにすることにより、その出力端を開放させることができる。さらに、コンデンサ３−２の他端をオープン状態にするために、バッファ回路５−２とコンデンサ３−２との間にスイッチを設けこのスイッチをオフしてもよい。 As described above, the other terminal of the capacitor 3-2 is in an open state. Therefore, the capacitor 3-2 has no effect on the voltage change in the portion where the switch 1-2 is turned on. When the switch 1-1 is turned off and the switch 1-3 is turned on, the clock pulse CK is at a high level, the upper voltage of the capacitors 3-3 and 3-1 is 2VDD, and a potential difference is generated between them. do not do. Further, since the clock pulse CK is at a low level when the switch 1-1 is turned on and the switch 1-3 is turned off, no potential difference is generated between the capacitor 3-1 and the power supply voltage VDD. Therefore, in the charge pump circuit shown in this embodiment, current does not flow backward from the output terminal to the input terminal when the operation mode is switched from the triple mode to the double mode. Note that the output terminal of the buffer circuit 5-2 described above can be opened by turning off the power supply of the buffer circuit 5-2. Furthermore, a switch may be provided between the buffer circuit 5-2 and the capacitor 3-2 to turn off the other end of the capacitor 3-2.
以上説明したように、本実施形態に示すチャージポンプ回路は、入力端子と出力端子との間に直列に接続された複数のスイッチと、一方の端子が各スイッチの出力側にそれぞれ接続された複数のコンデンサと、を備え、入力端子に供給された印加電圧を、スイッチのオン／オフとコンデンサの他方の端子へのパルス電圧の印加により昇圧し、これを出力するチャージポンプ回路であって、少なくとも１つのスイッチを常時オンにすることにより昇圧段数を減らすときは、最終段のスイッチがオフの状態で、前記少なくとも１つのスイッチについて常時オンとし、出力電圧が基準電圧以下となってから、最終段のスイッチをオンにする構成とした。 As described above, the charge pump circuit according to the present embodiment includes a plurality of switches connected in series between the input terminal and the output terminal, and a plurality of switches in which one terminal is connected to the output side of each switch. A charge pump circuit that boosts an applied voltage supplied to an input terminal by turning on / off the switch and applying a pulse voltage to the other terminal of the capacitor, and outputs the boosted voltage. When the number of boosting stages is reduced by always turning on one switch, the last stage switch is turned off and the at least one switch is always turned on, and the output voltage becomes lower than the reference voltage. The switch is turned on.
これにより、本実施形態に示すチャージポンプ回路は、３倍モードから２倍モードへ動作モードを切り替えるときに出力端子から入力端子の方向に電流が逆流することが無い。なお、本実施形態では出力電圧を検出して、その電圧値に応じてスイッチの切り替えを行う構成であったが、所定時間後にスイッチを切り替えるという構成であっても良い。 As a result, in the charge pump circuit shown in the present embodiment, current does not flow backward from the output terminal to the input terminal when the operation mode is switched from the triple mode to the double mode. In the present embodiment, the output voltage is detected and the switch is switched according to the voltage value. However, the switch may be switched after a predetermined time.
１−１，１−２，１−３ スイッチ、３−１，３−２，３−３ コンデンサ、５−１，５−２，５−３，５−４，５−５ バッファ回路、７ 比較回路、９ アンド回路。 1-1, 1-2, 1-3 switch, 3-1, 3-2, 3-3 capacitor, 5-1, 5-2, 5-3, 5-4, 5-5 buffer circuit, 7 comparison Circuit, 9 AND circuit.
Claims (4)
一方の端子が各スイッチの出力側にそれぞれ接続された複数のコンデンサと、
を備え、
入力端子に供給された印加電圧を、スイッチのオン／オフとコンデンサの他方の端子へのパルス電圧の印加により昇圧し、これを出力するチャージポンプ回路であって、
少なくとも１つのスイッチを常時オンにすることにより昇圧段数を減らすときは、最終段のスイッチがオフの状態で、前記少なくとも１つのスイッチについて常時オンとし、出力電圧が基準電圧以下となってから、最終段のスイッチをオンにすることを特徴とするチャージポンプ回路。 A plurality of switches connected in series between the input terminal and the output terminal;
A plurality of capacitors each having one terminal connected to the output side of each switch;
With
A charge pump circuit that boosts an applied voltage supplied to an input terminal by turning on / off a switch and applying a pulse voltage to the other terminal of the capacitor, and outputs the boosted voltage.
When reducing the number of boosting stages by always turning on at least one switch, the last stage switch is turned off, the at least one switch is always turned on, and the output voltage becomes lower than the reference voltage. A charge pump circuit characterized in that a stage switch is turned on.
出力電圧を基準電圧と比較する比較回路を備え、この比較回路における比較結果に応じて最終段のスイッチのオン／オフの切り替えを制御することを特徴とするチャージポンプ回路。 The charge pump circuit according to claim 1,
A charge pump circuit comprising a comparison circuit for comparing an output voltage with a reference voltage, and controlling on / off switching of a switch in the final stage according to a comparison result in the comparison circuit.
前記基準電圧は、昇圧段数を減らしたときの所定の出力電圧であることを特徴とするチャージポンプ回路。 The charge pump circuit according to claim 1 or 2,
The charge pump circuit according to claim 1, wherein the reference voltage is a predetermined output voltage when the number of boosting stages is reduced.
前記スイッチは、トランジスタスイッチであることを特徴とするチャージポンプ回路。
The charge pump circuit according to any one of claims 1 to 3,
The charge pump circuit according to claim 1, wherein the switch is a transistor switch.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004256648A JP4498073B2 (en) | 2004-09-03 | 2004-09-03 | Charge pump circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004256648A JP4498073B2 (en) | 2004-09-03 | 2004-09-03 | Charge pump circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006074925A JP2006074925A (en) | 2006-03-16 |
| JP4498073B2 true JP4498073B2 (en) | 2010-07-07 |
Family
ID=36154917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004256648A Expired - Fee Related JP4498073B2 (en) | 2004-09-03 | 2004-09-03 | Charge pump circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4498073B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9705307B2 (en) * | 2015-01-27 | 2017-07-11 | Qualcomm Incorporated | Self-sensing reverse current protection switch |
| JP6668799B2 (en) * | 2016-02-12 | 2020-03-18 | セイコーエプソン株式会社 | Electronics |
| JP7085924B2 (en) * | 2018-07-05 | 2022-06-17 | 三菱電機株式会社 | Booster circuit, semiconductor device, liquid crystal display device, and electronic mirror device |
| JPWO2023026757A1 (en) * | 2021-08-27 | 2023-03-02 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003289663A (en) * | 2002-03-27 | 2003-10-10 | Sanyo Electric Co Ltd | Boosting device and imaging device therewith |
-
2004
- 2004-09-03 JP JP2004256648A patent/JP4498073B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003289663A (en) * | 2002-03-27 | 2003-10-10 | Sanyo Electric Co Ltd | Boosting device and imaging device therewith |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006074925A (en) | 2006-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7579901B2 (en) | Charge pump circuit and electronic circuit provided therewith, and method for driving charge pump circuit | |
| KR100524985B1 (en) | Effective boosting circuit, boosting power unit having it and providing for automatically load-dependent boosting, and power boosting control method thereof | |
| JP4417262B2 (en) | Charge pump circuit | |
| US6278318B1 (en) | Booster circuit associated with low-voltage power source | |
| JP4693047B2 (en) | Power circuit | |
| CN102195475B (en) | Semiconductor equipment | |
| US20100327959A1 (en) | High efficiency charge pump | |
| US20080007980A1 (en) | Power supply apparatus including charge-pump type step-up circuit having different discharging time constants | |
| JP5143483B2 (en) | Boost circuit and integrated circuit including the boost circuit | |
| JP2007074797A (en) | Switching power supply and electronic device using the same | |
| US6801077B2 (en) | Programmable charge pump device | |
| JP3036457B2 (en) | Switching power supply | |
| US20080303586A1 (en) | Negative voltage generating circuit | |
| US7706159B2 (en) | Charge pump, DC-DC converter, and method thereof | |
| US7230471B2 (en) | Charge pump circuit of LCD driver including driver having variable current driving capability | |
| US11011111B2 (en) | Display driving device | |
| JP2011083141A (en) | Step-up power supply circuit | |
| JP4807492B2 (en) | Charge pump type LED driver and control method of charge pump circuit | |
| JP4498073B2 (en) | Charge pump circuit | |
| US20050180227A1 (en) | Booster circuit | |
| JP3430155B2 (en) | Power boost circuit | |
| JP2005523678A (en) | A voltage converter for converting an input voltage into an output voltage, and a drive circuit having the voltage converter. | |
| US8350840B2 (en) | Switching circuit, DC-DC converter and display driver integrated circuit including the same | |
| KR20100125077A (en) | Boosting voltage generating circuit and display device comprising the same | |
| JP2007181288A (en) | Power supply circuit and electronic equipment employing it |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100413 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4498073 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |