JP2007195191A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2007195191A5 JP2007195191A5 JP2007010029A JP2007010029A JP2007195191A5 JP 2007195191 A5 JP2007195191 A5 JP 2007195191A5 JP 2007010029 A JP2007010029 A JP 2007010029A JP 2007010029 A JP2007010029 A JP 2007010029A JP 2007195191 A5 JP2007195191 A5 JP 2007195191A5
- Authority
- JP
- Japan
- Prior art keywords
- pins
- programmable device
- bank
- support
- banks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (15)
- 複数のプログラマブルデバイスを含むプログラマブルデバイスファミリーにおけるプログラマブルデバイスであって、該プログラマブルデバイスは、
プログラマブルデバイスコアと、
第1のセットの連続ピンから構成される第1のI/Oバンクであって、該第1のセットの連続ピンは、データピンおよびサポートピンとを含み、該プログラマブルデバイスの第1の面からアクセス可能である、第1のI/Oバンクと、
第2のセットの連続ピンおよび第3のセットのピンから構成される第2のI/Oバンクであって、該第2のセットの連続ピンは、データピンおよびサポートピンを含み、該第1のI/Oバンクの該第1のセットの連続ピンは、該第2のI/Oバンクの該第2のセットの連続ピンと1対1対応を有し、該第2のセットの連続ピンは、該プログラマブルデバイスの第2の面からアクセス可能である、第2のI/Oバンクと
を備え、該第2のセットの連続ピンが該第1のセットの連続ピンの回転として配置される、プログラマブルデバイス。 - 前記回転が90度回転である、請求項1に記載のプログラマブルデバイス。
- 前記回転が180度回転である、請求項1に記載のプログラマブルデバイス。
- 前記第1のセットのピンにおけるサポートピンの数とデータピンの数との比率は、前記第2のセットのピンにおけるサポートピンの数とデータピンの数との比率と同じである、請求項1に記載のプログラマブルデバイス。
- プログラマブルデバイスコアと、
第1の連続シーケンスに配置される第1のセットのピンから構成される第1のI/Oバンクであって、該第1のセットのピンは、データピンおよびサポートピンを含む、第1のI/Oバンクと、
第2のセットのピンおよび第3のセットのピンから構成される第2のI/Oバンクであって、該第2のセットのピンは、データピンおよびサポートピンを含み、該第1のシーケンスの対称的反射に配置される、第2のI/Oバンクと
を備える、プログラマブルデバイス。 - 第4のセットのピンを含む第3のI/Oバンクをさらに備え、
前記第1のセットのピンは、前記プログラマブルデバイスの第1の面からアクセス可能であり、該第4のセットのピンは、該プログラマブルデバイスの第2の面からアクセス可能であり、該第4のセットのピンは、該第1のセットのピンの回転として配置される、請求項5に記載のプログラマブルデバイス。 - 前記サポートピンが、電力および接地ピンを含み、該サポートピンは、規則的な間隔において、前記第1のI/Oバンクおよび前記第2のI/Oバンク内にて分布されている、請求項5に記載のプログラマブルデバイス。
- 前記第1のセットのピンにおけるサポートピンの数とデータピンの数との比率は、前記第2のセットのピンにおけるサポートピンの数とデータピンの数との比率と同じである、請求項5に記載のプログラマブルデバイス。
- 複数のプログラマブルデバイスを含むプログラマブルデバイスファミリーにおけるプログラマブルデバイスであって、該プログラマブルデバイスは、
プログラマブルデバイスコアと、
第1のセットのピンを含む第1のI/Oバンクであって、該第1のセットのピンは、データピンおよびサポートピンを含み、該サポートピンは、電力および接地ピンを含む、第1のI/Oバンクと、
第2のセットのピンを含む第2のI/Oバンクであって、該第1のI/Oバンクの該ピンの第1の部分は、該第2のI/Oバンクの該第2のセットのピンと1対1対応を有し、該第1のセットのピンの残りの部分は、該第2のI/Oバンクの該第2のセットのピンとの対応を少しも有さず、該電力および接地ピンの数と該データピンの数との比率が固定されている、第2のI/Oバンクと
を備え、
該電力および接地ピンは、該データピンによってインターリーブされている、プログラマブルデバイス。 - 前記第2のI/Oバンクの前記第2のセットのピンは、データピンおよびサポートピンを含み、該第2のセットのピンにおける前記電力および接地ピンの数と該データピンの数との比率は、前記第1のセットのピンにおける前記電力および接地ピンの数と前記データピンの数との比率と同じである、請求項9に記載のプログラマブルデバイス。
- 前記サポートピンがクロックピンを含む、請求項9に記載のプログラマブルデバイス。
- プログラマブルデバイスコアと、
第1のタイプの第1の複数のI/Oバンクであって、該第1のタイプの該I/Oバンクのそれぞれは、データピンおよびサポートピンを含む、第1のタイプの第1の複数のI/Oバンクと、
第2のタイプの第2の複数のI/Oバンクであって、該第2のタイプの該I/Oバンクのそれぞれは、データピンおよびサポートピンを含み、該第1のタイプのI/Oバンクの互換性のある上位集団である、第2のタイプの第2の複数のI/Oバンクと
を備え、
該第1のタイプの該複数のI/Oバンクのそれぞれにおける該サポートピンの少なくとも一部に対するデータピンの比率は、該第2のタイプの該複数のI/Oバンクのそれぞれにおける該サポートピンの少なくとも一部に対するデータピンの比率と同じである、プログラマブルデバイス。 - 前記サポートピンの前記一部がクロックピンを含む、請求項12に記載のプログラマブルデバイス。
- 前記第1の複数のI/Oバンクおよび前記第2の複数のI/Oバンクは、同様の性能特性を有する、請求項12に記載のプログラマブルデバイス。
- 第1の固定数のピンおよび第2の固定数のピンがインターフェースのセットを効率的にインプリメントするように適合されるように、前記第1の複数のI/Oバンクのそれぞれは、該第1の固定数のピンを有し、前記第2の複数のI/Oバンクのそれぞれは、該第2の固定数のピンを有する、請求項12に記載のプログラマブルデバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/337,046 US20070164784A1 (en) | 2006-01-19 | 2006-01-19 | Modular I/O bank architecture |
US11/558,363 US7378868B2 (en) | 2006-01-19 | 2006-11-09 | Modular I/O bank architecture |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007195191A JP2007195191A (ja) | 2007-08-02 |
JP2007195191A5 true JP2007195191A5 (ja) | 2010-03-04 |
JP4621215B2 JP4621215B2 (ja) | 2011-01-26 |
Family
ID=37864532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007010029A Expired - Fee Related JP4621215B2 (ja) | 2006-01-19 | 2007-01-19 | モジュール式i/oバンクアーキテクチャ |
Country Status (3)
Country | Link |
---|---|
US (1) | US7378868B2 (ja) |
EP (1) | EP1811668A1 (ja) |
JP (1) | JP4621215B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8037272B2 (en) * | 2007-06-27 | 2011-10-11 | International Business Machines Corporation | Structure for memory chip for high capacity memory subsystem supporting multiple speed bus |
US7921264B2 (en) * | 2007-06-27 | 2011-04-05 | International Business Machines Corporation | Dual-mode memory chip for high capacity memory subsystem |
US8019949B2 (en) * | 2007-06-27 | 2011-09-13 | International Business Machines Corporation | High capacity memory subsystem architecture storing interleaved data for reduced bus speed |
US7818512B2 (en) * | 2007-06-27 | 2010-10-19 | International Business Machines Corporation | High capacity memory subsystem architecture employing hierarchical tree configuration of memory modules |
US7921271B2 (en) * | 2007-06-27 | 2011-04-05 | International Business Machines Corporation | Hub for supporting high capacity memory subsystem |
US8037270B2 (en) * | 2007-06-27 | 2011-10-11 | International Business Machines Corporation | Structure for memory chip for high capacity memory subsystem supporting replication of command data |
US7809913B2 (en) * | 2007-06-27 | 2010-10-05 | International Business Machines Corporation | Memory chip for high capacity memory subsystem supporting multiple speed bus |
US7996641B2 (en) * | 2007-06-27 | 2011-08-09 | International Business Machines Corporation | Structure for hub for supporting high capacity memory subsystem |
US8037258B2 (en) * | 2007-06-27 | 2011-10-11 | International Business Machines Corporation | Structure for dual-mode memory chip for high capacity memory subsystem |
US7822936B2 (en) * | 2007-06-27 | 2010-10-26 | International Business Machines Corporation | Memory chip for high capacity memory subsystem supporting replication of command data |
JP5719926B2 (ja) * | 2010-06-04 | 2015-05-20 | ザイリンクス インコーポレイテッドXilinx Incorporated | 集積回路のための入出力バンクアーキテクチャ |
US8773163B1 (en) * | 2012-05-28 | 2014-07-08 | Baysand Inc. | Flexible, space-efficient I/O circuitry for integrated circuits |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62285443A (ja) * | 1986-06-03 | 1987-12-11 | Fuji Photo Film Co Ltd | マスタスライス集積回路装置 |
US5212652A (en) * | 1989-08-15 | 1993-05-18 | Advanced Micro Devices, Inc. | Programmable gate array with improved interconnect structure |
JPH04146664A (ja) * | 1990-10-08 | 1992-05-20 | Kawasaki Steel Corp | 集積回路 |
US5480026A (en) * | 1995-01-17 | 1996-01-02 | Darling; David W. | Bocci ball caddy |
US5889413A (en) * | 1996-11-22 | 1999-03-30 | Xilinx, Inc. | Lookup tables which double as shift registers |
US6150837A (en) * | 1997-02-28 | 2000-11-21 | Actel Corporation | Enhanced field programmable gate array |
JP3024590B2 (ja) * | 1997-04-25 | 2000-03-21 | 日本電気株式会社 | プログラマブル論理デバイス |
US6289496B1 (en) * | 1998-06-29 | 2001-09-11 | Xilinx, Inc. | Placement of input-output design objects into a programmable gate array supporting multiple voltage standards |
TW446780B (en) * | 1999-10-07 | 2001-07-21 | Mitsubishi Electric Corp | Full-rotary crocheting device |
JP2001156171A (ja) * | 1999-11-24 | 2001-06-08 | Ricoh Co Ltd | 半導体集積回路 |
US6864710B1 (en) * | 1999-12-30 | 2005-03-08 | Cypress Semiconductor Corp. | Programmable logic device |
JP2001196921A (ja) * | 2000-01-17 | 2001-07-19 | Nec Corp | プログラマブル集積回路装置 |
US6608500B1 (en) | 2000-03-31 | 2003-08-19 | Cypress Semiconductor Corp. | I/O architecture/cell design for programmable logic device |
US6384628B1 (en) | 2000-03-31 | 2002-05-07 | Cypress Semiconductor Corp. | Multiple voltage supply programmable logic device |
US6535043B2 (en) * | 2000-05-26 | 2003-03-18 | Lattice Semiconductor Corp | Clock signal selection system, method of generating a clock signal and programmable clock manager including same |
US7020728B1 (en) | 2001-07-13 | 2006-03-28 | Cypress Semiconductor Corp. | Programmable serial interface |
US6946872B1 (en) | 2003-07-18 | 2005-09-20 | Altera Corporation | Multiple data rate interface architecture |
US7167023B1 (en) * | 2001-08-29 | 2007-01-23 | Altera Corporation | Multiple data rate interface architecture |
JP4175155B2 (ja) * | 2003-03-24 | 2008-11-05 | セイコーエプソン株式会社 | 半導体装置 |
US6838902B1 (en) | 2003-05-28 | 2005-01-04 | Actel Corporation | Synchronous first-in/first-out block memory for a field programmable gate array |
US7170315B2 (en) * | 2003-07-31 | 2007-01-30 | Actel Corporation | Programmable system on a chip |
US7061269B1 (en) * | 2004-05-12 | 2006-06-13 | Lattice Semiconductor Corporation | I/O buffer architecture for programmable devices |
-
2006
- 2006-11-09 US US11/558,363 patent/US7378868B2/en not_active Expired - Fee Related
-
2007
- 2007-01-19 JP JP2007010029A patent/JP4621215B2/ja not_active Expired - Fee Related
- 2007-01-19 EP EP07001172A patent/EP1811668A1/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007195191A5 (ja) | ||
DE602005026658D1 (de) | Mehrkernprozessor mit unterstützung für mehrere virtuelle prozessoren | |
JP2007272895A5 (ja) | ||
WO2008107606A3 (fr) | Structure cylindrique composee d'elements rectangulaires | |
JP2009545095A5 (ja) | ||
WO2012088137A3 (en) | Memory array having local source lines | |
JP2012044708A5 (ja) | ||
JP2012084862A5 (ja) | ||
WO2004097835A3 (en) | Nonvolatile memory structure with high speed high bandwidth and low voltage | |
JP2012173973A5 (ja) | ||
JP2007219524A5 (ja) | ||
WO2007130095A3 (en) | Single layer construction for ultra small devices | |
DE602005018163D1 (de) | Abstandselement und brennstoffeinheit für eine kernanlage | |
JP2007258689A5 (ja) | ||
ATE512603T1 (de) | Schmuckstück mit kugelförmigen elementen | |
WO2008136066A1 (ja) | メモリ間接参照をメモリ直接参照に変換する方法及び装置 | |
CN201124716Y (zh) | 石头结合结构 | |
TW200735381A (en) | Capacitor structure | |
TH93591S (th) | เก้าอี้ | |
TH93590S (th) | เก้าอี้ | |
TH82078S (th) | โต๊ะคอมพิวเตอร์ | |
TH87080S (th) | เก้าอี้ชายหาด | |
TH78643S (th) | ช้อน | |
TH94238S (th) | โซฟา | |
TH94239S (th) | โซฟา |