JP2007193191A - Flat display device and method of driving the same - Google Patents

Flat display device and method of driving the same Download PDF

Info

Publication number
JP2007193191A
JP2007193191A JP2006012466A JP2006012466A JP2007193191A JP 2007193191 A JP2007193191 A JP 2007193191A JP 2006012466 A JP2006012466 A JP 2006012466A JP 2006012466 A JP2006012466 A JP 2006012466A JP 2007193191 A JP2007193191 A JP 2007193191A
Authority
JP
Japan
Prior art keywords
electrode
voltage
adjacent
sel
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006012466A
Other languages
Japanese (ja)
Inventor
Yukinobu Iguchi
如信 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006012466A priority Critical patent/JP2007193191A/en
Publication of JP2007193191A publication Critical patent/JP2007193191A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a flat display device reduced in luminance variation caused by deviation of an electron orbit, and to provide a method of driving the same. <P>SOLUTION: The method of driving the flat display device is provided, wherein the flat display device employs a line-sequential driving method in which a first electrode 13 is sequentially selected as a scanning electrode. The method is characterized in that when voltages applied to a selection first electrode, an adjacent first electrode and the other first electrode are V<SB>R_SEL'</SB>, V<SB>R_PRE'</SB>and V<SB>R_OTH'</SB>respectively, a potential difference required for the electron to collide against a predetermined position of a fluorescent region is ΔV<SB>R_NOR'</SB>and a potential to be applied between the selection first electrode and an n-th second electrode 11 is ΔV<SB>CI_n</SB>, and when the electron collides against a part of fluorescent region apart from the adjacent first electrode based on the predetermined position, voltage V<SB>R_SEL</SB>and voltage V<SB>R_PRE</SB>are applied to the selection first electrode and the adjacent first electrode, respectively so that V<SB>R_SEL</SB>-V<SB>R_PRE</SB><ΔV<SB>R_NOR</SB>is satisfied, and in that when the electron collides against a part of the fluorescent region near the adjacent first electrode, the voltage V<SB>R_SEL</SB>and V<SB>R_PRE</SB>are applied to the selection first electrode and the adjacent first electrode, respectively and voltage V<SB>R_SEL</SB>-ΔV<SB>CI_n</SB>is applied to the n-th second electrode so that V<SB>R_SEL</SB>-V<SB>R_PRE</SB>>ΔV<SB>R_NOR</SB>is satisfied. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、線順次駆動方式の平面型表示装置、及び、係る平面型表示装置の駆動方法に関する。   The present invention relates to a line-sequential drive type flat panel display and a driving method of the flat panel display.

陰極線管(CRT)に代わる画像表示装置として、平面型(フラットパネル形式)の表示装置が種々検討されている。このような平面型の表示装置として、液晶表示装置(LCD)、エレクトロルミネッセンス表示装置(ELD)、プラズマ表示装置(PDP)を例示することができる。また、電子放出素子を組み込んだ平面型表示装置の開発も進められている。ここで、電子放出素子として、冷陰極電界電子放出素子、金属/絶縁膜/金属型素子(MIM素子とも呼ばれる)、表面伝導型電子放出素子が知られており、これらの冷陰極電子源から構成された電子放出素子を組み込んだ平面型表示装置は、高解像度、高輝度のカラー表示、及び、低消費電力の観点から注目を集めている。   As an image display device that replaces a cathode ray tube (CRT), various types of flat panel display devices have been studied. Examples of such a flat display device include a liquid crystal display device (LCD), an electroluminescence display device (ELD), and a plasma display device (PDP). Development of a flat display device incorporating an electron-emitting device is also underway. Here, as the electron-emitting device, a cold cathode field electron-emitting device, a metal / insulating film / metal-type device (also called MIM device), and a surface conduction electron-emitting device are known. The flat display device incorporating the electron-emitting device is attracting attention from the viewpoint of high resolution, high luminance color display, and low power consumption.

冷陰極電界電子放出素子を組み込んだ平面型表示装置である冷陰極電界電子放出表示装置(以下、表示装置と略称する場合がある)は、一般に、2次元マトリックス状に配列された各サブピクセルに対応した電子放出領域を有するカソードパネルと、電子放出領域から放出された電子との衝突により励起されて発光する蛍光体領域を有するアノードパネルとが、真空に保持された空間を介して対向配置された構成を有する。電子放出領域には、通常、1又は複数の冷陰極電界電子放出素子(以下、電界放出素子と略称する場合がある)が設けられている。電界放出素子として、スピント型、扁平型、エッジ型、平面型等を挙げることができる。   In general, a cold cathode field emission display device (hereinafter sometimes abbreviated as a display device), which is a flat display device incorporating a cold cathode field emission device, has a sub-pixel arranged in a two-dimensional matrix. A cathode panel having a corresponding electron emission region and an anode panel having a phosphor region that emits light when excited by collision with electrons emitted from the electron emission region are arranged to face each other through a space held in a vacuum. Have a configuration. The electron emission region is usually provided with one or a plurality of cold cathode field emission devices (hereinafter sometimes abbreviated as field emission devices). Examples of field emission devices include Spindt type, flat type, edge type, and planar type.

一例として、スピント型電界放出素子を有する表示装置の概念的な一部端面図を図18に示し、カソードパネルCP及びアノードパネルAPを分解したときのカソードパネルCPとアノードパネルAPの一部分の模式的な分解斜視図を図19に示す。この表示装置を構成するカソードパネルCPは、それぞれが第1の方向(図18〜図19においてX方向)に延びる帯状の幹電極13Aと、該幹電極13Aの片側から延びる枝電極13Bとから成るM本のゲート電極13(第1電極に該当する)、及び、第1の方向とは異なる第2の方向(図18〜図19においてY方向)に延びる帯状のN本のカソード電極11(第2電極に該当する)を備える。そして、ゲート電極13を構成する枝電極13Bとカソード電極11との重複領域には1サブピクセルを構成する電子放出領域EAが形成されている。この表示装置を構成するスピント型電界放出素子は、支持体10に形成されたカソード電極11と、支持体10及びカソード電極11上に形成された絶縁層12と、絶縁層12上に形成されたゲート電極13(幹電極13A及び枝電極13B)と、ゲート電極13及び絶縁層12に設けられた開口部14(ゲート電極13に設けられた第1開口部14Aと、絶縁層12に設けられた第2開口部14B)、及び、開口部14の底部に位置するカソード電極11上に形成された円錐形の電子放出部15から構成されている。尚、図19においては、便宜のため絶縁層12を透過的に示した。   As an example, FIG. 18 is a conceptual partial end view of a display device having a Spindt-type field emission device, and a schematic view of a part of the cathode panel CP and the anode panel AP when the cathode panel CP and the anode panel AP are disassembled. A simple exploded perspective view is shown in FIG. The cathode panel CP constituting this display device includes a strip-shaped trunk electrode 13A extending in a first direction (X direction in FIGS. 18 to 19) and a branch electrode 13B extending from one side of the trunk electrode 13A. M gate electrodes 13 (corresponding to first electrodes) and N-shaped cathode electrodes 11 (first electrodes) extending in a second direction (Y direction in FIGS. 18 to 19) different from the first direction. Corresponding to two electrodes). An electron emission region EA that constitutes one subpixel is formed in an overlapping region between the branch electrode 13B that constitutes the gate electrode 13 and the cathode electrode 11. The Spindt-type field emission device constituting this display device was formed on the cathode 10 formed on the support 10, the insulating layer 12 formed on the support 10 and the cathode 11, and the insulating layer 12. The gate electrode 13 (the trunk electrode 13A and the branch electrode 13B) and the opening 14 provided in the gate electrode 13 and the insulating layer 12 (the first opening 14A provided in the gate electrode 13 and the insulating layer 12 The second opening 14B) and a conical electron emission portion 15 formed on the cathode electrode 11 located at the bottom of the opening 14. In FIG. 19, the insulating layer 12 is shown transparently for convenience.

一般に、カソード電極11とゲート電極13とは、これらの両電極11,13の射影像が互いに直交する方向に形成されている。尚、便宜のため、図18には、各電子放出領域EAにそれぞれ1つ電子放出部15を図示した。後述する他の図面においても同様である。そして、係る電子放出領域EAが、カソードパネルCPの有効領域(表示装置の表示領域に対応する領域)内に、通常、2次元マトリックス状に配列されている。電子放出領域EAは、ゲート電極13を構成する幹電極13Aと、隣接するゲート電極13を構成する幹電極13Aとの間に配置されている。例えば、特開平8−180821号公報には、幹電極と幹電極の間に電子源が配置された平面型表示装置が開示されている。   In general, the cathode electrode 11 and the gate electrode 13 are formed in directions in which the projected images of both the electrodes 11 and 13 are orthogonal to each other. For convenience, FIG. 18 shows one electron emission portion 15 for each electron emission area EA. The same applies to other drawings to be described later. The electron emission areas EA are usually arranged in a two-dimensional matrix within the effective area of the cathode panel CP (area corresponding to the display area of the display device). The electron emission region EA is disposed between the trunk electrode 13A constituting the gate electrode 13 and the trunk electrode 13A constituting the adjacent gate electrode 13. For example, Japanese Patent Laid-Open No. 8-180821 discloses a flat display device in which an electron source is disposed between a trunk electrode and the trunk electrode.

一方、アノードパネルAPは、基板20上に所定のパターンを有する蛍光体領域22(具体的には、赤色発光蛍光体領域22R、緑色発光蛍光体領域22G、及び、青色発光蛍光体領域22B)が形成され、蛍光体領域22がアノード電極24で覆われた構造を有する。尚、これらの蛍光体領域22の間は、カーボン等の光吸収性材料から成る光吸収層(ブラックマトリックス)23で埋め込まれており、表示画像の色濁り、光学的クロストークの発生を防止している。図中、参照番号21は隔壁を表し、参照番号40は例えば板状のスペーサを表し、参照番号25はスペーサ保持部を表し、参照番号26は接合部材を表す。尚、図19においては、隔壁やスペーサ、スペーサ保持部の図示を省略した。   On the other hand, the anode panel AP has phosphor regions 22 having a predetermined pattern on the substrate 20 (specifically, a red light-emitting phosphor region 22R, a green light-emitting phosphor region 22G, and a blue light-emitting phosphor region 22B). The phosphor region 22 is formed and covered with the anode electrode 24. In addition, a space between these phosphor regions 22 is embedded with a light absorbing layer (black matrix) 23 made of a light absorbing material such as carbon to prevent the occurrence of color turbidity and optical crosstalk in the display image. ing. In the figure, reference numeral 21 represents a partition, reference numeral 40 represents, for example, a plate-shaped spacer, reference numeral 25 represents a spacer holding portion, and reference numeral 26 represents a joining member. In FIG. 19, the illustration of the partition walls, spacers, and spacer holding portions is omitted.

アノード電極24は、蛍光体領域22からの発光を反射させる反射膜としての機能の他、蛍光体領域22の帯電防止といった機能を有する。また、隔壁21は、蛍光体領域22から反跳した電子、あるいは、蛍光体領域22から放出された2次電子(以下、これらの電子を総称して、後方散乱電子と呼ぶ)が他の蛍光体領域22に衝突し、所謂光学的クロストーク(色濁り)が発生することを防止する機能を有する。   The anode electrode 24 has a function of preventing charging of the phosphor region 22 in addition to a function as a reflection film that reflects light emitted from the phosphor region 22. In addition, the barrier rib 21 is configured such that electrons recoiled from the phosphor region 22 or secondary electrons emitted from the phosphor region 22 (hereinafter, these electrons are collectively referred to as backscattered electrons) and other fluorescence. It has a function of preventing so-called optical crosstalk (color turbidity) from colliding with the body region 22.

1サブピクセルは、カソードパネル側の電子放出領域EAと、これらの電界放出素子の一群に対面したアノードパネル側の蛍光体領域22とによって構成されている。カラー表示の表示装置の場合には、1画素(1ピクセル)は、1つの赤色発光蛍光体領域、1つの緑色発光蛍光体領域、及び、1つの青色発光蛍光体領域の集合から構成されている。有効領域には、係る画素が、例えば数十万〜数百万個ものオーダーにて配列されている。   One subpixel is composed of an electron emission area EA on the cathode panel side and a phosphor area 22 on the anode panel side facing a group of these field emission elements. In the case of a color display device, one pixel (one pixel) is composed of a set of one red-emitting phosphor region, one green-emitting phosphor region, and one blue-emitting phosphor region. . In the effective area, such pixels are arranged on the order of hundreds of thousands to millions, for example.

そして、アノードパネルAPとカソードパネルCPとを、電子放出領域EAと蛍光体領域22とが対向するように配置し、周縁部において接合部材26を介して接合した後、排気し、封止することによって、表示装置を作製することができる。アノードパネルAPとカソードパネルCPと接合部材26とによって囲まれた空間は高真空(例えば、1×10-3Pa以下)となっている。 Then, the anode panel AP and the cathode panel CP are arranged so that the electron emission region EA and the phosphor region 22 are opposed to each other, joined at the peripheral portion via the joining member 26, and then exhausted and sealed. Thus, a display device can be manufactured. A space surrounded by the anode panel AP, the cathode panel CP, and the bonding member 26 is in a high vacuum (for example, 1 × 10 −3 Pa or less).

このような表示装置においては、アノードパネルAPとカソードパネルCPと接合部材26とによって囲まれた空間が高真空となっているが故に、アノードパネルAPとカソードパネルCPとの間に例えば板状のスペーサ40を配しておかないと、大気圧によって表示装置が損傷を受けてしまう。図18に示される表示装置にあっては、板状のスペーサ40はゲート電極13(より具体的には、幹電極13A)の上に配置されている。   In such a display device, since the space surrounded by the anode panel AP, the cathode panel CP, and the bonding member 26 is in a high vacuum, for example, a plate-like shape is provided between the anode panel AP and the cathode panel CP. If the spacer 40 is not arranged, the display device is damaged by the atmospheric pressure. In the display device shown in FIG. 18, the plate-like spacer 40 is arranged on the gate electrode 13 (more specifically, the trunk electrode 13A).

カソード電極11には相対的に負電圧がカソード電極制御回路31から印加され、ゲート電極13には相対的に正電圧がゲート電極制御回路32から印加され、アノード電極24にはゲート電極13よりも更に高い正電圧がアノード電極制御回路33から印加される。係る表示装置において線順次駆動方式により画像の表示を行う場合、カソード電極11にカソード電極制御回路31からビデオ信号を入力し、ゲート電極13にゲート電極制御回路32から走査信号を入力する。カソード電極11とゲート電極13との間に電圧を印加した際に生ずる電界により、量子トンネル効果に基づき電子放出部15から電子が放出され、この電子がアノード電極24に引き付けられ、アノード電極24を通過して蛍光体領域22に衝突する。その結果、蛍光体領域22が励起されて発光し、所望の画像を得ることができる。つまり、この冷陰極電界電子放出表示装置の動作は、基本的に、ゲート電極13に印加される電圧、及び、カソード電極11に印加される電圧によって制御される。   A relatively negative voltage is applied to the cathode electrode 11 from the cathode electrode control circuit 31, a relatively positive voltage is applied to the gate electrode 13 from the gate electrode control circuit 32, and the anode electrode 24 is applied to the anode electrode 24 more than the gate electrode 13. Further, a higher positive voltage is applied from the anode electrode control circuit 33. When displaying an image by the line sequential driving method in such a display device, a video signal is input from the cathode electrode control circuit 31 to the cathode electrode 11, and a scanning signal is input from the gate electrode control circuit 32 to the gate electrode 13. An electric field generated when a voltage is applied between the cathode electrode 11 and the gate electrode 13 causes an electron to be emitted from the electron emission portion 15 based on the quantum tunnel effect, and this electron is attracted to the anode electrode 24, It passes through and collides with the phosphor region 22. As a result, the phosphor region 22 is excited to emit light, and a desired image can be obtained. That is, the operation of the cold cathode field emission display is basically controlled by the voltage applied to the gate electrode 13 and the voltage applied to the cathode electrode 11.

スペーサ40は、セラミック等の剛性材料から成る。スペーサ40は、その両端がそれぞれアノード電極24と、ゲート電極13とに接している。従って、スペーサ40に過大な電流が流れないように、スペーサ40は基本的に高抵抗である必要がある。   The spacer 40 is made of a rigid material such as ceramic. Both ends of the spacer 40 are in contact with the anode electrode 24 and the gate electrode 13, respectively. Therefore, the spacer 40 basically needs to have a high resistance so that an excessive current does not flow through the spacer 40.

図20を参照して、電子放出領域EAから放出される電子の軌道について説明する。図20は、ゲート電極13mが選択されているときの電子の軌道の詳細を模式的に示したものである。図20に示すように、ゲート電極13mが選択されている場合には、ゲート電極13mには電圧VR_on(例えば35ボルト)が印加され、それ以外のゲート電極13には電圧VR_off(例えば0ボルト)が印加される。従って、選択されたゲート電極13mに対応する電子放出領域EAには、電圧VR_offが印加されたゲート電極13m-1が隣接している。選択されたゲート電極13mと隣接するゲート電極13m-1との間に形成される電界によって、電子放出領域EAから放出される電子の軌道TRmは、図20の左方向(−Y方向)に偏向される。従って、電子放出領域EAから放出される電子と蛍光体領域22との衝突位置は、このような偏向がないと仮定した場合に対して、−Y方向に距離YD変化する。基本的には、この距離YDは、表示装置の仕様(例えばゲート電極13間の距離やゲート電極13に印加する電圧の設定等)により設計的に定まる。従って、例えば、距離YDが蛍光体領域22のY方向の幅に対して無視できない場合には、距離YDを見込んでカソードパネルCPとアノードパネルAPを位置合わせすればよい。このようにして、設計上、電子放出領域EAから放出される電子が蛍光体領域22の所定の位置(例えば、蛍光体領域22の幾何学的な中心)に衝突するように、表示装置を組み立てればよい。この場合には、電子放出領域EAから放出される電子を所定量偏向させ、電子を蛍光体領域22の所定の位置に衝突させるために必要とされる選択されたゲート電極13と隣接するゲート電極13との間の電位差は、VR_on−VR_off(例えば、35ボルト−0ボルト=35ボルト)となる。尚、図20を、距離YDを見込んでカソードパネルCPとアノードパネルAPの位置合わせがされているものとして示した。 The trajectory of electrons emitted from the electron emission area EA will be described with reference to FIG. FIG. 20 schematically shows the details of the electron trajectory when the gate electrode 13 m is selected. As shown in FIG. 20, when the gate electrode 13 m is selected, the voltage V R_on (for example, 35 volts) is applied to the gate electrode 13 m , and the voltage V R_off ( For example, 0 volts) is applied. Therefore, the electron emission region EA corresponding to the selected gate electrodes 13 m, a gate electrode 13 m-1 the voltage V R_off applied adjacent. By an electric field formed between the selected gate electrodes 13 m and the gate electrode 13 m-1 the adjacent electron trajectories TR m emitted from the electron-emitting region EA is left (-Y direction in FIG. 20 ). Therefore, the collision position between the electrons emitted from the electron emission region EA and the phosphor region 22 changes by a distance YD in the −Y direction as compared with the case where it is assumed that there is no such deflection. Basically, the distance YD is determined by design according to the specifications of the display device (for example, the distance between the gate electrodes 13 and the setting of the voltage applied to the gate electrode 13). Therefore, for example, when the distance YD cannot be ignored with respect to the width of the phosphor region 22 in the Y direction, the cathode panel CP and the anode panel AP may be aligned in view of the distance YD. Thus, by design, the display device can be assembled so that electrons emitted from the electron emission area EA collide with a predetermined position of the phosphor area 22 (for example, the geometric center of the phosphor area 22). That's fine. In this case, the gate electrode adjacent to the selected gate electrode 13 required for deflecting a predetermined amount of electrons emitted from the electron emission region EA and causing the electrons to collide with a predetermined position of the phosphor region 22. The potential difference between the first and second terminals is V R_on −V R_off (for example, 35 volts−0 volts = 35 volts). FIG. 20 shows that the cathode panel CP and the anode panel AP are aligned in view of the distance YD.

特開平8−180821号公報Japanese Patent Laid-Open No. 8-180821

基本的には、距離YDは表示装置の仕様により設計的に定まる。しかし、実際には、電子の軌道には種々の要因によりずれが生じ、これに伴い距離YDも変化する。例えば、表示装置において、ゲート電極間の距離にある程度のばらつきが生ずることは避けられない。電子の軌道はゲート電極間の距離によっても変化するので、ばらつきの程度によっては、特定のゲート電極に対応する蛍光体領域について電子の衝突位置の変化に起因する輝度変化が観察される。また、スペーサが帯電することにより、スペーサ近傍の電子の軌道が影響を受ける。例えば、図21に示すようにスペーサ40が正に帯電したときは、スペーサ近傍の電子はスペーサ40側に引き寄せられるため距離YDが変化する。スペーサの帯電の程度によっては、スペーサに沿う蛍光体領域において電子の衝突位置の変化に起因する輝度変化が観察される。これらの輝度変化は、表示装置に表示される画像の品質を劣化させる。   Basically, the distance YD is determined by design according to the specifications of the display device. However, in reality, the electron trajectory varies due to various factors, and the distance YD also changes accordingly. For example, in a display device, it is inevitable that a certain amount of variation occurs in the distance between the gate electrodes. Since the electron trajectory also changes depending on the distance between the gate electrodes, depending on the degree of variation, a luminance change due to a change in the electron collision position is observed in the phosphor region corresponding to the specific gate electrode. Further, when the spacer is charged, the trajectory of electrons near the spacer is affected. For example, as shown in FIG. 21, when the spacer 40 is positively charged, electrons near the spacer are attracted to the spacer 40 side, so that the distance YD changes. Depending on the degree of charging of the spacer, a luminance change due to a change in the collision position of electrons is observed in the phosphor region along the spacer. These luminance changes degrade the quality of the image displayed on the display device.

従って、本発明の目的は、電子放出領域から放出される電子の軌道のずれにより生ずる輝度変化を低減することができる平面型表示装置、及び、平面型表示装置の駆動方法を提供することにある。   Accordingly, an object of the present invention is to provide a flat panel display device and a driving method for the flat panel display device, which can reduce a change in luminance caused by a shift in the trajectory of electrons emitted from the electron emission region. .

上記の目的を達成するための本発明の平面型表示装置の駆動方法は、
(a)それぞれが第1の方向に延びる幹電極と、該幹電極の片側から延びる枝電極とから成るM本の第1電極、及び、第1の方向とは異なる第2の方向に延びるN本の第2電極を備え、第1電極を構成する枝電極と第2電極との重複領域には電子放出領域が形成されているカソードパネル、並びに、
(b)蛍光体領域とアノード電極とを備えるアノードパネル、
から成り、第1電極が走査電極として順次選択される線順次駆動方式の平面型表示装置の駆動方法であって、
(A)選択された選択第1電極に印加する電圧をVR_SEL
(B)選択第1電極を構成する枝電極に隣接する隣接第1電極に印加する電圧をVR_PRE
(C)その他の第1電極に印加する電圧をVR_OTH
(D)選択第1電極と隣接第1電極との間に形成される電界によって電子放出領域から放出される電子を所定量偏向させて、電子を蛍光体領域の所定の位置に衝突させるために必要とされる、選択第1電極と隣接第1電極との間の電位差をΔVR_NOR
(E)表示すべき画像に応じて、選択第1電極と第n番目の第2電極との間に与えるべき電位差をΔVCI_n(但し、n=1,2・・・N)、
とするとき、
前記所定の位置を基準として隣接第1電極から離れた蛍光体領域の部分に電子が衝突する場合には、VR_SEL−VR_PRE<ΔVR_NORを満足するように、選択第1電極に電圧VR_SEL、隣接第1電極にVR_PREを印加し、
前記所定の位置を基準として隣接第1電極に近い蛍光体領域の部分に電子が衝突する場合には、VR_SEL−VR_PRE>ΔVR_NORを満足するように、選択第1電極に電圧VR_SEL、隣接第1電極には電圧VR_PREを印加し、
第n番目の第2電極にVR_SEL−ΔVCI_nの値の電圧を印加することを特徴とする。
In order to achieve the above object, the driving method of the flat display device of the present invention is
(A) M first electrodes each consisting of a stem electrode extending in a first direction, a branch electrode extending from one side of the stem electrode, and N extending in a second direction different from the first direction A cathode panel comprising a second electrode of the book, an electron emission region formed in an overlapping region between the branch electrode and the second electrode constituting the first electrode, and
(B) an anode panel comprising a phosphor region and an anode electrode;
A driving method of a flat-type display device of a line sequential driving method in which the first electrode is sequentially selected as a scanning electrode,
(A) The voltage applied to the selected first selected electrode is V R_SEL ,
(B) The voltage applied to the adjacent first electrode adjacent to the branch electrode constituting the selected first electrode is V R_PRE ,
(C) The voltage applied to the other first electrode is V R_OTH ,
(D) Deflection of electrons emitted from the electron emission region by a predetermined amount by an electric field formed between the selected first electrode and the adjacent first electrode so that the electrons collide with a predetermined position in the phosphor region. ΔV R_NOR , the required potential difference between the selected first electrode and the adjacent first electrode,
(E) Depending on the image to be displayed, the potential difference to be applied between the selected first electrode and the nth second electrode is ΔV CI — n (where n = 1, 2,... N),
And when
When electrons collide with a portion of the phosphor region away from the adjacent first electrode with respect to the predetermined position, the voltage V R_SEL is applied to the selected first electrode so that V R_SEL −V R_PRE <ΔV R_NOR is satisfied. V R_PRE is applied to the adjacent first electrode,
When electrons collide with a portion of the phosphor region close to the adjacent first electrode with reference to the predetermined position, the voltage V R_SEL is applied to the selected first electrode so that V R_SEL −V R_PRE > ΔV R_NOR is satisfied. A voltage V R_PRE is applied to the adjacent first electrode,
A voltage having a value of V R — SEL −ΔV CI — n is applied to the n th second electrode.

そして、上記の目的を達成するための本発明の平面型表示装置は、
(a)それぞれが第1の方向に延びる幹電極と、該幹電極の片側から延びる枝電極とから成るM本の第1電極、及び、第1の方向とは異なる第2の方向に延びるN本の第2電極を備え、第1電極を構成する枝電極と第2電極との重複領域には電子放出領域が形成されているカソードパネル、並びに、
(b)蛍光体領域とアノード電極とを備えるアノードパネル、
から成り、第1電極が走査電極として順次選択される線順次駆動方式の平面型表示装置であって、
(A)選択された選択第1電極に印加される電圧をVR_SEL
(B)選択第1電極を構成する枝電極に隣接する隣接第1電極に印加される電圧をVR_PRE
(C)その他の第1電極に印加される電圧をVR_OTH
(D)選択第1電極と隣接第1電極との間に形成される電界によって電子放出領域から放出される電子を所定量偏向させて、電子を蛍光体領域の所定の位置に衝突させるために必要とされる、選択第1電極と隣接第1電極との間の電位差をΔVR_NOR
(E)表示すべき画像に応じて、選択第1電極と第n番目の第2電極との間に与えられるべき電位差をΔVCI_n(但し、n=1,2・・・N)、
とするとき、
前記所定の位置を基準として隣接第1電極から離れた蛍光体領域の部分に電子が衝突する場合には、VR_SEL−VR_PRE<ΔVR_NORを満足するように、選択第1電極に電圧VR_SEL、隣接第1電極にVR_PREが印加され、
前記所定の位置を基準として隣接第1電極に近い蛍光体領域の部分に電子が衝突する場合には、VR_SEL−VR_PRE>ΔVR_NORを満足するように、選択第1電極に電圧VR_SEL、隣接第1電極に電圧VR_PREが印加され、
第n番目の第2電極にはVR_SEL−ΔVCI_nの値の電圧が印加されることを特徴とする。
In order to achieve the above object, the flat display device of the present invention is
(A) M first electrodes each consisting of a stem electrode extending in a first direction, a branch electrode extending from one side of the stem electrode, and N extending in a second direction different from the first direction A cathode panel comprising a second electrode of the book, an electron emission region formed in an overlapping region between the branch electrode and the second electrode constituting the first electrode, and
(B) an anode panel comprising a phosphor region and an anode electrode;
A line-sequential drive type flat display device in which the first electrode is sequentially selected as a scanning electrode,
(A) The voltage applied to the selected first selected electrode is V R_SEL ,
(B) The voltage applied to the adjacent first electrode adjacent to the branch electrode constituting the selected first electrode is expressed as V R_PRE ,
(C) The voltage applied to the other first electrode is V R_OTH ,
(D) Deflection of electrons emitted from the electron emission region by a predetermined amount by an electric field formed between the selected first electrode and the adjacent first electrode so that the electrons collide with a predetermined position in the phosphor region. ΔV R_NOR , the required potential difference between the selected first electrode and the adjacent first electrode,
(E) Depending on the image to be displayed, the potential difference to be given between the selected first electrode and the nth second electrode is expressed as ΔV CI — n (where n = 1, 2,... N),
And when
When electrons collide with a portion of the phosphor region away from the adjacent first electrode with respect to the predetermined position, the voltage V R_SEL is applied to the selected first electrode so that V R_SEL −V R_PRE <ΔV R_NOR is satisfied. V R_PRE is applied to the adjacent first electrode,
When electrons collide with a portion of the phosphor region close to the adjacent first electrode with reference to the predetermined position, the voltage V R_SEL is applied to the selected first electrode so that V R_SEL −V R_PRE > ΔV R_NOR is satisfied. The voltage V R_PRE is applied to the adjacent first electrode,
A voltage having a value of V R — SEL −ΔV CI — n is applied to the n th second electrode.

本発明の平面型表示装置あるいは平面型表示装置の駆動方法(以下、これらを総称して、単に、本発明と呼ぶ場合がある)において、「所定の位置」とは、設計上意図した動作条件で平面型表示装置を動作させたときに電子が蛍光体領域に衝突すべき位置を意味する。例えば、蛍光体領域の幾何学的な中心を「所定の位置」とすることができるが、これに限るものではない。そして、電位差ΔVR_NORとは、平面型表示装置について設計上定まる一定の電位差を意味する。本発明においては、所定の位置を基準として隣接第1電極から離れた蛍光体領域の部分に電子が衝突する場合には、VR_SEL−VR_PRE<ΔVR_NORを満足するように、選択第1電極に電圧VR_SEL、隣接第1電極に電圧VR_PREを印加する。また、所定の位置を基準として隣接第1電極に近い蛍光体領域の部分に電子が衝突する場合には、VR_SEL−VR_PRE>ΔVR_NORを満足するように、選択第1電極には電圧VR_SEL、隣接第1電極には電圧VR_PREを印加する。尚、電圧VR_SELと電圧VR_PREの双方の値を調整する態様であってもよいし、いずれか一方の値を調整する態様であってもよい。これにより、選択第1電極と隣接第1電極との間に形成される電界が変化し、蛍光体領域における電子の衝突位置と「所定の位置」とのずれが補正される。従って、電子の軌道のずれに起因する輝度変化を低減することができる。また、第2電極にはVR_SEL−ΔVCI_nの値の電圧を印加するので、選択第1電極と第2電極との間の電位差は常にΔVCI_nに保たれる。本発明においては、例えば、平面型表示装置の製造工程において、蛍光体領域における電子の衝突位置の変化に起因する輝度変化を測定し、測定結果に基づいて第1電極に印加する電圧を設定する態様とすることもできるし、あるいは又、経時変化により蛍光体領域における電子の衝突位置の変化が変化する場合には、平面型表示装置の累積動作時間に応じて第1電極に印加する電圧を変化させる態様とすることもできる。 In the flat display device or the driving method of the flat display device of the present invention (hereinafter, these may be collectively referred to simply as the present invention), the “predetermined position” refers to the operating condition intended for the design. Means the position where electrons should collide with the phosphor region when the flat display device is operated. For example, the geometric center of the phosphor region can be set to the “predetermined position”, but is not limited thereto. The potential difference ΔV R_NOR means a constant potential difference determined by design for the flat display device. In the present invention, when an electron collides with a portion of the phosphor region that is distant from the adjacent first electrode with reference to a predetermined position, the first electrode selected so as to satisfy V R_SEL −V R_PRE <ΔV R_NOR voltage V R_SEL, the application of a voltage V R_PRE to the adjacent first electrode. In addition, when electrons collide with a portion of the phosphor region close to the adjacent first electrode with a predetermined position as a reference, the voltage V is applied to the selected first electrode so that V R_SEL −V R_PRE > ΔV R_NOR is satisfied. The voltage V R_PRE is applied to R_SEL and the adjacent first electrode. In addition, the aspect which adjusts both the value of voltage V R_SEL and voltage V R_PRE may be sufficient, and the aspect which adjusts any one value may be sufficient. Thereby, the electric field formed between the selected first electrode and the adjacent first electrode is changed, and the deviation between the electron collision position and the “predetermined position” in the phosphor region is corrected. Accordingly, it is possible to reduce a change in luminance due to a shift in the trajectory of electrons. Further, since a voltage having a value of V R_SEL −ΔV CI — n is applied to the second electrode, the potential difference between the selected first electrode and the second electrode is always kept at ΔV CI — n . In the present invention, for example, in the manufacturing process of the flat display device, the luminance change caused by the change in the electron collision position in the phosphor region is measured, and the voltage applied to the first electrode is set based on the measurement result. In the case where the change in the collision position of electrons in the phosphor region changes with time, the voltage applied to the first electrode can be set according to the accumulated operation time of the flat display device. It is also possible to change the mode.

ここで、本発明にあっては、VR_SEL−VR_PRE−ΔVR_NORの値に応じて電圧VR_OTHを変化させる構成とすることもできる。本発明にあっては、第2電極にVR_SEL−ΔVCI_nの値の電圧を印加する。従って、電圧VR_SELの値を変化させると、第2電極の電圧も変化する。電圧VR_OTHが一定値である場合は、選択第1電極と隣接第1電極とを除いたその他の第1電極と第2電極との間の電位差も、VR_SELの値に応じて変化する。一方、VR_SEL−VR_PRE−ΔVR_NORの値に応じて電圧VR_OTHを変化させる構成にあっては、その他の第1電極と第2電極との間の電位差は、VR_SEL−VR_PRE−ΔVR_NOR−(VR_SEL−ΔVCI_n)=−VR_PRE−ΔVR_NOR+ΔVCI_nとなり、VR_SELの値とは無関係となる。従って、その他の第1電極と第2電極との間に形成される静電容量に蓄積される電荷量は、電圧VR_SELの変化による影響を受けない。これにより、第2電極を伝わる信号の遅延を軽減することができる。 Here, in the present invention, the voltage V R_OTH may be changed according to the value of V R_SEL −V R_PRE −ΔV R_NOR . In the present invention, a voltage having a value of V R_SEL −ΔV CI — n is applied to the second electrode. Therefore, when the value of the voltage V R_SEL is changed, the voltage of the second electrode is also changed. When the voltage V R_OTH is a constant value, the potential difference between the other first electrode and the second electrode excluding the selected first electrode and the adjacent first electrode also changes according to the value of V R_SEL . On the other hand, in the configuration in which the voltage V R_OTH is changed according to the value of V R_SEL −V R_PRE −ΔV R_NOR , the potential difference between the other first electrode and the second electrode is V R_SEL −V R_PRE −ΔV. R_NOR− (V R_SEL −ΔV CI_n ) = − V R_PRE −ΔV R_NOR + ΔV CI_n , which is irrelevant to the value of V R_SEL . Accordingly, the amount of charge accumulated in the capacitance formed between the other first electrode and the second electrode is not affected by the change in the voltage V R_SEL . Thereby, the delay of the signal transmitted through the second electrode can be reduced.

また、本発明にあっては、電圧VR_PREは一定値である構成とすることができる。この構成にあっては、選択第1電極に印加する電圧VR_SELの値を変化させることにより選択第1電極と隣接第1電極との間の電位差を調整する。この場合において、電圧VR_OTHが一定値である態様とすることができるし、あるいは又、VR_SEL−VR_PRE−ΔVR_NORの値に応じて電圧VR_OTHを変化させる態様とすることもできる。 In the present invention, the voltage V R_PRE can be a constant value. In this configuration, the potential difference between the selected first electrode and the adjacent first electrode is adjusted by changing the value of the voltage V R_SEL applied to the selected first electrode. In this case, the voltage V R_OTH can be a constant value, or the voltage V R_OTH can be changed according to the value of V R_SEL −V R_PRE −ΔV R_NOR .

あるいは又、本発明にあっては、電圧VR_SELは一定値である構成とすることもできる。この構成にあっては、隣接第1電極に印加する電圧VR_PREを変化させることにより選択第1電極と隣接第1電極との間の電位差を調整する。本発明にあっては、第2電極にはVR_SEL−ΔVCI_nの電圧を印加するが、この構成においては、電圧VR_SELは一定値に保たれる。従って、VR_PREの変化に対応させて第2電極に印加する電圧を変化させる必要がない利点を有する。尚、電圧VR_PREが電圧VR_OTHよりも相対的に正の場合には、電圧VR_PREの値によっては、隣接第1電極に対応する電子放出領域EAからも電子が放出される。従って、隣接第1電極に対応する蛍光体領域から発光する光が視認できない範囲で電圧VR_PREが印加されることが好ましい。より望ましくは、選択第1電極と第2電極との間の電位差がカットオフ電圧を超えない範囲で電圧VR_PREを印加されることが好ましい。あるいは又、本発明にあっては、ΔVR_NOR>VR_SEL−VR_OTHとすることにより、隣接第1電極を駆動する際にその他の第1電極に印加する電圧VR_OTHよりも低い電圧を一定値のバイアス電圧として印加し、選択第1電極と第2電極との間の電位差を小さくする態様とすることができる。 Alternatively, in the present invention, the voltage V R_SEL may be a constant value. In this configuration, the potential difference between the selected first electrode and the adjacent first electrode is adjusted by changing the voltage V R_PRE applied to the adjacent first electrode. In the present invention, a voltage of V R_SEL −ΔV CI_n is applied to the second electrode. In this configuration, the voltage V R_SEL is kept at a constant value. Therefore, there is an advantage that it is not necessary to change the voltage applied to the second electrode in accordance with the change in V R_PRE . Incidentally, the voltage V R_PRE in the case of relatively positive than the voltage V R_OTH is depending on the value of the voltage V R_PRE, electrons are emitted from the electron emitting region EA corresponding to the adjacent first electrode. Therefore, it is preferable that the voltage V R_PRE is applied within a range in which light emitted from the phosphor region corresponding to the adjacent first electrode is not visible. More desirably, the voltage V R_PRE is preferably applied within a range where the potential difference between the selected first electrode and the second electrode does not exceed the cut-off voltage. Alternatively, in the present invention, by setting ΔVR_NOR > VR_SELVR_OTH , a voltage lower than the voltage VR_OTH applied to the other first electrode when driving the adjacent first electrode is a constant value. The bias voltage can be applied as a bias voltage to reduce the potential difference between the selected first electrode and the second electrode.

上記の好ましい態様を含む本発明にあっては、カソードパネルとアノードパネルとの間には、複数の第1電極毎に1本のスペーサが第1の方向に沿って1本の第1電極上に配置されている態様とすることもできる。通常スペーサは、後方散乱電子の衝突等によりその表面に正電荷が帯電する傾向を有する。従って、スペーサ表面の帯電により、スペーサ近傍を通過する電子にスペーサに向かうように引力が働く。このとき、スペーサの下に位置する第1電極が選択第1電極である場合には、VR_SEL−VR_PRE<ΔVR_NORを満足するように、選択第1電極には電圧VR_SEL、隣接第1電極には電圧VR_PREを印加する。これにより、電子の軌道をスペーサから離れる方向に補正することができる。そして、スペーサの下に位置する第1電極が隣接第1電極である場合には、VR_SEL−VR_PRE>ΔVR_NORを満足するように、選択第1電極には電圧VR_SEL、隣接第1電極には電圧VR_PREを印加する。これにより、電子の軌道をスペーサから離れる方向に補正することができる。この場合には、電圧VR_SELと電圧VR_PREの双方の値を調整する態様であってもよいし、いずれか一方の値を調整する態様であってもよい。電圧VR_PREは一定値である態様であってもよいし、あるいは又、電圧VR_PREは一定値である態様であってもよい。また、電圧VR_OTHが一定値である態様とすることができるし、あるいは又、VR_SEL−VR_PRE−ΔVR_NORの値に応じて電圧VR_OTHを変化させる態様とすることもできる。更には、スペーサの下に位置する第1電極を構成する枝電極と該枝電極に隣接する隣接第1電極を構成する幹電極との間隔は、スペーサの下に位置する第1電極を構成する幹電極と該幹電極に隣接するその他の第1電極を構成する枝電極との間隔よりも広く、スペーサの下に位置する第1電極が選択第1電極である場合に、隣接第1電極にはその他の第1電極に印加する電圧VR_OTHよりも低い値の電圧VR_PREを印加する構成とすることもできる。これにより、所謂バイアス電圧の極性をそろえることができ、カソード電極の駆動回路構成を単純なものとすることができる。 In the present invention including the above preferred embodiment, one spacer is provided between the cathode panel and the anode panel for each of the plurality of first electrodes on the first electrode along the first direction. It can also be set as the aspect arrange | positioned. Usually, the spacer tends to be charged with positive charges on the surface thereof due to collision of backscattered electrons or the like. Therefore, an attractive force acts on the electrons passing through the vicinity of the spacer so as to go to the spacer due to the charging of the spacer surface. At this time, when the first electrode located below the spacer is the selected first electrode, the selected first electrode is set to the voltage V R_SEL , and the adjacent first electrode so as to satisfy V R_SEL −V R_PRE <ΔV R_NOR . A voltage V R — PRE is applied to the electrode. Thereby, the electron trajectory can be corrected in a direction away from the spacer. When the first electrode located below the spacer is the adjacent first electrode, the selected first electrode has the voltage V R_SEL and the adjacent first electrode so as to satisfy V R_SEL −V R_PRE > ΔV R_NOR. Is applied with a voltage V R_PRE . Thereby, the electron trajectory can be corrected in a direction away from the spacer. In this case, it is possible to adjust both values of the voltage V R_SEL and the voltage V R_PRE , or to adjust either one of the values. The voltage V R_PRE may be a constant value, or the voltage V R_PRE may be a constant value. Further, the voltage V R_OTH may be a constant value, or the voltage V R_OTH may be changed according to the value of V R_SEL −V R_PRE −ΔV R_NOR . Further, the distance between the branch electrode constituting the first electrode located below the spacer and the trunk electrode constituting the adjacent first electrode adjacent to the branch electrode constitutes the first electrode located below the spacer. When the first electrode located below the spacer and wider than the distance between the stem electrode and the branch electrode constituting the other first electrode adjacent to the stem electrode is the selected first electrode, the adjacent first electrode May be configured to apply a voltage V R_PRE having a value lower than the voltage V R_OTH applied to the other first electrode. Thereby, the polarity of the so-called bias voltage can be made uniform, and the drive circuit configuration of the cathode electrode can be simplified.

本発明にあっては、第1電極は第1電極駆動ドライバによって駆動され、第2電極は第2電極駆動ドライバによって駆動される構成とすることができるが、これらの駆動ドライバとして周知の駆動ドライバを用いることができる。また、第1電極や第2電極のそれぞれに印加すべき電圧を生成させる回路(カソード電極駆動用電源やゲート電極駆動用電源)も、周知の回路(電源)から構成することができる。   In the present invention, the first electrode can be driven by the first electrode drive driver, and the second electrode can be driven by the second electrode drive driver. Can be used. In addition, a circuit (a cathode electrode driving power source or a gate electrode driving power source) that generates a voltage to be applied to each of the first electrode and the second electrode can also be configured from a known circuit (power source).

本発明にあっては、階調制御方式として、電圧変調方式(第1電極を選択、走査する時、第2電極への印加電圧を階調に応じて変化させる方式)、パルス幅変調方式[PWM(Pulse Width Modulation)方式。第2電極への印加電圧を一定とし、印加電圧パルス幅を可変とし、時間的に階調制御を行う方式]、パルス数変調方式[PNM(Pulse Numbers Modulation)方式。第2電極への印加電圧を一定とし、印加電圧パルス幅も一定とし、印加電圧パルス数で階調制御を行う方式]、フレーム抜き取り方式(印加電圧を一定とし、フレーム表示の有無を制御することにより、時間的に階調制御を行う方式)、サブフィールド表示方式(1フレームを2のべき乗に応じた時間幅の各サブフィールドに分割し、このサブフィールドの組み合わせにより階調制御を行う方式)といった周知の階調制御方式を採用することができる。   In the present invention, as a gradation control method, a voltage modulation method (a method of changing the voltage applied to the second electrode in accordance with the gradation when the first electrode is selected and scanned), a pulse width modulation method [ PWM (Pulse Width Modulation) method. A method in which the applied voltage to the second electrode is constant, the applied voltage pulse width is variable, and gradation control is performed in time. A method in which the applied voltage to the second electrode is made constant, the applied voltage pulse width is made constant, and gradation control is performed by the number of applied voltage pulses], a frame extraction method (the applied voltage is made constant, and the presence or absence of frame display is controlled. ), Subfield display method (method in which one frame is divided into subfields having a time width corresponding to a power of 2, and gradation control is performed by combining the subfields) Such a known gradation control method can be employed.

本発明において、N及びMの値の組合せとして、具体的には、(1920,1080)、(1920,1035)、(1024,768)、(800,600)、(640,480)、(720,480)、(1280,960)、(1280,1024)等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。尚、カラー表示の場合には、上記のNを3倍すればよい。   In the present invention, specific combinations of the values of N and M are specifically (1920, 1080), (1920, 1035), (1024, 768), (800, 600), (640, 480), (720 , 480), (1280, 960), (1280, 1024) and the like, but some of the image display resolutions can be exemplified, but the present invention is not limited to these values. In the case of color display, the above N may be tripled.

本発明における平面型表示装置として、1又は複数の冷陰極電界電子放出素子(以下、電界放出素子と略称する)から構成された電子放出領域を有する冷陰極電界電子放出表示装置とすることができるし、あるいは又、金属/絶縁膜/金属型素子(MIM素子とも呼ばれる)から構成された電子放出領域を有する平面型表示装置、表面伝導型電子放出素子から構成された電子放出領域を有する平面型表示装置とすることもできる。   The flat display device according to the present invention can be a cold cathode field emission display device having an electron emission region composed of one or a plurality of cold cathode field emission devices (hereinafter abbreviated as field emission devices). Alternatively, a flat display device having an electron emission region composed of a metal / insulating film / metal type element (also referred to as an MIM element), and a flat type having an electron emission region composed of a surface conduction type electron emission element It can also be a display device.

ここで、平面型表示装置を冷陰極電界電子放出表示装置とする場合、冷陰極電界電子放出表示装置は、カソードパネルとアノードパネルとがそれらの周縁部で接合されて成り、
カソードパネルは、
(a)支持体、
(b)支持体上に形成され、第2の方向に延びるN本のカソード電極、
(c)支持体及びカソード電極上に形成された絶縁層、
(d)絶縁層上に形成され、第2の方向とは異なる第1の方向に延びる幹電極と、該幹電極の片側から延びる枝電極とから成るゲート電極、及び、
(e)ゲート電極を構成する枝電極とカソード電極との重複領域に位置する電子放出領域、
から構成されており、
アノードパネルは、基板、並びに、該基板上に形成された、各電子放出領域に対応して設けられた蛍光体領域及びアノード電極から構成されており、
電子放出領域には、1又は複数の電界放出素子が配置されており、
ゲート電極が第1電極に該当し、カソード電極が第2電極に該当する構成とすることができる。
Here, when the flat display device is a cold cathode field emission display device, the cold cathode field emission display device is formed by joining a cathode panel and an anode panel at their peripheral portions,
The cathode panel
(A) a support,
(B) N cathode electrodes formed on the support and extending in the second direction;
(C) an insulating layer formed on the support and the cathode electrode;
(D) a gate electrode formed on the insulating layer and extending in a first direction different from the second direction, and a branch electrode extending from one side of the stem electrode; and
(E) an electron emission region located in an overlapping region between the branch electrode and the cathode electrode constituting the gate electrode;
Consists of
The anode panel is composed of a substrate, and a phosphor region and an anode electrode provided on the substrate and provided corresponding to each electron emission region,
One or a plurality of field emission elements are arranged in the electron emission region,
The gate electrode may correspond to the first electrode, and the cathode electrode may correspond to the second electrode.

ここで、電界放出素子の型式は特に限定されず、スピント型電界放出素子(円錐形の電子放出部が、開口部の底部に位置するカソード電極の上に設けられた電界放出素子)や、扁平型電界放出素子(略平面の電子放出部が、開口部の底部に位置するカソード電極の上に設けられた電界放出素子)を挙げることができる。   Here, the type of the field emission device is not particularly limited, and a Spindt-type field emission device (a field emission device in which a conical electron emission portion is provided on the cathode electrode located at the bottom of the opening) or a flat type Type field emission device (a field emission device in which a substantially planar electron emission portion is provided on the cathode electrode located at the bottom of the opening).

カソードパネルにおいて、第1の方向と第2の方向とは直交することが、冷陰極電界電子放出表示装置の構造の簡素化といった観点から好ましい。そして、ゲート電極を構成する枝電極とカソード電極とが重複する重複領域が電子放出領域に該当し、電子放出領域がカソードパネルの有効領域に2次元マトリクス状に配列されている。   In the cathode panel, the first direction and the second direction are preferably orthogonal from the viewpoint of simplifying the structure of the cold cathode field emission display. The overlapping region where the branch electrode and the cathode electrode constituting the gate electrode overlap corresponds to the electron emission region, and the electron emission region is arranged in a two-dimensional matrix in the effective region of the cathode panel.

冷陰極電界電子放出表示装置にあっては、カソード電極及びゲート電極に印加された電圧によって生じた強電界が電子放出部に加わる結果、量子トンネル効果により電子放出部から電子が放出される。そして、この電子は、アノードパネルに設けられたアノード電極によってアノードパネルへと引き付けられ、蛍光体領域に衝突する。そして、蛍光体領域への電子の衝突の結果、蛍光体領域が発光し、画像として認識することができる。   In the cold cathode field emission display, a strong electric field generated by a voltage applied to the cathode electrode and the gate electrode is applied to the electron emission portion, and as a result, electrons are emitted from the electron emission portion by the quantum tunnel effect. The electrons are attracted to the anode panel by the anode electrode provided on the anode panel, and collide with the phosphor region. As a result of the collision of electrons with the phosphor region, the phosphor region emits light and can be recognized as an image.

冷陰極電界電子放出表示装置において、カソード電極はカソード電極制御回路に接続され、ゲート電極はゲート電極制御回路に接続され、アノード電極はアノード電極制御回路に接続されている。尚、これらの制御回路は周知の回路から構成することができる。実動作時、アノード電極制御回路からアノード電極に印加される電圧(アノード電圧)VAは、通常、一定であり、例えば、5キロボルト〜15キロボルトとすることができる。あるいは又、アノードパネルとカソードパネルとの間の距離をd0(但し、0.5mm≦d0≦10mm)としたとき、VA/d0(単位:キロボルト/mm)の値は、0.5以上20以下、好ましくは1以上10以下、一層好ましくは4以上8以下を満足することが望ましい。 In the cold cathode field emission display, the cathode electrode is connected to the cathode electrode control circuit, the gate electrode is connected to the gate electrode control circuit, and the anode electrode is connected to the anode electrode control circuit. Note that these control circuits can be constituted by known circuits. During actual operation, the voltage (anode voltage) V A applied to the anode electrode from the anode electrode control circuit is normally constant, and can be, for example, 5 to 15 kilovolts. Alternatively, when the distance between the anode panel and the cathode panel is d 0 (where 0.5 mm ≦ d 0 ≦ 10 mm), the value of V A / d 0 (unit: kilovolt / mm) is 0. It is desirable to satisfy 5 or more and 20 or less, preferably 1 or more and 10 or less, and more preferably 4 or more and 8 or less.

電界放出素子は、一般に、以下の方法で製造することができる。
(1)支持体上にカソード電極を形成する工程、
(2)全面(支持体及びカソード電極上)に絶縁層を形成する工程、
(3)絶縁層上にゲート電極を形成する工程、
(4)カソード電極とゲート電極との重複領域におけるゲート電極及び絶縁層の部分に開口部を形成し、開口部の底部にカソード電極を露出させる工程、
(5)開口部の底部に位置するカソード電極上に電子放出部を形成する工程。
A field emission device can be generally manufactured by the following method.
(1) forming a cathode electrode on a support;
(2) forming an insulating layer on the entire surface (on the support and the cathode electrode);
(3) forming a gate electrode on the insulating layer;
(4) forming an opening in a portion of the gate electrode and the insulating layer in a region where the cathode electrode and the gate electrode overlap, and exposing the cathode electrode at the bottom of the opening;
(5) A step of forming an electron emission portion on the cathode electrode located at the bottom of the opening.

あるいは又、電界放出素子は、以下の方法で製造することもできる。
(1)支持体上にカソード電極を形成する工程、
(2)カソード電極上に電子放出部を形成する工程、
(3)全面(支持体及び電子放出部上、あるいは、支持体、カソード電極及び電子放出部上)に絶縁層を形成する工程、
(4)絶縁層上にゲート電極を形成する工程、
(5)カソード電極とゲート電極との重複領域におけるゲート電極及び絶縁層の部分に開口部を形成し、開口部の底部に電子放出部を露出させる工程。
Alternatively, the field emission device can be manufactured by the following method.
(1) forming a cathode electrode on a support;
(2) forming an electron emission portion on the cathode electrode;
(3) forming an insulating layer on the entire surface (on the support and the electron emission portion or on the support, the cathode electrode and the electron emission portion);
(4) forming a gate electrode on the insulating layer;
(5) A step of forming an opening in a portion of the gate electrode and the insulating layer in an overlapping region between the cathode electrode and the gate electrode and exposing the electron emission portion at the bottom of the opening.

電界放出素子には収束電極が備えられていてもよい。即ち、例えばゲート電極及び絶縁層上には更に層間絶縁層が設けられ、層間絶縁層上に収束電極が設けられている電界放出素子、あるいは又、ゲート電極の上方に収束電極が設けられている電界放出素子とすることもできる。ここで、収束電極とは、開口部から放出され、アノード電極へ向かう放出電子の軌道を収束させ、以て、輝度の向上や隣接画素間の光学的クロストークの防止を可能とするための電極である。アノード電極とカソード電極との間の電位差が数キロボルト以上のオーダーであって、アノード電極とカソード電極との間の距離が比較的長い、所謂高電圧タイプの冷陰極電界電子放出表示装置において、収束電極は特に有効である。収束電極には、収束電極制御回路から相対的な負電圧(例えば、0ボルト)が印加される。収束電極は、必ずしも、カソード電極とゲート電極とが重複する重複領域に設けられた電子放出部あるいは電子放出領域のそれぞれを取り囲むように個別に形成されている必要はなく、例えば、電子放出部あるいは電子放出領域の所定の配列方向に沿って延在させてもよい。   The field emission device may be provided with a focusing electrode. That is, for example, a field emission element in which an interlayer insulating layer is further provided on the gate electrode and the insulating layer, and a focusing electrode is provided on the interlayer insulating layer, or a focusing electrode is provided above the gate electrode. It can also be a field emission device. Here, the focusing electrode is an electrode for converging the trajectory of emitted electrons that are emitted from the opening and directed toward the anode electrode, thereby improving the luminance and preventing optical crosstalk between adjacent pixels. It is. In a so-called high voltage type cold cathode field emission display, the potential difference between the anode electrode and the cathode electrode is on the order of several kilovolts or more and the distance between the anode electrode and the cathode electrode is relatively long. The electrode is particularly effective. A relative negative voltage (for example, 0 volts) is applied to the focusing electrode from the focusing electrode control circuit. The focusing electrode is not necessarily formed separately so as to surround each of the electron emission portion or the electron emission region provided in the overlapping region where the cathode electrode and the gate electrode overlap, for example, the electron emission portion or You may extend along the predetermined | prescribed arrangement direction of an electron emission area | region.

スピント型電界放出素子にあっては、電子放出部を構成する材料として、モリブデン、モリブデン合金、タングステン、タングステン合金、チタン、チタン合金、ニオブ、ニオブ合金、タンタル、タンタル合金、クロム、クロム合金、及び、不純物を含有するシリコン(ポリシリコンやアモルファスシリコン)から成る群から選択された少なくとも1種類の材料を挙げることができる。スピント型電界放出素子の電子放出部は、スパッタリング法や真空蒸着法といった各種物理的気相成長法(PVD法)、各種化学的気相成長法(CVD法)によって形成することができる。   In the Spindt-type field emission device, as the material constituting the electron emission portion, molybdenum, molybdenum alloy, tungsten, tungsten alloy, titanium, titanium alloy, niobium, niobium alloy, tantalum, tantalum alloy, chromium, chromium alloy, and And at least one material selected from the group consisting of silicon (polysilicon and amorphous silicon) containing impurities. The electron emission portion of the Spindt-type field emission device can be formed by various physical vapor deposition methods (PVD method) such as sputtering method and vacuum deposition method, and various chemical vapor deposition methods (CVD method).

扁平型電界放出素子にあっては、電子放出部を構成する材料として、カソード電極を構成する材料よりも仕事関数Φの小さい材料から構成することが好ましく、どのような材料を選択するかは、カソード電極を構成する材料の仕事関数、ゲート電極とカソード電極との間の電位差、要求される放出電子電流密度の大きさ等に基づいて決定すればよい。あるいは又、電子放出部を構成する材料として、係る材料の2次電子利得δがカソード電極を構成する導電性材料の2次電子利得δよりも大きくなるような材料から適宜選択してもよい。扁平型電界放出素子にあっては、特に好ましい電子放出部の構成材料として、炭素、より具体的にはアモルファスダイヤモンドやグラファイト、カーボン・ナノチューブ構造体(カーボン・ナノチューブ及び/又はグラファイト・ナノファイバー)、ZnOウィスカー、MgOウィスカー、SnO2ウィスカー、MnOウィスカー、Y23ウィスカー、NiOウィスカー、ITOウィスカー、In23ウィスカー、Al23ウィスカーを挙げることができる。尚、電子放出部を構成する材料は、必ずしも導電性を備えている必要はない。 In the flat field emission device, it is preferable that the material constituting the electron emission portion is composed of a material having a work function Φ smaller than that of the material constituting the cathode electrode. What is necessary is just to determine based on the work function of the material which comprises a cathode electrode, the electric potential difference between a gate electrode and a cathode electrode, the magnitude | size of the emission electron current density requested | required, etc. Alternatively, the material constituting the electron emission portion may be appropriately selected from materials in which the secondary electron gain δ of the material is larger than the secondary electron gain δ of the conductive material constituting the cathode electrode. In the flat type field emission device, carbon, more specifically, amorphous diamond or graphite, a carbon nanotube structure (carbon nanotube and / or graphite nanofiber), as a particularly preferable constituent material of the electron emission portion, Examples thereof include ZnO whiskers, MgO whiskers, SnO 2 whiskers, MnO whiskers, Y 2 O 3 whiskers, NiO whiskers, ITO whiskers, In 2 O 3 whiskers, and Al 2 O 3 whiskers. In addition, the material which comprises an electron emission part does not necessarily need to be provided with electroconductivity.

カソード電極、ゲート電極、収束電極の構成材料として、アルミニウム(Al)、タングステン(W)、ニオブ(Nb)、タンタル(Ta)、モリブデン(Mo)、クロム(Cr)、銅(Cu)、金(Au)、銀(Ag)、チタン(Ti)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、鉄(Fe)、白金(Pt)、亜鉛(Zn)等の金属;これらの金属元素を含む合金(例えばMoW)あるいは化合物(例えばTiN等の窒化物や、WSi2、MoSi2、TiSi2、TaSi2等のシリサイド);シリコン(Si)等の半導体;ダイヤモンド等の炭素薄膜;ITO(酸化インジウム−錫)、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。また、これらの電極の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、CVD法やイオンプレーティング法とエッチング法との組合せ;スクリーン印刷法やインクジェット印刷法、メタルマスク印刷法といった各種印刷法;メッキ法(電気メッキ法や無電解メッキ法);リフトオフ法;レーザアブレーション法;ゾル−ゲル法等を挙げることができる。各種印刷法やメッキ法によれば、直接、例えば帯状のカソード電極やゲート電極を形成することが可能である。 The constituent materials of the cathode electrode, gate electrode, and focusing electrode are aluminum (Al), tungsten (W), niobium (Nb), tantalum (Ta), molybdenum (Mo), chromium (Cr), copper (Cu), gold ( Metals such as Au), silver (Ag), titanium (Ti), nickel (Ni), cobalt (Co), zirconium (Zr), iron (Fe), platinum (Pt), zinc (Zn); these metal elements Alloys (eg, MoW) or compounds (eg, nitrides such as TiN, silicides such as WSi 2 , MoSi 2 , TiSi 2 , TaSi 2 ); semiconductors such as silicon (Si); carbon thin films such as diamond; ITO ( Examples thereof include conductive metal oxides such as indium oxide-tin oxide, indium oxide, and zinc oxide. In addition, as a method for forming these electrodes, for example, a vapor deposition method such as an electron beam vapor deposition method or a hot filament vapor deposition method, a sputtering method, a combination of a CVD method, an ion plating method, and an etching method; a screen printing method, an ink jet printing method, Various printing methods such as a metal mask printing method; plating methods (electroplating method and electroless plating method); lift-off method; laser ablation method; sol-gel method and the like can be mentioned. According to various printing methods and plating methods, for example, a strip-like cathode electrode or gate electrode can be directly formed.

絶縁層や層間絶縁層の構成材料として、SiO2、BPSG、PSG、BSG、AsSG、PbSG、SiON、SOG(スピンオングラス)、低融点ガラス、ガラスペーストといったSiO2系材料;SiN系材料;ポリイミド等の絶縁性樹脂を、単独あるいは適宜組み合わせて使用することができる。絶縁層や層間絶縁層の形成には、CVD法、塗布法、スパッタリング法、各種印刷法等の公知のプロセスが利用できる。 As a material for constituting the insulating layer and the interlayer insulating layer, SiO 2, BPSG, PSG, BSG, AsSG, PbSG, SiON, SOG ( spin on glass), low-melting glass, SiO 2 based materials such glass paste; SiN-based materials; polyimide These insulating resins can be used alone or in appropriate combination. For forming the insulating layer or the interlayer insulating layer, a known process such as a CVD method, a coating method, a sputtering method, or various printing methods can be used.

第1開口部(ゲート電極に形成された開口部)あるいは第2開口部(絶縁層に形成された開口部)の平面形状(支持体表面と平行な仮想平面で開口部を切断したときの形状)は、円形、楕円形、矩形、多角形、丸みを帯びた矩形、丸みを帯びた多角形等、任意の形状とすることができる。第1開口部の形成は、例えば、異方性エッチング、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができ、あるいは又、ゲート電極の形成方法に依っては、第1開口部を直接形成することもできる。第2開口部の形成も、例えば、異方性エッチング、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができる。   Planar shape of the first opening (opening formed in the gate electrode) or the second opening (opening formed in the insulating layer) (shape when the opening is cut in a virtual plane parallel to the support surface) ) Can be any shape such as a circle, an ellipse, a rectangle, a polygon, a rounded rectangle, a rounded polygon. The formation of the first opening can be performed by, for example, anisotropic etching, isotropic etching, a combination of anisotropic etching and isotropic etching, or, depending on the method of forming the gate electrode, The first opening can also be formed directly. The second opening can also be formed by, for example, anisotropic etching, isotropic etching, or a combination of anisotropic etching and isotropic etching.

電界放出素子においては、電界放出素子の構造に依存するが、1つの開口部内に1つの電子放出部が存在してもよいし、1つの開口部内に複数の電子放出部が存在してもよいし、ゲート電極に複数の第1開口部を設け、係る第1開口部と連通する1つの第2開口部を絶縁層に設け、絶縁層に設けられた1つの第2開口部内に1又は複数の電子放出部が存在してもよい。   In the field emission device, depending on the structure of the field emission device, one electron emission portion may exist in one opening, or a plurality of electron emission portions may exist in one opening. In addition, a plurality of first openings are provided in the gate electrode, one second opening communicating with the first opening is provided in the insulating layer, and one or more are provided in one second opening provided in the insulating layer. There may be an electron emission portion.

電界放出素子において、カソード電極と電子放出部との間に抵抗体膜を設けてもよい。抵抗体膜を設けることによって、電界放出素子の動作安定化、電子放出特性の均一化を図ることができる。抵抗体膜を構成する材料として、シリコンカーバイド(SiC)やSiCNといったカーボン系材料、SiN、アモルファスシリコン等の半導体材料、酸化ルテニウム(RuO2)、酸化タンタル、窒化タンタル等の高融点金属酸化物や高融点金属窒化物を例示することができる。抵抗体膜の形成方法として、スパッタリング法や、CVD法、各種印刷法を例示することができる。1つの電子放出部当たりの電気抵抗値は、概ね1×106〜1×1011Ω、好ましくは数ギガΩとすればよい。 In the field emission device, a resistor film may be provided between the cathode electrode and the electron emission portion. By providing the resistor film, the operation of the field emission device can be stabilized and the electron emission characteristics can be made uniform. The material constituting the resistor film includes carbon-based materials such as silicon carbide (SiC) and SiCN, semiconductor materials such as SiN and amorphous silicon, refractory metal oxides such as ruthenium oxide (RuO 2 ), tantalum oxide, and tantalum nitride, A refractory metal nitride can be exemplified. Examples of the method for forming the resistor film include a sputtering method, a CVD method, and various printing methods. The electrical resistance value per one electron emitting portion is approximately 1 × 10 6 to 1 × 10 11 Ω, preferably several gigaΩ.

カソードパネルを構成する支持体として、あるいは又、アノードパネルを構成する基板として、ガラス基板、表面に絶縁膜が形成されたガラス基板、石英基板、表面に絶縁膜が形成された石英基板、表面に絶縁膜が形成された半導体基板を挙げることができるが、製造コスト低減の観点からは、ガラス基板、あるいは、表面に絶縁膜が形成されたガラス基板を用いることが好ましい。ガラス基板として、高歪点ガラス、ソーダガラス(Na2O・CaO・SiO2)、硼珪酸ガラス(Na2O・B23・SiO2)、フォルステライト(2MgO・SiO2)、鉛ガラス(Na2O・PbO・SiO2)、無アルカリガラスを例示することができる。 As a support constituting the cathode panel or as a substrate constituting the anode panel, a glass substrate, a glass substrate with an insulating film formed on the surface, a quartz substrate, a quartz substrate with an insulating film formed on the surface, and a surface Examples of the semiconductor substrate include an insulating film. From the viewpoint of reducing manufacturing costs, it is preferable to use a glass substrate or a glass substrate having an insulating film formed on the surface. As a glass substrate, high strain point glass, soda glass (Na 2 O · CaO · SiO 2 ), borosilicate glass (Na 2 O · B 2 O 3 · SiO 2 ), forsterite (2MgO · SiO 2 ), lead glass (Na 2 O · PbO · SiO 2 ) and alkali-free glass can be exemplified.

平面型表示装置において、アノード電極と蛍光体領域の構成例として、(1)基板上に、アノード電極を形成し、アノード電極の上に蛍光体領域を形成する構成、(2)基板上に、蛍光体領域を形成し、蛍光体領域上にアノード電極を形成する構成、を挙げることができる。尚、(1)の構成において、蛍光体領域の上に、アノード電極と導通した所謂メタルバック膜を形成してもよい。また、(2)の構成において、アノード電極の上にメタルバック膜を形成してもよい。メタルバック自体にアノード電極機能を持たせても良い。   In the flat display device, examples of the configuration of the anode electrode and the phosphor region include (1) a configuration in which the anode electrode is formed on the substrate and the phosphor region is formed on the anode electrode, and (2) on the substrate. The structure which forms a fluorescent substance area and forms an anode electrode on a fluorescent substance area can be mentioned. In the configuration (1), a so-called metal back film that is electrically connected to the anode electrode may be formed on the phosphor region. In the configuration (2), a metal back film may be formed on the anode electrode. The metal back itself may have an anode electrode function.

アノード電極は、全体として1つのアノード電極から構成されていてもよいし、複数のアノード電極ユニットから構成されていてもよい。後者の場合、アノード電極ユニットとアノード電極ユニットとはアノード電極抵抗体層によって電気的に接続されていることが望ましい。アノード電極抵抗体層を構成する材料として、カーボン、シリコンカーバイド(SiC)やSiCNといったカーボン系材料;SiN系材料;酸化ルテニウム(RuO2)、酸化タンタル、窒化タンタル、酸化クロム、酸化チタン等の高融点金属酸化物や高融点金属窒化物;アモルファスシリコン等の半導体材料;ITOを挙げることができる。また、SiC抵抗膜上に抵抗値の低いカーボン薄膜を積層するといった複数の膜の組み合わせにより、安定した所望のシート抵抗値を実現することも可能である。アノード電極抵抗体層のシート抵抗値として、1×10-1Ω/□乃至1×1010Ω/□、好ましくは1×103Ω/□乃至1×108Ω/□を例示することができる。アノード電極ユニットの数(Q)は2以上であればよく、例えば、直線状に配列された蛍光体領域の列の総数をq列としたとき、Q=qとし、あるいは、q=k・Q(kは2以上の整数であり、好ましくは10≦k≦100、一層好ましくは20≦k≦50)としてもよいし、一定の間隔をもって配置されたスペーサ群の数に1を加えた数とすることができるし、ピクセルの数あるいはサブピクセルの数と一致した数、あるいは、ピクセルの数あるいはサブピクセルの数の整数分の一とすることもできる。また、各アノード電極ユニットの大きさは、アノード電極ユニットの位置に拘わらず同じとしてもよいし、アノード電極ユニットの位置に依存して異ならせてもよい。全体として1つのアノード電極の上にアノード電極抵抗体層を形成してもよい。 The anode electrode may be composed of one anode electrode as a whole, or may be composed of a plurality of anode electrode units. In the latter case, it is desirable that the anode electrode unit and the anode electrode unit are electrically connected by an anode electrode resistor layer. The material constituting the anode electrode resistor layer includes carbon-based materials such as carbon, silicon carbide (SiC), and SiCN; SiN-based materials; ruthenium oxide (RuO 2 ), tantalum oxide, tantalum nitride, chromium oxide, titanium oxide, and the like. Examples thereof include melting point metal oxides and high melting point metal nitrides; semiconductor materials such as amorphous silicon; ITO. It is also possible to realize a stable desired sheet resistance value by combining a plurality of films such as laminating a carbon thin film having a low resistance value on the SiC resistance film. Examples of the sheet resistance value of the anode electrode resistor layer include 1 × 10 −1 Ω / □ to 1 × 10 10 Ω / □, preferably 1 × 10 3 Ω / □ to 1 × 10 8 Ω / □. it can. The number (Q) of anode electrode units may be two or more. For example, when the total number of phosphor regions arranged in a straight line is q columns, Q = q or q = k · Q (K is an integer of 2 or more, preferably 10 ≦ k ≦ 100, more preferably 20 ≦ k ≦ 50), or a number obtained by adding 1 to the number of spacer groups arranged at a constant interval. It can also be a number that matches the number of pixels or sub-pixels, or an integer fraction of the number of pixels or sub-pixels. The size of each anode electrode unit may be the same regardless of the position of the anode electrode unit, or may vary depending on the position of the anode electrode unit. An anode electrode resistor layer may be formed on one anode electrode as a whole.

アノード電極(アノード電極ユニットを包含する)は、導電材料層を用いて形成すればよい。導電材料層の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、イオンプレーティング法、レーザアブレーション法といった各種PVD法;各種CVD法;各種印刷法;リフトオフ法;ゾル−ゲル法等を挙げることができる。即ち、導電材料から成る導電材料層を形成し、リソグラフィ技術及びエッチング技術に基づき、この導電材料層をパターニングしてアノード電極を形成することができる。あるいは又、アノード電極のパターンを有するマスクやスクリーンを介して導電材料をPVD法や各種印刷法に基づき形成することによって、アノード電極を得ることもできる。尚、アノード電極抵抗体層も同様の方法で形成することができる。即ち、抵抗体材料からアノード電極抵抗体層を形成し、リソグラフィ技術及びエッチング技術に基づきこのアノード電極抵抗体層をパターニングしてもよいし、あるいは、アノード電極抵抗体層のパターンを有するマスクやスクリーンを介して抵抗体材料のPVD法や各種印刷法に基づく形成により、アノード電極抵抗体層を得ることができる。基板上(あるいは基板上方)におけるアノード電極の平均厚さ(後述するように隔壁を設ける場合、隔壁の頂面上におけるアノード電極の平均厚さ)として、3×10-8m(30nm)乃至7×10-7m(0.7μm)、好ましくは1×10-7m(100nm)乃至4×10-7m(0.4μm)を例示することができる。 The anode electrode (including the anode electrode unit) may be formed using a conductive material layer. As a method for forming the conductive material layer, for example, vapor deposition methods such as electron beam vapor deposition and hot filament vapor deposition, various PVD methods such as sputtering, ion plating, and laser ablation; various CVD methods; various printing methods; lift-off methods; Examples thereof include a sol-gel method. That is, it is possible to form an anode electrode by forming a conductive material layer made of a conductive material and patterning the conductive material layer based on a lithography technique and an etching technique. Alternatively, the anode electrode can be obtained by forming a conductive material based on the PVD method or various printing methods through a mask or screen having a pattern of the anode electrode. The anode electrode resistor layer can also be formed by the same method. That is, an anode electrode resistor layer may be formed from a resistor material, and the anode electrode resistor layer may be patterned based on a lithography technique and an etching technique, or a mask or a screen having an anode electrode resistor layer pattern. The anode electrode resistor layer can be obtained by forming the resistor material through the PVD method and various printing methods. The average thickness of the anode electrode on the substrate (or above the substrate) (when the partition is provided as will be described later, the average thickness of the anode electrode on the top surface of the partition) is 3 × 10 −8 m (30 nm) to 7 Examples thereof include x10 −7 m (0.7 μm), preferably 1 × 10 −7 m (100 nm) to 4 × 10 −7 m (0.4 μm).

アノード電極の構成材料として、モリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、タングステン(W)、ニオブ(Nb)、タンタル(Ta)、金(Au)、銀(Ag)、チタン(Ti)、コバルト(Co)、ジルコニウム(Zr)、鉄(Fe)、白金(Pt)、亜鉛(Zn)等の金属;これらの金属元素を含む合金あるいは化合物(例えばTiN等の窒化物や、WSi2、MoSi2、TiSi2、TaSi2等のシリサイド);シリコン(Si)等の半導体;ダイヤモンド等の炭素薄膜;ITO(酸化インジウム−錫)、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。尚、アノード電極抵抗体層を形成する場合、アノード電極抵抗体層の抵抗値を変化させない導電材料からアノード電極を構成することが好ましく、例えば、アノード電極抵抗体層をシリコンカーバイド(SiC)から構成した場合、アノード電極をアルミニウム(Al)から構成することが好ましい。 As the constituent material of the anode electrode, molybdenum (Mo), aluminum (Al), chromium (Cr), tungsten (W), niobium (Nb), tantalum (Ta), gold (Au), silver (Ag), titanium (Ti) ), Cobalt (Co), zirconium (Zr), iron (Fe), platinum (Pt), zinc (Zn), etc .; alloys or compounds containing these metal elements (for example, nitrides such as TiN, WSi 2 Silicide such as MoSi 2 , TiSi 2 , TaSi 2 ); Semiconductor such as silicon (Si); Carbon thin film such as diamond; Conductive metal oxide such as ITO (indium oxide-tin oxide), indium oxide, zinc oxide can do. When the anode electrode resistor layer is formed, the anode electrode is preferably made of a conductive material that does not change the resistance value of the anode electrode resistor layer. For example, the anode electrode resistor layer is made of silicon carbide (SiC). In this case, the anode electrode is preferably made of aluminum (Al).

蛍光体領域は、単色の蛍光体粒子から構成されていても、3原色の蛍光体粒子から構成されていてもよい。蛍光体領域の配列様式はドット状である。具体的には、平面型表示装置がカラー表示の場合、蛍光体領域の配置、配列として、デルタ配列、ストライプ配列、ダイアゴナル配列、レクタングル配列を挙げることができる。即ち、直線状に配列された蛍光体領域の1列は、全てが赤色発光蛍光体領域で占められた列、緑色発光蛍光体領域で占められた列、及び、青色発光蛍光体領域で占められた列から構成されていてもよいし、赤色発光蛍光体領域、緑色発光蛍光体領域、及び、青色発光蛍光体領域が順に配置された列から構成されていてもよい。ここで、蛍光体領域とは、平面型表示装置において1つの輝点を生成する蛍光体領域であると定義する。また、1画素(1ピクセル)は、1つの赤色発光蛍光体領域、1つの緑色発光蛍光体領域、及び、1つの青色発光蛍光体領域の集合から構成され、1サブピクセルは、1つの蛍光体領域(1つの赤色発光蛍光体領域、あるいは、1つの緑色発光蛍光体領域、あるいは、1つの青色発光蛍光体領域)から構成される。尚、隣り合う蛍光体領域の間の隙間がコントラスト向上を目的とした光吸収層(ブラックマトリックス)で埋め込まれていてもよい。   The phosphor region may be composed of monochromatic phosphor particles or may be composed of three primary color phosphor particles. The arrangement pattern of the phosphor regions is dot-like. Specifically, when the flat display device is a color display, examples of the arrangement and arrangement of the phosphor regions include a delta arrangement, a stripe arrangement, a diagonal arrangement, and a rectangle arrangement. That is, one row of the phosphor regions arranged in a straight line is occupied by the row occupied by the red light emitting phosphor region, the row occupied by the green light emitting phosphor region, and the blue light emitting phosphor region. May be composed of a row in which a red light-emitting phosphor region, a green light-emitting phosphor region, and a blue light-emitting phosphor region are sequentially arranged. Here, the phosphor region is defined as a phosphor region that generates one bright spot in the flat display device. One pixel (one pixel) is composed of a set of one red light emitting phosphor region, one green light emitting phosphor region, and one blue light emitting phosphor region, and one subpixel is one phosphor. The region is composed of one red light emitting phosphor region, one green light emitting phosphor region, or one blue light emitting phosphor region. A gap between adjacent phosphor regions may be filled with a light absorption layer (black matrix) for the purpose of improving contrast.

蛍光体領域は、発光性結晶粒子から調製された発光性結晶粒子組成物を使用し、例えば、赤色の感光性の発光性結晶粒子組成物(赤色発光蛍光体スラリー)を全面に塗布し、露光、現像して、赤色発光蛍光体領域を形成し、次いで、緑色の感光性の発光性結晶粒子組成物(緑色発光蛍光体スラリー)を全面に塗布し、露光、現像して、緑色発光蛍光体領域を形成し、更に、青色の感光性の発光性結晶粒子組成物(青色発光蛍光体スラリー)を全面に塗布し、露光、現像して、青色発光蛍光体領域を形成する方法にて形成することができる。あるいは又、赤色発光蛍光体スラリー、緑色発光蛍光体スラリー、青色発光蛍光体スラリーを順次塗布した後、各蛍光体スラリーを順次露光、現像して、各蛍光体領域を形成してもよいし、スクリーン印刷法やインクジェット印刷法、フロート塗布法、沈降塗布法、蛍光体フィルム転写法等により各蛍光体領域を形成してもよい。基板上における蛍光体領域の平均厚さは、限定するものではないが、3μm乃至20μm、好ましくは5μm乃至10μmであることが望ましい。発光性結晶粒子を構成する蛍光体材料としては、従来公知の蛍光体材料の中から適宜選択して用いることができる。カラー表示の場合、色純度がNTSCで規定される3原色に近く、3原色を混合した際の白バランスがとれ、残光時間が短く、3原色の残光時間がほぼ等しくなる蛍光体材料を組み合わせることが好ましい。   For the phosphor region, a luminescent crystal particle composition prepared from luminescent crystal particles is used. For example, a red photosensitive luminescent crystal particle composition (red light-emitting phosphor slurry) is applied to the entire surface and exposed. And developing to form a red light emitting phosphor region, and then applying a green photosensitive luminescent crystal particle composition (green light emitting phosphor slurry) to the entire surface, exposing and developing, and then producing a green light emitting phosphor. A region is formed, and further, a blue photosensitive luminescent crystal particle composition (blue light emitting phosphor slurry) is coated on the entire surface, exposed and developed to form a blue light emitting phosphor region. be able to. Alternatively, after sequentially applying the red light emitting phosphor slurry, the green light emitting phosphor slurry, and the blue light emitting phosphor slurry, each phosphor slurry may be sequentially exposed and developed to form each phosphor region, Each phosphor region may be formed by a screen printing method, an ink jet printing method, a float coating method, a sedimentation coating method, a phosphor film transfer method, or the like. Although the average thickness of the phosphor region on the substrate is not limited, it is desirably 3 μm to 20 μm, preferably 5 μm to 10 μm. The phosphor material constituting the luminescent crystal particles can be appropriately selected from conventionally known phosphor materials. In the case of color display, a phosphor material whose color purity is close to the three primary colors specified by NTSC, white balance is achieved when the three primary colors are mixed, the afterglow time is short, and the afterglow time of the three primary colors is almost equal. It is preferable to combine them.

蛍光体領域からの光を吸収する光吸収層が、隣り合う蛍光体領域の間、あるいは、隔壁と基板との間に形成されていることが、表示画像のコントラスト向上といった観点から好ましい。ここで、光吸収層は、所謂ブラックマトリックスとして機能する。光吸収層を構成する材料として、蛍光体領域からの光を90%以上吸収する材料を選択することが好ましい。このような材料として、カーボン、金属薄膜(例えば、クロム、ニッケル、アルミニウム、モリブデン等、あるいは、これらの合金)、金属酸化物(例えば、酸化クロム)、金属窒化物(例えば、窒化クロム)、耐熱性有機樹脂、ガラスペースト、黒色顔料や銀等の導電性粒子を含有するガラスペースト等の材料を挙げることができ、具体的には、感光性ポリイミド樹脂、酸化クロムや、酸化クロム/クロム積層膜を例示することができる。尚、酸化クロム/クロム積層膜においては、クロム膜が基板と接する。光吸収層は、例えば、真空蒸着法やスパッタリング法とエッチング法との組合せ、真空蒸着法やスパッタリング法、スピンコーティング法とリフトオフ法との組合せ、各種印刷法、リソグラフィ技術等、使用する材料に依存して適宜選択された方法にて形成することができる。   A light absorption layer that absorbs light from the phosphor region is preferably formed between adjacent phosphor regions or between the partition wall and the substrate from the viewpoint of improving the contrast of the display image. Here, the light absorption layer functions as a so-called black matrix. As a material constituting the light absorption layer, it is preferable to select a material that absorbs 90% or more of light from the phosphor region. Such materials include carbon, metal thin films (eg, chromium, nickel, aluminum, molybdenum, etc., or alloys thereof), metal oxides (eg, chromium oxide), metal nitrides (eg, chromium nitride), heat resistance Materials such as photosensitive organic resins, glass pastes, glass pastes containing conductive particles such as black pigments and silver, and specifically, photosensitive polyimide resins, chromium oxides, and chromium oxide / chromium laminated films Can be illustrated. In the chromium oxide / chromium laminated film, the chromium film is in contact with the substrate. The light absorption layer depends on the material used, for example, a combination of vacuum deposition method, sputtering method and etching method, a combination of vacuum deposition method, sputtering method, spin coating method and lift-off method, various printing methods, lithography technology, etc. Thus, it can be formed by an appropriately selected method.

蛍光体領域から反跳した電子、あるいは、蛍光体領域から放出された2次電子が他の蛍光体領域に入射し、所謂光学的クロストーク(色濁り)が発生することを防止するために、あるいは又、蛍光体領域から反跳した電子、あるいは、蛍光体領域から放出された2次電子が他の蛍光体領域と衝突することを防止するために、隔壁を設けることが好ましい。   In order to prevent an electron recoiled from the phosphor region or a secondary electron emitted from the phosphor region from entering another phosphor region, so-called optical crosstalk (color turbidity) is generated. Alternatively, it is preferable to provide a partition wall in order to prevent electrons recoiled from the phosphor region or secondary electrons emitted from the phosphor region from colliding with other phosphor regions.

隔壁の形成方法として、スクリーン印刷法、ドライフィルム法、感光法、キャスティング法、サンドブラスト形成法を例示することができる。ここで、スクリーン印刷法とは、隔壁を形成すべき部分に対応するスクリーンの部分に開口が形成されており、スクリーン上の隔壁形成用材料をスキージを用いて開口を通過させ、基板上に隔壁形成用材料層を形成した後、係る隔壁形成用材料層を焼成する方法である。ドライフィルム法とは、基板上に感光性フィルムをラミネートし、露光及び現像によって隔壁形成予定部位の感光性フィルムを除去し、除去によって生じた開口に隔壁形成用材料を埋め込み、焼成する方法である。感光性フィルムは焼成によって燃焼、除去され、開口に埋め込まれた隔壁形成用材料が残り、隔壁となる。感光法とは、基板上に感光性を有する隔壁形成用材料層を形成し、露光及び現像によってこの隔壁形成用材料層をパターニングした後、焼成(硬化)を行う方法である。キャスティング法(型押し成形法)とは、ペースト状とした有機材料あるいは無機材料から成る隔壁形成用材料層を型(キャスト)から基板上に押し出すことで隔壁形成用材料層を形成した後、係る隔壁形成用材料層を焼成する方法である。サンドブラスト形成法とは、例えば、スクリーン印刷やメタルマスク印刷法、ロールコーター、ドクターブレード、ノズル吐出式コーター等を用いて隔壁形成用材料層を基板上に形成し、乾燥させた後、隔壁を形成すべき隔壁形成用材料層の部分をマスク層で被覆し、次いで、露出した隔壁形成用材料層の部分をサンドブラスト法によって除去する方法である。隔壁を形成した後、隔壁を研磨し、隔壁頂面の平坦化を図ってもよい。   Examples of the partition wall forming method include a screen printing method, a dry film method, a photosensitive method, a casting method, and a sandblast forming method. Here, in the screen printing method, an opening is formed in a portion of the screen corresponding to a portion where a partition is to be formed, and the partition forming material on the screen is passed through the opening using a squeegee, and the partition is formed on the substrate. In this method, after the formation material layer is formed, the partition wall formation material layer is fired. The dry film method is a method of laminating a photosensitive film on a substrate, removing the photosensitive film at the part where the partition wall is to be formed by exposure and development, embedding the partition wall forming material in the opening generated by the removal, and baking. . The photosensitive film is burned and removed by baking, and the partition wall-forming material embedded in the openings remains to form partition walls. The photosensitive method is a method in which a barrier rib-forming material layer having photosensitivity is formed on a substrate, the barrier rib-forming material layer is patterned by exposure and development, and then fired (cured). The casting method (embossing molding method) refers to a method for forming a partition wall forming material layer by extruding a partition wall forming material layer made of a paste-like organic material or inorganic material onto a substrate from a mold (cast). In this method, the partition wall forming material layer is fired. The sand blast forming method is, for example, forming a partition wall forming material layer on a substrate using a screen printing or metal mask printing method, a roll coater, a doctor blade, a nozzle discharge type coater, etc. In this method, the part of the partition wall forming material layer to be covered is covered with a mask layer, and then the exposed part of the partition wall forming material layer is removed by sandblasting. After the partition wall is formed, the partition wall may be polished to flatten the top surface of the partition wall.

隔壁における蛍光体領域を取り囲む部分の平面形状(隔壁側面の射影像の内側輪郭線に相当し、一種の開口領域である)として、矩形形状、円形形状、楕円形状、長円形状、三角形形状、五角形以上の多角形形状、丸みを帯びた三角形形状、丸みを帯びた矩形形状、丸みを帯びた多角形等を例示することができる。これらの平面形状(開口領域の平面形状)が2次元マトリクス状に配列されることにより、格子状の隔壁が形成される。この2次元マトリクス状の配列は、例えば井桁様に配列されるものでもよいし、千鳥様に配列されるものでもよい。   As the planar shape of the part surrounding the phosphor region in the partition wall (corresponding to the inner contour line of the projected image of the partition wall side surface, which is a kind of opening region), rectangular shape, circular shape, elliptical shape, oval shape, triangular shape, Examples include pentagonal or more polygonal shapes, rounded triangular shapes, rounded rectangular shapes, rounded polygons, and the like. By arranging these planar shapes (planar shapes of the opening regions) in a two-dimensional matrix, a lattice-like partition is formed. This two-dimensional matrix-like arrangement may be arranged, for example, like a cross or like a zigzag.

隔壁形成用材料として、例えば、感光性ポリイミド樹脂や、酸化コバルト等の金属酸化物により黒色に着色した鉛ガラス、SiO2、低融点ガラスペーストを例示することができる。隔壁の表面(頂面及び側面)には、隔壁に電子ビームが衝突して隔壁からガスが放出されることを防止するための保護層(例えば、SiO2、SiON、あるいは、AlNから成る)を形成してもよい。 Examples of the partition wall forming material include photosensitive polyimide resin, lead glass colored with a metal oxide such as cobalt oxide, SiO 2 , and a low melting point glass paste. A protective layer (for example, made of SiO 2 , SiON, or AlN) is provided on the surface (top surface and side surface) of the partition wall to prevent an electron beam from colliding with the partition wall and releasing gas from the partition wall. It may be formed.

冷陰極電界電子放出表示装置にあっては、アノードパネルとカソードパネルとによって挟まれた空間が真空状態となっているが故に、アノードパネルとカソードパネルとの間にスペーサを配しておかないと、大気圧によって冷陰極電界電子放出表示装置が損傷を受けてしまう。スペーサを構成する剛性材料として、セラミックやガラスを例示することができる。セラミック材料として、ムライト等のケイ酸アルミニウム化合物やアルミナ等の酸化アルミニウム、チタン酸バリウム、チタン酸ジルコン酸鉛、ジルコニア(酸化ジルコニウム)、コーディオライト、硼珪酸塩バリウム、珪酸鉄、ガラスセラミック材料、これらに、酸化チタンや酸化クロム、酸化マグネシウム、酸化鉄、酸化バナジウム、酸化ニッケルを添加したもの等を例示することができるし、例えば、特表2003−524280号公報等に記載されている材料を用いることもできる。ガラス材料として、高歪点ガラス、低アルカリガラス、無アルカリガラス、ソーダガラス(Na2O・CaO・SiO2)、硼珪酸ガラス(Na2O・B23・SiO2)、フォルステライト(2MgO・SiO2)、鉛ガラス(Na2O・PbO・SiO2)を例示することができる。尚、スペーサの端部に対して面取りを行い、突起部等を除去することが好ましい。スペーサは、例えば、アノードパネルに設けられた後述する隔壁と隔壁との間に挟み込んで固定すればよく、あるいは又、例えば、アノードパネル及び/又はカソードパネルにスペーサ保持部を形成し、スペーサ保持部によって固定すればよい。 In the cold cathode field emission display device, since the space between the anode panel and the cathode panel is in a vacuum state, it is necessary to arrange a spacer between the anode panel and the cathode panel. The cold cathode field emission display is damaged by atmospheric pressure. Examples of the rigid material constituting the spacer include ceramic and glass. Ceramic materials include aluminum silicate compounds such as mullite, aluminum oxide such as alumina, barium titanate, lead zirconate titanate, zirconia (zirconium oxide), cordiolite, barium borosilicate, iron silicate, glass ceramic materials, etc. Examples thereof include those added with titanium oxide, chromium oxide, magnesium oxide, iron oxide, vanadium oxide, nickel oxide, and the like. For example, materials described in JP-T-2003-524280 are used. You can also. Glass materials include high strain point glass, low alkali glass, alkali-free glass, soda glass (Na 2 O · CaO · SiO 2 ), borosilicate glass (Na 2 O · B 2 O 3 · SiO 2 ), forsterite ( 2MgO · SiO 2 ) and lead glass (Na 2 O · PbO · SiO 2 ) can be exemplified. In addition, it is preferable to chamfer the end portion of the spacer to remove the protruding portion and the like. For example, the spacer may be fixed by being sandwiched between partition walls, which will be described later, provided on the anode panel. Alternatively, for example, a spacer holding part is formed on the anode panel and / or the cathode panel, and the spacer holding part is formed. It may be fixed by.

スペーサの表面に、帯電防止膜や抵抗体膜等が設けられてもよい。帯電防止膜を構成する2次電子放出係数が1に近い材料として、グラファイト等の半金属、酸化物、ホウ化物、炭化物、硫化物、及び、窒化物等を用いることができる。例えば、グラファイト等の半金属及びMoSex等の半金属元素を含む化合物、CrOx、NdOx、LaxBa2-xCuO4、LaxBa2-xCuO4、Lax1-xCrO3等の酸化物、AlBx、TiBx等のホウ化物、SiC等の炭化物、MoSx、WSx等の硫化物、及び、BN、TiN、AlN等の窒化物等を挙げることができるし、例えば、特表2004−500688号公報等に記載されている材料等を用いることもできる。また、抵抗体膜を構成する材料として、例えば、酸化ルテニウム(RuOx)やサーメットを例示することができる。帯電防止膜等のスペーサの表面に設けられる膜は、単一の種類の材料から成るものであってもよいし、複数の種類の材料から成るものであってもよい。例えば、膜は一層構造であって、複数の種類の材料からその層が構成されてもよいし、膜は複数層が積層して成り、それぞれの層が異なる材料から成るものであってもよい。これらの膜は、スパッタ法、蒸着法、CVD法、スクリーン印刷法等、周知の方法により形成することができる。また、これらの膜の膜厚は、必要に応じて任意に設定すればよい。 An antistatic film, a resistor film, or the like may be provided on the surface of the spacer. As a material having a secondary electron emission coefficient close to 1 constituting the antistatic film, a semimetal such as graphite, an oxide, a boride, a carbide, a sulfide, and a nitride can be used. For example, compounds containing a metalloid element such as a semi-metal and MoSe x such as graphite, CrO x, NdO x, La x Ba 2-x CuO 4, La x Ba 2-x CuO 4, La x Y 1-x CrO Oxides such as 3 ; borides such as AlB x and TiB x ; carbides such as SiC; sulfides such as MoS x and WS x ; and nitrides such as BN, TiN and AlN; For example, materials described in JP-T-2004-500688 and the like can be used. Examples of the material constituting the resistor film include ruthenium oxide (RuO x ) and cermet. The film provided on the surface of the spacer such as an antistatic film may be made of a single type of material or may be made of a plurality of types of materials. For example, the film may have a single layer structure, and the layer may be composed of a plurality of types of materials, or the film may be formed by laminating a plurality of layers, and each layer may be composed of different materials. . These films can be formed by a known method such as sputtering, vapor deposition, CVD, or screen printing. Moreover, what is necessary is just to set arbitrarily the film thickness of these films | membranes as needed.

カソードパネルとアノードパネルとを接合部材により接合する場合、接合部材全体がフリットガラス等の接着層から成る構成とすることもできるし、あるいは又、接合部材が、棒状あるいはフレーム状(枠状)であってガラスやセラミックス等の剛性材料から成る枠体と、枠体のカソードパネル側の面上に設けられている接着層と、枠体のアノードパネル側の面上に設けられている接着層とから成る構成とすることもできる。枠体の高さを適宜選択することにより、接合部材全体が接着層から成る構成に比べ、カソードパネルとアノードパネルとの間の対向距離をより長く設定することが可能である。接着層を構成する材料として、B23−PbO系フリットガラスやSiO2−B23−PbO系フリットガラスといったフリットガラスが一般的であるが、融点が120〜400゜C程度の所謂低融点金属材料を用いてもよい。係る低融点金属材料としては、In(インジウム:融点157゜C);インジウム−金系の低融点合金;Sn80Ag20(融点220〜370゜C)、Sn95Cu5(融点227〜370゜C)等の錫(Sn)系高温はんだ;Pb97.5Ag2.5(融点304゜C)、Pb94.5Ag5.5(融点304〜365゜C)、Pb97.5Ag1.5Sn1.0(融点309゜C)等の鉛(Pb)系高温はんだ;Zn95Al5(融点380゜C)等の亜鉛(Zn)系高温はんだ;Sn5Pb95(融点300〜314゜C)、Sn2Pb98(融点316〜322゜C)等の錫−鉛系標準はんだ;Au88Ga12(融点381゜C)等のろう材(以上の添字は全て原子%を表す)を例示することができる。 When the cathode panel and the anode panel are joined by a joining member, the whole joining member may be composed of an adhesive layer such as frit glass, or the joining member may be a rod shape or a frame shape (frame shape). A frame made of a rigid material such as glass or ceramics, an adhesive layer provided on the surface of the frame on the cathode panel side, and an adhesive layer provided on the surface of the frame on the anode panel side It can also be set as the structure which consists of. By appropriately selecting the height of the frame, it is possible to set the facing distance between the cathode panel and the anode panel to be longer than in the configuration in which the entire joining member is made of an adhesive layer. As a material constituting the adhesive layer, a frit glass such as a B 2 O 3 —PbO-based frit glass or a SiO 2 —B 2 O 3 —PbO-based frit glass is generally used, but a so-called melting point of about 120 to 400 ° C. A low melting point metal material may be used. Such low melting point metal materials include In (indium: melting point 157 ° C.); indium-gold based low melting point alloy; Sn 80 Ag 20 (melting point 220 to 370 ° C.), Sn 95 Cu 5 (melting point 227 to 370 ° C.) C) tin (Sn) type high temperature solder such as Pb 97.5 Ag 2.5 (melting point 304 ° C.), Pb 94.5 Ag 5.5 (melting point 304 to 365 ° C.), Pb 97.5 Ag 1.5 Sn 1.0 (melting point 309 ° C.), etc. Lead (Pb) high temperature solder; zinc (Zn) high temperature solder such as Zn 95 Al 5 (melting point 380 ° C.); Sn 5 Pb 95 (melting point 300 to 314 ° C.), Sn 2 Pb 98 (melting point 316 to 322) Tin-lead standard solder such as ° C); brazing material such as Au 88 Ga 12 (melting point 381 ° C) (the above subscripts all represent atomic%).

カソードパネルとアノードパネルと接合部材の三者を接合する場合、三者を同時に接合してもよいし、あるいは、第1段階でカソードパネル又はアノードパネルのいずれか一方と接合部材とを接合し、第2段階でカソードパネル又はアノードパネルの他方と接合部材とを接合してもよい。三者同時接合や第2段階における接合を高真空雰囲気中で行えば、カソードパネルとアノードパネルと接合部材とにより囲まれた空間は、接合と同時に真空となる。あるいは、三者の接合終了後、カソードパネルとアノードパネルと接合部材とによって囲まれた空間を排気し、真空とすることもできる。接合後に排気を行う場合、接合時の雰囲気の圧力は常圧/減圧のいずれであってもよく、また、雰囲気を構成する気体は、大気であっても、あるいは窒素ガスや周期律表0族に属するガス(例えばArガス)を含む不活性ガスであってもよい。   When joining the three members of the cathode panel, the anode panel, and the joining member, the three members may be joined at the same time, or in the first stage, either the cathode panel or the anode panel and the joining member are joined, In the second stage, the other of the cathode panel or the anode panel and the joining member may be joined. If the three-party simultaneous bonding or the second stage bonding is performed in a high vacuum atmosphere, the space surrounded by the cathode panel, the anode panel, and the bonding member becomes a vacuum simultaneously with the bonding. Alternatively, after the three members are joined, the space surrounded by the cathode panel, the anode panel, and the joining member can be evacuated to create a vacuum. When exhausting after joining, the pressure of the atmosphere at the time of joining may be normal pressure / depressurized, and the gas constituting the atmosphere may be air, or nitrogen gas or group 0 of the periodic table An inert gas containing a gas belonging to (for example, Ar gas) may be used.

排気を行う場合、排気は、カソードパネル及び/又はアノードパネルに予め接続された排気管を通じて行うことができる。排気管は、典型的にはガラス管、あるいは、低熱膨張率を有する金属や合金[例えば、ニッケル(Ni)を42重量%含有した鉄(Fe)合金や、ニッケル(Ni)を42重量%、クロム(Cr)を6重量%含有した鉄(Fe)合金]から成る中空管から構成され、カソードパネル及び/又はアノードパネルの無効領域(平面型表示装置としての実用上の機能を果たす中央部の表示領域である有効領域を額縁状に包囲する領域)に設けられた貫通部の周囲に、上述のフリットガラス又は低融点金属材料を用いて接合され、空間が所定の真空度に達した後、熱融着によって封じ切られ、あるいは又、圧着することにより封じられる。尚、封じる前に、平面型表示装置全体を一旦加熱してから降温させると、空間に残留ガスを放出させることができ、この残留ガスを排気により空間外へ除去することができるので好適である。   When exhaust is performed, the exhaust can be performed through an exhaust pipe connected in advance to the cathode panel and / or the anode panel. The exhaust pipe is typically a glass pipe, or a metal or alloy having a low coefficient of thermal expansion [for example, an iron (Fe) alloy containing 42 wt% nickel (Ni), 42 wt% nickel (Ni), An iron (Fe) alloy containing 6% by weight of chromium (Cr)], and an ineffective region of the cathode panel and / or the anode panel (a central portion that performs a practical function as a flat display device) After the space has reached a predetermined degree of vacuum, it is joined to the periphery of the penetrating part provided in the frame surrounding the effective area, which is the display area, using the frit glass or the low melting point metal material. It can be sealed by thermal fusion, or it can be sealed by crimping. In addition, if the whole flat display device is once heated and then cooled before sealing, it is preferable because residual gas can be released into the space, and this residual gas can be removed out of the space by exhaust. .

本発明によれば、第1電極に対応する蛍光体領域に生ずる輝度変化を、選択第1電極と隣接第1電極との間の電位差を調整することにより容易に低減することができる。また、選択第1電極と隣接第1電極との間の電位差の調整は、蛍光体領域に生じた輝度変化の程度に応じて行うことができる。これにより、表示性能に優れた平面型表示装置を得ることができる。   According to the present invention, a change in luminance that occurs in the phosphor region corresponding to the first electrode can be easily reduced by adjusting the potential difference between the selected first electrode and the adjacent first electrode. Further, the adjustment of the potential difference between the selected first electrode and the adjacent first electrode can be performed according to the degree of the luminance change generated in the phosphor region. Thereby, a flat display device having excellent display performance can be obtained.

先ず、本発明の理解を助けるために基本的な動作原理、及び、平面型表示装置の概要を説明する。   First, in order to help understanding of the present invention, a basic operation principle and an outline of a flat display device will be described.

背景技術で説明した表示装置に基づいて基本的な動作原理を説明する。図1の(A)は、表示装置のゲート電極13mが選択されているときの動作を模式的に示す図である。尚、ゲート電極13が第1電極に該当し、カソード電極11が第2電極に該当する。 The basic operation principle will be described based on the display device described in the background art. FIG. 1A is a diagram schematically showing an operation when the gate electrode 13 m of the display device is selected. The gate electrode 13 corresponds to the first electrode, and the cathode electrode 11 corresponds to the second electrode.

背景技術において図20を用いて説明したと同様に、ゲート電極13mには電圧VR_on(例えば35ボルト)が印加され、ゲート電極13m-1には電圧VR_off(例えば0ボルト)が印加されている。尚、カソード電極11には、ある所定の電圧Vcが印加されている。ゲート電極13mとゲート電極13m-1との間に形成される電界によって、電子放出領域EAから放出される電子の軌道TRmは、ゲート電極13m-1の電位よりもゲート電極13mの電位が高いので、ゲート電極13mを構成する幹電極13Am側に偏向される。また、背景技術で説明したが、電子放出領域EAから放出される電子の量は、ゲート電極13mとカソード電極11との間の電位差、即ちVR_on−Vcに応じて定まる。 In a manner similar to that described with reference to FIG. 20 in the background, the voltage V R_on (e.g. 35 volts) is applied to the gate electrode 13 m, the voltage V R_off the gate electrode 13 m-1 (e.g., 0 volts) is applied Has been. A certain predetermined voltage V c is applied to the cathode electrode 11. By an electric field formed between the gate electrode 13 m and the gate electrode 13 m-1, the trajectory of electrons emitted from the electron emission regions EA TR m, a gate electrode 13 m-1 of the gate electrode 13 m than the potential Is higher than the potential of the main electrode 13A m that constitutes the gate electrode 13 m . As described in the background art, the amount of electrons emitted from the electron emission region EA is determined according to the potential difference between the gate electrode 13 m and the cathode electrode 11, that is, V R_on −V c .

次いで、図1の(A)の状態を基準として、ゲート電極13mと隣接するゲート電極13m-1との間の電位差を変えた状態の例について説明する。図1の(B)は、選択されたゲート電極13mに電圧VR_onとΔVとが重畳して印加されたときの動作を模式的に示す図である。このとき、ゲート電極13mとゲート電極13m-1との間の電位差はVR_on+ΔV−VR_offとなる。従って、電子放出領域EAから放出される電子の軌道TRmは、ΔVが正であればゲート電極13mを構成する幹電極13Am側への偏向の程度が強まる。一方、ΔVが負であればゲート電極13mを構成する幹電極13Am側への偏向の程度は弱まる(換言すれば、ゲート電極13m-1側に偏向される)。従って、ゲート電極13mとゲート電極13m-1との間の電位差を調整することにより、蛍光体領域22における電子の衝突位置を調整することができる。また、図1の(B)では、ゲート電極13mについて電圧ΔVが重畳して印加される際に、電子放出領域EAから放出される電子の量が影響を受けないように、カソード電極11にも電圧ΔVが重畳して印加されている。即ち、カソード電極11にはVc+ΔVの値の電圧が印加されている。これにより、ゲート電極13mとカソード電極11との間の電位差はVR_on−Vcとなり、図1の(A)の状態と同様に保たれる。 Next, an example of a state in which the potential difference between the gate electrode 13 m and the adjacent gate electrode 13 m-1 is changed using the state of FIG. FIG. 1B is a diagram schematically showing an operation when the voltages V R_on and ΔV are applied to the selected gate electrode 13 m in a superimposed manner. At this time, the potential difference between the gate electrode 13 m and the gate electrode 13 m-1 is V R_on + ΔV−V R_off . Therefore, the degree of deflection of the electron trajectory TR m emitted from the electron emission region EA increases toward the trunk electrode 13A m constituting the gate electrode 13 m if ΔV is positive. On the other hand, if ΔV is negative, the degree of deflection toward the trunk electrode 13A m constituting the gate electrode 13 m is weakened (in other words, deflected toward the gate electrode 13 m−1 ). Therefore, the electron collision position in the phosphor region 22 can be adjusted by adjusting the potential difference between the gate electrode 13 m and the gate electrode 13 m−1 . Further, in FIG. 1B, when the voltage ΔV is applied to the gate electrode 13 m in a superimposed manner, the cathode electrode 11 is not affected by the amount of electrons emitted from the electron emission region EA. Also, the voltage ΔV is superimposed and applied. That is, a voltage of V c + ΔV is applied to the cathode electrode 11. As a result, the potential difference between the gate electrode 13 m and the cathode electrode 11 becomes V R_on −V c , which is maintained as in the state of FIG.

尚、ゲート電極13m-1に印加する電圧を調整することにより、ゲート電極13mと隣接するゲート電極13m-1との間の電位差を調整する構成とすることもできる。あるいは又、ゲート電極13mと隣接するゲート電極13m-1に印加する電圧を共に調整することにより、ゲート電極13mと隣接するゲート電極13m-1との間の電位差を調整する構成とすることもできる。 Incidentally, by adjusting the voltage applied to the gate electrode 13 m-1, may be configured to adjust the potential difference between the gate electrode 13 m-1 adjacent to the gate electrode 13 m. Alternatively, by adjusting the voltage applied to the gate electrode 13 m-1 adjacent to the gate electrode 13 m both the configuration for adjusting the potential difference between the gate electrode 13 m-1 adjacent to the gate electrode 13 m You can also

以上、本発明の理解を助けるために基本的な動作原理を説明した。次いで、平面型表示装置の概要を説明する。   In the above, the basic operation principle has been described in order to help understanding of the present invention. Next, an outline of the flat display device will be described.

実施例1あるいは後述する他の実施例(以下、実施例1等と呼ぶ場合がある)の平面型表示装置は、(a)それぞれが第1の方向に延びる幹電極と、該幹電極の片側から延びる枝電極とから成るM本の第1電極、及び、第1の方向とは異なる第2の方向に延びるN本の第2電極を備え、第1電極を構成する枝電極と第2電極との重複領域には電子放出領域が形成されているカソードパネル、並びに、(b)蛍光体領域とアノード電極とを備えるアノードパネルから成り、第1電極が走査電極として順次選択される線順次駆動方式の平面型表示装置である。   A flat display device according to the first embodiment or another embodiment described later (hereinafter may be referred to as the first embodiment or the like) includes: (a) a stem electrode that extends in the first direction, and one side of the stem electrode; Branch electrodes and second electrodes comprising the M first electrodes composed of branch electrodes extending from and N second electrodes extending in a second direction different from the first direction. Line-sequential drive in which the first electrode is sequentially selected as a scanning electrode, comprising: a cathode panel in which an electron emission region is formed in an overlapping region with the electrode; and (b) an anode panel having a phosphor region and an anode electrode. This is a flat display device of the type.

より具体的には、実施例1等の平面型表示装置は冷陰極電界電子放出表示装置(以下、表示装置と略称する)から成る。実施例1等の表示装置は、スピント型冷陰極電界電子放出素子(以下、電界放出素子と呼ぶ)を有する表示装置であり、実施例1等の表示装置の概念的な一部端面図は背景技術で説明した図18と同一であり、カソードパネルCP及びアノードパネルAPを分解したときのカソードパネルCPとアノードパネルAPの一部分の模式的な分解斜視図も図19と同一である。カソードパネルCP、アノードパネルAP、接合部材26、スペーサ40等の構成については、背景技術で説明したと同様である。尚、ゲート電極13が第1電極に該当し、カソード電極11が第2電極に該当する。以下の説明においては、ゲート電極13及びカソード電極11を、それぞれ、必要に応じて、適宜、第1電極及び第2電極と読み替えればよい。   More specifically, the flat display device of Example 1 or the like includes a cold cathode field emission display device (hereinafter abbreviated as a display device). The display device according to the first embodiment is a display device having a Spindt-type cold cathode field emission device (hereinafter referred to as a field emission device), and a conceptual partial end view of the display device according to the first embodiment is the background. 18 is the same as FIG. 18 described in the technology, and a schematic exploded perspective view of a part of the cathode panel CP and the anode panel AP when the cathode panel CP and the anode panel AP are disassembled is also the same as FIG. The configurations of the cathode panel CP, the anode panel AP, the joining member 26, the spacer 40, and the like are the same as described in the background art. The gate electrode 13 corresponds to the first electrode, and the cathode electrode 11 corresponds to the second electrode. In the following description, the gate electrode 13 and the cathode electrode 11 may be appropriately read as the first electrode and the second electrode, respectively, as necessary.

実施例1等の表示装置において、(A)選択された選択第1電極に印加する電圧をVR_SEL、(B)選択第1電極を構成する枝電極に隣接する隣接第1電極に印加する電圧をVR_PRE、(C)その他の第1電極に印加する電圧をVR_OTH、(D)選択第1電極と隣接第1電極との間に形成される電界によって電子放出領域から放出される電子を所定量偏向させて、電子を蛍光体領域の所定の位置に衝突させるために必要とされる、選択第1電極と隣接第1電極との間の電位差をΔVR_NOR、(E)表示すべき画像に応じて、選択第1電極と第n番目の第2電極との間に与えるべき電位差をΔVCI_n(但し、n=1,2・・・N)と表す。また、実施例1等の表示装置は、設計上、電子放出領域EAから放出される電子が蛍光体領域の所定の位置(実施例1等では、蛍光体領域22の幾何学的な中心)に衝突するように組み立てられている。従って、電子放出領域EAから放出される電子を所定量偏向させ、電子を蛍光体領域22の所定の位置に衝突させるために必要とされる選択されたゲート電極13と隣接するゲート電極13との間の電位差(即ち、上記(D)におけるΔVR_NOR)は、VR_on−VR_offである。これについては後述する。 In the display device of Example 1, etc., (A) the voltage applied to the selected first selected electrode is V R_SEL , and (B) the voltage applied to the adjacent first electrode adjacent to the branch electrode constituting the selected first electrode. V R_PRE , (C) other voltage applied to the first electrode V R_OTH , (D) electrons emitted from the electron emission region by the electric field formed between the selected first electrode and the adjacent first electrode. ΔV R_NOR , (E) an image to be displayed, indicating a potential difference between the selected first electrode and the adjacent first electrode required for deflecting a predetermined amount and causing electrons to collide with a predetermined position in the phosphor region. Accordingly, the potential difference to be applied between the selected first electrode and the nth second electrode is represented as ΔV CI — n (where n = 1, 2,... N). Further, in the display device of Example 1 or the like, by design, electrons emitted from the electron emission area EA are at a predetermined position of the phosphor region (in Example 1 or the like, the geometric center of the phosphor region 22). It is assembled to collide. Accordingly, the selected gate electrode 13 and the adjacent gate electrode 13 required for deflecting a predetermined amount of electrons emitted from the electron emission area EA and causing the electrons to collide with a predetermined position of the phosphor region 22 The potential difference between them (that is, ΔV R_NOR in (D) above) is V R_on −V R_off . This will be described later.

実施例1等の表示装置の基本的な構成、及び、表示装置が設計的に理想的な状態にあるとした場合の動作について説明する。   The basic configuration of the display device according to the first embodiment and the operation when the display device is in an ideal state in terms of design will be described.

ゲート電極13を走査電極として順次選択する場合の動作例を、図2及び図3を参照して説明する。図2は、支持体10上におけるゲート電極13とカソード電極11の配置状態、ゲート電極13とゲート電極制御回路32との接続状態、及び、カソード電極11とカソード電極制御回路31との接続状態を模式的に示した図である。説明の便宜上、ゲート電極13は、図2の上側から下側(具体的には、ゲート電極131から13M)に向かって順次選択されるものとし、また、ゲート電極13の選択に応じて変化する電圧が、カソード電極制御回路31によって全てのカソード電極11に印加されるものとする。図3の左側は、実施例1等の表示装置における図2に示したカソード電極11n付近の模式的断面図であり、図3の右側は、線順次駆動時にゲート電極13及びカソード電極11に印加される電圧を模式的に示した図である。この表示装置では、ゲート電極13がカソード電極11よりも相対的に正電圧であって、ゲート電極13とカソード電極11との間の電位差が所謂カットオフ電圧(例えば20ボルト)を超えると電子放出領域EAから電子が放出される。そして、電子放出領域EAから放出される電子の量はゲート電極13とカソード電極11との間の電位差に応じて変化する。カソード電極11には、画像の輝度に応じて、VC_H(例えば15ボルト)からVC_L(例えば0ボルト)の範囲の値の電圧が印加される。ゲート電極制御回路32によって、選択されたゲート電極13には電圧VR_on(例えば35ボルト)が印加され、それ以外のゲート電極13には電圧VR_off(例えば0ボルト)が印加される。ゲート電極13に電圧VR_on(35ボルト)が印加されている状態において、選択されたゲート電極13に対応する電子放出領域EAから放出される電子の量は、カソード電極11に電圧VC_L(0ボルト)が印加されたときに最大となり、カソード電極11に電圧VC_H(15ボルト)が印加されたときに最小となる。尚、選択期間Tm-2の間はゲート電極13m-2が選択され、選択期間Tm-1の間はゲート電極13m-1が選択され、選択期間Tmの間はゲート電極13mが選択される。選択期間Tm+1,Tm+2についても同様である。尚、説明の便宜上、VC_H、VC_L、VR_on、VR_offはそれぞれ15ボルト、0ボルト、35ボルト、0ボルトとし、所謂カットオフ電圧は20ボルトであるとして説明する。後述する他の実施例においても同様である。 An operation example in the case where the gate electrode 13 is sequentially selected as the scanning electrode will be described with reference to FIGS. FIG. 2 shows the arrangement state of the gate electrode 13 and the cathode electrode 11 on the support 10, the connection state of the gate electrode 13 and the gate electrode control circuit 32, and the connection state of the cathode electrode 11 and the cathode electrode control circuit 31. It is the figure shown typically. For convenience of explanation, it is assumed that the gate electrode 13 is sequentially selected from the upper side to the lower side (specifically, the gate electrodes 13 1 to 13 M ) in FIG. 2, and according to the selection of the gate electrode 13. It is assumed that the changing voltage is applied to all the cathode electrodes 11 by the cathode electrode control circuit 31. The left side of FIG. 3 is a schematic cross-sectional view of the vicinity of the cathode electrode 11 n shown in FIG. 2 in the display device of Example 1 or the like, and the right side of FIG. 3 shows the gate electrode 13 and the cathode electrode 11 during line sequential driving. It is the figure which showed the applied voltage typically. In this display device, when the gate electrode 13 has a relatively positive voltage relative to the cathode electrode 11 and the potential difference between the gate electrode 13 and the cathode electrode 11 exceeds a so-called cut-off voltage (for example, 20 volts), electron emission is performed. Electrons are emitted from the region EA. The amount of electrons emitted from the electron emission area EA changes according to the potential difference between the gate electrode 13 and the cathode electrode 11. A voltage having a value in the range of V C_H (for example, 15 volts) to V C_L (for example, 0 volts) is applied to the cathode electrode 11 according to the luminance of the image. A voltage V R_on (for example, 35 volts) is applied to the selected gate electrode 13 by the gate electrode control circuit 32, and a voltage V R_off (for example, 0 volts) is applied to the other gate electrodes 13. In a state where the voltage V R_on (35 volts) is applied to the gate electrode 13, the amount of electrons emitted from the electron emission region EA corresponding to the selected gate electrode 13 is equal to the voltage V C_L (0 When the voltage V C — H (15 volts) is applied to the cathode electrode 11, the minimum value is obtained. Incidentally, during the selection period T m-2 gate electrode 13 m-2 is selected, the selection period T between m-1 is the gate electrode 13 m-1 is selected, the selection period the T m between the gate electrode 13 m is selected. The same applies to the selection periods T m + 1 and T m + 2 . For convenience of explanation, V C_H , V C_L , V R_on , and V R_off are 15 volt, 0 volt, 35 volt, and 0 volt, respectively, and the so-called cutoff voltage is 20 volt. The same applies to other embodiments described later.

図3に示すように、選択期間Tm-2の間、カソード電極11n(但し、n=1,2・・・N)には例えば電圧VC_H(15ボルト)が印加され、ゲート電極13m-2には電圧VR_onが印加され、それ以外のゲート電極13には電圧VR_offが印加される。尚、すでに説明したが、この状態では選択されたゲート電極13m-2に対応する電子放出領域EAから放出される電子の量は最小となる。次いで、選択期間Tm-1の間、カソード電極11nには例えば電圧(VC_H−(VC_H−VC_L)/4)が印加され、ゲート電極13m-1には電圧VR_onが印加され、それ以外のゲート電極13には電圧VR_offが印加される。その後、選択期間Tmの間、カソード電極11nには例えば電圧(VC_H−(VC_H−VC_L)/2)が印加され、ゲート電極13mには電圧VR_onが印加され、それ以外のゲート電極13には電圧VR_offが印加される。次いで、選択期間Tm+1の間、カソード電極11nには例えば電圧(VC_H−(VC_H−VC_L)×3/4)が印加され、ゲート電極13m+1には電圧VR_onが印加され、それ以外のゲート電極13には電圧VR_offが印加される。そして、選択期間Tm+2の間、カソード電極11nには電圧VC_Lが印加され、ゲート電極13m+2には電圧VR_onが印加され、それ以外のゲート電極13には電圧VR_offが印加される。尚、すでに説明したが、この状態では選択されたゲート電極13m+2に対応する電子放出領域EAから放出される電子の量は最大となる。即ち、図3に示す動作では、ゲート電極13m-2に対応する蛍光体領域22からゲート電極13m+2に対応する蛍光体領域22に向かうにつれて輝度が高くなる画像が表示される。 As shown in FIG. 3, during the selection period T m-2 , for example, a voltage V C — H (15 volts) is applied to the cathode electrode 11 n (where n = 1, 2,... N), and the gate electrode 13 the m-2 the voltage V R_on is applied, the voltage V R_off is applied to the gate electrode 13 otherwise. As described above, in this state, the amount of electrons emitted from the electron emission area EA corresponding to the selected gate electrode 13 m-2 is minimized. Then, during a selection period T m-1, the cathode electrode 11 n include, for example voltage (V C_H - (V C_H -V C_L) / 4) is applied to the gate electrode 13 m-1 the voltage V R_on applied The voltage V R_off is applied to the other gate electrodes 13. Then, during the selection period T m, the cathode electrode 11 in the n for example, a voltage (V C_H - (V C_H -V C_L) / 2) is applied, the voltage V R_on is applied to the gate electrode 13 m, otherwise A voltage V R_off is applied to the gate electrode 13. Then, during a selection period T m + 1, the cathode electrode 11 n for example, a voltage (V C_H - (V C_H -V C_L) × 3/4) is applied, the voltage V R_on the gate electrode 13 m + 1 And the voltage V R_off is applied to the other gate electrode 13. Then, during the selection period T m + 2, the voltage V C_L is applied to the cathode electrode 11 n, the voltage V R_on is applied to the gate electrode 13 m + 2, the voltage V R_off the gate electrode 13 other than it Is applied. As described above, in this state, the amount of electrons emitted from the electron emission area EA corresponding to the selected gate electrode 13 m + 2 is maximized. That is, in the operation shown in FIG. 3, an image whose luminance increases as it goes from the phosphor region 22 corresponding to the gate electrode 13 m−2 to the phosphor region 22 corresponding to the gate electrode 13 m + 2 is displayed.

以上、実施例1等の表示装置の基本的な構成、及び、表示装置が設計的に理想的な状態にあるとした場合の動作について説明した。図3においては、上記の動作により各電子放出領域EAから放出される電子が蛍光体領域22の所定の位置に衝突する場合、即ち、ばらつき等がない設計的に理想的な場合を示した。電子放出領域EAから放出される電子を所定量偏向させ、電子を蛍光体領域22の所定の位置に衝突させるために必要とされる選択されたゲート電極13と隣接するゲート電極13との間の電位差(即ち、上記(D)におけるΔVR_NOR)は、VR_on−VR_off(35ボルト−0ボルト=35ボルト)となる。 The basic configuration of the display device according to the first embodiment and the operation when the display device is in an ideal state in terms of design have been described above. In FIG. 3, the case where the electrons emitted from each electron emission area EA collide with a predetermined position of the phosphor area 22 by the above operation, that is, the ideal case in terms of design with no variation or the like is shown. Between a selected gate electrode 13 and an adjacent gate electrode 13 required to deflect a predetermined amount of electrons emitted from the electron emission region EA and cause the electrons to collide with a predetermined position of the phosphor region 22. The potential difference (that is, ΔV R_NOR in (D) above) is V R_on −V R_off (35 volts−0 volts = 35 volts).

以上、本発明の理解を助けるために基本的な動作原理、及び、平面型表示装置の概要を説明した。次いで、図面を参照して、実施例に基づき本発明を説明する。   The basic operation principle and the outline of the flat display device have been described so as to facilitate the understanding of the present invention. Next, the present invention will be described based on examples with reference to the drawings.

実施例1は、本発明の平面型表示装置及びその駆動方法に関する。実施例1は、電圧VR_PREは一定値であることを特徴とする。 Example 1 relates to a flat display device and a driving method thereof according to the present invention. The first embodiment is characterized in that the voltage V R_PRE is a constant value.

図3においては表示装置が設計的に理想的な状態にあるとしたが、実際には、一部の電子の軌道にばらつきが生ずる場合がある。図4は、電子放出領域EAから放出される電子の軌道TRmにずれが生じている例を模式的に示す図である。この例では、選択ゲート電極13mに対応する電子放出領域EAから放出される電子の軌道TRmは、図4の−Y方向に、例えばゲート電極間の距離のばらつき等により大きく偏向している。 In FIG. 3, the display device is in an ideal state in terms of design. However, in practice, some electron trajectories may vary. FIG. 4 is a diagram schematically showing an example in which a deviation occurs in the trajectory TR m of electrons emitted from the electron emission area EA. In this example, the trajectory TR m of electrons emitted from the electron emission region EA corresponding to the selection gate electrode 13 m is greatly deflected in the −Y direction in FIG. 4 due to, for example, variation in the distance between the gate electrodes. .

以下、図5を参照して、実施例1の表示装置及びその駆動方法により、図4に示す電子の軌道TRmのずれを補正するときの動作を説明する。 Hereinafter, with reference to FIG. 5, an operation for correcting the deviation of the electron trajectory TR m shown in FIG.

図5は、実施例1の平面型表示装置の動作を説明するための模式図であって、図の左側は、平面型表示装置のカソード電極11n付近の模式的断面図であり、図の右側は、実施例1の平面型表示装置における線順次駆動時にゲート電極13及びカソード電極11に印加される電圧を模式的に示した図である。後述する図6や他の実施例を説明するための図面においても同様である。図4を参照してゲート電極13mに対応する電子放出領域EAから放出される電子の軌道がずれている状態を説明した。図5において、軌道TRmは図4における軌道TRmと対応する補正前の軌道である。 FIG. 5 is a schematic diagram for explaining the operation of the flat display device of Example 1. The left side of the drawing is a schematic cross-sectional view in the vicinity of the cathode electrode 11 n of the flat display device. The right side is a diagram schematically showing voltages applied to the gate electrode 13 and the cathode electrode 11 during line-sequential driving in the flat display device of Example 1. FIG. The same applies to FIG. 6 to be described later and drawings for explaining other embodiments. The state in which the trajectory of electrons emitted from the electron emission region EA corresponding to the gate electrode 13 m is shifted has been described with reference to FIG. In FIG. 5, the trajectory TR m is a trajectory before correction corresponding to the trajectory TR m in FIG.

図5においてゲート電極13mが選択されているとき(即ち、選択期間Tmの間)、選択ゲート電極13mに印加されている電圧VR_SELはVR_on(35ボルト)であり、隣接ゲート電極13m-1に印加されている電圧VR_PREはVR_off(0ボルト)であるとき、選択ゲート電極13mに対応する電子放出領域EAから放出される電子の軌道TRmは、図5の−Y方向に、例えばゲート電極間の距離のばらつき等により大きく偏向している。そして、所定の位置を基準として隣接ゲート電極13m-1から離れた蛍光体領域22の部分に電子が衝突している。そこで、実施例1の表示装置においては、VR_SEL−VR_PRE<ΔVR_NORを満足するように、選択第1電極に電圧VR_SEL、隣接第1電極にVR_PREを印加する。より具体的には、図5に示すように、隣接ゲート電極13m-1に印加する電圧VR_PREは一定値(即ち、VR_off)に保ち、選択ゲート電極13mに印加する電圧VR_SELをVR_on−ΔVmとする。尚、ΔVm>0である。これにより、電子放出領域EAから放出される電子の軌道TRm’は選択ゲート電極13mを構成する幹電極13Am側への偏向の程度が弱くなり、蛍光体領域22における電子の衝突位置と「所定の位置」とのずれが補正される。 In FIG. 5, when the gate electrode 13 m is selected (that is, during the selection period T m ), the voltage V R_SEL applied to the selection gate electrode 13 m is V R_on (35 volts), and the adjacent gate electrode When the voltage V R — PRE applied to 13 m−1 is V R — off (0 volt), the trajectory TR m of electrons emitted from the electron emission region EA corresponding to the selection gate electrode 13 m is − A large deflection is caused in the Y direction due to, for example, variations in the distance between the gate electrodes. Then, electrons collide with a portion of the phosphor region 22 that is separated from the adjacent gate electrode 13 m-1 with a predetermined position as a reference. Therefore, in the display device of the first embodiment, so as to satisfy V R_SEL -V R_PRE <ΔV R_NOR, voltage V R_SEL the first electrode selecting, applying a V R_PRE the adjacent first electrode. More specifically, as shown in FIG. 5, the voltage V R_PRE applied to the adjacent gate electrode 13 m-1 is kept at a constant value (ie, V R_off ), and the voltage V R_SEL applied to the selection gate electrode 13 m is It is assumed that V R_on −ΔV m . Note that ΔV m > 0. As a result, the trajectory TR m ′ of electrons emitted from the electron emission area EA is less deflected toward the trunk electrode 13A m constituting the selection gate electrode 13 m, and the electron collision position in the phosphor area 22 is reduced. The deviation from the “predetermined position” is corrected.

また、図4においてゲート電極13mが選択されているとき、選択ゲート電極13mと第n番目のカソード電極11nとの間の電位差、より具体的には(VR_on−(VC_H−(VC_H−VC_L)/2))=27.5(ボルト)が、表示すべき画像に応じて、選択ゲート電極13mと第n番目のカソード電極11nとの間に与えられるべき電位差ΔVCI_nに相当する。そこで、図5では、第n番目のカソード電極11nにVR_SEL−ΔVCI_nの値の電圧を印加する。具体的には、図5では、
R_SEL−ΔVCI_n=VR_on−ΔVm−(VR_on−(VC_H−(VC_H−VC_L)/2))
=(VC_H−(VC_H−VC_L)/2)−ΔVm
=7.5−ΔVm(ボルト) (1)
を第n番目のカソード電極11nに印加する。換言すれば、図4と比較して、選択期間Tmの間はカソード電極11nに印加する電圧に−ΔVm(ボルト)のバイアスを与える。これにより、図5に示す選択ゲート電極13mと第n番目のカソード電極11nとの間の電位差は、図4と同様となり電子放出領域EAから放出される電子の量が保たれる。
Further, when the gate electrode 13 m is selected in FIG. 4, the potential difference between the selection gate electrode 13 m and the nth cathode electrode 11 n , more specifically, (V R_on − (V C_H − ( V C — H −V C — L ) / 2)) = 27.5 (volts) is a potential difference ΔV to be applied between the selection gate electrode 13 m and the nth cathode electrode 11 n according to the image to be displayed. Corresponds to CI_n . Therefore, in FIG. 5, a voltage having a value of V R_SEL −ΔV CI — n is applied to the nth cathode electrode 11 n . Specifically, in FIG.
V R_SEL −ΔV CI —n = V R_on −ΔV m − (V R_on − (V C_H − (V C_H −V C_L ) / 2))
= (V CH − (V CH −V CL ) / 2) −ΔV m
= 7.5-ΔV m (Volt) (1)
Is applied to the nth cathode electrode 11 n . In other words, as compared with FIG. 4, during the selection period T m , a bias of −ΔV m (volt) is applied to the voltage applied to the cathode electrode 11 n . Accordingly, the potential difference between the select gate electrode 13 m and the nth cathode electrode 11 n shown in FIG. 5 is the same as that in FIG. 4, and the amount of electrons emitted from the electron emission region EA is maintained.

次いで、図4とは逆に電子放出領域EAから放出される電子の軌道TRmが、例えばゲート電極間の距離のばらつきにより、+Y方向により大きく偏向している場合について説明する。図6において、軌道TRmは補正前の軌道である。この状態では、所定の位置を基準として隣接ゲート電極13m-1に近い蛍光体領域22の部分に電子が衝突している。そこで、実施例1の表示装置においては、VR_SEL−VR_PRE>ΔVR_NORを満足するように、選択ゲート電極13mには電圧VR_SEL、隣接ゲート電極13m-1には電圧VR_PREを印加する。より具体的には、図6に示すように、隣接ゲート電極13m-1に印加する電圧VR_PREはVR_offに保ち、選択ゲート電極13mに印加する電圧VR_SELをVR_on+ΔVmとする。尚、ΔVm>0である。これにより、電子放出領域EAから放出される電子の軌道TRm’は選択ゲート電極13mを構成する幹電極13Am側への偏向の程度が強くなり、蛍光体領域22における電子の衝突位置と「所定の位置」とのずれが補正される。第n番目のカソード電極11nに印加される電圧については、図5で説明した−ΔVmのバイアスを+ΔVmのバイアスとしたと同様となるので、説明は省略する。 Then, electron trajectories TR m emitted from the electron emission regions EA contrary to FIG. 4, for example due to variations in the distance between the gate electrodes, a case will be described in which are largely deflected by the + Y direction. In FIG. 6, the trajectory TR m is the trajectory before correction. In this state, electrons collide with the portion of the phosphor region 22 near the adjacent gate electrode 13 m-1 with a predetermined position as a reference. Therefore, in the display device of the first embodiment, so as to satisfy V R_SEL -V R_PRE> ΔV R_NOR, voltage V R_SEL the selection gate electrodes 13 m, the adjacent gate electrodes 13 m-1 the voltage V R_PRE applied To do. More specifically, as shown in FIG. 6, the voltage V R_PRE applied to the adjacent gate electrode 13 m-1 is kept at V R_off, and the voltage V R_SEL applied to the selection gate electrode 13 m is set to V R_on + ΔV m . . Note that ΔV m > 0. Thus, the degree of deflection of the electron trajectory TR m ′ emitted from the electron emission region EA toward the trunk electrode 13A m constituting the selection gate electrode 13 m is increased, and the electron collision position in the phosphor region 22 The deviation from the “predetermined position” is corrected. The voltage applied to the n-th cathode electrode 11 n, since the same manner as was the bias of bias + [Delta] V m of - [Delta] V m described with reference to FIG. 5, description will be omitted.

実施例2は、実施例1の変形である。具体的には、実施例1で説明した動作に加えて、VR_SEL−VR_PRE−ΔVR_NORの値に応じて電圧VR_OTHを変化させることを特徴とする。その他の動作は、実施例1で説明したと同様であるので説明を省略する。 The second embodiment is a modification of the first embodiment. Specifically, in addition to the operation described in the first embodiment, the voltage V R_OTH is changed according to the value of V R_SEL −V R_PRE −ΔV R_NOR . Since other operations are the same as those described in the first embodiment, the description thereof will be omitted.

以下、図7を参照して実施例2の表示装置及びその駆動方法を説明する。図7においても、軌道TRmは図4における軌道TRmと対応する補正前の軌道である。実施例1の図5を用いて説明したと同様に、VR_SEL−VR_PRE<ΔVR_NORを満足するように、選択第1電極に電圧VR_SEL、隣接第1電極にVR_PREを印加する。実施例2では、これに加えて、図7に示すように、VR_SEL−VR_PRE−ΔVR_NORの値に応じて電圧VR_OTHを変化させて、選択ゲート電極13mと隣接ゲート電極13m-1を除いたその他のゲート電極13m-2,13m+1,13m+2に電圧VR_OTHを印加する。具体的には、図7では、
R_SEL−VR_PRE−ΔVR_NOR=(VR_on−ΔVm)−VR_off−(VR_on−VR_off
=−ΔVm(ボルト) (2)
となる。換言すれば、図5と比較して、選択期間Tmの間はその他のゲート電極13m-2,13m+1,13m+2に印加する電圧に−ΔVm(ボルト)のバイアスが与えられている。
Hereinafter, a display device and a driving method thereof according to the second embodiment will be described with reference to FIG. Also in FIG. 7, the trajectory TR m is a trajectory before correction corresponding to the trajectory TR m in FIG. In a manner similar to that described with reference to FIG. 5 of Example 1, so as to satisfy V R_SEL -V R_PRE <ΔV R_NOR, voltage V R_SEL the first electrode selecting, applying a V R_PRE the adjacent first electrode. In the second embodiment, in addition to this, as shown in FIG. 7, the voltage V R_OTH is changed according to the value of V R_SEL −V R_PRE −ΔV R_NOR , and the selection gate electrode 13 m and the adjacent gate electrode 13 m− The voltage V R — OTH is applied to the other gate electrodes 13 m−2 , 13 m + 1 and 13 m + 2 except for 1 . Specifically, in FIG.
V R_SEL -V R_PRE -ΔV R_NOR = ( V R_on -ΔV m) -V R_off - (V R_on -V R_off)
= -ΔV m (Volt) (2)
It becomes. In other words, as compared with FIG. 5, during the selection period T m , a bias of −ΔV m (volt) is applied to the voltages applied to the other gate electrodes 13 m−2 , 13 m + 1 , and 13 m + 2. Is given.

実施例1の式(1)で説明したように、選択期間Tmの間はカソード電極11nに印加する電圧に−ΔVm(ボルト)のバイアスが与えられている。実施例2では、選択期間Tmの間はその他のゲート電極13m-2,13m+1,13m+2に印加する電圧に−ΔVm(ボルト)のバイアスが与えられている。従って、その他のゲート電極13m-2,13m+1,13m+2とカソード電極11nとの間の電位差は、実施例1とは異なり図4と同様に保たれる。換言すれば、その他のゲート電極13m-2,13m+1,13m+2とカソード電極11nとの間に形成される静電容量に蓄積される電荷量は、電圧VR_SELによる影響を受けない。これにより、カソード電極11nを伝わる信号の遅延を軽減することができる。 As described in the expression (1) of the first embodiment, during the selection period T m , a voltage of −ΔV m (volt) is applied to the voltage applied to the cathode electrode 11 n . In the second embodiment, a bias of −ΔV m (volt) is applied to the voltages applied to the other gate electrodes 13 m−2 , 13 m + 1 and 13 m + 2 during the selection period T m . Therefore, unlike the first embodiment, the potential difference between the other gate electrodes 13 m−2 , 13 m + 1 , 13 m + 2 and the cathode electrode 11 n is maintained as in FIG. In other words, the amount of charge accumulated in the capacitance formed between the other gate electrodes 13 m-2 , 13 m + 1 , 13 m + 2 and the cathode electrode 11 n is influenced by the voltage V R_SEL . Not receive. Thereby, the delay of the signal transmitted through the cathode electrode 11 n can be reduced.

次いで、電子放出領域EAから放出される電子の軌道TRmが、+Y方向により大きく偏向している場合の動作について説明する。図8は、実施例1において説明した図6に対応する。図8において、軌道TRmは補正前の軌道である。この状態では、所定の位置を基準として隣接ゲート電極13m-1に近い蛍光体領域22の部分に電子が衝突している。そこで、実施例2の表示装置においても、図6と同様に、VR_SEL−VR_PRE>ΔVR_NORを満足するように、選択ゲート電極13mに電圧VR_SEL、隣接ゲート電極13m-1に電圧VR_PREを印加する。そして、VR_SEL−VR_PRE−ΔVR_NORの値に応じて電圧VR_OTHを変化させて、選択ゲート電極13mと隣接ゲート電極13m-1を除いたその他のゲート電極13m-2,13m+1,13m+2に電圧VR_OTHを印加する。尚、VR_OTH=ΔVmとなる。図7と同様に、その他のゲート電極13m-2,13m+1,13m+2とカソード電極11nとの間の電位差は、図4と同様に保たれる。 Next, the operation when the trajectory TR m of electrons emitted from the electron emission area EA is largely deflected in the + Y direction will be described. FIG. 8 corresponds to FIG. 6 described in the first embodiment. In FIG. 8, a trajectory TR m is a trajectory before correction. In this state, electrons collide with the portion of the phosphor region 22 near the adjacent gate electrode 13 m-1 with a predetermined position as a reference. Therefore, in the display device of the second embodiment, as in FIG. 6, the voltage V R_SEL is applied to the selection gate electrode 13 m and the voltage is applied to the adjacent gate electrode 13 m−1 so that V R_SEL −V R_PRE > ΔV R_NOR is satisfied. V R_PRE is applied. Then, the voltage V R_OTH is changed according to the value of V R_SEL −V R_PRE −ΔV R_NOR , and the other gate electrodes 13 m−2 and 13 m excluding the selection gate electrode 13 m and the adjacent gate electrode 13 m−1. The voltage V R_OTH is applied to +1 and 13 m + 2 . Note that V ROTH = ΔV m . Similar to FIG. 7, the potential difference between the other gate electrodes 13 m−2 , 13 m + 1 , 13 m + 2 and the cathode electrode 11 n is maintained as in FIG. 4.

実施例3の表示装置及びその駆動方法は、実施例1や実施例2とは異なり、電圧VR_SELは一定値であることを特徴とする。より具体的には、実施例3では、電圧VR_PREを調整することにより蛍光体領域22における電子の衝突位置を調整する。以下、図9及び図10を参照して実施例3の表示装置及びその駆動方法を説明する。 Unlike the first and second embodiments, the display device and the driving method thereof according to the third embodiment are characterized in that the voltage V R_SEL is a constant value. More specifically, in Example 3, the collision position of electrons in the phosphor region 22 is adjusted by adjusting the voltage V R_PRE . Hereinafter, a display device and a driving method thereof according to the third embodiment will be described with reference to FIGS. 9 and 10.

以下、図9を参照して実施例3の表示装置及びその駆動方法を説明する。図9においても、軌道TRmは図4における軌道TRmと対応する補正前の軌道である。選択ゲート電極13mに対応する電子放出領域EAから放出される電子の軌道TRmは、例えばゲート電極間の距離のばらつきにより、−Y方向により大きく偏向している。そして、所定の位置を基準として隣接ゲート電極13m-1から離れた蛍光体領域22の部分に電子が衝突している。そこで、実施例3の表示装置においても、VR_SEL−VR_PRE<ΔVR_NORを満足するように、選択第1電極に電圧VR_SEL、隣接第1電極にVR_PREを印加する。尚、実施例3では電圧VR_SELは一定値である。そこで、実施例3では、図9に示すように、選択ゲート電極13mに印加されている電圧VR_SELをVR_onとし、隣接ゲート電極13m-1にVR_off+ΔVmの値の電圧VR_PREを印加する。尚、ΔVm>0である。これにより、電子放出領域EAから放出される電子の軌道TRm’はゲート電極13mを構成する幹電極13Am側への偏向の程度が弱くなり、蛍光体領域22における電子の衝突位置と「所定の位置」とのずれが補正される。実施例3の構成では、選択ゲート電極13mに印加される電圧VR_SELは図4と同様にVR_onである。従って、実施例1や実施例2とは異なり、選択期間Tmの間にカソード電極11nに印加する電圧にバイアスを与える必要がない。尚、実施例ではカットオフ電圧は20ボルトとしたので、ΔVm−VC_Lが20ボルト以下であれば、隣接第1電極に対応する電子放出領域から電子が放出されることはない。 Hereinafter, the display device of Example 3 and the driving method thereof will be described with reference to FIG. Also in FIG. 9, the trajectory TR m is a trajectory before correction corresponding to the trajectory TR m in FIG. The trajectory TR m of electrons emitted from the electron emission area EA corresponding to the selection gate electrode 13 m is largely deflected in the −Y direction due to, for example, variations in the distance between the gate electrodes. Then, electrons collide with a portion of the phosphor region 22 that is separated from the adjacent gate electrode 13 m-1 with a predetermined position as a reference. Therefore, also in the display device of Example 3, so as to satisfy V R_SEL -V R_PRE <ΔV R_NOR, voltage V R_SEL the first electrode selecting, applying a V R_PRE the adjacent first electrode. In the third embodiment, the voltage V R_SEL is a constant value. Therefore, in the third embodiment, as shown in FIG. 9, the voltage V R_SEL applied to the selection gate electrode 13 m is set to V R_on, and the voltage V R_PRE of the value V R_off + ΔV m is applied to the adjacent gate electrode 13 m−1. Is applied. Note that ΔV m > 0. As a result, the trajectory TR m ′ of electrons emitted from the electron emission region EA is less deflected toward the trunk electrode 13A m constituting the gate electrode 13 m, and the electron collision position in the phosphor region 22 and “ The deviation from the “predetermined position” is corrected. In the configuration of the third embodiment, the voltage V R_SEL applied to the selection gate electrode 13 m is V R_on as in FIG. Therefore, unlike the first and second embodiments, it is not necessary to apply a bias to the voltage applied to the cathode electrode 11 n during the selection period T m . In the embodiment, since the cut-off voltage is 20 volts, if ΔV m −V C_L is 20 volts or less, electrons are not emitted from the electron emission region corresponding to the adjacent first electrode.

次いで、電子放出領域EAから放出される電子の軌道TRmが、+Y方向により大きく偏向している場合の動作について説明する。図10は、実施例1において説明した図6に対応する。図10において、軌道TRmは補正前の軌道である。この状態では、所定の位置を基準として隣接ゲート電極13m-1に近い蛍光体領域22の部分に電子が衝突している。そこで、実施例3の表示装置においても、図5と同様に、VR_SEL−VR_PRE>ΔVR_NORを満足するように、選択ゲート電極13mには電圧VR_SEL、隣接ゲート電極13m-1には電圧VR_PREを印加する。より具体的には、図10に示すように、選択ゲート電極13mに印加されている電圧VR_SELをVR_onとし、隣接ゲート電極13m-1にVR_off−ΔVmの値の電圧VR_PREを印加する。尚、ΔVm>0である。これにより、電子放出領域EAから放出される電子の軌道TRm’はゲート電極13mを構成する幹電極13Am側への偏向の程度が強くなり、蛍光体領域22における電子の衝突位置と「所定の位置」とのずれが補正される。 Next, the operation when the trajectory TR m of electrons emitted from the electron emission area EA is largely deflected in the + Y direction will be described. FIG. 10 corresponds to FIG. 6 described in the first embodiment. In FIG. 10, a trajectory TR m is a trajectory before correction. In this state, electrons collide with the portion of the phosphor region 22 near the adjacent gate electrode 13 m-1 with a predetermined position as a reference. Therefore, in the display device of the third embodiment, as in FIG. 5, the voltage V R_SEL is applied to the selection gate electrode 13 m and the adjacent gate electrode 13 m−1 so that V R_SEL −V R_PRE > ΔV R_NOR is satisfied. Applies a voltage V R — PRE . More specifically, as shown in FIG. 10, the voltage V R_SEL applied to the selection gate electrode 13 m is set to V R_on, and the voltage V R_PRE of the value V R_off −ΔV m is applied to the adjacent gate electrode 13 m−1. Is applied. Note that ΔV m > 0. Thus, the degree of deflection of the electron trajectory TR m ′ emitted from the electron emission area EA toward the trunk electrode 13A m constituting the gate electrode 13 m increases, and the electron collision position in the phosphor region 22 and “ The deviation from the “predetermined position” is corrected.

次いで、図11及び図12を参照して、変形例について説明する。既に図9を参照して説明したが、図9においてΔVm−VC_Lが20ボルトを越えると、隣接ゲート電極に対応する電子放出領域から電子が放出される。そこで、変形例では、ΔVR_NOR>VR_SEL−VR_OTHと設定されている。図11は、図3に対応する図であり、変形例の表示装置の通常の動作状態を示す。変形例の表示装置においては、図11に示すように、隣接ゲート電極を駆動する際には、その他のゲート電極に印加される電圧VR_offよりも低い電圧となるように一定値のバイアス電圧−ΔVpreを印加する(即ち、この変形例に限り、ΔVR_NOR=VR_SEL+ΔVpreとなる。尚、ΔVpre>0である)。図12は、図9に対応する図であり、選択ゲート電極13mに対応する電子放出領域EAから放出される電子の軌道TRmが−Y方向により大きく偏向している際の補正の状態を示したものである。この場合には、選択ゲート電極13mに印加されている電圧VR_SELをVR_onとし、隣接ゲート電極13m-1にVR_off+ΔVm−ΔVpreの値の電圧VR_PREを印加する。即ち、図9と比べて、隣接ゲート電極13m-1に印加される電位はΔVpreだけ低くなる。図10に相当する動作についても同様である。これにより、隣接ゲート電極に対応する電子放出領域から電子が放出されることを抑制することができる。定性的には、ΔVpreは、ΔVmに対して十分大きいことが好ましい。 Next, a modification will be described with reference to FIGS. 11 and 12. As already described with reference to FIG. 9, when ΔV m −V C — L exceeds 20 volts in FIG. 9, electrons are emitted from the electron emission region corresponding to the adjacent gate electrode. Therefore, in the modified example, ΔV R_NOR > V R_SEL −V R_OTH is set. FIG. 11 is a diagram corresponding to FIG. 3 and shows a normal operation state of the display device of the modification. In the display device of the modified example, as shown in FIG. 11, when driving the adjacent gate electrode, a bias voltage − of a constant value so as to be lower than the voltage V R_off applied to the other gate electrode. ΔV pre is applied (ie, only in this modification, ΔV RNOR = V RSEL + ΔV pre , where ΔV pre > 0). FIG. 12 is a diagram corresponding to FIG. 9 and shows a state of correction when the trajectory TR m of electrons emitted from the electron emission region EA corresponding to the selection gate electrode 13 m is largely deflected in the −Y direction. It is shown. In this case, the voltage V R_SEL applied to the selection gate electrode 13 m is set to V R_on, and the voltage V R_PRE having a value of V R_off + ΔV m −ΔV pre is applied to the adjacent gate electrode 13 m−1 . That is, as compared with FIG. 9, the potential applied to the adjacent gate electrode 13 m−1 is lowered by ΔV pre . The same applies to the operation corresponding to FIG. Thereby, it can suppress that an electron is discharge | released from the electron emission area | region corresponding to an adjacent gate electrode. Qualitatively, ΔV pre is preferably sufficiently large with respect to ΔV m .

実施例4あるいは後述する他の実施例(以下、実施例4等と呼ぶ場合がある)は、スペーサを備える表示装置及びその駆動方法に関する。より具体的には、カソードパネルとアノードパネルとの間には、複数の第1電極毎に1本のスペーサが第1の方向に沿って1本の第1電極上に配置されている。   Example 4 or other examples described later (hereinafter may be referred to as Example 4) relates to a display device including a spacer and a driving method thereof. More specifically, between the cathode panel and the anode panel, one spacer is arranged on the first electrode along the first direction for each of the plurality of first electrodes.

更に、実施例4においては、実施例1と同様に電圧VR_PREは一定値であることを特徴とする。従って、基本的な動作は実施例1と共通する。以下、図13及び図14と、実施例1において説明した図5及び図6とを参照して、実施例4の表示装置及びその駆動方法を説明する。 Further, the fourth embodiment is characterized in that the voltage V R_PRE is a constant value as in the first embodiment. Therefore, the basic operation is the same as in the first embodiment. Hereinafter, a display device and a driving method thereof according to the fourth embodiment will be described with reference to FIGS. 13 and 14 and FIGS. 5 and 6 described in the first embodiment.

図13は、ゲート電極13m-1上に配置されたスペーサ40によって、ゲート電極13m-1に対応する電子放出領域EAから放出される電子の軌道が変化している状態を模式的に示す図である。図13は、ゲート電極13m-1の上部に配置されたスペーサ40によってゲート電極13m-1とゲート電極13m1に対応する電子放出領域EAから放出される電子の軌道TRm-1,TRmが変化している状態を模式的に示した図である。スペーサ40の帯電により、ゲート電極13m-1に対応する電子放出領域EAから放出される電子の軌道TRm-1は、図13の−Y方向により大きく偏向し、ゲート電極13mに対応する電子放出領域EAから放出される電子の軌道TRmは、図14の+Y方向により大きく偏向している。 13, the spacer 40 disposed on the gate electrode 13 m-1, showing a state in which the trajectory of electrons emitted from the electron-emitting region EA corresponding to the gate electrode 13 m-1 is changed schematically FIG. 13, the trajectory of electrons emitted from the electron-emitting region EA corresponding to the gate electrode 13 m1 and the gate electrode 13 m1 by the spacers 40 disposed on the gate electrode 13 m1 TR m1, TR It is the figure which showed the state which m has changed typically. The charging of the spacer 40, the trajectory TR m-1 of the electrons emitted from the electron-emitting region EA corresponding to the gate electrode 13 m-1 is largely deflected by -Y direction in FIG. 13, corresponding to the gate electrode 13 m The trajectory TR m of electrons emitted from the electron emission area EA is greatly deflected in the + Y direction in FIG.

以下、図14を参照して、実施例4の表示装置及びその駆動方法により、図13に示す電子の軌道TRm-1,TRmのずれを補正するときの動作を説明する。図14において、軌道TRm-1,TRmは図13における軌道TRm-1,TRmと対応する補正前の軌道である。そして、軌道TRm-1’,TRm’は補正後の軌道である。後述する他の図面においても同様である。 Hereinafter, with reference to FIG. 14, an operation for correcting the shift of the electron trajectories TR m−1 and TR m shown in FIG. In FIG. 14, trajectories TR m-1 and TR m are trajectories before correction corresponding to the trajectories TR m-1 and TR m in FIG. Trajectories TR m-1 ′ and TR m ′ are corrected trajectories. The same applies to other drawings to be described later.

図14においてゲート電極13m-1が選択されているとき、選択ゲート電極13m-1に印加されている電圧VR_SELはVR_on(35ボルト)であり、隣接ゲート電極13m-2に印加されている電圧VR_PREはVR_off(0ボルト)である場合には、ゲート電極13m-1に対応する電子放出領域EAから放出される電子の軌道TRm-1は、スペーサの帯電により、図14の−Y方向により大きく偏向している。従って、実施例4においては、ゲート電極13m-1が選択されているとき、実施例1の図5においてゲート電極13mに施したと同様の処理を行う。これにより、電子放出領域EAから放出される電子の軌道TRm-1’はゲート電極13mを構成する幹電極13Am側への偏向の程度が弱くなり、蛍光体領域22における電子の衝突位置と「所定の位置」とのずれが補正される。図14に示すように、ゲート電極13m-1が選択ゲート電極である場合における選択ゲート電極13m-1と隣接ゲート電極13m-2との間の電位差はVR_on−ΔVm-1−VR_offとなる。尚、ΔVm-1>0である。 In FIG. 14, when the gate electrode 13 m-1 is selected, the voltage V R_SEL applied to the selected gate electrode 13 m-1 is V R_on (35 volts), and is applied to the adjacent gate electrode 13 m-2 . when the voltage V R_PRE being a V R_off (0 volts), the track TR m-1 of the electrons emitted from the electron-emitting region EA corresponding to the gate electrode 13 m-1 is by the charging of the spacer, It is greatly deflected in the -Y direction in FIG. Therefore, in the fourth embodiment, when the gate electrode 13 m-1 is selected, the same processing as that performed on the gate electrode 13 m in FIG. 5 of the first embodiment is performed. As a result, the trajectory TR m-1 ′ of electrons emitted from the electron emission area EA is less deflected toward the trunk electrode 13A m constituting the gate electrode 13 m, and the collision position of electrons in the phosphor area 22 is reduced. And the “predetermined position” are corrected. As shown in FIG. 14, when the gate electrode 13 m-1 is a selection gate electrode, the potential difference between the selection gate electrode 13 m-1 and the adjacent gate electrode 13 m-2 is V R_on −ΔV m−1 −. V R_off . Note that ΔV m-1 > 0.

一方、図14においてゲート電極13mが選択されているとき、選択ゲート電極13mに印加されている電圧VR_SELはVR_on(35ボルト)であり、隣接ゲート電極となるゲート電極13m-1に印加されている電圧VR_PREはVR_off(0ボルト)である場合には、ゲート電極13mに対応する電子放出領域EAから放出される電子の軌道TRmは、図14の+Y方向により大きく偏向している。従って、実施例4においては、ゲート電極13mが選択されているとき、実施例1の図6においてゲート電極13mに施したと同様の処理を行う。これにより、電子放出領域EAから放出される電子の軌道TRm’はゲート電極13mを構成する幹電極13Am側への偏向の程度が強くなり、蛍光体領域22における電子の衝突位置と「所定の位置」とのずれが補正される。図14に示すように、ゲート電極13m-1が隣接ゲート電極である場合における選択ゲート電極13mと隣接ゲート電極13m-2との間の電位差はVR_on+ΔVm−VR_offとなる。尚、ΔVm>0である。このように、実施例4においては、ゲート電極13m-1が選択ゲート電極である場合における選択ゲート電極13m-1と隣接ゲート電極m-2との間の電位差と、ゲート電極13m-1が隣接ゲート電極である場合における選択ゲート電極13mと隣接ゲート電極13m-1との間の電位差とが異なる。 On the other hand, when the gate electrode 13 m is selected in FIG. 14, the voltage V R_SEL applied to the selected gate electrode 13 m is V R_on (35 volts), and the gate electrode 13 m-1 serving as the adjacent gate electrode 14 is V R_off (0 volt), the trajectory TR m of electrons emitted from the electron emission region EA corresponding to the gate electrode 13 m is larger in the + Y direction of FIG. It is deflected. Therefore, in the fourth embodiment, when the gate electrode 13 m is selected, the same processing as that performed on the gate electrode 13 m in FIG. 6 of the first embodiment is performed. Thus, the degree of deflection of the electron trajectory TR m ′ emitted from the electron emission area EA toward the trunk electrode 13A m constituting the gate electrode 13 m increases, and the electron collision position in the phosphor region 22 and “ The deviation from the “predetermined position” is corrected. As shown in FIG. 14, when the gate electrode 13 m-1 is an adjacent gate electrode, the potential difference between the selection gate electrode 13 m and the adjacent gate electrode 13 m-2 is V R_on + ΔV m −V R_off . Note that ΔV m > 0. Thus, in Example 4, the potential difference between the selection gate electrode 13 m-1 and the adjacent gate electrode m-2 when the gate electrode 13 m-1 is the selection gate electrode, and the gate electrode 13 m- The potential difference between the select gate electrode 13 m and the adjacent gate electrode 13 m-1 is different when 1 is an adjacent gate electrode.

実施例5は、実施例4の変形である。実施例4で説明した動作に加え、実施例2と同様に、VR_SEL−VR_PRE−ΔVR_NORの値に応じて電圧VR_OTHを変化させることを特徴とする。従って、基本的な動作は実施例2と共通する。以下、図15と、実施例2において説明した図7及び図8とを参照して、実施例5の表示装置及びその駆動方法を説明する。 The fifth embodiment is a modification of the fourth embodiment. In addition to the operation described in the fourth embodiment, similarly to the second embodiment, the voltage V R_OTH is changed according to the value of V R_SEL −V R_PRE −ΔV R_NOR . Therefore, the basic operation is the same as in the second embodiment. Hereinafter, with reference to FIG. 15 and FIGS. 7 and 8 described in the second embodiment, a display device and a driving method thereof according to the fifth embodiment will be described.

図15においても、軌道TRm-1,TRmは図13における軌道TRm-1,TRmと対応する補正前の軌道である。そして、軌道TRm-1’,TRm’は補正後の軌道である。実施例5においては、ゲート電極13m-1が選択されているとき、実施例2の図7においてゲート電極13mが選択されているときに施したと同様の処理を行う。一方、ゲート電極13mが選択されているとき、実施例2の図8においてゲート電極13mが選択されているときに施したと同様の処理を行う。 Also in FIG. 15, trajectories TR m-1 and TR m are trajectories before correction corresponding to the trajectories TR m-1 and TR m in FIG. Trajectories TR m-1 ′ and TR m ′ are corrected trajectories. In the fifth embodiment, when the gate electrode 13 m-1 is selected, the same processing as that performed when the gate electrode 13 m is selected in FIG. 7 of the second embodiment is performed. Meanwhile, when the gate electrode 13 m is selected, it performs the same processing as performed when the gate electrode 13 m is selected in FIG. 8 of Example 2.

実施例5においては、実施例2で説明したと同様に、その他のゲート電極13とカソード電極11nとの間に形成される静電容量に蓄積される電荷量は、電圧VR_SELによる影響を受けない。これにより、カソード電極11nを伝わる信号の遅延を軽減することができる。 In the fifth embodiment, as described in the second embodiment, the amount of charge accumulated in the capacitance formed between the other gate electrode 13 and the cathode electrode 11 n is influenced by the voltage V R_SEL. I do not receive it. Thereby, the delay of the signal transmitted through the cathode electrode 11 n can be reduced.

実施例6の表示装置及びその駆動方法は、実施例4や実施例5とは異なり、電圧VR_SELは一定値であることを特徴とする。より具体的には、隣接ゲート電極に印加する電圧VR_PREを調整することにより蛍光体領域22における電子の衝突位置を調整する。従って、基本的な動作は実施例3と共通する。以下、図16と、実施例3において説明した図9及び図10とを参照して、実施例5の表示装置及びその駆動方法を説明する。 Unlike the fourth embodiment and the fifth embodiment, the display device of the sixth embodiment and the driving method thereof are characterized in that the voltage V R_SEL is a constant value. More specifically, the electron collision position in the phosphor region 22 is adjusted by adjusting the voltage VR_PRE applied to the adjacent gate electrode. Therefore, the basic operation is the same as that of the third embodiment. Hereinafter, with reference to FIG. 16 and FIGS. 9 and 10 described in the third embodiment, a display device and a driving method thereof according to the fifth embodiment will be described.

図16においても、軌道TRm-1,TRmは図13における軌道TRm-1,TRmと対応する補正前の軌道である。そして、軌道TRm-1’,TRm’は補正後の軌道である。実施例6においては、ゲート電極13m-1が選択されているとき、実施例3の図9においてゲート電極13mが選択されているときに施したと同様の処理を行う。図16に示すように、ゲート電極13m-1が選択ゲート電極である場合における選択ゲート電極13m-1と隣接ゲート電極13m-2との間の電位差は、VR_on−(ΔVm-1+VR_off)となる。尚、ΔVm-1>0である。 Also in FIG. 16, the trajectories TR m-1 and TR m are the trajectories before correction corresponding to the trajectories TR m-1 and TR m in FIG. Trajectories TR m-1 ′ and TR m ′ are corrected trajectories. In the sixth embodiment, when the gate electrode 13 m-1 is selected, the same processing as that performed when the gate electrode 13 m is selected in FIG. 9 of the third embodiment is performed. As shown in FIG. 16, when the gate electrode 13 m-1 is a selection gate electrode, the potential difference between the selection gate electrode 13 m-1 and the adjacent gate electrode 13 m-2 is V R_on − (ΔV m− 1 + V R_off ). Note that ΔV m-1 > 0.

一方、ゲート電極13mが選択されているとき、実施例3の図10においてゲート電極13mが選択されているときに施したと同様の処理を行う。図16に示すように、ゲート電極13m-1が隣接ゲート電極である場合における選択ゲート電極13mと隣接ゲート電極13m-2との間の電位差はVR_on−(VR_off−ΔVm)となる。尚、ΔVm>0である。このように、実施例6においても、ゲート電極13m-1が選択ゲート電極である場合における選択ゲート電極13m-1と隣接ゲート電極m-2との間の電位差と、ゲート電極13m-1が隣接ゲート電極である場合における選択ゲート電極13mと隣接ゲート電極13m-1との間の電位差とが異なる。 Meanwhile, when the gate electrode 13 m is selected, it performs the same processing as performed when the gate electrode 13 m is selected in FIG. 10 of Example 3. As shown in FIG. 16, when the gate electrode 13 m-1 is an adjacent gate electrode, the potential difference between the select gate electrode 13 m and the adjacent gate electrode 13 m-2 is V R_on − (V R_off −ΔV m ). It becomes. Note that ΔV m > 0. Thus, also in Example 6, the potential difference between the selection gate electrode 13 m-1 and the adjacent gate electrode m-2 in the case where the gate electrode 13 m-1 is the selection gate electrode, and the gate electrode 13 m- The potential difference between the select gate electrode 13 m and the adjacent gate electrode 13 m-1 is different when 1 is an adjacent gate electrode.

実施例7は、実施例6の変形である。図17に示すように、実施例7の表示装置は、スペーサ40の下に位置するゲート電極13m-1を構成する枝電極13Bm-1と枝電極13Bm-1に隣接する隣接ゲート電極13m-2を構成する幹電極13Am-2との間隔は、スペーサの下に位置するゲート電極13m-1を構成する幹電極13Am-1と幹電極13Am-1に隣接するその他のゲート電極13mを構成する枝電極13Bmとの間隔よりも広く設定されている。そして、スペーサの下に位置するゲート電極13m-1が選択されているとき、隣接ゲート電極13m-2には、その他のゲート電極13に印加する電圧VR_OTHよりも低い値の電圧VR_PREを印加する。 The seventh embodiment is a modification of the sixth embodiment. As shown in FIG. 17, the display device of Example 7 includes a branch electrode 13B m-1 constituting the gate electrode 13 m-1 located under the spacer 40 and an adjacent gate electrode adjacent to the branch electrode 13B m-1. 13 distance between the trunk electrode 13A m-2 constituting the m-2, the other adjacent to the trunk electrode 13A m-1 and the main electrode 13A m-1 constituting the gate electrode 13 m-1 located below the spacer It is set wider than the distance between the branch electrode 13B m constituting the gate electrode 13 m in. When the gate electrode 13 m-1 located under the spacer is selected, the adjacent gate electrodes 13 m-2, other voltages V R_PRE lower than the voltage V R_OTH applied to the gate electrode 13 Is applied.

先ず、図17と図13を対比して実施例5の表示装置の構造を説明する。図17の表示装置は、図13の表示装置に対して、スペーサ40の下に位置するゲート電極13m-1を構成する枝電極13Bm-1と枝電極13Bm-1に隣接する隣接ゲート電極13m-2を構成する幹電極13Am-2との間隔Lが広く設定されている点が相違する。従って、軌道TRm-1に対する隣接ゲート電極13m-2の影響が弱まる。軌道TRm-1は、図13と比較して相対的に+Y方向となる。 First, the structure of the display device of Example 5 will be described by comparing FIGS. 17 and 13. The display device of FIG. 17 is different from the display device of FIG. 13 in that the branch electrode 13B m-1 constituting the gate electrode 13 m-1 located below the spacer 40 and the adjacent gate adjacent to the branch electrode 13B m-1 are used. that the distance L between the stem electrodes 13A m-2 constituting the electrode 13 m-2 is set wider is different. Therefore, the influence of the adjacent gate electrode 13 m-2 on the trajectory TR m-1 is weakened. The trajectory TR m-1 is relatively in the + Y direction compared to FIG.

従って、間隔Lを調整して蛍光体領域22における電子の衝突位置を、所定の位置を基準として隣接ゲート電極13m-2に近い蛍光体領域22の部分に電子が衝突するように設定することができる。図17の軌道TRm-1は、このようにして設定された軌道を示す。 Therefore, by adjusting the interval L, the electron collision position in the phosphor region 22 is set so that the electrons collide with the portion of the phosphor region 22 close to the adjacent gate electrode 13 m-2 with the predetermined position as a reference. Can do. A trajectory TR m-1 in FIG. 17 indicates the trajectory set in this way.

そして、実施例7の表示装置の駆動方法においては、ゲート電極13m-1が選択されているときにおいても、実施例3の図10においてゲート電極13mが選択されているときに施したと同様の処理を行う。図17に示すように、選択時間Tm-1においては、隣接ゲート電極m-2に印加する電圧VR_PREは、その他のゲート電極13m,13m+1,13m+2に印加する電圧VR_OTH(即ちVR_off)よりも低い電圧VR_off−ΔVm-1となる。尚、ΔVm-1>0である。選択時間Tmにおける動作は、実施例6で説明したと同様であるので説明を省略する。 In the driving method of the display device according to the seventh embodiment, it is performed when the gate electrode 13 m is selected in FIG. 10 of the third embodiment even when the gate electrode 13 m-1 is selected. Similar processing is performed. As shown in FIG. 17, at the selection time T m−1 , the voltage V R_PRE applied to the adjacent gate electrode m-2 is the voltage applied to the other gate electrodes 13 m , 13 m + 1 , and 13 m + 2. The voltage V R_off −ΔV m−1 is lower than V R_OTH (that is, V R_off ). Note that ΔV m-1 > 0. Since the operation at the selection time T m is the same as that described in the sixth embodiment, the description thereof is omitted.

実施例7によれば、図16とは異なり、ゲート電極13m-1が選択されているときにおいても、実施例3の図10においてゲート電極13mが選択されているときに施したと同様の処理を行う。これにより、所謂バイアス電圧の極性をそろえることができ、カソード電極の駆動回路構成を単純なものとすることができる。 According to the seventh embodiment, unlike FIG. 16, even when the gate electrode 13 m-1 is selected, it is the same as that performed when the gate electrode 13 m is selected in FIG. 10 of the third embodiment. Perform the process. Thereby, the polarity of the so-called bias voltage can be made uniform, and the drive circuit configuration of the cathode electrode can be simplified.

以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例にて説明した平面型表示装置、カソードパネルやアノードパネル、冷陰極電界電子放出表示装置や冷陰極電界電子放出素子の構成、構造は例示であり、適宜変更することができる。平面型表示装置においては、専らカラー表示を例にとり説明したが、単色表示とすることもできる。場合によっては、収束電極の形成は不要である。   As mentioned above, although this invention was demonstrated based on the preferable Example, this invention is not limited to these Examples. The configurations and structures of the flat display device, the cathode panel and the anode panel, the cold cathode field emission display device and the cold cathode field emission device described in the embodiments are examples, and can be changed as appropriate. The flat display device has been described by taking color display as an example, but it may be a single color display. In some cases, it is not necessary to form a focusing electrode.

実施例にあっては、その他の第1電極(選択第1電極と隣接第1電極とを除いた第1電極)には全て共通の電圧が印加されるとして説明したが、これに限るものではない。選択第1電極の近傍に位置する複数の第1電極のうち隣接第1電極を除いた第1電極に、個別の電圧を印加する態様であってもよい。例えば補正の能率を向上させるために、隣接第1電極を挟んで選択第1電極と対向する第1電極に、隣接第1電極に印加する電圧と同様の電圧を印加してもよい。   In the embodiment, the common voltage is applied to all the other first electrodes (the first electrode excluding the selected first electrode and the adjacent first electrode). However, the present invention is not limited to this. Absent. The aspect which applies an individual voltage to the 1st electrode except the adjacent 1st electrode among the some 1st electrodes located in the vicinity of the selection 1st electrode may be sufficient. For example, in order to improve the correction efficiency, a voltage similar to the voltage applied to the adjacent first electrode may be applied to the first electrode facing the selected first electrode with the adjacent first electrode interposed therebetween.

電界放出素子においては、専ら1つの開口部に1つの電子放出部が対応する形態を説明したが、電界放出素子の構造に依っては、1つの開口部に複数の電子放出部が対応した形態、あるいは、複数の開口部に1つの電子放出部が対応する形態とすることもできる。あるいは又、ゲート電極に複数の第1開口部を設け、絶縁層に係る複数の第1開口部に連通した第2開口部を設け、1又は複数の電子放出部を設ける形態とすることもできる。   In the field emission device, a mode in which one electron emission portion corresponds to one opening has been described. However, depending on the structure of the field emission device, a mode in which a plurality of electron emission portions correspond to one opening. Alternatively, one electron emission portion may correspond to a plurality of openings. Alternatively, a plurality of first openings may be provided in the gate electrode, a second opening connected to the plurality of first openings related to the insulating layer may be provided, and one or a plurality of electron emission portions may be provided. .

実施例にあっては、ゲート電極が第1電極に相当し、カソード電極が第2電極に相当する構成とした。また電子放出領域は、第1電極を構成する第1枝電極と第2電極との重複領域から構成されているが、第1電極から第1枝電極が延び、第2電極から第2枝電極が延び、第1枝電極と第2枝電極との重複領域が電子放出領域に相当する形態も、あるいは又、第1電極から第1枝電極が延び、第2電極から第2枝電極が延び、第1枝電極と第2枝電極の対向部分に電子放出領域が設けられている(第1枝電極の端部と第2枝電極の端部に跨って電子放出領域が設けられている)形態も、『電子放出領域は、第1電極を構成する第1枝電極と第2電極との重複領域から構成されている』形態に包含される。   In the embodiment, the gate electrode corresponds to the first electrode, and the cathode electrode corresponds to the second electrode. Further, the electron emission region is composed of an overlapping region of the first branch electrode and the second electrode constituting the first electrode, and the first branch electrode extends from the first electrode, and the second electrode extends from the second electrode. In which the overlapping region of the first branch electrode and the second branch electrode corresponds to an electron emission region, or the first branch electrode extends from the first electrode, and the second branch electrode extends from the second electrode. In addition, an electron emission region is provided in a portion opposite to the first branch electrode and the second branch electrode (an electron emission region is provided across the end of the first branch electrode and the end of the second branch electrode). The form is also encompassed in the form “the electron emission region is composed of an overlapping region of the first branch electrode and the second electrode constituting the first electrode”.

表面伝導型電子放出素子と通称される電子放出素子から電子放出領域を構成することもできる。この表面伝導型電子放出素子は、例えばガラスから成る支持体上に酸化錫(SnO2)、金(Au)、酸化インジウム(In23)/酸化錫(SnO2)、カーボン、酸化パラジウム(PdO)等の導電材料から成り、微小面積を有し、所定の間隔(ギャップ)を開けて配された一対の電極がマトリックス状に形成されて成る。それぞれの電極の上には炭素薄膜が形成されている。そして、一対の電極の内の一方の電極に行方向配線が接続され、一対の電極の内の他方の電極に列方向配線が接続された構成を有する。一対の電極に電圧を印加することによって、ギャップを挟んで向かい合った炭素薄膜に電界が加わり、炭素薄膜から電子が放出される。係る電子をアノードパネル上の蛍光体領域に衝突させることによって、蛍光体領域が励起されて発光し、所望の画像を得ることができる。一対の電極を、第1電極と第2電極とから成る構成とすればよい。あるいは又、金属/絶縁膜/金属型素子から電子放出領域を構成することもできる。 The electron emission region can also be constituted by an electron emission element commonly called a surface conduction electron emission element. This surface conduction electron-emitting device is formed on a support made of glass, for example, tin oxide (SnO 2 ), gold (Au), indium oxide (In 2 O 3 ) / tin oxide (SnO 2 ), carbon, palladium oxide ( A pair of electrodes made of a conductive material such as (PdO), having a small area and arranged with a predetermined gap (gap) are formed in a matrix. A carbon thin film is formed on each electrode. The row direction wiring is connected to one electrode of the pair of electrodes, and the column direction wiring is connected to the other electrode of the pair of electrodes. By applying a voltage to the pair of electrodes, an electric field is applied to the carbon thin films facing each other across the gap, and electrons are emitted from the carbon thin film. By causing the electrons to collide with the phosphor region on the anode panel, the phosphor region is excited to emit light, and a desired image can be obtained. The pair of electrodes may be configured by a first electrode and a second electrode. Alternatively, the electron emission region can be formed from a metal / insulating film / metal type element.

図1の(A)は、平面型表示装置のゲート電極が選択されているときの動作を模式的に示す図である。図1の(B)は、選択されたゲート電極に電圧VR_onとΔVとが重畳して印加されたときの動作を模式的に示す図である。FIG. 1A is a diagram schematically showing an operation when the gate electrode of the flat display device is selected. FIG. 1B is a diagram schematically showing an operation when the voltages V R_on and ΔV are applied to the selected gate electrode in a superimposed manner. 図2は、支持体上におけるゲート電極とカソード電極の配置状態、ゲート電極とゲート電極制御回路との接続状態、及び、カソード電極とカソード電極制御回路との接続状態を模式的に示した図である。FIG. 2 is a diagram schematically showing the arrangement state of the gate electrode and the cathode electrode on the support, the connection state between the gate electrode and the gate electrode control circuit, and the connection state between the cathode electrode and the cathode electrode control circuit. is there. 図3の左側は、実施例1等の平面型表示装置における図2に示したカソード電極11n付近の模式的断面図であり、図3の右側は、線順次駆動時にゲート電極及びカソード電極に印加される電圧を模式的に示した図である。The left side of FIG. 3 is a schematic cross-sectional view of the vicinity of the cathode electrode 11 n shown in FIG. 2 in the flat display device of Example 1 or the like, and the right side of FIG. 3 shows the gate electrode and the cathode electrode during line sequential driving. It is the figure which showed the applied voltage typically. 図4は、電子放出領域から放出される電子の軌道TRにずれが生じている例を模式的に示す図である。FIG. 4 is a diagram schematically showing an example in which a deviation occurs in the trajectory TR of electrons emitted from the electron emission region. 図5は、実施例1の平面型表示装置の動作を説明するための模式図であって、図の左側は、平面型表示装置のカソード電極11n付近の模式的断面図であり、図の右側は、実施例1の平面型表示装置における線順次駆動時にゲート電極及びカソード電極に印加される電圧を模式的に示した図である。FIG. 5 is a schematic diagram for explaining the operation of the flat display device of Example 1. The left side of the drawing is a schematic cross-sectional view in the vicinity of the cathode electrode 11 n of the flat display device. The right side is a diagram schematically showing voltages applied to the gate electrode and the cathode electrode during line-sequential driving in the flat display device of Example 1. FIG. 図6は、実施例1の平面型表示装置の動作を説明するための模式図であって、図の左側は、平面型表示装置のカソード電極11n付近の模式的断面図であり、図の右側は、実施例1の平面型表示装置における線順次駆動時にゲート電極及びカソード電極に印加される電圧を模式的に示した図である。FIG. 6 is a schematic diagram for explaining the operation of the flat display device of Example 1. The left side of the drawing is a schematic cross-sectional view in the vicinity of the cathode electrode 11 n of the flat display device. The right side is a diagram schematically showing voltages applied to the gate electrode and the cathode electrode during line-sequential driving in the flat display device of Example 1. FIG. 図7は、実施例2の平面型表示装置の動作を説明するための模式図であって、図の左側は、平面型表示装置のカソード電極11n付近の模式的断面図であり、図の右側は、実施例2の平面型表示装置における線順次駆動時にゲート電極及びカソード電極に印加される電圧を模式的に示した図である。FIG. 7 is a schematic diagram for explaining the operation of the flat display device of Example 2. The left side of the drawing is a schematic cross-sectional view in the vicinity of the cathode electrode 11 n of the flat display device. The right side is a diagram schematically showing voltages applied to the gate electrode and the cathode electrode during line-sequential driving in the flat display device of Example 2. FIG. 図8は、実施例2の平面型表示装置の動作を説明するための模式図であって、図の左側は、平面型表示装置のカソード電極11n付近の模式的断面図であり、図の右側は、実施例2の平面型表示装置における線順次駆動時にゲート電極及びカソード電極に印加される電圧を模式的に示した図である。FIG. 8 is a schematic diagram for explaining the operation of the flat display device of Example 2, and the left side of the drawing is a schematic cross-sectional view in the vicinity of the cathode electrode 11 n of the flat display device. The right side is a diagram schematically showing voltages applied to the gate electrode and the cathode electrode during line-sequential driving in the flat display device of Example 2. FIG. 図9は、実施例2の平面型表示装置の動作を説明するための模式図であって、図の左側は、平面型表示装置のカソード電極11n付近の模式的断面図であり、図の右側は、実施例2の平面型表示装置における線順次駆動時にゲート電極及びカソード電極に印加される電圧を模式的に示した図である。FIG. 9 is a schematic diagram for explaining the operation of the flat display device of Example 2. The left side of the drawing is a schematic cross-sectional view in the vicinity of the cathode electrode 11 n of the flat display device. The right side is a diagram schematically showing voltages applied to the gate electrode and the cathode electrode during line-sequential driving in the flat display device of Example 2. FIG. 図10は、実施例3の平面型表示装置の動作を説明するための模式図であって、図の左側は、平面型表示装置のカソード電極11n付近の模式的断面図であり、図の右側は、実施例3の平面型表示装置における線順次駆動時にゲート電極及びカソード電極に印加される電圧を模式的に示した図である。FIG. 10 is a schematic diagram for explaining the operation of the flat display device of Example 3. The left side of the drawing is a schematic cross-sectional view in the vicinity of the cathode electrode 11 n of the flat display device. The right side is a diagram schematically showing voltages applied to the gate electrode and the cathode electrode during line-sequential driving in the flat display device of Example 3. FIG. 図11は、実施例3の平面型表示装置の変形例の動作を説明するための模式図であって、図3に対応し、図の左側は、平面型表示装置のカソード電極11n付近の模式的断面図であり、図の右側は、実施例3の平面型表示装置の変形例における線順次駆動時にゲート電極及びカソード電極に印加される電圧を模式的に示した図である。FIG. 11 is a schematic diagram for explaining the operation of the modified example of the flat display device according to the third embodiment. FIG. 11 corresponds to FIG. 3, and the left side of the drawing shows the vicinity of the cathode electrode 11 n of the flat display device. FIG. 5 is a schematic cross-sectional view, and the right side of the drawing schematically shows voltages applied to the gate electrode and the cathode electrode during line-sequential driving in a modification of the flat display device of Example 3. 図12は、実施例3の平面型表示装置の変形例の動作を説明するための模式図であって、図9に対応し、図の左側は、平面型表示装置のカソード電極11n付近の模式的断面図であり、図の右側は、実施例3の平面型表示装置の変形例における線順次駆動時にゲート電極及びカソード電極に印加される電圧を模式的に示した図である。FIG. 12 is a schematic diagram for explaining the operation of the modified example of the flat display device according to the third embodiment. FIG. 12 corresponds to FIG. 9, and the left side of the drawing shows the vicinity of the cathode electrode 11 n of the flat display device. FIG. 5 is a schematic cross-sectional view, and the right side of the drawing schematically shows voltages applied to the gate electrode and the cathode electrode during line-sequential driving in a modification of the flat display device of Example 3. 図13は、ゲート電極13m-1の上部に配置されたスペーサ40によってゲート電極13m-1とゲート電極13m1に対応する電子放出領域EAから放出される電子の軌道TRm-1,TRmが変化している状態を模式的に示した図である。13, the trajectory of electrons emitted from the electron-emitting region EA corresponding to the gate electrode 13 m1 and the gate electrode 13 m1 by the spacers 40 disposed on the gate electrode 13 m1 TR m1, TR It is the figure which showed the state which m has changed typically. 図14は、実施例4の平面型表示装置の動作を説明するための模式図であって、図の左側は、平面型表示装置のカソード電極11n付近の模式的断面図であり、図の右側は、実施例4の平面型表示装置における線順次駆動時にゲート電極及びカソード電極に印加される電圧を模式的に示した図である。FIG. 14 is a schematic diagram for explaining the operation of the flat display device of Example 4. The left side of the drawing is a schematic cross-sectional view in the vicinity of the cathode electrode 11 n of the flat display device. The right side is a diagram schematically showing voltages applied to the gate electrode and the cathode electrode during line-sequential driving in the flat display device of Example 4. FIG. 図15は、実施例5の平面型表示装置の動作を説明するための模式図であって、図の左側は、平面型表示装置のカソード電極11n付近の模式的断面図であり、図の右側は、実施例5の平面型表示装置における線順次駆動時にゲート電極及びカソード電極に印加される電圧を模式的に示した図である。FIG. 15 is a schematic diagram for explaining the operation of the flat display device of Example 5. The left side of the drawing is a schematic cross-sectional view in the vicinity of the cathode electrode 11 n of the flat display device. The right side is a diagram schematically showing voltages applied to the gate electrode and the cathode electrode during line-sequential driving in the flat display device of Example 5. FIG. 図16は、実施例6の平面型表示装置の動作を説明するための模式図であって、図の左側は、平面型表示装置のカソード電極11n付近の模式的断面図であり、図の右側は、実施例6の平面型表示装置における線順次駆動時にゲート電極及びカソード電極に印加される電圧を模式的に示した図である。FIG. 16 is a schematic diagram for explaining the operation of the flat display device of Example 6. The left side of the drawing is a schematic cross-sectional view in the vicinity of the cathode electrode 11 n of the flat display device. The right side is a diagram schematically showing voltages applied to the gate electrode and the cathode electrode during line-sequential driving in the flat display device of Example 6. FIG. 図17は、実施例7の平面型表示装置の動作を説明するための模式図であって、図の左側は、実施例7の平面型表示装置のカソード電極11n付近の模式的断面図であり、図の右側は、実施例7の平面型表示装置における線順次駆動時にゲート電極及びカソード電極に印加される電圧を模式的に示した図である。FIG. 17 is a schematic diagram for explaining the operation of the flat display device according to the seventh embodiment. The left side of the figure is a schematic cross-sectional view in the vicinity of the cathode electrode 11 n of the flat display device according to the seventh embodiment. The right side of the figure schematically shows voltages applied to the gate electrode and the cathode electrode during line sequential driving in the flat display device of Example 7. 図18は、スピント型電界放出素子を有する平面型表示装置の概念的な一部端面図である。FIG. 18 is a conceptual partial end view of a flat display device having a Spindt type field emission device. 図19は、カソードパネルCP及びアノードパネルAPを分解したときのカソードパネルCPとアノードパネルAPの一部分の模式的な分解斜視図である。FIG. 19 is a schematic exploded perspective view of a part of the cathode panel CP and the anode panel AP when the cathode panel CP and the anode panel AP are disassembled. 図20は、ゲート電極が選択されているときの電子の軌道の詳細を示したものである。FIG. 20 shows the details of the electron trajectory when the gate electrode is selected. 図21は、スペーサが正に帯電したときのスペーサ近傍の電子の軌道を模式的に示した図である。FIG. 21 is a diagram schematically showing the trajectory of electrons in the vicinity of the spacer when the spacer is positively charged.

符号の説明Explanation of symbols

CP・・・カソードパネル、AP・・・アノードパネル、EA・・・電子放出領域、10・・・支持体、11・・・カソード電極、12・・・絶縁層、13・・・ゲート電極、13A・・・幹電極、13B・・・枝電極、14・・・開口部、14A・・・第1開口部、14B・・・第2開口部、15・・・電子放出部、16・・・層間絶縁層、17・・・収束電極、20・・・基板、21・・・隔壁、22,22R,22G,22B・・・蛍光体領域、23・・・光吸収層(ブラックマトリックス)、24・・・アノード電極、25・・・スペーサ保持部、26・・・接合部材、27・・・給電電極、31・・・カソード電極制御回路、32・・・ゲート電極制御回路、33・・・アノード電極制御回路、40・・・スペーサ
CP ... cathode panel, AP ... anode panel, EA ... electron emission region, 10 ... support, 11 ... cathode electrode, 12 ... insulating layer, 13 ... gate electrode, 13A ... stem electrode, 13B ... branch electrode, 14 ... opening, 14A ... first opening, 14B ... second opening, 15 ... electron emission part, 16 ... Interlayer insulating layer, 17 ... convergence electrode, 20 ... substrate, 21 ... partition, 22, 22R, 22G, 22B ... phosphor region, 23 ... light absorption layer (black matrix), 24 ... Anode electrode, 25 ... Spacer holding portion, 26 ... Joint member, 27 ... Power feeding electrode, 31 ... Cathode electrode control circuit, 32 ... Gate electrode control circuit, 33 ...・ Anode electrode control circuit, 40 ・ ・ ・ Spacer

Claims (8)

(a)それぞれが第1の方向に延びる幹電極と、該幹電極の片側から延びる枝電極とから成るM本の第1電極、及び、第1の方向とは異なる第2の方向に延びるN本の第2電極を備え、第1電極を構成する枝電極と第2電極との重複領域には電子放出領域が形成されているカソードパネル、並びに、
(b)蛍光体領域とアノード電極とを備えるアノードパネル、
から成り、第1電極が走査電極として順次選択される線順次駆動方式の平面型表示装置の駆動方法であって、
(A)選択された選択第1電極に印加する電圧をVR_SEL
(B)選択第1電極を構成する枝電極に隣接する隣接第1電極に印加する電圧をVR_PRE
(C)その他の第1電極に印加する電圧をVR_OTH
(D)選択第1電極と隣接第1電極との間に形成される電界によって電子放出領域から放出される電子を所定量偏向させて、電子を蛍光体領域の所定の位置に衝突させるために必要とされる、選択第1電極と隣接第1電極との間の電位差をΔVR_NOR
(E)表示すべき画像に応じて、選択第1電極と第n番目の第2電極との間に与えるべき電位差をΔVCI_n(但し、n=1,2・・・N)、
とするとき、
前記所定の位置を基準として隣接第1電極から離れた蛍光体領域の部分に電子が衝突する場合には、VR_SEL−VR_PRE<ΔVR_NORを満足するように、選択第1電極に電圧VR_SEL、隣接第1電極にVR_PREを印加し、
前記所定の位置を基準として隣接第1電極に近い蛍光体領域の部分に電子が衝突する場合には、VR_SEL−VR_PRE>ΔVR_NORを満足するように、選択第1電極に電圧VR_SEL、隣接第1電極には電圧VR_PREを印加し、
第n番目の第2電極にVR_SEL−ΔVCI_nの値の電圧を印加することを特徴とする平面型表示装置の駆動方法。
(A) M first electrodes each consisting of a stem electrode extending in a first direction, a branch electrode extending from one side of the stem electrode, and N extending in a second direction different from the first direction A cathode panel comprising a second electrode of the book, an electron emission region formed in an overlapping region between the branch electrode and the second electrode constituting the first electrode, and
(B) an anode panel comprising a phosphor region and an anode electrode;
A driving method of a flat-type display device of a line sequential driving method in which the first electrode is sequentially selected as a scanning electrode,
(A) The voltage applied to the selected first selected electrode is V R_SEL ,
(B) The voltage applied to the adjacent first electrode adjacent to the branch electrode constituting the selected first electrode is V R_PRE ,
(C) The voltage applied to the other first electrode is V R_OTH ,
(D) Deflection of electrons emitted from the electron emission region by a predetermined amount by an electric field formed between the selected first electrode and the adjacent first electrode so that the electrons collide with a predetermined position in the phosphor region. ΔV R_NOR , the required potential difference between the selected first electrode and the adjacent first electrode,
(E) Depending on the image to be displayed, the potential difference to be applied between the selected first electrode and the nth second electrode is ΔV CI — n (where n = 1, 2,... N),
And when
When electrons collide with a portion of the phosphor region away from the adjacent first electrode with respect to the predetermined position, the voltage V R_SEL is applied to the selected first electrode so that V R_SEL −V R_PRE <ΔV R_NOR is satisfied. V R_PRE is applied to the adjacent first electrode,
When electrons collide with a portion of the phosphor region close to the adjacent first electrode with reference to the predetermined position, the voltage V R_SEL is applied to the selected first electrode so that V R_SEL −V R_PRE > ΔV R_NOR is satisfied. A voltage V R_PRE is applied to the adjacent first electrode,
A driving method of a flat display device, wherein a voltage having a value of V R — SEL −ΔV CI — n is applied to the n th second electrode.
R_SEL−VR_PRE−ΔVR_NORの値に応じて電圧VR_OTHを変化させることを特徴とする請求項1に記載の平面型表示装置の駆動方法。 2. The driving method of a flat display device according to claim 1, wherein the voltage V R_OTH is changed according to a value of V R_SEL −V R_PRE −ΔV R_NOR . 電圧VR_PREは一定値であることを特徴とする請求項1に記載の平面型表示装置の駆動方法。 2. The flat panel display driving method according to claim 1, wherein the voltage V R_PRE is a constant value. 電圧VR_SELは一定値であることを特徴とする請求項1に記載の平面型表示装置の駆動方法。 2. The flat panel display driving method according to claim 1, wherein the voltage V R_SEL is a constant value. ΔVR_NOR>VR_SEL−VR_OTHであることを特徴とする請求項1に記載の平面型表示装置の駆動方法。 2. The driving method of a flat display device according to claim 1, wherein [Delta] VR_NOR > VR_SEL - VR_OTH . カソードパネルとアノードパネルとの間には、複数の第1電極毎に1本のスペーサが第1の方向に沿って1本の第1電極上に配置されていることを特徴とする請求項1に記載の平面型表示装置の駆動方法。   2. A spacer between the cathode panel and the anode panel is disposed on the first electrode along the first direction for each of the plurality of first electrodes. A driving method of the flat display device according to the above. スペーサの下に位置する第1電極を構成する枝電極と該枝電極に隣接する隣接第1電極を構成する幹電極との間隔は、スペーサの下に位置する第1電極を構成する幹電極と該幹電極に隣接するその他の第1電極を構成する枝電極との間隔よりも広く、スペーサの下に位置する第1電極が選択第1電極である場合に、隣接第1電極にはその他の第1電極に印加する電圧VR_OTHよりも低い値の電圧VR_PREを印加することを特徴とする請求項6に記載の平面型表示装置の駆動方法。 The interval between the branch electrode constituting the first electrode located below the spacer and the trunk electrode constituting the adjacent first electrode adjacent to the branch electrode is determined by the stem electrode constituting the first electrode located below the spacer When the first electrode located below the spacer, which is wider than the branch electrode constituting the other first electrode adjacent to the stem electrode, is the selected first electrode, the adjacent first electrode has other 7. The flat panel display driving method according to claim 6, wherein a voltage V R_PRE having a value lower than the voltage V R_OTH applied to the first electrode is applied. (a)それぞれが第1の方向に延びる幹電極と、該幹電極の片側から延びる枝電極とから成るM本の第1電極、及び、第1の方向とは異なる第2の方向に延びるN本の第2電極を備え、第1電極を構成する枝電極と第2電極との重複領域には電子放出領域が形成されているカソードパネル、並びに、
(b)蛍光体領域とアノード電極とを備えるアノードパネル、
から成り、第1電極が走査電極として順次選択される線順次駆動方式の平面型表示装置であって、
(A)選択された選択第1電極に印加される電圧をVR_SEL
(B)選択第1電極を構成する枝電極に隣接する隣接第1電極に印加される電圧をVR_PRE
(C)その他の第1電極に印加される電圧をVR_OTH
(D)選択第1電極と隣接第1電極との間に形成される電界によって電子放出領域から放出される電子を所定量偏向させて、電子を蛍光体領域の所定の位置に衝突させるために必要とされる、選択第1電極と隣接第1電極との間の電位差をΔVR_NOR
(E)表示すべき画像に応じて、選択第1電極と第n番目の第2電極との間に与えられるべき電位差をΔVCI_n(但し、n=1,2・・・N)、
とするとき、
前記所定の位置を基準として隣接第1電極から離れた蛍光体領域の部分に電子が衝突する場合には、VR_SEL−VR_PRE<ΔVR_NORを満足するように、選択第1電極に電圧VR_SEL、隣接第1電極にVR_PREが印加され、
前記所定の位置を基準として隣接第1電極に近い蛍光体領域の部分に電子が衝突する場合には、VR_SEL−VR_PRE>ΔVR_NORを満足するように、選択第1電極に電圧VR_SEL、隣接第1電極に電圧VR_PREが印加され、
第n番目の第2電極にはVR_SEL−ΔVCI_nの値の電圧が印加されることを特徴とする平面型表示装置。
(A) M first electrodes each consisting of a stem electrode extending in a first direction, a branch electrode extending from one side of the stem electrode, and N extending in a second direction different from the first direction A cathode panel comprising a second electrode of the book, an electron emission region formed in an overlapping region between the branch electrode and the second electrode constituting the first electrode, and
(B) an anode panel comprising a phosphor region and an anode electrode;
A line-sequential drive type flat display device in which the first electrode is sequentially selected as a scanning electrode,
(A) The voltage applied to the selected first selected electrode is V R_SEL ,
(B) The voltage applied to the adjacent first electrode adjacent to the branch electrode constituting the selected first electrode is expressed as V R_PRE ,
(C) The voltage applied to the other first electrode is V R_OTH ,
(D) Deflection of electrons emitted from the electron emission region by a predetermined amount by an electric field formed between the selected first electrode and the adjacent first electrode so that the electrons collide with a predetermined position in the phosphor region. ΔV R_NOR , the required potential difference between the selected first electrode and the adjacent first electrode,
(E) Depending on the image to be displayed, the potential difference to be given between the selected first electrode and the nth second electrode is expressed as ΔV CI — n (where n = 1, 2,... N),
And when
When electrons collide with a portion of the phosphor region away from the adjacent first electrode with respect to the predetermined position, the voltage V R_SEL is applied to the selected first electrode so that V R_SEL −V R_PRE <ΔV R_NOR is satisfied. V R_PRE is applied to the adjacent first electrode,
When electrons collide with a portion of the phosphor region close to the adjacent first electrode with reference to the predetermined position, the voltage V R_SEL is applied to the selected first electrode so that V R_SEL −V R_PRE > ΔV R_NOR is satisfied. The voltage V R_PRE is applied to the adjacent first electrode,
A flat display device, wherein a voltage having a value of V R — SEL −ΔV CI — n is applied to the n th second electrode.
JP2006012466A 2006-01-20 2006-01-20 Flat display device and method of driving the same Pending JP2007193191A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006012466A JP2007193191A (en) 2006-01-20 2006-01-20 Flat display device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006012466A JP2007193191A (en) 2006-01-20 2006-01-20 Flat display device and method of driving the same

Publications (1)

Publication Number Publication Date
JP2007193191A true JP2007193191A (en) 2007-08-02

Family

ID=38448922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006012466A Pending JP2007193191A (en) 2006-01-20 2006-01-20 Flat display device and method of driving the same

Country Status (1)

Country Link
JP (1) JP2007193191A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007279542A (en) * 2006-04-11 2007-10-25 Sony Corp Flat display device and driving method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007279542A (en) * 2006-04-11 2007-10-25 Sony Corp Flat display device and driving method thereof

Similar Documents

Publication Publication Date Title
JP2007311093A (en) Flat display device and spacer
JP5373289B2 (en) Processing method of flat display device
JP5066859B2 (en) Flat panel display
JP5150156B2 (en) Driving method of flat display device
JP2007193190A (en) Method of driving flat display device
JP4910327B2 (en) Cold cathode field emission display and driving method of cold cathode field emission display
JP2008041422A (en) Flat type display apparatus and spacer
JP4844042B2 (en) Flat panel display
JP2007193191A (en) Flat display device and method of driving the same
JP5514421B2 (en) Flat display device and spacer
JP2007279542A (en) Flat display device and driving method thereof
JP5355900B2 (en) Flat panel display
JP5367343B2 (en) Cold cathode field emission display
JP4997202B2 (en) Flat display device and spacer
JP5047817B2 (en) Manufacturing method of spacer
JP4725238B2 (en) Manufacturing method of display device
JP5097572B2 (en) Spacer mounting method and flat panel display manufacturing method
JP4857645B2 (en) Flat panel display
JP5345324B2 (en) Cold cathode field emission display
JP5002950B2 (en) Flat display device, spacer, and manufacturing method thereof
JP4466496B2 (en) Spacer and flat display device
JP4797423B2 (en) Flat panel display
JP2007149410A (en) Flat display device
JP4844041B2 (en) Cathode panel for cold cathode field emission display and cold cathode field emission display
JP2007109543A (en) Method for producing flat display device