JP2007188413A

JP2007188413A - Ｉｃカード

Info

Publication number: JP2007188413A
Application number: JP2006007503A
Authority: JP
Inventors: Shinji Sato; 慎士佐藤; Tadahiro Furukawa; 忠宏古川
Original assignee: Kyodo Printing Co Ltd
Current assignee: Kyodo Printing Co Ltd
Priority date: 2006-01-16
Filing date: 2006-01-16
Publication date: 2007-07-26

Abstract

【課題】通信用に用いるＣＰＵと表示部に表示するためのデータを記憶するメモリと該メモリを起動させるための低消費電力なＣＰＵとを搭載することで表示部にデータを表示する際には、低消費電力なＣＰＵのみを使用することで、内蔵された電池の消耗を抑えることが可能なＩＣカードを提供することを目的とする。
【解決手段】ＩＣカード１００は、表示機能部２００とＩＣカード機能部３００とから構成され、表示機能部２００は、電源２０１、操作部２０２、ＣＰＵ２０３、ＥＥＰＲＯＭ２０４、データ表示部２０５、Ｉ／Ｏ２０６から構成されている。また、ＩＣカード機能部３００は、Ｉ／Ｏ３０１、ＣＰＵ３０２、送受信部３０３、アンテナ３０４、メモリ３０５から構成されている。表示制御部２００は、ＥＥＰＲＯＭ２０４に記憶されているデータを表示制御するものであり、ＩＣカード機能部３００は、リーダ／ライタ装置からデータを送受信するものである。
【選択図】図１

Description

本発明は、ＩＣカードに関し、特に、表示部を備えたＩＣカードに関する。

図２を参照して、従来の表示機能付きＩＣカードの構成を説明する。
ＩＣカード１０は、電源１１と操作部１２、ＣＰＵ１３、Ｉ／Ｏ１４、表示部１５、ＩＣカード機能部２０から構成されている。また、ＩＣカード機能部２０は、情報データの入出力を行うＩ／Ｏ１６とＩＣカード機能部２０全体を制御するＣＰＵ１７、非接触で情報データの送受信を行う送受信部１８、情報データを格納するメモリ１９から構成されている。

まず、ＩＣカード１０は、送受信部１８が情報データを受信し、受信した情報データをメモリ１９へ格納する。表示部１５へメモリ１９に格納された情報データを表示させる場合には、操作部１２のコマンドをＣＰＵ１３が受信し、ＣＰＵ１３がコマンドをＩ／Ｏ１４，１６を介してＣＰＵ１７へ送信する。ＣＰＵ１７は、メモリ１９から情報データを読み出し、情報データをＣＰＵ１７がＩ／Ｏ１６，１４を介してＣＰＵ１３へ送信し、表示部１５へ表示する。

また、特許文献１に開示されている通信端末では、ＩＣカード機能を内蔵した通信端末であって、ＩＣカード機能部が備える送受信部によって受信した情報データをメモリに格納し、格納された情報データをＩＣカード機能部が備えるＣＰＵが読み出し、通信端末側のＣＰＵを起動させ、通信端末が備える表示部に情報データを表示している。
特開２００３−６７６８４号公報

しかしながら、従来の表示機能付きＩＣカードは、メモリに記憶されているデータを表示部へ表示する際に、メモリの制御を行っている高電力を必要とするＣＰＵを起動させる必要があるため、内蔵されている電池の消耗が激しく、ＩＣカードの寿命が短くなってしまうという問題がある。

本発明は、係る問題に鑑みてなされたものであり、通信用のＣＰＵと表示部に表示するためのデータを記憶するメモリと該メモリを起動させるための低消費電力なＣＰＵとを搭載することで、表示部にデータを表示する際には、低消費電力なＣＰＵのみを使用することで、内蔵されている電池の消耗を抑えることが可能なＩＣカードを提供することを目的とする。

上記目的を達成するために、請求項１記載のＩＣカードは、データを送受信するための通信手段と、通信手段によって受信したデータを記憶するための第１の記憶手段と、通信手段と第１の記憶手段とを制御するための第１の制御手段とを備えるＩＣカード機能部と、データを表示する表示手段と、表示手段に表示するためのデータを記憶するための第２の記憶手段と、表示手段と第２の記憶手段とを制御する第２の制御手段とを備える表示機能部とを有し、ＩＣカード機能部と表示機能部との間にはデータを送受信させるための通信手段とを有し、データの授受が可能に接続されていることを特徴とする。

請求項２記載の発明は、請求項１記載のＩＣカードであって、第１の制御手段および第２の制御手段は、集積回路を含むＣＰＵであり、第２の制御手段は、第１の制御手段よりも低いクロック周波数で可動可能なＣＰＵであることを特徴とする

請求項３記載の発明は、請求項１または２記載のＩＣカードであって、第２の制御手段に、通信手段によってデータを受信したか否かを判断する変更フラグ領域を設け、第２の制御手段がデータ表示の信号を受信した際に、変更フラグ領域を読み取り、変更フラグが設定されている場合には、第１の制御手段を通して第１の記憶手段の更新されたデータを読み取って、該更新されたデータを第２の記憶手段に記録するとともに、表示手段に表示し、変更フラグが設定されていない場合には、第２の記憶手段に記憶されたデータを読み取って表示手段に表示することを特徴とする。

本発明によれば、表示部を備えたＩＣカードにおいて、表示部に表示するためのデータを記憶させる記憶部を別に設けることにより、その記憶部にアクセスして、表示部へデータを表示することができるため、消費電力を抑え、電池の消耗を抑えることができる。

次に、図を参照して本発明の実施形態を説明する。
図１は、本実施形態における表示機能付きＩＣカードの構成を示した図である。
ＩＣカード１００は、表示機能部２００とＩＣカード機能部３００とから構成され、表示機能部２００は、電源２０１、操作部２０２、ＣＰＵ２０３、ＥＥＰＲＯＭ２０４、データ表示部２０５、Ｉ／Ｏ２０６から構成されている。また、ＩＣカード機能部３００は、Ｉ／Ｏ３０１、ＣＰＵ３０２、送受信部３０３、アンテナ３０４、メモリ３０５から構成されている。表示機能部２００は、ＥＥＰＲＯＭ２０４に記憶されているデータを表示制御するものであり、ＩＣカード機能部３００は、リーダ／ライタ装置（図示せず）からデータを送受信するものである。

電源２０１は、１次電池、２次電池もしくは太陽電池、キャパシタ等であり、ＣＰＵ２０３を起動させるための電源であり、必要時にＣＰＵ２０３へ電力を供給する。操作部２０２は、データ表示部２０５へ表示するデータの表示をＯＮ，ＯＦＦに切り替えるための表示制御用のボタンやスイッチで構成されている。データ表示部２０５は、液晶表示素子を使用しており、表示部２０５には、金額やポイント、履歴等を表示することができる。

ＣＰＵ２０３は、ＣＰＵ３０２とは異なり、例えば、１ＭＨｚ以下の低クロック周波数で可動するＣＰＵを採用しているため、消費電力を低く抑えることができる。また、ＣＰＵ２０３には、電源２０１、操作部２０２、ＥＥＰＲＯＭ２０４、データ表示部２０５、Ｉ／Ｏが接続されており、それぞれを制御する構成となっている。また、本実施形態では、ＣＰＵ２０３とＥＥＰＲＯＭ２０４とは独立した構成となっているが、ＣＰＵ２０３がＥＥＰＲＯＭ２０４を搭載した構成でもよい。

Ｉ／Ｏ２０６，３０１は、例えば、ＩＳＯ／ＩＥＣ７８１６やＩＳＯ／ＩＥＣ１４４４３やＩＳＯ／ＩＥＣ１５６９３規格に準拠しているものを使用することも可能である。

送受信部３０３は、リーダ／ライタ装置（図示せず）と情報の送受信を行う。メモリは、送受信部３０３が受信した情報データを記憶するためのものである。

次に、動作について説明する。
送受信部３０３が、リーダ／ライタ装置（図示せず）からデータを受信すると、送受信部３０３が備えるアンテナ３０４から電源供給を受けてＣＰＵ３０２が駆動し、ＣＰＵ３０２の制御により、データをメモリ３０５に記憶させるとともに、Ｉ／Ｏ３０１，２０６を介して、ＣＰＵ２０３内に搭載されているＥＥＰＲＯＭ２０４内に、データ更新がされたことを示す変更フラグをたてる。

送受信部３０３が受信したデータをＥＥＰＲＯＭ２０４へ転送した後は、表示機能部２００とＩＣカード機能部３００との電気的な接続を切断する。データ表示部２０５にデータを表示する際、操作部２０２を操作すると、ＣＰＵ２０３が電源２０１からの電力供給を受けてＯＮとなり、ＥＥＰＲＯＭ２０４内の変更フラグが立っている場合、ＣＰＵ３０２にアクセスし、メモリ３０５に記憶されたデータをＥＥＰＲＯＭ２０４に転送し、そのデータを表示部２０５へ送信する。また、変更フラグが立っていない場合には、ＥＥＰＲＯＭ２０４内のデータを書き換えずに表示部２０５へ送信する。また、新たに送受信部３０３がデータを受信した場合には、上記と同様に操作を繰り返す。

ＣＰＵ２０３は、ＥＥＰＲＯＭ２０４内のデータの読み出し、ＣＰＵ３０２へのアクセス、データ表示部２０５へのデータの送信を行う際には、例えば、２ＭＨｚのクロック周波数を用いるが、それ以外の時間は、ＨＡＬＴ状態とするか、１ＭＨｚ以下の周波数で例えば、３０ＫＨｚへクロックダウンすることが望ましい。

また、本発明者が比較のために作成した図２に示すＩＣ、回路の構成の場合、ＣＰＵを常に駆動させておく必要があり電源を切ることができず、常に２μＡ程度消費していた。

しかし、本実施形態では、ＥＥＰＲＯＭ２０４を設けることで、ＥＥＰＲＯＭ２０４にデータを記憶させている。そのため、ＣＰＵ２０３を常に動作させる必要がなく、完全に電源をＯＦＦにすることが可能となる。

また、本実施形態では、メモリとしてＥＥＰＲＯＭ２０４を採用しているが、ＥＥＰＲＯＭに限らず、不揮発性メモリならば選ばない。より低消費電力で書き換え可能回数が多いものが望ましい。

また、ＣＰＵ２０３は、ツインクロック仕様になっており、メインクロックとサブクロックを切り替えることにより低消費電力化を図ることが可能となっている。今回は、メインクロックに約２ＭＨｚ、サブクロックに約３０ＫＨｚの周波数を使用したが、この値は変更可能である。

具体的な数字として、ＣＰＵ３０２にアクセスし、ＥＥＰＲＯＭ２０４にデータを転送する際、４．５ｍＡ程度の電流が流れる。表示機能部２００とＩＣカード機能部３００が電気的に接続しない場合、ＥＥＰＲＯＭ２０４からデータをデータ表示部２０５へ送る際には、１．３ｍＡ程度、表示中は数百μＡに抑えることができる。

本実施形態によれば、送受信部３０３で受信したデータは、メモリ３０５へ記憶させるとともに、表示機能部２００に備えられたＥＥＰＲＯＭ２０４にも記憶される。データがＥＥＰＲＯＭ２０４に記憶されると、表示機能部２００とＩＣカード機能部３００との電気的な接続を遮断する。これにより、データを表示部２０５へ表示する時には、表示機能部２００に備えられているＣＰＵ２０３のみを起動させることで、低消費電力でデータを表示部２０５へ表示することができる。

本実施形態におけるＩＣカードの構成を示した図である。従来のＩＣカードの構成を示した図である。

符号の説明

１００ＩＣカード
２００表示機能部
２０１電源
２０２操作部
２０３、３０２ＣＰＵ
２０４ＥＥＰＲＯＭ
２０５データ表示部
２０６、３０１Ｉ／Ｏ装置
３００ＩＣカード機能部
３０３送受信部
３０４アンテナ
３０５メモリ

Claims

データを送受信するための通信手段と、
前記通信手段によって受信した前記データを記憶するための第１の記憶手段と、
前記通信手段と第１の記憶手段とを制御するための第１の制御手段とを備えるＩＣカード機能部と、
前記データを表示する表示手段と、
前記表示手段に表示するためのデータを記憶するための第２の記憶手段と、
前記表示手段と前記第２の記憶手段とを制御する第２の制御手段とを備える表示機能部とを有し、
前記ＩＣカード機能部と前記表示機能部との間にはデータを送受信させるための通信手段とを有し、
データの授受が可能に接続されていることを特徴とするＩＣカード。
前記第１の制御手段および第２の制御手段は、集積回路を含むＣＰＵであり、第２の制御手段は、第１の制御手段よりも低いクロック周波数で可動可能なＣＰＵであることを特徴とする請求項１または２記載のＩＣカード。
前記第２の制御手段に、
前記通信手段によってデータを受信したか否かを判断する変更フラグ領域を設け、
前記第２の制御手段がデータ表示の信号を受信した際に、前記変更フラグ領域を読み取り、前記変更フラグが設定されている場合には、第１の制御手段を通して第１の記憶手段の更新されたデータを読み取って、該更新されたデータを前記第２の記憶手段に記録するとともに、前記表示手段に表示し、
前記変更フラグが設定されていない場合には、第２の記憶手段に記憶されたデータを読み取って表示手段に表示することを特徴とする請求項１または２記載のＩＣカード。