JP2007184531A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007184531A JP2007184531A JP2006230608A JP2006230608A JP2007184531A JP 2007184531 A JP2007184531 A JP 2007184531A JP 2006230608 A JP2006230608 A JP 2006230608A JP 2006230608 A JP2006230608 A JP 2006230608A JP 2007184531 A JP2007184531 A JP 2007184531A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate
- forming
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010703 silicon Substances 0.000 claims abstract description 31
- 238000009792 diffusion process Methods 0.000 claims abstract description 28
- 239000012535 impurity Substances 0.000 claims description 25
- 239000011229 interlayer Substances 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 12
- 239000010410 layer Substances 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 239000012212 insulator Substances 0.000 abstract description 11
- 238000011109 contamination Methods 0.000 abstract description 4
- 238000001312 dry etching Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000009413 insulation Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 229910004129 HfSiO Inorganic materials 0.000 description 3
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910003855 HfAlO Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- -1 arsenic ions Chemical class 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910015902 Bi 2 O 3 Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 229910007875 ZrAlO Inorganic materials 0.000 description 1
- 229910006501 ZrSiO Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910000416 bismuth oxide Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- TYIXMATWDRGMPF-UHFFFAOYSA-N dibismuth;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Bi+3].[Bi+3] TYIXMATWDRGMPF-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- CMIHHWBVHJVIGI-UHFFFAOYSA-N gadolinium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[Gd+3].[Gd+3] CMIHHWBVHJVIGI-UHFFFAOYSA-N 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- UFQXGXDIJMBKTC-UHFFFAOYSA-N oxostrontium Chemical compound [Sr]=O UFQXGXDIJMBKTC-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- FKTOIHSPIPYAPE-UHFFFAOYSA-N samarium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[Sm+3].[Sm+3] FKTOIHSPIPYAPE-UHFFFAOYSA-N 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- HYXGAEYDKFCVMU-UHFFFAOYSA-N scandium oxide Chemical compound O=[Sc]O[Sc]=O HYXGAEYDKFCVMU-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Weting (AREA)
Abstract
【課題】ゲート電極と基板間の耐圧を十分に確保でき、また製造時にゲート絶縁膜由来の汚染を防止可能な構造を有する半導体装置を提供する。
【解決手段】シリコン基板と、シリコン基板上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、ゲート電極の側面に設けられた第１の側壁絶縁膜と第１の側壁絶縁膜上に設けられた第２の側壁絶縁膜と、ソース・ドレイン拡散領域を有する半導体装置であって、ゲート絶縁膜のゲート長方向の端部が、第１の側壁絶縁膜のゲート電極側面方向の下端部の直下に位置し、第２の側壁絶縁膜が前記ゲート絶縁膜端部を覆っている半導体装置。
【選択図】図１
【解決手段】シリコン基板と、シリコン基板上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、ゲート電極の側面に設けられた第１の側壁絶縁膜と第１の側壁絶縁膜上に設けられた第２の側壁絶縁膜と、ソース・ドレイン拡散領域を有する半導体装置であって、ゲート絶縁膜のゲート長方向の端部が、第１の側壁絶縁膜のゲート電極側面方向の下端部の直下に位置し、第２の側壁絶縁膜が前記ゲート絶縁膜端部を覆っている半導体装置。
【選択図】図１
Description
本発明は、半導体装置及びその製造方法に関し、特に高誘電率材料をゲート絶縁膜に用いたＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型電界効果トランジスタ（ＭＩＳＦＥＴ）を備えた半導体装置およびその製造方法に関する。
近年、半導体集積回路装置に使用されるＭＩＳＦＥＴは、配線（ゲート電極）の微細化に伴い、ゲート絶縁膜の薄膜化が行なわれている。
従来のＭＩＳＦＥＴのゲート絶縁膜は、シリコン基板の熱酸化により得られるシリコン酸化膜や、シリコン酸化膜の窒化により得られるシリコン酸窒化膜が用いられてきた。
しかしながら、これらのシリコン酸化膜やシリコン酸窒化膜のこれ以上の薄膜化は技術的に困難になってきている。
近年、ゲート絶縁膜として、シリコン酸化膜よりも比誘電率の高い高誘電体膜（Ｈｉｇｈ‐ｋ膜）を用いたＭＩＳＦＥＴの開発が行われている。この高誘電体膜を用いることで、シリコン酸化膜と同一の誘電率が得られる膜厚（シリコン酸化膜換算膜厚）であっても物理膜厚を厚くすることができる。
ゲート絶縁膜に高誘電体膜が用いられたＭＩＳＦＥＴの製造方法について、特開２００３−１０１０１４号公報に記載の例を挙げて以下に説明する。
まず、単結晶のｐ型シリコン基板１１の表面に溝を形成し、ＣＶＤ法によりこの溝を埋め込むようにシリコン酸化膜を形成し、余分なシリコン酸化膜を除去して、図４に示すように素子分離領域１２を形成する。
次に、図５に示すように、高誘電体膜であるＺｒＯ2膜１４を形成する（ＺｒＯ2膜の形成方法は後に詳細に述べる）。
次に、図６に示すように、ＺｒＯ2膜１４の上にゲート電極を形成するためのポリシリコン膜１５をＣＶＤ法によって形成する。
次に、図７に示すように、ポリシリコン膜１５上にフォトレジストパターン１６を形成する。
次に、図８に示すように、フォトレジストパターン１６をマスクとして、ポリシリコン膜１５を反応性イオンエッチングによりパターンニングし、第１のゲート電極１５を形成する。
次に、砒素のイオン注入を、例えば加速電圧４０ｋｅＶ、ドーズ量２×１０15ｃｍ-2の条件で行い、活性化熱処理することで、高不純物濃度のｎ＋型ゲート電極１５、ｎ＋型ソース領域１７、ｎ＋型ドレイン領域１８を同時に形成する（図８）。
次に、全面に３００ｎｍのシリコン酸化膜をＣＶＤ法により堆積し、層間絶縁膜１９を形成する。この後、層間絶縁膜１９上にコンタクトホール形成用のフォトレジストパターン（不図示）を形成し、これをマスクとして反応性イオンエッチングにより層間絶縁膜１９にコンタクトホールを形成する。最後に、全面にＡｌ膜をスパッタ法により形成した後、これをパターニングして、ソース電極２０、ドレイン電極２１、および第２のゲート電極２２を形成してｎ型ＭＩＳＦＥＴが完成する（図９）。
一般にＭＩＳＦＥＴは、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）とよばれる構造を有する。このＬＤＤ構造は、例えば、図１０に示すように、最初に低濃度の不純物の導入（第１の拡散層の形成）を行い、次いで、図１１に示すように、ゲート電極１５の側面に側壁絶縁膜２３を形成した後、側壁絶縁膜およびゲート電極をマスクとして高濃度の不純物の導入（第２の拡散層の形成（不図示））を行うことにより形成される。
特開２００３−１０１０１４号公報
従来のＭＩＳＦＥＴの製造方法では、ゲート絶縁膜として高誘電体膜を使用すると、その高誘電体膜が露出した状態で、異方性ドライエッチングあるいは基板の洗浄等が行われる。重金属等の金属を含む高誘電体膜が露出した状態で、異方性ドライエッチングあるいは洗浄等の作業が行われると、基板表面やこれらの作業に使用される装置が金属により汚染される問題が生じる。
ＬＤＤ構造を有するＭＩＳＦＥＴの製造プロセスにおいて、ゲート電極下以外のゲート絶縁膜の除去は、ゲート電極を形成し第１の不純物を導入した後（図１０に示す工程後）、または側壁絶縁膜を形成した後に行なうことが可能である。その際、高誘電体膜は、ドライエッチングによって除去することが困難であるため、ウェットエッチングによって除去する必要がある。
第１の不純物を導入した後（図１０に示す工程後）に、ウェットエッチングにより不要なゲート絶縁膜を除去すると、ゲート電極下のゲート絶縁膜もエッチングされ、ゲートパターンの内側（ゲート長方向）にサイドエッチが生じる。その結果、ゲート電極と基板間の耐圧が著しく劣化する場合がある。
一方、ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）装置のように、１組のＦＥＴの間の拡散層が共有され、ＳＡＣ（セルフ・アライン・コンタクト）構造を有する半導体装置を製造する場合の問題点について、図３を用いて説明する。
図３に示すように、素子分離領域１０２が形成されたシリコン基板１０１に、高誘電体膜からなるゲート絶縁膜１０３を介してゲート電極１０４が形成されている。ＬＤＤ構造を構成する低濃度不純物領域１０５は、ゲート電極１０４をマスクとして不純物を導入してシリコン基板１０１に形成されている。
上部絶縁膜１１５を有するゲート電極１０４の側壁にシリコン窒化膜からなる側壁絶縁膜１１６が形成され、ゲート電極１０４および側壁絶縁膜１１６をマスクとして高濃度不純物領域１０８が形成されている。ゲート電極下以外に形成されていた不要なゲート絶縁膜１０３は、高濃度不純物領域１０８の形成後に、ウェットエッチングにより除去されている。
シリコン基板１０１上に層間絶縁膜１２０が形成され、この層間絶縁膜には、１組のＭＩＳＦＥＴに共有されている拡散層（高濃度不純物領域１０８）に達する開孔１２１が形成されている。この開孔に導電性材料が埋め込まれてコンタクトプラグが形成される。この開孔は、ＳＡＣ構造を形成する場合、拡散層の領域（隣接するゲート電極の側壁絶縁膜間の間隔）よりも広いあるいは同等の開口径を持っているために、開孔内でゲート絶縁膜１０３の端部が露出する。
開孔内でゲート絶縁膜１０３の端部が露出すると、開孔の形成工程や、開孔形成後の洗浄工程、開孔内に導電材料を埋め込む工程等において、これらの工程に使用される装置や層間絶縁膜の表面が、ゲート絶縁膜の高誘電率材料由来の金属により汚染される場合がある。
本発明の目的は、ゲート電極と基板間の耐圧を十分に確保でき、また製造時にゲート絶縁膜由来の汚染を防止可能な構造を有する半導体装置およびその製造方法を提供することにある。
本発明によれば、以下の半導体装置およびその製造方法を提供することができる。
（１）シリコン基板と、
前記シリコン基板上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記ゲート電極の側面に設けられた第１の側壁絶縁膜と、
第１の側壁絶縁膜上に設けられた第２の側壁絶縁膜と、
ソース・ドレイン拡散領域を有する半導体装置であって、
前記ゲート絶縁膜のゲート長方向の端部が、第１の側壁絶縁膜のゲート電極側面方向の下端部の直下に位置し、
第２の側壁絶縁膜が前記ゲート絶縁膜端部を覆っている半導体装置。
前記シリコン基板上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記ゲート電極の側面に設けられた第１の側壁絶縁膜と、
第１の側壁絶縁膜上に設けられた第２の側壁絶縁膜と、
ソース・ドレイン拡散領域を有する半導体装置であって、
前記ゲート絶縁膜のゲート長方向の端部が、第１の側壁絶縁膜のゲート電極側面方向の下端部の直下に位置し、
第２の側壁絶縁膜が前記ゲート絶縁膜端部を覆っている半導体装置。
（２）前記ゲート絶縁膜端部は、第１の側壁絶縁膜の厚み方向の上面に対して内側に位置し、このゲート絶縁膜端部と、前記シリコン基板と、前記第１の側壁絶縁膜下端部とで内壁が構成される窪みが形成され、
第２の側壁絶縁膜は、この窪みを当該第２の側壁絶縁膜で満たすように形成されている上記１項に記載の半導体装置。
第２の側壁絶縁膜は、この窪みを当該第２の側壁絶縁膜で満たすように形成されている上記１項に記載の半導体装置。
（３）層間絶縁膜と、ソース・ドレイン拡散領域に接続するコンタクトプラグをさらに有し、
このコンタクトプラグは、前記層間絶縁膜に第１の側壁絶縁膜が露出するように開孔が形成され、この開孔に導電性材料が埋め込まれて形成されたものである上記１項又は２項に記載の半導体装置。
このコンタクトプラグは、前記層間絶縁膜に第１の側壁絶縁膜が露出するように開孔が形成され、この開孔に導電性材料が埋め込まれて形成されたものである上記１項又は２項に記載の半導体装置。
（４）第１の側壁絶縁膜が窒化シリコンからなり、第２の側壁絶縁膜が酸化シリコンからなる上記１項から３項のいずれかに記載の半導体装置。
（５）前記ゲート絶縁膜が高誘電体膜である上記１項から４項のいずれかに記載の半導体装置。
（６）前記高誘体膜が金属酸化膜あるいは金属酸窒化膜である上記５項に記載の半導体装置。
（７）シリコン基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極をマスクにして不純物をシリコン基板に導入して第１の拡散領域を形成する工程と、
前記ゲート電極の側面に第１の側壁絶縁膜を形成する工程と、
前記ゲート絶縁膜のゲート長方向の端部が、第１の側壁絶縁膜のゲート電極側面方向の下端部の直下に位置するように、等方性エッチングを行う工程と、
前記ゲート絶縁膜端部を覆うように、第１の側壁絶縁膜上に第２の側壁絶縁膜を形成する工程と、
前記ゲート電極、第１の側壁絶縁膜および第２の側壁絶縁膜をマスクにして不純物を導入して、第１の拡散領域より濃度の高い第２の拡散領域を形成する工程を有する半導体装置の製造方法。
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極をマスクにして不純物をシリコン基板に導入して第１の拡散領域を形成する工程と、
前記ゲート電極の側面に第１の側壁絶縁膜を形成する工程と、
前記ゲート絶縁膜のゲート長方向の端部が、第１の側壁絶縁膜のゲート電極側面方向の下端部の直下に位置するように、等方性エッチングを行う工程と、
前記ゲート絶縁膜端部を覆うように、第１の側壁絶縁膜上に第２の側壁絶縁膜を形成する工程と、
前記ゲート電極、第１の側壁絶縁膜および第２の側壁絶縁膜をマスクにして不純物を導入して、第１の拡散領域より濃度の高い第２の拡散領域を形成する工程を有する半導体装置の製造方法。
（８）等方性エッチングを行う前記工程において、エッチング時間により前記ゲート絶縁膜のサイドエッチ量を制御することによって、前記ゲート絶縁膜端部が、第１の側壁絶縁膜の厚み方向の上面に対して内側に位置し、このゲート絶縁膜端部と、前記シリコン基板と、前記第１の側壁絶縁膜下端部とで内壁が構成される窪みを形成し、
第２の側壁絶縁膜を形成する前記の工程において、この窪みを当該第２の側壁絶縁膜で満たすように第２の側壁絶縁膜を形成する、上記７項に記載の半導体装置の製造方法。
第２の側壁絶縁膜を形成する前記の工程において、この窪みを当該第２の側壁絶縁膜で満たすように第２の側壁絶縁膜を形成する、上記７項に記載の半導体装置の製造方法。
（９）ゲート電極を形成する前記工程において、ゲート電極上部に絶縁層を有するゲート電極を形成し、
第２の拡散領域を形成した後に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、第１の側壁絶縁膜が露出するように第２の拡散領域に達する開孔を形成する工程と、
前記開孔に導電性材料を埋め込んでコンタクトプラグを形成する工程をさらに有する上記７項又は８項に記載の半導体装置の製造方法。
第２の拡散領域を形成した後に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、第１の側壁絶縁膜が露出するように第２の拡散領域に達する開孔を形成する工程と、
前記開孔に導電性材料を埋め込んでコンタクトプラグを形成する工程をさらに有する上記７項又は８項に記載の半導体装置の製造方法。
（１０）ゲート電極を形成する前記工程において、ゲート電極上部に絶縁層を有し、同一活性領域内で隣接する複数のゲート電極を形成し、
第２の拡散領域を形成する前記工程において、隣接するゲート電極間に第２の拡散領域を形成し、
第２の拡散領域を形成した後に層間絶縁膜を形成する工程と、
隣接するゲート電極間の間隔より大きい内径を有する開孔を当該ゲート電極間の第２拡散領域に達するように形成する工程と、
前記開孔に導電性材料を埋め込んでコンタクトプラグを形成する工程をさらに有する上記７項又は８項に記載の半導体装置の製造方法。
第２の拡散領域を形成する前記工程において、隣接するゲート電極間に第２の拡散領域を形成し、
第２の拡散領域を形成した後に層間絶縁膜を形成する工程と、
隣接するゲート電極間の間隔より大きい内径を有する開孔を当該ゲート電極間の第２拡散領域に達するように形成する工程と、
前記開孔に導電性材料を埋め込んでコンタクトプラグを形成する工程をさらに有する上記７項又は８項に記載の半導体装置の製造方法。
（１１）第１の側壁絶縁膜が窒化シリコンからなり、第２の側壁絶縁膜が酸化シリコンからなる上記７項から１０項のいずれかに記載の半導体装置の製造方法。
（１２）前記ゲート絶縁膜が高誘電体膜である上記７項から１１項のいずれかに記載の半導体装置の製造方法。
（１３）高誘電体膜が、金属酸化膜あるいは金属酸窒化膜である上記１２項に記載の半導体装置の製造方法。
（１４）前記等方性エッチングはウェットエッチングである上記７項から１３項のいずれかに記載に半導体装置の製造方法。
本発明によれば、ゲート電極と基板間の耐圧を十分に確保でき、また製造時にゲート絶縁膜由来の汚染を防止可能な構造を有する半導体装置およびその製造方法を提供することができる。
本発明の好適な実施形態を図１の模式的工程断面図を用いて詳細に説明する。
まず、素子領域（活性領域）を分離する素子分離領域１０２が形成されているシリコン基板１０１を用意する。
シリコン基板１０１上に、膜厚８ｎｍの高誘電体膜（シリコン酸化膜換算膜厚が２ｎｍ）からなるゲート絶縁膜１０３を形成する。
次に、膜厚１００ｎｍのポリシリコン膜をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。このポリシリコン膜を、通常のリソグラフィ技術とドライエッチング技術によりパターニングしてゲート電極１０４を形成する。ドライエッチングの終点の検出は、ゲート絶縁膜１０３を終点検知層として用いることができる。
このゲート電極をマスクに用いてイオン注入により不純物を導入し、低濃度の浅い不純物領域（低濃度不純物領域）１０５を形成する（図１の（ａ））。
高誘電体膜（以下「Ｈｉｇｈ‐ｋ膜」）の材料としては、酸化シリコン（ＳｉＯ2）の比誘電率より高い比誘電率を持つもの（以下「Ｈｉｇｈ‐ｋ材料」）を用いることができる。
Ｈｉｇｈ‐ｋ材料としては、例えば、ストロンチウム（Ｓｒ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、ガドリニウム（Ｇｄ）、イットリウム（Ｙ）、サマリウム（Ｓｍ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、ランタン（Ｌａ）、バリウム（Ｂａ）、ビスマス（Ｂｉ）から選ばれる少なくとも１種の元素を含む酸化物もしくは窒化物が挙げられる。具体的には、例えば、比誘電率が６程度であるストロンチウム酸化物（ＳｒＯ）、比誘電率が８程度であるアルミニウム酸化物（Ａｌ2Ｏ3）、比誘電率が１０程度であるマグネシウム酸化物（ＭｇＯ）、比誘電率が１４程度であるスカンジウム酸化物（Ｓｃ2Ｏ3）もしくはガドリニウム酸化物（Ｇｄ2Ｏ3）、比誘電率が１６程度であるイットリウム酸化物（Ｙ2Ｏ3）もしくはサマリウム酸化物（Ｓｍ2Ｏ3）、比誘電率が２２程度であるハフニウム酸化物（ＨｆＯ2）もしくはジルコニウム酸化物（ＺｒＯ2）、比誘電率が２５程度であるタンタル酸化物（Ｔａ2Ｏ5）、比誘電率が３５程度であるバリウム酸化物（ＢａＯ）、比誘電率が４０程度であるビスマス酸化物（Ｂｉ2Ｏ3）、ハフニウム・アルミネート（ＨｆＡｌＯ）膜やハフニウム・シリケート（ＨｆＳｉＯ）のような３元系化合物、およびこれらの窒化物が挙げられる。これらの材料からなるＨｉｇｈ‐ｋ膜は、単層または２種以上の膜が積層された複合膜であってもよい。
これらの中でも、ハフニウム酸化物（ＨｆＯ2）やジルコニウム酸化物（ＺｒＯ2）、これらにシリコン（Ｓｉ）やアルミニウム（Ａｌ）を含有する金属酸化物（ＨｆＳｉＯ、ＺｒＳｉＯ、ＨｆＡｌＯ、ＺｒＡｌＯ）あるいはさらに窒素（Ｎ）を含有する金属酸窒化物（ＨｆＳｉＯＮ等）を好適に用いることができる。耐熱性や比誘電率の点から、ＨｆＳｉＯ、ＨｆＳｉＯＮが好ましく、ＨｆＳｉＯＮが特に好ましい。
本実施形態では、Ｈｉｇｈ‐ｋ膜としてＨｆＳｉＯＮ膜を形成する。ＨｆＳｉＯＮ膜は、特開２００５−７９２２３号公報や特開２００４−１６５５５３号公報等に示される通常のＨｆＳｉＯＮ膜を使用することができ、例えば、特開２００５−７９２２３号公報に記載の方法に従って形成することができる。
次に、膜厚１０ｎｍのシリコン窒化膜を堆積し、これを異方性ドライエッチングによりエッチバックし、ゲート電極の側面に膜厚１０ｎｍの第１の側壁絶縁膜１０６を形成する（図１（ｂ））。
次に、基板表面に露出する不要なゲート絶縁膜１０３をウェットエッチングにより除去する。
このウェットエッチングは、フッ酸水溶液（ＨＦ：Ｈ2Ｏ＝１：５００（質量比））を用いて室温で行なうことができる。
このウェットエッチングにおいて、ゲート電極１０４直下のゲート絶縁膜を除去しないように、ウェットエッチングの時間を制御する。
本実施形態の構造では、上記のウェットエッチングにおいてエッチング時間を秒単位で制御し、８００秒でエッチングを終了することにより、ゲート電極１０４直下のゲート絶縁膜を除去しないように、露出部分のゲート絶縁膜を完全に除去することができる。結果、図１（ｃ）に示すように、ゲート絶縁膜１０３のゲート長方向の端部を、第１の側壁絶縁膜１０６の下端部の直下に位置させることができる。ここで、第１の側壁絶縁膜の下端部とは、ゲート電極側面方向（側面の面内方向）における下方（基板側）の端部を意味する。
その後、膜厚５０ｎｍのシリコン酸化膜を堆積し、これを異方性ドライエッチングによりエッチバックし、先に形成したシリコン窒化膜からなる第１の側壁絶縁膜１０６の外側にシリコン酸化膜からなる膜厚５０ｎｍの第２の側壁絶縁膜１０７を形成する（図１（ｃ））。その際、第２の側壁絶縁膜は、ゲート絶縁膜端部に直接に接して覆い、ゲート絶縁膜端部が露出しないように形成される。
次に、ゲート電極ならびに第１及び第２の側壁絶縁膜をマスクに用いてイオン注入により不純物を導入し、高濃度の深い不純物領域（高濃度不純物領域）１０８を形成する（図１（ｄ））。
全面に層間絶縁膜を形成した後、高濃度不純物領域等に達する開孔を形成し、これらの開孔に導電性材料を埋め込み、コンタクトプラグを形成する。これらのプラグに、上層の配線や上層の容量素子の一方の電極を接続する。
ＳＡＣ構造を形成する場合は、ゲート電極を形成する際、ポリシリコン膜上にシリコン窒化膜を形成し、フォトレジストをマスクにシリコン窒化膜をドライエッチングによりパターニングし、次いで、パターニングされたシリコン窒化膜をマスクにポリシリコン膜をドライエッチングによりパターニングすることで、上部にシリコン窒化膜を有するゲート電極を形成することが好ましい。ゲートパターンと重なるようにコンタクトホールが形成され、これに導電性材料が埋め込まれてプラグが形成された場合であっても、ゲート電極上部に設けられたシリコン窒化膜とゲート電極側面に設けられた第１の側壁絶縁膜によって、このプラグとゲート電極を絶縁することができる。
第１の側壁絶縁膜がシリコン窒化膜からなり、第２の側壁絶縁膜がシリコン酸化膜からなる本実施形態において、ゲートパターンと重なるようにコンタクトホールが形成されると、第１の側壁絶縁膜がコンタクトホール内で露出するため、このホール内に導電性材料が埋め込まれて形成されるプラグは第１の側壁絶縁膜と接することになる。コンタクトホールが、同一の活性領域内で隣接するゲート電極間の間隔より大きい内径を有する場合、上記の構造をとりやすくなる。本発明はこのようなＳＡＣ構造を形成する場合でも、ゲート絶縁膜のＨｉｇｈ‐ｋ材料に由来する製造時の汚染を防止することができる。
図２に、ゲート電極下方部の模式的部分断面図を示す。図２（ａ）及び（ｂ）は第１の側壁絶縁膜１０６の形成後、第２の側壁絶縁膜１０７の形成前の状態を示し、図２（ｃ）は第１の側壁絶縁膜１０６及び第２の側壁絶縁膜１０７の形成後の状態を示している。
不要なゲート絶縁膜をウェットエッチングにより除去する工程において、ゲート絶縁膜１０３とシリコン基板１０１との密着度が高いときは、図２（ａ）に示すように、ゲート絶縁膜１０３の上面の端部が第１の側壁絶縁膜１０６の厚み方向の上面と一致する状態でエッチングを終了すると、ゲート絶縁膜の下面側（シリコン基板側）のサイドエッチ量が上面側より少ないため、第１の側壁絶縁膜の厚み方向の上面に対して外側（すなわち、「第１の側壁絶縁膜上面位置（Ａ）」に対して外側）にゲート絶縁膜が残留することが多い。このような状態でコンタクトホールを形成すると、特にＳＡＣ構造を形成する場合は、このコンタクトホール内で上記のゲート絶縁膜残留部が露出する可能性がある。したがって、ゲート絶縁膜の下面側の端部が、第１の側壁絶縁膜上面位置（Ａ）に対して内側にあることが好ましい。
なお、ゲート絶縁膜の端部とはゲート長方向の端部を意味し、第１の側壁絶縁膜の厚み方向とはゲート電極側面に垂直な方向を意味する。第１の側壁絶縁膜上面位置（Ａ）とは、第１の側壁絶縁膜の厚み方向の上面（図２（ｂ）中の右端面）を含む平面（その上面を延在した平面、図２（ｂ）中の点線に相当）とシリコン基板上面とが交差する位置をいう。
図２（ｂ）に、ゲート絶縁膜１０３の端部が、第１の側壁絶縁膜の厚み方向の上面に対して内側（すなわち、第１の側壁絶縁膜上面位置（Ａ）に対して内側）にある場合を模式的に示す。第１の側壁絶縁膜上面に対して窪み１０９が形成されている。この窪みは、ゲート絶縁膜の端部と、第１の側壁絶縁膜のゲート電極側面方向の下端部と、シリコン基板上面とで内壁が形成されている。
ゲート絶縁膜１０３の端部は、第２の側壁絶縁膜１０７が形成された際に（図１（ｃ）に示す工程）、第２の側壁絶縁膜１０７により覆われる。このとき、図２（ｃ）に示すように、窪み１０９が第２の側壁絶縁膜１０７で満たされる。
第１の側壁絶縁膜１０６を形成するシリコン窒化膜の厚み（ゲート電極側面に垂直方向の厚み）をＡ（ｎｍ）とし、最寄りのゲート電極側面の位置を基準位置（０）にしたとき（第１の側壁絶縁膜の形成側を正とする）、ウェットエッチング後のゲート絶縁膜端部の位置（Ｘ）は、Ａ＞Ｘ＞０を満たすことが好ましい。これは、ゲート絶縁膜の端部が、第１の側壁絶縁膜１０６の下端部の直下に位置することで達成することができる。ここで、基準位置（０）とは、ゲート電極側面を含む平面（その側面を延在した平面、図２（ｃ）中の点線に相当）とシリコン基板上面とが交差する位置をいう。
ゲート絶縁膜の端部の位置Ｘは、Ａ未満（Ａ＞Ｘ）であることが好ましい。ＳＡＣ構造を形成する場合、この位置ＸがＡ以上（Ａ≦Ｘ）であると、コンタクトホール内でゲート絶縁膜端部が露出するおそれがある。
層間絶縁膜の形成後に異方性ドライエッチングによりコンタクトホールを形成する工程において、層間絶縁膜の基板に垂直な方向のエッチング速度をＶｖ（ｎｍ／分）、第２の側壁絶縁膜の基板に水平な方向のエッチング速度をＶｈ（ｎｍ／分）、層間絶縁膜の膜厚をＴｇ（ｎｍ）、オーバーエッチングの時間をｋ（分）とすると、第１の側壁絶縁膜１０６の下端部の直下に位置するゲート絶縁膜の端部の位置Ｘは、式１の条件を満たしていることが好ましい。
ゲート絶縁膜の端部は、第１の側壁絶縁膜１０６の下端部の直下にあり、ゲート絶縁膜の端部の位置Ｘが、基準位置（０）より外側にあること（Ｘ＞０）が好ましい。
ＬＤＤ構造の低濃度不純物領域１０５は、不純物活性化のための熱処理により、ゲート電極側に拡散しているので、Ｘ＞０であれば十分な耐圧を確保できる。
一方、Ａ＞Ｘであると、図２（ｂ）に示すように、ゲート絶縁膜の端部が第１の側壁絶縁膜上面位置（Ａ）に対して内側へ後退しているため、ゲート絶縁膜端部を底部とする窪み１０９が形成される。この窪み１０９は、第２の側壁絶縁膜を形成する際にこの絶縁膜で充填される。窪みの深さ（ゲート電極端部の位置（Ｘ）から第１の側壁絶縁膜上面位置（Ａ）までの長さ）はＸ＝０が最も深い位置となることを考慮すると、この窪みに第２の側壁絶縁膜を十分に埋め込むためには、第１の側壁絶縁膜１０６の厚みＡと第２の側壁絶縁膜１０７の厚みＣの関係が、Ａ≦０．３Ｃを満たすことが好ましく、Ａ≦０．２５Ｃを満たすことがより好ましい。
すなわち、第１の側壁絶縁膜１０６の厚みＡに対して、第２の側壁絶縁膜１０７の厚みＣを十分に厚くすることにより、好ましくは厚みＡを厚みＣの３０％以下、より好ましくは２５％以下となるように第２の側壁絶縁膜を形成することにより、ボイドを形成することなく窪み１０９を第２の側壁絶縁膜で満たすことができる。
この窪みが第２の絶縁膜で満たされていると、異方性ドライエッチングによりコンタクトホールを形成する際、第１の側壁絶縁膜がコンタクトホール内に露出する場合であっても、ゲート電極端部はその窪み内の絶縁膜によって覆われているため、ゲート電極端部の露出を防ぐことができる。結果、コンタクトホール形成時や、その形成後の洗浄時、コンタクトホール内への導電性材料の埋め込み時などにおいて、ゲート絶縁膜のＨｉｇｈ‐ｋ材料由来の汚染を防止することができる。
本実施形態では、第１の側壁絶縁膜としてシリコン窒化膜を用いているが、ゲート絶縁膜のエッチング溶液に対し難溶解性であり、かつコンタクトホールの形成工程において層間絶縁膜よりエッチング速度が低く、エッチング選択比の高い膜であれば、シリコン窒化膜以外の他の膜を用いてもよい。
本実施の形態では、ＬＤＤ構造の形成しやすさの点から、第２の側壁絶縁膜としてシリコン酸化膜を用いているが、コンタクトホール形成時におけるゲート電極端部の露出防止をより十分に行う点から、第２の側壁絶縁膜としてシリコン窒化膜を用いてもよい。
１１ ｐ型シリコン基板
１２ 素子分離領域
１４ ＺｒＯ2膜
１５ ポリシリコン膜（ゲート電極）
１６ フォトレジストパターン
１７ ｎ＋型ソース領域
１８ ｎ＋型ドレイン領域
１９ 層間絶縁膜
２０ ソース電極
２１ ドレイン電極
２２ 第２のゲート電極
２３ 側壁絶縁膜
１０１ シリコン基板
１０２ 素子分離領域
１０３ ゲート絶縁膜
１０４ ゲート電極
１０５ 低濃度不純物領域
１０６ 第１の側壁絶縁膜
１０７ 第２の側壁絶縁膜
１０８ 高濃度不純物領域
１０９ 窪み
１１５ 上部絶縁膜
１１６ 側壁絶縁膜
１２０ 層間絶縁膜
１２１ 開孔
１２ 素子分離領域
１４ ＺｒＯ2膜
１５ ポリシリコン膜（ゲート電極）
１６ フォトレジストパターン
１７ ｎ＋型ソース領域
１８ ｎ＋型ドレイン領域
１９ 層間絶縁膜
２０ ソース電極
２１ ドレイン電極
２２ 第２のゲート電極
２３ 側壁絶縁膜
１０１ シリコン基板
１０２ 素子分離領域
１０３ ゲート絶縁膜
１０４ ゲート電極
１０５ 低濃度不純物領域
１０６ 第１の側壁絶縁膜
１０７ 第２の側壁絶縁膜
１０８ 高濃度不純物領域
１０９ 窪み
１１５ 上部絶縁膜
１１６ 側壁絶縁膜
１２０ 層間絶縁膜
１２１ 開孔
Claims (14)
- シリコン基板と、
前記シリコン基板上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記ゲート電極の側面に設けられた第１の側壁絶縁膜と、
第１の側壁絶縁膜上に設けられた第２の側壁絶縁膜と、
ソース・ドレイン拡散領域を有する半導体装置であって、
前記ゲート絶縁膜のゲート長方向の端部が、第１の側壁絶縁膜のゲート電極側面方向の下端部の直下に位置し、
第２の側壁絶縁膜が前記ゲート絶縁膜端部を覆っている半導体装置。 - 前記ゲート絶縁膜端部は、第１の側壁絶縁膜の厚み方向の上面に対して内側に位置し、このゲート絶縁膜端部と、前記シリコン基板と、前記第１の側壁絶縁膜下端部とで内壁が構成される窪みが形成され、
第２の側壁絶縁膜は、この窪みを当該第２の側壁絶縁膜で満たすように形成されている請求項１に記載の半導体装置。 - 層間絶縁膜と、ソース・ドレイン拡散領域に接続するコンタクトプラグをさらに有し、
このコンタクトプラグは、前記層間絶縁膜に第１の側壁絶縁膜が露出するように開孔が形成され、この開孔に導電性材料が埋め込まれて形成されたものである請求項１又は２に記載の半導体装置。 - 第１の側壁絶縁膜が窒化シリコンからなり、第２の側壁絶縁膜が酸化シリコンからなる請求項１から３のいずれかに記載の半導体装置。
- 前記ゲート絶縁膜が高誘電体膜である請求項１から４のいずれかに記載の半導体装置。
- 前記高誘体膜が金属酸化膜あるいは金属酸窒化膜である請求項５に記載の半導体装置。
- シリコン基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極をマスクにして不純物をシリコン基板に導入して第１の拡散領域を形成する工程と、
前記ゲート電極の側面に第１の側壁絶縁膜を形成する工程と、
前記ゲート絶縁膜のゲート長方向の端部が、第１の側壁絶縁膜のゲート電極側面方向の下端部の直下に位置するように、等方性エッチングを行う工程と、
前記ゲート絶縁膜端部を覆うように、第１の側壁絶縁膜上に第２の側壁絶縁膜を形成する工程と、
前記ゲート電極、第１の側壁絶縁膜および第２の側壁絶縁膜をマスクにして不純物を導入して、第１の拡散領域より濃度の高い第２の拡散領域を形成する工程を有する半導体装置の製造方法。 - 等方性エッチングを行う前記工程において、エッチング時間により前記ゲート絶縁膜のサイドエッチ量を制御することによって、前記ゲート絶縁膜端部が、第１の側壁絶縁膜の厚み方向の上面に対して内側に位置し、このゲート絶縁膜端部と、前記シリコン基板と、前記第１の側壁絶縁膜下端部とで内壁が構成される窪みを形成し、
第２の側壁絶縁膜を形成する前記の工程において、この窪みを当該第２の側壁絶縁膜で満たすように第２の側壁絶縁膜を形成する、請求項７に記載の半導体装置の製造方法。 - ゲート電極を形成する前記工程において、ゲート電極上部に絶縁層を有するゲート電極を形成し、
第２の拡散領域を形成した後に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、第１の側壁絶縁膜が露出するように第２の拡散領域に達する開孔を形成する工程と、
前記開孔に導電性材料を埋め込んでコンタクトプラグを形成する工程をさらに有する請求項７又は８に記載の半導体装置の製造方法。 - ゲート電極を形成する前記工程において、ゲート電極上部に絶縁層を有し、同一活性領域内で隣接する複数のゲート電極を形成し、
第２の拡散領域を形成する前記工程において、隣接するゲート電極間に第２の拡散領域を形成し、
第２の拡散領域を形成した後に層間絶縁膜を形成する工程と、
隣接するゲート電極間の間隔より大きい内径を有する開孔を当該ゲート電極間の第２拡散領域に達するように形成する工程と、
前記開孔に導電性材料を埋め込んでコンタクトプラグを形成する工程をさらに有する請求項７又は８に記載の半導体装置の製造方法。 - 第１の側壁絶縁膜が窒化シリコンからなり、第２の側壁絶縁膜が酸化シリコンからなる請求項７から１０のいずれかに記載の半導体装置の製造方法。
- 前記ゲート絶縁膜が高誘電体膜である請求項７から１１のいずれかに記載の半導体装置の製造方法。
- 高誘電体膜が、金属酸化膜あるいは金属酸窒化膜である請求項１２に記載の半導体装置の製造方法。
- 前記等方性エッチングはウェットエッチングである請求項７から１３のいずれかに記載に半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006230608A JP2007184531A (ja) | 2005-12-08 | 2006-08-28 | 半導体装置及びその製造方法 |
| US11/566,628 US20070132040A1 (en) | 2005-12-08 | 2006-12-04 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005354952 | 2005-12-08 | ||
| JP2006230608A JP2007184531A (ja) | 2005-12-08 | 2006-08-28 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007184531A true JP2007184531A (ja) | 2007-07-19 |
Family
ID=38179738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006230608A Pending JP2007184531A (ja) | 2005-12-08 | 2006-08-28 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20070132040A1 (ja) |
| JP (1) | JP2007184531A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011103459A (ja) * | 2009-10-07 | 2011-05-26 | Asm Internatl Nv | Ｐｍｏｓデバイスのゲートスタックのしきい値電圧を調整する方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108573079B (zh) * | 2017-03-09 | 2019-11-19 | 联华电子股份有限公司 | 接触插塞布局的制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004114390A1 (ja) * | 2003-06-20 | 2004-12-29 | Nec Corporation | 半導体装置及びその製造方法 |
-
2006
- 2006-08-28 JP JP2006230608A patent/JP2007184531A/ja active Pending
- 2006-12-04 US US11/566,628 patent/US20070132040A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011103459A (ja) * | 2009-10-07 | 2011-05-26 | Asm Internatl Nv | Ｐｍｏｓデバイスのゲートスタックのしきい値電圧を調整する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070132040A1 (en) | 2007-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102270641B (zh) | 半导体器件 | |
| US20140103404A1 (en) | Replacement gate with an inner dielectric spacer | |
| US7202535B2 (en) | Manufacturing method for an integrated semiconductor structure and corresponding integrated semiconductor structure | |
| JP2009231772A (ja) | 半導体装置の製造方法および半導体装置 | |
| US8237205B2 (en) | Semiconductor device and method for fabricating the same | |
| KR20120074850A (ko) | 반도체 소자의 제조 방법 | |
| US7560356B2 (en) | Fabrication method of trench capacitor | |
| JP2004128316A (ja) | 半導体装置とその製造方法 | |
| JP2010157587A (ja) | 半導体装置及びその製造方法 | |
| JP2005079206A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR101481708B1 (ko) | 리세스 채널 트랜지스터 및 이의 제조방법 | |
| JP2009099815A (ja) | 半導体装置の製造方法 | |
| JP5410398B2 (ja) | 半導体装置 | |
| JP2007184531A (ja) | 半導体装置及びその製造方法 | |
| JP2010129978A (ja) | 半導体装置の製造方法 | |
| JP4589219B2 (ja) | 半導体装置の製造方法 | |
| US20130146954A1 (en) | Method Of Memory Array And Structure Form | |
| JP2008021935A (ja) | 電子デバイス及びその製造方法 | |
| KR20070017787A (ko) | 리세스드 채널 어레이 트랜지스터 및 그 제조 방법 | |
| JP3937894B2 (ja) | 半導体装置 | |
| JP2008258354A (ja) | 半導体装置及びその製造方法 | |
| JP2005093816A (ja) | 半導体装置の製造方法および半導体装置 | |
| WO2011104788A1 (ja) | 半導体装置の製造方法 | |
| US20140042501A1 (en) | Mos transistor and process thereof | |
| JP2013004782A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080514 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081008 |