JP2007180305A - Manufacturing method for semiconductor device - Google Patents
Manufacturing method for semiconductor device Download PDFInfo
- Publication number
- JP2007180305A JP2007180305A JP2005377802A JP2005377802A JP2007180305A JP 2007180305 A JP2007180305 A JP 2007180305A JP 2005377802 A JP2005377802 A JP 2005377802A JP 2005377802 A JP2005377802 A JP 2005377802A JP 2007180305 A JP2007180305 A JP 2007180305A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor chip
- terminal
- semiconductor device
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Abstract
Description
本発明は半導体装置の製造技術に関し、特に多数個取りの基板に搭載された半導体チップのモールド工程後の個片化までの端子保護に適用して有効な技術である。 The present invention relates to a manufacturing technique of a semiconductor device, and is particularly effective when applied to terminal protection of a semiconductor chip mounted on a multi-piece substrate until individualization after a molding process.
以下に説明する技術は、本発明を完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。 The technology described below has been studied by the present inventors in completing the present invention, and the outline thereof is as follows.
半導体装置には、基板の一方の面に半導体チップを搭載し、搭載した半導体チップと基板とをワイヤボンディングで接続し、かかる構成を片面モールドで樹脂封止した構造が知られている。かかる構成の半導体装置では、外部と接続する端子は、半導体チップが搭載された面とは反対側に露出されている。 2. Description of the Related Art A semiconductor device has a structure in which a semiconductor chip is mounted on one surface of a substrate, the mounted semiconductor chip and the substrate are connected by wire bonding, and this configuration is resin-sealed with a single-sided mold. In the semiconductor device having such a configuration, the terminal connected to the outside is exposed on the side opposite to the surface on which the semiconductor chip is mounted.
かかる構成の半導体装置では、露出している端子表面は傷が着きやすく、端子表面に設けたメッキ膜が剥がれる虞がある。メッキ膜の剥がれは、実装時における半田接続の不良の原因となる。また、異物が端子表面に付着する場合もある。かかる異物付着は、当然に実装時の導通不良を来すこととなる。 In the semiconductor device having such a configuration, the exposed terminal surface is easily damaged, and the plating film provided on the terminal surface may be peeled off. Peeling of the plating film causes poor solder connection during mounting. In addition, foreign matter may adhere to the terminal surface. Such adhesion of foreign matter naturally leads to poor conduction during mounting.
実際に、端子を有する基板製品、例えば、SDカード、MMCガード、ミニカード等のカード外形製品、LGA、BGA等の主に裏面にある端子部の傷、異物付着の発生が問題となっている。 Actually, substrate products having terminals, such as card external products such as SD cards, MMC guards, mini cards, etc., scratches on the terminal portions mainly on the back surface of LGA, BGA, etc., and the occurrence of foreign matter are problematic. .
このような露出した端子表面への傷、あるいは異物付着を防ぐ方法としては、例えば、端子を形成した多数個取りの基板裏面側に、端子を含めて裏面全体に保護テープを貼る方法が行われている。これにより、多数個取りの基板への半導体チップのダイボンディング工程、ワイヤボンディング工程での端子表面への傷、異物付着等を避けることができる。 As a method for preventing such scratches on the exposed terminal surface or adhesion of foreign substances, for example, a method of applying a protective tape to the entire back surface including the terminals on the back side of the multi-chip substrate on which the terminals are formed is performed. ing. Thereby, the damage | wound to the terminal surface in the die-bonding process of a semiconductor chip to a multi-piece board | substrate, the wire bonding process, foreign material adhesion, etc. can be avoided.
一方、搬送に際してキャリア治具を使用する場合があるが、かかる場合には、多数個取りの基板の裏面側をキャリア治具に貼り付けている。そのため、結果的に、多数個取りの基板への半導体チップのダイボンディング工程、ワイヤボンディング工程での、端子表面に対する傷、異物付着を防止する効果が得られる。 On the other hand, a carrier jig may be used for conveyance. In such a case, the back side of the multi-piece substrate is attached to the carrier jig. Therefore, as a result, an effect of preventing scratches and foreign matter adhesion to the terminal surface in the die bonding process and the wire bonding process of the semiconductor chip to the multi-piece substrate can be obtained.
また、特許文献1には、BGA(Ball Grid Array)型のパッケージにおいて、樹脂封止したパッケージより高い突起部をモールドに際して形成し、個片化するまでは重ねても端子部には傷や異物付着となる樹脂部との接触を防ぐ構成が開示されている。 Further, in Patent Document 1, in a BGA (Ball Grid Array) type package, a protruding portion higher than that of a resin-sealed package is formed at the time of molding, and even if it is stacked until it is separated into individual pieces, scratches and foreign matter are left on the terminal portion. The structure which prevents the contact with the resin part used as adhesion is disclosed.
特許文献2には、リードフレーム型のパッケージにおいて、樹脂封止に際して、樹脂で接触防止体を構成することが記載されている。かかる接触防止体で、その後にパッケージを重ねても端子面が樹脂部と接触することがなく、端子面への傷、異物付着の防止が図れると記載されている。
ところが、上記端子保護に関してのこれまでの技術においては、以下の課題があることを本発明者は見出した。 However, the present inventor has found that the conventional techniques related to the terminal protection have the following problems.
多数個取りの基板の端子形成側の基板裏面に保護テープを貼って、ダイボンディング工程、ワイヤボンディング工程おける端子保護を行う構成では、ワイヤボンディング工程後は保護テープを除去している。かかる端子保護の構成では、最も端子傷、異物付着が発生する可能性が高いワイヤボンディング工程以降の工程には対応しておらず、モールド工程以降の工程での端子保護を行う点が欠落している。 In a configuration in which a protective tape is applied to the back side of the substrate on the terminal forming side of the multi-piece substrate and terminal protection is performed in the die bonding process and the wire bonding process, the protective tape is removed after the wire bonding process. Such a terminal protection configuration does not correspond to the process after the wire bonding process, which is most likely to cause terminal scratches and foreign matter adhesion, and lacks the point of performing terminal protection in the process after the molding process. Yes.
一方、キャリア治具の使用においては、剛性の不足する多数個取りの基板の剛性補強の意味合いが強いが、かかるキャリア治具使用の場合には、端子形成面側を接着テープでキャリア治具内面に貼り付けて、結果として端子表面側を保護している。しかし、かかる構成でも、キャリア治具を使用する点ではワイヤボンディング工程までしか対応することができない。そのため、モールド工程以降の対応は困難で、上記の如く、最も端子傷、端子異物付着の可能性の高い、モールド工程以降の工程でのかかるトラブル発生に対処することはできない。 On the other hand, when using a carrier jig, the meaning of reinforcing the rigidity of a multi-piece substrate with insufficient rigidity is strong, but when using such a carrier jig, the terminal forming surface side is adhesive tape on the inside of the carrier jig. As a result, the terminal surface side is protected. However, even in such a configuration, only the wire bonding process can be handled in terms of using the carrier jig. Therefore, it is difficult to deal with after the molding process, and as described above, it is impossible to cope with the occurrence of such troubles in the process after the molding process, which has the highest possibility of terminal scratches and terminal foreign matter adhesion.
このように、これまでの端子保護の技術では、ダイボンディング工程、あるいはワイヤボンディング工程までの端子保護しか行えず、モールド工程以降の工程での端子保護は行えなかった。 As described above, in the conventional terminal protection technique, only the terminal protection up to the die bonding process or the wire bonding process can be performed, and the terminal protection in the process after the molding process cannot be performed.
また、モールド工程以降の端子保護という観点からは、特許文献1、2に開示の技術があるが、かかる開示の発明は確かに優れた技術ではあるものの、突起部等の樹脂封止以外の追加構成があるため、個片化に際してはその追加構成を取り除く必要がある。生産効率という面では、容易に首肯し難いものがある。 In addition, from the viewpoint of terminal protection after the molding process, there are techniques disclosed in Patent Documents 1 and 2, but although the disclosed invention is certainly an excellent technique, it is an addition other than resin sealing such as protrusions. Since there is a configuration, it is necessary to remove the additional configuration when singulating. In terms of production efficiency, there are things that are not easily recognized.
本発明の目的は、少なくともモールド工程以降で、半導体チップ搭載面の反対側に形成される端子保護を図る技術を提供することにある。 An object of the present invention is to provide a technique for protecting a terminal formed on the opposite side of a semiconductor chip mounting surface at least after the molding step.
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
すなわち、半導体チップが搭載された多数個取りの基板を、その端子形成面側を相対させて脱着可能に貼り合わせ、その状態でモールド工程迄を終了させることにより、端子表面への傷、異物の付着を抑制する。 In other words, a large number of substrates on which semiconductor chips are mounted are detachably bonded to each other with their terminal forming surfaces facing each other, and in this state, the molding process is completed, so that scratches on the terminal surface and foreign matter can be removed. Suppresses adhesion.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
本発明では、半導体チップが搭載されている多数個取りの基板を、その端子形成面側を相対させて脱着可能に貼り合わせ、その状態でモールド工程迄を終了させることができるので、端子傷、異物付着の可能性が高いモールド工程以降の端子傷等の発生に対処することができる。 In the present invention, the multi-chip substrate on which the semiconductor chip is mounted is detachably bonded with the terminal forming surface side facing, so that the molding process can be completed in that state, It is possible to cope with the occurrence of terminal scratches after the molding process with a high possibility of foreign matter adhesion.
本発明では、半導体チップが搭載されている多数個取りの基板を、その端子形成面側を相対させて脱着可能に貼り合わせ、その状態でモールド工程迄を終了させることができるので、貼り合わせた状態で行う工程処理当りの製品取得数が増え、工程の効率化を図ることができる。 In the present invention, the multi-chip substrate on which the semiconductor chip is mounted is detachably bonded with the terminal formation surface side facing each other, and the molding process can be completed in that state. The number of product acquisitions per process performed in the state increases, and the process efficiency can be improved.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する場合がある。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof may be omitted.
(実施の形態1)
図1は、本発明の半導体装置の製造方法により製造される半導体装置の一実施の形態の全体構成を模式的に示す断面図である。図2は、本発明の半導体装置の製造方法の一実施の形態の工程フロー図である。図3(a)は本発明の一実施の形態の多数個取りの基板を模式的に示す平面図であり、(b)は貼り合わせの構成を示す断面図であり、(c)は剛性補強材を介して貼り合わせた構成を模式的に示す断面図である。図4(a)は本発明の一実施の形態の多数個取りの基板に半導体チップを搭載した様子を模式的に示す平面図であり、(b)はその断面図であり、(c)は剛性補強材を介して貼り合わせた基板を使用した場合の断面図である。図5(a)は本発明の一実施の形態の貼り合わせ状態でモールドする様子を模式的に示す説明図であり、(b)はモールドした様子を示す平面図である。
(Embodiment 1)
FIG. 1 is a cross-sectional view schematically showing an overall configuration of an embodiment of a semiconductor device manufactured by the method for manufacturing a semiconductor device of the present invention. FIG. 2 is a process flow diagram of an embodiment of a method for manufacturing a semiconductor device of the present invention. FIG. 3A is a plan view schematically showing a multi-piece substrate according to an embodiment of the present invention, FIG. 3B is a cross-sectional view showing a configuration of bonding, and FIG. It is sectional drawing which shows typically the structure bonded together through the material. 4A is a plan view schematically showing a state in which a semiconductor chip is mounted on a multi-piece substrate according to an embodiment of the present invention, FIG. 4B is a sectional view thereof, and FIG. It is sectional drawing at the time of using the board | substrate bonded together through the rigid reinforcement material. Fig.5 (a) is explanatory drawing which shows typically a mode that it molds in the bonding state of one embodiment of this invention, (b) is a top view which shows a mode that it molded.
半導体装置10は、図1に示すように、半導体チップ11がダイボンディングにより基板12に搭載され、基板12とはワイヤボンディングにより金線等のワイヤ13で電気的に接続されている。基板12にはその裏面に外部接続用の端子14が設けられ、チップ搭載面側の表面とはスルーホール等で電気的に接続されている。かかる構成が、樹脂15により封止されて、半導体装置10は形成されている。
As shown in FIG. 1, in the
かかる半導体装置10は、例えば、SDカード、MMCカード、ミニカード等のカード外形製品10aに構成されている。かかるカード外形製品10aは、多数個取りの基板12a(図3(a)参照)をオンパック方式(打抜き方式)で個片化することで製造されている。
The
かかるオンパック方式による製造方法は、図2に示すような工程を経て行われる。すなわち、ステップS100で、搭載する半導体チップ11を用意する。半導体チップ11は、例えば、カード外形製品10aに合わせて、半導体ウエハ上に所定のプロセスを経て製造されたものである。かかる半導体チップ11は、多数個取りの基板12aに搭載するに際しては、電気的特性試験等に合格したものが、チップ毎に個片化されてトレイ等に入れられて用意されている。
Such an on-pack manufacturing method is performed through steps as shown in FIG. That is, in step S100, the
ステップS200で、上記構成の半導体チップ11を搭載する多数個取りの基板12aを用意する。多数個取りの基板12aでは、図3(a)に示すように、半導体チップ11を搭載する個々の基板12が、枠内に吊り構造で形成されている。図示に際しては、図を分かり易くするため吊り構造部分は省略している。多数個取りの基板12aの半導体チップ11が搭載される反対側の面、すなわち基板12の裏面には、図3(a)に示すように、端子14が形成されている。
In step S200, a
かかる構成の多数個取りの基板12aは、図3(b)に示すように、相対した基板12aが着脱可能な接着テープ21により、その裏面側が貼り合わされて用意される。裏面側を貼り合わすことにより、裏面側に構成された端子14の表面が保護されることとなる。すなわち、裏面の端子14の表面は接着テープ21により覆われ、かかる接着テープ21を剥がすまでは、その端子14の表面が傷、あるいは異物の付着から保護されている。
As shown in FIG. 3B, the
ステップS200で裏面側が貼り合わされた状態の多数個取りの基板12aに対して、ステップS300で半導体チップ11を搭載する。半導体チップ11は、ダイボンダによりダイボンディングされて、多数個取りの基板12aの個々の基板12上に搭載される。かかる半導体チップ11の搭載に際しては、貼り合わされた多数個取りの基板12aの一方の面に搭載した後に、裏返して他方の面に搭載する手順を経て行えば、これまで使用されていたダイボンダを用いることができる。勿論、両面同時に半導体チップ11を搭載するダイボンダを開発してその装置を使用しても構わない。
In step S300, the
このようにして、多数個取りの基板12aの個々の基板12に搭載された半導体チップ11は、ステップS310で、基板12に対してワイヤ13を用いてワイヤボンディングされる。かかる様子を、図4(a)、(b)に示した。
In this way, the semiconductor chips 11 mounted on the
ステップS310でのワイヤボンディングの後は、ステップS320のモールド工程で樹脂封止をする。すなわち、図5(a)に示すように、ステップS320で金型30のギャビティ31内に、貼り合わせた多数個取りの基板12aに半導体チップ11を搭載してワイヤボンディングした構成のものを入れ、樹脂15(レジン)をゲートからキャビティ31内に流し込んで樹脂封止を行う。モールドした状態を、図5(b)に示した。
After the wire bonding in step S310, resin sealing is performed in the molding process in step S320. That is, as shown in FIG. 5 (a), in step S320, in the
ステップS320で樹脂封止した後、ステップS400で、打ち抜きにより個片化する。打ち抜きは、図6(a)に示すように、例えば、カード外形状に打ち抜けばよい。かかる個片化後に、貼り合わされている基板12同士を、図6(b)に示すように、ステップS410で接着テープ21から剥がして、剥がした半導体装置10はトレイに格納すればよい。
After resin sealing in step S320, in step S400, it is cut into individual pieces by punching. As shown in FIG. 6A, the punching may be performed, for example, in a shape outside the card. After such singulation, the bonded
かかる構成では、個片化された後もトレイに詰める直前まで、基板12の端子14が形成された側は両面の接着テープ21により貼り合わされているので、トレイ詰め直前までの工程での端子14表面への傷、あるいは端子14表面への異物付着を防ぐことができる。
In such a configuration, the side on which the
かかる構成は、これまでのワイヤボンディングまでの端子保護に比べて格段に保護効果が得られる。図7(a)に示す構成は、多数個取りの基板12aの個々の基板12に対して、半導体チップ11が搭載され、その後にワイヤボンディングがなされているこれまでの構成の基板裏面側を示したものである。
Such a configuration provides a much greater protection effect than conventional terminal protection up to wire bonding. The configuration shown in FIG. 7A shows the back side of the substrate in the configuration so far in which the
これまでは、基板裏面側の端子14を保護するために、図7(b)に示すように、基板裏面側に端子14が隠れる程度の片面接着テープ21aを貼っている。しかし、かかる片面接着テープ21aでの保護は、モールド工程前までで、モールド工程では、その片面接着テープ21aを剥がして工程処理を行っていた。そのため、端子14表面の傷、あるいは異物付着の可能性が高いモールド工程以降での端子保護はできなかった。
Up to now, in order to protect the terminal 14 on the back side of the substrate, as shown in FIG. 7B, a single-sided
また、これまでの構成では、図8(a)に示すように、多数個取りの基板12aを金属製のキャリア治具32に搭載し、ダイボンディング、ワイヤボンディング工程での端子保護を結果的に図ることも行われていた。かかる構成では、元々多数個取りの基板12aの剛性が弱いため、その剛性を補強して、搬送及び各種ボンディングに際して、撓まないようにする目的でなされることが多い。
Further, in the configuration so far, as shown in FIG. 8A, a large number of
かかる構成では、端子14が形成されている多数個取りの基板12aの裏面側を、両面接着可能な接着テープ21で、図8(b)に示すように、キャリア治具32内に貼り付け、その状態でダイボンディング、ワイヤボンディングを行っている。かかる構成でも、図7(a)に説明したと場合と同様、モールド工程では接着テープ21を剥がすこととなり、そのため、端子14の表面の傷、異物付着の可能性が高いモールド工程以降の工程での端子保護は行えない。
In such a configuration, the back surface side of the
しかし、本発明の構成では、少なくともモールド工程までは、多数個取りの基板12aの裏面側を貼り合わせているので、端子14表面の傷、異物付着の虞の高いモールド工程でのかかる不良発生の防止が図れる。
However, in the configuration of the present invention, since the back side of the
また、かかる多数個取りの基板12aを貼り合わせた状態で、ダイボンディング、ワイヤボンディング、モールド工程を行うことで、一工程当りの同時着工数が2基板分となり製品取得数が2倍で、その生産効率が倍加向上する。
In addition, by performing die bonding, wire bonding, and molding process in a state where such a large number of
さらに、多数個取りの基板12aの薄膜化が進む中、2枚の多数個取りの基板12を貼り合わせることで、その剛性の確保も図れる。そのため、ダイボンディング工程、ワイヤボンディング工程、モールド工程等に際しての搬送等においても、多数個取りの基板12aの剛性が不足するために生じるトラブルを未然に防止することができる。併せて、多数個取りの基板12aに関わる剛性不足による品質トラブルも解消することができる。
Furthermore, as the
尚、かかる効果は、以下に説明する実施の形態でも同様に得ることができる。 Such an effect can be similarly obtained in the embodiments described below.
(実施の形態2)
本実施の形態では、前記実施の形態1で説明した多数個取りの基板12aの提供に際して、多数個取りの基板12aの剛性が不足している場合には、図3(c)に示すように、金属板22a等の剛性補強材22を間に挟んで両側に接着テープ21を設け、それを介して、多数個取りの基板12aの裏面側を相対して貼り合わせるようにしても構わない。
(Embodiment 2)
In the present embodiment, when providing the
かかる構成を採用すれば、図4(c)、図5(c)に示すように、薄い金属板22a等の剛性補強材22により、基板12aが例えば撓む等の防止が図れ、半導体チップ11のダイボンディング、ワイヤボンディング、その後のモールド等が円滑に行える。
If such a configuration is adopted, as shown in FIGS. 4C and 5C, the rigid reinforcing
かかる金属板22a等の剛性補強材22は、一枚構成にして、接着テープ21に挟んでも構わないし、あるいは、打ち抜き型の磨耗を考慮して、打ち抜き形状に形成しておき、基板12に対応して挟んでも構わない。
The rigid reinforcing
(実施の形態3)
また、上記説明では、貼り合わされている多数個取りの基板12aをステップS400で個片化し、個片化後に貼り合わされている基板12をステップS410で剥がして半導体装置10を製造する場合を説明したが、貼り合わせを剥がしてから個片化する方法でも構わない。すなわち、ステップS320のモールド後に、貼り合わされた多数個取りの基板12aをステップS500のように剥がして、剥がした多数個取りの基板12aに対して、ステップS510で通常の方法により打ち抜きを行い、基板12に個片化しても構わない。
(Embodiment 3)
Further, in the above description, the case where the
かかる場合には、個片化前に剥がすので、個片化まで剥がさない場合に比べて端子14表面の傷、あるいは異物の付着の虞は増えるものの、これまでの方法に比べると、格段に端子14表面の傷、異物付着を防止することができる。 In such a case, since it is peeled off before singulation, there is an increased risk of scratches on the surface of the terminal 14 or adhesion of foreign matter compared to the case where the detachment is not done until singulation. 14 It is possible to prevent scratches on the surface and adhesion of foreign matter.
特に、かかる方法を採用すれば、剥がしてから個片化するために、間に金属板22a等の剛性補強材22を挟むに際して、打ち抜き時の打ち抜き型の磨耗を心配して基板12に合わせた形状の金属板22aを用意する必要はない。かなり厚い金属板22a等の剛性補強材22を、一枚構成で使用することもできる。
In particular, if such a method is employed, when the rigid reinforcing
(実施の形態4)
本実施の形態では、前記実施の形態1とは異なり、端子14が裏面に配列されたLGA、BGA等の構成の半導体装置10を、多数個取りの基板12bをMAP方式で個片化することで製造する場合について説明する。
(Embodiment 4)
In the present embodiment, unlike the first embodiment, the
半導体装置10は、図9(a)に示すように、例えばLGA(Land Grid Array)10b等に構成されている。LGA10bは、半導体チップ11が基板12に搭載され、かかる基板12と半導体チップ11とがワイヤ13によりワイヤボンディングで接続されている。基板12の裏面には、図9(b)に示すように、ランドとしての端子14が形成されている。かかる構成が樹脂15で封止されて、LGA10bが構成されている。
As shown in FIG. 9A, the
かかる構成のLGA10bの製造方法は、例えば、図2に示すような工程を経て行われる。すなわち、ステップS100で、搭載する半導体チップ11を用意する。半導体チップ11は、例えば、半導体ウエハ上に所定のプロセスを経て製造されたもので、多数個取りの基板12bに搭載するに際しては、電気的特性試験等に合格したものが、チップ毎に個片化されてトレイ等に入れられて用意されている。
The manufacturing method of the
ステップS200で、上記構成の半導体チップ11を搭載する多数個取りの基板12bを用意する。多数個取りの基板12bの半導体チップ11が搭載される面と反対側の裏面には、ランドしての端子14が形成されている。
In step S200, a
かかる構成の多数個取りの基板12bは、図3(b)に示すと同様に、着脱可能な接着テープ21により、その裏面側が貼り合わされて用意される。裏面側を貼り合わすことにより、裏面側に構成された端子14の表面は保護されることとなる。すなわち、裏面の端子14の表面は接着テープ21により覆われ、かかる接着テープ21を剥がすまでは、その端子14の表面が保護されることとなる。端子表面の傷、あるいは異物の付着がこれにより防止されている。
As shown in FIG. 3B, the
ステップS200で裏面側が貼り合わされた多数個取りの基板12bに対して、ステップS300で半導体チップ11を搭載する。半導体チップ11は、ダイボンダによりダイボンディングされて、多数個取りの基板12bのダイシングにより個片化される基板12上に搭載される。図10(a)には、ダイシングにより個片化される基板12の領域を破線で例示した。
In step S300, the
かかる半導体チップ11の搭載に際しては、貼り合わされた多数個取りの基板12bの一方の面に搭載した後に、裏返して他方の面に搭載する手順を経て行えば、これまで使用されていたダイボンダを用いることができる。勿論、両面に同時に半導体チップ11を搭載するダイボンダを開発してその装置を使用しても構わない。
When the
このようにして、多数個取りの基板12bの個々の基板12に搭載された半導体チップ11は、ステップS310で、基板12に対してワイヤ13によりワイヤボンディングされる。かかる様子を、図10(b)に示した。
In this way, the semiconductor chips 11 mounted on the
ステップS310でのワイヤボンディングの後は、ステップS320のモールド工程で樹脂封止する。すなわち、図11(a)に示すように、ステップS320で金型30のギャビティ31内に、貼り合わせた多数個取りの基板12bに半導体チップ11を搭載してワイヤボンディングした構成のものを入れ、樹脂15(レジン)をゲートからキャビティ内に流し込んで樹脂封止を行う。図11(b)には、樹脂封止した状態を示す。
After the wire bonding in step S310, resin sealing is performed in the molding process in step S320. That is, as shown in FIG. 11 (a), in step S320, in the
ステップS320で樹脂封止した後、ステップS400で、ダイサによりダイシングして個片化する。ダイシングは、図12(a)に示すように、破線で示すダイシングラインに沿ってダイサでカットすることにより個片化すればよい。かかる個片化後に、ステップS410で貼り合わされている基板12同士を、図12(b)に示すように、接着テープ21から剥がして、剥がされて半導体装置10をそれぞれトレイに格納すればよい。このようにすれば、図12(c)に示すように、基板12の裏面に形成されたアレイ状に並ぶ端子14を保護することができる。尚、説明では、図12(a)の丸で囲んだ部分を個片化する場合について例示した。
After resin sealing in step S320, in step S400, the wafer is diced by a dicer and separated into individual pieces. As shown in FIG. 12 (a), dicing may be performed by cutting into pieces by a dicer along a dicing line indicated by a broken line. After such singulation, the
かかる構成では、トレイに詰める直前まで、基板12の端子14が形成された側は接着テープ21により貼り合わされているので、トレイ詰め直前までの工程での端子14表面への傷、あるいは端子14表面への異物付着を防ぐことができる。
In such a configuration, the side on which the
(実施の形態5)
本実施の形態では、前記実施の形態4で説明したMAP方式を採用して半導体装置10を製造するに際して、多数個取りの基板12bの剛性が不足している場合について述べる。かかる場合には、図13(a)に示すように、金属板22a等の剛性補強材22を間に挟んで両側に接着テープ21を設け、それを介して、多数個取りの基板12aの裏面側を貼り合わせるようにすればよい。
(Embodiment 5)
In the present embodiment, a case where the rigidity of the
かかる構成を採用すれば、図13(b)に示すように、薄い金属板22a等の剛性補強材22により、基板12bが例えば撓む等の防止が図れ、半導体チップ11のダイボンディング、あるいはワイヤボンディング等が円滑に行える。かかる金属板22a等の剛性補強材22は、一枚構成にされて、接着テープ21に挟まれている。
If such a configuration is adopted, as shown in FIG. 13B, the rigid reinforcing
(実施の形態6)
また、前記実施の形態4では、貼り合わされている多数個取りの基板12bをステップS400で個片化し、個片化後に貼り合わされている多数個取りの基板12をステップS410で剥がして半導体装置10を製造する構成を説明した。しかし、貼り合わせを剥がしてから個片化する方法でも構わない。すなわち、ステップS320のモールド後に、貼り合わされた多数個取りの基板12bをステップS500で剥がして、剥がした多数個取りの基板12bに対して、ステップS510で通常の方法によりダイシングして、基板12に個片化しても構わない。
(Embodiment 6)
In the fourth embodiment, the bonded
かかる場合には、個片化前に剥がすので、個片化まで剥がさない場合に比べて端子14表面の傷、あるいは異物の付着の虞は増えるものの、これまでの方法に比べると、格段に端子14表面の傷、異物付着を防止することができる。 In such a case, since it is peeled off before singulation, there is an increased risk of scratches on the surface of the terminal 14 or adhesion of foreign matter compared to the case where the detachment is not done until singulation. 14 It is possible to prevent scratches on the surface and adhesion of foreign matter.
特に、かかる方法を採用すれば、剥がしてから個片化するために、間に金属板22a等の剛性補強材22を挟むに際して、ダイサによるダイシング時のブレードの磨耗を心配する必要はなく、かなり厚い金属板22a等の剛性補強材22を一枚構成にして使用することもできる。
In particular, if this method is adopted, there is no need to worry about blade wear during dicing by a dicer when sandwiching a rigid reinforcing
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
上記説明では、カード外形製品を例に挙げてオンパック方式による製造方法を説明したが、例えば、LGA、BGA等のように端子が裏面に形成されているような半導体装置の製造にも適用できることは言うまでもない。 In the above description, the card outer shape product is taken as an example to describe the manufacturing method by the on-pack method. However, the present invention can also be applied to the manufacture of a semiconductor device in which terminals are formed on the back surface, such as LGA and BGA. Needless to say.
また、MAP方式の製造方法では、LGAを例に挙げて説明したが、例えば、BGA等にも、さらにはLGA、あるいはSDカード、MMCカード、ミニカード等のカード外形製品に対してもMAP方式による製造方法が適用できることは言うまでもない。 Further, in the manufacturing method of the MAP method, the LGA has been described as an example. However, for example, the MAP method is applied to BGA and the like, and also to an LGA, or a card external product such as an SD card, an MMC card, and a mini card. Needless to say, the manufacturing method can be applied.
上記実施の形態の説明では、多数個取りの基板は、ステップS200で裏面側が貼り合わされた状態で当初より提供する場合について説明したが、場合によっては、多数個取りの基板に予め半導体チップをダイボンディングにより搭載した後に、あるいはダイボンディング、ワイヤボンディングがそれぞれ終了した後に、多数個取りの基板の貼り合わせを行い、その後のモールド工程以降の工程を行っても構わない。 In the description of the above embodiment, the case where the multi-chip substrate is provided from the beginning in a state where the back surface side is bonded in step S200 has been described. After mounting by bonding, or after die bonding and wire bonding are completed, a plurality of substrates may be bonded together, and the subsequent steps after the molding step may be performed.
前記実施の形態では、貼り合わせる多数個取りの基板には、同一構成の半導体チップを搭載する場合を示したが、しかし、打ち抜き形状、あるいはダイシングラインが同じ構成のものであれば、貼り合わせる多数個取りの基板の両面のそれぞれに異種の半導体チップを搭載しても一向に構わない。 In the above-described embodiment, the case where a semiconductor chip having the same configuration is mounted on a multi-piece substrate to be bonded is shown. However, if the punching shape or the dicing line has the same configuration, a large number of substrates to be bonded are combined. Even if different types of semiconductor chips are mounted on both sides of the individual substrate, it does not matter.
前記実施の形態では、多数個取りの基板を貼り合わせた構成を例に挙げて説明したが、必ずしも多数個取りの基板でなくても構わない。 In the above-described embodiment, the configuration in which a multi-piece substrate is bonded is described as an example. However, the multi-chip substrate is not necessarily required.
また、前記実施の形態では、多数個取りの基板の端子形成面側を貼り合わせる場合を示したが、端子保護との観点からは、端子部分を貼り合わせようにして、基板全体に接着テープを貼らなくても構わない。 Further, in the above embodiment, the case where the terminal forming surface side of the multi-piece substrate is bonded is shown, but from the viewpoint of terminal protection, the terminal portion is bonded, and the adhesive tape is applied to the entire substrate. You don't have to stick.
さらに、前記実施の形態では、多数個取りの基板の端子形成面側を貼り合わせる構成を示したが、必ずしも端子形成面でなくても、半導体チップが搭載されている反対側の面を貼り合わせるようにして製品取得数をアップして生産効率を向上させる目的に本発明を適用することはできる。 Further, in the above-described embodiment, the configuration in which the terminal formation surface side of the multi-piece substrate is bonded is shown, but the opposite surface on which the semiconductor chip is mounted is bonded even if it is not necessarily the terminal formation surface. Thus, the present invention can be applied for the purpose of increasing the number of products acquired and improving the production efficiency.
本発明は、半導体チップの裏面側に端子が形成された半導体装置の製造分野で有効に利用することができる。 The present invention can be effectively used in the field of manufacturing a semiconductor device in which terminals are formed on the back side of a semiconductor chip.
10 半導体装置
10a カード外形製品
10b LGA
11 半導体チップ
12 基板
12a 基板
13 ワイヤ
14 端子
15 樹脂
21 接着テープ
21a 片面接着テープ
22 剛性補強材
22a 金属板
30 金型
10
DESCRIPTION OF
Claims (5)
前記モールド工程では、複数の半導体チップが搭載された基板を、前記半導体チップの搭載されていない面を脱着可能に貼り合わせた状態でモールドすることを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device having a step of dividing into pieces after a molding step,
In the molding step, a substrate on which a plurality of semiconductor chips are mounted is molded in a state where the surfaces on which the semiconductor chips are not mounted are detachably bonded together.
多数個取りの基板は、前記半導体チップを搭載する側とは反対側の面が、脱着可能に貼り合わせられた状態で、少なくともモールド工程までの工程処理が行われることを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device having a structure in which a semiconductor chip is mounted on an individual substrate,
A multi-chip substrate is a semiconductor device characterized in that at least process steps up to a molding process are performed in a state where a surface opposite to the side on which the semiconductor chip is mounted is detachably bonded. Production method.
多数個取りの基板は、前記半導体チップを搭載する側とは反対側の端子形成面が、脱着可能に貼り合わせられた状態で、少なくともモールド工程までの工程処理が行われることを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device having a structure in which a semiconductor chip is mounted on an individual substrate,
The multi-chip substrate is a semiconductor in which at least process steps up to a molding process are performed in a state in which a terminal forming surface opposite to the side on which the semiconductor chip is mounted is detachably bonded. Device manufacturing method.
多数個取りの基板は、前記半導体チップを搭載する側とは反対側面に形成された端子が、脱着可能に貼り合わせられた状態で、少なくともモールド工程までの工程処理が行われることを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device having a structure in which a semiconductor chip is mounted on an individual substrate,
The multi-chip substrate is characterized in that at least process steps up to a molding process are performed in a state where terminals formed on a side surface opposite to the side on which the semiconductor chip is mounted are detachably bonded. A method for manufacturing a semiconductor device.
多数個取りの基板は、前記半導体チップを搭載する側とは反対側の端子形成面が、前記多数個取りの基板の剛性補強材を介して脱着可能に貼り合わせられた状態で、少なくともモールド工程までの工程処理が行われることを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device having a structure in which a semiconductor chip is mounted on an individual substrate,
The multi-piece substrate has at least a molding step in which a terminal forming surface opposite to the side on which the semiconductor chip is mounted is detachably bonded via a rigid reinforcing material of the multi-piece substrate. The manufacturing method of the semiconductor device characterized by the above-mentioned process processing being performed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005377802A JP2007180305A (en) | 2005-12-28 | 2005-12-28 | Manufacturing method for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005377802A JP2007180305A (en) | 2005-12-28 | 2005-12-28 | Manufacturing method for semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007180305A true JP2007180305A (en) | 2007-07-12 |
Family
ID=38305193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005377802A Pending JP2007180305A (en) | 2005-12-28 | 2005-12-28 | Manufacturing method for semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007180305A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9252521B1 (en) | 2014-08-04 | 2016-02-02 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Short path circuit card |
-
2005
- 2005-12-28 JP JP2005377802A patent/JP2007180305A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9252521B1 (en) | 2014-08-04 | 2016-02-02 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Short path circuit card |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7671451B2 (en) | Semiconductor package having double layer leadframe | |
US9691688B2 (en) | Thin plastic leadless package with exposed metal die paddle | |
US6838315B2 (en) | Semiconductor device manufacturing method wherein electrode members are exposed from a mounting surface of a resin encapsulator | |
US20090039506A1 (en) | Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof | |
TW201626473A (en) | Flat no-leads package with improved contact leads | |
JP2008288400A (en) | Circuit substrate, resin sealed semiconductor device, method of manufacturing resin sealed semiconductor device, tray, and inspection socket | |
JP2007048876A (en) | Manufacturing method for semiconductor device | |
JP2007096196A (en) | Manufacturing method for semiconductor device | |
JP2004023007A (en) | Semiconductor package, lead frame of semiconductor package, manufacturing method of semiconductor package | |
TW200939439A (en) | Lead frame and manufacturing method of circuit device using the lead frame | |
US20160307831A1 (en) | Method of making a qfn package | |
JP2007180305A (en) | Manufacturing method for semiconductor device | |
US20040178483A1 (en) | Method of packaging a quad flat no-lead semiconductor and a quad flat no-lead semiconductor | |
US20070216038A1 (en) | Method for producing semiconductor components | |
US8415206B2 (en) | Integrated circuit packaging system with lead frame etching and method of manufacture thereof | |
JP2001077265A (en) | Manufacture of resin sealed semiconductor device | |
JP4418764B2 (en) | Manufacturing method of resin-encapsulated semiconductor package | |
JP2001077266A (en) | Manufacture of resin sealed semiconductor device | |
JP2001077279A (en) | Lead frame and manufacture of resin-sealed semiconductor device using the same | |
JP2007081232A (en) | Method for manufacturing semiconductor device | |
JP4172111B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
US9214447B2 (en) | Non-leaded type semiconductor package and method of assembling same | |
JP4362902B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
KR102102034B1 (en) | Manufacturing method of qfn semiconductor package | |
JP4033969B2 (en) | Semiconductor package, manufacturing method thereof and wafer carrier |