JP2007180092A - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP2007180092A JP2007180092A JP2005373923A JP2005373923A JP2007180092A JP 2007180092 A JP2007180092 A JP 2007180092A JP 2005373923 A JP2005373923 A JP 2005373923A JP 2005373923 A JP2005373923 A JP 2005373923A JP 2007180092 A JP2007180092 A JP 2007180092A
- Authority
- JP
- Japan
- Prior art keywords
- electrons
- photoelectric conversion
- conversion layer
- imaging device
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】各画素の電荷量に応じた電子で電子数を増加することが可能であるとともに、大型化を抑制することが可能な撮像装置を提供する。
【解決手段】この撮像装置は、p型シリコン基板1と、受光により電子を生成する光電変換層19と、各画素毎に、p型シリコン基板1のn+型不純物領域2bの表面に達するように形成されるとともに、光電変換層19で生成した電子を放出することが可能な圧力に保持された密閉状態の空間部30とを備えている。そして、空間部30に放出された電子をp型シリコン基板1のn+型不純物領域2bに衝突させることにより信号電荷を構成する電子数を増加させる。
【選択図】図1
【解決手段】この撮像装置は、p型シリコン基板1と、受光により電子を生成する光電変換層19と、各画素毎に、p型シリコン基板1のn+型不純物領域2bの表面に達するように形成されるとともに、光電変換層19で生成した電子を放出することが可能な圧力に保持された密閉状態の空間部30とを備えている。そして、空間部30に放出された電子をp型シリコン基板1のn+型不純物領域2bに衝突させることにより信号電荷を構成する電子数を増加させる。
【選択図】図1
Description
本発明は、撮像装置に関し、特に、光電変換層を含む撮像装置に関する。
従来、光電変換層を含む撮像装置が知られている(たとえば、特許文献1参照)。上記特許文献1には、各画素に対応した複数のフォトダイオード部を含む撮像素子と光電変換膜とが同一の真空容器内に一定の距離を隔てて配置された撮像装置が開示されている。また、撮像素子と光電変換膜との間には、高電界が印加されている。そして、光電変換膜で生成した電子を、撮像素子と光電変換膜との間にかけられた高電界によって撮像素子に衝突させ、これによって、光電変換膜で生成した電子より多い数の新たな電子を発生(増倍)させて撮像装置の受光感度を向上させている。
しかしながら、上記特許文献1に開示された撮像装置では、各画素に対応した複数のフォトダイオード部を含む撮像素子と光電変換膜とが一定の距離を隔てて同一の真空容器に配置されているとともに、光電変換膜から放出された電子が同一の真空容器内を移動するので、光電変換膜から放出された電子の軌道がずれた場合には、光電変換膜から放出された電子が本来衝突すべき撮像素子の画素部分には衝突せずに、隣接する画素部分に衝突するという不都合がある。このように、隣接する画素部分に電子が衝突した場合には、各画素の電荷量に応じた電子で電子数を増倍(増加)するのが困難になるという問題点がある。また、各画素に対応した複数のフォトダイオード部を含む撮像素子と光電変換膜とが一定の距離を隔てて真空容器内に配置されているため、真空容器の分だけ撮像装置が大型化するという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、各画素の電荷量に応じた電子で電子数を増加することが可能であるとともに、大型化を抑制することが可能な撮像装置を提供することである。
上記目的を達成するために、この発明の一の局面における撮像装置は、半導体基板と、受光により電子を生成する光電変換層と、各画素毎に、半導体基板の表面に達するように形成されるとともに、光電変換層で生成した電子を放出することが可能な圧力に保持された密閉状態の空間部とを備え、空間部に放出された電子を半導体基板に衝突させることにより信号電荷を構成する電子数を増加させる。
この一の局面による撮像装置では、上記のように、半導体基板の表面に達するように形成するとともに、光電変換層で生成した電子を放出することが可能な圧力に保持された密閉状態の空間部を各画素毎に形成し、空間部に放出された電子を半導体基板に衝突させることによって、各画素毎に別々に設けられた空間部を介して、半導体基板の各画素に対応する部分に電子が衝突されるので、光電変換層で生成された電子が、半導体基板の隣接する画素に対応する部分に衝突するのを防止することができる。これにより、光電変換層で生成した各画素の電荷量に応じた電子数の電子を半導体基板の各画素に対応する部分に衝突させることができる。また、空間部に放出された電子を半導体基板に衝突させることにより信号電荷を構成する電子数を増加させることによって、光電変換層で生成した電子の数が少ない場合でも、半導体基板への衝突により増加した電子により信号電荷を増加させることができるので、信号電荷の増加により撮像装置の受光感度を向上させることができる。また、光電変換層で生成した電子を放出することが可能な空間部を撮像装置内の各画素毎に設けることによって、電子を放出することが可能な真空容器の内部に撮像装置を配置する必要がないので、真空容器などを設けた場合と比べて、装置が大型化するのを抑制することができる。
上記一の局面による撮像装置において、好ましくは、光電変換層に電気的に接続されるとともに、空間部を介して半導体基板に対向するように配置された第1電極部をさらに備え、第1電極部と半導体基板との間には、電界が印加され、電界により、第1電極部から電子を空間部に放出させるとともに加速させた後に半導体基板に衝突させることによって、半導体基板に新たに電子を発生させることにより信号電荷を構成する電子数を増加させる。このように構成すれば、第1電極部と半導体基板との間に印加された電界により、光電変換層で生成した電子を第1電極部から空間部に容易に放出することができるとともに加速させることができるので、加速された電子を半導体基板に衝突させることにより、容易に、信号電荷を構成する電子の数を増加させることができるので、信号電荷の増加により撮像装置の受光感度を容易に向上させることができる。
この場合において、好ましくは、第1電極部は、半導体基板の方向に向かって先端部が尖った形状を有する放電部を含む。このように構成すれば、先端部の尖った形状の放電部により、放電部の先端部に電界を集中させることができるので、容易に、第1電極部の放電部から電子を放出(放電)させることができる。
上記一の局面による撮像装置において、好ましくは、半導体基板と電気的に接続されるとともに、空間部を介して光電変換層に対向するように配置された第2電極部をさらに備え、第2電極部から空間部に電子を放出するとともに、光電変換層に衝突させることによって、光電変換層に新たな電子を発生させる。このように構成すれば、第1電極部から放出されるとともに半導体基板に衝突して増加させた電子を、再び第2電極部から放出させて光電変換層に衝突させることによって、光電変換層の電子を増加させることができるので、これを繰り返すことにより、半導体基板に発生する電子の数をより増加させることができる。このため、半導体基板に発生する電子の数を増加させることによって、信号電荷量もより増加させることができるので、信号電荷量の増加により撮像装置の受光感度をより向上させることができる。
上記一の局面による撮像装置において、好ましくは、光電変換層は、空間部が形成される領域の上方に設けられている。このように構成すれば、半導体基板の表面上に、空間部に隣接するように光電変換層を形成する場合に比べて、各画素の平面積を小さくすることができるので、各画素毎に空間部を設けたとしても、各画素が大きくなるのを抑制することができる。これによっても、撮像装置が大型化するのを抑制することができる。
上記一の局面による撮像装置において、好ましくは、半導体基板の表面に形成され、信号電荷を読み出すための第1トランジスタと、半導体基板の表面に形成され、光電変換層で発生した電荷を除去するための第2トランジスタとをさらに備える。このように構成すれば、第1トランジスタにより、容易に、信号電荷を読み出すことができるとともに、第2トランジスタにより、容易に、光電変換層で発生した電荷を除去してリセットすることができる。
以下、本発明の実施形態を図面に基づいて説明する。
(第1実施形態)
図1は、本発明の第1実施形態による撮像装置の1画素分の構造を説明するための断面図である。図2は、図1に示した第1実施形態による撮像装置の1画素分の平面図である。まず、図1および図2を参照して、本発明の第1実施形態による撮像装置の構造について説明する。
図1は、本発明の第1実施形態による撮像装置の1画素分の構造を説明するための断面図である。図2は、図1に示した第1実施形態による撮像装置の1画素分の平面図である。まず、図1および図2を参照して、本発明の第1実施形態による撮像装置の構造について説明する。
この第1実施形態による撮像装置では、図1に示すように、p型シリコン基板1の表面の所定領域に、チャネル領域2aを挟むように、所定の間隔を隔ててn+型不純物領域2bおよび2cが形成されている。また、n+型不純物領域2bは、約1μmの深さを有しているとともに、n+型不純物領域2cは、約0.1μm〜約0.2μmの深さを有している。また、チャネル領域2a上には、それぞれ、ゲート絶縁膜3を介して、ゲート電極4が形成されている。このn+型不純物領域2bおよび2cと、ゲート絶縁膜3と、ゲート電極4とによって、信号電荷を読み出すための読出トランジスタ5が形成されている。また、p型シリコン基板1の表面のn+型不純物領域2bから所定の間隔を隔てた領域には、p型ウェル領域6が形成されている。p型ウェル領域6の表面には、チャネル領域7aを挟むように、約0.1μm〜約0.2μmの深さを有するn+型不純物領域7bおよび7cが形成されている。また、チャネル領域7a上には、ゲート絶縁膜8を介して、ゲート電極9が形成されている。このn+型不純物領域7bおよび7cと、ゲート絶縁膜8と、ゲート電極9とによって、後述する光電変換層19で発生した電荷を除去するためのリセットトランジスタ10が形成されている。なお、p型シリコン基板1は、本発明の「半導体基板」の一例であるとともに、読出トランジスタ5およびリセットトランジスタ10は、それぞれ、本発明の「第1トランジスタ」および「第2トランジスタ」の一例である。
また、p型シリコン基板1の上面上には、ゲート電極4および9を覆うように、層間絶縁膜11が形成されている。また、層間絶縁膜11のn+型不純物領域2c、7bおよび7cに対応する領域には、それぞれ、コンタクトホール11a、11bおよび11cが形成されている。コンタクトホール11a内には、n+型不純物領域2cに電気的に接続するように、タングステンなどからなるプラグ12が埋め込まれている。また、層間絶縁膜11上には、プラグ12に電気的に接続するように配線層13が形成されている。また、コンタクトホール11b内には、n+型不純物領域7bに電気的に接続するように、タングステンなどからなるプラグ14が埋め込まれている。また、層間絶縁膜11上には、プラグ14に電気的に接続するように、配線層15が形成されている。また、層間絶縁膜11上には、配線層13および15を覆うように、SiO2からなる層間絶縁膜16が形成されている。また、層間絶縁膜16には、コンタクトホール11bとつながるコンタクトホール16aが形成されている。また、層間絶縁膜16上には、コンタクトホール16aとつながるコンタクトホール17aを有するSiO2からなる層間絶縁膜17が形成されている。SiO2からなる層間絶縁膜11、16および17は、約2μmの合計厚みを有するように形成されている。コンタクトホール11c、16aおよび17aには、n+型不純物領域7cに電気的に接続されるタングステンなどからなるプラグ18が埋め込まれている。
ここで、第1実施形態では、図1および図2に示すように、層間絶縁膜11、16および17に、p型シリコン基板1の表面のn+型不純物領域2bに達する密閉状態の空間部30が形成されている。この空間部30は、撮像装置の1画素毎に、約2μmの直径を有するように形成されている。また、空間部30の内部は、約333Paの真空度を有している。また、第1実施形態では、図1に示すように、層間絶縁膜17の上面上であるとともに、読出トランジスタ5およびリセットトランジスタ10が形成される領域、および、空間部30が形成される領域の上方には、光電変換層19が設けられている。また、光電変換層19は、p型シリコン基板1と約2μmの距離を隔てて配置されている。
この光電変換層19は、層間絶縁膜17側から、約0.1nm〜約0.2nmの厚みを有するn+型非晶質シリコン層19a、約0.3nm〜約1.6nmの厚みを有するi型非晶質シリコン層19bおよび約0.1nm〜約0.2nmの厚みを有するp+型非晶質シリコン層19cが積層されることによって構成されている。また、光電変換層19は、入射された光を光電変換して、電子を生成する機能を有している。また、光電変換層19のn+型非晶質シリコン層19aには、タングステンなどからなるプラグ18が電気的に接続されている。
また、本実施形態では、空間部30内に露出する光電変換層19のn+型非晶質シリコン層19aの下面には、タングステンからなる電極部20が埋め込まれるように形成されている。すなわち、電極部20は、n+型非晶質シリコン層19aによって保持されている。この電極部20のn+型不純物領域2bに対向する部分には、p型シリコン基板1のn+型不純物領域2bの方向に向かって先端部が尖った形状を有する放電部20aが設けられている。なお、電極部20は、本発明の「第1電極部」の一例である。
また、図1および図2に示すように、光電変換層19の空間部30に対応する領域の一部には、後述する製造プロセスの際に空間部30に埋め込まれたPSG膜32などをエッチングすることにより除去するための孔部21が設けられている。また、孔部21の内部の所定部分まで埋め込まれるとともに、p+型非晶質シリコン層19cの上面上の一部に延びるように、CVD法によるSiO2膜22が形成されている。このように、孔部21の内部をSiO2膜22で埋め込むことにより、空間部30内の真空度が保持されている。
また、光電変換層19のp+型非晶質シリコン層19cの上面上およびSiO2膜22上には、約200nmの厚みを有するITO(Indium Tin Oxide)膜からなる透明電極23が形成されている。そして、透明電極23と光電変換層19のn+型非晶質シリコン層19aとの間には、約1V〜約2Vの電圧V1が印加されている。また、光電変換層19のn+型非晶質シリコン層19aとp型シリコン基板1のn+型不純物領域2bとの間には、約5V〜約20Vの電圧V2が印加されている。この電圧V2により、空間部30内は、電子を電極部20の放電部20aからp型シリコン基板1に向かって加速させる電界が印加された状態となっている。
次に、図1を参照して、第1実施形態による撮像装置の動作について説明する。まず、透明電極23を介して、光電変換層19に光が入射すると、光電変換層19によって電子およびホールが生成される。生成された電子は、透明電極23とn+型非晶質シリコン層19aとの間に印加された電圧V1により、n+型非晶質シリコン層19a側に集められる。集められた電子は、n+型非晶質シリコン層19aとp型シリコン基板1のn+型不純物領域2bとの間に印加された電圧V2によって、電極部20の放電部20aから空間部30内に放出されるとともに、電圧V2による電界により加速される。そして、空間部30内の電界によって加速された電子は、p型シリコン基板1のn+型不純物領域2bのシリコン原子に衝突し、衝突時のエネルギによって、電子とホールとが発生される。これにより、放出された電子とは別に複数の新たな電子がp型シリコン基板1のn+型不純物領域2bに生成されて電子が増倍(増加)される。増倍された電子は、読出トランジスタ5をオン状態にすることによって、プラグ12および配線層13を介して、信号電荷として取り出される。一方、電極部20の放電部20aからの放電後に、光電変換層19のn+型非晶質シリコン層19aに電子が残存している場合には、その残存した電子は、リセットトランジスタ10をオン状態にすることによって、プラグ18、プラグ14および配線層15を介して除去される。
第1実施形態では、上記のように、p型シリコン基板1のn+型不純物領域2bの表面に達するように形成するとともに、光電変換層19で生成した電子を放出することが可能な空間部30を各画素毎に形成し、空間部30に放出された電子をp型シリコン基板1のn+型不純物領域2bに衝突させることによって、各画素毎に別々に設けられた空間部30を介して、p型シリコン基板1のn+型不純物領域2bの各画素に対応する部分に電子が衝突されるので、光電変換層19で生成された電子が、p型シリコン基板1の隣接する画素に対応する部分に衝突するのを防止することができる。これにより、光電変換層19で生成した各画素の電荷量に応じた電子数の電子をp型シリコン基板1のn+型不純物領域2bの各画素に対応する部分に衝突させることができる。
また、第1実施形態では、空間部30に放出された電子をp型シリコン基板1のn+型不純物領域2bに衝突させることにより信号電荷を構成する電子数を増加させることによって、光電変換層19で生成した電子の数が少ない場合でも、p型シリコン基板1のn+型不純物領域2bへの衝突により増加した電子により信号電荷を増加させることができるので、信号電荷の増加により撮像装置の受光感度を向上させることができる。
また、第1実施形態では、各画素毎に、光電変換層19で生成した電子を放出することが可能な空間部30を撮像装置内の各画素毎に設けることによって、電子を放出することが可能な真空容器の内部に撮像装置を配置する必要がないので、真空容器などを設けた場合と比べて、装置が大型化するのを抑制することができる。
また、第1実施形態では、電極部20とp型シリコン基板1のn+型不純物領域2bとの間に印加した電界により、電極部20から空間部30に放出された電子を加速させた後にp型シリコン基板1のn+型不純物領域2bに衝突させることによって、p型シリコン基板1のn+型不純物領域2bに新たに電子を発生させることにより信号電荷を構成する電子数を増加させることによって、光電変換層19で生成した電子を電極部20の放電部20aから空間部30に容易に放出することができるとともに加速することができるので、加速された電子をp型シリコン基板1のn+型不純物領域2bに衝突させることにより、容易に、信号電荷を構成する電子の数を増加させることができる。その結果、信号電荷の増加により撮像装置の受光感度を容易に向上させることができる。
また、第1実施形態では、電極部20を、p型シリコン基板1のn+型不純物領域2bの方向に向かって先端部が尖った形状を有する放電部20aを含むように構成することによって、放電部20aの先端部に電界を集中させることができるので、容易に電極部20の放電部20aから電子を放出(放電)させることができる。
また、第1実施形態では、光電変換層19を、空間部30が形成される領域の上方に設けることによって、p型シリコン基板1の表面上に空間部30に隣接するように光電変換層を形成する場合に比べて、各画素の平面積を小さくすることができるので、各画素毎に空間部30を設けたとしても、各画素が大きくなるのを抑制することができる。これによっても、撮像装置が大型化するのを抑制することができる。
また、第1実施形態では、p型シリコン基板1の表面上に、信号電荷を読み出すための読出トランジスタ5と、光電変換層19で発生した電荷を除去するためのリセットトランジスタ10とを備えることによって、読出トランジスタ5により、容易に、信号電荷を読み出すことができるとともに、リセットトランジスタ10により、容易に、光電変換層19で発生した電荷を除去してリセットすることができる。
図3〜図13は、第1実施形態による撮像装置の製造方法を説明するための断面図である。図1および図3〜図13を参照して、第1実施形態による撮像装置の製造方法について説明する。
まず、図3に示すように、p型シリコン基板1の表面のリセットトランジスタ10が形成される領域に、p型の不純物をイオン注入することにより、p型ウェル領域6を形成する。そして、p型シリコン基板1の表面の読出トランジスタ5およびリセットトランジスタ10が形成される領域に、それぞれ、ゲート絶縁膜3および8を介して、ゲート電極4および9を形成する。この後、ゲート電極4および9をマスクとして、n型の不純物をp型シリコン基板1にイオン注入することによって、n+型不純物領域2b、2c、7bおよび7cを形成する。この際、n+型不純物領域2bの深さは、約1μmになるように形成する。これにより、電極部20の放電部20aから放出された電子がn+型不純物領域2bに衝突した場合でも、放出された電子が、n+型不純物領域2bを越えるのを抑制することが可能となる。また、n+型不純物領域2c、7bおよび7cの深さは、約0.1μm〜約02μmになるように形成する。このようにして、n+型不純物領域2b、2c、ゲート絶縁膜3およびゲート電極4からなる読出トランジスタ5と、n+型不純物領域7b、7c、ゲート絶縁膜8およびゲート電極9からなるリセットトランジスタ10とが形成される。
次に、CVD法を用いて、p型シリコン基板1上および読出トランジスタ5およびリセットトランジスタ10上にSiO2膜からなる層間絶縁膜11を形成する。その後、ドライエッチング法により、層間絶縁膜11のn+型不純物領域2cおよび7bに対応する領域に、それぞれ、n+型不純物領域2cおよび7bの表面に達するコンタクトホール11aおよび11bを形成する。そのコンタクトホール11aおよび11b内を埋め込むように、タングステンからなるプラグ12および14をそれぞれ形成する。
次に、層間絶縁膜11上に、プラグ12および14と電気的に接続するように、配線層13および15を形成する。この後、CVD法を用いて、層間絶縁膜11、配線層13および15を覆うように、SiO2膜からなる層間絶縁膜16を形成する。
次に、図4に示すように、層間絶縁膜16上の所定領域にレジスト31を形成した後、そのレジスト31をマスクとして、層間絶縁膜16および11をドライエッチングすることによって、p型シリコン基板1のn+型不純物領域2bの表面に達するように、約1μm〜約10μmの直径を有するコンタクトホール30aを形成する。この後、レジスト31を除去する。
次に、図5に示すように、コンタクトホール30a内にPSG(Phospho Silicate Glass)膜32を形成する。そして、CMP(Chemical Mechanical Polishing)法を用いて平坦化を行った後、PSG膜32の上部を選択的に凹ませることにより、図6に示すような形状が得られる。これにより、層間絶縁膜16とPSG膜32との間に段差部33が形成される。
次に、図7に示すように、PSG膜32の上面上、および、層間絶縁膜16の上面上に、CVD法を用いて、SiO2膜からなる層間絶縁膜17を形成する。なお、層間絶縁膜11、16および17の合計厚みが、約2μmになるように、層間絶縁膜11、16および17の厚みを調整する。また、層間絶縁膜17が、段差部33を覆うように形成されることによって、層間絶縁膜17の上面の中央部には、窪み部17bが形成される。
この後、層間絶縁膜17、16および11をドライエッチングすることにより、n+型不純物領域7cの表面に達するコンタクトホール17a、16aおよび11cを形成する。そして、そのコンタクトホール17a、16aおよび11c内にタングステンからなるプラグ18を埋め込む。また、層間絶縁膜17を覆うように、タングステン層20bを形成する。その後、タングステン層20bの上面上の窪み部17bに対応する領域にレジスト34を形成する。そして、レジスト34をマスクとして、エッチングにより、タングステン層20bをパターニングする。これにより、図8に示すように、コンタクトホール30aの上方にタングステンからなる電極部20が形成される。また、電極部20には、層間絶縁膜17の窪み部17bによって、先端部が尖った形状を有する放電部20aが形成される。この後、レジスト34を除去する。
続いて、図9に示すように、層間絶縁膜17の上面上、および、電極部20の上面上に、プラズマCVD法を用いて、約0.1μm〜約0.2μmの厚みを有するn+型非晶質シリコン層19aを成長させる。次に、n+型非晶質シリコン層19aの上面上に、プラズマCVD法を用いて、約0.3μm〜約1.6μmの厚みを有する実質的に真性のi型非晶質シリコン層19bを成長させる。そして、i型非晶質シリコン層19bの上面上に、プラズマCVD法を用いて、約0.1μm〜約0.2μmの厚みを有するp+型非晶質シリコン層19cを成長させる。
次に、図10に示すように、ドライエッチング法を用いて、p+型非晶質シリコン層19cの上面からPSG膜32に達するように、孔部21を形成する。そして、減圧雰囲気下で、孔部21からフッ酸(HF)ガスを導入することにより、図11に示すように、PSG膜32および層間絶縁膜16および17の一部を選択的にエッチングして、空間部30を形成する。
次に、CVD装置(図示せず)内に、図11に示した形状の撮像装置を挿入した後、CVD装置内を約333Paに減圧することにより、撮像装置に形成した空間部30内を約333Paの真空度にする。この状態で、CVD法を用いて、図12に示すように、フッ酸ガスを導入するために設けた孔部21を埋め込むようにSiO2膜22を形成して、孔部21をSiO2膜22により塞ぐ。
その後、図13に示すように、SiO2膜22をパターニングした後、p+型非晶質シリコン層19cの上面上およびSiO2膜22の上面上に、マグネトロンスパッタ法を用いて、約200nmの厚みを有するITO膜からなる透明電極23を形成する。
最後に、図1に示したように、透明電極23とn+型非晶質シリコン層19aとを配線して、約1V〜約2Vの電圧V1を印加するとともに、n+型非晶質シリコン層19aとp型シリコン基板1のn+型不純物領域2bとを配線して、約5V〜約20Vの電圧V2を印加する。このようにして、図1に示した第1実施形態による撮像装置が形成される。
(第2実施形態)
図14は、本発明の第2実施形態による撮像装置の構造を説明するための断面図である。次に、図14を参照して、本発明の第2実施形態による撮像装置の構造について説明する。
図14は、本発明の第2実施形態による撮像装置の構造を説明するための断面図である。次に、図14を参照して、本発明の第2実施形態による撮像装置の構造について説明する。
この第2実施形態による撮像装置では、図14に示すように、上記第1実施形態と異なり、p型シリコン基板1のn+型不純物領域2bにも、電極部40が形成されている。この電極部40のn+型非晶質シリコン層19aに対応する部分には、光電変換層19のn+型非晶質シリコン層19aの方向に向かって先端部が尖った形状を有する放電部40aが設けられている。なお、電極部40は、本発明の「第2電極部」の一例である。また、光電変換層19のn+型非晶質シリコン層19aとp型シリコン基板1のn+型不純物領域2bとの間には、切り替えスイッチ50を介して、約5V〜約20Vの電圧V2と、電圧V2と同じ電圧であるとともに電圧V2と逆方向の電圧V3(約5V〜約20V)とが、切り替え可能に印加されている。なお、第2実施形態による撮像装置のその他の構造は、上記第1実施形態による撮像装置と同様である。
次に、図14を参照して、第2実施形態による撮像装置の動作について説明する。第2実施形態による撮像装置では、上記第1実施形態と同様に、光電変換層19に光が入射すると、光電変換層19によって電子およびホールが生成される。生成された電子は、透明電極23とn+型非晶質シリコン層19aとの間に印加された電圧V1により、n+型非晶質シリコン層19a側に集められる。集められた電子は、n+型非晶質シリコン層19aとp型シリコン基板1のn+型不純物領域2bとの間に印加された電圧V2によって、電極部20の放電部20aから空間部30内に放出され、電圧V2によって印加された電界により加速される。そして、空間部30内の電界によって加速された電子は、p型シリコン基板1のn+型不純物領域2bのシリコン原子に衝突し、衝突時のエネルギによって、電子とホールとが発生される。これにより、放出された電子とは別に複数の新たな電子がp型シリコン基板1のn+型不純物領域2bに生成されて電子が増倍される。
次に、切り替えスイッチ50によって電圧を切り替えることにより、n+型非晶質シリコン層19aとp型シリコン基板1のn+型不純物領域2bとの間に、電圧V2とは逆方向の電圧V3が印加される。そして、電子衝突により増加されたn+型不純物領域2b内の電子が、電極部40の放電部40aから再び空間部30に放出される。電極部40の放電部40aから空間部30に放出された電子は、電圧V3による電界によって加速されて、n+型非晶質シリコン層19aに衝突する。この衝突時のエネルギによって、n+型非晶質シリコン層19aに電子とホールとが発生されるので、電極部40の放電部40aから放出された電子とは別に複数の新たな電子がn+型非晶質シリコン層19aに生成されてn+型非晶質シリコン層19aでも電子が増加される。この動作を繰り返すことにより、p型シリコン基板1のn+型不純物領域2bにより多くの電子を生成することが可能となる。そして、n+型不純物領域2bに蓄積された電子は、読出トランジスタ5をオン状態にすることによって、プラグ12および配線層13を介して、信号電荷として取り出される。一方、上記第1実施形態と同様に、光電変換層19のn+型非晶質シリコン層19aに電子が残存している場合には、その残存した電子は、リセットトランジスタ10をオン状態にすることによって、プラグ18、プラグ14および配線層15を介して除去される。
第2実施形態では、上記のように、電極部40の放電部40aから空間部30に電子を放出するとともに、光電変換層19のn+型非晶質シリコン層19aに衝突させることにより、光電変換層19のn+型非晶質シリコン層19aに新たな電子を発生させることによって、電極部20の放電部20aから放出されるとともにp型シリコン基板1のn+型不純物領域2bに衝突して増加させた電子を、再び電極部40の放電部40aから放出させて光電変換層19のn+型非晶質シリコン層19aに衝突させることにより、光電変換層19のn+型非晶質シリコン層19aの電子を増倍させることができるので、これを繰り返すことにより、p型シリコン基板1のn+型不純物領域2bに発生する電子の数をより増加させることができる。このため、p型シリコン基板1のn+型不純物領域2bに発生する電子の数を増加させることによって、信号電荷量もより増加させることができるので、信号電荷量の増加により撮像装置の受光感度をより向上させることができる。
第2実施形態のその他の効果は、上記第1実施形態と同様である。
なお、今回開示された実施形態および変形例は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態および変形例の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第1および第2実施形態では、電子を放出する電極部を形成した例を示したが、本発明はこれに限らず、電極部を形成しない構成にしてもよい。
また、第1および第2実施形態では、電子を放電させるための空間部内の真空度を約333Paにした例を示したが、本発明はこれに限らず、空間部内の真空度は約0.27Pa〜約1330Paの範囲内であれば、約333Pa以外の真空度であってもよい。
また、第1および第2実施形態では、光電変換層をp型シリコン基板から約2μmの距離を隔てて配置した例を示したが、本発明はこれに限らず、光電変換層とp型シリコン基板との間の距離が約1μm〜約10μmの範囲内であれば、光電変換層は、p型シリコン基板から約2μm以外の距離を隔てて配置するようにしてもよい。
また、第2実施形態では、同一の空間部内に電子を放出する2つの電極部を、それぞれ、n+型非晶質シリコン層と、p型シリコン基板のn+型不純物領域とに形成した例を示したが、本発明はこれに限らず、図15に示す第2実施形態の変形例のように、各画素毎に密閉状態の2つの空間部60および70を形成するとともに、空間部60の上方に位置するn+型非晶質シリコン層19aに電極部80を形成し、空間部70の下方に位置するn+型不純物領域2bに電極部90を形成することによって、電極部80および90が、それぞれ、空間部60および70に独立して電子を放出するようにしてもよい。このように構成すれば、上記第2実施形態とは異なり、電極部80の放電部80aから放出された電子は、電極部90に衝突することがないので、放出された電子を確実にn+型不純物領域2bに衝突させることができる。また、電極部90の放電部90aから放出された電子も、電極部80に衝突することがないので、放出された電子を確実にn+型非晶質シリコン層19aに衝突させることができる。その結果、放出された電子の衝突により、より有効に電子の増倍(増加)を行うことができる。なお、空間部60および70にそれぞれつながる孔部21aおよび21bが形成されているとともに、孔部21aおよび21bをそれぞれ埋め込むように、SiO2膜22aおよび22bが形成されている。
1 p型シリコン基板(半導体基板)
2a、7a チャネル領域
2b、2c、7b、7c n+型不純物領域
3、8 ゲート絶縁膜
4、9 ゲート電極
5 読出トランジスタ(第1トランジスタ)
6 p型ウェル領域
10 リセットトランジスタ(第2トランジスタ)
11、16、17 層間絶縁膜
11a、11b、16a、17a、30a コンタクトホール
13、15 配線層
12、14、18 プラグ
17b 窪み部
19 光電変換層
19a n+型非晶質シリコン層
20、80 電極部
40、90 電極部
20a、40a、80a、90a 放電部
22、22a、22b SiO2膜
23 透明電極
30、60、70 空間部
50 切り替えスイッチ
2a、7a チャネル領域
2b、2c、7b、7c n+型不純物領域
3、8 ゲート絶縁膜
4、9 ゲート電極
5 読出トランジスタ(第1トランジスタ)
6 p型ウェル領域
10 リセットトランジスタ(第2トランジスタ)
11、16、17 層間絶縁膜
11a、11b、16a、17a、30a コンタクトホール
13、15 配線層
12、14、18 プラグ
17b 窪み部
19 光電変換層
19a n+型非晶質シリコン層
20、80 電極部
40、90 電極部
20a、40a、80a、90a 放電部
22、22a、22b SiO2膜
23 透明電極
30、60、70 空間部
50 切り替えスイッチ
Claims (6)
- 半導体基板と、
受光により電子を生成する光電変換層と、
各画素毎に、前記半導体基板の表面に達するように形成されるとともに、前記光電変換層で生成した電子を放出することが可能な圧力に保持された密閉状態の空間部とを備え、
前記空間部に放出された電子を前記半導体基板に衝突させることにより信号電荷を構成する電子数を増加させる、撮像装置。 - 前記光電変換層に電気的に接続されるとともに、前記空間部を介して前記半導体基板に対向するように配置された第1電極部をさらに備え、
前記第1電極部と前記半導体基板との間には、電界が印加され、
前記電界により、前記第1電極部から電子を前記空間部に放出させるとともに加速させた後に前記半導体基板に衝突させることによって、前記半導体基板に新たに電子を発生させることにより信号電荷を構成する電子数を増加させる、請求項1に記載の撮像装置。 - 前記第1電極部は、前記半導体基板の方向に向かって先端部が尖った形状を有する放電部を含む、請求項2に記載の撮像装置。
- 前記半導体基板と電気的に接続されるとともに、前記空間部を介して前記光電変換層に対向するように配置された第2電極部をさらに備え、
前記第2電極部から前記空間部に電子を放出するとともに、前記光電変換層に衝突させることによって、前記光電変換層に新たな電子を発生させる、請求項1〜3のいずれか1項に記載の撮像装置。 - 前記光電変換層は、前記空間部が形成される領域の上方に設けられている、請求項1〜4のいずれか1項に記載の撮像装置。
- 前記半導体基板の表面に形成され、前記信号電荷を読み出すための第1トランジスタと、
前記半導体基板の表面に形成され、前記光電変換層で発生した電荷を除去するための第2トランジスタとをさらに備える、請求項1〜5のいずれか1項に記載の撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005373923A JP2007180092A (ja) | 2005-12-27 | 2005-12-27 | 撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005373923A JP2007180092A (ja) | 2005-12-27 | 2005-12-27 | 撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007180092A true JP2007180092A (ja) | 2007-07-12 |
Family
ID=38305019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005373923A Pending JP2007180092A (ja) | 2005-12-27 | 2005-12-27 | 撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007180092A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111564459A (zh) * | 2019-02-13 | 2020-08-21 | 爱思开海力士有限公司 | 图像感测装置及其形成方法 |
-
2005
- 2005-12-27 JP JP2005373923A patent/JP2007180092A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111564459A (zh) * | 2019-02-13 | 2020-08-21 | 爱思开海力士有限公司 | 图像感测装置及其形成方法 |
US11742368B2 (en) | 2019-02-13 | 2023-08-29 | SK Hynix Inc. | Image sensing device and method for forming the same |
CN111564459B (zh) * | 2019-02-13 | 2023-10-13 | 爱思开海力士有限公司 | 图像感测装置及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11063172B2 (en) | Method for producing a device with light emitting and/or light receiving diodes and with self-aligned collimation grid | |
US10651332B2 (en) | SPAD photodiode | |
JP5185205B2 (ja) | 半導体光検出素子 | |
CN106611766B (zh) | 背照式图像传感器及其形成方法 | |
KR102288778B1 (ko) | 고성능 이미지 센서 | |
CN109427834B (zh) | 改善快门效率的图像传感器装置及其制造方法 | |
TWI390717B (zh) | 具有積體半導體電路之光二極體及其製造方法 | |
US20140035082A1 (en) | Elevated Photodiodes with Crosstalk Isolation | |
JP5829224B2 (ja) | Mosイメージセンサ | |
TWI540711B (zh) | 背照式影像感測裝置與其形成方法及背照式影像感測元件 | |
TW201334164A (zh) | 裝置及其形成方法 | |
JP2010045332A (ja) | 薄膜形太陽電池及びその製造方法 | |
US20090152681A1 (en) | Nano-multiplication region avalanche photodiodes and arrays | |
US7759156B2 (en) | Image sensor and method for manufacturing the same | |
JP2007180092A (ja) | 撮像装置 | |
JP2011243656A (ja) | 固体撮像装置およびその製造方法 | |
CN112992946A (zh) | 影像感测件、光学结构及其形成方法 | |
KR102663165B1 (ko) | 이미지 센서의 제조 방법 | |
US20200227452A1 (en) | Image sensor | |
US20090134487A1 (en) | Image sensor and method for manufacturing the same | |
CN115207013A (zh) | Cmos图像传感器的形成方法 | |
JP2010010740A (ja) | 撮像装置 | |
CN113948536A (zh) | 图像传感器及其形成方法 | |
CN112397535A (zh) | 半导体影像感测器装置及其制造方法 | |
JP2009065167A (ja) | イメージセンサ及びその製造方法 |