JP2007179030A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2007179030A
JP2007179030A JP2006321449A JP2006321449A JP2007179030A JP 2007179030 A JP2007179030 A JP 2007179030A JP 2006321449 A JP2006321449 A JP 2006321449A JP 2006321449 A JP2006321449 A JP 2006321449A JP 2007179030 A JP2007179030 A JP 2007179030A
Authority
JP
Japan
Prior art keywords
transistor
electrode
light
wiring
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006321449A
Other languages
Japanese (ja)
Other versions
JP5478000B2 (en
Inventor
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006321449A priority Critical patent/JP5478000B2/en
Publication of JP2007179030A publication Critical patent/JP2007179030A/en
Application granted granted Critical
Publication of JP5478000B2 publication Critical patent/JP5478000B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a high-performance and high-reliability display device with a high aperture ratio, including light-emitting elements, and a manufacturing method thereof, and a technique for manufacturing such a display device, at a low cost with high productivity. <P>SOLUTION: A compensating circuit, a light-emitting element, a switch, and a transistor are included, in which one terminal of the switch is electrically connected to the compensating circuit, a gate of the transistor is electrically connected to the compensating circuit, one of a source and a drain of the transistor is electrically connected to a first electrode of the light-emitting element, the other of the source and the drain of the transistor is maintained at a fixed potential, and a second electrode of the light-emitting element and the other terminal of the switch are electrically connected to the same wire. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、発光素子を用いた表示装置に関する。 The present invention relates to a display device using a light emitting element.

近年、基板上に薄膜トランジスタ(以下、「TFT」ともいう。)を集積化してなるエレクトロルミネセンス(Electro Luminescence)表示装置の開発が進んでいる。これらの表示装置は、いずれも基板上に薄膜形成技術を用いて薄膜トランジスタを作り込み、その薄膜トランジスタで構成された様々な回路上に表示素子として発光素子(エレクトロルミネセンス(以下、「EL」ともいう。)素子)を形成して表示装置として機能させる。 In recent years, an electroluminescence display device in which thin film transistors (hereinafter also referred to as “TFTs”) are integrated on a substrate has been developed. In each of these display devices, a thin film transistor is formed on a substrate by using a thin film forming technique, and a light emitting element (hereinafter referred to as “EL”) is used as a display element on various circuits formed by the thin film transistor. .) Element) is formed to function as a display device.

発光素子を用いた表示装置の画素において、画素を構成するTFTのしきい値電圧などの電気特性のばらつきによって発光素子に流れる電流の大きさも異なってしまい、発光素子の輝度がばらついてしまうという問題がある。このような、TFTのしきい値電圧のばらつきを、容量手段を用いて補正するという構成が開示されている(例えば、特許文献1参照。)。
米国特許第6229506号明細書
In a pixel of a display device using a light emitting element, a current flowing through the light emitting element varies depending on variations in electrical characteristics such as a threshold voltage of a TFT constituting the pixel, and luminance of the light emitting element varies. There is. A configuration is disclosed in which such variations in the threshold voltage of TFTs are corrected using capacitive means (see, for example, Patent Document 1).
US Pat. No. 6,229,506

しかし、上記の画素構成であると、画素内に複数の配線を形成する必要があるため、画素において開口率が低下してしまうことがある。また、配線同士が密に設置されることになり、配線構成が複雑かつ精密化する。よって、工程が難しく複雑化すると、不良も多く発生する可能性があり、歩留まりが低下してしまう。 However, with the above pixel configuration, it is necessary to form a plurality of wirings in the pixel, so that the aperture ratio may decrease in the pixel. Further, the wirings are densely installed, and the wiring configuration is complicated and precise. Therefore, if the process is difficult and complicated, many defects may occur, resulting in a decrease in yield.

本発明は、このような状況に鑑みて、発光素子を有する開口率の高い高性能、かつ高信頼性の表示装置、及びその作製方法を提供することを目的とする。また、本発明は、低コストで生産性よく表示装置を作製できる技術を提供することも目的とする。 In view of such circumstances, an object of the present invention is to provide a high-performance and high-reliability display device having a light-emitting element and a manufacturing method thereof. Another object of the present invention is to provide a technique capable of manufacturing a display device with low cost and high productivity.

本発明は表示機能を有する表示装置に用いることができ、本発明を用いる表示装置には、エレクトロルミネセンス(以下「EL」ともいう。)と呼ばれる発光を発現する有機物、若しくは有機物と無機物の混合物を含む層を、電極間に介在させた発光素子とTFTとが接続された表示装置などがある。 The present invention can be used for a display device having a display function, and the display device using the present invention includes an organic substance that emits light called electroluminescence (hereinafter also referred to as “EL”), or a mixture of an organic substance and an inorganic substance. There is a display device in which a light-emitting element and a TFT in which a layer including is interposed between electrodes is connected.

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置を指す。よってトランジスタなどを有する表示装置も半導体装置であるとも言える。 Note that in this specification, a semiconductor device refers to a device that can function by utilizing semiconductor characteristics. Therefore, it can be said that a display device including a transistor or the like is also a semiconductor device.

本発明の表示装置の一は、補正回路と、発光素子と、スイッチと、トランジスタとを有し、スイッチの一方の端子が補正回路に電気的に接続され、トランジスタのゲートが補正回路に電気的に接続され、トランジスタのソース及びドレインの一方が発光素子の第1の電極に電気的に接続され、トランジスタのソース及びドレインの他方が一定の電位に保たれ、発光素子の第2の電極及びスイッチの他方の端子は同じ配線に電気的に接続されている。 One display device of the present invention includes a correction circuit, a light-emitting element, a switch, and a transistor. One terminal of the switch is electrically connected to the correction circuit, and the gate of the transistor is electrically connected to the correction circuit. One of the source and the drain of the transistor is electrically connected to the first electrode of the light-emitting element, the other of the source and the drain of the transistor is kept at a constant potential, and the second electrode and the switch of the light-emitting element The other terminal is electrically connected to the same wiring.

本発明の表示装置の一は、補正回路と、発光素子と、第1のスイッチと、第2のスイッチと、トランジスタと、制御回路とを有し、制御回路の一方の端子が一定の電位に保たれ、第1のスイッチの一方の端子が補正回路に電気的に接続され、第2のスイッチの一方の端子が補正回路に電気的に接続され、第2のスイッチの他方の端子が第1の配線に電気的に接続され、トランジスタのゲートが補正回路に電気的に接続され、トランジスタのソース及びドレインの一方が発光素子の第1の電極に電気的に接続され、トランジスタのソース及びドレインの他方が制御回路の他方の端子に電気的に接続され、発光素子の第2の電極及び第1のスイッチの他方の端子は同じ第2の配線に電気的に接続されている。 One display device of the present invention includes a correction circuit, a light-emitting element, a first switch, a second switch, a transistor, and a control circuit, and one terminal of the control circuit has a constant potential. One terminal of the first switch is electrically connected to the correction circuit, one terminal of the second switch is electrically connected to the correction circuit, and the other terminal of the second switch is the first terminal. The transistor gate is electrically connected to the correction circuit, and one of the source and drain of the transistor is electrically connected to the first electrode of the light-emitting element, and the source and drain of the transistor The other is electrically connected to the other terminal of the control circuit, and the second electrode of the light emitting element and the other terminal of the first switch are electrically connected to the same second wiring.

本発明の表示装置の一は、発光素子と、第1のスイッチと、第2のスイッチと、トランジスタと、第1の容量素子と、第2の容量素子とを有し、第1のスイッチの一方の端子が第2の容量素子の第1の電極に電気的に接続され、第2の容量素子の第2の電極は第2のスイッチの一方の端子、及び第1の容量素子の第1の電極に電気的に接続され、第1の容量素子の第2の電極は一定の電位に保たれ、トランジスタのゲートが第2の容量素子の第1の電極に電気的に接続され、トランジスタのソース及びドレインの一方が発光素子の第1の電極に電気的に接続され、トランジスタのソース及びドレインの他方が第2のスイッチの他方の端子に電気的に接続されかつ一定の電位に保たれ、発光素子の第2の電極及び第1のスイッチの他方の端子は同じ配線に電気的に接続されている。 One display device of the present invention includes a light-emitting element, a first switch, a second switch, a transistor, a first capacitor element, and a second capacitor element. One terminal is electrically connected to the first electrode of the second capacitor, and the second electrode of the second capacitor is the one terminal of the second switch and the first of the first capacitor. The second electrode of the first capacitor is kept at a constant potential, the gate of the transistor is electrically connected to the first electrode of the second capacitor, and the transistor One of a source and a drain is electrically connected to the first electrode of the light-emitting element, and the other of the source and the drain of the transistor is electrically connected to the other terminal of the second switch and is kept at a constant potential; The second electrode of the light emitting element and the other terminal of the first switch are It is electrically connected to the Flip wiring.

本発明の表示装置の一は、発光素子と、第1のスイッチと、第2のスイッチと、第3のスイッチと、第4のスイッチと、トランジスタと、第1の容量素子と、第2の容量素子とを有し、第4のスイッチの一方の端子が一定の電位に保たれ、第1のスイッチの一方の端子が第2の容量素子の第1の電極に電気的に接続され、第2の容量素子の第2の電極は第2のスイッチの一方の端子、及び第1の容量素子の第1の電極に電気的に接続され、第1の容量素子の第2の電極は一定の電位に保たれ、第3のスイッチの一方の端子が第2の容量素子の第2の電極に電気的に接続され、第3のスイッチの他方の端子が第1の配線に電気的に接続され、トランジスタのゲートが第2の容量素子の第1の電極に電気的に接続され、トランジスタのソース及びドレインの一方が発光素子の第1の電極に電気的に接続され、トランジスタのソース及びドレインの他方が第2のスイッチの他方の端子、及び第4のスイッチの他方の端子に電気的に接続され、発光素子の第2の電極及び第1のスイッチの他方の端子は同じ第2の配線に電気的に接続されている。 One embodiment of the display device of the present invention includes a light-emitting element, a first switch, a second switch, a third switch, a fourth switch, a transistor, a first capacitor, One terminal of the fourth switch is kept at a constant potential, and one terminal of the first switch is electrically connected to the first electrode of the second capacitor element, The second electrode of the second capacitive element is electrically connected to one terminal of the second switch and the first electrode of the first capacitive element, and the second electrode of the first capacitive element is constant The one terminal of the third switch is electrically connected to the second electrode of the second capacitor, and the other terminal of the third switch is electrically connected to the first wiring. The gate of the transistor is electrically connected to the first electrode of the second capacitor, the source of the transistor, and One of the rain is electrically connected to the first electrode of the light-emitting element, and the other of the source and the drain of the transistor is electrically connected to the other terminal of the second switch and the other terminal of the fourth switch. The second electrode of the light emitting element and the other terminal of the first switch are electrically connected to the same second wiring.

本発明を用いると、画素において配線数が簡略化できるため開口率を向上させることができ、かつ作製工程も簡略化する。従って、このような高信頼性の表示装置を歩留まり良く作製することができる。また、本発明は、低コストで生産性よく表示装置を作製できる。 When the present invention is used, the number of wirings in a pixel can be simplified, so that an aperture ratio can be improved and a manufacturing process is also simplified. Therefore, such a highly reliable display device can be manufactured with high yield. Further, according to the present invention, a display device can be manufactured with low cost and high productivity.

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。 Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in structures of the present invention described below, the same portions or portions having similar functions are denoted by the same reference numerals in different drawings, and description thereof is not repeated.

(実施の形態1)
本発明の実施の形態について、図1を用いて説明する。図1(A)に示した画素は、トランジスタ101、スイッチ102、103、発光素子104、制御回路105a及び制御回路105b、補正回路106を有している。なお、本発明は図1の構成に限定されず、必ずしも上記構成を全て有していなくても良い。
(Embodiment 1)
An embodiment of the present invention will be described with reference to FIG. The pixel illustrated in FIG. 1A includes a transistor 101, switches 102 and 103, a light-emitting element 104, a control circuit 105a, a control circuit 105b, and a correction circuit 106. In addition, this invention is not limited to the structure of FIG. 1, It does not necessarily need to have all the said structures.

図1(A)におけるスイッチ102、スイッチ103としてトランジスタ152、トランジスタ153を用いる例を図1(B)に示す。トランジスタ101は発光素子の発光を制御するトランジスタ、トランジスタ153は画素への映像信号の入力を制御するトランジスタ、配線107は映像信号を伝達する配線であり、配線108は一定の電位に保たれた配線であり、配線109は一定の電位に保たれている配線である。また、配線108の電位と配線109の電位は、異なる電位であり、互いに電位差を有する。 An example in which the transistor 152 and the transistor 153 are used as the switch 102 and the switch 103 in FIG. 1A is illustrated in FIG. The transistor 101 is a transistor that controls light emission of the light emitting element, the transistor 153 is a transistor that controls input of a video signal to the pixel, the wiring 107 is a wiring that transmits a video signal, and the wiring 108 is a wiring that is kept at a constant potential. The wiring 109 is a wiring maintained at a constant potential. Further, the potential of the wiring 108 and the potential of the wiring 109 are different from each other and have a potential difference.

トランジスタ101、152、153の導電型は、Nチャネル型とPチャネル型のどちらでもよい。 The conductivity types of the transistors 101, 152, and 153 may be either N-channel or P-channel.

トランジスタ153のゲートは、配線110に接続され、ソース及びドレインの一方は配線107に接続され、ソース及びドレインの他方は補正回路106に接続されている。トランジスタ152のゲートは第5の配線111に接続され、ソース及びドレインの一方は補正回路106に接続され、ソース及びドレインの他方は配線109に接続されている。 A gate of the transistor 153 is connected to the wiring 110, one of a source and a drain is connected to the wiring 107, and the other of the source and the drain is connected to the correction circuit 106. The gate of the transistor 152 is connected to the fifth wiring 111, one of the source and the drain is connected to the correction circuit 106, and the other of the source and the drain is connected to the wiring 109.

トランジスタ101のゲートは補正回路106に接続され、ソース及びドレインの一方は制御回路105a、ソース及びドレインの他方は制御回路105bに接続されている。制御回路105bは発光素子104の第1の電極に接続されている。制御回路105aは配線108に接続され、発光素子104の第2の電極は配線109に接続されている。本発明において、図1(B)において、トランジスタ152と発光素子104とは共通の配線109に接続されていることを特徴とする。 The gate of the transistor 101 is connected to the correction circuit 106, one of the source and the drain is connected to the control circuit 105a, and the other of the source and the drain is connected to the control circuit 105b. The control circuit 105 b is connected to the first electrode of the light emitting element 104. The control circuit 105 a is connected to the wiring 108, and the second electrode of the light emitting element 104 is connected to the wiring 109. In the present invention, in FIG. 1B, the transistor 152 and the light-emitting element 104 are connected to a common wiring 109.

また、図26(A)のように、スイッチ102の一方の端子は補正回路106ではなく、制御回路105bに接続され、他方の端子は配線109に接続されても良い。図26(B)のようにトランジスタ152のソース及びドレインの一方は補正回路106ではなく、制御回路105bに接続され、ソース及びドレインの他方は配線109に接続されてもよい。 As shown in FIG. 26A, one terminal of the switch 102 may be connected to the control circuit 105 b instead of the correction circuit 106, and the other terminal may be connected to the wiring 109. 26B, one of the source and the drain of the transistor 152 may be connected to the control circuit 105b instead of the correction circuit 106, and the other of the source and the drain may be connected to the wiring 109.

また、図27(A)のように、スイッチ102の一方の端子は補正回路106ではなく、制御回路105aに接続し、他方の端子は配線109に接続されても良い。図27(B)においてはトランジスタ152のソース及びドレインの一方は補正回路106ではなく、制御回路105aに接続され、ソース及びドレインの他方は配線109に接続されてもよい。 27A, one terminal of the switch 102 may be connected to the control circuit 105a instead of the correction circuit 106, and the other terminal may be connected to the wiring 109. In FIG. 27B, one of the source and the drain of the transistor 152 may be connected to the control circuit 105a instead of the correction circuit 106, and the other of the source and the drain may be connected to the wiring 109.

また、図28(A)(B)のように、制御回路105aを有さず、補正回路106は配線108と接続され、トランジスタ101のソース及びドレインの一方は補正回路106に接続されてもよい。このように、本発明の画素においてスイッチ102(トランジスタ152)を設ける場所は図1に限定されず図26乃至図28のようにも適宜設けることができる。このように本発明の画素においては、制御回路105a及び制御回路105bは必ずしも両方有することはなく、制御回路105aのみ、制御回路105bどちらか一方のみ有する構成でもよい。 28A and 28B, the control circuit 105a is not provided, the correction circuit 106 is connected to the wiring 108, and one of the source and the drain of the transistor 101 may be connected to the correction circuit 106. . As described above, the place where the switch 102 (transistor 152) is provided in the pixel of the present invention is not limited to that in FIG. 1 and can be appropriately provided as shown in FIGS. As described above, the pixel of the present invention does not necessarily include both the control circuit 105a and the control circuit 105b, and may have a configuration including only the control circuit 105a or only one of the control circuits 105b.

図2に図1の補正回路106、制御回路105a、105bをより具体化した本発明を適用する画素の例を示す。図2(A)に示した画素は、トランジスタ101、スイッチ102、スイッチ103、発光素子104、スイッチ121、スイッチ122、容量素子123、容量素子124を有している。図2(A)の画素において、スイッチ122、容量素子123及び容量素子124が、図1(A)の補正回路106に対応しており、図2(A)の画素においてスイッチ121が、図1(A)の制御回路105aに対応している。図2(B)の画素において、トランジスタ162、容量素子123及び容量素子124が、図1(B)の補正回路106に対応しており、図2(B)の画素においてトランジスタ161が、図1(B)の制御回路105aに対応している。 FIG. 2 shows an example of a pixel to which the present invention is applied, in which the correction circuit 106 and the control circuits 105a and 105b of FIG. 2A includes a transistor 101, a switch 102, a switch 103, a light-emitting element 104, a switch 121, a switch 122, a capacitor 123, and a capacitor 124. The pixel illustrated in FIG. In the pixel in FIG. 2A, the switch 122, the capacitor 123, and the capacitor 124 correspond to the correction circuit 106 in FIG. 1A. In the pixel in FIG. This corresponds to the control circuit 105a of (A). 2B, the transistor 162, the capacitor 123, and the capacitor 124 correspond to the correction circuit 106 in FIG. 1B. In the pixel in FIG. 2B, the transistor 161 in FIG. This corresponds to the control circuit 105a of (B).

図2(A)におけるスイッチ102、スイッチ103、スイッチ121、スイッチ122としてトランジスタ152、トランジスタ153、トランジスタ161、トランジスタ162を用いる例を図2(B)に示す。 An example in which the transistor 152, the transistor 153, the transistor 161, and the transistor 162 are used as the switch 102, the switch 103, the switch 121, and the switch 122 in FIG. 2A is illustrated in FIG.

トランジスタ153のゲートは、配線110に接続され、ソース及びドレインの一方は配線107に接続され、ソース及びドレインの他方は容量素子124の第1の電極、及びトランジスタ162のソース及びドレインの一方に接続されている。トランジスタ162のゲートは配線130に接続され、ソース及びドレインの一方は容量素子123の第1の電極に接続され、ソース及びドレインの他方はトランジスタ161のソース及びドレインの一方及びトランジスタ101のソース及びドレインの一方に接続されている。トランジスタ161のゲートは配線131に接続され、ソース及びドレインの他方は配線108に接続されている。 The gate of the transistor 153 is connected to the wiring 110, one of the source and the drain is connected to the wiring 107, and the other of the source and the drain is connected to the first electrode of the capacitor 124 and one of the source and the drain of the transistor 162. Has been. The gate of the transistor 162 is connected to the wiring 130, one of the source and the drain is connected to the first electrode of the capacitor 123, and the other of the source and the drain is one of the source and the drain of the transistor 161 and the source and the drain of the transistor 101. Connected to one of the. The gate of the transistor 161 is connected to the wiring 131, and the other of the source and the drain is connected to the wiring 108.

容量素子123の第2の電極は配線108に接続されている。容量素子124の第2の電極はトランジスタ152のソース及びドレインの一方及びトランジスタ101のゲートに接続されている。トランジスタ152のゲートは配線111に接続され、ソース及びドレインの他方は配線109に接続されている。トランジスタ101のソース及びドレインの他方は発光素子104の第1の電極に接続されている。発光素子104の第2の電極は配線109に接続されている。本発明において、図2(B)において、トランジスタ152と発光素子104とは共通の配線109に接続されていることを特徴とする。 A second electrode of the capacitor 123 is connected to the wiring 108. A second electrode of the capacitor 124 is connected to one of a source and a drain of the transistor 152 and a gate of the transistor 101. The gate of the transistor 152 is connected to the wiring 111, and the other of the source and the drain is connected to the wiring 109. The other of the source and the drain of the transistor 101 is connected to the first electrode of the light-emitting element 104. A second electrode of the light emitting element 104 is connected to the wiring 109. In FIG. 2B, the present invention is characterized in that the transistor 152 and the light-emitting element 104 are connected to a common wiring 109.

最初に、スイッチ121、122、102がオンになり、スイッチ103がオフになる。そうすると、配線108よりスイッチ121、スイッチ122、第2の容量素子124、スイッチ102を介して配線109へ電流が流れ、第2の容量素子124に電荷が充電される。第2の容量素子124に保持された電圧が、トランジスタ101のしきい値電圧を上回ったところで、トランジスタ101がオンする。トランジスタ101がオンすると、配線108よりスイッチ121、トランジスタ101、発光素子104を介して配線109へ電流が流れる。 First, the switches 121, 122, and 102 are turned on, and the switch 103 is turned off. Then, current flows from the wiring 108 to the wiring 109 through the switch 121, the switch 122, the second capacitor element 124, and the switch 102, and the second capacitor element 124 is charged. When the voltage held in the second capacitor element 124 exceeds the threshold voltage of the transistor 101, the transistor 101 is turned on. When the transistor 101 is turned on, current flows from the wiring 108 to the wiring 109 through the switch 121, the transistor 101, and the light-emitting element 104.

次に、スイッチ122、102がオンになり、スイッチ121、103がオフする。第2の容量素子124に保持された電荷が放電され、スイッチ122、トランジスタ101、発光素子104、スイッチ102、第2の容量素子124を介して電流が流れる。第2の容量素子124の両電極間の電圧値はすなわち、トランジスタ101のゲートとソースの間の電圧値であるから、この電圧値がトランジスタ101のしきい値電圧に等しくなったところでトランジスタ101はオフし、容量素子124に保持された電荷の放電が終了する。 Next, the switches 122 and 102 are turned on, and the switches 121 and 103 are turned off. The charge held in the second capacitor element 124 is discharged, and a current flows through the switch 122, the transistor 101, the light-emitting element 104, the switch 102, and the second capacitor element 124. Since the voltage value between both electrodes of the second capacitor element 124 is the voltage value between the gate and the source of the transistor 101, the transistor 101 is turned on when the voltage value becomes equal to the threshold voltage of the transistor 101. It is turned off, and the discharge of the charge held in the capacitor 124 is completed.

次に、スイッチ121、122、102、103がオフする。そうすると、第2の容量素子124には、トランジスタ101のしきい値電圧が保持される。 Next, the switches 121, 122, 102, and 103 are turned off. Then, the threshold voltage of the transistor 101 is held in the second capacitor 124.

続いて、スイッチ103がオンし、スイッチ102、121、122がオフする。そうすると、配線107に、映像信号が出力されて、映像信号の電位VDとなる。第2の容量素子124においては、トランジスタ101のしきい値電圧が保持されているので、トランジスタ101のゲートの電位は、配線107から入力される映像信号電位VDに、トランジスタ101のしきい値電圧(Vth)を加えた電位(VD+Vth)となる。よってトランジスタ101がオンする。 Subsequently, the switch 103 is turned on, and the switches 102, 121, and 122 are turned off. Then, a video signal is output to the wiring 107 and becomes the potential VD of the video signal. In the second capacitor 124, the threshold voltage of the transistor 101 is held; therefore, the gate potential of the transistor 101 is set to the video signal potential VD input from the wiring 107 and the threshold voltage of the transistor 101. The potential (VD + Vth) is obtained by adding (Vth). Accordingly, the transistor 101 is turned on.

映像信号の書き込みが完了すると、スイッチ103がオフする。その後、配線107への映像信号の出力も終了し、一定の電位に保たれる。 When the writing of the video signal is completed, the switch 103 is turned off. Thereafter, the output of the video signal to the wiring 107 is also finished and kept at a constant potential.

続いて、スイッチ121がオンする。トランジスタ101は既にオンしているので、配線108からスイッチ121、トランジスタ101を介して発光素子104に電流が流れる。よって発光素子104が発光する。このとき、発光素子104に流れる電流値は、トランジスタ101のゲートとソースの間の電圧値に従ったものである。配線108の電位をVaとすると、このときのトランジスタ101のゲートとソースの間の電圧値は、(Va−(VD+Vth))である。ここで仮に、トランジスタ101のしきい値電圧(Vth)が各画素間でばらついたとしても、そのばらつきに応じた電圧が、各画素の第2の容量素子124に保持される。よって、発光素子104の輝度は、トランジスタ101のしきい値電圧のばらつきに影響されることがない。 Subsequently, the switch 121 is turned on. Since the transistor 101 is already on, current flows from the wiring 108 to the light-emitting element 104 through the switch 121 and the transistor 101. Therefore, the light emitting element 104 emits light. At this time, the value of the current flowing through the light emitting element 104 is in accordance with the voltage value between the gate and the source of the transistor 101. When the potential of the wiring 108 is Va, the voltage value between the gate and the source of the transistor 101 at this time is (Va− (VD + Vth)). Here, even if the threshold voltage (Vth) of the transistor 101 varies between the pixels, a voltage corresponding to the variation is held in the second capacitor element 124 of each pixel. Thus, the luminance of the light-emitting element 104 is not affected by variations in threshold voltage of the transistor 101.

負荷である発光素子の輝度は、発光素子に流れる電流と比例関係にある。よって、発光素子に供給する電流の大きさを調整する本発明は、発光素子に供給する電圧の大きさを調整するよりも、発光素子の輝度を容易に制御できる。 The luminance of the light emitting element as a load is proportional to the current flowing through the light emitting element. Therefore, the present invention for adjusting the magnitude of the current supplied to the light emitting element can easily control the luminance of the light emitting element rather than adjusting the magnitude of the voltage supplied to the light emitting element.

また、本発明は、発光素子に供給する電流の大きさを調整しているため、発光素子の劣化や温度変化などによって発光素子の電圧−電流特性が変化しても、発光素子には所定の電流を流すことができる。よって、発光素子の輝度のばらつきを抑えることができる。 In addition, since the current supplied to the light emitting element is adjusted in the present invention, even if the voltage-current characteristic of the light emitting element changes due to deterioration of the light emitting element or temperature change, the light emitting element has a predetermined amount. Current can flow. Therefore, variation in luminance of the light emitting element can be suppressed.

また、図2に示す画素の構成に、さらにスイッチを設ける構成としてもよい。図25に、スイッチ125を設けた構成を示す。図25(A)においてスイッチ125の一方の端子は、スイッチ102の一方の端子と接続され、他方の端子は発光素子104の第1の電極に接続されている。スイッチ125としてトランジスタ165を用いる例を図25(B)に示す。図25(B)においてトランジスタ165のゲートは配線133に接続され、ソース及びドレインの一方はトランジスタ152のソース及びドレインの配線109と接続されている方と接続され、トランジスタ165のソース及びドレインの他方は発光素子104の第1の電極と接続されている。 Further, a switch may be further provided in the pixel configuration shown in FIG. FIG. 25 shows a configuration in which the switch 125 is provided. In FIG. 25A, one terminal of the switch 125 is connected to one terminal of the switch 102, and the other terminal is connected to the first electrode of the light-emitting element 104. An example in which the transistor 165 is used as the switch 125 is illustrated in FIG. In FIG. 25B, the gate of the transistor 165 is connected to the wiring 133, one of the source and the drain is connected to the one connected to the source and drain wiring 109 of the transistor 152, and the other of the source and the drain of the transistor 165 is connected. Is connected to the first electrode of the light emitting element 104.

本発明においては、発光素子104の第2の電極及びスイッチ102(トランジスタ152)を、共通の配線109に接続している。画素の断面図を図3(A)(B)に示す。図3(A)(B)は、図2における画素に対応しており、基板200上に下地膜として機能する絶縁層201を介してトランジスタ101及びトランジスタ152が形成されている。本実施の形態では、トランジスタ101及びトランジスタ152としてトップゲート型の薄膜トランスタを用いる例を示すが、ボトムゲート型の薄膜トランジスタでもよく本発明はこの構造に限定されない。 In the present invention, the second electrode of the light emitting element 104 and the switch 102 (transistor 152) are connected to the common wiring 109. 3A and 3B are cross-sectional views of the pixel. 3A and 3B correspond to the pixel in FIG. 2, and the transistor 101 and the transistor 152 are formed over the substrate 200 with the insulating layer 201 functioning as a base film. In this embodiment, an example in which a top-gate thin film transistor is used as the transistor 101 and the transistor 152 is described; however, a bottom-gate thin film transistor may be used, and the present invention is not limited to this structure.

図3(A)において、トランジスタ101は、半導体層210、ゲート絶縁層202、ゲート211、配線212a、配線212bを有し、トランジスタ152は、半導体層220、ゲート絶縁層202、ゲート221、配線222a、及び配線222bを有する。トランジスタ101及びトランジスタ152上には、層間絶縁層として機能する絶縁層203、発光素子の隔壁として機能する絶縁層204が形成されている。 3A, the transistor 101 includes a semiconductor layer 210, a gate insulating layer 202, a gate 211, a wiring 212a, and a wiring 212b. The transistor 152 includes a semiconductor layer 220, a gate insulating layer 202, a gate 221, and a wiring 222a. And a wiring 222b. Over the transistor 101 and the transistor 152, an insulating layer 203 functioning as an interlayer insulating layer and an insulating layer 204 functioning as a partition wall of the light-emitting element are formed.

配線212b上に第1の電極230は接して形成されており、トランジスタ101と発光素子104とは電気的に接続されている。発光素子104は第1の電極230、電界発光層231、第2の電極232の積層によって構成されている。配線109は第1の電極230と同工程で絶縁層203上にトランジスタ152の配線222bに接して形成され、トランジスタ152と配線109とは電気的に接続している。また、発光素子104の第2の電極232は配線109に達するように絶縁層204に形成された開口(コンタクトホールともいう)において配線109と接しており、発光素子104と配線109とは電気的に接続している。 The first electrode 230 is formed in contact with the wiring 212b, and the transistor 101 and the light-emitting element 104 are electrically connected to each other. The light-emitting element 104 includes a stack of a first electrode 230, an electroluminescent layer 231, and a second electrode 232. The wiring 109 is formed in contact with the wiring 222b of the transistor 152 over the insulating layer 203 in the same step as the first electrode 230, and the transistor 152 and the wiring 109 are electrically connected. The second electrode 232 of the light-emitting element 104 is in contact with the wiring 109 in an opening (also referred to as a contact hole) formed in the insulating layer 204 so as to reach the wiring 109. The light-emitting element 104 and the wiring 109 are electrically connected to each other. Connected to.

図3(B)は、図3(A)において、トランジスタ101の配線212bと発光素子104の第1の電極230との積層構造、及びトランジスタ152の配線222bと配線109との積層構造が異なる例である。図3(A)においては、配線212b及び配線222bを形成後、第1の電極230及び配線109を形成する工程である。一方、図3(B)においては先に絶縁層203上に第1の電極230及び配線109を形成し、その後、配線212b及び配線222bを形成する工程である。よって図3(A)及び(B)では、積層順が逆になっている。図3(A)では第1の電極230表面においてエッチング残渣等の汚染を防ぐことができる利点があり、図3(B)では第1の電極230を平坦な領域に形成し、配線212bを積層するので被覆性がよく、CMPなどの研磨処理も十分に行えるので平坦性よく形成できる利点がそれぞれある。 FIG. 3B illustrates an example in which the stacked structure of the wiring 212b of the transistor 101 and the first electrode 230 of the light-emitting element 104 is different from the stacked structure of the wiring 222b and the wiring 109 of the transistor 152 in FIG. It is. In FIG. 3A, the first electrode 230 and the wiring 109 are formed after the wiring 212b and the wiring 222b are formed. On the other hand, in FIG. 3B, the first electrode 230 and the wiring 109 are formed over the insulating layer 203 first, and then the wiring 212b and the wiring 222b are formed. Therefore, in FIGS. 3A and 3B, the stacking order is reversed. 3A has an advantage of preventing contamination such as etching residue on the surface of the first electrode 230. In FIG. 3B, the first electrode 230 is formed in a flat region and the wiring 212b is stacked. Therefore, the covering property is good, and the polishing process such as CMP can be sufficiently performed, so that there is an advantage that it can be formed with good flatness.

図3の表示装置において配線109をトランジスタ152及びトランジスタ101のゲートと同工程で作製する例を図14に示す。図14(A)(B)において、配線109はゲート絶縁層202上に形成されている。図14(A)では、トランジスタ152の配線222bが絶縁層203に形成された開口において配線109と接して形成されることにより電気的に接続され、発光素子104の第2の電極232は配線222bを介して配線109と電気的に接続されている。また、図14(B)においては発光素子104の第2の電極232が絶縁層203及び絶縁層204に形成された開口において直接、配線109と接する例であり、配線222bと第2の電極232とは配線109を介して電気的に接続されている。 FIG. 14 shows an example in which the wiring 109 is manufactured in the same process as the gates of the transistor 152 and the transistor 101 in the display device in FIG. 14A and 14B, the wiring 109 is formed over the gate insulating layer 202. In FIG. 14A, the wiring 222b of the transistor 152 is electrically connected by being formed in contact with the wiring 109 in the opening formed in the insulating layer 203, and the second electrode 232 of the light-emitting element 104 is electrically connected to the wiring 222b. It is electrically connected to the wiring 109 via. 14B illustrates an example in which the second electrode 232 of the light-emitting element 104 is in direct contact with the wiring 109 in openings formed in the insulating layer 203 and the insulating layer 204. The wiring 222b and the second electrode 232 are examples. Are electrically connected via a wiring 109.

また、配線109を配線222bと同工程で作製する例を図23に示す。図23において、配線109は配線222bと同工程で作製されており配線109と配線222bは共通の同じ配線が兼ねている。この配線222b及び配線109である配線に発光素子104の第2の電極232が接して形成され、配線222b、配線109及び第2の電極232は電気的に接続される。 FIG. 23 illustrates an example in which the wiring 109 is formed in the same process as the wiring 222b. In FIG. 23, the wiring 109 is manufactured in the same process as the wiring 222b, and the wiring 109 and the wiring 222b also serve as the same common wiring. The second electrode 232 of the light-emitting element 104 is formed in contact with the wiring 222b and the wiring 109, and the wiring 222b, the wiring 109, and the second electrode 232 are electrically connected.

層間絶縁層として絶縁層203上に絶縁層206を形成した例を図29(A)(B)に示す。図29(A)において、トランジスタ152、トランジスタ101及び絶縁層203上に絶縁層206が形成され、絶縁層206に形成される開口に配線109、第1の電極230が形成されている。トランジスタ101の配線212bは、絶縁層206に形成された開口において、第1の電極230と接して形成されることにより、第1の電極230と電気的に接続されている。トランジスタ152の配線222bは、絶縁層206に形成された開口において配線109と接して形成されることにより、配線109と電気的に接続され、発光素子104の第2の電極232は、絶縁層204に形成された開口において配線109と接して形成されることにより、配線109と電気的に接続されている。 An example in which the insulating layer 206 is formed over the insulating layer 203 as an interlayer insulating layer is illustrated in FIGS. In FIG. 29A, an insulating layer 206 is formed over the transistor 152, the transistor 101, and the insulating layer 203, and a wiring 109 and a first electrode 230 are formed in an opening formed in the insulating layer 206. The wiring 212b of the transistor 101 is electrically connected to the first electrode 230 by being formed in contact with the first electrode 230 in the opening formed in the insulating layer 206. The wiring 222b of the transistor 152 is formed in contact with the wiring 109 in the opening formed in the insulating layer 206, thereby being electrically connected to the wiring 109, and the second electrode 232 of the light-emitting element 104 is connected to the insulating layer 204. By being formed in contact with the wiring 109 in the opening formed in FIG.

図29(B)は、図29(A)より第2の電極232が配線109との接続領域が広い例を示している。このように第2の電極232と配線109とはどのような接続形態を用いてもよい。また、図29では接続個所は一個所の例を示すが、複数個所で接続してもよく、その形状は自由に設定できる。このように、トランジスタ152及び発光素子104が同じ配線109に電気的に接続すればよいので、配線109は表示装置のどの工程で作製してもよく、レイアウトは自由に設定できる。 FIG. 29B illustrates an example where the connection region between the second electrode 232 and the wiring 109 is wider than that in FIG. As described above, any connection form may be used for the second electrode 232 and the wiring 109. In addition, although FIG. 29 shows an example where the connection location is one location, connection may be made at a plurality of locations, and the shape can be freely set. In this manner, since the transistor 152 and the light-emitting element 104 are only required to be electrically connected to the same wiring 109, the wiring 109 may be manufactured in any process of the display device, and a layout can be freely set.

図29(A)のように複数の絶縁層間を複数の配線が開口(コンタクトホール)を介して接続する場合、各絶縁層に形成される開口は重なっていてもよく、ずれていてもよい。例えば、図29(A)のおいては、配線222bが形成される絶縁層203の有する開口と、配線109が形成される絶縁層206の開口と、第2の電極232が形成される絶縁層204の有する開口とは重なっておらず、ずれている例である。また、絶縁層203、絶縁層206及び絶縁層204において連続的な開口を形成してもよい。 In the case where a plurality of wirings are connected to each other through a plurality of openings (contact holes) as shown in FIG. 29A, the openings formed in the respective insulating layers may overlap or be shifted. For example, in FIG. 29A, the opening of the insulating layer 203 where the wiring 222b is formed, the opening of the insulating layer 206 where the wiring 109 is formed, and the insulating layer where the second electrode 232 is formed In this example, the opening 204 does not overlap with the opening. Alternatively, a continuous opening may be formed in the insulating layer 203, the insulating layer 206, and the insulating layer 204.

図12にトランジスタとして逆スタガ型チャネルエッチ構造の薄膜トランジスタを用いる例を示す。 FIG. 12 illustrates an example in which a thin film transistor having an inverted staggered channel etch structure is used as a transistor.

図12(A)において、トランジスタ141は、半導体層250、ゲート絶縁層242、一導電型を有する半導体層253a、一導電型を有する半導体層253b、ゲート251、配線252a、及び配線252bを有し、トランジスタ142は、半導体層260、一導電型を有する半導体層263a、一導電型を有する半導体層263b、ゲート絶縁層242、ゲート261、配線262a、配線262bを有する。トランジスタ141及びトランジスタ142上には、層間絶縁層として機能する絶縁層245、発光素子の隔壁として機能する絶縁層244が形成されている。本実施の形態において、絶縁層245は無機材料を用いて形成する無機膜の例を示す。 12A, the transistor 141 includes a semiconductor layer 250, a gate insulating layer 242, a semiconductor layer 253a having one conductivity type, a semiconductor layer 253b having one conductivity type, a gate 251, a wiring 252a, and a wiring 252b. The transistor 142 includes a semiconductor layer 260, a semiconductor layer 263a having one conductivity type, a semiconductor layer 263b having one conductivity type, a gate insulating layer 242, a gate 261, a wiring 262a, and a wiring 262b. Over the transistors 141 and 142, an insulating layer 245 functioning as an interlayer insulating layer and an insulating layer 244 functioning as a partition wall of the light-emitting element are formed. In this embodiment, the insulating layer 245 is an example of an inorganic film formed using an inorganic material.

絶縁層245に形成された開口において配線252bと第1の電極230とは接して形成されており、トランジスタ141と発光素子104とは電気的に接続されている。発光素子104は第1の電極230、電界発光層231、第2の電極232の積層によって構成されている。配線109は第1の電極230と同工程で絶縁層245に形成された開口においてトランジスタ142の配線262bに接して形成され、トランジスタ142と配線109とは電気的に接続している。また、発光素子104の第2の電極232は配線109に達するように絶縁層244に形成された開口(コンタクトホールともいう)において配線109と接しており、発光素子104と配線109とは電気的に接続している。 In the opening formed in the insulating layer 245, the wiring 252b and the first electrode 230 are formed in contact with each other, and the transistor 141 and the light-emitting element 104 are electrically connected to each other. The light-emitting element 104 includes a stack of a first electrode 230, an electroluminescent layer 231, and a second electrode 232. The wiring 109 is formed in contact with the wiring 262b of the transistor 142 in an opening formed in the insulating layer 245 in the same step as the first electrode 230, and the transistor 142 and the wiring 109 are electrically connected. The second electrode 232 of the light-emitting element 104 is in contact with the wiring 109 in an opening (also referred to as a contact hole) formed in the insulating layer 244 so as to reach the wiring 109. The light-emitting element 104 and the wiring 109 are electrically connected to each other. Connected to.

図12(A)においては、半導体層250及び半導体層260として非晶質半導体層である非晶質珪素を用い、一導電型を有する半導体層253a、253b、263a、263bとしてn型を付与する半導体膜を用いる例を示す。一導電型を有する半導体層253a、253b、263a、263bは必ずしも設ける必要はなく適宜設ければよい。 12A, amorphous silicon which is an amorphous semiconductor layer is used for the semiconductor layer 250 and the semiconductor layer 260, and n-type conductivity is imparted to the semiconductor layers 253a, 253b, 263a, and 263b having one conductivity type. An example using a semiconductor film is shown. The semiconductor layers 253a, 253b, 263a, and 263b having one conductivity type are not necessarily provided and may be provided as appropriate.

図12(B)は絶縁層245上に特に平坦化膜として効果を奏する絶縁層246を形成する例を示す。図12(B)において、絶縁層246はトランジスタ142及びトランジスタ141の形成する凹凸を平坦化するために、有機材料を用いると好ましい。 FIG. 12B shows an example in which an insulating layer 246 that is particularly effective as a planarization film is formed over the insulating layer 245. In FIG. 12B, the insulating layer 246 is preferably formed using an organic material in order to planarize unevenness formed by the transistor 142 and the transistor 141.

図12(B)において、絶縁層245及び絶縁層246に形成された開口において配線252bと第1の電極230とは接して形成されており、トランジスタ141と発光素子104とは電気的に接続されている。配線109は第1の電極230と同工程で絶縁層245及び絶縁層246に形成された開口においてトランジスタ142の配線262bに接して形成され、トランジスタ142と配線109とは電気的に接続している。また、発光素子104の第2の電極232は配線109に達するように絶縁層244に形成された開口(コンタクトホールともいう)において配線109と接しており、発光素子104と配線109とは電気的に接続している。 In FIG. 12B, the wiring 252b and the first electrode 230 are formed in contact with each other in the opening formed in the insulating layer 245 and the insulating layer 246, and the transistor 141 and the light-emitting element 104 are electrically connected to each other. ing. The wiring 109 is formed in contact with the wiring 262b of the transistor 142 in the opening formed in the insulating layer 245 and the insulating layer 246 in the same process as the first electrode 230, and the transistor 142 and the wiring 109 are electrically connected to each other. . The second electrode 232 of the light-emitting element 104 is in contact with the wiring 109 in an opening (also referred to as a contact hole) formed in the insulating layer 244 so as to reach the wiring 109. The light-emitting element 104 and the wiring 109 are electrically connected to each other. Connected to.

このように、本発明のトランジスタは特に限定されず、トップゲート型でもボトムゲート型でも適宜用いることができる。またプレーナ型でもスタガ型でもよい。 As described above, the transistor of the present invention is not particularly limited, and a top gate type or a bottom gate type can be used as appropriate. Also, a planar type or a stagger type may be used.

発光素子の第2の電極層と、画素におけるトランジスタとは、共通の配線にて電気的に接続する。第2の電極と配線との接続例を図30乃至図32を用いて説明する。 The second electrode layer of the light-emitting element and the transistor in the pixel are electrically connected by a common wiring. A connection example between the second electrode and the wiring will be described with reference to FIGS.

図30(A)において、画素を形成する発光素子の第1の電極501a乃至501iが縦横に隣接して設置され、各画素周辺は隔壁として機能する絶縁層503a乃至503cが形成されている。図30(A)においては、第1の電極501a乃至501cと、第1の電極501d乃至501fとの間に絶縁層の開口が形成され、配線502aが露出されている。同様に第1の電極501d乃至501fと、第1の電極501g乃至501iとの間に絶縁層の開口が形成され、配線502bが露出されている。画素を紙面横方向に分断するように開口された絶縁層の開口に形成される配線502a及び配線502bと、第1の電極501a乃至501i上に電界発光層を介して形成される第2の電極とが接して形成され電気的に接続する。図30(A)において第1の電極501d、第1の電極501e、第1の電極501fの構成する3つの画素は正方形のような形状となっており、第1の電極501dが赤(R)、第1の電極501eが緑(G)、第1の電極501dが青(B)の表示を行う構造としてもよい。また図30(B)、図31(A)(B)、図32(A)(B)における、画素の形状は本発明を適用できる画素形状の例であり、本実施の形態には限定されない。 In FIG. 30A, first electrodes 501a to 501i of a light-emitting element forming a pixel are provided adjacent to each other vertically and horizontally, and insulating layers 503a to 503c functioning as partition walls are formed around each pixel. In FIG. 30A, an opening of an insulating layer is formed between the first electrodes 501a to 501c and the first electrodes 501d to 501f, and the wiring 502a is exposed. Similarly, an opening of an insulating layer is formed between the first electrodes 501d to 501f and the first electrodes 501g to 501i, and the wiring 502b is exposed. The wiring 502a and the wiring 502b formed in the opening of the insulating layer opened so as to divide the pixels in the horizontal direction of the paper surface, and the second electrode formed over the first electrodes 501a to 501i via the electroluminescent layer Are formed in contact with each other and are electrically connected. In FIG. 30A, three pixels included in the first electrode 501d, the first electrode 501e, and the first electrode 501f have a square shape, and the first electrode 501d is red (R). The first electrode 501e may display green (G), and the first electrode 501d may display blue (B). In addition, the pixel shapes in FIGS. 30B, 31A, 31B, and 32A and 32B are examples of pixel shapes to which the present invention can be applied, and are not limited to this embodiment mode. .

図30(B)において、画素を形成する発光素子の第1の電極511a乃至511iが縦横に隣接して設置され、各画素の第1の電極周辺は隔壁として機能する絶縁層513a乃至513cが形成されている。図30(B)においては、第1の電極511a、511d及び511gと、第1の電極511b、511e、及び511hとの間に絶縁層の開口が形成され、配線512aが露出されている。同様に第1の電極511b、511e、及び511hと、第1の電極511c、511f及び511iとの間に絶縁層の開口が形成され、配線512bが露出されている。画素を紙面縦方向に分断するように開口された絶縁層の開口に形成される配線512a及び配線512bと、第1の電極511a乃至511i上に電界発光層を介して形成される第2の電極とが接して形成され電気的に接続する。 In FIG. 30B, first electrodes 511a to 511i of a light-emitting element forming a pixel are provided adjacent to each other vertically and horizontally, and insulating layers 513a to 513c functioning as partition walls are formed around the first electrode of each pixel. Has been. In FIG. 30B, an opening of an insulating layer is formed between the first electrodes 511a, 511d, and 511g and the first electrodes 511b, 511e, and 511h, and the wiring 512a is exposed. Similarly, an opening of an insulating layer is formed between the first electrodes 511b, 511e, and 511h and the first electrodes 511c, 511f, and 511i, and the wiring 512b is exposed. The wiring 512a and the wiring 512b formed in the opening of the insulating layer opened so as to divide the pixels in the vertical direction on the paper surface, and the second electrode formed on the first electrodes 511a to 511i via the electroluminescent layer. Are formed in contact with each other and are electrically connected.

図31(A)において、画素を形成する発光素子の第1の電極521a乃至521iが縦横に隣接して設置され、各画素の第1の電極周辺は隔壁として機能する絶縁層523が形成されている。第1の電極521cと第1の電極521fとの間に絶縁層523の開口が形成され、配線522aが露出されている。同様に、第1の電極521fと第1の電極521iとの間に絶縁層523の開口が形成され、配線522bが露出されている。配線522a及び配線522bと、第1の電極521a乃至521i上に電界発光層を介して形成される第2の電極とが接して形成され電気的に接続する。 In FIG. 31A, first electrodes 521a to 521i of a light emitting element forming a pixel are provided adjacent to each other vertically and horizontally, and an insulating layer 523 functioning as a partition is formed around the first electrode of each pixel. Yes. An opening of the insulating layer 523 is formed between the first electrode 521c and the first electrode 521f, and the wiring 522a is exposed. Similarly, an opening in the insulating layer 523 is formed between the first electrode 521f and the first electrode 521i, and the wiring 522b is exposed. The wirings 522a and 522b are formed in contact with and electrically connected to the second electrode formed over the first electrodes 521a to 521i through the electroluminescent layer.

図31(A)においては、図30(A)(B)のように並列する画素に連続して配線との開口が形成されるのではなく、複数の画素に対して一画素において、その画素面積を小さくし、配線との接続領域を設けている。図31(A)においては、配線との接続領域を設けない画素である第1の電極521d及び第1の電極521eにおいては絶縁層523の開口部を広く設け、画素領域を広くすることができるため、開口率を高くすることができる。また、画素の表示色を赤色(R)、緑色(G)、青色(B)(赤色(R)、緑色(G)、青色(B)白(W)でもよい)とした場合、画素の表示色の輝度や寿命によって、画素の大きさを適宜設定することができ、よりバランスのとれた精密な表示をすることができる。 In FIG. 31A, an opening with a wiring is not formed continuously in parallel with the pixels as in FIGS. 30A and 30B, but the pixel is a single pixel for a plurality of pixels. The area is reduced and a connection area with wiring is provided. In FIG. 31A, in the first electrode 521d and the first electrode 521e which are pixels in which a connection region with a wiring is not provided, a wide opening portion of the insulating layer 523 can be provided, so that the pixel region can be widened. Therefore, the aperture ratio can be increased. Further, when the display color of the pixel is red (R), green (G), blue (B) (red (R), green (G), blue (B), white (W) may be used), the pixel display The size of the pixel can be set as appropriate depending on the luminance and life of the color, and a more balanced and precise display can be achieved.

図31(B)において、画素を形成する発光素子の第1の電極531a乃至531iが縦横に隣接して設置され、各画素の第1の電極周辺は隔壁として機能する絶縁層533が形成されている。第1の電極531a乃至531fの形成個所にはそれぞれ絶縁層533の開口が形成され、配線532a乃至532fが露出されている。配線532a乃至532fと、第1の電極531a乃至531i上に電界発光層を介して形成される第2の電極とが接して形成され電気的に接続する。このように画素を構成する第1の電極ごとに配線との接続領域を設ける構成としてもよい。 In FIG. 31B, first electrodes 531a to 531i of a light-emitting element forming a pixel are provided adjacent to each other vertically and horizontally, and an insulating layer 533 functioning as a partition is formed around the first electrode of each pixel. Yes. Openings of the insulating layer 533 are formed at the positions where the first electrodes 531a to 531f are formed, and the wirings 532a to 532f are exposed. The wirings 532a to 532f are in contact with and electrically connected to the second electrode formed over the first electrodes 531a to 531i via the electroluminescent layer. In this manner, a connection region with a wiring may be provided for each first electrode included in the pixel.

図32(A)において、画素を形成する発光素子の第1の電極541a乃至541cが縦横に隣接して設置され、各画素の第1の電極周辺は隔壁として機能する絶縁層543a乃至543cが形成されている。各画素の第1の電極は縦に複数並んでおり、画素領域545c、画素領域546c、画素領域544a、画素領域545a、画素領域546a、画素領域544b、画素領域545bが隣接している。画素領域546cと画素領域544aとの間に絶縁層の開口が形成され、配線542aが露出されている。同様に、画素領域546aと画素領域544bとの間に絶縁層の開口が形成され、配線542bが露出されている。配線542a及び配線542bと、画素領域における第1の電極上に電界発光層を介して形成される第2の電極とが接して形成され電気的に接続する。 In FIG. 32A, first electrodes 541a to 541c of a light-emitting element forming a pixel are provided adjacent to each other vertically and horizontally, and insulating layers 543a to 543c functioning as partition walls are formed around the first electrode of each pixel. Has been. A plurality of first electrodes of each pixel are arranged vertically, and a pixel region 545c, a pixel region 546c, a pixel region 544a, a pixel region 545a, a pixel region 546a, a pixel region 544b, and a pixel region 545b are adjacent to each other. An insulating layer opening is formed between the pixel region 546c and the pixel region 544a, and the wiring 542a is exposed. Similarly, an opening of an insulating layer is formed between the pixel region 546a and the pixel region 544b, and the wiring 542b is exposed. The wiring 542a and the wiring 542b are formed in contact with and electrically connected to the second electrode formed over the first electrode in the pixel region through the electroluminescent layer.

図32(A)は、図30(A)のように一列の画素ごとを区切るように配線を形成するのではなく、複数の画素を有する複数の画素領域ごとに第2の電極と配線との接続領域を設ける構成である。図32(A)では、RGBの表示色を有する表示装置の構成を示しており、画素領域544a、画素領域545a、画素領域546aはそれぞれR、G、Bの表示色で表示を行う。よって、RGBの3色ごとに絶縁層に開口を設ける例を示している。もちろんRGBWで表示を行う場合は4色ごとに絶縁層の開口を設ければよい。 In FIG. 32A, a wiring is not formed so as to divide each column of pixels as in FIG. 30A, but the second electrode and the wiring are arranged for each of a plurality of pixel regions having a plurality of pixels. The connection area is provided. FIG. 32A illustrates a structure of a display device having RGB display colors, and the pixel region 544a, the pixel region 545a, and the pixel region 546a perform display in R, G, and B display colors, respectively. Therefore, an example in which an opening is provided in the insulating layer for each of the three colors of RGB is shown. Of course, when displaying in RGBW, an insulating layer opening may be provided for every four colors.

図32(B)は、図32(A)において横方向にも隔壁となる絶縁層に開口を設け、第2の電極と配線との接続領域を形成する例である。画素の発光素子の第1の電極551a乃至551cを囲むように絶縁層553aが形成され、さらにその周囲を囲むように絶縁層の開口が形成され配線552が露出されている。同様に、第1の電極554a乃至554cを囲むように絶縁層553bが形成され、さらにその周囲を囲むように絶縁層の開口が形成され配線552が露出されている。配線552は画素を3つ(RGBの場合、RGBWならば4つでもよい)ごとに格子状に横切るように形成され、配線552と、画素領域における第1の電極上に電界発光層を介して形成される第2の電極とが接して形成され電気的に接続する。以上のように第2の電極と配線との接続は、自由な構造で行うことができ、画素の構成は本実施の形態に限定されない。また、各画素の配列は、赤・緑・青に対応した画素をストライプ状に配列したストライプ配列、1ライン毎に半ピッチずらしたデルタ配列、赤・緑・青に対応した副画素を斜めに配列するモザイク配列のいずれの配列方法を採用してもよい。ストライプ配列は、線、図形、文字の表示などに適しているため、モニターに適用することが好ましい。また、モザイク配列は、ストライプ配列よりも自然な画像が得られるため、テレビジョン装置等に適用することが好ましい。また、デルタ配列も自然な画像表示が得られるため、テレビジョン装置等に適用することが好ましい。 FIG. 32B illustrates an example in which an opening is formed in the insulating layer serving as a partition wall in the horizontal direction in FIG. 32A to form a connection region between the second electrode and the wiring. An insulating layer 553a is formed so as to surround the first electrodes 551a to 551c of the light emitting element of the pixel, and an opening of the insulating layer is formed so as to surround the periphery of the insulating layer 553a so that the wiring 552 is exposed. Similarly, an insulating layer 553b is formed so as to surround the first electrodes 554a to 554c, and an opening of the insulating layer is formed so as to surround the periphery of the insulating layer 553b so that the wiring 552 is exposed. The wiring 552 is formed so as to cross every three pixels (in the case of RGB, four may be RGBW) in a grid pattern, and the wiring 552 and the first electrode in the pixel region are interposed via the electroluminescent layer. The second electrode to be formed is in contact with and electrically connected. As described above, the second electrode and the wiring can be connected to each other with any structure, and the structure of the pixel is not limited to this embodiment mode. In addition, each pixel has a stripe arrangement in which pixels corresponding to red, green, and blue are arranged in a stripe pattern, a delta arrangement that is shifted by a half pitch for each line, and sub-pixels that correspond to red, green, and blue are slanted. Any arrangement method of the mosaic arrangement may be adopted. Since the stripe arrangement is suitable for displaying lines, figures, characters, and the like, it is preferably applied to a monitor. The mosaic arrangement is preferably applied to a television set or the like because a more natural image can be obtained than the stripe arrangement. In addition, since the delta arrangement can provide a natural image display, it is preferably applied to a television apparatus or the like.

画素内に発光素子より射出された光を遮断する配線が多数存在すると、下方照射、両方照射型の表示装置において画素の開口率が低下してしまう。本発明においては発光素子104と、スイッチ102(トランジスタ152)とを別々の一定の電位に保たれている配線にそれぞれ接続せず、同じ配線に共通して接続することから、画素内に複数の配線を設ける必要がなくなる。よって、画素内の配線数が減少し画素の開口率を向上させることができる。 If there are a large number of wirings that block light emitted from the light emitting element in the pixel, the aperture ratio of the pixel is lowered in the downward-illumination and both-illumination type display devices. In the present invention, the light-emitting element 104 and the switch 102 (transistor 152) are not connected to wirings that are maintained at different constant potentials, but are connected to the same wiring in common. There is no need to provide wiring. Therefore, the number of wirings in the pixel can be reduced and the aperture ratio of the pixel can be improved.

また、配線同士が密に設置され、配線構成が複雑かつ精密化しない構成とすることができるため、工程が複雑化しなくてもよい。よって、複雑な工程やパターン形状などに起因する形状不良も防止することができ、歩留まりが向上する。従って、高信頼性の表示装置を低コストで生産性よく作製することができる。 Further, since the wirings are densely installed and the wiring configuration can be complicated and not refined, the process does not have to be complicated. Therefore, shape defects due to complicated processes and pattern shapes can be prevented, and the yield is improved. Therefore, a highly reliable display device can be manufactured at low cost with high productivity.

(実施の形態2)
上記実施の形態とは異なる画素の構成について図4(A)を用いて説明する。
(Embodiment 2)
A structure of a pixel which is different from that in the above embodiment is described with reference to FIG.

画素は、トランジスタ8010〜8015と、容量素子8016、8017と、発光素子8000と、を有する。上記の画素は、トランジスタ8010のソース及びドレインの一方と、発光素子8000の第1の電極及び第2の電極の一方は、同じ配線8009に接続されていることを特徴とする。 The pixel includes transistors 8010 to 8015, capacitor elements 8016 and 8017, and a light-emitting element 8000. In the above pixel, one of the source and the drain of the transistor 8010 and one of the first electrode and the second electrode of the light-emitting element 8000 are connected to the same wiring 8009.

図4(A)の画素において、トランジスタ8012、容量素子8016、8017が、図1(B)の補正回路106に対応しており、図4(A)の画素においてトランジスタ8013、8015が、図1(B)の制御回路105aに対応している。 In the pixel in FIG. 4A, the transistor 8012 and the capacitor elements 8016 and 8017 correspond to the correction circuit 106 in FIG. 1B, and the transistors 8013 and 8015 in the pixel in FIG. This corresponds to the control circuit 105a of (B).

トランジスタ8010〜8013、8015のオンとオフは、配線8003〜8006を介して入力される信号により制御される。発光素子8000の発光と非発光は、配線8001を介して入力される映像信号により制御される。また、上記に示す画素は、一定の電位に保たれた配線8002により電源が供給される。また、上記画素が含むトランジスタの導電型はNチャネル型とPチャネル型のどちらでもよい。 On and off of the transistors 8010 to 8013 and 8015 are controlled by signals input through the wirings 8003 to 8006. Light emission and non-light emission of the light emitting element 8000 are controlled by a video signal input via the wiring 8001. Further, power is supplied to the above-described pixel through a wiring 8002 kept at a constant potential. The conductivity type of the transistor included in the pixel may be either an N-channel type or a P-channel type.

(実施の形態3)
上記実施の形態とは異なる画素の構成について図4(B)を用いて説明する。
(Embodiment 3)
A structure of a pixel which is different from that in the above embodiment is described with reference to FIG.

画素は、トランジスタ8110〜8115と、容量素子8116と、発光素子8100とを有する。また、画素は、さらに容量素子8117を有していてもよい。上記の画素は、トランジスタ8110のソース及びドレインの一方と、発光素子8100の第1の電極及び第2の電極の一方は、同じ配線8109に接続されていることを特徴とする。 The pixel includes transistors 8110 to 8115, a capacitor 8116, and a light-emitting element 8100. In addition, the pixel may further include a capacitor 8117. In the above pixel, one of a source and a drain of the transistor 8110 and one of the first electrode and the second electrode of the light-emitting element 8100 are connected to the same wiring 8109.

図4(B)の画素において、トランジスタ8112、8113、容量素子8116、8117が、図1(B)の補正回路106に対応しており、図4(B)の画素においてトランジスタ8115が、図1(B)の制御回路105bに対応している。 In the pixel in FIG. 4B, the transistors 8112 and 8113 and the capacitor elements 8116 and 8117 correspond to the correction circuit 106 in FIG. 1B. The transistor 8115 in the pixel in FIG. This corresponds to the control circuit 105b of (B).

トランジスタ8110〜8113、8115のオンとオフは、配線8103〜8106を介して入力される信号により制御される。発光素子8100の発光と非発光は、配線8101を介して入力される映像信号により制御される。また、上記に示す画素は、一定の電位に保たれた配線8102により電源が供給される。また、上記画素が含むトランジスタの導電型はNチャネル型とPチャネル型のどちらでもよい。 On and off of the transistors 8110 to 8113 and 8115 are controlled by signals input through the wirings 8103 to 8106. Light emission and non-light emission of the light emitting element 8100 are controlled by a video signal input via the wiring 8101. Further, power is supplied to the above-described pixel through a wiring 8102 kept at a constant potential. The conductivity type of the transistor included in the pixel may be either an N-channel type or a P-channel type.

(実施の形態4)
上記実施の形態とは異なる画素の構成について図5(A)を用いて説明する。
(Embodiment 4)
A structure of a pixel which is different from that in the above embodiment is described with reference to FIG.

画素は、トランジスタ8060〜8064と、容量素子8065と、発光素子8050とを有する。また、画素は、さらに容量素子8066を有していてもよい。上記の画素は、トランジスタ8060のソース及びドレインの一方と、発光素子8050の第1の電極及び第2の電極の一方は、同じ配線8059に接続されていることを特徴とする。 The pixel includes transistors 8060 to 8064, a capacitor 8065, and a light-emitting element 8050. Further, the pixel may further include a capacitor 8066. In the above pixel, one of the source and the drain of the transistor 8060 and one of the first electrode and the second electrode of the light-emitting element 8050 are connected to the same wiring 8059.

図5(A)の画素において、トランジスタ8062、容量素子8065、8066が、図1(B)の補正回路106に対応しており、図5(A)の画素においてトランジスタ8064が、図1(B)の制御回路105bに対応している。 In the pixel in FIG. 5A, the transistor 8062 and the capacitor elements 8065 and 8066 correspond to the correction circuit 106 in FIG. 1B, and the transistor 8064 in the pixel in FIG. ) Control circuit 105b.

トランジスタ8060〜8062、8064のオンとオフは、配線8053〜8056を介して入力される信号により制御される。発光素子8050の発光と非発光は、配線8051を介して入力される映像信号により制御される。また、上記に示す画素は、一定の電位に保たれた配線8052により電源が供給される。また、上記画素が含むトランジスタの導電型はNチャネル型とPチャネル型のどちらでもよい。 On / off of the transistors 8060 to 8062 and 8064 is controlled by a signal input through the wirings 8053 to 8056. Light emission and non-light emission of the light emitting element 8050 are controlled by a video signal input via the wiring 8051. Further, power is supplied to the above-described pixel through a wiring 8052 which is kept at a constant potential. The conductivity type of the transistor included in the pixel may be either an N-channel type or a P-channel type.

(実施の形態5)
上記実施の形態とは異なる画素の構成について図5(B)を用いて説明する。
(Embodiment 5)
A structure of a pixel which is different from that in the above embodiment is described with reference to FIG.

画素は、トランジスタ8160〜8164と、容量素子8165と、発光素子8150とを有する。また、画素は、さらに容量素子8166を有していてもよい。上記の画素は、トランジスタ8160のソース及びドレインの一方と、発光素子8150の第1の電極及び第2の電極の一方は、同じ配線8159に接続されていることを特徴とする。 The pixel includes transistors 8160 to 8164, a capacitor 8165, and a light-emitting element 8150. In addition, the pixel may further include a capacitor 8166. In the above pixel, one of the source and the drain of the transistor 8160 and one of the first electrode and the second electrode of the light-emitting element 8150 are connected to the same wiring 8159.

図5(B)の画素において、トランジスタ8162、8163、容量素子8165、8166が、図1(B)の補正回路106に対応している。 In the pixel in FIG. 5B, the transistors 8162 and 8163 and the capacitors 8165 and 8166 correspond to the correction circuit 106 in FIG.

トランジスタ8160〜8162のオンとオフは、配線8153〜8155を介して入力される信号により制御される。発光素子8150の発光と非発光は、配線8151を介して入力される映像信号により制御される。また、上記に示す画素は、一定の電位に保たれた配線8152により電源が供給される。また、上記画素が含むトランジスタの導電型はNチャネル型とPチャネル型のどちらでもよい。 On / off of the transistors 8160 to 8162 is controlled by a signal input through the wirings 8153 to 8155. Light emission and non-light emission of the light emitting element 8150 are controlled by a video signal input through the wiring 8151. In addition, power is supplied to the above-described pixel through a wiring 8152 maintained at a constant potential. The conductivity type of the transistor included in the pixel may be either an N-channel type or a P-channel type.

(実施の形態6)
上記実施の形態とは異なる画素の構成について図6(A)を用いて説明する。
(Embodiment 6)
A structure of a pixel which is different from that in the above embodiment is described with reference to FIG.

画素は、トランジスタ8210〜8215と、容量素子8216と、発光素子8200とを有する。また、画素は、さらに容量素子8217を有していてもよい。上記の画素は、トランジスタ8210のソース及びドレインの一方と、発光素子8200の第1の電極及び第2の電極の一方は、同じ配線8209に接続されていることを特徴とする。 The pixel includes transistors 8210 to 8215, a capacitor 8216, and a light-emitting element 8200. Further, the pixel may further include a capacitor 8217. In the above pixel, one of a source and a drain of the transistor 8210 and one of the first electrode and the second electrode of the light-emitting element 8200 are connected to the same wiring 8209.

図6(A)の画素において、トランジスタ8212、容量素子8216、8217が、図1(B)の補正回路106に対応しており、図6(A)の画素においてトランジスタ8214が、図1(B)の制御回路105bに対応している。 In the pixel in FIG. 6A, the transistor 8212 and the capacitor elements 8216 and 8217 correspond to the correction circuit 106 in FIG. 1B, and the transistor 8214 in the pixel in FIG. ) Control circuit 105b.

トランジスタ8210〜8213のオンとオフは、配線8203〜8205を介して入力される信号により制御される。発光素子8200の発光と非発光は、配線8201を介して入力される映像信号により制御される。また、上記に示す画素は、一定の電位に保たれた配線8202により電源が供給される。また、上記画素が含むトランジスタの導電型はNチャネル型とPチャネル型のどちらでもよい。 On / off of the transistors 8210 to 8213 is controlled by signals input through the wirings 8203 to 8205. Light emission and non-light emission of the light emitting element 8200 are controlled by a video signal input through the wiring 8201. Further, power is supplied to the above-described pixel through a wiring 8202 maintained at a constant potential. The conductivity type of the transistor included in the pixel may be either an N-channel type or a P-channel type.

(実施の形態7)
上記実施の形態とは異なる画素の構成について図6(B)を用いて説明する。
(Embodiment 7)
A structure of a pixel which is different from that in the above embodiment is described with reference to FIG.

画素は、トランジスタ8260〜8262と、容量素子8263と、発光素子8250とを有する。上記の画素は、トランジスタ8260のソース及びドレインの一方と、発光素子8250の第1の電極及び第2の電極の一方は、同じ配線8259に接続されていることを特徴とする。 The pixel includes transistors 8260 to 8262, a capacitor 8263, and a light-emitting element 8250. In the above pixel, one of the source and the drain of the transistor 8260 and one of the first electrode and the second electrode of the light-emitting element 8250 are connected to the same wiring 8259.

図6(B)の画素において、容量素子8263が、図1(B)の補正回路106に対応している。 In the pixel in FIG. 6B, the capacitor 8263 corresponds to the correction circuit 106 in FIG.

トランジスタ8261のオンとオフは、配線8253を介して入力される信号により制御される。発光素子8250の発光と非発光は、配線8251を介して入力される映像信号により制御される。また、上記に示す画素は、一定の電位に保たれた配線8252により電源が供給される。また、上記画素が含むトランジスタの導電型はNチャネル型とPチャネル型のどちらでもよい。 On and off of the transistor 8261 is controlled by a signal input through the wiring 8253. Light emission and non-light emission of the light emitting element 8250 are controlled by a video signal input through the wiring 8251. In addition, power is supplied to the above-described pixel through a wiring 8252 kept at a constant potential. The conductivity type of the transistor included in the pixel may be either an N-channel type or a P-channel type.

(実施の形態8)
上記実施の形態とは異なる画素の構成について図7(A)を用いて説明する。
(Embodiment 8)
A structure of a pixel which is different from that in the above embodiment is described with reference to FIG.

画素は、トランジスタ8810〜8814と、容量素子8815、8816と、発光素子8800とを有する。上記の画素は、トランジスタ8810のソース及びドレインの一方と、発光素子8800の第1の電極及び第2の電極の一方は、同じ配線8809に接続されていることを特徴とする。 The pixel includes transistors 8810 to 8814, capacitor elements 8815 and 8816, and a light emitting element 8800. In the above pixel, one of the source and the drain of the transistor 8810 and one of the first electrode and the second electrode of the light-emitting element 8800 are connected to the same wiring 8809.

図7(A)の画素において、トランジスタ8812、容量素子8815、8816が、図1(B)の補正回路106に対応しており、図7(A)の画素においてトランジスタ8813が、図1(B)の制御回路105aに対応している。 In the pixel in FIG. 7A, the transistor 8812 and the capacitors 8815 and 8816 correspond to the correction circuit 106 in FIG. 1B, and the transistor 8813 in the pixel in FIG. ) Control circuit 105a.

トランジスタ8810〜8813のオンとオフは、配線8803〜8805を介して入力される信号により制御される。発光素子8800の発光と非発光は、配線8801を介して入力される映像信号により制御される。また、上記に示す画素は、一定の電位に保たれた配線8802により電源が供給される。また、上記画素が含むトランジスタの導電型はNチャネル型とPチャネル型のどちらでもよい。 On / off of the transistors 8810 to 8813 is controlled by a signal input through the wirings 8803 to 8805. Light emission and non-light emission of the light emitting element 8800 are controlled by a video signal input through the wiring 8801. Further, power is supplied to the above-described pixel through a wiring 8802 which is kept at a constant potential. The conductivity type of the transistor included in the pixel may be either an N-channel type or a P-channel type.

(実施の形態9)
上記実施の形態とは異なる画素の構成について図7(B)を用いて説明する。
(Embodiment 9)
A structure of a pixel which is different from that in the above embodiment is described with reference to FIG.

画素は、トランジスタ8360〜8362と、容量素子8363と、発光素子8350とを有する。上記の画素は、トランジスタ8360のソース及びドレインの一方と、発光素子8350の第1の電極及び第2の電極の一方は、同じ配線8359に接続されていることを特徴とする。 The pixel includes transistors 8360 to 8362, a capacitor 8363, and a light-emitting element 8350. In the above pixel, one of a source and a drain of the transistor 8360 and one of the first electrode and the second electrode of the light-emitting element 8350 are connected to the same wiring 8359.

図7(B)の画素において、容量素子8363が、図1(B)の補正回路106に対応している。 In the pixel in FIG. 7B, the capacitor 8363 corresponds to the correction circuit 106 in FIG.

トランジスタ8361のオンとオフは、配線8353を介して入力される信号により制御される。発光素子8350の発光と非発光は、配線8351を介して入力される映像信号により制御される。また、上記に示す画素は、一定の電位に保たれた配線8352により電源が供給される。また、上記画素が含むトランジスタの導電型はNチャネル型とPチャネル型のどちらでもよい。 On / off of the transistor 8361 is controlled by a signal input through the wiring 8353. Light emission and non-light emission of the light emitting element 8350 are controlled by a video signal input through the wiring 8351. Further, power is supplied to the above-described pixel through a wiring 8352 kept at a constant potential. The conductivity type of the transistor included in the pixel may be either an N-channel type or a P-channel type.

(実施の形態10)
上記実施の形態とは異なる画素の構成について図8(A)を用いて説明する。
(Embodiment 10)
A structure of a pixel which is different from that in the above embodiment is described with reference to FIG.

画素は、トランジスタ8310、8311、8313、8314と、容量素子8416と、発光素子8400とを有する。上記の画素は、トランジスタ8410のソース及びドレインの一方と、発光素子8400の第1の電極及び第2の電極の一方は、同じ配線8409に接続されていることを特徴とする。 The pixel includes transistors 8310, 8311, 8313, and 8314, a capacitor 8416, and a light-emitting element 8400. In the above pixel, one of the source and the drain of the transistor 8410 and one of the first electrode and the second electrode of the light-emitting element 8400 are connected to the same wiring 8409.

図8(A)の画素において、トランジスタ8414、容量素子8416が、図1(B)の補正回路106に対応しており、図8(A)の画素においてトランジスタ8413が図1(B)の制御回路105aに対応しており、図8(A)の画素においてトランジスタ8415が、図1(B)の制御回路105bに対応している。 In the pixel in FIG. 8A, the transistor 8414 and the capacitor 8416 correspond to the correction circuit 106 in FIG. 1B, and the transistor 8413 in the pixel in FIG. 8A has the control in FIG. This corresponds to the circuit 105a, and the transistor 8415 in the pixel in FIG. 8A corresponds to the control circuit 105b in FIG.

トランジスタ8410〜8415のオンとオフは、配線8403〜8405を介して入力される信号により制御される。発光素子8400の発光と非発光は、配線8401を介して入力される映像信号により制御される。また、上記に示す画素は、一定の電位に保たれた配線8402により電源が供給される。また、上記画素が含むトランジスタの導電型はNチャネル型とPチャネル型のどちらでもよい。 On / off of the transistors 8410 to 8415 is controlled by signals input through the wirings 8403 to 8405. Light emission and non-light emission of the light emitting element 8400 are controlled by a video signal input through the wiring 8401. In addition, power is supplied to the above-described pixel through a wiring 8402 that is kept at a constant potential. The conductivity type of the transistor included in the pixel may be either an N-channel type or a P-channel type.

(実施の形態11)
上記実施の形態とは異なる画素の構成について図8(B)を用いて説明する。
(Embodiment 11)
A structure of a pixel which is different from that in the above embodiment is described with reference to FIG.

画素は、トランジスタ8460〜8464と、容量素子8465と、発光素子8450とを有する。上記の画素は、トランジスタ8460のソース及びドレインの一方と、発光素子8450の第1の電極及び第2の電極の一方は、同じ配線8459に接続されていることを特徴とする。 The pixel includes transistors 8460 to 8464, a capacitor 8465, and a light-emitting element 8450. In the above pixel, one of a source and a drain of the transistor 8460 and one of the first electrode and the second electrode of the light-emitting element 8450 are connected to the same wiring 8459.

図8(B)の画素において、トランジスタ8462、容量素子8465が、図1(B)の補正回路106に対応しており、図8(B)の画素においてトランジスタ8463が図1(B)の制御回路105aに対応している。 In the pixel in FIG. 8B, the transistor 8462 and the capacitor 8465 correspond to the correction circuit 106 in FIG. 1B. In the pixel in FIG. 8B, the transistor 8463 has the control in FIG. This corresponds to the circuit 105a.

トランジスタ8460〜8462のオンとオフは、配線8453〜8455を介して入力される信号により制御される。発光素子8450の発光と非発光は、配線8451を介して入力される映像信号により制御される。また、上記に示す画素は、一定の電位に保たれた配線8452により電源が供給される。また、上記画素が含むトランジスタの導電型はNチャネル型とPチャネル型のどちらでもよい。 On / off of the transistors 8460 to 8462 is controlled by a signal input through the wirings 8453 to 8455. Light emission and non-light emission of the light emitting element 8450 are controlled by a video signal input through the wiring 8451. In addition, power is supplied to the above-described pixel through a wiring 8452 that is kept at a constant potential. The conductivity type of the transistor included in the pixel may be either an N-channel type or a P-channel type.

(実施の形態12)
上記実施の形態とは異なる画素の構成について図9(A)を用いて説明する。
(Embodiment 12)
A structure of a pixel which is different from that in the above embodiment is described with reference to FIG.

画素は、トランジスタ8510〜8517と、容量素子8518と、発光素子8500とを有する。上記の画素は、トランジスタ8510のソース及びドレインの一方と、発光素子8500の第1の電極及び第2の電極の一方は、同じ配線8509に接続されていることを特徴とする。 The pixel includes transistors 8510 to 8517, a capacitor 8518, and a light-emitting element 8500. In the above pixel, one of a source and a drain of the transistor 8510 and one of the first electrode and the second electrode of the light-emitting element 8500 are connected to the same wiring 8509.

図9(A)の画素において、トランジスタ8512、8513、8514、容量素子8518が、図1(B)の補正回路106に対応しており、図9(A)の画素においてトランジスタ8515が図1(B)の制御回路105aに対応しており、図9(A)の画素においてトランジスタ8517が、図1(B)の制御回路105bに対応している。 In the pixel in FIG. 9A, the transistors 8512, 8513, and 8514 and the capacitor 8518 correspond to the correction circuit 106 in FIG. 1B, and the transistor 8515 in the pixel in FIG. B corresponds to the control circuit 105a in FIG. 9A, and the transistor 8517 in the pixel in FIG. 9A corresponds to the control circuit 105b in FIG.

トランジスタ8510〜8512、8514、8515、8517のオンとオフは、配線8503〜8507を介して入力される信号により制御される。発光素子8500の発光と非発光は、配線8501を介して入力される映像信号により制御される。また、上記に示す画素は、一定の電位に保たれた配線8502により電源が供給される。また、上記画素が含むトランジスタの導電型はNチャネル型とPチャネル型のどちらでもよい。 On / off of the transistors 8510 to 8512, 8514, 8515, and 8517 is controlled by a signal input through the wirings 8503 to 8507. Light emission and non-light emission of the light emitting element 8500 are controlled by a video signal input through the wiring 8501. In addition, power is supplied to the above-described pixel through a wiring 8502 maintained at a constant potential. The conductivity type of the transistor included in the pixel may be either an N-channel type or a P-channel type.

(実施の形態13)
上記実施の形態とは異なる画素の構成について図9(B)を用いて説明する。
(Embodiment 13)
A structure of a pixel which is different from that in the above embodiment is described with reference to FIG.

画素は、トランジスタ8560〜8562と、容量素子8563と、発光素子8550とを有する。上記の画素は、トランジスタ8560のソース及びドレインの一方と、発光素子8550の第1の電極及び第2の電極の一方は、同じ配線8559に接続されていることを特徴とする。 The pixel includes transistors 8560 to 8562, a capacitor 8563, and a light-emitting element 8550. In the above pixel, one of the source and the drain of the transistor 8560 and one of the first electrode and the second electrode of the light-emitting element 8550 are connected to the same wiring 8559.

図9(B)の画素において、容量素子8563が、図1(B)の補正回路106に対応している。 In the pixel in FIG. 9B, the capacitor 8563 corresponds to the correction circuit 106 in FIG.

トランジスタ8560〜8561のオンとオフは、配線8553を介して入力される信号により制御される。発光素子8550の発光と非発光は、配線8551を介して入力される映像信号により制御される。また、上記に示す画素は、一定の電位に保たれた配線8552により電源が供給される。また、上記画素が含むトランジスタの導電型はNチャネル型とPチャネル型のどちらでもよい。 On / off of the transistors 8560 to 8561 is controlled by a signal input through the wiring 8553. Light emission and non-light emission of the light emitting element 8550 are controlled by a video signal input through the wiring 8551. Further, power is supplied to the above-described pixel through a wiring 8552 that is kept at a constant potential. The conductivity type of the transistor included in the pixel may be either an N-channel type or a P-channel type.

(実施の形態14)
上記実施の形態とは異なる画素の構成について図10(A)を用いて説明する。
(Embodiment 14)
A structure of a pixel which is different from that in the above embodiment is described with reference to FIG.

画素は、スイッチ8610〜8615、トランジスタ8617、8618と、容量素子8619と、発光素子8600とを有する。上記の画素は、スイッチ8610のソース及びドレインの一方と、発光素子8600の第1の電極及び第2の電極の一方は、同じ配線8609に接続されていることを特徴とする。 The pixel includes switches 8610 to 8615, transistors 8617 and 8618, a capacitor element 8619, and a light emitting element 8600. In the above pixel, one of a source and a drain of the switch 8610 and one of the first electrode and the second electrode of the light-emitting element 8600 are connected to the same wiring 8609.

図10(A)の画素において、トランジスタ8617、スイッチ8613、8614、容量素子8619が、図1(A)の補正回路106に対応しており、図10(A)の画素においてスイッチ8612が図1(A)の制御回路105aに対応しており、図10(A)の画素においてスイッチ8615が、図1(A)の制御回路105bに対応している。 In the pixel in FIG. 10A, the transistor 8617, the switches 8613 and 8614, and the capacitor 8619 correspond to the correction circuit 106 in FIG. 1A, and the switch 8612 in the pixel in FIG. This corresponds to the control circuit 105a in FIG. 10A, and the switch 8615 in the pixel in FIG. 10A corresponds to the control circuit 105b in FIG.

スイッチ8611の一方の端子は配線8601に接続され、スイッチ8612の一方の端子は配線8602に接続されている。また、上記画素が含むトランジスタの導電型はNチャネル型とPチャネル型のどちらでもよい。 One terminal of the switch 8611 is connected to the wiring 8601, and one terminal of the switch 8612 is connected to the wiring 8602. The conductivity type of the transistor included in the pixel may be either an N-channel type or a P-channel type.

(実施の形態15)
上記実施の形態とは異なる画素の構成について図10(B)を用いて説明する。
(Embodiment 15)
A structure of a pixel which is different from that in the above embodiment is described with reference to FIG.

画素は、トランジスタ8660〜8664と、容量素子8665、8666と、発光素子8650とを有する。また、画素は、さらに容量素子8667を有していてもよい。上記の画素は、トランジスタ8660のソース及びドレインの一方と、発光素子8650の第1の電極及び第2の電極の一方は、同じ配線8659に接続されていることを特徴とする。 The pixel includes transistors 8660 to 8664, capacitor elements 8665 and 8666, and a light-emitting element 8650. Further, the pixel may further include a capacitor 8667. In the above pixel, one of a source and a drain of the transistor 8660 and one of the first electrode and the second electrode of the light-emitting element 8650 are connected to the same wiring 8659.

図10(B)の画素において、トランジスタ8662、8663、容量素子8665、8666、8667が、図1(B)の補正回路106に対応している。 In the pixel in FIG. 10B, transistors 8862 and 8663 and capacitors 8665, 8666, and 8667 correspond to the correction circuit 106 in FIG.

トランジスタ8660〜8662のオンとオフは、配線8654〜8656を介して入力される信号により制御される。発光素子8650の発光と非発光は、配線8651を介して入力される映像信号により制御される。また、上記に示す画素は、一定の電位に保たれた配線8652、8653により電源が供給される。また、上記画素が含むトランジスタの導電型はNチャネル型とPチャネル型のどちらでもよい。 On / off of the transistors 8660 to 8862 is controlled by a signal input through the wirings 8654 to 8656. Light emission and non-light emission of the light emitting element 8650 are controlled by a video signal input through the wiring 8651. In addition, power is supplied to the pixels described above by wirings 8852 and 8653 which are kept at a constant potential. The conductivity type of the transistor included in the pixel may be either an N-channel type or a P-channel type.

(実施の形態16)
上記実施の形態とは異なる画素の構成について図11(A)を用いて説明する。
(Embodiment 16)
A structure of a pixel which is different from that in the above embodiment is described with reference to FIG.

画素は、トランジスタ8710〜8715と、容量素子8716と、発光素子8700とを有する。上記の画素は、トランジスタ8710のソース及びドレインの一方と、発光素子8700の第1の電極及び第2の電極の一方は、同じ配線8709に接続されていることを特徴とする。 The pixel includes transistors 8710 to 8715, a capacitor 8716, and a light-emitting element 8700. In the above pixel, one of a source and a drain of the transistor 8710 and one of the first electrode and the second electrode of the light-emitting element 8700 are connected to the same wiring 8709.

図11(A)の画素において、トランジスタ8713、容量素子8716が、図1(B)の補正回路106に対応しており、図11(A)の画素においてトランジスタ8714が図1(B)の制御回路105aに対応しており、図11(A)の画素においてトランジスタ8715が、図1(B)の制御回路105bに対応している。 In the pixel in FIG. 11A, the transistor 8713 and the capacitor 8716 correspond to the correction circuit 106 in FIG. 1B. In the pixel in FIG. 11A, the transistor 8714 has the control in FIG. The transistor 8715 corresponds to the circuit 105a, and the transistor 8715 in the pixel in FIG. 11A corresponds to the control circuit 105b in FIG.

トランジスタ8710、8711、8713〜8715のオンとオフは、配線8703、8704を介して入力される信号により制御される。発光素子8700の発光と非発光は、配線8701を介して入力される映像信号により制御される。また、上記に示す画素は、一定の電位に保たれた配線8702により電源が供給される。また、上記画素が含むトランジスタの導電型はNチャネル型とPチャネル型のどちらでもよい。 On and off of the transistors 8710, 8711, and 8713 to 8715 are controlled by signals input through wirings 8703 and 8704. Light emission and non-light emission of the light emitting element 8700 are controlled by a video signal input through the wiring 8701. Further, power is supplied to the above-described pixel through a wiring 8702 which is kept at a constant potential. The conductivity type of the transistor included in the pixel may be either an N-channel type or a P-channel type.

(実施の形態17)
上記実施の形態とは異なる画素の構成について図11(B)を用いて説明する。
(Embodiment 17)
A structure of a pixel which is different from that in the above embodiment is described with reference to FIG.

画素は、トランジスタ8760〜8764と、容量素子8765と、発光素子8750とを有する。上記の画素は、トランジスタ8760のソース及びドレインの一方と、発光素子8750の第1の電極及び第2の電極の一方は、同じ配線8759に接続されていることを特徴とする。 The pixel includes transistors 8760 to 8762, a capacitor 8765, and a light-emitting element 8750. One of the source and the drain of the transistor 8760 and one of the first electrode and the second electrode of the light-emitting element 8750 are connected to the same wiring 8759 in the above pixel.

図11(B)の画素において、トランジスタ8762、容量素子8765が、図1(B)の補正回路106に対応しており、図11(B)の画素においてトランジスタ8764が、図1(B)の制御回路105bに対応している。 In the pixel in FIG. 11B, the transistor 8762 and the capacitor 8765 correspond to the correction circuit 106 in FIG. 1B. In the pixel in FIG. 11B, the transistor 8762 in FIG. This corresponds to the control circuit 105b.

トランジスタ8760、8761、8764のオンとオフは、配線8753、8754を介して入力される信号により制御される。発光素子8750の発光と非発光は、配線8751を介して入力される映像信号により制御される。また、上記に示す画素は、一定の電位に保たれた配線8752により電源が供給される。また、上記画素が含むトランジスタの導電型はNチャネル型とPチャネル型のどちらでもよい。 On / off of the transistors 8760, 8761, and 8964 is controlled by a signal input through the wirings 8753 and 8754. Light emission and non-light emission of the light emitting element 8750 are controlled by a video signal input through the wiring 8751. Further, power is supplied to the above-described pixel through a wiring 8752 which is kept at a constant potential. The conductivity type of the transistor included in the pixel may be either an N-channel type or a P-channel type.

(実施の形態18)
本実施の形態では、本発明を適用した表示装置を図13(A)(B)を用いて説明する。
(Embodiment 18)
In this embodiment mode, a display device to which the present invention is applied will be described with reference to FIGS.

図17(A)は本発明に係る表示パネルの構成を示す上面図であり、絶縁表面を有する基板2700上に画素2702をマトリクス上に配列させた画素部2701、走査線側入力端子2703、信号線側入力端子2704が形成されている。画素数は種々の規格に従って設ければ良く、XGAであってRGBを用いたフルカラー表示であれば1024×768×3(RGB)、UXGAであってRGBを用いたフルカラー表示であれば1600×1200×3(RGB)、フルスペックハイビジョンに対応させ、RGBを用いたフルカラー表示であれば1920×1080×3(RGB)とすれば良い。 FIG. 17A is a top view illustrating a structure of a display panel according to the present invention. A pixel portion 2701 in which pixels 2702 are arranged in a matrix over a substrate 2700 having an insulating surface, a scanning line side input terminal 2703, a signal A line side input terminal 2704 is formed. The number of pixels may be provided in accordance with various standards. For full color display using XGA and RGB, 1024 × 768 × 3 (RGB), and for full color display using UXGA and RGB, 1600 × 1200. If it corresponds to x3 (RGB) and full spec high vision and is full color display using RGB, it may be 1920 x 1080 x 3 (RGB).

画素2702は、走査線側入力端子2703から延在する走査線と、信号線側入力端子2704から延在する信号線とが交差することで、マトリクス状に配設される。画素2702のそれぞれには、スイッチング素子とそれに接続する画素電極が備えられている。スイッチング素子の代表的な一例はTFTであり、TFTのゲート電極側が走査線と、ソース若しくはドレイン側が信号線と接続されることにより、個々の画素を外部から入力する信号によって独立して制御可能としている。 The pixels 2702 are arranged in a matrix by a scan line extending from the scan line side input terminal 2703 and a signal line extending from the signal line side input terminal 2704 intersecting. Each of the pixels 2702 includes a switching element and a pixel electrode connected to the switching element. A typical example of the switching element is a TFT. By connecting the gate electrode side of the TFT to a scanning line and the source or drain side to a signal line, each pixel can be controlled independently by a signal input from the outside. Yes.

図17(A)は、走査線及び信号線へ入力する信号を、外付けの駆動回路により制御する表示パネルの構成を示しているが、図18(A)に示すように、COG(Chip on Glass)方式によりドライバIC2751を基板2700上に実装しても良い。また他の実装形態として、図18(B)に示すようなTAB(Tape Automated Bonding)方式を用いてもよい。ドライバICは単結晶半導体基板に形成されたものでも良いし、ガラス基板上にTFTで回路を形成したものであっても良い。図18において、ドライバIC2751は、FPC2750と接続している。 FIG. 17A shows the structure of a display panel in which signals input to the scan lines and signal lines are controlled by an external driver circuit. As shown in FIG. 18A, COG (Chip on The driver IC 2751 may be mounted on the substrate 2700 by a glass method. As another mounting mode, a TAB (Tape Automated Bonding) method as shown in FIG. 18B may be used. The driver IC may be formed on a single crystal semiconductor substrate or may be a circuit in which a TFT is formed on a glass substrate. In FIG. 18, the driver IC 2751 is connected to the FPC 2750.

また、画素に設けるTFTを、結晶性が高い多結晶(微結晶)半導体で形成する場合には、図17(B)に示すように走査線側駆動回路3702を基板3700上に形成することもできる。図18(B)において、3701は画素部であり、信号線側駆動回路は、図17(A)と同様に外付けの駆動回路により制御する。画素に設けるTFTを移動度の高い、多結晶(微結晶)半導体、単結晶半導体などで形成する場合は、図17(C)は、走査線駆動回路4702と、信号線駆動回路4704を基板4700上に一体形成することもできる。 In the case where a TFT provided for a pixel is formed using a polycrystalline (microcrystalline) semiconductor with high crystallinity, a scan line driver circuit 3702 may be formed over the substrate 3700 as illustrated in FIG. it can. In FIG. 18B, reference numeral 3701 denotes a pixel portion, and the signal line side driver circuit is controlled by an external driver circuit as in FIG. In the case where a TFT provided for a pixel is formed using a polycrystalline (microcrystalline) semiconductor, a single crystal semiconductor, or the like with high mobility, the scan line driver circuit 4702 and the signal line driver circuit 4704 are connected to the substrate 4700 in FIG. It can also be integrally formed on the top.

図13(A)に本実施の形態で示す表示装置の上面図と、図13(A)において線A−Bに対応する断面図を図13(B)に示す。図13における表示装置は、外部端子接続領域302、封止領域303、信号線駆動回路を有する周辺駆動回路領域304、周辺駆動回路領域309、走査線駆動回路を有する周辺駆動回路領域307、周辺駆動回路領域308、接続領域305を有している。 FIG. 13A shows a top view of the display device shown in this embodiment mode in FIG. 13A and a cross-sectional view taken along line AB in FIG. 13A. 13 includes an external terminal connection region 302, a sealing region 303, a peripheral driver circuit region 304 having a signal line driver circuit, a peripheral driver circuit region 309, a peripheral driver circuit region 307 having a scanning line driver circuit, and a peripheral driver. A circuit area 308 and a connection area 305 are provided.

本実施の形態では、上記のような回路で形成するが、本発明はこれに限定されず、周辺駆動回路としてICチップを前述したCOG方式やTAB方式によって実装したものでもよい。また、走査線駆動回路、信号線駆動回路は複数であっても単数であっても良い。 In this embodiment mode, the circuit is formed as described above. However, the present invention is not limited to this, and an IC chip may be mounted as a peripheral driver circuit by the above-described COG method or TAB method. Further, the scanning line driving circuit and the signal line driving circuit may be plural or singular.

本実施の形態における図13に示す表示装置は、基板300、薄膜トランジスタ320、薄膜トランジスタ321、薄膜トランジスタ322、薄膜トランジスタ323、第1の電極386、電界発光層388、第2の電極389、充填材393、シール材392、絶縁膜1311a、絶縁膜1311b、ゲート絶縁層312、絶縁膜313、絶縁膜314、絶縁層315、絶縁層316、封止基板395、配線385、配線399、配線317、端子電極層318、異方性導電層396、FPC394によって構成されている。表示装置は、外部端子接続領域302、封止領域303、周辺駆動回路領域304、画素領域306を有している。 13 in this embodiment mode includes a substrate 300, a thin film transistor 320, a thin film transistor 321, a thin film transistor 322, a thin film transistor 323, a first electrode 386, an electroluminescent layer 388, a second electrode 389, a filler 393, a seal, and the like. Material 392, insulating film 1311a, insulating film 1311b, gate insulating layer 312, insulating film 313, insulating film 314, insulating layer 315, insulating layer 316, sealing substrate 395, wiring 385, wiring 399, wiring 317, and terminal electrode layer 318 , The anisotropic conductive layer 396 and the FPC 394. The display device includes an external terminal connection region 302, a sealing region 303, a peripheral driver circuit region 304, and a pixel region 306.

薄膜トランジスタ323、薄膜トランジスタ322、薄膜トランジスタ321、薄膜トランジスタ320は、ソース及びドレインとして機能する不純物領域を有する半導体層、ゲート絶縁層312、2層の積層構造であるゲート電極層、半導体層のソース及びドレインである不純物領域に接して電気的に接続している配線を有している。 The thin film transistor 323, the thin film transistor 322, the thin film transistor 321, and the thin film transistor 320 are a semiconductor layer having an impurity region functioning as a source and a drain, a gate insulating layer 312, a gate electrode layer having a stacked structure of two layers, and a source and drain of the semiconductor layer. A wiring that is in contact with and electrically connected to the impurity region is provided.

画素領域において薄膜トランジスタ320は配線399を介して発光素子390の第1の電極386と電気的に接続している。一方、発光素子390の第2の電極389は、配線385と絶縁層316に形成する開口で電気的に接続され、薄膜トランジスタ321は絶縁膜314上に形成されたソース又はドレインに接続する配線と配線385が電気的に接続されている。配線385は図1において配線109に対応しており、発光素子390の第2の電極389と薄膜トランジスタ321は配線385を介して電気的に接続されている。 In the pixel region, the thin film transistor 320 is electrically connected to the first electrode 386 of the light-emitting element 390 through a wiring 399. On the other hand, the second electrode 389 of the light-emitting element 390 is electrically connected to the wiring 385 through an opening formed in the insulating layer 316, and the thin film transistor 321 is connected to a source or drain formed over the insulating film 314. 385 is electrically connected. The wiring 385 corresponds to the wiring 109 in FIG. 1, and the second electrode 389 of the light-emitting element 390 and the thin film transistor 321 are electrically connected through the wiring 385.

画素内に発光素子より射出された光を遮断する配線が多数存在すると、下方照射、両方照射型の表示装置において画素の開口率が低下してしまう。本発明においては発光素子390と、薄膜トランジスタ321とを別々の一定の電位に保たれている配線にそれぞれ接続せず、共通化することから、画素内に複数の配線を設ける必要がなくなる。よって、画素内の配線数が減少し画素の開口率を向上させることができる。 If there are a large number of wirings that block light emitted from the light emitting element in the pixel, the aperture ratio of the pixel is lowered in the downward-illumination and both-illumination type display devices. In the present invention, the light-emitting element 390 and the thin film transistor 321 are not connected to wirings maintained at different constant potentials, but are shared, so that it is not necessary to provide a plurality of wirings in a pixel. Therefore, the number of wirings in the pixel can be reduced and the aperture ratio of the pixel can be improved.

また、配線同士が密に設置され、配線構成が複雑かつ精密化しない構成とすることができるため、工程が複雑化しなくてもよい。よって、複雑な工程やパターン形状などに起因する形状不良も防止することができ、歩留まりが向上する。従って、高信頼性の表示装置を低コストで生産性よく作製することができる。 Further, since the wirings are densely installed and the wiring configuration can be complicated and not refined, the process does not have to be complicated. Therefore, shape defects due to complicated processes and pattern shapes can be prevented, and the yield is improved. Therefore, a highly reliable display device can be manufactured at low cost with high productivity.

基板300としてはガラス基板、石英基板やシリコン基板、金属基板、またはステンレス基板の表面に絶縁膜を形成したものを用いて良い。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよいし、フィルムのような可撓性基板を用いても良い。プラスチック基板としてはPET(ポリエチレンテレフタレート)、PEN(ポリエチレンナフタレート)、PES(ポリエーテルサルフォン)からなる基板、可撓性基板としてはアクリル等の合成樹脂を用いることができる。 As the substrate 300, a glass substrate, a quartz substrate, a silicon substrate, a metal substrate, or a stainless substrate on which an insulating film is formed may be used. In addition, a plastic substrate having heat resistance that can withstand the processing temperature of this embodiment may be used, or a flexible substrate such as a film may be used. As the plastic substrate, a substrate made of PET (polyethylene terephthalate), PEN (polyethylene naphthalate), or PES (polyethersulfone) can be used, and as the flexible substrate, a synthetic resin such as acrylic can be used.

下地膜として機能する絶縁膜311a、絶縁膜311b、ゲート絶縁層312、絶縁膜313、絶縁膜314、絶縁層315、絶縁層316として、無機絶縁性材料、及び有機絶縁性材料を用いることができる。例えば、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウムその他の無機絶縁性材料などを用いることができる。又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド(polyimide)、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Si−O−Si結合を含む樹脂に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いてもよい。また、ベンゾシクロブテン、パリレン、ポリイミドなどの有機材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いてもよい。また、オキサゾール樹脂を用いることもでき、例えば光硬化型ポリベンゾオキサゾールなどを用いることができる。光硬化型ポリベンゾオキサゾールは、誘電率が低く(常温1MHzで誘電率2.9)、耐熱性が高く(示差熱天秤(TGA:thermal gravity analysis)昇温5℃/minで熱分解温度550℃)、吸水率が低い(常温24時間で0.3%)材料である。 As the insulating film 311a and the insulating film 311b which function as a base film, an inorganic insulating material and an organic insulating material can be used for the gate insulating layer 312, the insulating film 313, the insulating film 314, the insulating layer 315, and the insulating layer 316. . For example, silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, aluminum oxide, aluminum nitride, aluminum oxynitride, or other inorganic insulating materials can be used. Alternatively, heat-resistant polymers such as acrylic acid, methacrylic acid and derivatives thereof, polyimide, aromatic polyamide, polybenzimidazole, or siloxane resin may be used. Note that a siloxane resin corresponds to a resin including a Si—O—Si bond. Siloxane has a skeleton structure formed of a bond of silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent. Moreover, resin materials such as vinyl resins such as polyvinyl alcohol and polyvinyl butyral, epoxy resins, phenol resins, novolac resins, acrylic resins, melamine resins, and urethane resins may be used. Alternatively, an organic material such as benzocyclobutene, parylene, or polyimide, or a composition material containing a water-soluble homopolymer and a water-soluble copolymer may be used. Moreover, an oxazole resin can also be used, for example, photocurable polybenzoxazole or the like can be used. Photocurable polybenzoxazole has a low dielectric constant (dielectric constant 2.9 at room temperature of 1 MHz) and high heat resistance (differential thermal analysis (TGA) thermal decomposition temperature 550 ° C. at a temperature increase of 5 ° C./min. ), A material with low water absorption (0.3% at room temperature for 24 hours).

絶縁膜(絶縁層)は単層でも2層、3層といった積層構造でもよい。特に隔壁として機能する絶縁層316は曲率半径が連続的に変化する形状が好ましく、上に形成される電界発光層388及び第2の電極389の被覆性が向上する。 The insulating film (insulating layer) may be a single layer or a laminated structure of two layers or three layers. In particular, the insulating layer 316 functioning as a partition wall preferably has a shape in which the radius of curvature continuously changes, so that the coverage with the electroluminescent layer 388 and the second electrode 389 formed thereon is improved.

上記絶縁膜(絶縁層)及び薄膜トランジスタ323、薄膜トランジスタ322、薄膜トランジスタ321、薄膜トランジスタ320の有する半導体膜の形成方法は、スパッタリング法、PVD法(Physical Vapor Deposition)、減圧CVD法(LPCVD法)、またはプラズマCVD法等のCVD法(Chemical Vapor Deposition)などにより形成することができる。また、液滴吐出法や、印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)、スピンコート法などの液状の材料を用いる方法、ディッピング法、ディスペンサ法などを用いることもできる。 The insulating film (insulating layer) and the semiconductor film included in the thin film transistor 323, the thin film transistor 322, the thin film transistor 321, and the thin film transistor 320 are formed by a sputtering method, a PVD method (Physical Vapor Deposition), a low pressure CVD method (LPCVD method), or plasma CVD. It can be formed by a CVD method (Chemical Vapor Deposition) or the like. In addition, a droplet discharge method, a printing method (a method for forming a pattern such as screen printing or offset printing), a method using a liquid material such as a spin coating method, a dipping method, a dispenser method, or the like can also be used.

薄膜トランジスタ323、薄膜トランジスタ322、薄膜トランジスタ321、薄膜トランジスタ320が有する半導体膜(半導体層)を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製されるアモルファス半導体(以下「AS」ともいう。)、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いはセミアモルファス(微結晶若しくはマイクロクリスタルとも呼ばれる。以下「SAS」ともいう。)半導体などを用いることができる。半導体層は公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜することができる。 A material for forming a semiconductor film (semiconductor layer) included in the thin film transistor 323, the thin film transistor 322, the thin film transistor 321, and the thin film transistor 320 is an amorphous material manufactured by a vapor deposition method or a sputtering method using a semiconductor material gas typified by silane or germane. Semiconductor (hereinafter also referred to as “AS”), polycrystalline semiconductor obtained by crystallizing the amorphous semiconductor using light energy or thermal energy, or semi-amorphous (also referred to as microcrystal or microcrystal; hereinafter referred to as “SAS”) For example, a semiconductor can be used. The semiconductor layer can be formed by a known means (such as sputtering, LPCVD, or plasma CVD).

SASは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。SASは、珪化物の気体をグロー放電分解(プラズマCVD)して形成する。珪化物の気体としては、SiH、その他にもSi、SiHCl、SiHCl、SiCl、SiFなどを用いることが可能である。またF、GeFを混合させても良い。この珪化物の気体をH、又は、HとHe、Ar、Kr、Neから選ばれた一種または複数種の希ガス元素で希釈しても良い。また半導体層としてフッ素系ガスより形成されるSAS層に水素系ガスより形成されるSAS層を積層してもよい。 SAS is a semiconductor having an intermediate structure between amorphous and crystalline structures (including single crystal and polycrystal) and having a third state that is stable in terms of free energy and has a short-range order and a lattice. It includes a crystalline region with strain. The SAS is formed by glow discharge decomposition (plasma CVD) of a silicide gas. As the silicide gas, SiH 4 , Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4, or the like can be used. Further, F 2 and GeF 4 may be mixed. The silicide gas may be diluted with H 2 , or H 2 and one or more kinds of rare gas elements selected from He, Ar, Kr, and Ne. In addition, a SAS layer formed of a hydrogen-based gas may be stacked on a SAS layer formed of a fluorine-based gas as a semiconductor layer.

アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコンなどがあげられる。ポリシリコン(多結晶シリコン)には、800℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、600℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを添加し結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、セミアモルファス半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。 A typical example of an amorphous semiconductor is hydrogenated amorphous silicon, and a typical example of a crystalline semiconductor is polysilicon. Polysilicon (polycrystalline silicon) is mainly made of so-called high-temperature polysilicon using polysilicon formed through a process temperature of 800 ° C. or higher as a main material, or polysilicon formed at a process temperature of 600 ° C. or lower. And so-called low-temperature polysilicon, and polysilicon crystallized by adding an element that promotes crystallization. Of course, as described above, a semi-amorphous semiconductor or a semiconductor including a crystal phase in a part of the semiconductor layer can also be used.

また、半導体の材料としてはシリコン(Si)、ゲルマニウム(Ge)などの単体のほかGaAs、InP、SiC、ZnSe、GaN、SiGeなどのような化合物半導体も用いることができる。また酸化物半導体である酸化亜鉛(ZnO)、酸化スズ(SnO)なども用いることができ、ZnOを半導体層に用いる場合、ゲート絶縁層をY、Al、TiO、それらの積層などを用いるとよく、ゲート電極層、ソース電極層、ドレイン電極層としては、ITO、Au、Tiなどを用いるとよい。また、ZnOにInやGaなどを添加することもできる。 As a semiconductor material, a compound semiconductor such as GaAs, InP, SiC, ZnSe, GaN, or SiGe can be used in addition to a simple substance such as silicon (Si) or germanium (Ge). Alternatively, zinc oxide (ZnO), tin oxide (SnO 2 ), or the like which is an oxide semiconductor can be used. When ZnO is used for the semiconductor layer, the gate insulating layer is formed of Y 2 O 3 , Al 2 O 3 , TiO 2 , A stacked layer of them is preferably used, and ITO, Au, Ti, or the like is preferably used for the gate electrode layer, the source electrode layer, and the drain electrode layer. In addition, In, Ga, or the like can be added to ZnO.

半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、公知の方法(レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等)を用いれば良い。また、SASである微結晶半導体をレーザ照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザ光を照射する前に、窒素雰囲気下500℃で1時間加熱することによって非晶質珪素膜の含有水素濃度を1×1020atoms/cm以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると膜が破壊されてしまうからである。 In the case where a crystalline semiconductor layer is used for the semiconductor layer, a method for manufacturing the crystalline semiconductor layer can be a known method (laser crystallization method, thermal crystallization method, or heat using an element that promotes crystallization such as nickel. A crystallization method or the like may be used. In addition, a microcrystalline semiconductor that is a SAS can be crystallized by laser irradiation to improve crystallinity. In the case where an element for promoting crystallization is not introduced, the amorphous silicon film is heated at 500 ° C. for 1 hour in a nitrogen atmosphere before irradiating the amorphous silicon film with laser light, whereby the concentration of hydrogen contained in the amorphous silicon film is set to 1 ×. Release to 10 20 atoms / cm 3 or less. This is because the film is destroyed when the amorphous silicon film containing a large amount of hydrogen is irradiated with laser light.

非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、CVD法、プラズマ処理法(プラズマCVD法も含む)、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体層の表面の濡れ性を改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのUV光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。 The method of introducing the metal element into the amorphous semiconductor layer is not particularly limited as long as the metal element can be present on the surface of the amorphous semiconductor layer or inside the amorphous semiconductor layer. For example, sputtering, CVD, A plasma treatment method (including a plasma CVD method), an adsorption method, or a method of applying a metal salt solution can be used. Among these, the method using a solution is simple and useful in that the concentration of the metal element can be easily adjusted. At this time, in order to improve the wettability of the surface of the amorphous semiconductor layer and to spread the aqueous solution over the entire surface of the amorphous semiconductor layer, irradiation with UV light in an oxygen atmosphere, thermal oxidation method, hydroxy radical It is desirable to form an oxide film by treatment with ozone water or hydrogen peroxide.

また、非晶質半導体層を結晶化し、結晶性半導体層を形成する結晶化工程で、非晶質半導体層に結晶化を促進する元素(触媒元素、金属元素とも示す)を添加し、熱処理(550℃〜750℃で3分〜24時間)により結晶化を行ってもよい。結晶化を助長する元素としては、この珪素の結晶化を助長する金属元素としては鉄(Fe)、ニッケル(Ni)、コバルト(Co)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、銅(Cu)及び金(Au)から選ばれた一種又は複数種類を用いることができる。 Further, in the crystallization step of crystallizing the amorphous semiconductor layer to form the crystalline semiconductor layer, an element for promoting crystallization (also referred to as a catalyst element or a metal element) is added to the amorphous semiconductor layer, and heat treatment ( Crystallization may be carried out at 550 ° C. to 750 ° C. for 3 minutes to 24 hours. As elements for promoting crystallization, metal elements for promoting crystallization of silicon include iron (Fe), nickel (Ni), cobalt (Co), ruthenium (Ru), rhodium (Rh), palladium (Pd). One or a plurality of types selected from osmium (Os), iridium (Ir), platinum (Pt), copper (Cu), and gold (Au) can be used.

結晶化を促進する元素を結晶性半導体層から除去、又は軽減するため、結晶性半導体層に接して、不純物元素を含む半導体層を形成し、ゲッタリングシンクとして機能させる。不純物元素としては、n型を付与する不純物元素、p型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン(P)、窒素(N)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)、ボロン(B)、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、Kr(クリプトン)、Xe(キセノン)から選ばれた一種または複数種を用いることができる。結晶化を促進する元素を含む結晶性半導体層に、希ガス元素を含む半導体層を形成し、熱処理(550℃〜750℃で3分〜24時間)を行う。結晶性半導体層中に含まれる結晶化を促進する元素は、希ガス元素を含む半導体層中に移動し、結晶性半導体層中の結晶化を促進する元素は除去、又は軽減される。その後、ゲッタリングシンクとなった希ガス元素を含む半導体層を除去する。 In order to remove or reduce the element that promotes crystallization from the crystalline semiconductor layer, a semiconductor layer containing an impurity element is formed in contact with the crystalline semiconductor layer and functions as a gettering sink. As the impurity element, an impurity element imparting n-type conductivity, an impurity element imparting p-type conductivity, a rare gas element, or the like can be used. For example, phosphorus (P), nitrogen (N), arsenic (As), antimony (Sb ), Bismuth (Bi), boron (B), helium (He), neon (Ne), argon (Ar), Kr (krypton), and Xe (xenon) can be used. A semiconductor layer containing a rare gas element is formed over the crystalline semiconductor layer containing an element that promotes crystallization, and heat treatment (at 550 ° C. to 750 ° C. for 3 minutes to 24 hours) is performed. The element that promotes crystallization contained in the crystalline semiconductor layer moves into the semiconductor layer containing a rare gas element, and the element that promotes crystallization in the crystalline semiconductor layer is removed or reduced. After that, the semiconductor layer containing a rare gas element that has become a gettering sink is removed.

非晶質半導体層の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行っても良い。 The crystallization of the amorphous semiconductor layer may be a combination of heat treatment and crystallization by laser light irradiation, or may be performed multiple times by heat treatment or laser light irradiation alone.

また、結晶性半導体層を、直接基板にプラズマ法により形成しても良い。また、プラズマ法を用いて、結晶性半導体層を選択的に基板に形成してもよい。 Alternatively, the crystalline semiconductor layer may be directly formed over the substrate by a plasma method. Alternatively, the crystalline semiconductor layer may be selectively formed over the substrate by a plasma method.

半導体として、有機半導体材料を用い、印刷法、スプレー法、スピンコート法、液滴吐出法などで形成することができる。この場合、上記エッチング工程が必要ないため、工程数を削減することが可能である。有機半導体としては、低分子材料、高分子材料などが用いられ、有機色素、導電性高分子材料などの材料も用いることができる。有機半導体材料としては、その骨格が共役二重結合から構成されるπ電子共役系の高分子材料が望ましい。代表的には、ポリチオフェン、ポリフルオレン、ポリ(3−アルキルチオフェン)、ポリチオフェン誘導体、ペンタセン等の可溶性の高分子材料を用いることができる。 As a semiconductor, an organic semiconductor material can be used and formed by a printing method, a spray method, a spin coating method, a droplet discharge method, or the like. In this case, the number of processes can be reduced because the etching process is not necessary. As the organic semiconductor, a low molecular material, a polymer material, or the like is used, and materials such as an organic dye or a conductive polymer material can also be used. As the organic semiconductor material, a π-electron conjugated polymer material whose skeleton is composed of conjugated double bonds is desirable. Typically, a soluble polymer material such as polythiophene, polyfluorene, poly (3-alkylthiophene), a polythiophene derivative, or pentacene can be used.

その他にも本発明に用いることができる有機半導体材料としては、可溶性の前駆体を成膜した後で処理することにより半導体層を形成することができる材料がある。なお、このような有機半導体材料としては、ポリチエニレンビニレン、ポリ(2,5−チエニレンビニレン)、ポリアセチレン、ポリアセチレン誘導体、ポリアリレンビニレンなどがある。 In addition, as an organic semiconductor material that can be used in the present invention, there is a material that can form a semiconductor layer by processing after forming a soluble precursor. Examples of such an organic semiconductor material include polythienylene vinylene, poly (2,5-thienylene vinylene), polyacetylene, a polyacetylene derivative, and polyarylene vinylene.

前駆体を有機半導体に変換する際には、加熱処理だけではなく塩化水素ガスなどの反応触媒を添加することがなされる。また、これらの可溶性有機半導体材料を溶解させる代表的な溶媒としては、トルエン、キシレン、クロロベンゼン、ジクロロベンゼン、アニソール、クロロフォルム、ジクロロメタン、γブチルラクトン、ブチルセルソルブ、シクロヘキサン、NMP(N−メチル−2−ピロリドン)、シクロヘキサノン、2−ブタノン、ジオキサン、ジメチルホルムアミド(DMF)または、THF(テトラヒドロフラン)などを適用することができる。 When converting the precursor into an organic semiconductor, a reaction catalyst such as hydrogen chloride gas is added as well as heat treatment. Typical solvents for dissolving these soluble organic semiconductor materials include toluene, xylene, chlorobenzene, dichlorobenzene, anisole, chloroform, dichloromethane, γ-butyllactone, butyl cellosolve, cyclohexane, NMP (N-methyl-2 -Pyrrolidone), cyclohexanone, 2-butanone, dioxane, dimethylformamide (DMF), THF (tetrahydrofuran), or the like can be applied.

ゲート電極は、CVD法やスパッタ法、液滴吐出法などを用いて形成することができる。ゲート電極層は、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、Baから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu合金を用いてもよい。また、単層構造でも複数層の構造でもよく、例えば、窒化タングステン膜とモリブデン膜との2層構造としてもよいし、膜厚50nmのタングステン膜、膜厚500nmのアルミニウムとシリコンの合金(Al−Si)膜、膜厚30nmの窒化チタン膜を順次積層した3層構造としてもよい。また、3層構造とする場合、第1の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第2の導電膜のアルミニウムとシリコンの合金(Al−Si)膜に代えてアルミニウムとチタンの合金膜(Al−Ti)を用いてもよいし、第3の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。 The gate electrode can be formed by a CVD method, a sputtering method, a droplet discharge method, or the like. The gate electrode layer is an element selected from Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Si, Ge, Zr, Ba, Alternatively, an alloy material or a compound material containing the element as a main component may be used. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus, or an AgPdCu alloy may be used. Alternatively, a single-layer structure or a multi-layer structure may be employed, for example, a two-layer structure of a tungsten nitride film and a molybdenum film, a tungsten film with a thickness of 50 nm, an alloy of aluminum and silicon with a thickness of 500 nm (Al- A three-layer structure in which a Si) film and a titanium nitride film with a thickness of 30 nm are sequentially stacked may be employed. In the case of a three-layer structure, tungsten nitride may be used instead of tungsten of the first conductive film, or aluminum instead of the aluminum and silicon alloy (Al-Si) film of the second conductive film. A titanium alloy film (Al—Ti) may be used, or a titanium film may be used instead of the titanium nitride film of the third conductive film.

ゲート電極に可視光に対して透光性を有する透光性の材料を用いることもできる。透光性の導電材料としては、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、酸化亜鉛(ZnO)を含むインジウム亜鉛酸化物(IZO(indium zinc oxide))、酸化亜鉛(ZnO)、ZnOにガリウム(Ga)をドープしたもの、酸化スズ(SnO)、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いてもよい。 A light-transmitting material having a property of transmitting visible light can be used for the gate electrode. As the light-transmitting conductive material, indium tin oxide (ITO), indium tin oxide containing silicon oxide (ITSO), organic indium, organic tin, zinc oxide, or the like can be used. In addition, indium zinc oxide (IZO) containing zinc oxide (ZnO), zinc oxide (ZnO), ZnO doped with gallium (Ga), tin oxide (SnO 2 ), tungsten oxide is included. Indium oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, or the like may also be used.

ゲート電極を形成するのにエッチングにより加工が必要な場合、マスクを形成し、ドライエッチングまたはウェットエッチングにより加工すればよい。ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節することにより、電極層をテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Cl、BCl、SiClもしくはCClなどを代表とする塩素系ガス、CF、SFもしくはNFなどを代表とするフッ素系ガス又はOを適宜用いることができる。 In the case where processing is required by etching to form the gate electrode, a mask may be formed and processed by dry etching or wet etching. Using an ICP (Inductively Coupled Plasma) etching method, the etching conditions (the amount of power applied to the coil-type electrode, the amount of power applied to the substrate-side electrode, the electrode temperature on the substrate side, etc.) are appropriately set. By adjusting, the electrode layer can be etched into a tapered shape. As an etching gas, using Cl 2, BCl 3, SiCl 4 or a chlorine-based gas typified by CCl 4, fluorine-based gas or O 2 and typified by CF 4, SF 6 or NF 3 as appropriate be able to.

また、基板、絶縁層、半導体層、ゲート絶縁層、層間絶縁層、その他表示装置を構成する絶縁層、導電層などを形成した後、プラズマ処理を用いて酸化または窒化を行うことにより前記基板、絶縁層、半導体層、ゲート絶縁層、層間絶縁層表面を酸化または窒化してもよい。プラズマ処理を用いて半導体層や絶縁層を酸化または窒化すると、当該半導体層や絶縁層の表面が改質され、CVD法やスパッタ法により形成した絶縁層と比較してより緻密な絶縁層とすることができる。よって、ピンホール等の欠陥を抑制し表示装置の特性等を向上させることが可能となる。また上記の様なプラズマ処理は、ゲート電極、配線などの導電層などにも行うことができ、窒化又は酸化(又は窒化及び酸化両方)を行うことによって表面に窒化、又は酸化することができる。 Further, after forming a substrate, an insulating layer, a semiconductor layer, a gate insulating layer, an interlayer insulating layer, other insulating layers constituting a display device, a conductive layer, etc., the substrate is subjected to oxidation or nitridation using plasma treatment, The surfaces of the insulating layer, semiconductor layer, gate insulating layer, and interlayer insulating layer may be oxidized or nitrided. When a semiconductor layer or an insulating layer is oxidized or nitrided using plasma treatment, the surface of the semiconductor layer or the insulating layer is modified, so that the insulating layer becomes denser than an insulating layer formed by a CVD method or a sputtering method. be able to. Therefore, defects such as pinholes can be suppressed and the characteristics of the display device can be improved. The plasma treatment as described above can also be performed on a conductive layer such as a gate electrode or a wiring, and can be nitrided or oxidized on the surface by performing nitridation or oxidation (or both nitridation and oxidation).

また、プラズマ処理は、上記ガスの雰囲気中において、電子密度が1×1011cm−3以上であり、プラズマの電子温度が1.5eV以下で行う。より詳しくいうと、電子密度が1×1011cm−3以上1×1013cm−3以下で、プラズマの電子温度が0.5eV以上1.5eV以下で行う。プラズマの電子密度が高密度であり、基板上に形成された被処理物付近での電子温度が低いため、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が1×1011cm−3以上と高密度であるため、プラズマ処理を用いて、被照射物を酸化または窒化することよって形成される酸化膜または窒化膜は、CVD法やスパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。また、プラズマの電子温度が1.5eV以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で酸化または窒化処理を行うことができる。たとえば、ガラス基板の歪点よりも100度以上低い温度でプラズマ処理を行っても十分に酸化または窒化処理を行うことができる。なお、プラズマを形成するための周波数としては、マイクロ波(2.45GHz)等の高周波を用いることができる。なお、以下に特に断らない場合は、プラズマ処理として上記条件を用いて行うものとする。 The plasma treatment is performed in an atmosphere of the gas at an electron density of 1 × 10 11 cm −3 or more and an electron temperature of plasma of 1.5 eV or less. More specifically, the electron density is 1 × 10 11 cm −3 to 1 × 10 13 cm −3 and the electron temperature of plasma is 0.5 eV to 1.5 eV. Since the electron density of the plasma is high and the electron temperature in the vicinity of the object to be processed formed on the substrate is low, damage to the object to be processed by the plasma can be prevented. In addition, since the electron density of plasma is as high as 1 × 10 11 cm −3 or higher, an oxide film or a nitride film formed by oxidizing or nitriding an object to be irradiated using plasma treatment is a CVD method. Compared with a film formed by sputtering or the like, a film having excellent uniformity in film thickness and the like and a dense film can be formed. In addition, since the electron temperature of plasma is as low as 1.5 eV or less, oxidation or nitridation can be performed at a lower temperature than conventional plasma treatment or thermal oxidation. For example, even if the plasma treatment is performed at a temperature lower by 100 degrees or more than the strain point of the glass substrate, the oxidation or nitridation treatment can be sufficiently performed. Note that a high frequency such as a microwave (2.45 GHz) can be used as a frequency for forming plasma. Note that the plasma treatment is performed using the above conditions unless otherwise specified.

本実施の形態では、シングルゲート構造を説明したが、ダブルゲート構造などのマルチゲート構造でもよい。この場合、半導体層の上方、下方にゲート電極層を設ける構造でも良く、半導体層の片側(上方又は下方)にのみ複数ゲート電極層を設ける構造でもよい。半導体層は濃度の異なる不純物領域を有していてもよい。例えば、半導体層のチャネル領域近傍、ゲート電極層と積層する領域は、低濃度不純物領域とし、その外側の領域を高濃度不純物領域としてもよい。 Although the single gate structure is described in this embodiment mode, a multi-gate structure such as a double gate structure may be used. In this case, a gate electrode layer may be provided above and below the semiconductor layer, or a plurality of gate electrode layers may be provided only on one side (above or below) of the semiconductor layer. The semiconductor layer may have impurity regions with different concentrations. For example, the vicinity of the channel region of the semiconductor layer and the region stacked with the gate electrode layer may be a low concentration impurity region, and the region outside the channel region may be a high concentration impurity region.

薄膜トランジスタ320〜323に接続する配線、配線385、配線399、配線317、端子電極層318はPVD法、CVD法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、印刷法、電界メッキ法等により、所定の場所に選択的にソース電極層又はドレイン電極層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。ソース電極層又はドレイン電極層の材料は、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr、Ba等の金属、Si、Ge等の半導体又はその合金、若しくはその窒化物を用いて形成すればよい。また透光性の材料も用いることができる。 The wiring connected to the thin film transistors 320 to 323, the wiring 385, the wiring 399, the wiring 317, and the terminal electrode layer 318 are formed by forming a conductive film by a PVD method, a CVD method, an evaporation method, or the like and then etching into a desired shape. be able to. Further, the source electrode layer or the drain electrode layer can be selectively formed at a predetermined place by a printing method, an electroplating method, or the like. Furthermore, a reflow method or a damascene method may be used. The source electrode layer or drain electrode layer is made of Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Zr, Ba or other metals, A semiconductor such as Si or Ge, an alloy thereof, or a nitride thereof may be used. A light-transmitting material can also be used.

また、透光性の導電性材料であれば、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)を含むインジウム亜鉛酸化物(IZO(indium zinc oxide))、酸化亜鉛(ZnO)、ZnOにガリウム(Ga)をドープしたもの、酸化スズ(SnO)、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。 Further, in the case of a light-transmitting conductive material, indium tin oxide (ITO), indium tin oxide containing silicon oxide (ITSO), indium zinc oxide containing zinc oxide (ZnO) (IZO (indium zinc oxide) )), Zinc oxide (ZnO), ZnO doped with gallium (Ga), tin oxide (SnO 2 ), indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide Indium tin oxide containing titanium oxide or the like can be used.

第1の電極386(画素電極ともいう。)は陽極、または陰極として機能し、Ti、Ni、W、Cr、Pt、Zn、Sn、In、またはMoから選ばれた元素、またはTiN、TiSi、WSi、WN、WSi、NbNなどの前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚100nm〜800nmの範囲で用いればよい。 The first electrode 386 (also referred to as a pixel electrode) functions as an anode or a cathode, and is an element selected from Ti, Ni, W, Cr, Pt, Zn, Sn, In, or Mo, or TiN, TiSi X N Y, WSi X, WN X , WSi X N Y, a film or a laminate film thereof as a main component an alloy material or a compound material containing the element as its main component, such as NbN in total thickness of 100nm~800nm Use it.

また、第1の電極386に、透光性を有する導電性材料からなる透明導電膜を用いることもでき、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化ケイ素を添加したインジウム錫酸化物(ITSO)なども用いることができる。 A transparent conductive film formed using a light-transmitting conductive material can be used for the first electrode 386; indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, or indium containing titanium oxide. An oxide, indium tin oxide containing titanium oxide, or the like can be used. Needless to say, indium tin oxide (ITO), indium zinc oxide (IZO), indium tin oxide added with silicon oxide (ITSO), or the like can also be used.

各透光性を有する導電性材料の、組成比の一例を述べる。酸化タングステンを含むインジウム酸化物の組成比は、酸化タングステン1.0wt%、インジウム酸化物99.0wt%とすればよい。酸化タングステンを含むインジウム亜鉛酸化物の組成比は、酸化タングステン1.0wt%、酸化亜鉛0.5wt%、インジウム酸化物98.5wt%とすればよい。酸化チタンを含むインジウム酸化物は、酸化チタン1.0wt%〜5.0wt%、インジウム酸化物99.0wt%〜95.0wt%とすればよい。インジウム錫酸化物(ITO)の組成比は、酸化錫10.0wt%、インジウム酸化物90.0wt%とすればよい。インジウム亜鉛酸化物(IZO)の組成比は、酸化亜鉛10.7wt%、インジウム酸化物89.3wt%とすればよい。酸化チタンを含むインジウム錫酸化物の組成比は、酸化チタン5.0wt%、酸化錫10.0wt%、インジウム酸化物85.0wt%とすればよい。上記組成比は例であり、適宜その組成比の割合は設定すればよい。 An example of the composition ratio of each light-transmitting conductive material will be described. The composition ratio of indium oxide containing tungsten oxide may be 1.0 wt% tungsten oxide and 99.0 wt% indium oxide. The composition ratio of indium zinc oxide containing tungsten oxide may be 1.0 wt% tungsten oxide, 0.5 wt% zinc oxide, and 98.5 wt% indium oxide. The indium oxide containing titanium oxide may be 1.0 wt% to 5.0 wt% titanium oxide and 99.0 wt% to 95.0 wt% indium oxide. The composition ratio of indium tin oxide (ITO) may be 10.0 wt% tin oxide and 90.0 wt% indium oxide. The composition ratio of indium zinc oxide (IZO) may be 10.7 wt% zinc oxide and 89.3 wt% indium oxide. The composition ratio of indium tin oxide containing titanium oxide may be 5.0 wt% titanium oxide, 10.0 wt% tin oxide, and 85.0 wt% indium oxide. The above composition ratio is an example, and the ratio of the composition ratio may be set as appropriate.

また、透光性を有さない金属膜のような材料であっても膜厚を薄く(好ましくは、5nm〜30nm程度の厚さ)して光を透過可能な状態としておくことで、第1の電極386から光を放射することが可能となる。また、第1の電極386に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。 Further, even when a material such as a metal film that does not have translucency is used, the first film thickness can be reduced by thinning (preferably about 5 nm to 30 nm) so that light can be transmitted. It becomes possible to emit light from the electrode 386. As the metal thin film that can be used for the first electrode 386, a conductive film made of titanium, tungsten, nickel, gold, platinum, silver, aluminum, magnesium, calcium, lithium, or an alloy thereof can be used. it can.

第1の電極386は、蒸着法、スパッタ法、CVD法、印刷法、ディスペンサ法または液滴吐出法などを用いて形成することができる。 The first electrode 386 can be formed by an evaporation method, a sputtering method, a CVD method, a printing method, a dispenser method, a droplet discharge method, or the like.

第1の電極386は、その表面が平坦化されるように、CMP法、ポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。またCMP法を用いた研磨後に、第1の電極386の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。 The first electrode 386 may be cleaned by polishing with a CMP method or a polyvinyl alcohol-based porous body so that the surface thereof is planarized. Further, after polishing using the CMP method, the surface of the first electrode 386 may be subjected to ultraviolet irradiation, oxygen plasma treatment, or the like.

第1の電極386を形成後、加熱処理を行ってもよい。この加熱処理により、第1の電極386中に含まれる水分は放出される。よって、第1の電極386は脱ガスなどを生じないため、第1の電極上に水分によって劣化しやすい発光材料を形成しても、発光材料は劣化せず、信頼性の高い表示装置を作製することができる。 Heat treatment may be performed after the first electrode 386 is formed. By this heat treatment, moisture contained in the first electrode 386 is released. Therefore, the first electrode 386 does not cause degassing. Therefore, even when a light-emitting material that easily deteriorates due to moisture is formed over the first electrode, the light-emitting material does not deteriorate, and a highly reliable display device is manufactured. can do.

電界発光層388として、赤色(R)、緑色(G)、青色(B)の発光を示す材料を用いて、それぞれ蒸着マスクを用いた蒸着法等によって選択的に形成することができる。また白(W)の発光を示す材料を用いて電界発光層を形成してもよい。赤色(R)、緑色(G)、青色(B)の発光を示す材料は液滴吐出法により形成することもでき(低分子または高分子材料など)、この場合マスクを用いずとも、RGBの塗り分けを行うことができるため好ましい。 The electroluminescent layer 388 can be selectively formed using a material that emits red (R), green (G), or blue (B) light by an evaporation method using an evaporation mask. Alternatively, the electroluminescent layer may be formed using a material that emits white (W) light. A material that emits red (R), green (G), and blue (B) light can also be formed by a droplet discharge method (such as a low-molecular or high-molecular material). This is preferable because it can be applied separately.

第2の電極389としては、Al、Ag、Li、Ca、またはこれらの合金や化合物MgAg、MgIn、AlLi、CaF、または窒化カルシウム等を用いることができる。 As the second electrode 389, Al, Ag, Li, Ca, or an alloy or compound thereof such as MgAg, MgIn, AlLi, CaF 2 , or calcium nitride can be used.

第2の電極389上にパッシベーション膜(保護膜)として絶縁層を設けてもよい。このように第2の電極389を覆うようにしてパッシベーション膜を設けることは有効である。パッシベーション膜としては、窒化珪素、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層を用いることができる。又はシロキサン樹脂を用いてもよい。 An insulating layer may be provided over the second electrode 389 as a passivation film (protective film). Thus, it is effective to provide a passivation film so as to cover the second electrode 389. As the passivation film, silicon nitride, silicon oxide, silicon oxynitride, silicon nitride oxide, aluminum nitride, aluminum oxynitride, aluminum nitride oxide or aluminum oxide having a nitrogen content higher than the oxygen content, diamond-like carbon (DLC), The insulating film includes a nitrogen-containing carbon film, and a single layer or a combination of the insulating films can be used. Alternatively, a siloxane resin may be used.

この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にDLC膜を用いることは有効である。DLC膜は室温から100℃以下の温度範囲で成膜可能であるため、耐熱性の低い電界発光層388の上方にも容易に成膜することができる。DLC膜は、プラズマCVD法(代表的には、RFプラズマCVD法、マイクロ波CVD法、電子サイクロトロン共鳴(ECR)CVD法、熱フィラメントCVD法など)、燃焼炎法、スパッタ法、イオンビーム蒸着法、レーザ蒸着法などで形成することができる。成膜に用いる反応ガスは、水素ガスと、炭化水素系のガス(例えばCH、C、Cなど)とを用い、グロー放電によりイオン化し、負の自己バイアスがかかったカソードにイオンを加速衝突させて成膜する。また、CN膜は反応ガスとしてCガスとNガスとを用いて形成すればよい。DLC膜は酸素に対するブロッキング効果が高く、電界発光層388の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に電界発光層388が酸化するといった問題を防止できる。 At this time, it is preferable to use a film with good coverage as the passivation film, and it is effective to use a carbon film, particularly a DLC film. Since the DLC film can be formed in a temperature range from room temperature to 100 ° C., it can be easily formed over the electroluminescent layer 388 having low heat resistance. The DLC film is formed by plasma CVD (typically, RF plasma CVD, microwave CVD, electron cyclotron resonance (ECR) CVD, hot filament CVD, etc.), combustion flame, sputtering, ion beam evaporation. It can be formed by laser vapor deposition. The reaction gas used for film formation was hydrogen gas and a hydrocarbon-based gas (for example, CH 4 , C 2 H 2 , C 6 H 6, etc.), ionized by glow discharge, and negative self-bias was applied. Films are formed by accelerated collision of ions with the cathode. The CN film may be formed using C 2 H 4 gas and N 2 gas as reaction gases. The DLC film has a high blocking effect against oxygen and can suppress oxidation of the electroluminescent layer 388. Therefore, the problem that the electroluminescent layer 388 is oxidized during the subsequent sealing process can be prevented.

発光素子390が形成された基板300と、封止基板395とをシール材392によって固着し、発光素子を封止する。シール材392としては、代表的には可視光硬化性、紫外線硬化性または熱硬化性の樹脂を用いるのが好ましい。例えば、ビスフェノールA型液状樹脂、ビスフェノールA型固形樹脂、含ブロムエポキシ樹脂、ビスフェノールF型樹脂、ビスフェノールAD型樹脂、フェノール型樹脂、クレゾール型樹脂、ノボラック型樹脂、環状脂肪族エポキシ樹脂、エピビス型エポキシ樹脂、グリシジルエステル樹脂、グリジシルアミン系樹脂、複素環式エポキシ樹脂、変性エポキシ樹脂等のエポキシ樹脂を用いることができる。なお、シール材で囲まれた領域には充填材393を充填してもよく、窒素雰囲気下で封止することによって、窒素等を封入してもよい。下方放射型であれば、充填材393は透光性を有する必要はないが、充填材393を透過して光を取り出す構造の場合は、透光性を有する必要がある。代表的には可視光硬化、紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。以上の工程において、本実施の形態における、発光素子を用いた表示機能を有する表示装置が完成する。また充填材は、液状の状態で滴下し、表示装置内に充填することもできる。充填剤として、乾燥剤などの吸湿性を含む物質を用いると、さらなる吸水効果が得られ、素子の劣化を防ぐことができる。 The substrate 300 over which the light-emitting element 390 is formed and the sealing substrate 395 are fixed to each other with a sealant 392, and the light-emitting element is sealed. As the sealant 392, it is typically preferable to use a visible light curable resin, an ultraviolet curable resin, or a thermosetting resin. For example, bisphenol A type liquid resin, bisphenol A type solid resin, bromine-containing epoxy resin, bisphenol F type resin, bisphenol AD type resin, phenol type resin, cresol type resin, novolac type resin, cyclic aliphatic epoxy resin, epibis type epoxy Epoxy resins such as resins, glycidyl ester resins, glycidylamine resins, heterocyclic epoxy resins, and modified epoxy resins can be used. Note that a region surrounded by the sealant may be filled with a filler 393, or nitrogen or the like may be sealed by sealing in a nitrogen atmosphere. In the case of the downward emission type, the filler 393 does not need to have a light-transmitting property, but in the case of a structure in which light is extracted through the filler 393, the filler 393 needs to have a light-transmitting property. Typically, a visible light curable, ultraviolet curable, or thermosetting epoxy resin may be used. Through the above steps, a display device having a display function using a light-emitting element in this embodiment is completed. Further, the filler can be dropped in a liquid state and filled in the display device. When a material having hygroscopicity such as a desiccant is used as the filler, a further water absorption effect can be obtained and deterioration of the element can be prevented.

表示装置内には素子の水分による劣化を防ぐため、乾燥剤が設置される。本実施の形態では、乾燥剤は、画素領域を取り囲むように封止基板に形成された凹部に設置され、表示装置の薄型化を妨げない構成とする。また、配線に対応する領域にも乾燥剤を形成し、吸水面積を広く取ると、吸水効果が高い。また、直接発光しない配線上に乾燥剤を形成しているので、光取り出し効率を低下させることもない。 A desiccant is installed in the display device to prevent deterioration of the element due to moisture. In this embodiment mode, the desiccant is provided in a recess formed in the sealing substrate so as to surround the pixel region, and the display device is not hindered from being thinned. Moreover, if a desiccant is formed also in the area | region corresponding to wiring and a water absorption area is taken widely, the water absorption effect will be high. Further, since the desiccant is formed on the wiring that does not directly emit light, the light extraction efficiency is not lowered.

なお、本実施の形態では、ガラス基板で発光素子を封止した場合を示すが、封止の処理とは、発光素子を水分から保護するための処理であり、カバー材で機械的に封入する方法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金属酸化物や金属窒化物等のバリア能力が高い薄膜により封止する方法のいずれかを用いる。カバー材としては、ガラス、セラミックス、プラスチックもしくは金属を用いることができるが、カバー材側に光を放射させる場合は透光性でなければならない。また、カバー材と上記発光素子が形成された基板とは熱硬化性樹脂又は紫外光硬化性樹脂等のシール材を用いて貼り合わせられ、熱処理又は紫外光照射処理によって樹脂を硬化させて密閉空間を形成する。この密閉空間の中に酸化バリウムに代表される吸湿材を設けることも有効である。この吸湿材は、シール材の上に接して設けても良いし、発光素子よりの光を妨げないような、隔壁の上や周辺部に設けても良い。さらに、カバー材と発光素子の形成された基板との空間を熱硬化性樹脂若しくは紫外光硬化性樹脂で充填することも可能である。この場合、熱硬化性樹脂若しくは紫外光硬化性樹脂の中に酸化バリウムに代表される吸湿材を添加しておくことは有効である。 Note that in this embodiment mode, a case where a light-emitting element is sealed with a glass substrate is shown; however, the sealing process is a process for protecting the light-emitting element from moisture and is mechanically sealed with a cover material. Any of a method, a method of encapsulating with a thermosetting resin or an ultraviolet light curable resin, or a method of encapsulating with a thin film having a high barrier ability such as a metal oxide or a metal nitride is used. As the cover material, glass, ceramics, plastic, or metal can be used. However, when light is emitted to the cover material side, it must be translucent. In addition, the cover material and the substrate on which the light emitting element is formed are bonded together using a sealing material such as a thermosetting resin or an ultraviolet light curable resin, and the resin is cured by heat treatment or ultraviolet light irradiation treatment to form a sealed space. Form. It is also effective to provide a hygroscopic material typified by barium oxide in this sealed space. This hygroscopic material may be provided in contact with the sealing material, or may be provided on the partition wall or in the peripheral portion so as not to block light from the light emitting element. Further, the space between the cover material and the substrate on which the light emitting element is formed can be filled with a thermosetting resin or an ultraviolet light curable resin. In this case, it is effective to add a moisture absorbing material typified by barium oxide in the thermosetting resin or the ultraviolet light curable resin.

画素内に発光素子より射出された光を遮断する配線が多数存在すると、下方照射、両方照射型の表示装置において画素の開口率が低下してしまう。本発明においては発光素子390と、薄膜トランジスタ321とを別々の一定の電位に保たれている配線にそれぞれ接続せず、同じ配線に接続し共通化することから、画素内に複数の配線を設ける必要がなくなる。よって、画素内の配線数が減少し画素の開口率を向上させることができる。 If there are a large number of wirings that block light emitted from the light emitting element in the pixel, the aperture ratio of the pixel is lowered in the downward-illumination and both-illumination type display devices. In the present invention, the light-emitting element 390 and the thin film transistor 321 are not connected to wirings maintained at different constant potentials, but are connected to the same wiring and used in common, so that it is necessary to provide a plurality of wirings in the pixel. Disappears. Therefore, the number of wirings in the pixel can be reduced and the aperture ratio of the pixel can be improved.

また、配線同士が密に設置され、配線構成が複雑かつ精密化しない構成とすることができるため、工程が複雑化しなくてもよい。よって、複雑な工程やパターン形状などに起因する形状不良も防止することができ、歩留まりが向上する。従って、高信頼性の表示装置を低コストで生産性よく作製することができる。 Further, since the wirings are densely installed and the wiring configuration can be complicated and not refined, the process does not have to be complicated. Therefore, shape defects due to complicated processes and pattern shapes can be prevented, and the yield is improved. Therefore, a highly reliable display device can be manufactured at low cost with high productivity.

本実施の形態は、実施の形態1乃至17とそれぞれ組み合わせ用いることが可能である。 This embodiment mode can be used in combination with each of Embodiment Modes 1 to 17.

(実施の形態19)
本発明を適用して発光素子を有する表示装置を形成することができるが、該発光素子から発せられる光は、下方放射、上方放射、両方放射のいずれかを行う。発光素子から発せられる光は、素子を有する基板より光を取り出す下方放射、封止基板側より光を放射する上方放射、発光素子を挟み込む両方の基板より光を放射する両方放射のいずれかを行う。ここでは、それぞれの場合に応じた発光素子の積層構造について、図16を用いて説明する。
(Embodiment 19)
Although a display device including a light-emitting element can be formed by applying the present invention, light emitted from the light-emitting element performs any one of downward emission, upward emission, and both emission. The light emitted from the light emitting element is either a downward emission that extracts light from the substrate having the element, an upward emission that emits light from the sealing substrate side, or a dual emission that emits light from both substrates sandwiching the light emitting element. . Here, a stacked structure of light-emitting elements corresponding to each case will be described with reference to FIGS.

本実施の形態では、画素に用いる薄膜トランジスタとして、逆スタガ型の薄膜トランジスタを用いる例を示す。本発明に用いることのできるトランジスタは、特に限定されず、トップゲート構造であっても、本実施の形態で示すようなボトムゲート構造であってもよい。逆スタガ型の薄膜トランジスタはチャネルエッチ型とチャネル保護型があるが、本実施の形態ではチャネル保護層を有するチャネル保護型の逆スタガ薄膜トランジスタを用いる例を示す。また、トランジスタ上に隔壁として機能する絶縁層を形成しており、トランジスタと隔壁との間に層間絶縁層を形成しない例を示す。 In this embodiment, an example in which an inverted staggered thin film transistor is used as a thin film transistor used for a pixel is described. A transistor that can be used in the present invention is not particularly limited, and may have a top-gate structure or a bottom-gate structure as described in this embodiment. There are two types of inverted staggered thin film transistors: a channel etch type and a channel protective type. In this embodiment, an example in which a channel protective type reverse staggered thin film transistor including a channel protective layer is used is described. In addition, an example in which an insulating layer functioning as a partition is formed over the transistor and an interlayer insulating layer is not formed between the transistor and the partition is shown.

本発明において、配線層若しくは電極層を形成する導電層や、所定のパターンを形成するためのマスク層などを、液滴吐出法のような選択的にパターンを形成できる方法により形成してもよい。液滴吐出(噴出)法(その方式によっては、インクジェット法とも呼ばれる。)は、特定の目的に調合された組成物の液滴を選択的に吐出(噴出)して所定のパターン(導電層や絶縁層など)を形成することができる。この際、被形成領域にぬれ性や密着性を制御する処理を行ってもよい。また、パターンが転写、または描写できる方法、例えば印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)、ディスペンサ法なども用いることができる。 In the present invention, a conductive layer for forming a wiring layer or an electrode layer, a mask layer for forming a predetermined pattern, or the like may be formed by a method capable of selectively forming a pattern such as a droplet discharge method. . A droplet discharge (ejection) method (also called an ink-jet method depending on the method) is a method in which a droplet of a composition prepared for a specific purpose is selectively ejected (ejection) to form a predetermined pattern (such as a conductive layer or a conductive layer). An insulating layer or the like can be formed. At this time, a process for controlling wettability and adhesion may be performed on the formation region. In addition, a method by which a pattern can be transferred or drawn, for example, a printing method (a method for forming a pattern such as screen printing or offset printing), a dispenser method, or the like can be used.

液滴吐出法を用いて膜(絶縁膜、又は導電膜など)を形成する場合、粒子状に加工された膜材料を含む組成物を吐出し、焼成によって融合や融着接合させ固化することで膜を形成する。このように導電性材料を含む組成物を吐出し、焼成することによって形成された膜においては、スパッタ法などで形成した膜が、多くは柱状構造を示すのに対し、多くの粒界を有する多結晶状態を示すことが多い。また、流動性を有する液状の状態で被形成領域に付着させるため、液状状態の形状を反映し、表面がなだらかで曲率を有する様な形状となる場合がある。 When forming a film (insulating film, conductive film, or the like) using a droplet discharge method, a composition containing a film material processed into particles is discharged, and is fused and fused and solidified by firing. A film is formed. In a film formed by discharging and baking a composition containing a conductive material in this manner, a film formed by a sputtering method or the like often has a columnar structure, but has many grain boundaries. Often exhibits a polycrystalline state. In addition, since it adheres to the formation region in a liquid state having fluidity, the shape of the liquid state may be reflected and the surface may have a gentle curvature.

液滴吐出法に用いる液滴吐出手段とは、組成物の吐出口を有するノズルや、1つ又は複数のノズルを具備したヘッド等の液滴を吐出する手段を有するものの総称とする。液滴吐出手段が具備するノズルの径は、0.02〜100μm(好適には30μm以下)に設定し、該ノズルから吐出される組成物の吐出量は0.001pl〜100pl(好適には0.1pl以上40pl以下、より好ましくは10pl以下)に設定する。吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には0.1〜3mm(好適には1mm以下)程度に設定する。 The droplet discharge means used in the droplet discharge method is a general term for a device having means for discharging droplets such as a nozzle having a composition discharge port and a head having one or a plurality of nozzles. The diameter of the nozzle provided in the droplet discharge means is set to 0.02 to 100 μm (preferably 30 μm or less), and the discharge amount of the composition discharged from the nozzle is 0.001 pl to 100 pl (preferably 0). .1pl or more and 40pl or less, more preferably 10pl or less). The discharge amount increases in proportion to the size of the nozzle diameter. In addition, the distance between the object to be processed and the nozzle outlet is preferably as close as possible in order to drop it at a desired location, preferably about 0.1 to 3 mm (preferably about 1 mm or less). Set.

吐出口から吐出する組成物は、導電性材料を溶媒に溶解又は分散させたものを用いる。導電性材料とは、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al等の金属の微粒子又は分散性ナノ粒子に相当し、Cd、Znの金属硫化物、Fe、Ti、Si、Ge、Zr、Baなどの酸化物、ハロゲン化銀等の微粒子又は分散性ナノ粒子も混合してもよい。前記導電性材料も混合して用いてもよい。また、透明導電膜として、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、有機インジウム、有機スズ、酸化亜鉛(ZnO)、窒化チタン等を用いることができる。また、酸化亜鉛を含むインジウム亜鉛酸化物(IZO(indium zinc oxide))、ZnOにガリウム(Ga)をドープしたもの、酸化スズ(SnO)、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いてもよい。但し、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。バリア膜としては、窒化珪素膜やニッケルボロン(NiB)膜を用いるとことができる。 A composition in which a conductive material is dissolved or dispersed in a solvent is used as the composition discharged from the discharge port. The conductive material corresponds to fine particles or dispersible nanoparticles of metals such as Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, and Al, and includes metal sulfides of Cd and Zn, Fe, Ti Further, oxides such as Si, Ge, Zr and Ba, fine particles such as silver halide or dispersible nanoparticles may be mixed. The conductive material may also be used as a mixture. As the transparent conductive film, indium tin oxide (ITO), indium tin oxide containing silicon oxide (ITSO), organic indium, organic tin, zinc oxide (ZnO), titanium nitride, or the like can be used. Further, indium zinc oxide containing zinc oxide (IZO (indium zinc oxide)), ZnO doped with gallium (Ga), tin oxide (SnO 2 ), indium oxide containing tungsten oxide, indium containing tungsten oxide Zinc oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, or the like may also be used. However, it is preferable to use a composition in which any of gold, silver and copper is dissolved or dispersed in a solvent in consideration of the specific resistance value, more preferably the composition discharged from the discharge port. It is preferable to use low resistance silver or copper. However, when silver or copper is used, a barrier film may be provided as a countermeasure against impurities. As the barrier film, a silicon nitride film or a nickel boron (NiB) film can be used.

吐出する組成物は、導電性材料を溶媒に溶解又は分散させたものであるが、他にも分散剤や、バインダーと呼ばれる熱硬化性樹脂が含まれている。特にバインダーに関しては、焼成時にクラックや不均一な形状変化が発生するのを防止する働きを持つ。よって、形成される導電層には、有機材料が含まれることがある。含まれる有機材料は、加熱温度、雰囲気、時間により異なる。この有機材料は、金属粒子のバインダー、溶媒、分散剤、及び被覆剤として機能する有機樹脂などであり、代表的には、ポリイミド、アクリル、ノボラック樹脂、メラミン樹脂、フェノール樹脂、エポキシ樹脂、珪素樹脂、フラン樹脂、ジアリルフタレート樹脂等が挙げられる。 The composition to be discharged is obtained by dissolving or dispersing a conductive material in a solvent, but additionally contains a dispersant and a thermosetting resin called a binder. In particular, the binder has a function of preventing cracks and non-uniform shape changes during firing. Thus, the formed conductive layer may contain an organic material. The organic material contained varies depending on the heating temperature, atmosphere, and time. This organic material is a metal particle binder, a solvent, a dispersant, an organic resin that functions as a coating agent, etc., and typically, polyimide, acrylic, novolac resin, melamine resin, phenol resin, epoxy resin, silicon resin , Furan resin, diallyl phthalate resin and the like.

また、導電性材料の周りに他の導電性材料がコーティングされ、複数の層になっている粒子でも良い。例えば、銅の周りにニッケルボロン(NiB)がコーティングされ、その周囲に銀がコーティングされている3層構造の粒子などを用いても良い。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等、又は水を用いる。組成物の粘度は20mPa・s(cp)以下が好適であり、これは、吐出時に乾燥が起こることを防止し、吐出口から組成物を円滑に吐出できるようにするためである。また、組成物の表面張力は、40mN/m以下が好適である。但し、用いる溶媒や、用途に合わせて、組成物の粘度等は適宜調整するとよい。一例として、ITOや、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は5〜20mPa・s、銀を溶媒に溶解又は分散させた組成物の粘度は5〜20mPa・s、金を溶媒に溶解又は分散させた組成物の粘度は5〜20mPa・sに設定するとよい。 Alternatively, particles in which a conductive material is coated with another conductive material to form a plurality of layers may be used. For example, particles having a three-layer structure in which nickel boron (NiB) is coated around copper and silver is coated around it may be used. As the solvent, esters such as butyl acetate and ethyl acetate, alcohols such as isopropyl alcohol and ethyl alcohol, organic solvents such as methyl ethyl ketone and acetone, and water are used. The viscosity of the composition is preferably 20 mPa · s (cp) or less, which is to prevent drying from occurring during discharge and to allow the composition to be smoothly discharged from the discharge port. The surface tension of the composition is preferably 40 mN / m or less. However, the viscosity and the like of the composition may be appropriately adjusted according to the solvent to be used and the application. As an example, the viscosity of a composition in which ITO, organic indium, or organic tin is dissolved or dispersed in a solvent is 5 to 20 mPa · s, the viscosity of a composition in which silver is dissolved or dispersed in a solvent is 5 to 20 mPa · s, The viscosity of the composition in which gold is dissolved or dispersed in a solvent is preferably set to 5 to 20 mPa · s.

また、導電層は、複数の導電性材料を積層しても良い。また、始めに導電性材料として銀を用いて、液滴吐出法で導電層を形成した後、銅などでめっきを行ってもよい。めっきは電気めっきや化学(無電界)めっき法で行えばよい。めっきは、めっきの材料を有する溶液を満たした容器に基板表面を浸してもよいが、基板を斜め(または垂直)に立てて設置し、めっきする材料を有する溶液を、基板表面に流すように塗布してもよい。基板を立てて溶液を塗布するようにめっきを行うと、工程装置が小型化する利点がある。 The conductive layer may be a stack of a plurality of conductive materials. Alternatively, first, silver may be used as a conductive material, and a conductive layer may be formed by a droplet discharge method, followed by plating with copper or the like. Plating may be performed by electroplating or chemical (electroless) plating. For plating, the substrate surface may be immersed in a container filled with a solution having a plating material, but the substrate is placed at an angle (or vertically) so that the solution having the material to be plated flows on the substrate surface. It may be applied. When plating is performed so that the solution is applied while standing the substrate, there is an advantage that the process apparatus is reduced in size.

各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒径0.1μm以下の粒子サイズが好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の方法で形成されるものであり、その粒子サイズは、一般的に約0.01〜10μmである。但し、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約7nmと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。従って、被覆剤を用いることが好ましい。 Although depending on the diameter of each nozzle and the desired pattern shape, the diameter of the conductor particles is preferably as small as possible for preventing nozzle clogging and producing a high-definition pattern. A particle size of 1 μm or less is preferred. The composition is formed by a method such as an electrolytic method, an atomizing method, or a wet reduction method, and its particle size is generally about 0.01 to 10 μm. However, when formed in a gas evaporation method, the nanomolecules protected with the dispersant are as fine as about 7 nm. When the surface of each particle is covered with a coating agent, the nanoparticles are aggregated in the solvent. And stably disperse at room temperature and shows almost the same behavior as liquid. Therefore, it is preferable to use a coating agent.

また、組成物を吐出する工程は、減圧下で行ってもよい。減圧下で行うと、導電層の表面に酸化膜などが形成されないため好ましい。組成物を吐出後、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は100度で3分間、焼成は200〜350度で15分間〜60分間で行うもので、その目的、温度と時間が異なるものである。乾燥の工程、焼成の工程は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉などにより行う。なお、この加熱処理を行うタイミングは特に限定されない。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、一般的には100〜800度(好ましくは200〜350度)とする。本工程により、組成物中の溶媒の揮発、又は化学的に分散剤を除去するとともに、周囲の樹脂が硬化収縮することで、ナノ粒子間を接触させ、融合と融着を加速する。 The step of discharging the composition may be performed under reduced pressure. It is preferable to perform under reduced pressure because an oxide film or the like is not formed on the surface of the conductive layer. After discharging the composition, one or both steps of drying and baking are performed. The drying and firing steps are both heat treatment steps. For example, drying is performed at 100 degrees for 3 minutes, and firing is performed at 200 to 350 degrees for 15 minutes to 60 minutes. Time is different. The drying process and the firing process are performed under normal pressure or reduced pressure by laser light irradiation, rapid thermal annealing, a heating furnace, or the like. In addition, the timing which performs this heat processing is not specifically limited. In order to satisfactorily perform the drying and firing steps, the substrate may be heated, and the temperature at that time depends on the material of the substrate or the like, but is generally 100 to 800 degrees (preferably 200). ~ 350 degrees). By this step, the solvent in the composition is volatilized or the dispersant is chemically removed, and the surrounding resin is cured and contracted to bring the nanoparticles into contact with each other, thereby accelerating fusion and fusion.

レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシマレーザ、YAGレーザ等が挙げられ、後者の固体レーザとしては、Cr、Nd等がドーピングされたYAG、YVO、GdVO等の結晶を使ったレーザ等が挙げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好ましい。また、パルス発振と連続発振を組み合わせたレーザ照射方法を用いてもよい。但し、基板の耐熱性に依っては、レーザ光の照射による加熱処理は、該基板を破壊しないように、数マイクロ秒から数十秒の間で瞬間的に行うとよい。瞬間熱アニール(RTA)は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数分〜数マイクロ秒の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えない。つまり、プラスチック基板等の耐熱性が弱い基板にも影響を与えない。 For the laser light irradiation, a continuous wave or pulsed gas laser or solid-state laser may be used. Examples of the former gas laser include an excimer laser and a YAG laser, and examples of the latter solid-state laser include a laser using a crystal such as YAG, YVO 4 , and GdVO 4 doped with Cr, Nd, or the like. . Note that it is preferable to use a continuous wave laser because of the absorption rate of the laser light. Further, a laser irradiation method combining pulse oscillation and continuous oscillation may be used. However, depending on the heat resistance of the substrate, the heat treatment by laser light irradiation may be performed instantaneously within a few microseconds to several tens of seconds so as not to destroy the substrate. Instantaneous thermal annealing (RTA) uses an infrared lamp or a halogen lamp that irradiates ultraviolet light or infrared light in an inert gas atmosphere, and rapidly raises the temperature for several minutes to several microseconds. This is done by applying heat instantaneously. Since this treatment is performed instantaneously, only the outermost thin film can be heated substantially without affecting the lower layer film. That is, it does not affect a substrate having low heat resistance such as a plastic substrate.

また、液滴吐出法により、液状の組成物を吐出し、被形成物を形成した後、その平坦性を高めるために表面を圧力によってプレスして平坦化してもよい。プレスの方法としては、ローラー状のものを表面に走査する、又は平坦な板状な物で表面を垂直にプレスすることによって、凹凸を軽減すればよい。プレスする時に、加熱工程を行っても良い。また溶剤等によって表面を軟化、または溶解させエアナイフで表面の凹凸部を除去しても良い。また、CMP法を用いて研磨しても良い。この工程は、液滴吐出法によって凹凸が生じる場合に、その表面の平坦化する場合適用することができる。 Further, after a liquid composition is discharged by a droplet discharge method to form an object to be formed, the surface may be flattened by pressing with pressure in order to improve the flatness. As a pressing method, unevenness may be reduced by scanning a roller-shaped object on the surface or pressing the surface vertically with a flat plate-like object. A heating step may be performed when pressing. Alternatively, the surface may be softened or dissolved with a solvent or the like, and the surface irregularities may be removed with an air knife. Further, polishing may be performed using a CMP method. This step can be applied when the surface is flattened when unevenness is generated by the droplet discharge method.

上記液滴吐出法による膜の形成方法を、導電層を例として説明したが、吐出、乾燥、焼成、溶媒等の条件、及び詳細な説明は、本実施の形態で形成する絶縁層にも適用することができる。液滴吐出法を組み合わせることで、スピンコート法などによる全面塗布形成に比べ、コストダウンが可能になる。 Although the method for forming a film by the droplet discharge method has been described using a conductive layer as an example, conditions such as discharge, drying, baking, and solvent, and detailed description also apply to the insulating layer formed in this embodiment. can do. By combining the droplet discharge method, the cost can be reduced as compared with the entire surface coating formation by a spin coating method or the like.

図16は、発光素子と発光素子に接続する駆動用トランジスタとして機能するトランジスタとを示す断面図であり、発光素子より射出された光は図中の矢印の方向に射出される。なお、封止に用いられる基板は図16においては省略してある。 FIG. 16 is a cross-sectional view illustrating a light-emitting element and a transistor functioning as a driving transistor connected to the light-emitting element. Light emitted from the light-emitting element is emitted in the direction of an arrow in the drawing. Note that the substrate used for sealing is omitted in FIG.

図16(A)乃至(C)のそれぞれの画素において、トランジスタ481、トランジスタ461、トランジスタ471は、同様に作製される逆スタガ型薄膜トランジスタである。よってトランジスタ481を例にとって説明するが、トランジスタ461、トランジスタ471も同様な構造である。 In each pixel in FIGS. 16A to 16C, the transistor 481, the transistor 461, and the transistor 471 are inverted staggered thin film transistors that are manufactured in the same manner. Therefore, although the transistor 481 is described as an example, the transistor 461 and the transistor 471 have a similar structure.

トランジスタ481は、透光性を有する基板480上に設けられ、ゲート電極層493、ゲート絶縁膜497、半導体層494、n型を有する半導体層495a、n型を有する半導体層495b、ソース電極層又はドレイン電極層487a、ソース電極層又はドレイン電極層487b、チャネル保護層496により形成される。 The transistor 481 is provided over a light-transmitting substrate 480, and includes a gate electrode layer 493, a gate insulating film 497, a semiconductor layer 494, an n-type semiconductor layer 495a, an n-type semiconductor layer 495b, a source electrode layer, or A drain electrode layer 487a, a source or drain electrode layer 487b, and a channel protective layer 496 are formed.

本実施の形態では、半導体層として結晶性半導体層を用い、一導電型の半導体層としてn型を有する半導体層を用いる。n型を有する半導体層を形成するかわりに、PHガスによるプラズマ処理を行うことによって、半導体層に導電性を付与してもよい。半導体層は本実施の形態に限定されず、非晶質半導体層を用いることもできる。本実施の形態のようにポリシリコンのような結晶性半導体層を用いる場合、一導電型の半導体層を形成せず、結晶性半導体層に不純物を導入(添加)して一導電型を有する不純物領域を形成してもよい。また、ペンタセンなどの有機半導体を用いることもでき、有機半導体を液滴吐出法などによって選択的に形成すると、所望の形状へのエッチング加工の工程を簡略化することができる。 In this embodiment, a crystalline semiconductor layer is used as the semiconductor layer, and an n-type semiconductor layer is used as the one-conductivity-type semiconductor layer. Instead of forming an n-type semiconductor layer, conductivity may be imparted to the semiconductor layer by performing plasma treatment with a PH 3 gas. The semiconductor layer is not limited to this embodiment mode, and an amorphous semiconductor layer can also be used. In the case where a crystalline semiconductor layer such as polysilicon is used as in this embodiment mode, an impurity having one conductivity type is formed by introducing (adding) an impurity into the crystalline semiconductor layer without forming a one conductivity type semiconductor layer. A region may be formed. In addition, an organic semiconductor such as pentacene can be used. When the organic semiconductor is selectively formed by a droplet discharge method or the like, an etching process to a desired shape can be simplified.

本実施の形態では、半導体層494として非晶質半導体層を結晶化し、結晶性半導体層を形成する。結晶化工程で、非晶質半導体層に結晶化を促進する元素(触媒元素、金属元素とも示す)を添加し、熱処理(550℃〜750℃で3分〜24時間)により結晶化を行う。結晶化を助長する元素としては、この珪素の結晶化を助長する金属元素としては鉄(Fe)、ニッケル(Ni)、コバルト(Co)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスニウム(Os)、イリジウム(Ir)、白金(Pt)、銅(Cu)及び金(Au)から選ばれた一種又は複数種類を用いることができ、本実施の形態ではニッケルを用いる。 In this embodiment, an amorphous semiconductor layer is crystallized as the semiconductor layer 494 to form a crystalline semiconductor layer. In the crystallization step, an element (also referred to as a catalyst element or a metal element) that promotes crystallization is added to the amorphous semiconductor layer, and crystallization is performed by heat treatment (at 550 ° C. to 750 ° C. for 3 minutes to 24 hours). As elements for promoting crystallization, metal elements for promoting crystallization of silicon include iron (Fe), nickel (Ni), cobalt (Co), ruthenium (Ru), rhodium (Rh), palladium (Pd). One or plural types selected from osmium (Os), iridium (Ir), platinum (Pt), copper (Cu), and gold (Au) can be used. In this embodiment, nickel is used.

結晶化を促進する元素を結晶性半導体層から除去、又は軽減するため、結晶性半導体層に接して、不純物元素を含む半導体層を形成し、ゲッタリングシンクとして機能させる。不純物元素としては、n型を付与する不純物元素、p型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン(P)、窒素(N)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)、ボロン(B)、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、Kr(クリプトン)、Xe(キセノン)から選ばれた一種または複数種を用いることができる。本実施の形態では、ゲッタリングシンクとして機能する不純物元素を含む半導体層を、n型を付与する不純物元素であるリン(P)を含んだn型を有する半導体層を形成する。結晶化を促進する元素を含む結晶性半導体層に、n型を有する半導体層を形成し、熱処理(550℃〜750℃で3分〜24時間)を行う。結晶性半導体層中に含まれる結晶化を促進する元素は、n型を有する半導体層中に移動し、結晶性半導体層中の結晶化を促進する元素は除去、又は軽減され、半導体層494が形成される。一方n型を有する半導体層は、結晶性を促進する元素である金属元素を含む、n型を有する半導体層となり、その後形状を加工されてn型を有する半導体層495a、n型を有する半導体層495bとなる。このようにn型を有する半導体層は、半導体層494のゲッタリングシンクとしても機能し、そのままソース領域及びドレイン領域としても機能する。 In order to remove or reduce the element that promotes crystallization from the crystalline semiconductor layer, a semiconductor layer containing an impurity element is formed in contact with the crystalline semiconductor layer and functions as a gettering sink. As the impurity element, an impurity element imparting n-type conductivity, an impurity element imparting p-type conductivity, a rare gas element, or the like can be used. For example, phosphorus (P), nitrogen (N), arsenic (As), antimony (Sb ), Bismuth (Bi), boron (B), helium (He), neon (Ne), argon (Ar), Kr (krypton), and Xe (xenon) can be used. In this embodiment, a semiconductor layer including an impurity element functioning as a gettering sink is formed using an n-type semiconductor layer including phosphorus (P) that is an impurity element imparting n-type conductivity. An n-type semiconductor layer is formed over the crystalline semiconductor layer containing an element that promotes crystallization, and heat treatment (at 550 ° C. to 750 ° C. for 3 minutes to 24 hours) is performed. The element that promotes crystallization contained in the crystalline semiconductor layer moves into the semiconductor layer having n-type, and the element that promotes crystallization in the crystalline semiconductor layer is removed or reduced. It is formed. On the other hand, the n-type semiconductor layer becomes an n-type semiconductor layer containing a metal element which is an element that promotes crystallinity, and then processed into a semiconductor layer 495a having an n-type and a semiconductor layer having an n-type. 495b. Thus, the n-type semiconductor layer functions as a gettering sink of the semiconductor layer 494 and also functions as a source region and a drain region as it is.

本実施の形態では、半導体層の結晶化工程とゲッタリング工程を複数の加熱処理により行うが、結晶化工程とゲッタリング工程を一度の加熱処理により行うこともできる。この場合は、非晶質半導体層を形成し、結晶化を促進する元素を添加し、ゲッタリングシンクとなる半導体層を形成した後、加熱処理を行えばよい。 In this embodiment mode, the crystallization step and the gettering step of the semiconductor layer are performed by a plurality of heat treatments; however, the crystallization step and the gettering step can be performed by a single heat treatment. In this case, an amorphous semiconductor layer is formed, an element that promotes crystallization is added, a semiconductor layer serving as a gettering sink is formed, and then heat treatment is performed.

本実施の形態では、ゲート絶縁層を複数層の積層で形成し、ゲート絶縁膜497としてゲート電極層493側から窒化酸化珪素膜、酸化窒化珪素膜を形成し、2層の積層構造とする。積層される絶縁層は、同チャンバー内で真空を破らずに同一温度下で、反応ガスを切り変えながら連続的に形成するとよい。真空を破らずに連続的に形成すると、積層する膜同士の界面が汚染されるのを防ぐことができる。 In this embodiment, the gate insulating layer is formed by stacking a plurality of layers, and a silicon nitride oxide film and a silicon oxynitride film are formed as the gate insulating film 497 from the gate electrode layer 493 side to have a two-layer stacked structure. The insulating layers to be stacked are preferably formed continuously while switching the reaction gas at the same temperature without breaking the vacuum in the same chamber. If formed continuously without breaking the vacuum, it is possible to prevent the interface between the stacked films from being contaminated.

チャネル保護層496は、液滴吐出法を用いてポリイミド又はポリビニルアルコール等を滴下してもよい。その結果、露光工程を省略することができる。チャネル保護層としては、無機材料(酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など)、感光性または非感光性の有機材料(有機樹脂材料)(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテンなど)、レジスト、低誘電率材料などの一種、もしくは複数種からなる膜、またはこれらの膜の積層などを用いることができる。また、シロキサン樹脂材料を用いてもよい。作製法としては、プラズマCVD法や熱CVD法などの気相成長法やスパッタリング法を用いることができる。また、液滴吐出法や、印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)を用いることもできる。スピンコート法で得られる薄膜なども用いることができる。 For the channel protective layer 496, polyimide, polyvinyl alcohol, or the like may be dropped by a droplet discharge method. As a result, the exposure process can be omitted. Channel protective layers include inorganic materials (silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, etc.), photosensitive or non-photosensitive organic materials (organic resin materials) (polyimide, acrylic, polyamide, polyimide amide, benzo Cyclobutene, etc.), resist, low dielectric constant material, etc., or a film made of a plurality of types, or a laminate of these films can be used. A siloxane resin material may be used. As a manufacturing method, a vapor deposition method such as a plasma CVD method or a thermal CVD method, or a sputtering method can be used. Alternatively, a droplet discharge method or a printing method (a method for forming a pattern such as screen printing or offset printing) can be used. A thin film obtained by a spin coating method can also be used.

まず、基板480側に放射する場合、つまり下方放射を行う場合について、図16(A)を用いて説明する。この場合、トランジスタ481に電気的に接続するように、ソース電極層又はドレイン電極層487bに接して、第1の電極層484、電界発光層485、第2の電極層486が順に積層される。光が透過する基板480は少なくとも可視領域の光に対して透光性を有する必要がある。次に、基板460と反対側に放射する場合、つまり上方放射を行う場合について、図16(B)を用いて説明する。トランジスタ461は、前述した薄膜トランジスタの同様に形成することができる。 First, the case where radiation is performed toward the substrate 480 side, that is, the case where downward radiation is performed will be described with reference to FIG. In this case, the first electrode layer 484, the electroluminescent layer 485, and the second electrode layer 486 are sequentially stacked in contact with the source or drain electrode layer 487b so as to be electrically connected to the transistor 481. The substrate 480 through which light is transmitted needs to have a light-transmitting property with respect to at least light in the visible region. Next, the case where radiation is performed on the side opposite to the substrate 460, that is, the case where upward radiation is performed will be described with reference to FIG. The transistor 461 can be formed in a manner similar to that of the thin film transistor described above.

トランジスタ461に電気的に接続するソース電極層又はドレイン電極層462が第1の電極層463と接し、電気的に接続する。第1の電極層463、電界発光層464、第2の電極層465が順に積層される。ソース電極層又はドレイン電極層462は反射性を有する金属層であり、発光素子から放射される光を矢印の上面に反射する。ソース電極層又はドレイン電極層462は第1の電極層463と積層する構造となっているので、第1の電極層463に透光性の材料を用いて、光が透過しても、該光はソース電極層又はドレイン電極層462において反射され、基板460と反対側に放射する。もちろん第1の電極層463を、反射性を有する金属膜を用いて形成してもよい。発光素子から放出する光は第2の電極層465を透過して放出されるので、第2の電極層465は、少なくとも可視光領域において透光性を有する材料で形成する。 A source or drain electrode layer 462 which is electrically connected to the transistor 461 is in contact with and electrically connected to the first electrode layer 463. A first electrode layer 463, an electroluminescent layer 464, and a second electrode layer 465 are stacked in this order. The source or drain electrode layer 462 is a reflective metal layer, and reflects light emitted from the light emitting element to the upper surface of the arrow. Since the source or drain electrode layer 462 is stacked with the first electrode layer 463, a light-transmitting material is used for the first electrode layer 463 even if light is transmitted. Is reflected by the source or drain electrode layer 462 and radiates to the side opposite to the substrate 460. Needless to say, the first electrode layer 463 may be formed using a reflective metal film. Since light emitted from the light-emitting element is emitted through the second electrode layer 465, the second electrode layer 465 is formed using a light-transmitting material at least in the visible light region.

光が基板470側とその反対側の両側に放射する場合、つまり両方放射を行う場合について、図16(C)を用いて説明する。トランジスタ471もチャネル保護型の薄膜トランジスタである。トランジスタ471の半導体層に電気的に接続するソース電極層又はドレイン電極層477に第1の電極層472が電気的に接続している。第1の電極層472、電界発光層473、第2の電極層474が順に積層される。このとき、第1の電極層472と第2の電極層474のどちらも少なくとも可視領域において透光性を有する材料、又は光を透過できる厚さで形成すると、両方放射が実現する。この場合、光が透過する絶縁層や基板470も少なくとも可視領域の光に対して透光性を有する必要がある。 A case where light is emitted to both sides of the substrate 470 side and the opposite side, that is, a case where both are emitted will be described with reference to FIG. The transistor 471 is also a channel protective thin film transistor. The first electrode layer 472 is electrically connected to the source or drain electrode layer 477 which is electrically connected to the semiconductor layer of the transistor 471. A first electrode layer 472, an electroluminescent layer 473, and a second electrode layer 474 are stacked in this order. At this time, when both the first electrode layer 472 and the second electrode layer 474 are formed with a light-transmitting material at least in a visible region or with a thickness capable of transmitting light, both radiations are realized. In this case, the insulating layer through which light is transmitted and the substrate 470 also need to have a light-transmitting property with respect to light in the visible region.

本実施の形態において適用できる発光素子の形態を図15に示す。図15は発光素子の素子構造であり、第1の電極層870と第2の電極層850との間に、有機化合物と無機化合物を混合してなる電界発光層860が挟持されている発光素子である。電界発光層860は、図示した通り、第1の層804、第2の層803、第3の層802から構成されている。 A mode of a light-emitting element which can be applied to this embodiment mode is shown in FIG. FIG. 15 illustrates an element structure of a light emitting element, in which an electroluminescent layer 860 formed by mixing an organic compound and an inorganic compound is sandwiched between a first electrode layer 870 and a second electrode layer 850. It is. As illustrated, the electroluminescent layer 860 includes a first layer 804, a second layer 803, and a third layer 802.

まず、第1の層804は、第2の層803にホールを輸送する機能を担う層であり、少なくとも第1の有機化合物と、第1の有機化合物に対して電子受容性を示す第1の無機化合物とを含む構成である。重要なのは、単に第1の有機化合物と第1の無機化合物が混ざり合っているのではなく、第1の無機化合物が第1の有機化合物に対して電子受容性を示す点である。このような構成とすることで、本来内在的なキャリアをほとんど有さない第1の有機化合物に多くのホールキャリアが発生し、極めて優れたホール注入性、ホール輸送性を示す。 First, the first layer 804 is a layer that has a function of transporting holes to the second layer 803, and includes a first organic compound and a first organic electron-accepting property with respect to the first organic compound. It is a structure containing an inorganic compound. What is important is not simply that the first organic compound and the first inorganic compound are mixed, but the first inorganic compound exhibits an electron accepting property with respect to the first organic compound. By adopting such a configuration, a large number of hole carriers are generated in the first organic compound which has essentially no inherent carrier, and exhibits extremely excellent hole injection properties and hole transport properties.

したがって第1の層804は、無機化合物を混合することによって得られると考えられている効果(耐熱性の向上など)だけでなく、優れた導電性(第1の層804においては特に、ホール注入性および輸送性)をも得ることができる。このことは、互いに電子的な相互作用を及ぼさない有機化合物と無機化合物を単に混合した従来のホール輸送層では、得られない効果である。この効果により、従来よりも駆動電圧を低くすることができる。また、駆動電圧の上昇を招くことなく第1の層804を厚くすることができるため、ゴミ等に起因する素子の短絡も抑制することができる。 Therefore, the first layer 804 has not only effects (such as improved heat resistance) that are considered to be obtained by mixing an inorganic compound, but also excellent conductivity (in particular, in the first layer 804, hole injection). And transportability) can also be obtained. This is an effect that cannot be obtained with a conventional hole transport layer in which an organic compound and an inorganic compound that do not have an electronic interaction with each other are simply mixed. Due to this effect, the drive voltage can be made lower than in the prior art. Further, since the first layer 804 can be thickened without causing an increase in driving voltage, a short circuit of an element due to dust or the like can be suppressed.

ところで、上述したように、第1の有機化合物にはホールキャリアが発生するため、第1の有機化合物としてはホール輸送性の有機化合物が好ましい。ホール輸送性の有機化合物としては、例えば、フタロシアニン(略称:HPc)、銅フタロシアニン(略称:CuPc)、バナジルフタロシアニン(略称:VOPc)、4,4’,4’’−トリス(N,N−ジフェニルアミノ)トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニルアミノ]トリフェニルアミン(略称:MTDATA)、1,3,5−トリス[N,N−ジ(m−トリル)アミノ]ベンゼン(略称:m−MTDAB)、N,N’−ジフェニル−N,N’−ビス(3−メチルフェニル)−1,1’−ビフェニル−4,4’−ジアミン(略称:TPD)、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(略称:NPB)、4,4’−ビス{N−[4−ジ(m−トリル)アミノ]フェニル−N−フェニルアミノ}ビフェニル(略称:DNTPD)、4,4’,4’’−トリス(N−カルバゾリル)トリフェニルアミン(略称:TCTA)などが挙げられるが、これらに限定されることはない。また、上述した化合物の中でも、TDATA、MTDATA、m−MTDAB、TPD、NPB、DNTPD、TCTAなどに代表される芳香族アミン化合物は、ホールキャリアを発生しやすく、第1の有機化合物として好適な化合物群である。 By the way, as described above, since hole carriers are generated in the first organic compound, the first organic compound is preferably a hole-transporting organic compound. Examples of the hole-transporting organic compound include phthalocyanine (abbreviation: H 2 Pc), copper phthalocyanine (abbreviation: CuPc), vanadyl phthalocyanine (abbreviation: VOPc), 4,4 ′, 4 ″ -tris (N, N -Diphenylamino) triphenylamine (abbreviation: TDATA), 4,4 ′, 4 ″ -tris [N- (3-methylphenyl) -N-phenylamino] triphenylamine (abbreviation: MTDATA), 1,3 , 5-tris [N, N-di (m-tolyl) amino] benzene (abbreviation: m-MTDAB), N, N′-diphenyl-N, N′-bis (3-methylphenyl) -1,1 ′ -Biphenyl-4,4'-diamine (abbreviation: TPD), 4,4'-bis [N- (1-naphthyl) -N-phenylamino] biphenyl (abbreviation: NPB), 4,4'-bis {N -[4-di m-tolyl) amino] phenyl-N-phenylamino} biphenyl (abbreviation: DNTPD), 4,4 ′, 4 ″ -tris (N-carbazolyl) triphenylamine (abbreviation: TCTA), and the like. It is not limited to. Among the compounds described above, aromatic amine compounds typified by TDATA, MTDATA, m-MTDAB, TPD, NPB, DNTPD, TCTA, etc., are prone to generate hole carriers and are suitable as the first organic compound. A group.

一方、第1の無機化合物は、第1の有機化合物から電子を受け取りやすいものであれば何であってもよく、種々の金属酸化物または金属窒化物が可能であるが、周期表第4族乃至第12族のいずれかの遷移金属酸化物が電子受容性を示しやすく好適である。具体的には、酸化チタン、酸化ジルコニウム、酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウム、酸化ルテニウム、酸化亜鉛などが挙げられる。また、上述した金属酸化物の中でも、周期表第4族乃至第8族のいずれかの遷移金属酸化物は電子受容性の高いものが多く、好ましい一群である。特に酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウムは真空蒸着が可能で扱いやすいため、好適である。 On the other hand, the first inorganic compound may be anything as long as it can easily receive electrons from the first organic compound, and various metal oxides or metal nitrides can be used. Any transition metal oxide belonging to Group 12 is preferable because it easily exhibits electron acceptability. Specific examples include titanium oxide, zirconium oxide, vanadium oxide, molybdenum oxide, tungsten oxide, rhenium oxide, ruthenium oxide, and zinc oxide. Among the metal oxides described above, any of the transition metal oxides in Groups 4 to 8 of the periodic table has a high electron accepting property and is a preferred group. Vanadium oxide, molybdenum oxide, tungsten oxide, and rhenium oxide are particularly preferable because they can be vacuum-deposited and are easy to handle.

なお、第1の層804は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。 Note that the first layer 804 may be formed by stacking a plurality of layers to which the above-described combination of an organic compound and an inorganic compound is applied. Moreover, other organic compounds or other inorganic compounds may be further contained.

次に、第3の層802について説明する。第3の層802は、第2の層803に電子を輸送する機能を担う層であり、少なくとも第3の有機化合物と、第3の有機化合物に対して電子供与性を示す第3の無機化合物とを含む構成である。重要なのは、単に第3の有機化合物と第3の無機化合物が混ざり合っているのではなく、第3の無機化合物が第3の有機化合物に対して電子供与性を示す点である。このような構成とすることで、本来内在的なキャリアをほとんど有さない第3の有機化合物に多くの電子キャリアが発生し、極めて優れた電子注入性、電子輸送性を示す。 Next, the third layer 802 will be described. The third layer 802 is a layer having a function of transporting electrons to the second layer 803, and includes at least a third organic compound and a third inorganic compound that exhibits an electron donating property with respect to the third organic compound. It is the structure containing these. What is important is not that the third organic compound and the third inorganic compound are merely mixed, but that the third inorganic compound exhibits an electron donating property with respect to the third organic compound. By adopting such a structure, a large number of electron carriers are generated in the third organic compound which has essentially no inherent carrier, and exhibits extremely excellent electron injecting properties and electron transporting properties.

したがって第3の層802は、無機化合物を混合することによって得られると考えられている効果(耐熱性の向上など)だけでなく、優れた導電性(第3の層802においては特に、電子注入性および輸送性)をも得ることができる。このことは、互いに電子的な相互作用を及ぼさない有機化合物と無機化合物を単に混合した従来の電子輸送層では、得られない効果である。この効果により、従来よりも駆動電圧を低くすることができる。また、駆動電圧の上昇を招くことなく第3の層802を厚くすることができるため、ゴミ等に起因する素子の短絡も抑制することができる。 Therefore, the third layer 802 has not only an effect (such as improvement in heat resistance) considered to be obtained by mixing an inorganic compound but also excellent conductivity (especially in the third layer 802, electron injection). And transportability) can also be obtained. This is an effect that cannot be obtained with a conventional electron transport layer in which an organic compound and an inorganic compound that do not have an electronic interaction with each other are simply mixed. Due to this effect, the drive voltage can be made lower than in the prior art. In addition, since the third layer 802 can be thickened without causing an increase in driving voltage, a short circuit of an element due to dust or the like can be suppressed.

ところで、上述したように、第3の有機化合物には電子キャリアが発生するため、第3の有機化合物としては電子輸送性の有機化合物が好ましい。電子輸送性の有機化合物としては、例えば、トリス(8−キノリノラト)アルミニウム(略称:Alq)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq)、ビス(2−メチル−8−キノリノラト)(4−フェニルフェノラト)アルミニウム(略称:BAlq)、ビス[2−(2’−ヒドロキシフェニル)ベンズオキサゾラト]亜鉛(略称:Zn(BOX))、ビス[2−(2’−ヒドロキシフェニル)ベンゾチアゾラト]亜鉛(略称:Zn(BTZ))、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、1,3−ビス[5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、2,2’,2’’−(1,3,5−ベンゼントリイル)−トリス(1−フェニル−1H−ベンゾイミダゾール)(略称:TPBI)、3−(4−ビフェニリル)−4−フェニル−5−(4−tert−ブチルフェニル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−ビフェニリル)−4−(4−エチルフェニル)−5−(4−tert−ブチルフェニル)−1,2,4−トリアゾール(略称:p−EtTAZ)などが挙げられるが、これらに限定されることはない。また、上述した化合物の中でも、Alq、Almq、BeBq、BAlq、Zn(BOX)、Zn(BTZ)などに代表される芳香環を含むキレート配位子を有するキレート金属錯体や、BPhen、BCPなどに代表されるフェナントロリン骨格を有する有機化合物や、PBD、OXD−7などに代表されるオキサジアゾール骨格を有する有機化合物は、電子キャリアを発生しやすく、第3の有機化合物として好適な化合物群である。 By the way, as described above, since an electron carrier is generated in the third organic compound, the third organic compound is preferably an electron-transporting organic compound. Examples of the electron-transporting organic compound include tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), tris (4-methyl-8-quinolinolato) aluminum (abbreviation: Almq 3 ), bis (10-hydroxybenzo [ h] -quinolinato) beryllium (abbreviation: BeBq 2 ), bis (2-methyl-8-quinolinolato) (4-phenylphenolato) aluminum (abbreviation: BAlq), bis [2- (2′-hydroxyphenyl) benzoxa Zolato] zinc (abbreviation: Zn (BOX) 2 ), bis [2- (2′-hydroxyphenyl) benzothiazolate] zinc (abbreviation: Zn (BTZ) 2 ), bathophenanthroline (abbreviation: BPhen), bathocuproin (abbreviation: BCP), 2- (4-biphenylyl) -5- (4-tert-butylphenyl)- , 3,4-oxadiazole (abbreviation: PBD), 1,3-bis [5- (4-tert-butylphenyl) -1,3,4-oxadiazol-2-yl] benzene (abbreviation: OXD) -7), 2,2 ′, 2 ″-(1,3,5-benzenetriyl) -tris (1-phenyl-1H-benzimidazole) (abbreviation: TPBI), 3- (4-biphenylyl)- 4-phenyl-5- (4-tert-butylphenyl) -1,2,4-triazole (abbreviation: TAZ), 3- (4-biphenylyl) -4- (4-ethylphenyl) -5- (4- tert-butylphenyl) -1,2,4-triazole (abbreviation: p-EtTAZ) and the like, but are not limited thereto. Among the compounds described above, a chelate metal complex having a chelate ligand containing an aromatic ring typified by Alq 3 , Almq 3 , BeBq 2 , BAlq, Zn (BOX) 2 , Zn (BTZ) 2 , Organic compounds having a phenanthroline skeleton typified by BPhen, BCP, etc., and organic compounds having an oxadiazole skeleton typified by PBD, OXD-7, etc. are likely to generate electron carriers and are suitable as a third organic compound. Compound group.

一方、第3の無機化合物は、第3の有機化合物に電子を与えやすいものであれば何であってもよく、種々の金属酸化物または金属窒化物が可能であるが、アルカリ金属酸化物、アルカリ土類金属酸化物、希土類金属酸化物、アルカリ金属窒化物、アルカリ土類金属窒化物、希土類金属窒化物が電子供与性を示しやすく好適である。具体的には、酸化リチウム、酸化ストロンチウム、酸化バリウム、酸化エルビウム、窒化リチウム、窒化マグネシウム、窒化カルシウム、窒化イットリウム、窒化ランタンなどが挙げられる。特に酸化リチウム、酸化バリウム、窒化リチウム、窒化マグネシウム、窒化カルシウムは真空蒸着が可能で扱いやすいため、好適である。 On the other hand, the third inorganic compound may be anything as long as it easily gives electrons to the third organic compound, and various metal oxides or metal nitrides can be used. Earth metal oxides, rare earth metal oxides, alkali metal nitrides, alkaline earth metal nitrides, and rare earth metal nitrides are preferable because they easily exhibit electron donating properties. Specific examples include lithium oxide, strontium oxide, barium oxide, erbium oxide, lithium nitride, magnesium nitride, calcium nitride, yttrium nitride, and lanthanum nitride. In particular, lithium oxide, barium oxide, lithium nitride, magnesium nitride, and calcium nitride are preferable because they can be vacuum-deposited and are easy to handle.

なお、第3の層802は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。 Note that the third layer 802 may be formed by stacking a plurality of layers to which the above-described combination of an organic compound and an inorganic compound is applied. Moreover, other organic compounds or other inorganic compounds may be further contained.

次に、第2の層803について説明する。第2の層803は発光機能を担う層であり、発光性の第2の有機化合物を含む。また、第2の無機化合物を含む構成であってもよい。第2の層803は、種々の発光性の有機化合物、無機化合物を用いて形成することができる。ただし、第2の層803は、第1の層804や第3の層802に比べて電流が流れにくいと考えられるため、その膜厚は10nm〜100nm程度が好ましい。 Next, the second layer 803 will be described. The second layer 803 is a layer having a light emitting function and includes a light emitting second organic compound. Moreover, the structure containing a 2nd inorganic compound may be sufficient. The second layer 803 can be formed using various light-emitting organic compounds and inorganic compounds. However, since the second layer 803 is less likely to flow current than the first layer 804 and the third layer 802, the thickness is preferably about 10 nm to 100 nm.

第2の有機化合物としては、発光性の有機化合物であれば特に限定されることはなく、例えば、9,10−ジ(2−ナフチル)アントラセン(略称:DNA)、9,10−ジ(2−ナフチル)−2−tert−ブチルアントラセン(略称:t−BuDNA)、4,4’−ビス(2,2−ジフェニルビニル)ビフェニル(略称:DPVBi)、クマリン30、クマリン6、クマリン545、クマリン545T、ペリレン、ルブレン、ペリフランテン、2,5,8,11−テトラ(tert−ブチル)ペリレン(略称:TBP)、9,10−ジフェニルアントラセン(略称:DPA)、5,12−ジフェニルテトラセン、4−(ジシアノメチレン)−2−メチル−[p−(ジメチルアミノ)スチリル]−4H−ピラン(略称:DCM1)、4−(ジシアノメチレン)−2−メチル−6−[2−(ジュロリジン−9−イル)エテニル]−4H−ピラン(略称:DCM2)、4−(ジシアノメチレン)−2,6−ビス[p−(ジメチルアミノ)スチリル]−4H−ピラン(略称:BisDCM)等が挙げられる。また、ビス[2−(4’,6’−ジフルオロフェニル)ピリジナト−N,C2’]イリジウム(ピコリナート)(略称:FIrpic)、ビス{2−[3’,5’−ビス(トリフルオロメチル)フェニル]ピリジナト−N,C2’}イリジウム(ピコリナート)(略称:Ir(CFppy)(pic))、トリス(2−フェニルピリジナト−N,C2’)イリジウム(略称:Ir(ppy))、ビス(2−フェニルピリジナト−N,C2’)イリジウム(アセチルアセトナート)(略称:Ir(ppy)(acac))、ビス[2−(2’−チエニル)ピリジナト−N,C3’]イリジウム(アセチルアセトナート)(略称:Ir(thp)(acac))、ビス(2−フェニルキノリナト−N,C2’)イリジウム(アセチルアセトナート)(略称:Ir(pq)(acac))、ビス[2−(2’−ベンゾチエニル)ピリジナト−N,C3’]イリジウム(アセチルアセトナート)(略称:Ir(btp)(acac))などの燐光を放出できる化合物用いることもできる。 The second organic compound is not particularly limited as long as it is a luminescent organic compound. For example, 9,10-di (2-naphthyl) anthracene (abbreviation: DNA), 9,10-di (2 -Naphthyl) -2-tert-butylanthracene (abbreviation: t-BuDNA), 4,4'-bis (2,2-diphenylvinyl) biphenyl (abbreviation: DPVBi), coumarin 30, coumarin 6, coumarin 545, coumarin 545T Perylene, rubrene, periflanthene, 2,5,8,11-tetra (tert-butyl) perylene (abbreviation: TBP), 9,10-diphenylanthracene (abbreviation: DPA), 5,12-diphenyltetracene, 4- ( Dicyanomethylene) -2-methyl- [p- (dimethylamino) styryl] -4H-pyran (abbreviation: DCM1), 4- (di Cyanomethylene) -2-methyl-6- [2- (julolidin-9-yl) ethenyl] -4H-pyran (abbreviation: DCM2), 4- (dicyanomethylene) -2,6-bis [p- (dimethylamino) ) Styryl] -4H-pyran (abbreviation: BisDCM) and the like. In addition, bis [2- (4 ′, 6′-difluorophenyl) pyridinato-N, C 2 ′ ] iridium (picolinate) (abbreviation: FIrpic), bis {2- [3 ′, 5′-bis (trifluoromethyl) ) Phenyl] pyridinato-N, C 2 ′ } iridium (picolinate) (abbreviation: Ir (CF 3 ppy) 2 (pic)), tris (2-phenylpyridinato-N, C 2 ′ ) iridium (abbreviation: Ir (Ppy) 3 ), bis (2-phenylpyridinato-N, C 2 ′ ) iridium (acetylacetonate) (abbreviation: Ir (ppy) 2 (acac)), bis [2- (2′-thienyl) pyridinato -N, C 3 '] iridium (acetylacetonate) (abbreviation: Ir (thp) 2 (acac )), bis (2-phenylquinolinato--N, C 2') iridium (Asechirua Tonato) (abbreviation: Ir (pq) 2 (acac )), bis [2- (2'-benzothienyl) pyridinato -N, C 3 '] iridium (acetylacetonate) (abbreviation: Ir (btp) 2 (acac A compound capable of emitting phosphorescence such as)) can also be used.

第2の層803を一重項励起発光材料の他、金属錯体などを含む三重項励起材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。 For the second layer 803, a triplet excitation material containing a metal complex or the like may be used in addition to the singlet excitation light-emitting material. For example, among red light emitting pixels, green light emitting pixels, and blue light emitting pixels, a red light emitting pixel having a relatively short luminance half time is formed of a triplet excitation light emitting material, and the other A singlet excited luminescent material is used. The triplet excited luminescent material has a feature that the light emission efficiency is good, so that less power is required to obtain the same luminance. That is, when applied to a red pixel, the amount of current flowing through the light emitting element can be reduced, so that reliability can be improved. As a reduction in power consumption, a red light-emitting pixel and a green light-emitting pixel may be formed using a triplet excitation light-emitting material, and a blue light-emitting pixel may be formed using a singlet excitation light-emitting material. By forming a green light-emitting element having high human visibility with a triplet excited light-emitting material, power consumption can be further reduced.

また、第2の層803においては、上述した発光を示す第2の有機化合物だけでなく、さらに他の有機化合物が添加されていてもよい。添加できる有機化合物としては、例えば、先に述べたTDATA、MTDATA、m−MTDAB、TPD、NPB、DNTPD、TCTA、Alq、Almq、BeBq、BAlq、Zn(BOX)、Zn(BTZ)、BPhen、BCP、PBD、OXD−7、TPBI、TAZ、p−EtTAZ、DNA、t−BuDNA、DPVBiなどの他、4,4’−ビス(N−カルバゾリル)ビフェニル(略称:CBP)、1,3,5−トリス[4−(N−カルバゾリル)フェニル]ベンゼン(略称:TCPB)などを用いることができるが、これらに限定されることはない。なお、このように第2の有機化合物以外に添加する有機化合物は、第2の有機化合物を効率良く発光させるため、第2の有機化合物の励起エネルギーよりも大きい励起エネルギーを有し、かつ第2の有機化合物よりも多く添加されていることが好ましい(それにより、第2の有機化合物の濃度消光を防ぐことができる)。あるいはまた、他の機能として、第2の有機化合物と共に発光を示してもよい(それにより、白色発光なども可能となる)。 Further, in the second layer 803, not only the second organic compound that emits light but also other organic compounds may be added. Examples of the organic compound that can be added include TDATA, MTDATA, m-MTDAB, TPD, NPB, DNTPD, TCTA, Alq 3 , Almq 3 , BeBq 2 , BAlq, Zn (BOX) 2 , and Zn (BTZ) described above. 2 , BPhen, BCP, PBD, OXD-7, TPBI, TAZ, p-EtTAZ, DNA, t-BuDNA, DPVBi, etc., 4,4′-bis (N-carbazolyl) biphenyl (abbreviation: CBP), 1 , 3,5-tris [4- (N-carbazolyl) phenyl] benzene (abbreviation: TCPB) can be used, but is not limited thereto. In addition, the organic compound added in addition to the second organic compound in this way has an excitation energy larger than the excitation energy of the second organic compound in order to efficiently emit the second organic compound, and the second organic compound. It is preferable to add more than the organic compound (by this, concentration quenching of the second organic compound can be prevented). Or as another function, you may show light emission with a 2nd organic compound (Thereby, white light emission etc. are also attained).

第2の層803は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、R(赤)、G(緑)、B(青)の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルターを設けた構成とすることで、色純度の向上や、画素部の鏡面化(映り込み)の防止を図ることができる。フィルターを設けることで、従来必要であるとされていた円偏光板などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素部(表示画面)を見た場合に起こる色調の変化を低減することができる。 The second layer 803 may have a structure in which a light emitting layer having a different emission wavelength band is formed for each pixel to perform color display. Typically, a light emitting layer corresponding to each color of R (red), G (green), and B (blue) is formed. In this case as well, it is possible to improve color purity and prevent mirror reflection (reflection) of the pixel portion by providing a filter that transmits light in the emission wavelength band on the light emission side of the pixel. Can do. By providing the filter, it is possible to omit a circularly polarizing plate that has been conventionally required, and it is possible to eliminate the loss of light emitted from the light emitting layer. Furthermore, a change in color tone that occurs when the pixel portion (display screen) is viewed obliquely can be reduced.

第2の層803で用いることのできる材料は低分子系有機発光材料でも高分子系有機発光材料でもよい。高分子系有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。 The material that can be used for the second layer 803 may be a low molecular weight organic light emitting material or a high molecular weight organic light emitting material. The polymer organic light emitting material has higher physical strength and higher device durability than the low molecular weight material. In addition, since the film can be formed by coating, the device can be manufactured relatively easily.

発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。 Since the light emission color is determined by the material for forming the light emitting layer, a light emitting element exhibiting desired light emission can be formed by selecting these materials. Examples of the polymer electroluminescent material that can be used for forming the light emitting layer include polyparaphenylene vinylene, polyparaphenylene, polythiophene, and polyfluorene.

ポリパラフェニレンビニレン系には、ポリ(パラフェニレンビニレン) [PPV] の誘導体、ポリ(2,5−ジアルコキシ−1,4−フェニレンビニレン) [RO−PPV]、ポリ(2−(2’−エチル−ヘキソキシ)−5−メトキシ−1,4−フェニレンビニレン)[MEH−PPV]、ポリ(2−(ジアルコキシフェニル)−1,4−フェニレンビニレン)[ROPh−PPV]等が挙げられる。ポリパラフェニレン系には、ポリパラフェニレン[PPP]の誘導体、ポリ(2,5−ジアルコキシ−1,4−フェニレン)[RO−PPP]、ポリ(2,5−ジヘキソキシ−1,4−フェニレン)等が挙げられる。ポリチオフェン系には、ポリチオフェン[PT]の誘導体、ポリ(3−アルキルチオフェン)[PAT]、ポリ(3−ヘキシルチオフェン)[PHT]、ポリ(3−シクロヘキシルチオフェン)[PCHT]、ポリ(3−シクロヘキシル−4−メチルチオフェン)[PCHMT]、ポリ(3,4−ジシクロヘキシルチオフェン)[PDCHT]、ポリ[3−(4−オクチルフェニル)−チオフェン][POPT]、ポリ[3−(4−オクチルフェニル)−2,2ビチオフェン][PTOPT]等が挙げられる。ポリフルオレン系には、ポリフルオレン[PF]の誘導体、ポリ(9,9−ジアルキルフルオレン)[PDAF]、ポリ(9,9−ジオクチルフルオレン)[PDOF]等が挙げられる。 Examples of the polyparaphenylene vinylene include poly (paraphenylene vinylene) [PPV] derivatives, poly (2,5-dialkoxy-1,4-phenylene vinylene) [RO-PPV], poly (2- (2′- Ethyl-hexoxy) -5-methoxy-1,4-phenylenevinylene) [MEH-PPV], poly (2- (dialkoxyphenyl) -1,4-phenylenevinylene) [ROPh-PPV] and the like. Examples of polyparaphenylene include derivatives of polyparaphenylene [PPP], poly (2,5-dialkoxy-1,4-phenylene) [RO-PPP], poly (2,5-dihexoxy-1,4-phenylene). ) And the like. The polythiophene series includes polythiophene [PT] derivatives, poly (3-alkylthiophene) [PAT], poly (3-hexylthiophene) [PHT], poly (3-cyclohexylthiophene) [PCHT], poly (3-cyclohexyl). -4-methylthiophene) [PCHMT], poly (3,4-dicyclohexylthiophene) [PDCHT], poly [3- (4-octylphenyl) -thiophene] [POPT], poly [3- (4-octylphenyl) -2,2 bithiophene] [PTOPT] and the like. Examples of the polyfluorene series include polyfluorene [PF] derivatives, poly (9,9-dialkylfluorene) [PDAF], poly (9,9-dioctylfluorene) [PDOF], and the like.

前記第2の無機化合物としては、第2の有機化合物の発光を消光しにくい無機化合物であれば何であってもよく、種々の金属酸化物や金属窒化物を用いることができる。特に、周期表第13族または第14族の金属酸化物は、第2の有機化合物の発光を消光しにくいため好ましく、具体的には酸化アルミニウム、酸化ガリウム、酸化ケイ素、酸化ゲルマニウムが好適である。ただし、これらに限定されることはない。 The second inorganic compound may be any inorganic compound as long as it is difficult to quench the light emission of the second organic compound, and various metal oxides and metal nitrides can be used. In particular, a metal oxide of Group 13 or Group 14 of the periodic table is preferable because it is difficult to quench the light emission of the second organic compound, and specifically, aluminum oxide, gallium oxide, silicon oxide, and germanium oxide are preferable. . However, it is not limited to these.

なお、第2の層803は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、もっぱらこの目的用の電極層を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。 Note that the second layer 803 may be formed by stacking a plurality of layers to which the above-described combination of an organic compound and an inorganic compound is applied. Moreover, other organic compounds or other inorganic compounds may be further contained. The layer structure of the light-emitting layer can be changed, and instead of having a specific electron injection region or light-emitting region, an electrode layer for this purpose is provided, or a light-emitting material is dispersed. Modifications can be made without departing from the spirit of the present invention.

上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する表示装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光表示装置の信頼性を向上させることができる。また、デジタル駆動、アナログ駆動どちらでも適用可能である。 A light-emitting element formed using the above materials emits light by being forward-biased. A pixel of a display device formed using a light-emitting element can be driven by a simple matrix method or an active matrix method. In any case, each pixel emits light by applying a forward bias at a specific timing, but is in a non-light emitting state for a certain period. By applying a reverse bias during this non-light emitting time, the reliability of the light emitting element can be improved. The light emitting element has a degradation mode in which the light emission intensity decreases under a constant driving condition and a degradation mode in which the non-light emitting area is enlarged in the pixel and the luminance is apparently decreased. However, alternating current that applies a bias in the forward and reverse directions. By performing a typical drive, the progress of deterioration can be delayed, and the reliability of the light-emitting display device can be improved. Further, either digital driving or analog driving can be applied.

よって、封止基板にカラーフィルタ(着色層)を形成してもよい。カラーフィルタ(着色層)は、蒸着法や液滴吐出法によって形成することができ、カラーフィルタ(着色層)を用いると、高精細な表示を行うこともできる。カラーフィルタ(着色層)により、各RGBの発光スペクトルにおいてブロードなピークが鋭いピークになるように補正できるからである。また、R、G、Bの3種類の画素を用いたフルカラー表示に限らず、3色映像データを4色映像データに変換してR、G、B、W(白色)の4種類の画素を用いたフルカラー表示としてもよい。4種類の画素を用いると、輝度が増加し、躍動感のある映像表示が行える。 Therefore, a color filter (colored layer) may be formed on the sealing substrate. The color filter (colored layer) can be formed by an evaporation method or a droplet discharge method. When the color filter (colored layer) is used, high-definition display can be performed. This is because the color filter (colored layer) can be corrected so that a broad peak becomes a sharp peak in the emission spectrum of each RGB. In addition to full color display using three types of R, G, and B pixels, three-color video data is converted into four-color video data, and four types of R, G, B, and W (white) pixels are converted. The full color display used may be used. When four types of pixels are used, the luminance increases and a lively video display can be performed.

単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタ(着色層)や色変換層は、例えば第2の基板(封止基板)に形成し、基板へ張り合わせればよい。 Full color display can be performed by forming a material exhibiting monochromatic light emission and combining a color filter and a color conversion layer. The color filter (colored layer) and the color conversion layer may be formed, for example, on the second substrate (sealing substrate) and attached to the substrate.

もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの表示装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。 Of course, monochromatic light emission may be displayed. For example, an area color type display device may be formed using monochromatic light emission. As the area color type, a passive matrix type display unit is suitable, and characters and symbols can be mainly displayed.

第1の電極層870及び第2の電極層850は仕事関数を考慮して材料を選択する必要があり、そして第1の電極層870及び第2の電極層850は、画素構成によりいずれも陽極、又は陰極となりうる。駆動用薄膜トランジスタの極性がpチャネル型である場合、図15(A)のように第1の電極層870を陽極、第2の電極層850を陰極とするとよい。また、駆動用薄膜トランジスタの極性がnチャネル型である場合、図15(B)のように、第1の電極層870を陰極、第2の電極層850を陽極とすると好ましい。第1の電極層870および第2の電極層850に用いることのできる材料について述べる。第1の電極層870、第2の電極層850が陽極として機能する場合は仕事関数の大きい材料(具体的には4.5eV以上の材料)が好ましく、第1の電極層870、第2の電極層850が陰極として機能する場合は仕事関数の小さい材料(具体的には3.5eV以下の材料)が好ましい。しかしながら、第1の層804のホール注入特性及びホール輸送特性や、第3の層802の電子注入特性及び電子輸送特性が優れているため、第1の電極層870、第2の電極層850共に、ほとんど仕事関数の制限を受けることなく、種々の材料を用いることができる。 The materials of the first electrode layer 870 and the second electrode layer 850 need to be selected in consideration of the work function, and both the first electrode layer 870 and the second electrode layer 850 are anodes depending on the pixel structure. Or a cathode. In the case where the polarity of the driving thin film transistor is a p-channel type, the first electrode layer 870 may be an anode and the second electrode layer 850 may be a cathode as illustrated in FIG. In the case where the polarity of the driving thin film transistor is an n-channel type, it is preferable that the first electrode layer 870 be a cathode and the second electrode layer 850 be an anode as shown in FIG. Materials that can be used for the first electrode layer 870 and the second electrode layer 850 are described. In the case where the first electrode layer 870 and the second electrode layer 850 function as anodes, a material having a high work function (specifically, a material of 4.5 eV or more) is preferable, and the first electrode layer 870 and the second electrode layer 870 In the case where the electrode layer 850 functions as a cathode, a material having a low work function (specifically, a material of 3.5 eV or less) is preferable. However, since the hole injection characteristics and hole transport characteristics of the first layer 804 and the electron injection characteristics and electron transport characteristics of the third layer 802 are excellent, both the first electrode layer 870 and the second electrode layer 850 are used. Various materials can be used with almost no work function limitation.

図15(A)、(B)における発光素子は、第1の電極層870より光を取り出す構造のため、第2の電極層850は、必ずしも光透光性を有する必要はない。第2の電極層850としては、Ti、TiN、TiSi、Ni、W、WSi、WN、WSi、NbN、Cr、Pt、Zn、Sn、In、Ta、Al、Cu、Au、Ag、Mg、Ca、LiまたはMoから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚100nm〜800nmの範囲で用いればよい。 15A and 15B has a structure in which light is extracted from the first electrode layer 870, the second electrode layer 850 does not necessarily have a light-transmitting property. The second electrode layer 850, Ti, TiN, TiSi X N Y, Ni, W, WSi X, WN X, WSi X N Y, NbN, Cr, Pt, Zn, Sn, In, Ta, Al, Cu , An element selected from Au, Ag, Mg, Ca, Li, or Mo, or a film mainly composed of an alloy material or a compound material containing the element as a main component or a laminated film thereof having a total film thickness of 100 nm to 800 nm Use within a range.

第2の電極層850は、蒸着法、スパッタ法、CVD法、印刷法または液滴吐出法などを用いて形成することができる。 The second electrode layer 850 can be formed by an evaporation method, a sputtering method, a CVD method, a printing method, a droplet discharge method, or the like.

また、第2の電極層850に第1の電極層870で用いる材料のような透光性を有する導電性材料を用いると、第2の電極層850からも光を取り出す構造となり、発光素子から放射される光は、第1の電極層870と第2の電極層850との両方より放射される両方放射構造とすることができる。 In addition, when a light-transmitting conductive material such as a material used for the first electrode layer 870 is used for the second electrode layer 850, light is extracted from the second electrode layer 850, so that the light-emitting element can emit light. The emitted light can be a dual emission structure that is emitted from both the first electrode layer 870 and the second electrode layer 850.

なお、第1の電極層870や第2の電極層850の種類を変えることで、本発明の発光素子は様々なバリエーションを有する。 Note that the light-emitting element of the present invention has various variations by changing types of the first electrode layer 870 and the second electrode layer 850.

図15(B)は、電界発光層860が、第1の電極層870側から第3の層802、第2の層803、第1の層804の順で構成されているケースである。 FIG. 15B illustrates a case where the electroluminescent layer 860 is formed in order of the third layer 802, the second layer 803, and the first layer 804 from the first electrode layer 870 side.

以上で述べたように、本発明の発光素子は、第1の電極層870と第2の電極層850との間に挟持された層が、有機化合物と無機化合物が複合された層を含む電界発光層860から成っている。そして、有機化合物と無機化合物を混合することにより、それぞれ単独では得られない高いキャリア注入性、キャリア輸送性という機能が得られる層(すなわち、第1の層804および第3の層802)が設けられている有機・無機複合型の発光素子である。また、上記第1の層804、第3の層802は、有機化合物と無機化合物が複合された層であると効果的であるが、有機化合物、無機化合物のみであってもよい。 As described above, in the light-emitting element of the present invention, the electric field in which the layer sandwiched between the first electrode layer 870 and the second electrode layer 850 includes a layer in which an organic compound and an inorganic compound are combined is included. The light emitting layer 860 is formed. Then, by mixing the organic compound and the inorganic compound, there are provided layers (that is, the first layer 804 and the third layer 802) that can obtain functions of high carrier injection and carrier transport that cannot be obtained independently. This is an organic / inorganic composite light emitting element. In addition, the first layer 804 and the third layer 802 are effective when the organic compound and the inorganic compound are combined, but only the organic compound and the inorganic compound may be used.

なお、電界発光層860は有機化合物と無機化合物が混合された層を含むが、その形成方法としては種々の手法を用いることができる。有機化合物と無機化合物の両方を同時に蒸着する共蒸着法を用いることができる。例えば、有機化合物と無機化合物の両方を抵抗加熱により蒸発させ、共蒸着する手法が挙げられる。その他、有機化合物を抵抗加熱により蒸発させる一方で、無機化合物をエレクトロンビーム(EB)により蒸発させ、共蒸着してもよい。また、有機化合物を抵抗加熱により蒸発させると同時に、無機化合物をスパッタリングし、両方を同時に堆積する手法も挙げられる。その他、湿式法により成膜してもよい。 Note that although the electroluminescent layer 860 includes a layer in which an organic compound and an inorganic compound are mixed, various methods can be used as a method for forming the layer. A co-evaporation method in which both an organic compound and an inorganic compound are simultaneously deposited can be used. For example, there is a technique in which both an organic compound and an inorganic compound are evaporated by resistance heating and co-evaporated. In addition, while the organic compound is evaporated by resistance heating, the inorganic compound may be evaporated by electron beam (EB) and co-evaporated. Further, there is a method of evaporating the organic compound by resistance heating and simultaneously sputtering the inorganic compound and depositing both at the same time. In addition, the film may be formed by a wet method.

また、第1の電極層870および第2の電極層850に関しても同様に、抵抗加熱による蒸着法、EB蒸着法、スパッタリング、湿式法などを用いることができる。 Similarly, for the first electrode layer 870 and the second electrode layer 850, a vapor deposition method using resistance heating, an EB vapor deposition method, a sputtering method, a wet method, or the like can be used.

図15(C)は、図15(A)において、第1の電極層870に反射性を有する電極層を用い、第2の電極層850に透光性を有する電極層を用いており、発光素子より放射された光は第1の電極層870で反射され、第2の電極層850を透過して放射される。同様に図15(D)は、図15(B)において、第1の電極層870に反射性を有する電極層を用い、第2の電極層850に透光性を有する電極層を用いており、発光素子より放射された光は第1の電極層870で反射され、第2の電極層850を透過して放射される。本実施の形態は、実施の形態1乃至18それぞれと自由に組み合わせることが可能である。 FIG. 15C shows a structure in which a reflective electrode layer is used for the first electrode layer 870 and a light-transmitting electrode layer is used for the second electrode layer 850 in FIG. 15A. Light emitted from the element is reflected by the first electrode layer 870 and transmitted through the second electrode layer 850 to be emitted. Similarly, in FIG. 15D, a reflective electrode layer is used for the first electrode layer 870 and a light-transmitting electrode layer is used for the second electrode layer 850 in FIG. 15B. The light emitted from the light emitting element is reflected by the first electrode layer 870 and is transmitted through the second electrode layer 850 and emitted. This embodiment mode can be freely combined with each of Embodiment Modes 1 to 18.

(実施の形態20)
次に、本発明の表示装置に駆動用のドライバ回路を実装する態様について説明する。
(Embodiment 20)
Next, a mode in which a driver circuit for driving is mounted on the display device of the present invention will be described.

まず、COG方式を採用した表示装置について、図18(A)を用いて説明する。基板2700上には、文字や画像などの情報を表示する画素部2701が設けられる。複数の駆動回路が設けられた基板を、矩形状に分断し、分断後の駆動回路(ドライバICとも表記)2751は、基板2700上に実装される。図18(A)は複数のドライバIC2751、ドライバIC2751の先にFPC2750を実装する形態を示す。また、分割する大きさを画素部の信号線側の辺の長さとほぼ同じにし、単数のドライバICに、該ドライバICの先にテープを実装してもよい。 First, a display device employing a COG method is described with reference to FIG. A pixel portion 2701 for displaying information such as characters and images is provided over the substrate 2700. A substrate provided with a plurality of drive circuits is divided into a rectangular shape, and a divided drive circuit (also referred to as a driver IC) 2751 is mounted on the substrate 2700. FIG. 18A illustrates a mode in which an FPC 2750 is mounted on the tip of a plurality of driver ICs 2751 and driver ICs 2751. Further, the size to be divided may be substantially the same as the length of the side of the pixel portion on the signal line side, and a tape may be mounted on the tip of the driver IC on a single driver IC.

また、TAB方式を採用してもよく、その場合は、図18(B)で示すように複数のテープを貼り付けて、該テープにドライバICを実装すればよい。COG方式の場合と同様に、単数のテープに単数のドライバICを実装してもよく、この場合には、強度の問題から、ドライバICを固定する金属片等を一緒に貼り付けるとよい。 Alternatively, a TAB method may be employed. In that case, a plurality of tapes may be attached and driver ICs may be mounted on the tapes as shown in FIG. As in the case of the COG method, a single driver IC may be mounted on a single tape. In this case, a metal piece or the like for fixing the driver IC may be attached together due to strength problems.

これらの表示パネルに実装されるドライバICは、生産性を向上させる観点から、一辺が300mmから1000mm以上の矩形状の基板上に複数個作り込むとよい。 A plurality of driver ICs mounted on these display panels may be formed on a rectangular substrate having a side of 300 mm to 1000 mm or more from the viewpoint of improving productivity.

つまり、基板上に駆動回路部と入出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して取り出せばよい。ドライバICの長辺の長さは、画素部の一辺の長さや画素ピッチを考慮して、長辺が15〜80mm、短辺が1〜6mmの矩形状に形成してもよいし、画素領域の一辺、又は画素部の一辺と各駆動回路の一辺とを足した長さに形成してもよい。 That is, a plurality of circuit patterns having a drive circuit portion and an input / output terminal as one unit may be formed on the substrate, and finally divided and taken out. The long side of the driver IC may be formed in a rectangular shape having a long side of 15 to 80 mm and a short side of 1 to 6 mm in consideration of the length of one side of the pixel portion and the pixel pitch. Or a length obtained by adding one side of the pixel portion and one side of each driver circuit.

ドライバICのICチップに対する外形寸法の優位性は長辺の長さにあり、長辺が15〜80mmで形成されたドライバICを用いると、画素部に対応して実装するのに必要な数がICチップを用いる場合よりも少なくて済み、製造上の歩留まりを向上させることができる。また、ガラス基板上にドライバICを形成すると、母体として用いる基板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハからICチップを取り出す場合と比較すると、大きな優位点である。 The advantage of the external dimensions of the driver IC over the IC chip lies in the length of the long side. When a driver IC formed with a long side of 15 to 80 mm is used, the number required for mounting corresponding to the pixel portion is as follows. This is less than when an IC chip is used, and the manufacturing yield can be improved. Further, when a driver IC is formed over a glass substrate, the shape of the substrate used as a base is not limited, and thus productivity is not impaired. This is a great advantage compared with the case where the IC chip is taken out from the circular silicon wafer.

また、図17(B)のように走査線側駆動回路3702は基板上に一体形成される場合、画素部3701の外側の領域には、信号線側の駆動回路駆動回路が形成されたドライバICが実装される。これらのドライバICは、信号線側の駆動回路である。RGBフルカラーに対応した画素領域を形成するためには、XGAクラスで信号線の本数が3072本必要であり、UXGAクラスでは4800本が必要となる。このような本数で形成された信号線は、画素部3701の端部で数ブロック毎に区分して引出線を形成し、ドライバICの出力端子のピッチに合わせて集められる。ドライバICは、基板上に形成された結晶質半導体により形成することができる。 In the case where the scan line driver circuit 3702 is formed over the substrate as shown in FIG. 17B, a driver IC in which a driver circuit driver circuit on the signal line side is formed in a region outside the pixel portion 3701. Is implemented. These driver ICs are drive circuits on the signal line side. In order to form a pixel region corresponding to RGB full color, the number of signal lines in the XGA class is 3072 and the number in the UXGA class is 4800. The signal lines formed in such a number are divided into several blocks at the end of the pixel portion 3701 to form lead lines, and are collected according to the pitch of the output terminals of the driver IC. The driver IC can be formed of a crystalline semiconductor formed on a substrate.

図18(A)、(B)のように走査線駆動回路及び信号線駆動回路の両方として、ドライバICを実装してもよい。その場合には、走査線側と信号線側で用いるドライバICの仕様を異なるものにするとよい。例えば、走査線側のドライバICを構成するトランジスタには30V程度の耐圧が要求されるものの、駆動周波数は100kHz以下であり、比較的高速動作は要求されない。従って、走査線側のドライバを構成するトランジスタのチャネル長(L)は十分大きく設定することが好適である。一方、信号線側のドライバICのトランジスタには、12V程度の耐圧があれば十分であるが、駆動周波数は3Vにて65MHz程度であり、高速動作が要求される。そのため、ドライバを構成するトランジスタのチャネル長などはミクロンルールで設定することが好適である。 As shown in FIGS. 18A and 18B, driver ICs may be mounted as both the scanning line driver circuit and the signal line driver circuit. In that case, the specifications of the driver ICs used on the scanning line side and the signal line side may be different. For example, although a transistor constituting the driver IC on the scanning line side is required to have a withstand voltage of about 30 V, the driving frequency is 100 kHz or less, and a relatively high speed operation is not required. Therefore, it is preferable to set the channel length (L) of the transistors forming the driver on the scanning line side to be sufficiently large. On the other hand, it is sufficient for the transistor of the driver IC on the signal line side to have a withstand voltage of about 12V, but the drive frequency is about 65 MHz at 3V, and high speed operation is required. Therefore, it is preferable to set the channel length and the like of the transistors constituting the driver on the micron rule.

ドライバICの厚さは、対向基板と同じ厚さとすることで、両者の間の高さはほぼ同じものとなり、表示装置全体としての薄型化に寄与する。また、それぞれの基板を同じ材質のもので作製することにより、この表示装置に温度変化が生じても熱応力が発生することなく、TFTで作製された回路の特性を損なうことはない。その他にも、本実施形態で示すようにICチップよりも長尺のドライバICで駆動回路を実装することにより、1つの画素領域に対して、実装されるドライバICの個数を減らすことができる。 By setting the thickness of the driver IC to be the same as that of the counter substrate, the height between the two becomes substantially the same, which contributes to the reduction in thickness of the entire display device. In addition, since each substrate is made of the same material, thermal stress is not generated even when a temperature change occurs in the display device, and the characteristics of a circuit made of TFTs are not impaired. In addition, the number of driver ICs to be mounted in one pixel region can be reduced by mounting the drive circuit with a driver IC that is longer than the IC chip as shown in this embodiment.

以上のようにして、表示パネルに駆動回路を組み入れることができる。 As described above, a driver circuit can be incorporated in the display panel.

(実施の形態21)
本発明の表示装置に具備される保護回路の一例について説明する。
(Embodiment 21)
An example of a protection circuit included in the display device of the present invention will be described.

図18で示すように、外部回路と内部回路の間に保護回路2713を形成することができる。保護回路は、TFT、ダイオード、抵抗素子及び容量素子等から選択された1つ又は複数の素子によって構成されるものであり、以下にはいくつかの保護回路の構成とその動作について説明する。まず、外部回路と内部回路の間に配置される保護回路であって、1つの入力端子に対応した保護回路の等価回路図の構成について、図19を用いて説明する。図19(A)に示す保護回路は、pチャネル型薄膜トランジスタ7220、7230、容量素子7210、7240、抵抗素子7250を有する。抵抗素子7250は2端子の抵抗であり、一端には入力電圧Vin(以下、Vinと表記)が、他端には低電位電圧VSS(以下、VSSと表記)が与えられる。 As shown in FIG. 18, a protection circuit 2713 can be formed between the external circuit and the internal circuit. The protection circuit is composed of one or a plurality of elements selected from a TFT, a diode, a resistance element, a capacitance element, and the like, and the configurations and operations of some protection circuits will be described below. First, a configuration of an equivalent circuit diagram of a protection circuit arranged between an external circuit and an internal circuit and corresponding to one input terminal will be described with reference to FIG. The protection circuit illustrated in FIG. 19A includes p-channel thin film transistors 7220 and 7230, capacitor elements 7210 and 7240, and a resistance element 7250. The resistance element 7250 is a two-terminal resistor, and an input voltage Vin (hereinafter referred to as Vin) is applied to one end, and a low potential voltage VSS (hereinafter referred to as VSS) is applied to the other end.

図19(B)に示す保護回路は、pチャネル型薄膜トランジスタ7220、7230を、整流性を有するダイオード7260、7270で代用した等価回路図である。図19(C)に示す保護回路は、pチャネル型薄膜トランジスタ7220、7230を、TFT7350、7360、7370、7380で代用した等価回路図である。また、上記とは別の構成の保護回路として、図19(D)に示す保護回路は、抵抗7280、7290と、nチャネル型薄膜トランジスタ7300を有する。図19(E)に示す保護回路は、抵抗7280、7290、pチャネル型薄膜トランジスタ7310及びnチャネル型薄膜トランジスタ7320を有する。保護回路を設けることで電位の急激な変動を防いで、素子の破壊又は損傷を防ぐことができ、信頼性が向上する。なお、上記保護回路を構成する素子は、耐圧に優れた非晶質半導体により構成することが好ましい。本実施の形態は、上記の実施の形態と自由に組み合わせることが可能である。 The protection circuit shown in FIG. 19B is an equivalent circuit diagram in which p-channel thin film transistors 7220 and 7230 are substituted with rectifying diodes 7260 and 7270. The protection circuit shown in FIG. 19C is an equivalent circuit diagram in which the p-channel thin film transistors 7220 and 7230 are substituted with TFTs 7350, 7360, 7370, and 7380. Further, as a protection circuit having a structure different from the above, the protection circuit illustrated in FIG. 19D includes resistors 7280 and 7290 and an n-channel thin film transistor 7300. A protection circuit illustrated in FIG. 19E includes resistors 7280 and 7290, a p-channel thin film transistor 7310, and an n-channel thin film transistor 7320. Providing the protective circuit prevents abrupt fluctuations in potential and can prevent element destruction or damage, improving reliability. Note that the element forming the protection circuit is preferably formed using an amorphous semiconductor with excellent withstand voltage. This embodiment mode can be freely combined with the above embodiment modes.

(実施の形態22)
本発明によって形成される表示装置によって、テレビジョン装置を完成させることができる。図20はテレビジョン装置の主要な構成を示すブロック図を示している。表示パネルには、図17(A)で示すような構成として画素部601のみが形成されて走査線側駆動回路603と信号線側駆動回路602とが、図18(B)のようなTAB方式により実装される場合と、図18(A)のようなCOG方式により実装される場合と、図17(B)に示すようにTFTを形成し、画素部601と走査線側駆動回路603を基板上に一体形成し信号線側駆動回路602を別途ドライバICとして実装する場合、また図17(C)で示すように画素部601と信号線側駆動回路602と走査線側駆動回路603を基板上に一体形成する場合などがあるが、どのような形態としても良い。
(Embodiment 22)
A television device can be completed with the display device formed according to the present invention. FIG. 20 is a block diagram illustrating a main configuration of the television device. In the display panel, only the pixel portion 601 is formed as shown in FIG. 17A, and the scan line side driver circuit 603 and the signal line side driver circuit 602 have a TAB method as shown in FIG. TFTs are formed as shown in FIG. 17B, and the pixel portion 601 and the scan line side driver circuit 603 are mounted on the substrate. In the case where the signal line side driver circuit 602 is formed as a separate driver IC and formed integrally therewith, as shown in FIG. 17C, the pixel portion 601, the signal line side driver circuit 602, and the scanning line side driver circuit 603 are mounted on the substrate. However, any form is possible.

その他の外部回路の構成として、映像信号の入力側では、チューナ604で受信した信号のうち、映像信号を増幅する映像信号増幅回路605と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路606と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路607などからなっている。コントロール回路607は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路608を設け、入力デジタル信号をm個に分割して供給する構成としても良い。 As other external circuit configurations, on the input side of the video signal, among the signals received by the tuner 604, the video signal amplifier circuit 605 that amplifies the video signal, and the signals output from the video signal amplifier circuit 605 are red, green, and blue colors. And a control circuit 607 for converting the video signal into the input specification of the driver IC. The control circuit 607 outputs signals to the scanning line side and the signal line side, respectively. In the case of digital driving, a signal dividing circuit 608 may be provided on the signal line side and an input digital signal may be divided into m pieces and supplied.

チューナ604で受信した信号のうち、音声信号は、音声信号増幅回路609に送られ、その出力は音声信号処理回路610を経てスピーカー613に供給される。制御回路611は受信局(受信周波数)や音量の制御情報を入力部612から受け、チューナ604や音声信号処理回路610に信号を送出する。 Of the signals received by the tuner 604, the audio signal is sent to the audio signal amplification circuit 609, and the output is supplied to the speaker 613 through the audio signal processing circuit 610. The control circuit 611 receives the receiving station (reception frequency) and volume control information from the input unit 612 and sends a signal to the tuner 604 and the audio signal processing circuit 610.

表示モジュールを、図21(A)、(B)に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。FPCまで取り付けられた図1のような表示パネルのことを一般的にはEL表示モジュールともいう。よって図1のようなEL表示モジュールを用いると、ELテレビジョン装置を完成することができる。表示モジュールにより主画面2003が形成され、その他付属設備としてスピーカー部2009、操作スイッチなどが備えられている。このように、本発明によりテレビジョン装置を完成させることができる。 As shown in FIGS. 21A and 21B, the display module can be incorporated into a housing to complete the television device. The display panel as shown in FIG. 1 attached up to the FPC is generally also referred to as an EL display module. Therefore, when an EL display module as shown in FIG. 1 is used, an EL television device can be completed. A main screen 2003 is formed by the display module, and a speaker portion 2009, operation switches, and the like are provided as other accessory equipment. Thus, a television device can be completed according to the present invention.

また、位相差板や偏光板を用いて、外部から入射する光の反射光を遮断するようにしてもよい。また上面放射型の表示装置ならば、隔壁となる絶縁層を着色しブラックマトリクスとして用いてもよい。この隔壁は液滴吐出法などによっても形成することができ、顔料系の黒色樹脂や、ポリイミドなどの樹脂材料に、カーボンブラック等を混合させてもよく、その積層でもよい。液滴吐出法によって、異なった材料を同領域に複数回吐出し、隔壁を形成してもよい。位相差板としてはλ/4板とλ/2板とを用い、光を制御できるように設計すればよい。構成としては、TFT素子基板側から順に、発光素子、封止基板(封止材)、位相差板(λ/4、λ/2)、偏光板という構成になり、発光素子から放射された光は、これらを通過し偏光板側より外部に放射される。この位相差板や偏光板は光が放射される側に設置すればよく、両面放射される両面放射型の表示装置であれば両方に設置することもできる。また、偏光板の外側に反射防止膜を有していても良い。これにより、より高繊細で精密な画像を表示することができる。 Moreover, you may make it cut off the reflected light of the light which injects from the outside using a phase difference plate or a polarizing plate. In the case of a top emission display device, an insulating layer serving as a partition may be colored and used as a black matrix. This partition wall can also be formed by a droplet discharge method or the like. Carbon black or the like may be mixed with a pigment-based black resin or a resin material such as polyimide, or may be laminated. A different material may be discharged to the same region a plurality of times by a droplet discharge method to form a partition wall. As the phase difference plate, a λ / 4 plate and a λ / 2 plate may be used and designed so as to control light. The structure is a light emitting element, a sealing substrate (sealing material), a retardation plate (λ / 4, λ / 2), and a polarizing plate in order from the TFT element substrate side, and light emitted from the light emitting element. Passes through these and is emitted to the outside from the polarizing plate side. The retardation plate and the polarizing plate may be installed on the side from which light is emitted, and may be installed on both sides as long as the display is a double-sided emission type that emits light on both sides. Further, an antireflection film may be provided outside the polarizing plate. This makes it possible to display a higher-definition and precise image.

図21(A)に示すように、筐体2001に表示素子を利用した表示用パネル2002が組みこまれ、受信機2005により一般のテレビ放送の受信をはじめ、モデム2004を介して有線又は無線による通信ネットワークに接続することにより一方向(送信者から受信者)又は双方向(送信者と受信者間、又は受信者間同士)の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機2006により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部2007が設けられていても良い。 As shown in FIG. 21A, a display panel 2002 using a display element is incorporated in a housing 2001, and the receiver 2005 starts receiving general television broadcasts, and is wired or wirelessly via a modem 2004. By connecting to a communication network, information communication in one direction (from the sender to the receiver) or in both directions (between the sender and the receiver or between the receivers) can be performed. The television device can be operated by a switch incorporated in the housing or a separate remote controller 2006, and this remote controller is also provided with a display unit 2007 for displaying information to be output. Also good.

また、テレビジョン装置にも、主画面2003の他にサブ画面2008を第2の表示用パネルで形成し、チャンネルや音量などを表示する構成が付加されていても良い。この構成において、主画面2003を視野角の優れたEL表示用パネルで形成し、サブ画面2008を低消費電力で表示可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面2003を液晶表示用パネルで形成し、サブ画面2008をEL表示用パネルで形成し、サブ画面2008は点滅可能とする構成としても良い。もちろん、主画面及びサブ画面両方を、本発明を適用したEL表示パネルで形成してもよい。本発明を用いると、信頼性の高い表示装置とすることができる。 In addition, the television device may have a configuration in which a sub screen 2008 is formed using the second display panel in addition to the main screen 2003 to display channels, volume, and the like. In this configuration, the main screen 2003 may be formed using an EL display panel with an excellent viewing angle, and the sub screen 2008 may be formed using a liquid crystal display panel that can display with low power consumption. In order to give priority to low power consumption, the main screen 2003 may be formed using a liquid crystal display panel, the sub screen 2008 may be formed using an EL display panel, and the sub screen 2008 may be blinkable. Of course, both the main screen and the sub screen may be formed by an EL display panel to which the present invention is applied. By using the present invention, a highly reliable display device can be obtained.

図21(B)は例えば20〜80インチの大型の表示部を有するテレビジョン装置であり、筐体2010、表示部2011、操作部であるリモコン装置2012、スピーカー部2013等を含む。本発明は、表示部2011の作製に適用される。図21(B)のテレビジョン装置は、壁かけ型となっており、設置するスペースを広く必要としない。 FIG. 21B illustrates a television device having a large display portion of 20 to 80 inches, for example, which includes a housing 2010, a display portion 2011, a remote control device 2012 that is an operation portion, a speaker portion 2013, and the like. The present invention is applied to manufacture of the display portion 2011. The television device in FIG. 21B is a wall-hanging type and does not require a large installation space.

勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニターをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。 Of course, the present invention is not limited to a television device, but can be applied to various uses as a display medium for large areas such as personal computer monitors, information display boards at railway stations and airports, and advertisement display boards on streets. can do.

本発明を適用したテレビジョン装置は、高性能、かつ高信頼性とすることができる。また、低コストで作製することができるため、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など消耗や劣化が早い屋外のような環境で使用し、頻繁に取り替えが必要である場合、低価格で購入することができるのでよい。 A television device to which the present invention is applied can have high performance and high reliability. In addition, because it can be manufactured at low cost, it can be used in outdoor environments such as information display panels at railway stations and airports, and advertisement display panels in the street, where wear and deterioration are fast, and frequent replacement is required. In some cases, it can be purchased at a low price.

本発明を用いると、画素において配線数が簡略化できるため開口率を向上させることができ、かつ作製工程も簡略化する。従って、このような高信頼性の表示装置を歩留まり良く作製することができる。 When the present invention is used, the number of wirings in a pixel can be simplified, so that an aperture ratio can be improved and a manufacturing process is also simplified. Therefore, such a highly reliable display device can be manufactured with high yield.

(実施の形態23)
本発明を適用して、様々な表示装置を作製することができる。即ち、それら表示装置を表示部に組み込んだ様々な電子機器に本発明を適用できる。
(Embodiment 23)
Various display devices can be manufactured by applying the present invention. That is, the present invention can be applied to various electronic devices in which these display devices are incorporated in a display portion.

その様な電子機器としては、ビデオカメラ、デジタルカメラ等のカメラ、プロジェクター、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ、パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それらの例を図24に示す。 Such electronic devices include cameras such as video cameras and digital cameras, projectors, head mounted displays (goggles type displays), car navigation systems, car stereos, personal computers, game machines, personal digital assistants (mobile computers, mobile phones or And an image reproducing apparatus (specifically, an apparatus having a display capable of reproducing a recording medium such as Digital Versatile Disc (DVD) and displaying the image). Examples thereof are shown in FIG.

本発明は、図24(A)乃至(E)の電子機器の表示部に用いることができる。本実施の形態1乃至21で示す表示装置を用いて、表示部を形成することができる。上記実施の形態で述べたとおり、本発明を適用すると、低コストで歩留まり良く表示部を形成することができる。また、作製される電子機器の高性能化、かつ高信頼性化も可能となる。 The present invention can be used for the display portion of the electronic device shown in FIGS. A display portion can be formed using the display device described in any of Embodiments 1 to 21. As described in the above embodiment mode, when the present invention is applied, a display portion can be formed with low yield and high yield. In addition, the manufactured electronic device can have high performance and high reliability.

図24(A)は、パーソナルコンピュータであり、本体2101、筐体2102、表示部2103、キーボード2104、外部接続ポート2105、ポインティングマウス2106等を含む。本発明は、表示部2103の作製に適用でき、高性能化、かつ高信頼性化が可能となる。また、表示部において高開口率とすることができるため、小型の電子機器の表示部に搭載する場合でも、鮮明で明るい表示を楽しむことができる。 FIG. 24A illustrates a personal computer, which includes a main body 2101, a housing 2102, a display portion 2103, a keyboard 2104, an external connection port 2105, a pointing mouse 2106, and the like. The present invention can be applied to manufacture of the display portion 2103, and high performance and high reliability can be achieved. Further, since a high aperture ratio can be obtained in the display portion, a clear and bright display can be enjoyed even when the display portion is mounted on a display portion of a small electronic device.

図24(B)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)であり、本体2201、筐体2202、表示部A2203、表示部B2204、記録媒体(DVD等)読み込み部2205、操作キー2206、スピーカー部2207等を含む。表示部A2203は主として画像情報を表示し、表示部B2204は主として文字情報を表示するが、本発明は、これら表示部A2203、表示部B2204の作製に適用でき、高性能化、かつ高信頼性化が可能となる。また、表示部において高開口率とすることができるため、小型の電子機器の表示部に搭載する場合でも、鮮明で明るい表示を楽しむことができる。 FIG. 24B shows an image reproduction device (specifically, a DVD reproduction device) provided with a recording medium, which includes a main body 2201, a housing 2202, a display portion A 2203, a display portion B 2204, and a recording medium (DVD etc.) reading portion 2205. , An operation key 2206, a speaker portion 2207, and the like. The display portion A 2203 mainly displays image information, and the display portion B 2204 mainly displays character information. However, the present invention can be applied to the production of the display portion A 2203 and the display portion B 2204, and has high performance and high reliability. Is possible. Further, since a high aperture ratio can be obtained in the display portion, a clear and bright display can be enjoyed even when the display portion is mounted on a display portion of a small electronic device.

図24(C)は携帯電話であり、本体2301、音声出力部2302、音声入力部2303、表示部2304、操作スイッチ2305、アンテナ2306等を含む。本発明により作製される表示装置を表示部2304に適用することで、高性能化、かつ高信頼性化が可能となる。また、表示部において高開口率とすることができるため、小型の電子機器の表示部に搭載する場合でも、鮮明で明るい表示を楽しむことができる。 FIG. 24C illustrates a mobile phone, which includes a main body 2301, an audio output portion 2302, an audio input portion 2303, a display portion 2304, operation switches 2305, an antenna 2306, and the like. By applying the display device manufactured according to the present invention to the display portion 2304, high performance and high reliability can be achieved. Further, since a high aperture ratio can be obtained in the display portion, a clear and bright display can be enjoyed even when the display portion is mounted on a display portion of a small electronic device.

図24(D)はビデオカメラであり、本体2401、表示部2402、筐体2403、外部接続ポート2404、リモコン受信部2405、受像部2406、バッテリー2407、音声入力部2408、操作キー2409等を含む。本発明は、表示部2402に適用することができる。本発明により作製される表示装置を表示部2402に適用することで、高性能化、かつ高信頼性化が可能となる。また、表示部において高開口率とすることができるため、小型の電子機器の表示部に搭載する場合でも、鮮明で明るい表示を楽しむことができる。 FIG. 24D shows a video camera, which includes a main body 2401, a display portion 2402, a housing 2403, an external connection port 2404, a remote control receiving portion 2405, an image receiving portion 2406, a battery 2407, an audio input portion 2408, operation keys 2409, and the like. . The present invention can be applied to the display portion 2402. By applying the display device manufactured according to the present invention to the display portion 2402, high performance and high reliability can be achieved. Further, since a high aperture ratio can be obtained in the display portion, a clear and bright display can be enjoyed even when the display portion is mounted on a display portion of a small electronic device.

図24(E)はデジタルプレーヤーであり、本体2501、表示部2502、操作キー2503、記録媒体2504、電気信号を音響信号に変換する小型の装置であるイヤホン2506等を含む。図24(E)で示すデジタルプレーヤーは、音声(音楽)、映像の記録、再生を行う機能を有し、記録媒体2504にはフラッシュメモリを用い20〜200ギガバイトの容量を有している。本発明は、表示部2502に適用することができる。本発明により作製される表示装置を表示部2304に適用することで、高性能化、かつ高信頼性化が可能となる。また、表示部において高開口率とすることができるため、小型の電子機器の表示部に搭載する場合でも、鮮明で明るい表示を楽しむことができる。 FIG. 24E illustrates a digital player, which includes a main body 2501, a display portion 2502, operation keys 2503, a recording medium 2504, an earphone 2506 that is a small device for converting an electrical signal into an acoustic signal, and the like. The digital player shown in FIG. 24E has a function of recording and reproducing audio (music) and video, and the recording medium 2504 uses a flash memory and has a capacity of 20 to 200 gigabytes. The present invention can be applied to the display portion 2502. By applying the display device manufactured according to the present invention to the display portion 2304, high performance and high reliability can be achieved. Further, since a high aperture ratio can be obtained in the display portion, a clear and bright display can be enjoyed even when the display portion is mounted on a display portion of a small electronic device.

(実施の形態24)
本実施の形態として上記実施の形態に記載の表示装置を、可撓性を有する表示装置に適用した例について図22を参照しながら示す。
(Embodiment 24)
An example in which the display device described in any of the above embodiments is applied to a flexible display device as this embodiment will be described with reference to FIGS.

図22に示す本発明の表示装置は筐体に入っていても良く、本体660、画像を表示する画素部661、ドライバIC662、受信装置663、フィルムバッテリー664などを含んでいる。ドライバICや受信装置などは半導体部品を用い実装しても良い。本発明の表示装置は本体660を構成する材料をプラスチックやフィルムなど可撓性を有する材料で形成する。 The display device of the present invention illustrated in FIG. 22 may be included in a housing, and includes a main body 660, a pixel portion 661 for displaying an image, a driver IC 662, a receiving device 663, a film battery 664, and the like. The driver IC and the receiving device may be mounted using semiconductor parts. In the display device of the present invention, a material constituting the main body 660 is formed of a flexible material such as a plastic or a film.

このような本発明の表示装置は開口率が高い表示装置であり、かつ歩留まり良く表示装置を作製でき、かつ信頼性を向上させることができる。 Such a display device of the present invention is a display device with a high aperture ratio, can be manufactured with high yield, and can improve reliability.

また、このような表示装置は非常に軽く、可撓性を有していることから筒状に丸めることも可能であり、持ち運びに非常に有利な表示装置である。本発明の表示装置により大画面の表示媒体を自由に持ち運びすることができる。 In addition, since such a display device is very light and flexible, it can be rolled into a cylindrical shape, and is a display device that is very advantageous to carry. The display device of the present invention can freely carry a large-screen display medium.

尚、図22に示した表示装置は、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)に加え、冷蔵庫装置、洗濯機、炊飯器、固定電話装置、真空掃除機、体温計など家庭電化製品から、電車内の吊し広告、鉄道駅や空港の発着案内版など大面積のインフォメーションディスプレイまで、主に静止画像を表示する手段として用いることができる。 Note that the display device shown in FIG. 22 includes a navigation system, a sound reproduction device (car audio, audio component, etc.), a personal computer, a game machine, a portable information terminal (mobile computer, mobile phone, portable game machine, electronic book, etc.) ), Home appliances such as refrigerators, washing machines, rice cookers, landline telephones, vacuum cleaners, thermometers, etc., to large-area information displays such as hanging advertisements in trains, and information on arrival and departure of train stations and airports. It can be used mainly as a means for displaying still images.

以上のように本発明における好適な実施の形態について特に示したが、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるものである。 As described above, the preferred embodiments of the present invention have been particularly shown. However, it is easy for those skilled in the art to modify the embodiments and details in various ways without departing from the spirit and scope of the present invention. To be understood.

本発明を示す概念図。The conceptual diagram which shows this invention. 本発明の表示装置に適用できる画素の構成を示す回路図。FIG. 10 is a circuit diagram illustrating a structure of a pixel that can be applied to the display device of the present invention. 本発明の表示装置を示す断面図。Sectional drawing which shows the display apparatus of this invention. 本発明の表示装置に適用できる画素の構成を示す回路図。FIG. 10 is a circuit diagram illustrating a structure of a pixel that can be applied to the display device of the present invention. 本発明の表示装置に適用できる画素の構成を示す回路図。FIG. 10 is a circuit diagram illustrating a structure of a pixel that can be applied to the display device of the present invention. 本発明の表示装置に適用できる画素の構成を示す回路図。FIG. 10 is a circuit diagram illustrating a structure of a pixel that can be applied to the display device of the present invention. 本発明の表示装置に適用できる画素の構成を示す回路図。FIG. 10 is a circuit diagram illustrating a structure of a pixel that can be applied to the display device of the present invention. 本発明の表示装置に適用できる画素の構成を示す回路図。FIG. 10 is a circuit diagram illustrating a structure of a pixel that can be applied to the display device of the present invention. 本発明の表示装置に適用できる画素の構成を示す回路図。FIG. 10 is a circuit diagram illustrating a structure of a pixel that can be applied to the display device of the present invention. 本発明の表示装置に適用できる画素の構成を示す回路図。FIG. 10 is a circuit diagram illustrating a structure of a pixel that can be applied to the display device of the present invention. 本発明の表示装置に適用できる画素の構成を示す回路図。FIG. 10 is a circuit diagram illustrating a structure of a pixel that can be applied to the display device of the present invention. 本発明の表示装置を示す断面図。Sectional drawing which shows the display apparatus of this invention. 本発明の表示装置を示す図。FIG. 6 illustrates a display device of the present invention. 本発明の表示装置を示す断面図。Sectional drawing which shows the display apparatus of this invention. 本発明に適用できる発光素子の構成を示す図。FIG. 6 illustrates a structure of a light-emitting element that can be applied to the present invention. 本発明の表示装置を示す断面図。Sectional drawing which shows the display apparatus of this invention. 本発明の表示装置の上面図。The top view of the display apparatus of this invention. 本発明の表示装置の上面図。The top view of the display apparatus of this invention. 本発明が適用される保護回路を示す図。The figure which shows the protection circuit to which this invention is applied. 本発明が適用される電子機器の主要な構成を示すブロック図。1 is a block diagram illustrating a main configuration of an electronic device to which the present invention is applied. 本発明が適用される電子機器を示す図。FIG. 11 illustrates an electronic device to which the present invention is applied. 本発明が適用される電子機器を示す図。FIG. 11 illustrates an electronic device to which the present invention is applied. 本発明の表示装置を示す断面図。Sectional drawing which shows the display apparatus of this invention. 本発明が適用される電子機器を示す図。FIG. 11 illustrates an electronic device to which the present invention is applied. 本発明の表示装置に適用できる画素の構成を示す回路図。FIG. 10 is a circuit diagram illustrating a structure of a pixel that can be applied to the display device of the present invention. 本発明を示す概念図。The conceptual diagram which shows this invention. 本発明を示す概念図。The conceptual diagram which shows this invention. 本発明を示す概念図。The conceptual diagram which shows this invention. 本発明の表示装置を示す断面図。Sectional drawing which shows the display apparatus of this invention. 本発明の表示装置を示す上面図。FIG. 6 is a top view illustrating a display device of the present invention. 本発明の表示装置を示す上面図。FIG. 6 is a top view illustrating a display device of the present invention. 本発明の表示装置を示す上面図。FIG. 6 is a top view illustrating a display device of the present invention.

Claims (10)

補正回路と、発光素子と、スイッチと、トランジスタとを有し、
前記スイッチの一方の端子が前記補正回路に電気的に接続され、
前記トランジスタのゲートが前記補正回路に電気的に接続され、前記トランジスタのソース及びドレインの一方が前記発光素子の第1の電極に電気的に接続され、前記トランジスタのソース及びドレインの他方が一定の電位に保たれ、
前記発光素子の第2の電極及び前記スイッチの他方の端子は同じ配線に電気的に接続されていることを特徴とする表示装置。
A correction circuit, a light emitting element, a switch, and a transistor;
One terminal of the switch is electrically connected to the correction circuit;
The gate of the transistor is electrically connected to the correction circuit, one of the source and drain of the transistor is electrically connected to the first electrode of the light emitting element, and the other of the source and drain of the transistor is constant. Kept at a potential,
The display device, wherein the second electrode of the light emitting element and the other terminal of the switch are electrically connected to the same wiring.
請求項1において、前記スイッチはトランジスタであることを特徴とする表示装置。 The display device according to claim 1, wherein the switch is a transistor. 補正回路と、発光素子と、第1のスイッチと、第2のスイッチと、トランジスタと、制御回路とを有し、
前記制御回路の一方の端子が一定の電位に保たれ、
前記第1のスイッチの一方の端子が前記補正回路に電気的に接続され、
前記第2のスイッチの一方の端子が前記補正回路に電気的に接続され、前記第2のスイッチの他方の端子が第1の配線に電気的に接続され、
前記トランジスタのゲートが前記補正回路に電気的に接続され、前記トランジスタのソース及びドレインの一方が前記発光素子の第1の電極に電気的に接続され、前記トランジスタのソース及びドレインの他方が前記制御回路の他方の端子に電気的に接続され、
前記発光素子の第2の電極及び前記第1のスイッチの他方の端子は同じ第2の配線に電気的に接続されていることを特徴とする表示装置。
A correction circuit, a light emitting element, a first switch, a second switch, a transistor, and a control circuit;
One terminal of the control circuit is kept at a constant potential;
One terminal of the first switch is electrically connected to the correction circuit;
One terminal of the second switch is electrically connected to the correction circuit, and the other terminal of the second switch is electrically connected to the first wiring;
The gate of the transistor is electrically connected to the correction circuit, one of the source and drain of the transistor is electrically connected to the first electrode of the light emitting element, and the other of the source and drain of the transistor is the control Electrically connected to the other terminal of the circuit,
The display device, wherein the second electrode of the light emitting element and the other terminal of the first switch are electrically connected to the same second wiring.
発光素子と、第1のスイッチと、第2のスイッチと、トランジスタと、第1の容量素子と、第2の容量素子とを有し、
前記第1のスイッチの一方の端子が前記第2の容量素子の第1の電極に電気的に接続され、
前記第2の容量素子の第2の電極は前記第2のスイッチの一方の端子、及び前記第1の容量素子の第1の電極に電気的に接続され、
前記第1の容量素子の第2の電極は一定の電位に保たれ、
前記トランジスタのゲートが前記第2の容量素子の第1の電極に電気的に接続され、前記トランジスタのソース及びドレインの一方が前記発光素子の第1の電極に電気的に接続され、前記トランジスタのソース及びドレインの他方が前記第2のスイッチの他方の端子に電気的に接続されかつ一定の電位に保たれ、
前記発光素子の第2の電極及び前記第1のスイッチの他方の端子は同じ配線に電気的に接続されていることを特徴とする表示装置。
A light emitting element, a first switch, a second switch, a transistor, a first capacitor element, and a second capacitor element;
One terminal of the first switch is electrically connected to the first electrode of the second capacitor;
A second electrode of the second capacitor element is electrically connected to one terminal of the second switch and the first electrode of the first capacitor element;
The second electrode of the first capacitive element is kept at a constant potential;
A gate of the transistor is electrically connected to a first electrode of the second capacitor; one of a source and a drain of the transistor is electrically connected to a first electrode of the light-emitting element; The other of the source and the drain is electrically connected to the other terminal of the second switch and kept at a constant potential;
The display device, wherein the second electrode of the light emitting element and the other terminal of the first switch are electrically connected to the same wiring.
請求項3又は請求項4において、前記第1のスイッチ及び前記第2のスイッチはトランジスタであることを特徴とする表示装置。 5. The display device according to claim 3, wherein the first switch and the second switch are transistors. 発光素子と、第1のスイッチと、第2のスイッチと、第3のスイッチと、第4のスイッチと、トランジスタと、第1の容量素子と、第2の容量素子とを有し、
前記第4のスイッチの一方の端子が一定の電位に保たれ、
前記第1のスイッチの一方の端子が前記第2の容量素子の第1の電極に電気的に接続され、
前記第2の容量素子の第2の電極は前記第2のスイッチの一方の端子、及び前記第1の容量素子の第1の電極に電気的に接続され、
前記第1の容量素子の第2の電極は一定の電位に保たれ、
前記第3のスイッチの一方の端子が前記第2の容量素子の第2の電極に電気的に接続され、前記第3のスイッチの他方の端子が第1の配線に電気的に接続され、
前記トランジスタのゲートが前記第2の容量素子の第1の電極に電気的に接続され、前記トランジスタのソース及びドレインの一方が前記発光素子の第1の電極に電気的に接続され、前記トランジスタのソース及びドレインの他方が前記第2のスイッチの他方の端子、及び前記第4のスイッチの他方の端子に電気的に接続され、
前記発光素子の第2の電極及び前記第1のスイッチの他方の端子は同じ第2の配線に電気的に接続されていることを特徴とする表示装置。
A light emitting element, a first switch, a second switch, a third switch, a fourth switch, a transistor, a first capacitor element, and a second capacitor element;
One terminal of the fourth switch is kept at a constant potential;
One terminal of the first switch is electrically connected to the first electrode of the second capacitor;
A second electrode of the second capacitor element is electrically connected to one terminal of the second switch and the first electrode of the first capacitor element;
The second electrode of the first capacitive element is kept at a constant potential;
One terminal of the third switch is electrically connected to the second electrode of the second capacitor, and the other terminal of the third switch is electrically connected to the first wiring;
A gate of the transistor is electrically connected to a first electrode of the second capacitor; one of a source and a drain of the transistor is electrically connected to a first electrode of the light-emitting element; The other of the source and the drain is electrically connected to the other terminal of the second switch and the other terminal of the fourth switch;
The display device, wherein the second electrode of the light emitting element and the other terminal of the first switch are electrically connected to the same second wiring.
請求項6において、前記第1のスイッチ、前記第2のスイッチ、前記第3のスイッチ、及び前記第4のスイッチはトランジスタであることを特徴とする表示装置。 The display device according to claim 6, wherein the first switch, the second switch, the third switch, and the fourth switch are transistors. 請求項1又は請求項4において、前記配線は一定の電位に保たれていることを特徴とする表示装置。 The display device according to claim 1, wherein the wiring is maintained at a constant potential. 請求項3又は請求項6において、前記第2の配線は一定の電位に保たれていることを特徴とする表示装置。 7. The display device according to claim 3, wherein the second wiring is maintained at a constant potential. 請求項1乃至9のいずれか一項において、前記トランジスタは薄膜トランジスタであることを特徴とする表示装置。 The display device according to claim 1, wherein the transistor is a thin film transistor.
JP2006321449A 2005-11-30 2006-11-29 Display device, display module, and electronic device Expired - Fee Related JP5478000B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006321449A JP5478000B2 (en) 2005-11-30 2006-11-29 Display device, display module, and electronic device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005345341 2005-11-30
JP2005345341 2005-11-30
JP2006321449A JP5478000B2 (en) 2005-11-30 2006-11-29 Display device, display module, and electronic device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012115501A Division JP2012181548A (en) 2005-11-30 2012-05-21 Display device

Publications (2)

Publication Number Publication Date
JP2007179030A true JP2007179030A (en) 2007-07-12
JP5478000B2 JP5478000B2 (en) 2014-04-23

Family

ID=38304213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006321449A Expired - Fee Related JP5478000B2 (en) 2005-11-30 2006-11-29 Display device, display module, and electronic device

Country Status (1)

Country Link
JP (1) JP5478000B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011170346A (en) * 2010-01-24 2011-09-01 Semiconductor Energy Lab Co Ltd Display device
WO2013058199A1 (en) * 2011-10-18 2013-04-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014534471A (en) * 2011-10-31 2014-12-18 京東方科技集團股▲ふん▼有限公司 Pixel unit driving circuit, driving method thereof, and display device
JP2017010052A (en) * 2008-10-03 2017-01-12 株式会社半導体エネルギー研究所 Display device
WO2018225203A1 (en) * 2017-06-08 2018-12-13 シャープ株式会社 Display device and method for driving same
JP2019215552A (en) * 2013-09-19 2019-12-19 株式会社半導体エネルギー研究所 Electronic apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003271095A (en) * 2002-03-14 2003-09-25 Nec Corp Driving circuit for current control element and image display device
JP2004246204A (en) * 2003-02-14 2004-09-02 Sony Corp Pixel circuit, display device, and driving method of pixel circuit
JP2005004173A (en) * 2003-05-19 2005-01-06 Seiko Epson Corp Electro-optical device and its driver
JP2005172917A (en) * 2003-12-08 2005-06-30 Sony Corp Display apparatus and method of driving the same
JP2006011435A (en) * 2004-06-22 2006-01-12 Samsung Electronics Co Ltd Display device and driving method thereof
JP2006084899A (en) * 2004-09-17 2006-03-30 Sony Corp Pixel circuit, display device, and driving methods thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003271095A (en) * 2002-03-14 2003-09-25 Nec Corp Driving circuit for current control element and image display device
JP2004246204A (en) * 2003-02-14 2004-09-02 Sony Corp Pixel circuit, display device, and driving method of pixel circuit
JP2005004173A (en) * 2003-05-19 2005-01-06 Seiko Epson Corp Electro-optical device and its driver
JP2005172917A (en) * 2003-12-08 2005-06-30 Sony Corp Display apparatus and method of driving the same
JP2006011435A (en) * 2004-06-22 2006-01-12 Samsung Electronics Co Ltd Display device and driving method thereof
JP2006084899A (en) * 2004-09-17 2006-03-30 Sony Corp Pixel circuit, display device, and driving methods thereof

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017010052A (en) * 2008-10-03 2017-01-12 株式会社半導体エネルギー研究所 Display device
US10367006B2 (en) 2008-10-03 2019-07-30 Semiconductor Energy Laboratory Co., Ltd. Display Device
KR101815838B1 (en) * 2010-01-24 2018-01-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
JP2011170346A (en) * 2010-01-24 2011-09-01 Semiconductor Energy Lab Co Ltd Display device
US9269725B2 (en) 2010-01-24 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Display device
US10211230B2 (en) 2010-01-24 2019-02-19 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20140092345A (en) * 2011-10-18 2014-07-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
JP2017116927A (en) * 2011-10-18 2017-06-29 株式会社半導体エネルギー研究所 Light-emitting device
US10056413B2 (en) 2011-10-18 2018-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9280931B2 (en) 2011-10-18 2016-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101962097B1 (en) 2011-10-18 2019-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
WO2013058199A1 (en) * 2011-10-18 2013-04-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10615189B2 (en) 2011-10-18 2020-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11587957B2 (en) 2011-10-18 2023-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014534471A (en) * 2011-10-31 2014-12-18 京東方科技集團股▲ふん▼有限公司 Pixel unit driving circuit, driving method thereof, and display device
US10021759B2 (en) 2011-10-31 2018-07-10 Boe Technology Group Co., Ltd. Pixel unit driving circuit and driving method, and display apparatus
JP2019215552A (en) * 2013-09-19 2019-12-19 株式会社半導体エネルギー研究所 Electronic apparatus
WO2018225203A1 (en) * 2017-06-08 2018-12-13 シャープ株式会社 Display device and method for driving same

Also Published As

Publication number Publication date
JP5478000B2 (en) 2014-04-23

Similar Documents

Publication Publication Date Title
US7692610B2 (en) Display device
US8212284B2 (en) Display device and manufacturing method of the display device
US20180175126A1 (en) Display device, electronic apparatus, and method of fabricating the display device
JP5078246B2 (en) Semiconductor device and manufacturing method of semiconductor device
US8772783B2 (en) Display device
US8912546B2 (en) Thin film transistor and display device
JP2019125580A (en) Light emitting device
US20060091397A1 (en) Display device and method for manufacturing the same
JP5478000B2 (en) Display device, display module, and electronic device
JP2006013480A (en) Thin film transistor, display, methods of manufacturing them, and television device
JP5352599B2 (en) Semiconductor device
JP2014179636A (en) Semiconductor device
JP5830045B2 (en) Method for manufacturing semiconductor device
JP2017037312A (en) Display device and portable information terminal
JP2015207779A (en) semiconductor device
JP2011086962A (en) Method of manufacturing semiconductor device
JP2013153178A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140210

R150 Certificate of patent or registration of utility model

Ref document number: 5478000

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees