JP2007171257A - アクティブマトリクス型検査基板および検査方法 - Google Patents
アクティブマトリクス型検査基板および検査方法 Download PDFInfo
- Publication number
- JP2007171257A JP2007171257A JP2005364771A JP2005364771A JP2007171257A JP 2007171257 A JP2007171257 A JP 2007171257A JP 2005364771 A JP2005364771 A JP 2005364771A JP 2005364771 A JP2005364771 A JP 2005364771A JP 2007171257 A JP2007171257 A JP 2007171257A
- Authority
- JP
- Japan
- Prior art keywords
- storage capacitor
- line
- potential
- scanning line
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】CC駆動を行う走査線駆動回路を含んでいても欠陥検出が容易なアクティブマトリクス型検査基板と検査方法を提供する。
【解決手段】各蓄積容量線CAは、制御配線CBに接続されていることで、走査線駆動回路12が蓄積容量線の電位を変化させるタイミングが如何になっていようとも、制御配線CBから各蓄積容量線CAの電位を任意のタイミングで変化させることができる。よって、CC駆動を行う走査線駆動回路を含んでいても欠陥検出が容易となる。
【選択図】図1
【解決手段】各蓄積容量線CAは、制御配線CBに接続されていることで、走査線駆動回路12が蓄積容量線の電位を変化させるタイミングが如何になっていようとも、制御配線CBから各蓄積容量線CAの電位を任意のタイミングで変化させることができる。よって、CC駆動を行う走査線駆動回路を含んでいても欠陥検出が容易となる。
【選択図】図1
Description
本発明は、アクティブマトリクス型液晶表示装置のアレイ基板に対応したアクティブマトリクス型検査基板およびこれを用いた検査方法に関する。
近年、高密度かつ大容量でありながら高機能、高精細な表示を行うことができる液晶表示装置の実用化が進められている。このような液晶表示装置の中でも、隣接画素間のクロストークが小さく、高コントラストの表示が得られ、透過型表示が可能で大面積化も容易などの理由により、互いに交差する複数の走査線と複数の信号線とにより区画された複数の領域にTFTをスイッチング素子とした画素電極をマトリックス状に配設したアレイ基板を備えるアクティブマトリックス型液晶表示装置が多く使用されている。
このようなアクティブマトリックス型液晶表示装置では、高精細化に伴い配線やコンタクトホールの微細加工が必要になり、高いプロセスレベルを保つことが要求されている。このため、近年においては各種ライン&スペース(L/S)を配置したプロセスレベル(PL)チップを採用し、テスタによる電気的測定および欠陥検査装置による光学的評価によりラインの状態を管理する方法が用いられている。また、実デバイスにおいてもアレイテスタを用いて電気的な欠陥検査を行い、これにより不良解析を行い、プロセスレベルの管理および改善を行っている。
しかし、上述した従来の管理方法では、PLチップで検出された欠陥が必ずしも実デバイスにおける欠陥とはならず、逆に実デバイスで欠陥となるものが、PLチップで検出されないという問題があり、各製品で必要となる管理値を定めて運用することが困難であるという問題がある。
また、従来の方法では、検出可能な欠陥が平面的なパターンや外観に異常が見られる欠陥のみに限定され、スイッチング素子およびコンタクトホールの特性を含むデバイスとしての特性については実デバイスの評価を併用しなければならないという問題がある。
更に、実デバイスによるアレイ検査においても、欠陥検出能力が十分でなく、欠陥の種類によっては当該欠陥が発生している場所または位置、すなわちアドレスが特定できない場合が生じ、プロセスレベルの管理および改善に用いるには不十分であるという問題がある。
このような不具合を鑑みて、アレイテスタでの検査により、各種モードの欠陥検出を容易にする、アクティブマトリクス型検査基板が提案されている。アクティブマトリクス型検査基板においては、アクティブマトリクス型液晶表示装置のアレイ基板と同等の電気的特性を有する検査基板に、ダミー配線を組み合わせ、近接する配線と電位が異なる配線に接続することにより、アレイテスタで各種不良モードの欠陥検出が容易に可能なPLチップの機能を併せ持たせている。
また、先に提案されているアクティブマトリクス型液晶検査基板では、蓄積容量素子への充電の際、オンの電位を、スイッチング素子の閾値近傍に設定することにより、蓄積容量に充電される電荷量が閾値に応じた値とすることが出来るため、充電された電荷量のばらつきにより、素子のばらつきを検出することも可能である。
特開平11−145237号公報
さて、近年のアクティブマトリクス型液晶表示装置では、Hライン反転駆動、Hコモン反転駆動、蓄積容量線駆動(CC(Capacitively Coupled)駆動)等がなされる。
CC駆動を行う液晶表示装置では、例えば、蓄積容量線により構成される蓄積容量素子を十分充電した後の数H期間(水平走査期間)後に蓄積容量線を駆動する。図3は、かかる液晶表示装置のアレイ基板に対応したアクティブマトリクス型検査基板1Aの概略的な回路図である。この検査基板1Aのアレイ基板10Aは、液晶表示装置が備える走査線駆動回路12を含み、それが蓄積容量線CAに接続されている。
検査基板1Aを用いた検査では、まず、図示しないアレイテスタが信号線Xに電圧を与え、走査線駆動回路12がスイッチング素子Qをオンして、蓄積容量素子Cを十分充電した上で、スイッチング素子Qをオフする。そして、例えば、2H期間後に、走査線駆動回路12が蓄積容量線CAの電位を上昇させる。これを蓄積容量線CAの駆動という。また、かかる過程において、アレイテスタが蓄積容量素子Cの電荷量を計測する。この電荷量に異常がなければ、蓄積容量素子C、スイッチング素子Q、信号線Xおよび走査線Yに欠陥がないこととなる。
ところで、このような検査では、各種タイミングを変えることで、欠陥検出が容易となる場合がある。例えば、蓄積容量線CAの駆動タイミングを任意とし、1H期間中に走査線を制御することで、蓄積容量素子C、スイッチング素子Q、信号線Xおよび走査線Yの欠陥検出が容易となる場合がある。
しかしながら、この検査基板1Aでは、走査線駆動回路12が蓄積容量線CAに接続されているため、このような検査を行うには、走査線駆動回路12の変更を余儀なくされる。つまり、検査基板1Aでは、走査線駆動回路12を変更することなく、蓄積容量線CAを駆動する駆動タイミングを任意として、1H期間中に走査線を制御する検査方式に対応することは不可能である。
本発明は、上記の課題に鑑みてなされたものであり、その目的とするところは、CC駆動を行う走査線駆動回路を含んでいても欠陥検出が容易なアクティブマトリクス型検査基板とその基板を用いた検査方法を提供することを目的とする。
上記の課題を解決するために、請求項1記載のアクティブマトリクス型検査基板は、アレイ基板と、このアレイ基板上に互いに交差する複数の走査線及び複数の信号線と、前記走査線に接続されているスイッチング素子と、このスイッチング素子がオンすることにより前記信号線の信号が書き込まれる画素電極と、前記走査線に沿って配置され且つ前記画素電極とで蓄積容量素子を構成する蓄積容量線と、前記蓄積容量線に接続されている制御配線と、前記走査線を介して前記スイッチング素子を駆動する走査線駆動回路とを備えていることを特徴とする。
請求項1記載のアクティブマトリクス型検査基板によれば、各蓄積容量線が制御配線に接続されていることで、走査線駆動回路が蓄積容量線の電位を変化させるタイミングが如何になっていようとも、制御配線から各蓄積容量線の電位を任意のタイミングで変化させることができる。よって、CC駆動を行う走査線駆動回路を含んでいても欠陥検出が容易となる。
また、アクティブマトリクス型検査基板の走査線駆動回路をアクティブマトリクス型液晶表示装置の走査線駆動回路と同一として、アクティブマトリクス型検査基板の走査線駆動回路の消費電力を計測することで、アクティブマトリクス型液晶表示装置の走査線駆動回路での消費電力を知ることができる。
また、請求項2記載の検査方法は、請求項1記載のアクティブマトリクス型検査基板を用いた検査方法であって、前記蓄積容量素子を充電する書き込み期間に、前記制御配線により前記蓄積容量線の電位を設定し、前記信号線の電位を設定した上で、前記走査線により前記スイッチング素子をオンして前記蓄積容量素子を充電する工程と、続く保持期間に、前記スイッチング素子をオフした状態を保持する工程と、続く読み出し期間に、前記信号線の電位を変化させ、前記スイッチング素子をオンした上で、前記蓄積容量素子の電荷量を読み出す工程とを有し、読み出された前記電荷量に基づいて、前記蓄積容量素子、前記スイッチング素子、前記信号線および前記走査線を検査する際に、前記保持期間の途中のタイミングで、前記制御配線により前記蓄積容量線の電位を変化させることを特徴とする。
請求項2記載の検査方法によれば、保持期間の途中のタイミングで、制御配線により蓄積容量線の電位を変化させるので、走査線駆動回路が蓄積容量線の電位を変化させるタイミングが如何になっていようとも、制御配線から各蓄積容量線の電位を変化させることができ、よって、CC駆動を行う走査線駆動回路を含むアクティブマトリクス型検査基板を用いて欠陥検出を容易にすることができる。
請求項3記載の検査方法は、請求項2記載の検査方法において、前記蓄積容量線の電位を変化させるタイミングが前記保持期間の前半に存在することを特徴とする。
請求項3記載の検査方法によれば、蓄積容量線の電位を変化させるタイミングが保持期間の前半に存在するようにしたので、そのタイミングまでの間に放電する電荷量が少なく、よって、蓄積容量線の電位を変化させない検査結果との区別が明確になる。
本発明のアクティブマトリクス型検査基板によれば、各蓄積容量線が制御配線に接続されていることで、走査線駆動回路が蓄積容量線の電位を変化させるタイミングが如何になっていようとも、制御配線から各蓄積容量線の電位を任意のタイミングで変化させることができる。よって、CC駆動を行う走査線駆動回路を含んでいても欠陥検出が容易となる。
また、アクティブマトリクス型検査基板の走査線駆動回路をアクティブマトリクス型液晶表示装置の走査線駆動回路と同一として、アクティブマトリクス型検査基板の走査線駆動回路の消費電力を計測することで、アクティブマトリクス型液晶表示装置の走査線駆動回路での消費電力を知ることができる。
また、本発明の検査方法によれば、保持期間の途中のタイミングで、制御配線により蓄積容量線の電位を変化させるので、走査線駆動回路が蓄積容量線の電位を変化させるタイミングが如何になっていようとも、制御配線から各蓄積容量線の電位を変化させることができ、よって、本発明のアクティブマトリクス型検査基板を用いて欠陥検出を容易にすることができる。
以下、本発明の一実施の形態を、図面を参照して説明する。
図1は、本発明の実施の形態に係るアクティブマトリクス型検査基板の概略的な回路図である。アクティブマトリクス型検査基板(以下、検査基板という)1は、この検査基板1の製造プロセスの良否判定や改善は管理のために用いられる基板である。また、この検査基板1は、アクティブマトリクス型液晶表示装置のアレイ基板(以下、装置基板という)に対応したものであり、この装置基板は、蓄積容量線の電位を変化させる走査線駆動回路を備えるものである。
装置基板は、検査基板1と同一の製造プロセスで製造されることから、検査基板1を用いた検査が、装置基板の品質管理に生かされることとなる。検査基板1は、ガラスなどを材料とするアレイ基板10を有し、アレイ基板10上の画素領域11には、複数の信号線Xと複数の走査線Yとが互いに交差するように形成されている。また、アレイ基板10では、各走査線Yに沿って蓄積容量線CAが形成されている。また、アレイ基板10では、走査線Yを駆動する走査線駆動回路12が形成されている。走査線駆動回路12は、装置基板の走査線駆動回路と同じものである。また、走査線駆動回路12は、装置基板の走査線駆動回路と同様に、蓄積容量線CAの電位を変化させる機能をもつ蓄積容量線駆動回路12CA(図示せず)を有する。
このアレイ基板10では、装置基板の走査線駆動回路とは異なり、任意のタイミングで蓄積容量線CAの電位を変化させる必要があるので、走査線駆動回路12は、アレイ基板10で蓄積容量線CAの電位を変化させることには使用されず、よって、そのタイミングは装置基板の走査線駆動回路のタイミングと同一となっている。また、このアレイ基板10では、信号線Xと走査線Yとが交差する各交差部に、走査線Yが駆動されてオンするスイッチング素子Qと、このスイッチング素子Qがオンすることにより信号線Xからの信号が書き込まれる画素電極Pとが配置されている。
スイッチング素子Qは、例えば、N型(Nチャネル)薄膜トランジスタであって、そのゲート、ソースおよびドレインが、それぞれ走査線Y、信号線Xおよび画素電極Pに接続されている。また、アレイ基板10では、蓄積容量線CAの一部が画素電極Pで蓄積容量素子Cを構成している。具体的には、画素電極Pが蓄積容量素子Cの上部電極を構成し、蓄積容量線CAの一部が蓄積容量素子Cの下部電極を構成している。各蓄積容量線CAは、走査線駆動回路12から切り離され、一方で、アレイ基板10上の画素領域11外に形成された制御配線CBに接続されている。更に、制御配線CBには、アレイテスタ(図示せず)と接続させるための端子TEが設けられている。
(検査基板1を用いた検査方法)
図2は、検査基板1を用いた検査方法におけるタイミングチャートである。
図2は、検査基板1を用いた検査方法におけるタイミングチャートである。
この検査方法においては、走査線駆動回路12内の、不図示の蓄積容量線駆動回路12CAが、走査線駆動回路12内の他の回路に対して切り離される。
そして、検査基板1とともに用いられるアレイテスタ(図示せず。以下、単にアレイテスタという)が、制御配線CBの電位を、たとえば、0Vに設定する。これにより、各蓄積容量線CAの電位が0Vに設定される。また、アレイテスタは、各信号線Xの電位を例えば、6Vに設定する。そして、時刻t0に、走査線駆動回路12が各走査線Yを駆動し、これにより、各スイッチング素子Qがオンする。各スイッチング素子Qがオンすることで、各画素電極Pの電位が上昇していき、例えば、その後の時刻t1で約6Vになる。つまり、各蓄積容量素子Cが、その極間電圧が約6Vとなるまで充電される。そして、時刻t1に、走査線駆動回路12が各走査線Yの駆動を停止し、これにより、各スイッチング素子Qがオフし、各蓄積容量素子Cからスイッチング素子Qの浮遊容量などへの放電が始まり、各画素電極Pの電位が緩やかに下降していく。
そして、各画素電極Pの電位が下降していく途中の時刻t2に、アレイテスタが、制御配線CBの電位を0Vから、例えば2Vに変化させる。これにより、各蓄積容量線CAの電位が0Vから2Vに変化し、蓄積容量素線と画素電極間のカップリングによって、各画素電極Pの電位も蓄積容量線と画素電極の容量比αを乗じた2V×αに上昇する。
そして、アレイテスタが、各信号線Xの電位を例えば、6Vから0Vに変化させた上で、その後の時刻t3に、走査線駆動回路12が各走査線Yを駆動し、これにより、各スイッチング素子Qがオンする。この各スイッチング素子Qがオンすることで、各蓄積容量素子Cの電荷が、オンしたスイッチング素子Qを介して、信号線X側へ放電し始める。これにより、画素電極Pの電位は0Vに近づいていく。なお、時刻t3に先立って各信号線Xに設定する電位を、蓄積容量線CAの電位(ここでは2V)より低くする(ここでは0Vにする)のではなく、蓄積容量線CAの電位より大きく(例えば、3V)してもよい。
さて、かかる過程において、アレイテスタは、各画素電極Pの電位変化を観測する。ここで、図2のタイミングチャートと同様の電位変化が観測されれば、蓄積容量素子C、スイッチング素子Q、信号線Xおよび走査線Yに欠陥がないことになり、一方、観測されなければ、いずれかに欠陥があるということになる。また、かかる過程において、走査線駆動回路12の消費電力が測定される。走査線駆動回路12が蓄積容量線の電位を変化させるタイミングは、装置基板の走査線駆動回路のものと同一なので、アクティブマトリクス型液晶表示装置の走査線駆動回路での消費電力を知ることができる。つまり、タイミングを任意としたことにより消費電力が異なってしまうという不都合を防止することができる。
以上説明したように、本実施の形態によれば、各蓄積容量線CAは、走査線駆動回路12から切り離され、且つ、同一の制御配線CBに接続されていることで、走査線駆動回路12が蓄積容量線の電位を変化させるタイミングが如何になっていようとも、制御配線CBから各蓄積容量線CAの電位を任意のタイミングで変化させることができる。よって、CC駆動を行う走査線駆動回路を含んでいても欠陥検出が容易となる。
また、本実施の形態では、時刻t0から時刻t1までの期間、つまり蓄積容量素子Cを充電する書き込み期間において、制御配線CBにより蓄積容量線CAの電位を設定し、信号線Xの電位を設定した上で、走査線Yによりスイッチング素子Qをオンして蓄積容量素子Cを充電し、続く、時刻t1から時刻t3までの期間(保持期間という)において、スイッチング素子Qをオフした状態を保持し、続く、時刻t3以降の期間(読み出し期間という)において、スイッチング素子Qをオンした上で、画素電極Pの電位を観測し、つまり、蓄積容量素子Cの電荷量を読み出し、この電荷量により、蓄積容量素子C、スイッチング素子Q、信号線Xおよび走査線Yを検査する。
その際、保持期間の途中の時刻t2のタイミングで、制御配線CBにより蓄積容量線CAの電位を変化させるので、走査線駆動回路12が蓄積容量線の電位を変化させるタイミング(駆動タイミング)が如何になっていようとも、制御配線CBから各蓄積容量線CAの電位を時刻t2において変化させることができる。よって、CC駆動を行う走査線駆動回路を含むアクティブマトリクス型検査基板を用いて欠陥検出を容易にすることができる。
なお、検査基板1を用いた検査の中には、この他にも、蓄積容量線CAの電位を変化させない検査がある。この検査では、特に、時刻t1以降の電位の低下が観測される。その検査で得られるタイミングチャートとの区別が明確になるように、本実施の形態で蓄積容量線CAの電位を変化させるタイミングは、そのタイミングまでの間の電位の低下が少なくなるように、つまり、そのタイミングまでの間に放電する電荷量が少なくなるように、保持期間の前半に設定するのが好ましい。
また、本実施の形態では、スイッチング素子QをN型薄膜トランジスタとしたが、P型薄膜トランジスタとしても、同様の作用効果が得られる。また、本実施の形態では、例えば、スイッチング素子Qの半導体層をポリシリコンとすることができるが、他の半導体層(例えばアモルファスシリコン層)としてもよい。
1…アクティブマトリクス型検査基板
10…アレイ基板
11…画素領域
12…走査線駆動回路
C…蓄積容量素子
CA…蓄積容量線
CB…制御配線
P…画素電極
Q…スイッチング素子
X…信号線
Y…走査線
10…アレイ基板
11…画素領域
12…走査線駆動回路
C…蓄積容量素子
CA…蓄積容量線
CB…制御配線
P…画素電極
Q…スイッチング素子
X…信号線
Y…走査線
Claims (3)
- アレイ基板と、
このアレイ基板上に互いに交差する複数の走査線及び複数の信号線と、
前記走査線に接続されているスイッチング素子と、
このスイッチング素子がオンすることにより前記信号線の信号が書き込まれる画素電極と、
前記走査線に沿って配置され且つ前記画素電極とで蓄積容量素子を構成する蓄積容量線と、
前記蓄積容量線に接続されている制御配線と、
前記走査線を介して前記スイッチング素子を駆動する走査線駆動回路と、
を備えていることを特徴とするアクティブマトリクス型検査基板。 - 請求項1記載のアクティブマトリクス型検査基板を用いた検査方法であって、
前記蓄積容量素子を充電する書き込み期間に、前記制御配線により前記蓄積容量線の電位を設定し、前記信号線の電位を設定した上で、前記走査線により前記スイッチング素子をオンして前記蓄積容量素子を充電する工程と、
続く保持期間に、前記スイッチング素子をオフした状態を保持する工程と、
続く読み出し期間に、前記信号線の電位を変化させ、前記スイッチング素子をオンした上で、前記蓄積容量素子の電荷量を読み出す工程と、
を有し、
読み出された前記電荷量に基づいて、前記蓄積容量素子、前記スイッチング素子、前記信号線および前記走査線を検査する際に、前記保持期間の途中のタイミングで、前記制御配線により前記蓄積容量線の電位を変化させることを特徴とする検査方法。 - 前記蓄積容量線の電位を変化させるタイミングが前記保持期間の前半に存在することを特徴とする請求項2記載の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005364771A JP2007171257A (ja) | 2005-12-19 | 2005-12-19 | アクティブマトリクス型検査基板および検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005364771A JP2007171257A (ja) | 2005-12-19 | 2005-12-19 | アクティブマトリクス型検査基板および検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007171257A true JP2007171257A (ja) | 2007-07-05 |
Family
ID=38297945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005364771A Pending JP2007171257A (ja) | 2005-12-19 | 2005-12-19 | アクティブマトリクス型検査基板および検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007171257A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110672948A (zh) * | 2019-09-29 | 2020-01-10 | 云谷(固安)科技有限公司 | 触控面板检测设备和系统 |
-
2005
- 2005-12-19 JP JP2005364771A patent/JP2007171257A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110672948A (zh) * | 2019-09-29 | 2020-01-10 | 云谷(固安)科技有限公司 | 触控面板检测设备和系统 |
US11860219B2 (en) | 2019-09-29 | 2024-01-02 | Yungu (Gu'an) Technology Co., Ltd. | Device and system for detecting touch panel |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI266559B (en) | Method and device for inspecting active matrix substrate, program used for the inspection and information recording medium | |
KR101376404B1 (ko) | 액정 표시 장치 및 액정 표시 장치의 검사 방법 | |
US5377030A (en) | Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor | |
US6630840B2 (en) | Array substrate inspection method with varying non-selection signal | |
US6982568B2 (en) | Image display device having inspection terminal | |
US7388397B2 (en) | Testing method for array substrate | |
KR100586753B1 (ko) | El 어레이 기판에 대한 검사방법 및 장치 | |
US9298055B2 (en) | Array substrate, method of disconnection inspecting gate lead wire and source lead wire in the array substrate, method of inspecting the array substrate, and liquid crystal display device | |
KR20080010837A (ko) | 박막 트랜지스터 기판의 불량 검사 모듈 및 방법 | |
US20060164118A1 (en) | Inspection method of array board and inspection equipment thereof | |
EP2333643A1 (en) | Display device | |
JP3790684B2 (ja) | 検査用回路、検査方法および液晶セルの製造方法 | |
US6985340B2 (en) | Semiconductor device with protection circuit protecting internal circuit from static electricity | |
JP2728748B2 (ja) | 画像表示装置およびその検査方法 | |
JP2516197B2 (ja) | 半導体素子の検査方法 | |
JP2007171257A (ja) | アクティブマトリクス型検査基板および検査方法 | |
US6815976B2 (en) | Apparatus and method for inspecting array substrate | |
JP2007199429A (ja) | 液晶表示パネルの製造方法、検査方法および検査装置 | |
JP2010198023A (ja) | 液晶表示装置及びその検査方法 | |
JP4458786B2 (ja) | 液晶表示装置およびその検査方法 | |
JP2012122779A (ja) | 表示パネル用基板の検査方法、検査装置および検査用基板 | |
JP2005241892A (ja) | 検査回路及び回路の検査方法並びにマトリックス型表示装置 | |
JP2005024558A (ja) | 基板および基板を組み込んだディスプレイデバイス | |
JP2007233391A (ja) | 画像表示装置 | |
JP2003075794A (ja) | アレイ基板の検査方法 |