JP2007165436A - Process for manufacturing circuit board - Google Patents
Process for manufacturing circuit board Download PDFInfo
- Publication number
- JP2007165436A JP2007165436A JP2005357393A JP2005357393A JP2007165436A JP 2007165436 A JP2007165436 A JP 2007165436A JP 2005357393 A JP2005357393 A JP 2005357393A JP 2005357393 A JP2005357393 A JP 2005357393A JP 2007165436 A JP2007165436 A JP 2007165436A
- Authority
- JP
- Japan
- Prior art keywords
- prepreg sheet
- circuit board
- resin
- laminate
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、各種電子機器に利用される回路基板の製造方法に関する。 The present invention relates to a method for manufacturing a circuit board used in various electronic devices.
近年の電子機器の小型化・高密度化に伴って、電子部品を搭載する回路基板も従来の片面基板から両面、多層基板の採用が進み、より多くの回路および部品を基板上に集積可能な高密度基板が開発されている。 As electronic devices have become smaller and more dense in recent years, circuit boards on which electronic components are mounted have been increasingly adopted from the conventional single-sided board to double-sided and multilayer boards, and more circuits and components can be integrated on the board. High density substrates have been developed.
従来例について図3を用いて以下に説明する。 A conventional example will be described below with reference to FIG.
図3(a)に示す基板材料21は回路基板に用いられるガラス繊維織布に熱硬化性のエポキシ樹脂等を含浸し乾燥等の方法によりBステージ状態としたいわゆるプリプレグシートである。基板材料21には熱ロール等を用いたラミネート法によりフィルム22を両面に張り付ける。
A
次に、図3(b)に示すように、レーザ等の加工法により基板材料21にビア穴23を形成した後に銅粉等の導電性粒子と熱硬化性樹脂、硬化剤、溶剤などを混練しペースト状にした導電性ペースト24を充填し、図3(c)に示す構成を得る。
Next, as shown in FIG. 3B, via
次に、フィルム22を剥離することで、図3(d)に示すような導電性ペースト24が突出した形状を得て、その両側に銅箔25を配置する。
Next, the
次に、SUS等の金属中間板で挟み熱プレス(図示せず)によって加熱加圧することで図3(e)に示すように基板材料21は熱硬化し、導電性ペースト24は圧縮されて表裏の銅箔25が電気的に接続される。
Next, the
さらに、フォトリソエッチング等の方法で銅箔25を所望のパターンに加工して回路配線層26とし、図3(f)に示すような両面回路基板を得る。
Further, the
図3では、通常回路基板に配設する外層部のソルダーレジスト、あるいは回路配線層26へのめっき処理等の表面仕上げ処理は図示していないが、必要に応じて配設する。
In FIG. 3, a surface finish process such as a solder resist of the outer layer portion usually disposed on the circuit board or a plating process on the
また、多層回路基板を製造する際は、図4に示すように、一旦完成したコア基板31の上下に導電性ペースト35を充填した基板材料36と銅箔34を、位置合わせをしながら重ね合わせて熱プレスする。これにより、図4(c)に示すような積層硬化物を得ることができる。
Further, when manufacturing a multilayer circuit board, as shown in FIG. 4, a
さらに、フォトリソエッチング等の方法で銅箔34を所望のパターンに加工して回路配線層37とし、図4(d)に示すような多層回路基板を得る。 Further, the copper foil 34 is processed into a desired pattern by a method such as photolithography etching to form a circuit wiring layer 37, thereby obtaining a multilayer circuit board as shown in FIG.
図4では、通常回路基板に配設する外層部のソルダーレジスト、あるいは回路配線層37へのめっき処理等の表面仕上げ処理は図示していないが、必要に応じて配設する。 In FIG. 4, a surface finish process such as a solder resist on the outer layer portion usually disposed on the circuit board or a plating process on the circuit wiring layer 37 is not shown, but is disposed as necessary.
なお、上記製造方法を繰り返すことにより、さらに多層化された回路基板を得ることができる。 In addition, by repeating the above manufacturing method, a multilayered circuit board can be obtained.
しかしながら、多層回路基板を上記のような製造方法で形成した場合、表層銅箔とコア基板の回路との層間接続についての不良が発生することがある。これを図5を用いて以下に説明する。 However, when the multilayer circuit board is formed by the manufacturing method as described above, a defect may occur in the interlayer connection between the surface layer copper foil and the circuit of the core board. This will be described below with reference to FIG.
すなわち、図5(a)に示すような導電性ペースト43中の導電性粒子が、プリプレグシートの加熱時にその樹脂流動と共にビア穴44の外部に流れ出す流出粒子45が発生すること、あるいは図5(b)に示すような成形工程中に発生するプリプレグシートの面方向外力46によってビア変形47を引き起こすことである。
That is, the conductive particles in the
なお、面方向外力46は、熱プレス工程において、使用する金属中間板(図示せず)の熱膨張係数がコア基板(図示せず)の熱膨張係数と大きく異なる場合に発生する。
The surface direction
理想的な電気的接続の実現には、図5(c)に示すように導電性ペースト43が上下方向の垂直圧縮力48により、効率的に導電性ペースト中の導電性粒子同士が強固に接触し、表層金属箔と内層配線層とも強固に接触する必要がある。
In order to realize an ideal electrical connection, as shown in FIG. 5 (c), the
したがって、流出粒子45の発生とビア変形47は、効率的な導電性ペーストの圧縮が十分でないことの結果である。
Therefore, the generation of the
以上の課題を解決するために、本発明者らは、熱プレス工程において、特定の温度条件を設定したり、特定の金属中間板を選定することにより、ビア変形を防ぎ、導電性ペーストを効率的に圧縮する方法等も検討し、効果があることも確認できた。 In order to solve the above-mentioned problems, the present inventors set a specific temperature condition or select a specific metal intermediate plate in the hot press process to prevent via deformation and make the conductive paste efficient. The method of compression was also examined, and it was confirmed that it was effective.
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1、特許文献2が知られている。
しかしながら、本発明者らによる方法等を用いた場合でも表層銅箔とコア基板の回路との層間接続についての不良を発生する場合がある。 However, even when the method of the present inventors is used, a defect may occur in the interlayer connection between the surface layer copper foil and the circuit of the core substrate.
すなわち、回路基板の成形工程において、プリプレグシートの熱硬化性樹脂の流動が著しく大きいあるいは樹脂量が多い場合、樹脂の軟化温度近傍で一旦導電性ペーストを垂直圧縮してもその後の加熱による過剰な樹脂流動でその圧縮が緩和してしまい、層間の電気的接続の確保が困難になるという問題がある。 That is, in the circuit board molding process, if the flow of the thermosetting resin of the prepreg sheet is remarkably large or the amount of the resin is large, even if the conductive paste is once vertically compressed in the vicinity of the softening temperature of the resin, it is excessive due to subsequent heating. There is a problem that the compression of the resin is eased by the resin flow, and it is difficult to ensure the electrical connection between the layers.
また、成型時に適切な金属中間板を使用してビア変形を抑制した場合でもプリプレグシートの樹脂量が大きすぎると導電性ペーストの圧縮量が不十分となり、結果として層間の電気的接続の確保が困難になることもある。 Even when via deformation is suppressed by using an appropriate metal intermediate plate at the time of molding, if the resin amount of the prepreg sheet is too large, the amount of compression of the conductive paste becomes insufficient, and as a result, the electrical connection between the layers can be ensured. It can be difficult.
本発明は、導電性ペーストによる層間電気的接続を具備する回路基板に対して、まず適切な材料構成を開示し、その材料構成を製造方法に用いるものである。 The present invention first discloses an appropriate material configuration for a circuit board having an interlayer electrical connection using a conductive paste, and uses the material configuration in a manufacturing method.
これにより、導電性ペーストによる層間電気的接続を的確に確保することができ、高密度基板として理想的なIVH構造を具備する回路基板を極めて容易かつ安定的に提供することができる。 As a result, the interlayer electrical connection by the conductive paste can be ensured accurately, and a circuit board having an ideal IVH structure as a high-density board can be provided very easily and stably.
上記課題を解決するために、本発明は以下の構成を有する。 In order to solve the above problems, the present invention has the following configuration.
すなわち、2層以上配線層を具備するコア基板の両面に導電性ペーストが充填されたビア穴を有するプリプレグシートを重ね、さらに金属箔を重ねて積層体を形成する工程と、前記積層体を加熱加圧して硬化成形する工程とを備え、前記プリプレグシートが補強材の両表面に半硬化状態の熱硬化性樹脂からなる樹脂層を具備した構成であり、かつ(前記樹脂層の厚み)/(前記コア基板の配線層厚み)の比が1.5以下であることを特徴とする回路基板の製造方法、あるいは、2層以上配線層を具備するコア基板の両面に導電性ペーストが充填されたビア穴を有するプリプレグシートを重ね、さらに金属箔を重ねて積層体を形成する工程と、前記積層体と金属中間板とを交互に重ねる工程と、前記積層体を加熱加圧して硬化成形する工程とを備え、前記プリプレグシートが補強材の両表面に半硬化状態の熱硬化性樹脂からなる樹脂層を具備した構成であり、かつ(前記樹脂層の厚み)/(前記コア基板の配線層厚み)の比が1.5以下であることを特徴とする回路基板の製造方法、というものである。 That is, a step of stacking a prepreg sheet having via holes filled with a conductive paste on both surfaces of a core substrate having two or more wiring layers and further stacking a metal foil to form a laminate, and heating the laminate The prepreg sheet includes a resin layer made of a thermosetting resin in a semi-cured state on both surfaces of the reinforcing material, and (thickness of the resin layer) / ( The circuit board manufacturing method is characterized in that the ratio of the wiring layer thickness of the core substrate is 1.5 or less, or a conductive paste is filled on both surfaces of the core substrate having two or more wiring layers A step of stacking prepreg sheets having via holes, further stacking metal foils to form a laminate, a step of alternately stacking the laminate and metal intermediate plate, and a step of heating and pressing the laminate to cure and form the laminate And The prepreg sheet has a resin layer made of a thermosetting resin in a semi-cured state on both surfaces of the reinforcing material, and (thickness of the resin layer) / (wiring layer thickness of the core substrate) A circuit board manufacturing method characterized in that the ratio is 1.5 or less.
上記の構成の事例として、図1を用いて以下に説明する。 An example of the above configuration will be described below with reference to FIG.
本発明は、2層以上の配線層17を具備するコア基板12の両面に導電性ペースト16が充填されたビア穴を予め具備したプリプレグシート11を重ね、さらに金属箔13を重ねて積層体を形成する工程と、前記積層体と金属中間板とを交互に重ね、前記積層体のプリプレグシートの樹脂が硬化する温度で加熱加圧して硬化成形する工程(図示せず)とを少なくとも含む回路基板の製造方法において、その使用されるプリプレグシート11は、補強材15の両表面に半硬化状態の熱硬化性樹脂からなる樹脂層14を具備しており、さらに(前記樹脂層14の厚みtr)/(前記コア基板の配線層17の厚みtc)の比が1.5以下であることを特徴とする。
In the present invention, a prepreg sheet 11 preliminarily provided with via holes filled with a
なお、比の下限側であるが、これは成形性(回路埋め)で決定されるため、本発明では特に限定する必要はなく、成形不良が発生しない値であればよく、コア基板の配線層17の厚みと基板面積に占める配線層17の面積割合からプリプレグシート11の樹脂層14の厚みを決定すればよい。 Although it is the lower limit side of the ratio, this is determined by the moldability (circuit filling), so it is not particularly limited in the present invention, and may be any value that does not cause molding defects. The thickness of the resin layer 14 of the prepreg sheet 11 may be determined from the thickness of 17 and the area ratio of the wiring layer 17 in the substrate area.
また、上記回路基板の製造方法の加熱加圧して前記積層体を硬化成形する工程は、第1の加熱温度で一定時間加熱した後、前記第1の加熱温度より高い温度の第2の加熱温度で一定時間加熱した後、前記第2の加熱温度より高い温度の第3の加熱温度で一定時間加熱することが好ましい。 The step of curing and molding the laminate by heating and pressurizing in the method for manufacturing a circuit board is performed at a first heating temperature for a certain period of time, and then a second heating temperature higher than the first heating temperature. After heating for a certain time, it is preferable to heat for a certain time at a third heating temperature higher than the second heating temperature.
特に、第1の加熱温度として、積層体を硬化成形する前にプリプレグシート11の樹脂軟化点近傍の温度で一旦一定時間加熱することが好ましい。 In particular, the first heating temperature is preferably once heated for a certain period of time at a temperature near the resin softening point of the prepreg sheet 11 before the laminate is cured and formed.
また、金属中間板の熱膨張係数が、コア基板12の熱膨張係数近傍であることが好ましい。もちろん、上記回路基板の製造方法にそれらを同時に含んでもよい。なお、コア基板12の絶縁層が一般的なガラスエポキシからなる場合、その金属中間板としてSUS304あるいはSUS301の熱膨張がコア基板に近似しており最も好ましい。
The thermal expansion coefficient of the metal intermediate plate is preferably in the vicinity of the thermal expansion coefficient of the
次に、上記回路基板の製造方法に使用するプリプレグシート11の詳細であるが、プリプレグシート11の樹脂軟化温度が、その際に使用する導電性ペースト16の反応開始温度より低いことが好ましい。
Next, although it is the detail of the prepreg sheet 11 used for the manufacturing method of the said circuit board, it is preferable that the resin softening temperature of the prepreg sheet 11 is lower than the reaction start temperature of the electrically
なお、導電性ペースト16としては、導電性粒子と熱硬化性樹脂とを少なくとも含む混合体であり、その導電性粒子は、金、銅、銀、インジウム、はんだ等の金属であることが好ましく、球状物質の表面にそれらの金属が覆われた粒子でもよい。一方、導電性ペースト16の熱硬化性樹脂は、液状のエポキシ樹脂を主成分とすることが好ましい。
The
また、プリプレグシート11の補強材15としては、無機質補強材を主体とする場合、ガラス繊維織布あるいはガラス繊維不織布のいずれか1種以上であることが好ましい。さらにそれらを補強材15とするプリプレグシート11の樹脂に30〜80phrの範囲で無機フィラーを含むことがより好ましい。 In addition, the reinforcing material 15 of the prepreg sheet 11 is preferably one or more of a glass fiber woven fabric and a glass fiber non-woven fabric when an inorganic reinforcing material is mainly used. Furthermore, it is more preferable that the resin of the prepreg sheet 11 using them as the reinforcing material 15 contains an inorganic filler in the range of 30 to 80 phr.
なお、その具体的な無機フィラーとしては、シリカ、水酸化アルミニウム、窒化アルミニウム、アルミナ等の非導電性のものであればよく、形状は特に問わない。ただし、フィラーのサイズとしては、直径10μm以下であることが好ましい。一方、有機質補強材を主体とする場合、ポリイミド、アラミド等の有機質フィルム、アラミド織布、アラミド不織布のいずれか1種以上であることが好ましい。 The specific inorganic filler is not particularly limited as long as it is non-conductive such as silica, aluminum hydroxide, aluminum nitride, and alumina. However, the filler size is preferably 10 μm or less in diameter. On the other hand, when the organic reinforcing material is mainly used, it is preferably at least one of organic films such as polyimide and aramid, aramid woven fabric, and aramid nonwoven fabric.
さらに、これまでに説明したプリプレグシート11の樹脂としては、エポキシ樹脂を主成分とすることが最も好ましいが、ポリイミド樹脂、ポリエステル樹脂、シアネートエステル樹脂等でもよい。 Furthermore, the resin of the prepreg sheet 11 described so far is most preferably an epoxy resin as a main component, but may be a polyimide resin, a polyester resin, a cyanate ester resin, or the like.
また、本発明におけるその他の構成材料の詳細であるが、コア基板12は、2層以上の回路基板であればよく、その層間を電気的に接続するビア穴18は、導電性ペーストは勿論のこと、スルーホール、バンプ、フィルドめっき等で確保してもよく、特に限定されるものではない。ただし、コア基板12の配線層17の表面は、粗化されていることが好ましく、具体的には、両面粗化箔を使用するか、CZ処理等の化学研磨あるいはサンドブラスト等の物理研磨の表面処理で形成しても良い。
Further, the details of the other constituent materials in the present invention are as follows. The
また、スルーホールを備えたコア基板(図示せず)の場合は、その空洞に樹脂を充填するか、あるいは蓋めっきすることが好ましい。 Further, in the case of a core substrate (not shown) provided with a through hole, it is preferable to fill the cavity with resin or to perform lid plating.
さらに、本発明の金属箔13は、回路基板用途として一般的に使用される銅箔が好ましい。
Furthermore, the
また、本発明の回路基板の製造方法を繰り返して高多層の回路基板を製造する場合に、(プリプレグシート11の樹脂層14の厚みtr)/(金属箔13の厚みtm)の比が1.5以下であれば、本発明の効果は自ずと得られる。 When manufacturing a high layer of the circuit board by repeating the method of manufacturing a circuit board of the present invention, the ratio of (the thickness t r of the resin layer 14 of prepreg sheet 11) / (the thickness t m of the metal foil 13) If it is 1.5 or less, the effect of the present invention is naturally obtained.
2層以上の配線層を具備するコア基板の両面に導電性ペーストが充填されたビア穴を予め具備したプリプレグシートを重ね、さらに金属箔を重ねて積層体を形成する工程と、前記積層体と金属中間板とを交互に重ね、前記積層体のプリプレグシートの樹脂が硬化する温度で加熱加圧して硬化成形する工程とを少なくとも含む回路基板の製造方法において、その使用されるプリプレグシートは、補強材の両表面に半硬化状態の熱硬化性樹脂からなる樹脂層を具備し、かつ(前記樹脂層の厚み)/(前記コア基板の配線層厚み)の比が1.5以下であることを満たすことにより、容易にビアの導電性ペーストを圧縮して層間の電気的接続を確保することができ、さらに回路基板の高密度化に理想的な層間接続法であるIVHを形成することができる。 A step of stacking a prepreg sheet preliminarily provided with via holes filled with a conductive paste on both surfaces of a core substrate including two or more wiring layers, and further stacking a metal foil to form a laminate; In the method of manufacturing a circuit board, which includes at least a step of alternately stacking metal intermediate plates and heating and pressing at a temperature at which the resin of the prepreg sheet of the laminate is cured, the prepreg sheet used is reinforced A resin layer made of a thermosetting resin in a semi-cured state on both surfaces of the material, and a ratio of (thickness of the resin layer) / (wiring layer thickness of the core substrate) is 1.5 or less; By satisfying the requirements, it is possible to easily compress the via conductive paste to ensure electrical connection between layers, and to form IVH which is an ideal interlayer connection method for increasing the density of circuit boards. .
また、上記回路基板の製造方法において、積層体を硬化成形する前にプリプレグシートの樹脂軟化点近傍の温度で一旦一定時間加熱すること、あるいは金属中間板の熱膨張係数がコア基板の熱膨張係数近傍であることの少なくともいずれか一方を追加することで、ビアの導電性ペーストの圧縮を極めて効率的なものにできるため、高品質なIVHを回路基板に提供することができる。 Also, in the above circuit board manufacturing method, the laminate is heated once at a temperature near the resin softening point of the prepreg sheet before being cured, or the thermal expansion coefficient of the metal intermediate plate is the thermal expansion coefficient of the core board. By adding at least one of the proximity, the conductive paste of the via can be compressed extremely efficiently, so that high quality IVH can be provided to the circuit board.
さらに、本発明の回路基板の製造方法に用いるプリプレグシートの樹脂軟化温度が、その際に使用する導電性ペーストの反応開始温度より低ければ、プリプレグシートの軟化状態でビアの導電性ペーストを1次的に十分圧縮した後、導電性ペーストの硬化が開始されるため、より容易に層間の電気的接続を確保することができる。 Furthermore, if the resin softening temperature of the prepreg sheet used in the method for manufacturing a circuit board of the present invention is lower than the reaction start temperature of the conductive paste used at that time, the conductive paste of the via is firstly removed in the softened state of the prepreg sheet. After sufficient compression, the conductive paste begins to harden, so that the electrical connection between the layers can be more easily ensured.
また、プリプレグシートの補強材にガラス繊維織布あるいはガラス繊維不織布のいずれかを選択することで高剛性のIVHを具備した回路基板を提供することができる。 Moreover, the circuit board provided with highly rigid IVH can be provided by selecting either a glass fiber woven fabric or a glass fiber nonwoven fabric as the reinforcing material of the prepreg sheet.
さらに、それらのプリプレグシートの樹脂に30〜80phrの範囲で無機フィラーを含むことで、比較的樹脂流動が起こりやすい構造のプリプレグシート、例えばガラス繊維織布に熱硬化性樹脂を含浸した構造であっても樹脂流動を制御することができるため、十分な層間の電気的接続を容易に確保することができる。 Further, by including an inorganic filler in the range of 30 to 80 phr in the resin of these prepreg sheets, the structure is such that a prepreg sheet having a structure in which resin flow is relatively likely to occur, for example, a glass fiber woven fabric impregnated with a thermosetting resin. However, since the resin flow can be controlled, sufficient electrical connection between the layers can be easily ensured.
また、プリプレグシートの補強材に有機質フィルム、アラミド織布、アラミド不織布のいずれかを選択することで軽量かつ低誘電のIVHを具備した回路基板を提供することができる。 In addition, by selecting any one of an organic film, an aramid woven fabric, and an aramid nonwoven fabric as a reinforcing material for the prepreg sheet, a circuit board having a lightweight and low dielectric IVH can be provided.
さらに本発明は、高品質な導電性ペーストからなるIVHを具備する回路基板の単なる提供だけでなく、その回路基板に適したプリプレグシートの材料設計が容易にでき、ひいては所望の回路基板の構造仕様に対して、必要とされる配線層材料とプリプレグシートとのあらゆる組合せについて、設計と同時に決定することができる。すなわち、通常行われる構造仕様を見出す検証が不要であるため、高品質なIVH構造を具備する回路基板を短期間で安定的に、かつ多様な仕様で提供することができる。 Furthermore, the present invention not only provides a circuit board having an IVH made of a high-quality conductive paste, but also facilitates the material design of a prepreg sheet suitable for the circuit board, and consequently the structural specifications of the desired circuit board. On the other hand, all combinations of the required wiring layer material and prepreg sheet can be determined simultaneously with the design. That is, since verification for finding out the structural specification that is normally performed is unnecessary, a circuit board having a high-quality IVH structure can be provided stably and in various specifications in a short period of time.
以下に本発明の実施の形態における回路基板の製造方法について説明する。 A method for manufacturing a circuit board in the embodiment of the present invention will be described below.
(実施の形態)
本発明の回路基板の製造方法に使用した材料、さらに本発明の特徴的な積層硬化物の形成について、図1および図2を用いて以下に詳しく説明することとし、従来の回路基板の製造方法と同様の工程は、説明を一部省略する。
(Embodiment)
The materials used in the circuit board manufacturing method of the present invention and the formation of the characteristic laminated cured product of the present invention will be described in detail below with reference to FIG. 1 and FIG. A part of the description of the same steps is omitted.
(実施例1)
プリプレグシート11として250mm角、厚み約80μmのガラス繊維織布に軟化点が70℃、粒径が2〜8μmの水酸化アルミニウムを50phr含む熱硬化性エポキシ樹脂を50wt%含浸させ、半硬化させた複合材を用いた。模式的な構成としては、図1の樹脂層14が熱硬化性エポキシ樹脂で厚みは7.4μmであり、補強材15がガラス織布で厚み80μmである。
Example 1
The prepreg sheet 11 was impregnated with 50 wt% of a thermosetting epoxy resin containing 50 phr of aluminum hydroxide having a softening point of 70 ° C. and a particle size of 2 to 8 μm on a glass fiber woven fabric of 250 mm square and a thickness of about 80 μm and semi-cured. A composite material was used. As a schematic configuration, the resin layer 14 in FIG. 1 is a thermosetting epoxy resin and has a thickness of 7.4 μm, and the reinforcing material 15 is a glass woven cloth and has a thickness of 80 μm.
また、充填される導電性ペースト16は、銅粉と熱硬化型エポキシ樹脂(無溶剤型)を主成分とし、酸無水物系の硬化剤が含有され、それぞれ85重量%、12.5重量%、2.5重量%となるように3本ロールにて十分に混練したものを用いた。なお、この導電性ペースト16の反応開始温度は120℃である。
The
また、コア基板12として、前記プリプレグシート11と導電性ペースト16を用いて、図3と同様の製造方法で作製し、導電性ペースト16からなるビア穴18で層間の電気的接続された厚さ約100μmの両面基板を用いた。
Further, as the
上記したコア基板12の両面にプリプレグシート11を重ね、さらに厚さ14μm(質量厚さ128g/m2)の銅箔13を重ねて積層体を準備し、その積層体を約1mm厚であるSUS304板を介して10セットをプレート上に設置した。
A prepreg sheet 11 is laminated on both surfaces of the
次にその積層セットを真空熱プレスに投入し、図2に示すようにプリプレグシートの樹脂軟化温度である70℃で一旦加熱保持した後、硬化成形する温度プロファイルを用い、積層体の樹脂の流動・硬化領域における昇温速度を5℃/minになるように設定した。なお、圧力は5MPaで加熱加圧して成形した。 Next, the laminated set is put into a vacuum hot press, and once heated and held at 70 ° C., which is the resin softening temperature of the prepreg sheet, as shown in FIG. -The temperature increase rate in the curing region was set to 5 ° C / min. In addition, it shape | molded by heating and pressurizing with a pressure of 5 MPa.
次に、この硬化した積層体をフォトリソエッチング法で回路配線層を形成して4層回路基板を得た。なお、この4層回路基板は、最外配線層と内層コア基板配線層とが、穴径φ150μmのビアで層間接続され、かつ合計600穴のビアが直列接続されているテスト基板であり、1セット辺り6個のテスト基板を割付した。 Next, a circuit wiring layer was formed on the cured laminate by a photolithography etching method to obtain a four-layer circuit board. The four-layer circuit board is a test board in which the outermost wiring layer and the inner core board wiring layer are interconnected by vias having a hole diameter of 150 μm, and vias having a total of 600 holes are connected in series. Six test boards per set were assigned.
(実施例2)
厚さ約80μmのガラス繊維織布に軟化点が70℃の熱硬化性エポキシ樹脂を54wt%含浸させたプリプレグシート11を用いたこと以外は、実施例1と同一である。すなわち、図1の模式的な構成として、実施例1の樹脂層14の厚みが12.4μmになったものである。
(Example 2)
Example 1 is the same as Example 1 except that a prepreg sheet 11 in which a glass fiber woven fabric having a thickness of about 80 μm is impregnated with 54 wt% of a thermosetting epoxy resin having a softening point of 70 ° C. is used. That is, as a schematic configuration of FIG. 1, the thickness of the resin layer 14 of Example 1 is 12.4 μm.
(実施例3)
厚さ約80μmのガラス繊維織布に軟化点が70℃の熱硬化性エポキシ樹脂を58wt%含浸させたプリプレグシート11を用いたこと以外は、実施例1と同一である。すなわち、図1の模式的な構成として、実施例1の樹脂層14の厚みが18.2μmになったものである。
(Example 3)
Example 1 is the same as Example 1 except that a prepreg sheet 11 in which a glass fiber woven fabric having a thickness of about 80 μm is impregnated with 58 wt% of a thermosetting epoxy resin having a softening point of 70 ° C. is used. That is, as a schematic configuration of FIG. 1, the thickness of the resin layer 14 of Example 1 is 18.2 μm.
(実施例4)
厚さ約80μmのガラス繊維織布に軟化点が70℃の熱硬化性エポキシ樹脂を60wt%含浸させたプリプレグシート11を用いたことと、配線層厚み18μm(質量厚さ165g/m2)のコア基板を使用したこと以外は、実施例1と同一である。すなわち、図1の模式的な構成として、実施例1のコア基板12の配線層17の厚みが18μm、プリプレグシート11の樹脂層14の厚みが21.6μmになったものである。
Example 4
A prepreg sheet 11 obtained by impregnating 60 wt% of a thermosetting epoxy resin having a softening point of 70 ° C. into a glass fiber woven fabric having a thickness of about 80 μm and a wiring layer thickness of 18 μm (mass thickness 165 g / m 2 ) are used. Example 1 is the same as Example 1 except that a core substrate is used. That is, as a schematic configuration of FIG. 1, the thickness of the wiring layer 17 of the
(実施例5)
厚さ約100μmのガラス繊維織布に軟化点が70℃の熱硬化性エポキシ樹脂を50wt%含浸させたプリプレグシート11を用いたこと以外は、実施例1と同一である。すなわち、図1の模式的な構成として、実施例1の樹脂層14の厚みが9.6μmになったものである。
(Example 5)
Example 1 is the same as Example 1 except that a prepreg sheet 11 in which a glass fiber woven fabric having a thickness of about 100 μm is impregnated with 50 wt% of a thermosetting epoxy resin having a softening point of 70 ° C. is used. That is, as a schematic configuration of FIG. 1, the thickness of the resin layer 14 of Example 1 is 9.6 μm.
(実施例6)
厚さ約100μmのガラス繊維織布に軟化点が70℃の熱硬化性エポキシ樹脂を56wt%含浸させたプリプレグシート11を用いたこと以外は、実施例1と同一である。すなわち、図1の模式的な構成として、実施例1の樹脂層14の厚みが19.6μmになったものである。
(Example 6)
Example 1 is the same as Example 1 except that a prepreg sheet 11 in which a glass fiber woven fabric having a thickness of about 100 μm is impregnated with 56 wt% of a thermosetting epoxy resin having a softening point of 70 ° C. is used. That is, as a schematic configuration of FIG. 1, the thickness of the resin layer 14 of Example 1 is 19.6 μm.
(実施例7)
厚さ約30μmのガラス繊維織布に軟化点が70℃の熱硬化性エポキシ樹脂を68wt%含浸させたプリプレグシート11を用いたこと以外は、実施例1と同一である。すなわち、図1の模式的な構成として、実施例1の樹脂層14の厚みが11.7μmになったものである。
(Example 7)
Example 1 is the same as Example 1 except that a prepreg sheet 11 in which a thermosetting epoxy resin having a softening point of 70 ° C. is impregnated in a glass fiber woven fabric having a thickness of about 30 μm is used. That is, as a schematic configuration of FIG. 1, the thickness of the resin layer 14 of Example 1 is 11.7 μm.
(実施例8)
厚さ約30μmのガラス繊維織布に軟化点が70℃の熱硬化性エポキシ樹脂を76wt%含浸させたプリプレグシート11を用いたこと以外は、実施例1と同一である。すなわち、図1の模式的な構成として、実施例1の樹脂層14の厚みが20.5μmになったものである。
(Example 8)
Example 1 is the same as Example 1 except that a prepreg sheet 11 in which a glass fiber woven fabric having a thickness of about 30 μm is impregnated with 76 wt% of a thermosetting epoxy resin having a softening point of 70 ° C. is used. That is, as a schematic configuration of FIG. 1, the thickness of the resin layer 14 of Example 1 is 20.5 μm.
(比較例1)
厚さ約80μmのガラス繊維織布に軟化点が70℃の熱硬化性エポキシ樹脂を60wt%含浸させたプリプレグシート11を用いたこと以外は、実施例1と同一である。すなわち、図1の模式的な構成として、実施例1の樹脂層14の厚みが21.6μmになったものである。
(Comparative Example 1)
Example 1 is the same as Example 1 except that a prepreg sheet 11 in which 60 wt% of a thermosetting epoxy resin having a softening point of 70 ° C. is impregnated into a glass fiber woven fabric having a thickness of about 80 μm is used. That is, as a schematic configuration of FIG. 1, the thickness of the resin layer 14 of Example 1 is 21.6 μm.
(比較例2)
厚さ約100μmのガラス繊維織布に軟化点が70℃の熱硬化性エポキシ樹脂を58wt%含浸させたプリプレグシート11を用いたこと以外は、実施例1と同一である。すなわち、図1の模式的な構成として、実施例1の樹脂層14の厚みが23.6μmになったものである。
(Comparative Example 2)
Example 1 is the same as Example 1 except that a prepreg sheet 11 in which a glass fiber woven fabric having a thickness of about 100 μm is impregnated with 58 wt% of a thermosetting epoxy resin having a softening point of 70 ° C. is used. That is, as a schematic configuration of FIG. 1, the thickness of the resin layer 14 of Example 1 is 23.6 μm.
(比較例3)
厚さ約30μmのガラス繊維織布に軟化点が70℃の熱硬化性エポキシ樹脂を78wt%含浸させたプリプレグシート11を用いたこと以外は、実施例1と同一である。すなわち、図1の模式的な構成として、実施例1の樹脂層14の厚みが23.8μmになったものである。
(Comparative Example 3)
Example 1 is the same as Example 1 except that a prepreg sheet 11 in which a thermosetting epoxy resin having a softening point of 70 ° C. is impregnated in a glass fiber woven fabric having a thickness of about 30 μm is used. That is, as a schematic configuration of FIG. 1, the thickness of the resin layer 14 of Example 1 is 23.8 μm.
以上の実施例1〜8および比較例1〜3で得られたテスト基板の配線抵抗を測定し、そのビア接続について評価した。なお、接続評価を行うにあたって、配線抵抗から銅箔配線層の抵抗値を差し引いて、ビア単独の接続抵抗を見積もり、それを検証した。 The wiring resistance of the test substrates obtained in Examples 1 to 8 and Comparative Examples 1 to 3 was measured, and the via connection was evaluated. In conducting the connection evaluation, the resistance value of the copper foil wiring layer was subtracted from the wiring resistance, and the connection resistance of the via alone was estimated and verified.
まず、(表1)に実施例1〜4と比較例1をまとめた。 First, Examples 1 to 4 and Comparative Example 1 are summarized in (Table 1).
(表1)より、樹脂層厚みと配線層厚みの比が大きくなるに伴い、その接続抵抗値は増大し、1.5を超えると著しく接続抵抗値が増大する。ここで、実施例1〜3での接続抵抗値の増大は、樹脂層厚みの増加見合い分に比例しており、特に異常を示すものではなく、全く正常である。 From Table 1, as the ratio of the resin layer thickness to the wiring layer thickness increases, the connection resistance value increases, and when it exceeds 1.5, the connection resistance value increases remarkably. Here, the increase in the connection resistance value in Examples 1 to 3 is proportional to the increase in the resin layer thickness and does not show any abnormality, and is quite normal.
ところが、比較例1は、その樹脂層厚みの増加見合い分を遥かに超えた抵抗値増大であり、これを解析すると図5で説明したペースト粒子の流出が検出された。 However, in Comparative Example 1, the increase in the resistance value far exceeded the amount of increase in the resin layer thickness, and when this was analyzed, the outflow of the paste particles described in FIG. 5 was detected.
一方、比較例1と同じプリプレグシートを用いて、コア基板の配線層厚みを厚くしたものが、実施例4である。この結果をみると、比較例3において、接続が著しく困難となったが、本発明の特徴である1.5以下の比になるようにコア基板の配線層厚みを厚くすると接続抵抗が確保できることが実証された。 On the other hand, Example 4 was obtained by using the same prepreg sheet as in Comparative Example 1 and increasing the wiring layer thickness of the core substrate. As seen from this result, in Comparative Example 3, the connection was extremely difficult. However, the connection resistance can be secured by increasing the wiring layer thickness of the core substrate so that the ratio is 1.5 or less, which is a feature of the present invention. Has been demonstrated.
したがって、プリプレグシートの樹脂層の厚みとコア基板の配線層の厚みの相対関係が、導電性ペーストによる接続に大きく寄与するものと言える。 Therefore, it can be said that the relative relationship between the thickness of the resin layer of the prepreg sheet and the thickness of the wiring layer of the core substrate greatly contributes to the connection by the conductive paste.
さらに、補強材の厚みを変更してもこの関係が成り立つことが実証できた。その結果を(表2)および(表3)にまとめた。 Furthermore, it was proved that this relationship was established even when the thickness of the reinforcing material was changed. The results are summarized in (Table 2) and (Table 3).
いずれの補強材厚み(100μmおよび30μm)においても比が1.5を超えると接続抵抗の確保が著しく困難になった。すなわち、導電性ペーストの電気的接続は、補強材の厚みに関係なく、その表層に形成される樹脂層厚みが支配的であると言える。 In any reinforcing material thickness (100 μm and 30 μm), when the ratio exceeded 1.5, it was extremely difficult to ensure connection resistance. That is, it can be said that the electrical connection of the conductive paste is dominated by the thickness of the resin layer formed on the surface layer regardless of the thickness of the reinforcing material.
ところで、プリプレグシートの仕様として一般的に用いられる樹脂量(プリプレグシート中の樹脂の重量割合)は、回路基板の成形性から決定される。つまり、コア基板の配線層を十分に埋めることだけがその決定条件であったが、そのままでは導電性ペーストで接続する回路基板に使用できる可能性は極めて低い。 By the way, the amount of resin generally used as the specification of the prepreg sheet (weight ratio of the resin in the prepreg sheet) is determined from the moldability of the circuit board. That is, the determination condition is only to sufficiently fill the wiring layer of the core substrate. However, it is very unlikely that the core substrate can be used for the circuit substrate connected with the conductive paste.
そこで、この条件に本発明の条件を加えるだけで如何なる補強材の厚み・材料からなるプリプレグシートでも容易に導電性ペーストで接続された回路基板を製造することができる。このことから、所望の回路基板の構造仕様に対して、必要とされる配線層材料とプリプレグシートとのあらゆる組合せについて、設計と同時に決定することができる。 Therefore, by adding the conditions of the present invention to these conditions, it is possible to easily manufacture a circuit board connected with a conductive paste using a prepreg sheet made of any reinforcing material thickness and material. From this, it is possible to determine all combinations of the required wiring layer material and prepreg sheet at the same time as the design with respect to the structural specifications of the desired circuit board.
したがって、通常行われる構造仕様を見出す検証が不要であり、高品質なIVH構造を具備する回路基板を短期間で安定的に、かつ多様な仕様で提供することができる。 Therefore, verification for finding out the structural specification that is normally performed is unnecessary, and a circuit board having a high-quality IVH structure can be provided stably and with various specifications in a short period of time.
また、本実施の形態では多層回路基板として4層の多層回路基板について説明したが、4層以上の多層の回路基板でも同様の効果が得られている。また、本発明は、各実施の形態に示した材料・条件等に限るものではなく、プリプレグシートの樹脂層厚みとコア基板の配線層厚みとの比が1.5以下であれば同様の効果が得られる。 In the present embodiment, the multilayer circuit board having four layers is described as the multilayer circuit board. However, the same effect can be obtained with a multilayer circuit board having four or more layers. In addition, the present invention is not limited to the materials and conditions shown in each embodiment, and similar effects can be obtained if the ratio of the resin layer thickness of the prepreg sheet to the wiring layer thickness of the core substrate is 1.5 or less. Is obtained.
以上述べたように、本発明の構成であれば、導電性ペーストの層間接続手段を用いた電気的接続を容易にし、高品質かつ短納期で高密度回路形成基板を提供できるものであり、産業上の利用可能性は大といえる。 As described above, according to the configuration of the present invention, it is possible to facilitate electrical connection using the interlayer connection means of the conductive paste, and to provide a high-quality circuit board with high quality and quick delivery. The above applicability is great.
11,21,36 基板材料(プリプレグシート)
12,31 コア基板
13,25,34 金属箔(銅箔)
14 樹脂層
15 補強材
16,24,35,43 導電性ペースト
17,26 回路配線層
18,23,44 ビア穴
22 フィルム
45 流出粒子
46 面方向外力
47 ビア変形
48 垂直圧縮力
11, 21, 36 Substrate material (prepreg sheet)
12, 31
DESCRIPTION OF SYMBOLS 14 Resin layer 15
Claims (9)
前記プリプレグシートが補強材の両表面に半硬化状態の熱硬化性樹脂からなる樹脂層を具備した構成であり、かつ(前記樹脂層の厚み)/(前記コア基板の配線層厚み)の比が1.5以下であることを特徴とする回路基板の製造方法。 A step of stacking a prepreg sheet having via holes filled with a conductive paste on both surfaces of a core substrate having two or more wiring layers, and further stacking a metal foil to form a laminate, and heating and pressurizing the laminate And a step of curing and molding,
The prepreg sheet includes a resin layer made of a thermosetting resin in a semi-cured state on both surfaces of the reinforcing material, and a ratio of (thickness of the resin layer) / (wiring layer thickness of the core substrate) is A method for producing a circuit board, which is 1.5 or less.
前記プリプレグシートの補強材が有機質フィルム、アラミド織布、アラミド不織布から少なくとも1種以上選ばれることを特徴とする請求項1に記載の回路基板の製造方法。 The prepreg sheet is obtained by impregnating a reinforcing material with a resin,
The method for producing a circuit board according to claim 1, wherein the reinforcing material of the prepreg sheet is selected from at least one selected from an organic film, an aramid woven fabric, and an aramid nonwoven fabric.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005357393A JP2007165436A (en) | 2005-12-12 | 2005-12-12 | Process for manufacturing circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005357393A JP2007165436A (en) | 2005-12-12 | 2005-12-12 | Process for manufacturing circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007165436A true JP2007165436A (en) | 2007-06-28 |
Family
ID=38248040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005357393A Pending JP2007165436A (en) | 2005-12-12 | 2005-12-12 | Process for manufacturing circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007165436A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101250665B1 (en) * | 2011-09-30 | 2013-04-03 | 삼성전기주식회사 | Semiconductor package and manufacturing method thereof |
JP2018133389A (en) * | 2017-02-14 | 2018-08-23 | ワイエステクノ株式会社 | Flexible printed wiring board, coverlay film thereof, and basis film |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63139743A (en) * | 1986-12-01 | 1988-06-11 | 三菱瓦斯化学株式会社 | Manufacture of laminated board |
JP2000077800A (en) * | 1998-06-16 | 2000-03-14 | Matsushita Electric Ind Co Ltd | Wiring board and manufacture thereof |
JP2002151813A (en) * | 2000-08-28 | 2002-05-24 | Matsushita Electric Ind Co Ltd | Printing wiring board and its manufacturing method |
JP2002368364A (en) * | 2000-06-14 | 2002-12-20 | Matsushita Electric Ind Co Ltd | Printed wiring board and its manufacturing method |
JP2003347728A (en) * | 2002-05-30 | 2003-12-05 | Shin Kobe Electric Mach Co Ltd | Fabricating method for metallic foil attached laminated board with inner layer circuit |
JP2004221236A (en) * | 2003-01-14 | 2004-08-05 | Matsushita Electric Ind Co Ltd | Process for producing circuit board |
-
2005
- 2005-12-12 JP JP2005357393A patent/JP2007165436A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63139743A (en) * | 1986-12-01 | 1988-06-11 | 三菱瓦斯化学株式会社 | Manufacture of laminated board |
JP2000077800A (en) * | 1998-06-16 | 2000-03-14 | Matsushita Electric Ind Co Ltd | Wiring board and manufacture thereof |
JP2002368364A (en) * | 2000-06-14 | 2002-12-20 | Matsushita Electric Ind Co Ltd | Printed wiring board and its manufacturing method |
JP2002151813A (en) * | 2000-08-28 | 2002-05-24 | Matsushita Electric Ind Co Ltd | Printing wiring board and its manufacturing method |
JP2003347728A (en) * | 2002-05-30 | 2003-12-05 | Shin Kobe Electric Mach Co Ltd | Fabricating method for metallic foil attached laminated board with inner layer circuit |
JP2004221236A (en) * | 2003-01-14 | 2004-08-05 | Matsushita Electric Ind Co Ltd | Process for producing circuit board |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101250665B1 (en) * | 2011-09-30 | 2013-04-03 | 삼성전기주식회사 | Semiconductor package and manufacturing method thereof |
JP2018133389A (en) * | 2017-02-14 | 2018-08-23 | ワイエステクノ株式会社 | Flexible printed wiring board, coverlay film thereof, and basis film |
JP6993662B2 (en) | 2017-02-14 | 2022-01-13 | ワイエステクノ株式会社 | Flexible printed wiring board and its coverlay film and base film |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI259038B (en) | Circuit board, electric insulating material therefor and method of manufacturing the same | |
JP5098646B2 (en) | Circuit board manufacturing method | |
JP4297163B2 (en) | Multilayer circuit board manufacturing method | |
JPH0818403B2 (en) | Laminates and green composite films for laminates | |
JP2009166404A (en) | Laminate, method for manufacturing laminate, multilayer printed wiring board and semiconductor device | |
JP3972895B2 (en) | Circuit board manufacturing method | |
JP3979391B2 (en) | Circuit forming substrate manufacturing method and circuit forming substrate manufacturing material | |
US20130062099A1 (en) | Multiple layer z-axis interconnect apparatus and method of use | |
WO2004064465A1 (en) | Circuit board and process for producing the same | |
JP4765125B2 (en) | Multilayer substrate for forming multilayer printed wiring board and multilayer printed wiring board | |
JP2007221068A (en) | Flush printed wiring board, method for manufacturing same, and multilayer printed wiring board made thereof | |
JP3760771B2 (en) | Circuit forming substrate and method of manufacturing circuit forming substrate | |
JP2007165436A (en) | Process for manufacturing circuit board | |
JP2002198658A (en) | Prepreg and method of manufacturing the same, and method of manufacturing wiring board using the same | |
JP2011187854A (en) | Multilayer printed wiring board and method of manufacturing the same | |
JP3982417B2 (en) | Circuit board manufacturing method | |
JP3588888B2 (en) | Method for manufacturing multilayer printed wiring board | |
JP5196056B1 (en) | Composite multilayer wiring board and manufacturing method thereof | |
JP3982418B2 (en) | Circuit board manufacturing method | |
JP4196125B2 (en) | Circuit board manufacturing method | |
JP4196126B2 (en) | Circuit board manufacturing method | |
JP3928560B2 (en) | Circuit board | |
JP2008235640A (en) | Circuit board and circuit board manufacturing method | |
JP2004322482A (en) | Insulating film and multi-layer wiring board using the film | |
JP2006032494A (en) | Method of manufacturing multilayered circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081203 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110706 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120131 |