JP2007165343A - Thin film transistor, and method of manufacturing same - Google Patents

Thin film transistor, and method of manufacturing same Download PDF

Info

Publication number
JP2007165343A
JP2007165343A JP2005355564A JP2005355564A JP2007165343A JP 2007165343 A JP2007165343 A JP 2007165343A JP 2005355564 A JP2005355564 A JP 2005355564A JP 2005355564 A JP2005355564 A JP 2005355564A JP 2007165343 A JP2007165343 A JP 2007165343A
Authority
JP
Japan
Prior art keywords
coil
thin film
film
semiconductor substrate
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005355564A
Other languages
Japanese (ja)
Inventor
Jun Tamura
純 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005355564A priority Critical patent/JP2007165343A/en
Publication of JP2007165343A publication Critical patent/JP2007165343A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a thin film transistor having high withstand voltage of about 5 kv by forming a recess in a semiconductor substrate, and forming an intermediate insulating film between a lower coil and an upper coil so that the recess is filled with the film. <P>SOLUTION: In the thin film transistor 101, the lower coil 104 and the upper coil 106 are oppositely arranged on a silicon oxide film 103 formed on a silicon substrate 11 through an intermediate insulating film 105. The lower coil 104 is formed at a base of the recess 102 arranged in the silicon substrate 11. The intermediate insulating film 105 is formed so that the recess 102 is filled with the film. The upper coil 106 is formed on the intermediate insulating film 105. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体基板上に、下側コイルと上側コイルとを中間絶縁膜を介して対向配置して形成された薄膜トランスおよびその製造方法に関し、特に、下側コイルと上側コイルとの間に高絶縁耐圧が要求される薄膜トランスおよびその製造方法に関する。   The present invention relates to a thin film transformer formed by arranging a lower coil and an upper coil on a semiconductor substrate so as to face each other with an intermediate insulating film therebetween, and a method for manufacturing the same, and in particular, between the lower coil and the upper coil. The present invention relates to a thin film transformer that requires high withstand voltage and a method for manufacturing the same.

従来より、発光素子と受光素子とを組み合わせて光によって信号を伝達するフォトカプラが知られているが、近年、磁気を利用して信号の伝達をするカプラが開発されている。磁気を利用したカプラは、フォトカプラと同等以上の特性を備える上、低消費電力や高いデータレートや低価格というメリットがあり着目されている。 Conventionally, a photocoupler that transmits a signal using light by combining a light emitting element and a light receiving element is known. Recently, a coupler that transmits a signal using magnetism has been developed. Magnetic couplers have attracted attention because they have the same or better characteristics than photocouplers, and have the advantages of low power consumption, high data rate, and low price.

このような磁気を利用したカプラとしての半導体装置の概略構成は、図6に示すように、入/出力信号をエンコード/デコードするドライバICチップ1,2と、入力信号を磁気に変換して出力側に伝達する薄膜トランスを形成した半導体チップ3(以降、単に薄膜トランスと呼ぶ)とを備えている。通常、このようにドライバIC1,2と薄膜トランス3とは、別々の半導体チップ上に形成される。 As shown in FIG. 6, the schematic configuration of a semiconductor device as a coupler using such magnetism includes driver IC chips 1 and 2 for encoding / decoding input / output signals, and converting input signals to magnetism and outputting them. A semiconductor chip 3 (hereinafter simply referred to as a thin film transformer) on which a thin film transformer that transmits to the side is formed. Normally, the driver ICs 1 and 2 and the thin film transformer 3 are thus formed on separate semiconductor chips.

尚、図6において、1は入力側ドライバICチップ、2は出力側ドライバICチップ、3は薄膜トランス、4はモールド樹脂、5はAuワイヤ、6はリードである。 In FIG. 6, 1 is an input side driver IC chip, 2 is an output side driver IC chip, 3 is a thin film transformer, 4 is a mold resin, 5 is an Au wire, and 6 is a lead.

従来の薄膜トランスの一例を、概略構成を示す図7を用いて説明する。図7(a)は、平面図であり、図7(b)は、図7(a)のA−A線の断面図である。 An example of a conventional thin film transformer will be described with reference to FIG. FIG. 7A is a plan view, and FIG. 7B is a cross-sectional view taken along line AA in FIG. 7A.

図7において、10は従来の薄膜トランス、11はシリコン基板、12a,12b,12cはシリコン酸化膜、13は下側(1次側)コイル、13a,13bは下側(1次側)コイルの両端、14は上側(2次側)コイル、14a,14bは上側(2次側)コイルの両端である。 In FIG. 7, 10 is a conventional thin film transformer, 11 is a silicon substrate, 12a, 12b and 12c are silicon oxide films, 13 is a lower side (primary side) coil, and 13a and 13b are lower side (primary side) coils. Both ends, 14 is an upper (secondary side) coil, and 14a and 14b are both ends of an upper (secondary side) coil.

尚、この例では、下側コイルとして1次側コイル、上側コイルとして2次側コイルで説明するが限定するものではなく反対であってもよい。 In this example, the primary coil is used as the lower coil, and the secondary coil is used as the upper coil.

従来の薄膜トランス10は、シリコン基板11の表面に形成されたシリコン酸化膜12a上に下側(1次側)コイル13が形成されている。そして、さらに、その上に形成されたシリコン酸化膜12bを介して上側(2次側)コイル14が形成されている。そして、その上をカバー膜としてのシリコン酸化膜12cで被覆した格好となっている。 In the conventional thin film transformer 10, a lower (primary side) coil 13 is formed on a silicon oxide film 12 a formed on the surface of a silicon substrate 11. Further, an upper (secondary) coil 14 is formed through a silicon oxide film 12b formed thereon. Then, the top is covered with a silicon oxide film 12c as a cover film.

ここで、シリコン酸化膜12a,12b,12cの厚さ、および、Alで成る下/上側(1,2次側)コイル13,14の厚さは、それぞれ2μmである。 Here, the thicknesses of the silicon oxide films 12a, 12b and 12c and the thicknesses of the lower / upper (first and second) coils 13 and 14 made of Al are 2 μm, respectively.

また、下/上側(1,2次側)コイル13,14の平面形状は、コイル長さ(または面積)当りのインダクタンスを大きくするためスパイラル状とし、互いに対応した位置に形成されている。 In addition, the planar shape of the lower / upper (upper and lower) coils 13 and 14 is spiral to increase the inductance per coil length (or area), and is formed at positions corresponding to each other.

このような薄膜トランス10は、下側(1次側)コイル13に電流を流し、この電流に変化を与えると、下側(1次側)コイル13の周囲の磁界が変化するため、上側(2次側)コイル14に起電力を生じさせ、磁気を利用した信号伝達ができる。 In such a thin film transformer 10, when a current flows through the lower (primary) coil 13, and the current is changed, the magnetic field around the lower (primary) coil 13 changes. Secondary side) An electromotive force is generated in the coil 14, and signal transmission using magnetism can be performed.

次に、上記のような薄膜トランス10の製造方法を同じく図7を参照しながら説明する。 Next, a method for manufacturing the thin film transformer 10 as described above will be described with reference to FIG.

先ず、シリコン基板11の表面にシリコン酸化膜12a(厚さ2μm)を、熱酸化法で形成する。 First, a silicon oxide film 12a (thickness 2 μm) is formed on the surface of the silicon substrate 11 by a thermal oxidation method.

次に、シリコン酸化膜12aの上にスパッタリング法で、Alで成る金属膜(厚さ2μm)を形成した後、フォトリソグラフィおよびエッチング処理を施し、所定のスパイラル状の下側(1次側)コイル13を形成する。 Next, after a metal film (thickness 2 μm) made of Al is formed on the silicon oxide film 12a by sputtering, photolithography and etching are performed, and a predetermined spiral lower (primary) coil is formed. 13 is formed.

次に、その上に、中間絶縁膜としてのシリコン酸化膜12b(厚さ2μm)をCVD法で形成する。 Next, a silicon oxide film 12b (thickness 2 μm) as an intermediate insulating film is formed thereon by a CVD method.

その後、下側(1次側)コイル13と同様な方法によって、上側(2次側)コイル14(厚さ2μm)を形成する。 Thereafter, the upper (secondary side) coil 14 (thickness: 2 μm) is formed in the same manner as the lower (primary side) coil 13.

次に、上側(2次側)コイル14の上に、カバー膜としてのシリコン酸化膜12c(厚さ2μm)をCVD法で形成する。 Next, a silicon oxide film 12c (thickness 2 μm) as a cover film is formed on the upper (secondary side) coil 14 by a CVD method.

最後に、下側(1次側)コイル13の両端13a,13bおよび上側(2次側)コイル14の両端14a,14bを電気的に接続可能とするため、上部のシリコン酸化膜12b,12cをフォトリソグラフィおよびエッチング処理を施して除去し、薄膜トランス10を形成する。(例えば、特許文献1参照)。 Finally, both ends 13a and 13b of the lower (primary) coil 13 and both ends 14a and 14b of the upper (secondary) coil 14 can be electrically connected to form upper silicon oxide films 12b and 12c. The thin film transformer 10 is formed by removing by performing photolithography and etching. (For example, refer to Patent Document 1).

特許3141562号 図25Japanese Patent No. 3141562 FIG.

しかしながら、上記のような薄膜トランスでは、下側コイルと上側コイルとの間の中間絶縁膜を2μm程度の薄いシリコン酸化膜で構成しているため、もっと高い絶縁耐圧(例えば、5kv程度)が要求される薄膜トランスの場合には、この中間絶縁膜の厚さをもっと厚く(例えば、20μm程度)形成する必要があった。 However, in the thin film transformer as described above, since the intermediate insulating film between the lower coil and the upper coil is formed of a thin silicon oxide film of about 2 μm, a higher insulation breakdown voltage (for example, about 5 kv) is required. In the case of a thin film transformer, it is necessary to form the intermediate insulating film to be thicker (for example, about 20 μm).

本発明の薄膜トランスは、半導体基板上に、下側コイルと上側コイルとを中間絶縁膜を介して対向配置して形成された薄膜トランスであって、下側コイルは、半導体基板に設けられた凹部の底部に形成され、中間絶縁膜は、凹部を埋め込むように形成され、上側コイルは、中間絶縁膜上に形成されたことを特徴とする薄膜トランスである。 The thin film transformer of the present invention is a thin film transformer formed by disposing a lower coil and an upper coil opposite to each other with an intermediate insulating film on a semiconductor substrate, and the lower coil is provided on the semiconductor substrate. The thin film transformer is formed at the bottom of the recess, the intermediate insulating film is formed so as to fill the recess, and the upper coil is formed on the intermediate insulating film.

本発明の薄膜トランスの製造方法は、半導体基板上に、下側コイルと上側コイルとを中間絶縁膜を介して対向配置して形成された薄膜トランスの製造方法であって、
半導体基板に凹部を形成する工程と、
凹部の底部に、下側コイルを形成する工程と、
半導体基板の表面に液状の絶縁材料を塗布して凹部を埋め込んだ後、液状の絶縁材料を硬化させる工程と、
中間絶縁膜上に、上側コイルを形成する工程とを備えたことを特徴とする薄膜トランスの製造方法である。
A method for manufacturing a thin film transformer of the present invention is a method for manufacturing a thin film transformer formed by disposing a lower coil and an upper coil on a semiconductor substrate with an intermediate insulating film therebetween.
Forming a recess in the semiconductor substrate;
Forming a lower coil at the bottom of the recess;
Applying a liquid insulating material to the surface of the semiconductor substrate and filling the recesses, and then curing the liquid insulating material;
And a step of forming an upper coil on the intermediate insulating film.

本発明の薄膜トランスおよびその製造方法によれば、半導体基板に凹部を設け、その凹部を埋め込むようにして、下側コイルと上側コイルとの間の中間絶縁膜を形成するようにしたので、安定した十分な厚さと平坦度を有した中間絶縁膜が成形性よく得られ、その結果、5kv程度の高絶縁耐圧を有する薄膜トランスが形成できる。   According to the thin film transformer and the method of manufacturing the same of the present invention, the recess is formed in the semiconductor substrate, and the recess is embedded to form the intermediate insulating film between the lower coil and the upper coil. Thus, an intermediate insulating film having sufficient thickness and flatness can be obtained with good moldability, and as a result, a thin film transformer having a high withstand voltage of about 5 kv can be formed.

本発明は、安定した十分な厚さと平坦度を有した中間絶縁膜を備えた高絶縁耐圧用の薄膜トランスを形成するという目的を、半導体基板に凹部を設け、その底部に下側コイルを形成し、その凹部を埋め込むように中間絶縁膜を形成し、その上に上側コイルを形成することで実現した。   The present invention aims at forming a thin film transformer for high withstand voltage with an intermediate insulating film having a stable and sufficient thickness and flatness, and a recess is formed in a semiconductor substrate, and a lower coil is formed at the bottom thereof. Then, the intermediate insulating film is formed so as to fill the concave portion, and the upper coil is formed thereon.

本発明の薄膜トランスの一例を、概略構成を示す図1,図2を用いて説明する。図1(a)は、平面図であり、図1(b)は、図1(a)のB−B線の断面図である。また、図2は下側コイルと引き出し部の接続部の要部分解斜視図である。尚、図7と同一部分には同一符号を用いる。 An example of the thin film transformer of the present invention will be described with reference to FIGS. FIG. 1A is a plan view, and FIG. 1B is a cross-sectional view taken along the line BB in FIG. FIG. 2 is an exploded perspective view of a main part of a connection portion between the lower coil and the lead portion. The same parts as those in FIG.

図1,2において、101は本発明の薄膜トランス、11はシリコン基板、102は凹部、103は第1の絶縁膜としての2層で成るシリコン酸化膜、103aは下層膜、103bは上層膜、104は下側(1次側)コイル、104a,104bは先端にボンディングパッドを有する引き出し部、105は中間絶縁膜、106は上側(2次側)コイル、106a,106bは先端にボンディングパッドを有する引き出し部、107は上層膜に設けた開口部、108はカバー膜としてのシリコン酸化膜である。 1 and 2, 101 is a thin film transformer of the present invention, 11 is a silicon substrate, 102 is a recess, 103 is a two-layer silicon oxide film as a first insulating film, 103a is a lower layer film, 103b is an upper layer film, 104 is a lower side (primary side) coil, 104a and 104b are lead portions having a bonding pad at the tip, 105 is an intermediate insulating film, 106 is an upper (secondary side) coil, and 106a and 106b have a bonding pad at the tip. A lead portion 107 is an opening provided in the upper layer film, and 108 is a silicon oxide film as a cover film.

尚、この例では、下側コイルとして1次側コイル、上側コイルとして2次側コイルで説明するが限定するものではなく反対であってもよい。 In this example, the primary coil is used as the lower coil, and the secondary coil is used as the upper coil.

本発明の薄膜トランス101のシリコン基板11の表面には、凹部102(深さ22μm)が設けられている。そして、その凹部102の内面を含むシリコン基板11の表面には第1の絶縁膜としてのシリコン酸化膜103が形成されている。尚、シリコン基板11は、結晶軸が(100)のシリコン基板である。 A recess 102 (depth 22 μm) is provided on the surface of the silicon substrate 11 of the thin film transformer 101 of the present invention. A silicon oxide film 103 as a first insulating film is formed on the surface of the silicon substrate 11 including the inner surface of the recess 102. The silicon substrate 11 is a silicon substrate having a crystal axis of (100).

そして、その凹部102の底部には、Alで成るスパイラル状の下側(1次側)コイル104(厚さ2μm)が形成されている。 A spiral lower (primary) coil 104 (thickness 2 μm) made of Al is formed at the bottom of the recess 102.

ここで、シリコン酸化膜103は、下層膜103a(厚さ1μm)と上層膜103b(厚さ1μm)の2層で構成されている。そして、下側(1次側)コイル104の内側端からの引き出し部104a(厚さ2μm)は、下層膜103aと上層膜103bとの層間に形成され、下側(1次側)コイル104の内側端の位置の上層膜103bに設けた開口部107を通して下側(1次側)コイル104と電気的に接続されている。 Here, the silicon oxide film 103 is composed of two layers of a lower layer film 103a (thickness 1 μm) and an upper layer film 103b (thickness 1 μm). A lead-out portion 104 a (thickness 2 μm) from the inner end of the lower (primary) coil 104 is formed between the lower layer film 103 a and the upper layer film 103 b, and the lower (primary side) coil 104. It is electrically connected to the lower (primary side) coil 104 through an opening 107 provided in the upper layer film 103b at the inner end position.

尚、この引き出し部104aと下側(1次側)コイル104との交差部分では、下側(1次側)コイル104が引き出し部104aの厚さ分だけ持ち上げられた格好となるが問題とならないレベルである。 It should be noted that at the intersection of the lead portion 104a and the lower (primary) coil 104, the lower (primary) coil 104 is lifted by the thickness of the lead portion 104a, but there is no problem. Is a level.

そして、下側(1次側)コイル104の上には、凹部102を丁度、埋め込むようにポリイミド樹脂で成る中間絶縁膜105が形成されている。 An intermediate insulating film 105 made of polyimide resin is formed on the lower (primary) coil 104 so as to bury the concave portion 102.

そして、さらに、その中間絶縁膜105の上に、上側(2次側)コイル106が形成されている。 Further, an upper (secondary side) coil 106 is formed on the intermediate insulating film 105.

ここで、凹部102の深さは、その深さによって決定される中間絶縁膜105の厚さが下側(1次側)コイル104と上側(2次側)コイル106との間に所望の絶縁耐圧が得られる厚さとなる深さとする。(凹部102の深さが22μm、下側(1次側)コイル104の厚さが2μmの場合、中間絶縁膜105の厚さは、20μm(=22μm−2μm)となる。) Here, the depth of the recess 102 is determined by the thickness of the intermediate insulating film 105 determined by the depth between the lower (primary) coil 104 and the upper (secondary) coil 106. The depth is such a thickness that a breakdown voltage can be obtained. (When the depth of the recess 102 is 22 μm and the thickness of the lower (primary) coil 104 is 2 μm, the thickness of the intermediate insulating film 105 is 20 μm (= 22 μm−2 μm).

また、凹部102は、上に開いたテーパを有する側壁を有している。そして、下側(1次側)コイル104の内側端および外側端からの引き出し部104a,104bは、そのテーパ状の側壁に沿ってシリコン基板11の主面まで引き出されている。そして、その引き出し部104a,104bの先端部には、それぞれボンディングパッドが一体的に形成されている。 Moreover, the recessed part 102 has a side wall which has the taper opened upwards. The lead portions 104 a and 104 b from the inner end and the outer end of the lower (primary) coil 104 are drawn to the main surface of the silicon substrate 11 along the tapered side walls. Bonding pads are integrally formed at the leading ends of the lead portions 104a and 104b.

一方、上側(2次側)コイル106の内側端の引き出し部106aは、シリコン基板11主面と面一の中間絶縁膜105の表面上の上側(2次側)コイル106の内側端の位置にボンディングパッドとして形成されている。そして、外側端からの引き出し部106bは、そのまま、シリコン基板11主面の所定位置まで引き出され、その先端部にはボンディングパッドが一体的に形成されている。 On the other hand, the lead-out portion 106 a at the inner end of the upper (secondary) coil 106 is positioned at the inner end of the upper (secondary) coil 106 on the surface of the intermediate insulating film 105 flush with the main surface of the silicon substrate 11. It is formed as a bonding pad. The lead-out portion 106b from the outer end is pulled out as it is to a predetermined position on the main surface of the silicon substrate 11, and a bonding pad is integrally formed at the tip portion.

そして、それらの上には、ボンディングパッドの部分のみを開口したカバー膜としてのシリコン酸化膜108(厚さ1μm)が形成されている。 A silicon oxide film 108 (thickness: 1 μm) is formed as a cover film having an opening only on the bonding pad.

このような薄膜トランス101は、下側(1次側)コイル104に電流を流し、この電流に変化を与えると、下側(1次側)コイル104の周囲の磁界が変化するため、上側(2次側)コイル106に起電力を生じさせ、磁気を利用した信号伝達ができる。 In such a thin film transformer 101, when a current is passed through the lower (primary side) coil 104, and the current is changed, the magnetic field around the lower (primary side) coil 104 changes. Secondary side) An electromotive force is generated in the coil 106, and signal transmission using magnetism can be performed.

次に、上記のような薄膜トランス101の製造方法を図3,図4を用いて説明する。尚、図3,4は薄膜トランスの製造フローを模式的に示す断面図である。 Next, a method for manufacturing the thin film transformer 101 as described above will be described with reference to FIGS. 3 and 4 are cross-sectional views schematically showing the manufacturing flow of the thin film transformer.

先ず、図3(a)に示すように、シリコン基板11の表面に凹部102(深さ22μm)を形成し、その凹部102の内面を含むシリコン基板11の表面に第1の絶縁膜の下層膜103aとしてのシリコン酸化膜(厚さ1μm)を熱酸化法で形成する。 First, as shown in FIG. 3A, a recess 102 (depth 22 μm) is formed on the surface of the silicon substrate 11, and a lower insulating film of the first insulating film is formed on the surface of the silicon substrate 11 including the inner surface of the recess 102. A silicon oxide film (thickness 1 μm) as 103a is formed by a thermal oxidation method.

ここで、凹部102の形成方法は、結晶軸が(100)のシリコン基板11に、KOH(水酸化カリウム)水溶液等のアルカリ系のエッチャントによる異方性エッチングを行う。この方法によると、平坦な凹部102の底面が得られることに加えて、シリコン基板11の結晶方位による開口部に向かって拡がるテーパ状の側壁が得られる。このテーパ状の側壁は、下側(1次側)コイルの引き出し部をシリコン基板11の主面まで引き出す際に、その形成において好適である。 Here, as a method for forming the recess 102, anisotropic etching is performed on the silicon substrate 11 having a crystal axis of (100) using an alkaline etchant such as a KOH (potassium hydroxide) aqueous solution. According to this method, in addition to obtaining the bottom surface of the flat recess 102, a tapered side wall extending toward the opening portion due to the crystal orientation of the silicon substrate 11 is obtained. This tapered side wall is suitable for forming the lower (primary side) coil lead-out portion to the main surface of the silicon substrate 11.

次に、図3(b)に示すように、下層膜103aの上に下側(1次側)コイル104の内側端からの引き出し部104aを形成する。形成方法は、スパッタリング法で、Alで成る金属膜(厚さ2μm)を形成した後、フォトリソグラフィおよびエッチング処理を施し、その先端部にボンディングパッドを有する引き出し部104aを形成する。 Next, as shown in FIG. 3B, a lead-out portion 104a from the inner end of the lower (primary) coil 104 is formed on the lower layer film 103a. As a forming method, a metal film (thickness 2 μm) made of Al is formed by a sputtering method, and then photolithography and etching are performed to form a lead-out portion 104a having a bonding pad at the tip.

次に、図3(c)に示すように、その上に第1の絶縁膜の上層膜103bとしてのシリコン酸化膜(厚さ1μm)をCVD法で形成する。このように、引き出し部104aを下層膜103aと上層膜103bとの層間に形成することで、このあと上層膜103b上に形成する下側(1次側)コイルのコイル部との絶縁性を確保する。 Next, as shown in FIG. 3C, a silicon oxide film (thickness: 1 μm) is formed as an upper film 103b of the first insulating film thereon by a CVD method. In this way, by forming the lead-out portion 104a between the lower layer film 103a and the upper layer film 103b, insulation from the coil portion of the lower (primary side) coil formed on the upper layer film 103b is secured. To do.

次に、図4(d)に示すように、このあと形成する下側(1次側)コイルの内端部の位置の上層膜103bに、フォトリソグラフィおよびエッチング処理を施し、開口部107を形成する。 Next, as shown in FIG. 4D, the upper layer film 103b at the position of the inner end of the lower (primary) coil to be formed is subjected to photolithography and etching to form the opening 107. To do.

次に、図4(e)に示すように、下側(1次側)コイル104を形成する。形成方法は、スパッタリング法で、Alで成る金属膜(厚さ2μm)を形成した後、フォトリソグラフィおよびエッチング処理を施し、所定のスパイラル状コイルを形成する。 Next, as shown in FIG. 4E, the lower (primary) coil 104 is formed. As a forming method, a metal film (thickness: 2 μm) made of Al is formed by a sputtering method, and then photolithography and etching are performed to form a predetermined spiral coil.

その際、同時に開口部107を通して、下側(1次側)コイル104の内側端と引き出し部104aとは電気的に接続される。また、下側(1次側)コイル104の外側端からの引き出し部は、テーパ状の側壁に沿ってシリコン基板11の主面の所定位置まで引き出される。そして、その引き出し部の先端部には、ボンディングパッドが一体的に形成される。 At that time, the inner end of the lower (primary) coil 104 and the lead-out portion 104a are electrically connected through the opening 107 at the same time. Further, the lead-out portion from the outer end of the lower (primary) coil 104 is drawn to a predetermined position on the main surface of the silicon substrate 11 along the tapered side wall. Then, a bonding pad is integrally formed at the leading end of the drawer portion.

次に、図4(f)に示すように、シリコン基板11の表面に絶縁材料として液状のポリイミド樹脂を塗布して、凹部102を埋め込む。塗布方法は、回転塗布装置(図示せず)にシリコン基板11を吸着保持し、液状のポリイミド樹脂をシリコン基板11の表面に滴下しつつ回転させ、この回転によって生じる遠心力を利用してポリイミド樹脂をシリコン基板11全面に均一に押し広げる。液状のポリイミド樹脂は凹部102の内部を充填するのに好適である。 Next, as shown in FIG. 4 (f), a liquid polyimide resin is applied as an insulating material to the surface of the silicon substrate 11 to fill the recesses 102. In the coating method, the silicon substrate 11 is adsorbed and held by a spin coater (not shown), and a liquid polyimide resin is rotated while being dropped onto the surface of the silicon substrate 11, and the polyimide resin is utilized by utilizing the centrifugal force generated by the rotation. Is uniformly spread over the entire surface of the silicon substrate 11. A liquid polyimide resin is suitable for filling the inside of the recess 102.

その後、ポリイミド樹脂を熱硬化させる。尚、ここでは、熱硬化性のポリイミド樹脂で説明したが、感光性のポリイミド樹脂であってもよい。 Thereafter, the polyimide resin is thermally cured. In addition, although demonstrated here with the thermosetting polyimide resin, the photosensitive polyimide resin may be sufficient.

次に、図5(g)に示すように、CMP法により、硬化したポリイミド樹脂を凹部102が丁度、埋め込まれる高さまで除去して中間絶縁膜105を形成する。これにより、中間絶縁膜105の表面とシリコン基板11の主面とは、ほぼ面一となる。 Next, as shown in FIG. 5G, the intermediate insulating film 105 is formed by removing the cured polyimide resin to a height at which the concave portion 102 is buried, by CMP. As a result, the surface of the intermediate insulating film 105 and the main surface of the silicon substrate 11 are substantially flush.

次に、図5(h)に示すように、上側(2次側)コイル106を形成する。形成方法は、スパッタリング法で、Alで成る金属膜(厚さ2μm)を形成した後、フォトリソグラフィおよびエッチング処理を施し、所定のスパイラル状コイルを形成する。 Next, as shown in FIG. 5H, the upper (secondary) coil 106 is formed. As a forming method, a metal film (thickness: 2 μm) made of Al is formed by a sputtering method, and then photolithography and etching are performed to form a predetermined spiral coil.

ここで、上側(2次側)コイル106の内側端の引き出し部106aは、そのまま中間絶縁膜105表面上にボンディングパッドとして形成される。そして、外側端からの引き出し部は、ほぼ面一のシリコン基板11主面の所定位置まで引き出される。そして、その先端部にボンディングパッドが一体的に形成される。 Here, the lead-out portion 106 a at the inner end of the upper (secondary) coil 106 is formed as a bonding pad on the surface of the intermediate insulating film 105 as it is. Then, the lead-out portion from the outer end is pulled out to a predetermined position on the main surface of the silicon substrate 11 that is substantially flush. And the bonding pad is integrally formed in the front-end | tip part.

そして、最後に、図5(i)に示すように、ボンディングパッドの部分のみを開口したカバー膜としてのシリコン酸化膜108(厚さ1μm)をCVD法で形成し、薄膜トランス101が形成される。 Finally, as shown in FIG. 5I, a silicon oxide film 108 (thickness 1 μm) as a cover film having only the bonding pad portion opened is formed by the CVD method, and the thin film transformer 101 is formed. .

尚、上記では、下側(1次側)コイル,上側(2次側)コイルの形成方法をシリコン基板11表面に金属膜をスパッタリング法で堆積させ、その後、フォトレジストとエッチング処理を施してパターニングする方法で説明した。しかし、凹部の深さが深いために金属膜のみを堆積させただけでは、フォトレジスト塗布が困難である場合には、シリコン基板11の表面に金属膜を堆積させた後に、さらにCVD法でその金属膜上にシリコン酸化膜などを堆積させ、その後、フォトレジストおよびエッチング処理を施してパターニングするようにしてもよい。 In the above description, the lower (primary) coil and the upper (secondary) coil are formed by depositing a metal film on the surface of the silicon substrate 11 by sputtering, followed by photoresist and etching, and patterning. Explained how to do. However, in the case where it is difficult to apply a photoresist only by depositing only a metal film because the depth of the recess is deep, after depositing the metal film on the surface of the silicon substrate 11, the CVD method is used. A silicon oxide film or the like may be deposited on the metal film, and then patterned by applying a photoresist and an etching process.

また、上記では、下側コイルおよび上側コイルの形成方法として、スパッタリング法で説明したが、特にこれに限るものではなく真空蒸着法を用いてもよいことは言うまでもない。また、硬化したポリイミド樹脂を除去する方法をCMP法で説明したが、エッチバック法であっても構わない。 In the above description, the sputtering method has been described as the method for forming the lower coil and the upper coil. However, it is needless to say that the present invention is not limited to this and a vacuum deposition method may be used. Moreover, although the method of removing the cured polyimide resin has been described by the CMP method, an etch back method may be used.

このような形成方法によると、平面上に液状のポリイミド樹脂を所望の厚さが得られるまで重ね塗りする方法と比較して、多数回の重ね塗り工程および乾燥工程を必要とすることなく、成形性よく安定した厚さと平坦度が得られる。そして、その結果、5kv程度の高絶縁耐圧を有する薄膜トランス101が形成できる。また、ボンディングパッドがすべて、ほぼ同一平面上に形成されるため組立時のボンディング作業が容易となる。 According to such a forming method, the liquid polyimide resin is formed on a flat surface without the need for multiple recoating steps and drying steps as compared with a method of recoating until a desired thickness is obtained. Stable thickness and flatness can be obtained. As a result, the thin film transformer 101 having a high withstand voltage of about 5 kv can be formed. Further, since all the bonding pads are formed on substantially the same plane, the bonding work at the time of assembly becomes easy.

本発明は、安定した十分な厚さと平坦度を有した中間絶縁膜を備えた高絶縁耐圧を要求される薄膜トランスおよびその製造方法に適用できる。   INDUSTRIAL APPLICABILITY The present invention can be applied to a thin film transformer having an intermediate insulating film having a stable and sufficient thickness and flatness and requiring a high withstand voltage, and a manufacturing method thereof.

本発明の薄膜トランスの一例の概略構成を示す平面図および断面図The top view and sectional drawing which show schematic structure of an example of the thin film transformer of this invention 本発明の薄膜トランスの下側コイルと引き出し部の接続部の要部分解斜視図The principal part disassembled perspective view of the connection part of the lower coil and drawer | drawing-out part of the thin film transformer of this invention 本発明の薄膜トランスの製造フローを模式的に示す断面図Sectional drawing which shows typically the manufacture flow of the thin film transformer of this invention 本発明の薄膜トランスの製造フローを模式的に示す断面図Sectional drawing which shows typically the manufacture flow of the thin film transformer of this invention 本発明の薄膜トランスの製造フローを模式的に示す断面図Sectional drawing which shows typically the manufacture flow of the thin film transformer of this invention 磁気を利用したカプラとしての半導体装置の概略構成図Schematic configuration diagram of a semiconductor device as a coupler using magnetism 従来の薄膜トランスの一例の概略構成を示す平面図および断面図A plan view and a cross-sectional view showing a schematic configuration of an example of a conventional thin film transformer

符号の説明Explanation of symbols

1 入力側のドライバICチップ
2 出力側のドライバICチップ
3 薄膜トランス(薄膜トランスを形成した半導体チップ)
4 モールド樹脂
5 Auワイヤ
6 リード
10 従来の薄膜トランス
11 シリコン基板
12a,12b,12c シリコン酸化膜
13 下側(1次側)コイル
13a,13b 下側(1次側)コイルの両端
14 上側(2次側)コイル
14a,14b 上側(2次側)コイルの両端
101 本発明の薄膜トランス
102 凹部
103 第1の絶縁膜としてのシリコン酸化膜
103a 下層膜
103b 上層膜
104 下側(1次側)コイル
104a,104b 下側(1次側)コイルの両端
105 中間絶縁膜
106 上側(2次側)コイル
106a,106b 上側(2次側)コイルの両端
107 開口部
108 カバー膜としてのシリコン酸化膜
1 Driver IC chip on the input side 2 Driver IC chip on the output side 3 Thin film transformer (semiconductor chip on which a thin film transformer is formed)
4 Mold resin 5 Au wire 6 Lead 10 Conventional thin film transformer 11 Silicon substrates 12a, 12b, 12c Silicon oxide film 13 Lower side (primary side) coils 13a, 13b Both ends 14 of lower side (primary side) coils Upper side (2 Secondary side) Coils 14a, 14b Both ends 101 of upper (secondary) coil Thin film transformer 102 of the present invention Recess 103 Silicon oxide film 103a as first insulating film Lower film 103b Upper film 104 Lower (primary) coil 104a, 104b Both ends 105 of the lower (primary) coil Intermediate insulating film 106 Upper (secondary) coils 106a, 106b Both ends 107 of the upper (secondary) coil Openings 108 Silicon oxide film as a cover film

Claims (12)

半導体基板上に、下側コイルと上側コイルとを中間絶縁膜を介して対向配置して形成された薄膜トランスであって、下側コイルは、前記半導体基板に設けられた凹部の底部に形成され、前記中間絶縁膜は、前記凹部を埋め込むように形成され、上側コイルは、前記中間絶縁膜上に形成されたことを特徴とする薄膜トランス。 A thin film transformer formed by disposing a lower coil and an upper coil opposite to each other with an intermediate insulating film on a semiconductor substrate, wherein the lower coil is formed at the bottom of a recess provided in the semiconductor substrate. The thin film transformer is characterized in that the intermediate insulating film is formed so as to fill the recess, and the upper coil is formed on the intermediate insulating film. 前記中間絶縁膜は、ポリイミド樹脂で成ることを特徴とする請求項1に記載の薄膜トランス。 The thin film transformer according to claim 1, wherein the intermediate insulating film is made of polyimide resin. 前記半導体基板は、結晶軸が(100)のシリコン基板であることを特徴とする請求項1または2に記載の薄膜トランス。 3. The thin film transformer according to claim 1, wherein the semiconductor substrate is a silicon substrate having a crystal axis of (100). 前記凹部は、開口部に向かって拡がるテーパ状の側壁を有し、前記下側コイルの両端からの引き出し部は、前記テーパ状の側壁に沿って前記半導体基板の主面まで引き出されたことを特徴とする請求項1から3のいずれかに記載の薄膜トランス。 The concave portion has a tapered side wall extending toward the opening, and the lead-out portions from both ends of the lower coil are drawn to the main surface of the semiconductor substrate along the tapered side wall. 4. The thin film transformer according to claim 1, wherein the thin film transformer is characterized in that: 前記下側コイルが、スパイラル状コイルである場合、前記下側コイルは前記半導体基板上に形成された上層膜と下層膜の2層で成る絶縁膜上に形成され、前記スパイラル状コイルの内側端からの引き出し部は、前記上層膜と前記下層膜との膜間に形成され、かつ、スパイラル状コイルの内側端の位置に設けられた前記上層膜の開口部を通して、前記スパイラル状コイルの内側端と電気的に接続されたことを特徴とする請求項4に記載の薄膜トランス。 When the lower coil is a spiral coil, the lower coil is formed on an insulating film formed of two layers, an upper layer film and a lower layer film, formed on the semiconductor substrate, and the inner end of the spiral coil. The lead-out portion is formed between the upper layer film and the lower layer film, and passes through the opening of the upper layer film provided at the position of the inner end of the spiral coil. The thin film transformer according to claim 4, wherein the thin film transformer is electrically connected to the thin film transformer. 前記下側コイルの引き出し部および上側コイルの引き出し部は、それぞれ、先端にワイヤボンディングパッドが一体的に形成されたことを特徴とする請求項4または5に記載の薄膜トランス。 6. The thin film transformer according to claim 4, wherein a wire bonding pad is integrally formed at a tip of each of the lower coil lead portion and the upper coil lead portion. 半導体基板上に、下側コイルと上側コイルとを中間絶縁膜を介して対向配置して形成された薄膜トランスの製造方法であって、
前記半導体基板に凹部を形成する工程と、
前記凹部の底部に、前記下側コイルを形成する工程と、
前記半導体基板の表面に液状の絶縁材料を塗布して前記凹部を埋め込んだ後、前記液状の絶縁材料を硬化させる工程と、
前記中間絶縁膜上に、前記上側コイルを形成する工程とを備えたことを特徴とする薄膜トランスの製造方法。
A method of manufacturing a thin film transformer formed by arranging a lower coil and an upper coil opposite to each other with an intermediate insulating film on a semiconductor substrate,
Forming a recess in the semiconductor substrate;
Forming the lower coil at the bottom of the recess;
Applying a liquid insulating material to the surface of the semiconductor substrate and filling the recess, and then curing the liquid insulating material;
And a step of forming the upper coil on the intermediate insulating film.
前記中間絶縁膜は、ポリイミド樹脂で成ることを特徴とする請求項7に記載の薄膜トランスの製造方法。 8. The method of manufacturing a thin film transformer according to claim 7, wherein the intermediate insulating film is made of polyimide resin. 前記凹部の形成方法は、前記半導体基板を結晶軸が(100)のシリコン基板とし、KOH(水酸化カリウム)水溶液等のアルカリ系のエッチャントによる異方性エッチングを用いて、開口部に向かって拡がるテーパ状の側壁を有するように形成したことを特徴とする請求項7または8に記載の薄膜トランスの製造方法。 In the method of forming the recess, the semiconductor substrate is a silicon substrate having a crystal axis of (100), and spreads toward the opening using anisotropic etching with an alkaline etchant such as a KOH (potassium hydroxide) aqueous solution. 9. The method of manufacturing a thin film transformer according to claim 7, wherein the thin film transformer is formed to have a tapered side wall. 前記下側コイルの両端からの引き出し部は、前記テーパ状の側壁に沿って前記半導体基板の主面まで引き出されたことを特徴とする請求項9に記載の薄膜トランスの製造方法。 10. The method of manufacturing a thin film transformer according to claim 9, wherein lead portions from both ends of the lower coil are led to the main surface of the semiconductor substrate along the tapered side wall. 前記下側コイルが、スパイラル状コイルである場合、前記下側コイルは前記半導体基板上に形成された上層膜と下層膜の2層で成る絶縁膜上に形成され、前記絶縁膜を形成する工程は、前記下側コイルを形成する工程の前に、
先ず、前記下層膜を形成する工程と、
次に、前記下層膜上に、前記スパイラル状コイルの内側端からの引き出し部と成る導電体部分を形成する工程と、
次に、その上に前記上層膜を形成する工程と、
次に、前記上層膜のスパイラル状コイルの内側端が形成される予定位置に開口部を設ける工程と、
を備えたことを特徴とする請求項7から10のいずれかに記載の薄膜トランスの製造方法。
When the lower coil is a spiral coil, the lower coil is formed on an insulating film composed of an upper layer film and a lower layer film formed on the semiconductor substrate, and forming the insulating film Before the step of forming the lower coil,
First, forming the lower layer film,
Next, on the lower layer film, forming a conductor portion to be a lead portion from the inner end of the spiral coil;
Next, a step of forming the upper layer film thereon,
Next, a step of providing an opening at a position where an inner end of the spiral coil of the upper layer film is formed;
The method of manufacturing a thin film transformer according to claim 7, comprising:
前記下側コイルの引き出し部および上側コイルの引き出し部は、それぞれ、先端にワイヤボンディングパッドが一体的に形成されたことを特徴とする請求項10または11に記載の薄膜トランスの製造方法。
12. The method of manufacturing a thin film transformer according to claim 10, wherein a wire bonding pad is integrally formed at a tip of each of the lower coil lead portion and the upper coil lead portion.
JP2005355564A 2005-12-09 2005-12-09 Thin film transistor, and method of manufacturing same Pending JP2007165343A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005355564A JP2007165343A (en) 2005-12-09 2005-12-09 Thin film transistor, and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005355564A JP2007165343A (en) 2005-12-09 2005-12-09 Thin film transistor, and method of manufacturing same

Publications (1)

Publication Number Publication Date
JP2007165343A true JP2007165343A (en) 2007-06-28

Family

ID=38247969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005355564A Pending JP2007165343A (en) 2005-12-09 2005-12-09 Thin film transistor, and method of manufacturing same

Country Status (1)

Country Link
JP (1) JP2007165343A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065042A (en) * 2007-09-07 2009-03-26 Mitsubishi Electric Corp High-frequency passive element and method of manufacturing the same
JP2009232637A (en) * 2008-03-25 2009-10-08 Rohm Co Ltd Switch controller and motor drive using the same
JP2012227517A (en) * 2011-04-01 2012-11-15 Rohm Co Ltd Temperature detection device, temperature detection circuit and power semiconductor module
KR101622333B1 (en) * 2015-06-16 2016-05-20 주식회사 에이텀 electronic element using flat coil and transformer using the same
US10199340B2 (en) 2014-11-18 2019-02-05 Mitsubishi Electric Corporation Signal transmission insulative device and power semiconductor module
JPWO2020183867A1 (en) * 2019-03-08 2021-03-18 ローム株式会社 Electronic components

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307723A (en) * 1998-04-17 1999-11-05 Matsushita Electric Ind Co Ltd Planar transformer
JP2003297939A (en) * 2002-04-05 2003-10-17 Innotech Corp Semiconductor device
JP2005079286A (en) * 2003-08-29 2005-03-24 Canon Inc Inductor and its manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307723A (en) * 1998-04-17 1999-11-05 Matsushita Electric Ind Co Ltd Planar transformer
JP2003297939A (en) * 2002-04-05 2003-10-17 Innotech Corp Semiconductor device
JP2005079286A (en) * 2003-08-29 2005-03-24 Canon Inc Inductor and its manufacturing method

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065042A (en) * 2007-09-07 2009-03-26 Mitsubishi Electric Corp High-frequency passive element and method of manufacturing the same
JP2009232637A (en) * 2008-03-25 2009-10-08 Rohm Co Ltd Switch controller and motor drive using the same
JP2012227517A (en) * 2011-04-01 2012-11-15 Rohm Co Ltd Temperature detection device, temperature detection circuit and power semiconductor module
US9523613B2 (en) 2011-04-01 2016-12-20 Rohm Co., Ltd. Temperature detecting circuit and temperature detecting apparatus using the same
US10199340B2 (en) 2014-11-18 2019-02-05 Mitsubishi Electric Corporation Signal transmission insulative device and power semiconductor module
DE112015005198B4 (en) 2014-11-18 2023-05-17 Mitsubishi Electric Corporation SIGNAL TRANSMISSION ISOLATION DEVICE AND POWER SEMICONDUCTOR MODULE
KR101622333B1 (en) * 2015-06-16 2016-05-20 주식회사 에이텀 electronic element using flat coil and transformer using the same
JPWO2020183867A1 (en) * 2019-03-08 2021-03-18 ローム株式会社 Electronic components
US11557422B2 (en) 2019-03-08 2023-01-17 Rohm Co., Ltd. Electronic component
US11742132B2 (en) 2019-03-08 2023-08-29 Rohm Co., Ltd. Electronic component

Similar Documents

Publication Publication Date Title
JP6051359B2 (en) Inductor element with core and manufacturing method thereof
US6869856B2 (en) Process for manufacturing a semiconductor wafer integrating electronic devices including a structure for electromagnetic decoupling
US9245684B2 (en) Method for manufacturing a transformer device on a glass substrate
JP2007165343A (en) Thin film transistor, and method of manufacturing same
JPH10107201A (en) Lid air bridge
JP2005109221A (en) Wafer-level package and its manufacturing method
JP7218020B2 (en) Packaging method and packaging structure for bulk acoustic wave resonator
CN106463242A (en) Method of manufacturing a micro-fabricated wafer level integrated inductor or transformer for high frequency switch mode power supplies
JP6555084B2 (en) Capacitance element and method for manufacturing the capacitance element
JP4819320B2 (en) Manufacturing method of semiconductor device
JP2009302268A (en) Semiconductor device with transformer element formed therein and manufacturing method therefor
CN104867865B (en) A kind of wafer three-dimensional integration lead technique
JP2012129269A (en) Inductor element with core and method of manufacturing the same
JP2002033410A (en) Function device unit and its manufacturing method
TWI578547B (en) Magneto-impedance sensor device and method for fafbicating the same
JP2007292544A (en) Magnetic device
WO2010147120A1 (en) Inductor element with core and method for producing the same
US10442686B2 (en) Method for manufacturing a hollow MEMS structure
JP2009111036A (en) Thin film transformer and its production process
JP2005079286A (en) Inductor and its manufacturing method
JP4708009B2 (en) Wiring board manufacturing method
JP2007088163A (en) Manufacturing method of semiconductor chip
JP2009267207A (en) Signal transmission apparatus, and method of manufacturing signal transmission apparatus
TWI545332B (en) Magneto-impedance sensor device and method for fafbicating the same
JP2008105112A (en) Mems device

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Effective date: 20070705

Free format text: JAPANESE INTERMEDIATE CODE: A7421

A621 Written request for application examination

Effective date: 20081112

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100426

A977 Report on retrieval

Effective date: 20120110

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120515