JP2007158186A - Dielectric laminate structure, method of manufacturing same, and wiring board - Google Patents
Dielectric laminate structure, method of manufacturing same, and wiring board Download PDFInfo
- Publication number
- JP2007158186A JP2007158186A JP2005353791A JP2005353791A JP2007158186A JP 2007158186 A JP2007158186 A JP 2007158186A JP 2005353791 A JP2005353791 A JP 2005353791A JP 2005353791 A JP2005353791 A JP 2005353791A JP 2007158186 A JP2007158186 A JP 2007158186A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric
- hole
- conductor layer
- metal foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、誘電体積層構造体の製造方法、誘電体積層構造体、及び配線基板に関する。 The present invention relates to a method for manufacturing a dielectric multilayer structure, a dielectric multilayer structure, and a wiring board.
近年、集積回路技術の進歩によりますます半導体チップの動作が高速化している。それに伴い、電源配線等にノイズが重畳されて、誤動作を引き起こすことがある。そこで、半導体チップを搭載する配線基板の上面或いは下面にコンデンサを搭載して、ノイズの除去を図っている。 In recent years, the operation of semiconductor chips has been increasingly accelerated due to advances in integrated circuit technology. As a result, noise may be superimposed on the power supply wiring and the like, causing malfunction. Therefore, a capacitor is mounted on the upper surface or the lower surface of the wiring substrate on which the semiconductor chip is mounted to remove noise.
しかしながら、上記の手法では、配線基板の完成後に、別途コンデンサを搭載する必要があるため、他の配線等に制限されることによりコンデンサと半導体チップとの配線距離が長くなり、配線抵抗やインダクタンスが大きくなってしまう。また、配線基板にコンデンサを搭載する領域を予め確保する必要があり、他の電子部品の自由度を低下させてしまう。このようなことから、配線基板にコンデンサを内蔵させる技術が提案されている。 However, in the above method, since it is necessary to mount a capacitor separately after the wiring board is completed, the wiring distance between the capacitor and the semiconductor chip is increased by being restricted to other wiring, and wiring resistance and inductance are reduced. It gets bigger. In addition, it is necessary to secure a region for mounting the capacitor on the wiring board in advance, which reduces the degree of freedom of other electronic components. For this reason, a technique for incorporating a capacitor in a wiring board has been proposed.
現在、配線基板に内蔵させるコンデンサとしては、例えば、金属箔を用いたコンデンサが知られている（例えば特許文献１参照）。この金属箔を用いたコンデンサとしては、例えば、金属箔上に誘電体層及び導体層がこの順に積層され、かつ誘電体層及び導体層に貫通孔が形成されているものがある。このようなコンデンサを作製する場合、金属箔上に貫通孔を有する誘電体層を形成し、その後誘電体層上にスクリーン印刷により貫通孔を有する導体層を形成している。
しかしながら、誘電体層上に導体層をスクリーン印刷により形成すると、誘電体層に対する導体層形成用の印刷マスクの位置ずれが生じ、導体層を構成する導体ペーストが誘電体層の貫通孔内に入り込んでしまい、金属箔と導体層が電気的に導通してしまうことがある。この結果、歩留まりが低下してしまうとともに、コンデンサの信頼性が確保できないという問題がある。 However, when the conductor layer is formed on the dielectric layer by screen printing, the position of the print mask for forming the conductor layer with respect to the dielectric layer is shifted, and the conductor paste constituting the conductor layer enters the through hole of the dielectric layer. Thus, the metal foil and the conductor layer may be electrically connected. As a result, there is a problem that the yield is lowered and the reliability of the capacitor cannot be secured.
本発明は、上記課題を解決するためになされたものである。即ち、歩留まりを向上させることが可能であり、信頼性が向上した誘電体積層構造体を製造することが可能な誘電体積層構造体の製造方法、信頼性が向上した誘電体積層構造体、及びこのような誘電体積層構造体を備えた配線基板を提供することを目的とする。 The present invention has been made to solve the above problems. That is, a method for manufacturing a dielectric laminate structure capable of improving a yield and capable of producing a dielectric laminate structure with improved reliability, a dielectric laminate structure with improved reliability, and An object of the present invention is to provide a wiring board provided with such a dielectric laminated structure.
本発明の他の態様によれば、第１の導体層と、前記第１の導体層の少なくとも一方の主面上に形成され、円状の第１の貫通孔を有する誘電体層と、前記誘電体層上に形成され、前記第１の貫通孔に連通し、直径が前記第１の貫通孔の直径よりも大きい円状の第２の貫通孔を有する第２の導体層とを備える積層体を焼成して形成された誘電体積層構造体の製造方法であって、前記誘電体層上に前記第２の導体層を形成する工程と、前記誘電体層上に前記第２の導体層を形成した後に、レーザにより前記誘電体層及び前記第２の導体層を一括して穿孔し、前記第１及び第２の貫通孔を形成する工程とを具備することを特徴とする誘電体積層構造体の製造方法が提供される。 According to another aspect of the present invention, a first conductor layer, a dielectric layer formed on at least one main surface of the first conductor layer, and having a circular first through hole; And a second conductor layer formed on the dielectric layer, communicated with the first through hole, and having a circular second through hole having a diameter larger than the diameter of the first through hole. A method for manufacturing a dielectric laminated structure formed by firing a body, the step of forming the second conductor layer on the dielectric layer, and the second conductor layer on the dielectric layer Forming the first and second through holes by collectively drilling the dielectric layer and the second conductor layer with a laser after forming the first and second through holes. A method of manufacturing a structure is provided.
本発明の他の態様によれば、第１の導体層と、前記第１の導体層の少なくとも一方の主面上に形成され、円状の第１の貫通孔を有する誘電体層と、前記誘電体層上に形成され、前記第１の貫通孔に連通し、直径が前記第１の貫通孔の直径よりも大きい円状の第２の貫通孔を有する第２の導体層とを具備することを特徴とする誘電体積層構造体が提供される。 According to another aspect of the present invention, a first conductor layer, a dielectric layer formed on at least one main surface of the first conductor layer, and having a circular first through hole; A second conductor layer formed on the dielectric layer, communicating with the first through-hole, and having a circular second through-hole having a diameter larger than the diameter of the first through-hole. A dielectric laminated structure is provided.
本発明の他の態様によれば、配線基板本体と、前記配線基板本体上に形成されたビルドアップ層と、前記ビルドアップ層の内部に配置された請求項６乃至１１のいずれか１項に記載の誘電体積層構造体とを具備することを特徴とする配線基板が提供される。 According to another aspect of the present invention, in any one of claims 6 to 11, the wiring board body, the buildup layer formed on the wiring board body, and the buildup layer are disposed inside. There is provided a wiring board comprising the dielectric laminated structure described above.
本発明の一の態様によれば、歩留まりを向上させることが可能であり、かつ信頼性が向上した誘電体積層構造体を製造することが可能な誘電体積層構造体の製造方法を提供することができる。本発明の他の態様によれば、信頼性が向上した誘電体積層構造体を提供することができる。また、本発明の他の態様によれば、このような誘電体積層構造体を備えた配線基板を提供することができる。 According to one aspect of the present invention, it is possible to provide a method for manufacturing a dielectric multilayer structure that can improve the yield and can manufacture a dielectric multilayer structure with improved reliability. Can do. According to another aspect of the present invention, a dielectric laminated structure with improved reliability can be provided. Moreover, according to the other aspect of this invention, the wiring board provided with such a dielectric laminated structure can be provided.
（第１の実施の形態）
以下、図面を参照しながら第１の実施の形態について説明する。図１（ａ）は、本実施の形態に係るコンデンサの縦断面図であり、図１（ｂ）は、本実施の形態に係るコンデンサの平面図である。
(First embodiment)
Hereinafter, a first embodiment will be described with reference to the drawings. FIG. 1A is a longitudinal sectional view of the capacitor according to the present embodiment, and FIG. 1B is a plan view of the capacitor according to the present embodiment.
図１（ａ）及び図１（ｂ）に示される誘電体積層構造体としてのコンデンサ１は、円状の貫通孔２ａ（第３の貫通孔）を有する第１の導体層としての金属箔２を備えている。本実施の形態では、第１の導体層として、金属箔２を使用した例について説明しているが、第１の導体層は、導体シート、或いは導体ペーストから構成された導体ペースト層であってもよい。 A capacitor 1 as a dielectric laminated structure shown in FIGS. 1A and 1B includes a metal foil 2 as a first conductor layer having a circular through hole 2a (third through hole). It has. In the present embodiment, an example in which the metal foil 2 is used as the first conductor layer has been described. However, the first conductor layer is a conductor sheet or a conductor paste layer composed of a conductor paste. Also good.
金属箔２は、例えばＮｉ等から構成されている。金属箔２の厚さは、１０〜１００μｍとなっている。金属箔２の厚さをこの範囲としたのは、１０μｍ未満になると取扱いが困難となるからであり、また１００μｍを超えると、後述するビルドアップ層２２への内蔵が困難となるからである。 The metal foil 2 is made of, for example, Ni. The thickness of the metal foil 2 is 10 to 100 μm. The thickness of the metal foil 2 is set in this range because it becomes difficult to handle when the thickness is less than 10 μm, and when the thickness exceeds 100 μm, it is difficult to incorporate into the buildup layer 22 described later.
金属箔２の主面２ｂ、及び主面２ｂと反対側の主面２ｃ上には、円状の貫通孔３ａ（第１の貫通孔）を有する誘電体層３が形成されている。貫通孔３ａは複数形成されており、一部の貫通孔３ａは貫通孔２ａと連通している。誘電体層３は、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどの誘電体セラミックから構成されている。その他、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックからも構成することができ、要求特性に応じてアルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックからも構成することができる。 A dielectric layer 3 having a circular through hole 3a (first through hole) is formed on the main surface 2b of the metal foil 2 and the main surface 2c opposite to the main surface 2b. A plurality of through holes 3a are formed, and some of the through holes 3a communicate with the through holes 2a. The dielectric layer 3 is made of a dielectric ceramic such as barium titanate, lead titanate, or strontium titanate. In addition, it can also be composed of low-temperature fired ceramics such as borosilicate glass or lead borosilicate glass added with an inorganic ceramic filler such as alumina. Depending on the required characteristics, alumina, aluminum nitride, boron nitride It can also be composed of a high-temperature fired ceramic such as silicon, silicon carbide, or silicon nitride.
貫通孔２ａと連通している貫通孔３ａの側面３ａ１は、貫通孔２ａの側面２ａ１に対して引き下がっている。具体的には、貫通孔２ａと連通している貫通孔３ａは貫通孔２ａに対して同心円状に形成されているとともに貫通孔３ａの直径は貫通孔２ａの直径より大きくなっている。 The side surface 3a 1 of the through hole 3a communicating with the through hole 2a is pulled down with respect to the side surface 2a 1 of the through hole 2a. Specifically, the through hole 3a communicating with the through hole 2a is formed concentrically with the through hole 2a, and the diameter of the through hole 3a is larger than the diameter of the through hole 2a.
側面２ａ１に対する側面３ａ１の引き下がり長さｄ１は１０〜４０μｍであることが好ましい。この範囲が好ましいとしたのは、１０μｍ未満であると、後述するビア３３を形成するためのスルーホール４３を形成する際に誘電体層３にもレーザが照射されてしまい、誘電体層３にクラック等が生じてしまうおそれがあるからであり、４０μｍを超えると、後述するように側面３ａ１より側面４ａ１が引き下がっているために導体層４の面積が所望の面積以下となってしまい、コンデンサ１の静電容量が所望の容量以下となってしまうおそれがあるからである。 It is preferable withdraws length d 1 of the side surface 3a 1 against sides 2a 1 is 10 to 40 [mu] m. If this range is preferred, if it is less than 10 μm, the dielectric layer 3 is also irradiated with a laser when forming a through hole 43 for forming a via 33 described later. This is because cracks or the like may occur. When the thickness exceeds 40 μm, the side surface 4a 1 is pulled down from the side surface 3a 1 as described later, so that the area of the conductor layer 4 becomes less than the desired area. This is because the electrostatic capacity of the capacitor 1 may be less than a desired capacity.
誘電体層３の厚さは、０．３〜１０μｍとなっている。誘電体層３の厚さをこの範囲としたのは、０．３μｍ未満になると所定の絶縁耐圧を確保することが困難であり、また１０μｍを超えるとコンデンサ１に反りやうねり等の変形が発生してしまうおそれがあるからである。なお、本実施の形態では、金属箔２の主面２ｂ，２ｃ上の両方に誘電体層３及び導体層４が形成されているが、誘電体層３及び後述する導体層４は、金属箔２の主面２ｂ，２ｃの少なくとも一方に形成されていればよい。 The thickness of the dielectric layer 3 is 0.3 to 10 μm. The thickness of the dielectric layer 3 is set within this range. If the thickness is less than 0.3 μm, it is difficult to ensure a predetermined withstand voltage. If the thickness exceeds 10 μm, the capacitor 1 is deformed such as warping or undulation. This is because there is a risk of doing so. In the present embodiment, the dielectric layer 3 and the conductor layer 4 are formed on both the main surfaces 2b and 2c of the metal foil 2, but the dielectric layer 3 and the conductor layer 4 described later are formed of the metal foil. It is only necessary to be formed on at least one of the two main surfaces 2b and 2c.
誘電体層３上には、貫通孔３ａに連通した円状の貫通孔４ａ（第２の貫通孔）を有する第２の導体層としての導体層４が形成されている。導体層４は、例えば、主にＮｉ等から構成されている。なお、コンデンサ１の状態においては、金属箔２、誘電体層３、及び導体層４は焼成後の状態にある。 On the dielectric layer 3, a conductor layer 4 as a second conductor layer having a circular through hole 4a (second through hole) communicating with the through hole 3a is formed. The conductor layer 4 is mainly composed of Ni or the like, for example. In the state of the capacitor 1, the metal foil 2, the dielectric layer 3, and the conductor layer 4 are in a state after firing.
貫通孔４ａの側面４ａ１は、貫通孔３ａの側面３ａ１に対して引き下がっている。具体的には、貫通孔３ａの中心と貫通孔４ａの中心との位置ずれが１０μｍ以下となっているとともに貫通孔４ａの直径は貫通孔３ａの直径より大きくなっている。 Sides 4a 1 of the through hole 4a is backing down to the side 3a 1 of the through hole 3a. Specifically, the positional deviation between the center of the through hole 3a and the center of the through hole 4a is 10 μm or less, and the diameter of the through hole 4a is larger than the diameter of the through hole 3a.
側面３ａ１に対する側面４ａ１の引き下がり長さｄ２は５〜３０μｍであることが好ましい。この範囲が好ましいとしたのは、５μｍ未満であると、金属箔２と貫通孔４ａの側面４ａ１との距離（絶縁距離）が所望の長さ以上確保できないおそれがあるからであり、３０μｍを超えると、導体層４の面積が所望の面積以下となってしまい、コンデンサ１の静電容量が所望の容量以下となってしまうおそれがあるからである。 It is preferred length d 2 withdraw sides 4a 1 against side 3a 1 is 5 to 30 [mu] m. This range is preferred, if it is less than 5 [mu] m, because there is a fear that the distance between the side surface 4a 1 of the metal foil 2 and the through hole 4a (insulation distance) can not be obtained over a desired length, a 30μm This is because if it exceeds, the area of the conductor layer 4 becomes less than the desired area, and the capacitance of the capacitor 1 may become less than the desired capacity.
このようなコンデンサ１は、以下のようにして作製することができる。図２（ａ）〜図３（ｂ）は、本実施の形態に係るコンデンサの模式的な製造工程図である。 Such a capacitor 1 can be manufactured as follows. FIG. 2A to FIG. 3B are schematic manufacturing process diagrams of the capacitor according to the present embodiment.
まず、図２（ａ）に示されるように、例えばウエットエッチング等のエッチングにより金属箔２をパターニングし、金属箔２に貫通孔２ａを形成する。貫通孔２ａは、エッチングに限らず、レーザにより形成されていてもよい。 First, as shown in FIG. 2A, the metal foil 2 is patterned by etching such as wet etching to form a through hole 2 a in the metal foil 2. The through hole 2a is not limited to etching, and may be formed by a laser.
次いで、図２（ｂ）に示されるように貫通孔２ａが形成された金属箔２の主面２ｂ，２ｃ上に、例えばＰＥＴ（ポリエチレンテレフタレート）フィルム等の樹脂フィルム（図示せず）が貼着された誘電体層１１を圧着し、その後樹脂フィルムを剥離する。これにより、金属箔２の主面２ｂ，２ｃ上に誘電体層１１が形成される。なお、誘電体層１１は誘電体層３の焼成前の状態であり、誘電体層１１としては例えばセラミックグリーンシートやセラミックペースト層等が挙げられる。 Next, as shown in FIG. 2B, a resin film (not shown) such as a PET (polyethylene terephthalate) film is stuck on the main surfaces 2b and 2c of the metal foil 2 in which the through holes 2a are formed. The dielectric layer 11 thus bonded is pressure-bonded, and then the resin film is peeled off. Thereby, the dielectric layer 11 is formed on the main surfaces 2 b and 2 c of the metal foil 2. The dielectric layer 11 is in a state before the dielectric layer 3 is fired. Examples of the dielectric layer 11 include a ceramic green sheet and a ceramic paste layer.
金属箔２の主面２ｂ，２ｃ上に誘電体層１１を形成した後、図２（ｃ）に示されるように誘電体層１１上にＰＥＴフィルム等の樹脂フィルム（図示せず）が貼着された導体層１２を圧着する。これにより、誘電体層１１上に導体層１２が形成される。なお、導体層１２は導体層４の焼成前の状態であり、導体層１２は導体シート或いは導体ペースト層から構成されている。 After the dielectric layer 11 is formed on the main surfaces 2b and 2c of the metal foil 2, a resin film (not shown) such as a PET film is stuck on the dielectric layer 11 as shown in FIG. The conductor layer 12 thus formed is pressure bonded. Thereby, the conductor layer 12 is formed on the dielectric layer 11. The conductor layer 12 is in a state before the conductor layer 4 is fired, and the conductor layer 12 is composed of a conductor sheet or a conductor paste layer.
金属箔２の主面２ｂ，２ｃ上に誘電体層１１及び導体層１２を形成した後、導体層１２上に樹脂フィルムが貼着された状態で、レーザにより誘電体層１１及び導体層１２を一括して穿孔して、図３（ａ）に示されるように誘電体層１１及び導体層１２に貫通孔１１ａ，１２ａを形成する。ここで、レーザにより誘電体層１１及び導体層１２を一括して穿孔すると、誘電体層１１よりも導体層１２の方が低融点であることから、導体層１２が誘電体層１１より先に溶融して、貫通孔１２ａの側面１２ａ１が貫通孔１１ａの側面１１ａ１よりも引き下がる。これにより、図３（ａ）に示される積層体１３が形成される。 After the dielectric layer 11 and the conductor layer 12 are formed on the main surfaces 2b and 2c of the metal foil 2, the dielectric layer 11 and the conductor layer 12 are applied by a laser in a state where the resin film is stuck on the conductor layer 12. The holes 11a and 12a are formed in the dielectric layer 11 and the conductor layer 12 as shown in FIG. Here, if the dielectric layer 11 and the conductor layer 12 are collectively perforated by a laser, the conductor layer 12 has a lower melting point than the dielectric layer 11, so that the conductor layer 12 precedes the dielectric layer 11. melted and, the side surface 12a 1 of the through hole 12a is withdraw from the side surface 11a 1 of the through hole 11a. Thereby, the laminated body 13 shown by Fig.3 (a) is formed.
その後、積層体１３を切断機により所定の大きさに切断して、導体層１２に貼着されている樹脂フィルムを剥離する。 Thereafter, the laminate 13 is cut into a predetermined size by a cutting machine, and the resin film adhered to the conductor layer 12 is peeled off.
次いで、積層体１３を例えば大気中において所定温度で所定時間脱脂した後、還元雰囲気中において所定温度で所定時間焼成する。この焼成により、誘電体層１１及び導体層１２が焼結して、誘電体層３及び導体層４が形成される。ここで、焼成の際には、図３（ｂ）に示されるように側面１２ａ１が側面１１ａ１に対して更に引き下がる。これにより、図１に示されるコンデンサ１が作製される。 Next, the laminate 13 is degreased for a predetermined time at a predetermined temperature in the air, for example, and then fired at a predetermined temperature for a predetermined time in a reducing atmosphere. By this firing, the dielectric layer 11 and the conductor layer 12 are sintered, and the dielectric layer 3 and the conductor layer 4 are formed. Here, upon firing, the sides 12a 1 as shown in FIG. 3 (b) is further back down to the side face 11a 1. Thereby, the capacitor 1 shown in FIG. 1 is produced.
このようなコンデンサ１は、配線基板に内蔵されて使用される。図４は、本実施の形態に係る配線基板の縦断面図である。 Such a capacitor 1 is used by being built in a wiring board. FIG. 4 is a longitudinal sectional view of the wiring board according to the present embodiment.
図４に示されるように配線基板２０は、配線基板本体としてのコア基板２１を備えている。コア基板２１上には、ビルドアップ層２２が形成されている。ビルドアップ層２２は、複数の絶縁層２３〜２５と、絶縁層２３，２４間等に形成され、ニッケル（Ｎｉ）、銅（Ｃｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、金（Ａｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、等の導電性材料から構成された複数の配線層２６〜２９とを備えている。絶縁層２３〜２５としては、エポキシ系樹脂、ビスマレイミド・トリアジン樹脂、フェノール樹脂、エポキシ樹脂等の絶縁樹脂フィルムから構成される。 As shown in FIG. 4, the wiring board 20 includes a core substrate 21 as a wiring board body. A buildup layer 22 is formed on the core substrate 21. The build-up layer 22 is formed between the plurality of insulating layers 23 to 25 and the insulating layers 23 and 24, etc., and is made of nickel (Ni), copper (Cu), silver (Ag), aluminum (Al), tungsten (W). And a plurality of wiring layers 26 to 29 made of a conductive material such as gold (Au), platinum (Pt), and palladium (Pd). The insulating layers 23 to 25 are made of an insulating resin film such as an epoxy resin, bismaleimide / triazine resin, phenol resin, or epoxy resin.
ビルドアップ層２２の内部、具体的には例えば絶縁層２４，２５間には、コンデンサ１が配置されている。コンデンサ１の金属箔２はビア３０を介して配線層２７に電気的に接続されており、導体層４はビア３１，３２を介して配線層２６，２８，２９に電気的に接続されている。また、配線層２６，２９は貫通孔２ａ〜４ａ内に形成されたビア３３により電気的に接続されている。なお、側面２ａ１〜４ａ１とビア３３との間には、絶縁層２４，２５が入り込んでおり、金属箔２及び導体層４とビア３３とは電気的に絶縁されている。ビア３０〜３３は、ニッケル（Ｎｉ）、銅（Ｃｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、金（Ａｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、等の導電性材料から構成されている。 The capacitor 1 is disposed inside the buildup layer 22, specifically, for example, between the insulating layers 24 and 25. The metal foil 2 of the capacitor 1 is electrically connected to the wiring layer 27 via the via 30, and the conductor layer 4 is electrically connected to the wiring layers 26, 28, and 29 via the vias 31 and 32. . The wiring layers 26 and 29 are electrically connected by vias 33 formed in the through holes 2a to 4a. Insulating layers 24 and 25 are interposed between the side surfaces 2 a 1 to 4 a 1 and the via 33, and the metal foil 2 and the conductor layer 4 and the via 33 are electrically insulated. The vias 30 to 33 are conductive such as nickel (Ni), copper (Cu), silver (Ag), aluminum (Al), tungsten (W), gold (Au), platinum (Pt), palladium (Pd), etc. Consists of materials.
このような配線基板は、以下のようにして作製することができる。図５（ａ）〜図６（ｂ）は、本実施の形態に係る配線基板の模式的な製造工程図である。 Such a wiring board can be manufactured as follows. FIG. 5A to FIG. 6B are schematic manufacturing process diagrams of the wiring board according to the present embodiment.
まず、図５（ａ）に示されるようにコンデンサ１を上下両面から絶縁層４１，４２で挟み込み、所定温度で真空ラミネートする。絶縁層４１，４２は絶縁層２４，２５の熱硬化前の状態である。 First, as shown in FIG. 5A, the capacitor 1 is sandwiched between the upper and lower insulating layers 41 and 42 and vacuum-laminated at a predetermined temperature. The insulating layers 41 and 42 are in a state before the thermosetting of the insulating layers 24 and 25.
その後、絶縁層４１，４２を仮熱硬化させた後、図５（ｂ）に示されるようにレーザにより絶縁層４１，４２の両面から所定の位置にビアホール４３を形成する。 Thereafter, the insulating layers 41 and 42 are temporarily heat-cured, and then via holes 43 are formed at predetermined positions from both surfaces of the insulating layers 41 and 42 by a laser as shown in FIG.
ビアホール４３を形成した後、絶縁層４１，４２の粗化を行い、その後例えばめっき法により、ビアホール４３内にめっきを充填してビア３０〜３３を形成するとともに配線層２６〜２９を形成する。ビア３０〜３３等を形成した後、所定温度で所定時間加熱する。この加熱により、図６（ａ）に示されるように絶縁層４１，４２が熱硬化して、絶縁層２４，２５が形成される。 After the via hole 43 is formed, the insulating layers 41 and 42 are roughened, and then the via hole 43 is filled with, for example, a plating method to form vias 30 to 33 and wiring layers 26 to 29 are formed. After forming the vias 30 to 33, etc., heating is performed at a predetermined temperature for a predetermined time. By this heating, as shown in FIG. 6A, the insulating layers 41 and 42 are thermally cured, and the insulating layers 24 and 25 are formed.
その後、図６（ｂ）に示されるようにコンデンサ１が内蔵された絶縁層２４，２５を、コア基板２１上に形成された絶縁層４３上の所定の位置にマウンター等を用いて配置する。絶縁層４３は絶縁層２３の熱硬化前の状態である。そして、これらを所定温度で所定時間加熱する。この加熱により、絶縁層４３が熱硬化して、絶縁層２３が形成され、図４に示される配線基板２０が作製される。 After that, as shown in FIG. 6B, the insulating layers 24 and 25 in which the capacitor 1 is built are disposed at predetermined positions on the insulating layer 43 formed on the core substrate 21 using a mounter or the like. The insulating layer 43 is in a state before the insulating layer 23 is thermally cured. These are heated at a predetermined temperature for a predetermined time. By this heating, the insulating layer 43 is thermally cured to form the insulating layer 23, and the wiring board 20 shown in FIG. 4 is manufactured.
本実施の形態では、誘電体層１１上に導体層１２を形成した状態で、レーザにより誘電体層１１及び導体層１２を一括して穿孔するので、貫通孔１１ａ内への導体層１２の入り込みが解消され、歩留まりを向上させることができる。また、この方法によれば、誘電体層１１に対する導体層１２の形成位置を考慮する必要がほぼないので、製造効率を向上させることができる。 In the present embodiment, since the dielectric layer 11 and the conductor layer 12 are collectively punched by the laser with the conductor layer 12 formed on the dielectric layer 11, the conductor layer 12 enters the through hole 11a. Can be eliminated and the yield can be improved. Also, according to this method, it is not necessary to consider the formation position of the conductor layer 12 with respect to the dielectric layer 11, so that the manufacturing efficiency can be improved.
本実施の形態では、誘電体層１１上に導体層１２を形成した状態で、レーザにより誘電体層１１及び導体層１２を一括して穿孔するので、上記したように側面１１ａ１に対して側面１２ａ１が引き下がるとともに、貫通孔１１ａの中心と貫通孔１２ａの中心との位置ずれが１０μｍ以下となる。これにより、焼成後においては、側面３ａ１に対する側面４ａ１の引き下がり長さｄ２が側面４ａ１の全体においてほぼ均一となり、金属箔２と導体層４との距離（絶縁距離）を確実に確保することができる。それ故、信頼性が向上したコンデンサ１を得ることができる。 In this embodiment, the side surface in a state of forming a conductive layer 12 on the dielectric layer 11, since the perforations in a batch dielectric layer 11 and conductive layer 12 by laser, to the side surface 11a 1 as described above 12a with 1 withdraw misalignment between a center of the through hole 12a of the through hole 11a is 10μm or less. Thus, after firing, becomes almost uniform withdraw length d 2 of the side 4a 1 is in the entire side surface 4a 1 against side 3a 1, reliably secure the distance between the metal foil 2 and the conductive layer 4 (insulation distance) can do. Therefore, the capacitor 1 with improved reliability can be obtained.
本実施の形態では、誘電体層１１が金属箔２の主面２ｂ，２ｃ上に形成される前に貫通孔２ａを形成するので、誘電体層３，１１がエッチング液に晒されることがない。これにより、誘電体層３の損傷を低減させることができ、その結果誘電体層３の絶縁抵抗の低下や金属箔２からの誘電体層３の剥離等を抑制することができる。ここで、図７（ａ）は、本実施の形態に係る焼成前の金属箔の貫通孔の側面の状態を表した写真であり、図７（ｂ）は、本実施の形態に係る焼成後の金属箔の貫通孔の側面の状態を表した写真であるが、誘電体層１１が金属箔２の主面２ｂ，２ｃ上に形成される前に貫通孔２ａを形成した場合には、金属箔２に貫通孔２ａが形成された状態で、焼成されるので、貫通孔２ａの側面２ａ１は、エッチングにより粗面化していたものが（図７（ａ））、焼成により金属箔２の金属粒子が成長（粒子同士が結合）するために平坦化する（図７（ｂ））。一方、誘電体層１１が金属箔２の主面２ｂ，２ｃ上に形成された状態で、金属箔２にエッチングにより貫通孔２ａを形成し、その後焼成した場合であっても、上記したように貫通孔２ａの側面２ａ１は平坦化するが、この場合には、誘電体層１１がエッチング液により侵食し、損傷を受ける。従って、貫通孔２ａの側面２ａ１が平坦化しており、かつ誘電体層３の損傷が低減されている場合には、誘電体層１１が金属箔２の主面２ｂ，２ｃ上に形成される前に貫通孔２ａを形成していると判断することができる。 In the present embodiment, since the through hole 2a is formed before the dielectric layer 11 is formed on the main surfaces 2b and 2c of the metal foil 2, the dielectric layers 3 and 11 are not exposed to the etching solution. . Thereby, damage to the dielectric layer 3 can be reduced, and as a result, a decrease in insulation resistance of the dielectric layer 3 and peeling of the dielectric layer 3 from the metal foil 2 can be suppressed. Here, Fig.7 (a) is the photograph showing the state of the side surface of the through-hole of the metal foil before baking which concerns on this Embodiment, FIG.7 (b) is after baking which concerns on this Embodiment. Is a photograph showing the state of the side surface of the through-hole of the metal foil, but when the through-hole 2a is formed before the dielectric layer 11 is formed on the main surfaces 2b and 2c of the metal foil 2, in a state where the through hole 2a is formed in the foil 2, since it is fired, the side surface 2a 1 of the through hole 2a is what was roughened by etching (FIG. 7 (a)), the metal foil 2 by firing Since the metal particles grow (particles are bonded to each other), they are flattened (FIG. 7B). On the other hand, even when the dielectric layer 11 is formed on the main surfaces 2b and 2c of the metal foil 2, the through-hole 2a is formed in the metal foil 2 by etching and then fired, as described above. Although side 2a 1 of the through hole 2a is planarized, in this case, the dielectric layer 11 is eroded by the etching solution, damaged. Therefore, when has side 2a 1 is flattened through-hole 2a, and damage to the dielectric layer 3 is reduced, the dielectric layer 11 is a metal foil 2 of the main surface 2b, it is formed on 2c It can be determined that the through hole 2a has been formed before.
金属箔２、誘電体層１１、導体層１２の少なくともいずれかが配線基板２０に埋め込まれている状態で金属箔２に貫通孔２ａを形成した場合には、配線基板２０に埋め込まれている状態で焼成されることとなるが、配線基板２０を焼成温度まで加熱することは困難である。これに対し、本実施の形態では、金属箔２、誘電体層１１、導体層１２の少なくともいずれかが配線基板２０に埋め込まれていない状態で金属箔２に貫通孔２ａを形成しているので、積層体１３が配線基板２０に埋め込まれていない状態で、焼成することができる。これにより、コンデンサ１を内蔵した配線基板２０を作製することができる。 When the through hole 2a is formed in the metal foil 2 in a state where at least one of the metal foil 2, the dielectric layer 11, and the conductor layer 12 is embedded in the wiring substrate 20, the state embedded in the wiring substrate 20 However, it is difficult to heat the wiring board 20 to the firing temperature. On the other hand, in the present embodiment, since the through-hole 2a is formed in the metal foil 2 in a state where at least one of the metal foil 2, the dielectric layer 11, and the conductor layer 12 is not embedded in the wiring substrate 20. The laminate 13 can be fired without being embedded in the wiring board 20. Thereby, the wiring board 20 incorporating the capacitor 1 can be manufactured.
金属箔２の主面２ｂ上のみ或いは主面２ｃ上のみに誘電体層１１及び導体層１２を形成した状態で焼成すると、焼結時において誘電体層１１は焼結収縮するのに対し、金属箔２はほぼ収縮しないので、焼結時にコンデンサ１に反りやうねり等の変形が発生するおそれがある。また、誘電体層１１と金属箔２の熱膨張率が異なる場合には、特に焼結後の誘電体層３の降温時に熱膨張率の差に起因してコンデンサ１に反りやうねり等の変形が発生するおそれがある。この結果、配線基板２０への内蔵が困難になるとともに、無理に配線基板２０に内蔵しようとすると、誘電体層３にクラックが生じるおそれがある。これに対し、本実施の形態では、金属箔２の両方の主面２ｂ，２ｃ上にそれぞれ誘電体層１１及び導体層１２を形成しているので、焼結時にコンデンサ１に反りやうねり等の変形が生じ難い。これにより、コンデンサ１を容易に配線基板２０に内蔵することができる。また、金属箔２の両方の主面２ｂ，２ｃ上にそれぞれ誘電体層１１及び導体層１２を形成しているので、金属箔２の主面２ｂ上のみ或いは主面２ｃ上のみに誘電体層１１及び導体層１２を形成した場合に比べて、ほぼ２倍の静電容量を得ることができる。 When firing in a state where the dielectric layer 11 and the conductor layer 12 are formed only on the main surface 2b or only on the main surface 2c of the metal foil 2, the dielectric layer 11 is sintered and contracted during sintering, whereas metal Since the foil 2 does not substantially contract, there is a possibility that deformation such as warpage or undulation occurs in the capacitor 1 during sintering. Further, when the dielectric layers 11 and the metal foil 2 have different coefficients of thermal expansion, the capacitor 1 is warped or swelled due to a difference in coefficient of thermal expansion particularly when the dielectric layer 3 after sintering is cooled. May occur. As a result, it becomes difficult to incorporate the wiring board 20 into the wiring board 20, and cracks may occur in the dielectric layer 3 if the wiring board 20 is forced to be built. On the other hand, in this embodiment, since the dielectric layer 11 and the conductor layer 12 are formed on both the main surfaces 2b and 2c of the metal foil 2, respectively, the capacitor 1 is warped or swelled during sintering. Deformation hardly occurs. Thereby, the capacitor 1 can be easily built in the wiring board 20. Further, since the dielectric layer 11 and the conductor layer 12 are formed on both the main surfaces 2b and 2c of the metal foil 2, respectively, the dielectric layer is formed only on the main surface 2b of the metal foil 2 or only on the main surface 2c. Compared with the case where 11 and the conductor layer 12 are formed, it is possible to obtain approximately twice the capacitance.
本実施の形態では、金属箔２等に互いに連通する貫通孔２ａ〜４ａを形成しているので、貫通孔２ａ〜４ａ内にビア３３を形成することができる。これにより、配線距離を長くせずに配線層２６と配線２９とを電気的に接続することができる。 In the present embodiment, since the through holes 2a to 4a communicating with each other are formed in the metal foil 2 or the like, the via 33 can be formed in the through holes 2a to 4a. Thereby, the wiring layer 26 and the wiring 29 can be electrically connected without increasing the wiring distance.
（第２の実施の形態）
以下、図面を参照しながら第２の実施の形態について説明する。本実施の形態では、第１の実施の形態とは異なる方法によりコンデンサを作製する例について説明する。なお、本実施の形態においては、第１の実施の形態で説明した部材と同一の部材には同一の符号が付してあるとともに、第１の実施の形態で説明した内容と重複する内容については下記以外省略する。図８（ａ）〜図８（ｃ）は本実施の形態に係るコンデンサの模式的な製造工程図である。
(Second Embodiment)
Hereinafter, a second embodiment will be described with reference to the drawings. In this embodiment, an example in which a capacitor is manufactured by a method different from that in the first embodiment will be described. In the present embodiment, the same members as those described in the first embodiment are denoted by the same reference numerals, and the same contents as those described in the first embodiment are used. Are omitted except for the following. FIG. 8A to FIG. 8C are schematic manufacturing process diagrams of the capacitor according to the present embodiment.
まず、第１の実施の形態と同様に金属箔２に貫通孔２ａを形成する。また、一方で、誘電体層１１上に導体層１２を圧着する。これにより、図８（ａ）に示されるように誘電体層１１上に導体層１２が形成される。 First, the through hole 2a is formed in the metal foil 2 as in the first embodiment. On the other hand, the conductor layer 12 is pressure-bonded on the dielectric layer 11. As a result, the conductor layer 12 is formed on the dielectric layer 11 as shown in FIG.
次いで、レーザにより誘電体層１１及び導体層１２を一括して穿孔して、図８（ｂ）に示されるように誘電体層１１及び導体層１２に貫通孔１１ａ，１２ａを形成する。貫通孔１２ａの側面１２ａ１は、貫通孔１１ａの側面１１ａ１よりも引き下がっている。 Next, the dielectric layer 11 and the conductor layer 12 are collectively punched by a laser to form through holes 11a and 12a in the dielectric layer 11 and the conductor layer 12 as shown in FIG. Side 12a 1 of the through hole 12a is backing down from the side surface 11a 1 of the through hole 11a.
誘電体層１１及び導体層１２に貫通孔１１ａ，１２ａを形成した後、一部の貫通孔１１ａ，１２ａが貫通孔２ａと連通するように誘電体層１１及び導体層１２の位置合わせをし、貫通孔２ａが形成された金属箔２の主面２ｂ，２ｃ上に、誘電体層１１及び導体層１２を圧着する。これにより、図８（ｃ）に示されるように金属箔２の主面２ｂ，２ｃ上に誘電体層１１及び導体層１２が形成される。その後、第１の実施で説明した焼成等の工程と同様の工程を経ることにより、図１に示されるコンデンサ１と同様のコンデンサが得られる。なお、第１の実施の形態と同様に焼成の際には、側面１１ａ１に対して側面１２ａ１が更に引き下がる。 After the through holes 11a and 12a are formed in the dielectric layer 11 and the conductor layer 12, the dielectric layer 11 and the conductor layer 12 are aligned so that some of the through holes 11a and 12a communicate with the through hole 2a. The dielectric layer 11 and the conductor layer 12 are pressure-bonded onto the main surfaces 2b and 2c of the metal foil 2 in which the through holes 2a are formed. Thereby, the dielectric layer 11 and the conductor layer 12 are formed on the main surfaces 2b and 2c of the metal foil 2, as shown in FIG. Thereafter, a capacitor similar to the capacitor 1 shown in FIG. 1 is obtained through the same process as the firing process described in the first embodiment. As in the first embodiment, the side surface 12a 1 is further pulled down with respect to the side surface 11a 1 during firing.
以下、実施例１〜３及び比較例１，２について説明する。まず、実施例１〜３及び比較例１，２で使用したコンデンサ、配線基板、及びその作製手順についてそれぞれ説明する。 Hereinafter, Examples 1 to 3 and Comparative Examples 1 and 2 will be described. First, capacitors used in Examples 1 to 3 and Comparative Examples 1 and 2, a wiring board, and a manufacturing procedure thereof will be described.
（実施例１）
実施例１においては、Ｎｉ箔（金属箔）、チタン酸バリウムグリーンシート（誘電体層）、及びＮｉグリーンシート（導体層）を用いて、上記第１の実施の形態と同様の手法によりＮｉ箔の両面にチタン酸バリウム層及びＮｉ層が形成されたコンデンサを作製するとともに、作製されたコンデンサを用いて配線基板を作製した。具体的には、以下のものを用いて、以下の手順によりコンデンサ及びコンデンサが内蔵された配線基板を作製した。
Example 1
In Example 1, a Ni foil (metal foil), a barium titanate green sheet (dielectric layer), and a Ni green sheet (conductor layer) were used to form a Ni foil in the same manner as in the first embodiment. A capacitor having a barium titanate layer and a Ni layer formed on both sides of the capacitor was fabricated, and a wiring board was fabricated using the fabricated capacitor. Specifically, using the following, a capacitor and a wiring board incorporating the capacitor were manufactured by the following procedure.
（１）Ｎｉ箔の作製
Ｎｉ箔は、厚さ３０μｍ及び１５０ｍｍ角の大きさに形成されている。Ｎｉ箔には、エッチング液（塩化第二鉄溶液）を用いたエッチングにより貫通孔が形成されている。
(1) Production of Ni foil The Ni foil is formed with a thickness of 30 μm and a size of 150 mm square. A through hole is formed in the Ni foil by etching using an etching solution (ferric chloride solution).
（２）チタン酸バリウムグリーンシートの作製
所定量のチタン酸バリウム粉（平均粒径０．７μｍ）に、分散剤、可塑剤を加えてエタノールとトルエンを混合溶剤中で湿式混合し、十分に混合した後、バインダを添加してさらに混合し、スラリを得た。そして、このスラリから、ドクターブレード法などの汎用の方法により厚さ７μｍのチタン酸バリウムグリーンシートを得た。なお、チタン酸バリウムグリーンシートも、１５０ｍｍ角の大きさに形成されている。
(2) Preparation of barium titanate green sheet Add a dispersant and plasticizer to a predetermined amount of barium titanate powder (average particle size 0.7μm) and wet mix ethanol and toluene in a mixed solvent and mix thoroughly. After that, a binder was added and further mixed to obtain a slurry. Then, a barium titanate green sheet having a thickness of 7 μm was obtained from this slurry by a general-purpose method such as a doctor blade method. The barium titanate green sheet is also formed in a size of 150 mm square.
（３）Ｎｉグリーンシートの作製
上記チタン酸バリウムグリーンシートの作製方法と同様の方法により厚さ７μｍのＮｉグリーンシートを得た。なお、Ｎｉグリーンシートも、１５０ｍｍ角の大きさに形成されている。
(3) Production of Ni Green Sheet A Ni green sheet having a thickness of 7 μm was obtained by the same method as the production method of the barium titanate green sheet. The Ni green sheet is also formed in a size of 150 mm square.
（４）Ｎｉペーストの作製
分散剤、バインダーをターピネオールに溶解させ、上記と同じＮｉ粉末と共に三本ロールを用いて混練してペーストを得た。
(4) Preparation of Ni paste Dispersant and binder were dissolved in terpineol and kneaded with three Ni rolls together with the same Ni powder to obtain a paste.
（５）積層体の作製
Ｎｉ箔の両面に、８０℃、５００ｋｇｆ／ｃｍ２の条件でチタン酸バリウムグリーンシートをＮｉ箔に圧着した。そして、チタン酸バリウムグリーンシートに貼着されているＰＥＴフィルムを剥離した後、その両面にＮｉグリーンシートを積層し、８０℃、７５０ｋｇｆ／ｃｍ２で本圧着した。次いで、ＮｉグリーンシートにＰＥＴフィルムが貼着されている状態で、Ｎｉ箔の貫通孔と同位置にレーザでチタン酸バリウムグリーンシートとＮｉグリーンシートに一括して貫通孔を形成した。その後、これらを汎用の切断機により２５ｍｍ角に切断し、Ｎｉグリーンシートに貼着されているＰＥＴフィルムを剥離し、積層体を形成した。
(5) Production of Laminate A barium titanate green sheet was pressure-bonded to the Ni foil on both sides of the Ni foil under the conditions of 80 ° C. and 500 kgf / cm 2 . Then, after peeling off the PET film adhered to the barium titanate green sheet, Ni green sheets were laminated on both sides thereof and subjected to main pressure bonding at 80 ° C. and 750 kgf / cm 2 . Next, with the PET film stuck to the Ni green sheet, through holes were collectively formed in the barium titanate green sheet and the Ni green sheet with a laser at the same position as the through hole of the Ni foil. Thereafter, these were cut into 25 mm squares using a general-purpose cutting machine, and the PET film adhered to the Ni green sheet was peeled off to form a laminate.
（６）脱脂・焼成
上記積層体を大気中において２５０℃で１０時間脱脂した後、還元雰囲気中において１３００℃で所定時間焼成した。焼成後の厚さは、チタン酸バリウムグリーンシートとＮｉグリーンシートともに４μｍであった。この手順によりコンデンサが作製された。
(6) Degreasing and Firing The laminate was degreased at 250 ° C. for 10 hours in the air, and then fired at 1300 ° C. for a predetermined time in a reducing atmosphere. The thickness after firing was 4 μm for both the barium titanate green sheet and the Ni green sheet. This procedure produced a capacitor.
（７）絶縁樹脂フィルムラミネート
上記で形成されたコンデンサの両面から配線基板に用いられる絶縁樹脂フィルム（絶縁層）を１００℃、７ｋｇｆ／ｃｍ２で真空ラミネートした。そして、絶縁樹脂フィルムを仮熱硬化させた後、レーザで絶縁樹脂フィルムの配線基板にマウントされる側の所定の位置にビアホールを形成した。その後、絶縁樹脂フィルムの粗化を行い、Ｃｕめっき法によりビアホール内にビアを形成するとともに配線層を形成し、１７０℃、９０分で絶縁樹脂フィルムを熱硬化させた。
(7) Insulating resin film lamination The insulating resin film (insulating layer) used for a wiring board was vacuum-laminated at 100 degreeC and 7 kgf / cm < 2 > from both surfaces of the capacitor | condenser formed above. The insulating resin film was temporarily heat-cured, and then a via hole was formed at a predetermined position on the side mounted on the wiring substrate of the insulating resin film with a laser. Thereafter, the insulating resin film was roughened, vias were formed in the via holes by Cu plating, and a wiring layer was formed. The insulating resin film was thermally cured at 170 ° C. for 90 minutes.
（８）配線基板へのラミネート
周知のプロセスで作製したコア基板上に絶縁樹脂フィルムをラミネートした後、マウンター等を用いて上記形成されたコンデンサがラミネートされた絶縁樹脂フィルムを所定の位置に設置し、絶縁樹脂フィルムを仮熱硬化させた。その後、周知のビルドアッププロセスによりコンデンサが内蔵された配線基板を作製した。
(8) Lamination on the wiring board After laminating the insulating resin film on the core substrate produced by a well-known process, the insulating resin film on which the capacitor formed above is laminated is placed at a predetermined position using a mounter or the like. The insulating resin film was temporarily heat cured. Thereafter, a wiring board with a built-in capacitor was produced by a known build-up process.
（実施例２）
実施例２においては、Ｎｉ箔の代わりのＮｉグリーンシート（導体層）、チタン酸バリウムグリーンシート（誘電体層）、及びＮｉグリーンシート（導体層）を用いて、チタン酸バリウム層の両面にＮｉ層が形成されたコンデンサを作製するとともに、作製されたコンデンサを用いてコンデンサが内蔵された配線基板を作製した。
(Example 2)
In Example 2, Ni green sheet (conductor layer) instead of Ni foil, barium titanate green sheet (dielectric layer), and Ni green sheet (conductor layer) were used to form Ni on both sides of the barium titanate layer. A capacitor with a layer formed thereon was manufactured, and a wiring board with a built-in capacitor was manufactured using the manufactured capacitor.
具体的には、チタン酸バリウムグリーンシートの両面にＮｉグリーンシートをそれぞれ圧着し、チタン酸バリウムグリーンシートとＮｉグリーンシートにおける所定の位置にレーザにより一括して貫通孔を形成する。その他の条件は実施例１と同様である。 Specifically, Ni green sheets are pressure-bonded to both sides of the barium titanate green sheet, and through holes are collectively formed by laser at predetermined positions in the barium titanate green sheet and the Ni green sheet. Other conditions are the same as in the first embodiment.
（実施例３）
実施例３においては、Ｎｉ箔（金属箔）、チタン酸バリウムグリーンシート（誘電体層）、及びＮｉグリーンシート（導体層）を用いて、上記第２の実施の形態と同様の手法によりＮｉ箔上にチタン酸バリウム層及びＮｉ層が形成されたコンデンサを作製するとともに、作製されたコンデンサを用いてコンデンサが内蔵された配線基板を作製した。
(Example 3)
In Example 3, using a Ni foil (metal foil), a barium titanate green sheet (dielectric layer), and a Ni green sheet (conductor layer), a Ni foil was produced in the same manner as in the second embodiment. A capacitor having a barium titanate layer and a Ni layer formed thereon was fabricated, and a wiring board incorporating the capacitor was fabricated using the fabricated capacitor.
具体的には、チタン酸バリウムグリーンシートとＮｉグリーンシートを予め圧着し、チタン酸バリウムグリーンシートとＮｉグリーンシートにおけるＮｉ箔の貫通孔と同位置にレーザにより一括して貫通孔を形成する。その後、Ｎｉ箔と位置合わせをして、チタン酸バリウムグリーンシートとＮｉグリーンシートの積層体をＮｉ箔に圧着した。その他の条件は実施例１と同様である。 Specifically, a barium titanate green sheet and a Ni green sheet are pressure-bonded in advance, and through holes are collectively formed by a laser at the same position as the Ni foil through hole in the barium titanate green sheet and the Ni green sheet. Thereafter, alignment with the Ni foil was performed, and a laminate of the barium titanate green sheet and the Ni green sheet was pressure-bonded to the Ni foil. Other conditions are the same as in the first embodiment.
（実施例４）
実施例４においては、Ｎｉ箔（金属箔）、チタン酸バリウムグリーンシート（誘電体層）、及びＮｉペースト層（導体層）を用いて、上記第１の実施の形態と同様の手法によりＮｉ箔上にチタン酸バリウム層及びＮｉ層が形成されたコンデンサを作製するとともに、作製されたコンデンサを用いてコンデンサが内蔵された配線基板を作製した。
Example 4
In Example 4, using a Ni foil (metal foil), a barium titanate green sheet (dielectric layer), and a Ni paste layer (conductor layer), a Ni foil was produced in the same manner as in the first embodiment. A capacitor having a barium titanate layer and a Ni layer formed thereon was fabricated, and a wiring board incorporating the capacitor was fabricated using the fabricated capacitor.
具体的には、Ｎｉ箔にチタン酸バリウムグリーンシートを圧着し、Ｎｉペーストを全面に印刷する。そしてＮｉ箔の貫通孔と同位置にレーザにより一括して貫通孔を形成する。その他の条件は実施例１と同様である。 Specifically, a barium titanate green sheet is pressure-bonded to Ni foil, and Ni paste is printed on the entire surface. And a through-hole is collectively formed by the laser in the same position as the through-hole of Ni foil. Other conditions are the same as in the first embodiment.
（比較例１）
比較例１においては、Ｎｉ箔（金属箔）、チタン酸バリウムグリーンシート（誘電体層）、及びＮｉペースト層（導体層）を用いて、Ｎｉ箔上にチタン酸バリウム層及びＮｉ層が形成されたコンデンサを作製するとともに、作製されたコンデンサを用いてコンデンサが内蔵された配線基板を作製した。
(Comparative Example 1)
In Comparative Example 1, the barium titanate layer and the Ni layer are formed on the Ni foil using the Ni foil (metal foil), the barium titanate green sheet (dielectric layer), and the Ni paste layer (conductor layer). In addition, a capacitor having a built-in capacitor was fabricated using the fabricated capacitor.
具体的には、予めチタン酸バリウムグリーンシートにＮｉ箔の貫通孔と同位置にレーザで貫通孔を形成し、Ｎｉ箔と位置合わせをして、Ｎｉ箔にチタン酸バリウムグリーンシートを圧着した。その後、チタン酸バリウムグリーンシート上にＮｉペースト層をスクリーン印刷により形成した。その他の条件は実施例１と同様である。 Specifically, a barium titanate green sheet was previously formed in the barium titanate green sheet with a laser at the same position as the Ni foil through hole, aligned with the Ni foil, and the barium titanate green sheet was pressure-bonded to the Ni foil. Thereafter, a Ni paste layer was formed on the barium titanate green sheet by screen printing. Other conditions are the same as in the first embodiment.
（比較例２）
比較例２においては、実施例１と同様に、Ｎｉ箔（金属箔）、チタン酸バリウムグリーンシート（誘電体層）、及びＮｉペースト層（導体層）を用いて、Ｎｉ箔上にチタン酸バリウム層及びＮｉ層が形成されたコンデンサを作製するとともに、作製されたコンデンサを用いてコンデンサが内蔵された配線基板を作製した。
(Comparative Example 2)
In Comparative Example 2, as in Example 1, Ni foil (metal foil), barium titanate green sheet (dielectric layer), and Ni paste layer (conductor layer) were used, and barium titanate was formed on the Ni foil. A capacitor in which the capacitor and the Ni layer were formed was manufactured, and a wiring board in which the capacitor was built was manufactured using the manufactured capacitor.
具体的には、予めチタン酸バリウムグリーンシートにＮｉ箔の貫通孔と同位置にレーザで貫通孔を形成し、Ｎｉ箔と位置合わせをして、Ｎｉ箔にチタン酸バリウムグリーンシートを圧着した。その後、チタン酸バリウムグリーンシート上にＮｉペースト層をスクリーン印刷により形成した。ただし、比較例２においては、Ｎｉペースト層がチタン酸バリウムグリーンシートの貫通孔内に入らないように、チタン酸バリウムグリーンシートの貫通孔の側面に対するＮｉペースト層の貫通孔の側面の引き下がり長さが比較例１より大きくなるような印刷マスクを使用した。 Specifically, a barium titanate green sheet was previously formed in the barium titanate green sheet with a laser at the same position as the Ni foil through hole, aligned with the Ni foil, and the barium titanate green sheet was pressure-bonded to the Ni foil. Thereafter, a Ni paste layer was formed on the barium titanate green sheet by screen printing. However, in Comparative Example 2, the length by which the side surface of the through hole of the Ni paste layer is lowered with respect to the side surface of the through hole of the barium titanate green sheet so that the Ni paste layer does not enter the through hole of the barium titanate green sheet. A printing mask was used which was larger than that of Comparative Example 1.
上記説明した実施例１〜３及び比較例１，２におけるコンデンサのチタン酸バリウム層の貫通孔付近のＮｉ層の様子を観察するとともに、チタン酸バリウム層の貫通孔の側面に対するＮｉ層の貫通孔の側面の引き下がり長さを測定した。 While observing the state of the Ni layer near the through hole of the barium titanate layer of the capacitor in Examples 1 to 3 and Comparative Examples 1 and 2 described above, the through hole of the Ni layer relative to the side surface of the through hole of the barium titanate layer The side pull-down length was measured.
以下、結果について述べる。比較例１においては、一部のＮｉ層がチタン酸バリウム層の貫通孔に入り込んで、Ｎｉ箔とＮｉ層が短絡していた。これに対し、実施例１〜３においては、Ｎｉ層がチタン酸バリウム層の貫通孔には入り込んでおらず、Ｎｉ箔とＮｉ層は短絡していなかった。 The results will be described below. In Comparative Example 1, a part of the Ni layer entered the through hole of the barium titanate layer, and the Ni foil and the Ni layer were short-circuited. On the other hand, in Examples 1-3, the Ni layer did not enter the through hole of the barium titanate layer, and the Ni foil and the Ni layer were not short-circuited.
一方、比較例２においては、引き下がり長さは、６０μｍであり、引き下がり長さが大き過ぎるためにコンデンサの静電容量としては許容範囲外となっていた。これに対し、実施例１〜３においては、引き下がり長さは１２μｍであった。また、実施例４では２０μｍであった。ここで、実施例１〜４においてもＮｉ層の貫通孔の側面が引き下がっているため、コンデンサの静電容量としては低下するが、引き下がり長さは１２μｍ又は２０μｍと比較的小さいので、コンデンサの容量容量としては許容範囲内であった。 On the other hand, in Comparative Example 2, the pull-down length was 60 μm, and the pull-down length was too large, so that the capacitance of the capacitor was outside the allowable range. On the other hand, in Examples 1 to 3, the pull-down length was 12 μm. In Example 4, it was 20 μm. Here, in Examples 1 to 4, since the side surface of the through hole of the Ni layer is pulled down, the capacitance of the capacitor is reduced, but the pulling length is relatively small, 12 μm or 20 μm. The capacity was within an acceptable range.
この結果から、誘電体層と導体層を積層した状態で、レーザにより誘電体層及び導体層を一括して穿孔して、誘電体層及び導体層のそれぞれに貫通孔を形成した場合には、金属箔と導体層との短絡を抑制できるとともにコンデンサの静電容量の低下を抑制できることが確認された。 From this result, when the dielectric layer and the conductor layer are stacked, the dielectric layer and the conductor layer are collectively punched by a laser, and through holes are formed in each of the dielectric layer and the conductor layer. It was confirmed that a short circuit between the metal foil and the conductor layer can be suppressed and a decrease in the capacitance of the capacitor can be suppressed.
本発明は上記実施の形態の記載内容に限定されるものではなく、構造や材質、各部材の配置等は、本発明の要旨を逸脱しない範囲で適宜変更可能である。例えば、上記第１及び第２の実施の形態では、金属箔２に貫通孔２ａが形成されているが、金属箔２に貫通孔２ａが形成されていなくともよい。 The present invention is not limited to the description of the above embodiment, and the structure, material, arrangement of each member, and the like can be appropriately changed without departing from the gist of the present invention. For example, in the first and second embodiments, the through hole 2 a is formed in the metal foil 2, but the through hole 2 a may not be formed in the metal foil 2.
１…コンデンサ、２…金属箔、２ａ，３ａ，４ａ，１１ａ，１２ａ…貫通孔、２ａ１，３ａ１，４ａ１，１１ａ１，１２ａ１…側面、２ｂ，２ｃ…主面、３，１１…誘電体層、４，１２…導体層、２０…配線基板、２１…コア基板、２２…ビルドアップ層。 1 ... capacitor, 2 ... metal foil, 2a, 3a, 4a, 11a, 12a ... through holes, 2a 1, 3a 1, 4a 1, 11a 1, 12a 1 ... aspect, 2b, 2c ... main surface, 3, 11 ... Dielectric layer, 4, 12 ... conductor layer, 20 ... wiring board, 21 ... core board, 22 ... build-up layer.
Claims (12)
前記誘電体層上に前記第２の導体層を形成する工程と、
前記誘電体層上に前記第２の導体層を形成した後に、レーザにより前記誘電体層及び前記第２の導体層を一括して穿孔し、前記第１及び第２の貫通孔を形成する工程と
を具備することを特徴とする誘電体積層構造体の製造方法。 A first conductor layer, a dielectric layer formed on at least one main surface of the first conductor layer, having a circular first through-hole, and formed on the dielectric layer; A dielectric body formed by firing a laminate including a second conductive layer having a circular second through hole that communicates with one through hole and has a diameter larger than the diameter of the first through hole. A method of manufacturing a laminated structure,
Forming the second conductor layer on the dielectric layer;
After forming the second conductor layer on the dielectric layer, the dielectric layer and the second conductor layer are collectively punched by a laser to form the first and second through holes. A method for producing a dielectric laminated structure, comprising:
前記第１の導体層の少なくとも一方の主面上に形成され、円状の第１の貫通孔を有する誘電体層と、
前記誘電体層上に形成され、前記第１の貫通孔に連通し、直径が前記第１の貫通孔の直径よりも大きい円状の第２の貫通孔を有する第２の導体層と
を具備することを特徴とする誘電体積層構造体。 A first conductor layer;
A dielectric layer formed on at least one main surface of the first conductor layer and having a circular first through hole;
A second conductor layer formed on the dielectric layer, communicating with the first through-hole, and having a circular second through-hole having a diameter larger than the diameter of the first through-hole. A dielectric laminate structure characterized by comprising:
前記配線基板本体上に形成されたビルドアップ層と、
前記ビルドアップ層の内部に配置された請求項６乃至１１のいずれか１項に記載の誘電体積層構造体と
を具備することを特徴とする配線基板。 A wiring board body;
A buildup layer formed on the wiring board body;
A dielectric laminate structure according to any one of claims 6 to 11, which is disposed inside the build-up layer.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005353791A JP2007158186A (en) | 2005-12-07 | 2005-12-07 | Dielectric laminate structure, method of manufacturing same, and wiring board |
| KR1020060122109A KR101248738B1 (en) | 2005-12-07 | 2006-12-05 | Dielectric lamination structure, manufacturing method of a dielectric lamination structure, and wiring board including a dielectric lamination structure |
| US11/634,170 US7750248B2 (en) | 2005-12-07 | 2006-12-06 | Dielectric lamination structure, manufacturing method of a dielectric lamination structure, and wiring board including a dielectric lamination structure |
| US12/785,037 US8813353B2 (en) | 2005-12-07 | 2010-05-21 | Method of manufacturing a dielectric structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005353791A JP2007158186A (en) | 2005-12-07 | 2005-12-07 | Dielectric laminate structure, method of manufacturing same, and wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007158186A true JP2007158186A (en) | 2007-06-21 |
Family
ID=38242108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005353791A Withdrawn JP2007158186A (en) | 2005-12-07 | 2005-12-07 | Dielectric laminate structure, method of manufacturing same, and wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007158186A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009246100A (en) * | 2008-03-31 | 2009-10-22 | Tdk Corp | Electronic component, and electronic component module |
-
2005
- 2005-12-07 JP JP2005353791A patent/JP2007158186A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009246100A (en) * | 2008-03-31 | 2009-10-22 | Tdk Corp | Electronic component, and electronic component module |
| JP4525786B2 (en) * | 2008-03-31 | 2010-08-18 | Ｔｄｋ株式会社 | Electronic components and electronic component modules |
| US8294036B2 (en) | 2008-03-31 | 2012-10-23 | Tdk Corporation | Electronic component and electronic component module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI453883B (en) | Parts built-in wiring substrate | |
| JP5129645B2 (en) | Manufacturing method of wiring board with built-in components | |
| JP2004056112A (en) | Circuit component, unit packaged with circuit component, module containing circuit component, and method of manufacturing the same | |
| KR20090021090A (en) | Multilayer wiring substrate and method for manufacturing the same, and substrate for use in ic inspection device and method for manufacturing the same | |
| JP4718314B2 (en) | Dielectric laminated structure, manufacturing method thereof, and wiring board | |
| JP2010087266A (en) | Composite substrate, and method of manufacturing the same | |
| JP4965237B2 (en) | Wiring board built-in capacitor and wiring board | |
| JP4746422B2 (en) | Capacitor manufacturing method and capacitor | |
| JP2009043769A (en) | Wiring substrate with built-in capacitor, its manufacturing method, and capacitor with support | |
| JP4746423B2 (en) | Wiring board built-in capacitor manufacturing method and wiring board built-in capacitor | |
| JP4750541B2 (en) | Via array capacitor for wiring board built-in, wiring board for via array capacitor built-in, and manufacturing method thereof | |
| JP4379769B2 (en) | Ceramic multilayer substrate and ceramic multilayer electronic component using the same | |
| JP4704866B2 (en) | Wiring board built-in capacitor and wiring board | |
| JP2006210536A (en) | Method of manufacturing electronic component and wiring board therewith | |
| JP2007158186A (en) | Dielectric laminate structure, method of manufacturing same, and wiring board | |
| WO2007043165A1 (en) | Multilayer wiring board and process for producing the same | |
| JP3554171B2 (en) | Circuit board manufacturing method | |
| JP4051194B2 (en) | Multi-layer wiring board with built-in capacitor element | |
| JP4841234B2 (en) | Manufacturing method of wiring substrate with built-in via array capacitor | |
| JP4573185B2 (en) | Ceramic multilayer substrate and method for manufacturing ceramic multilayer electronic component | |
| JP4038616B2 (en) | Manufacturing method of multilayer ceramic substrate | |
| JP2006229093A (en) | Manufacturing method for glass ceramic board | |
| JP2007317712A (en) | Composite wiring board having built-in component and manufacturing method thereof | |
| JP4228701B2 (en) | Manufacturing method of multilayer ceramic substrate | |
| JP2005191134A (en) | Ceramic wiring board, and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090303 |