JP2007157089A - ストレージ仮想化装置およびそれを用いたコンピュータシステム - Google Patents

ストレージ仮想化装置およびそれを用いたコンピュータシステム Download PDF

Info

Publication number
JP2007157089A
JP2007157089A JP2005355503A JP2005355503A JP2007157089A JP 2007157089 A JP2007157089 A JP 2007157089A JP 2005355503 A JP2005355503 A JP 2005355503A JP 2005355503 A JP2005355503 A JP 2005355503A JP 2007157089 A JP2007157089 A JP 2007157089A
Authority
JP
Japan
Prior art keywords
path
storage
failure
storage virtualization
host computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005355503A
Other languages
English (en)
Other versions
JP4486921B2 (ja
Inventor
Takashi Murayama
孝 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005355503A priority Critical patent/JP4486921B2/ja
Priority to US11/277,443 priority patent/US7467258B2/en
Publication of JP2007157089A publication Critical patent/JP2007157089A/ja
Application granted granted Critical
Publication of JP4486921B2 publication Critical patent/JP4486921B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629Configuration or reconfiguration of storage systems
    • G06F3/0635Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G06F11/201Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media between storage system components
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061Improving I/O performance
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614Improving the reliability of storage systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662Virtualisation aspects
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0683Plurality of storage devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)

Abstract

【課題】 マルチパス制御を行うホストコンピュータに接続されるストレージ仮想化装置であって、物理ストレージ装置とストレージ仮想化装置との間のパスに障害が発生した場合であっても、ホストコンピュータが使用するパスの切り替えを頻繁に行ってしまうといった問題の発生しないストレージ仮想化装置、および、それを用いてマルチパス制御を行うコンピュータシステムを提供する。
【解決手段】 パス16a,16b,17a,17bを介した物理ストレージ装置X,Yへの実アクセスに障害が発生したことをパス毎に検出可能なパス障害検出手段24と、パス障害検出手段24により前記障害が検出されたパスに対応するターゲット10aまたは10bを、ホストコンピュータ11に対して閉塞するターゲット制御手段26とを備える。
【選択図】 図2

Description

本発明は、単数または複数の物理ストレージ装置の記憶領域の一部または全部を組み合わせて仮想的なストレージ装置として構成し、その仮想的なストレージ装置をホストコンピュータにアクセス可能に提供するストレージ仮想化装置、およびそれを用いたコンピュータシステムに関する。
主に、大量の処理を行う大規模なコンピュータシステムにおいて、サーバコンピュータ等のホストコンピュータに複数の磁気ディスク装置等のストレージ装置を、ファイバーチャネル等の接続方式を用いて接続して、ホストコンピュータが臨機応変に複数のストレージ装置を使用できるよう構成することが、広く行われている。
特にこのようなコンピュータシステムにおいて、システムの耐障害性を高めるために、マルチパス制御が採用されることが多い。マルチパス制御とは、ホストコンピュータに、単数または複数のストレージ装置を、所定複数のパスでそれぞれ接続し、通常は、ホストコンピュータはストレージ装置に接続された特定のパス(正パス)を介してアクセスし、その正パスに障害が検出された際には、同ストレージ装置に接続された他のパス(副パス)を介してアクセスする。
このようなマルチパス制御によれば、あるストレージ装置の一つのパスに障害が発生した場合でも、同ストレージ装置に接続された他のパスを介して同ストレージ装置にアクセスできるから、パスの障害に対する、システムの耐障害性を高めることができる。
マルチパス制御が可能な従来のコンピュータシステムが特許文献1に開示されている。図4は、特許文献1に記載されたコンピュータシステム(代替パス管理システム)のシステム構成を示すブロック図である。図4において、ホストコンピュータのデバイスドライバ8は、FC−AL(ファイバーチャネル−アービトレーテッド・ループ)装置4を介してファイル装置(ストレージ装置)C,Dに接続される。
説明を簡単にするため、図4のコンピュータシステム(代替パス管理システム)の構成のうちパスの構成に着目した説明図を、図5に示す。
ホストコンピュータのデバイスドライバ8には、FC−AL装置4が、正副二つのパス6,7で接続される。また、FC−AL装置4には、ファイル装置(ストレージ装置)C,Dに対する、パス6を介したアクセスにそれぞれ対応するパス61,62、および、パス7を介したアクセスにそれぞれ対応するパス71,72が、接続されている。すなわち、ホストコンピュータは、パス6およびパス7のいずれを介しても、ファイル装置C,Dにアクセス可能に設けられる。なお、実線で示したパス6,61,62が、ホストコンピュータが通常(全てのパスに障害が生じていないとき)使用する正パスであり、破線で示したパス7,71,72が副パスであるものとする。
ここで、FC−AL装置4とファイル装置Cを結ぶ、パス6に対応したパス61に障害33(図5中、×印で示す)が発生したとする。すると、ホストコンピュータのデバイスドライバ8は、パス61(正パス)を介したアクセスを行わないよう制御を行う。すなわち、少なくともファイル装置Cにアクセスするときには、パス7,71(副パス)を介するよう制御する。
また、デバイスドライバ8は、所定時間毎に、パス6,61を介して、ファイル装置Cの一部の領域に対してアクセスチェックを行い、このアクセスチェックでエラーが発生した場合には、前記のパス61を介したアクセスを行わないようにする制御を継続し、他方、このアクセスチェックでエラーが発生せず、すなわちパス61の障害が解消した場合には、以後、再び正パスであるパス6,61を介してファイル装置Cにアクセスするよう制御を行う。
ところで、特に複数のストレージ装置を使用するコンピュータシステムにおいて、複数の物理ストレージ装置の記憶領域を組み合わせた記憶領域を、仮想的なストレージ装置としてホストコンピュータに認識させるストレージの仮想化が提案されている。
例えば、特許文献2において、図6に示すように、複数のノード装置(ホストコンピュータ)1,1・・と複数のストレージ装置2,2・・を、ネットワークスイッチ3により接続するとともに、ネットワークスイッチ3のネットワークプロセッサ31により、複数のストレージ装置2,2・・の記憶領域の一部または全部を組み合わせて仮想的なストレージ装置(仮想共有ディスク)5として構成し、その仮想的なストレージ装置5をノード装置1,1・・にアクセス可能に提供するコンピュータシステムが開示されている。
このストレージの仮想化によれば、ユーザーは、ホストコンピュータの用途に適した仮想的なストレージ装置を自由に構築でき、ホストコンピュータは、その仮想的なストレージ装置にアクセスすることで、物理ストレージ装置のそれぞれの記憶容量や接続形態等を意識することなく、物理ストレージ装置を使用することができるという効果がある。
ここで、仮想化したストレージ装置に対しても、前記マルチパス制御を行う場合がある。
図7に、マルチパス制御を行うホストコンピュータに仮想的なストレージ装置を提供するコンピュータシステムの説明図を示す。図7のコンピュータシステムは、ストレージ仮想化装置10と、当該ストレージ仮想化装置10の所定複数(正と副との二つ)の各ターゲット10a,10bに、当該ストレージ仮想化装置10に正のパス12aおよび副のパス12bを介して接続されたホストコンピュータ11と、ストレージ仮想化装置10に、それぞれ前記所定複数(正と副との二つ)ずつのパス(16a,16b),(17a,17b)で接続された複数の物理ストレージ装置X,Yとを備える。
ストレージ仮想化装置10は、単数または複数の物理ストレージ装置X,Yの記憶領域の一部または全部を組み合わせて単数または複数の仮想的なストレージ装置A,Bとして構成するとともに、各仮想的なストレージ装置A,Bを、各前記所定複数(正と副との二つ)のターゲット10a,10bを介してホストコンピュータ11にアクセス可能に提供する。
図7の例においては、ストレージ仮想化装置10は、物理ストレージ装置Xの一部(図7における上側)a1と、物理ストレージ装置Yの一部(図7における上側)a2とを組み合わせて、仮想的なストレージ装置Aを構成し、また、物理ストレージ装置Yの一部(図7における下側)b1と、物理ストレージ装置Xの一部(図7における下側)b2とを組み合わせて、仮想的なストレージ装置Bを構成し、その仮想的なストレージ装置A,Bを、ターゲット10a,10bを介してホストコンピュータ11にアクセス可能に提供している。なお、ストレージ仮想化装置10による仮想的なストレージ装置の構成は、この例に限定されず、接続された多数の物理ストレージ装置の記憶領域の全部または一部を、自由に組み合わせて、仮想的なストレージ装置を構成することができる。
図7において、実線で表したパスおよび経路は、それぞれ、正のパス、および、正のパスを介したアクセス経路をそれぞれ表し、破線で表したパスおよび経路は、それぞれ、副のパス、および、副のパスを介したアクセス経路をそれぞれ表す。図7に示したように、各物理ストレージ装置接続手段(14a,14b),(15a,15b)は、各物理ストレージ装置X,Yの正のパス16a,17aが正のターゲット10aに対応し、副のパス16b,17bが副のターゲット10bに対応するよう設定される。すなわち、ホストコンピュータ11が正のパス12aおよび正のターゲット10aを介してアクセスを行った際には、当該ターゲット10aに対応する各物理ストレージ装置接続手段14a,15aおよび正のパス16a,17aを介して物理ストレージ装置X,Yに実アクセスするよう設けられ、他方、ホストコンピュータ11が副のパス12bおよび副のターゲット10bを介してアクセスを行った際には、当該ターゲット10bに対応する各物理ストレージ装置接続手段14b,15bおよび副のパス16b,17bを介して物理ストレージ装置X,Yに実アクセスするよう設けられる。
なお、本願においては、仮想的なストレージ装置へのアクセスを含む一般的なアクセスと明示的に区別するために、物理ストレージ装置にアクセスすることを、特に、実アクセスと呼ぶ。
図7のコンピュータシステムによれば、ホストコンピュータ11(デバイスドライバ11a)は、アクセス対象が「仮想的な」ストレージ装置であることを意識することなく、すなわち図5においてファイル装置(物理ストレージ装置)C,Dにアクセスするのと全く同様に、仮想的なストレージ装置A,Bにアクセスすることができる。
特開2001−154929号公報 特開2003−44421号公報
しかしながら、図7に示したような、ストレージの仮想化とマルチパス制御とをともに行う従来のコンピュータシステムには、以下のような課題がある。
図7において、ストレージ仮想化装置10と物理ストレージ装置Xとを結ぶパス16aに障害32(×印で示す)が発生したとする。この場合、ホストコンピュータ11が正パス12a(ターゲット10a)を介して例えば仮想的なストレージ装置Aの記憶領域a1にアクセスした際には、パス16aに障害32があることから、ホストコンピュータ11にエラー信号が返される。
これにより、ホストコンピュータ11のデバイスドライバ11aは、パス12a(ターゲット10a)を介した仮想的なストレージ装置Aへのアクセスに障害34(×印で示す)が発生したものと認識し、パス12aを介した仮想的なストレージ装置Aへのアクセスを行わないよう制御するとともに、仮想的なストレージ装置Aへのアクセスに副パス12b(ターゲット10b)を用いるよう制御を行う。
また、デバイスドライバ11aは、所定時間毎に、パス12aを介して、仮想的なストレージ装置Aの一部の領域に対してアクセスチェックを行い、このアクセスチェックでエラーが発生した場合には、前記のパス12aを介したアクセスを行わないようにする制御を継続し、他方、このアクセスチェックでエラーが発生しなかった場合には、パス12aの障害34が解消したと認識し、以後、再び正パスであるパス12aを介してファイル装置Cにアクセスするよう制御を行う。
ここで、ホストコンピュータ11のデバイスドライバ11aは、仮想的なストレージ装置Aが一つのストレージ装置であるものと認識しているから、前記アクセスチェックにおいて、前記アクセスチェックでチェックする領域として、記憶領域a2内の領域を指定することがあり得る。この場合、仮想的なストレージ装置A上の記憶領域a2に対するアクセスは、パス17aを介してなされ、実際に障害32のあるパス16aは経由しないから、正常に行われる。デバイスドライバ11aは、このアクセスチェックが正常に行われたことを受けて、デバイスドライバ11aが認識していた障害34が解消されたものと判断して、以後、仮想的なストレージ装置Aに対するアクセスを正パスであるパス12aを介して行うよう、制御を行う。
しかしながら、ここで、ホストコンピュータ11がパス12aを介して仮想的なストレージ装置Aの記憶領域a1内の領域にアクセスしようとした場合には、パス16aにおける障害32により再びエラーとなることから、ホストコンピュータ11およびデバイスドライバ11aが、上記動作を繰り返して使用するパスを正パス12aと副パス12bとの間で繰り返し切り替えるような制御を行ってしまい、結果的に、ホストコンピュータ11による仮想的なストレージ装置Aへのアクセスが迅速に行われなくなることがあるという課題がある。
本発明は上記課題を解決すべくなされ、その目的とするところは、マルチパス制御を行うホストコンピュータに接続されるストレージ仮想化装置であって、物理ストレージ装置とストレージ仮想化装置との間のパスに障害が発生した場合であっても、ホストコンピュータが使用するパスの切り替えを頻繁に行ってしまうといった問題の発生しないストレージ仮想化装置、および、それを用いてマルチパス制御を行うコンピュータシステムを提供することにある。
本発明に係るストレージ仮想化装置は、上記課題を解決するために、以下の構成を備える。すなわち、それぞれホストコンピュータに接続可能に設けられた所定複数のターゲットと、単数または複数の物理ストレージ装置を、各前記ターゲットに対応する前記所定複数ずつのパスで、それぞれ接続可能に設けられた物理ストレージ装置接続手段と、前記単数または複数の物理ストレージ装置の記憶領域の一部または全部を組み合わせて単数または複数の仮想的なストレージ装置として構成するとともに、各該仮想的なストレージ装置を、各前記所定複数のターゲットを介して前記ホストコンピュータにアクセス可能に提供し、該アクセスが行われた際には、該アクセスが行われたターゲットに対応するパスを介して物理ストレージ装置に実アクセスするよう設けられたストレージ仮想化手段とを備えたストレージ仮想化装置において、前記パスを介した前記物理ストレージ装置への実アクセスに障害が発生したことをパス毎に検出可能なパス障害検出手段と、該パス障害検出手段により前記障害が検出されたパスに対応するターゲットを、前記ホストコンピュータに対して閉塞するターゲット制御手段とを備えることを特徴とする。
これによれば、ストレージ仮想化装置と物理ストレージ装置との間のパスに障害が発生した場合には、その障害が発生したパスに対応するターゲットをホストコンピュータに対して閉塞するから、その障害が解消する前にホストコンピュータのアクセスチェックが正常終了することを防ぐことができ、したがって、ホストコンピュータが使用するパスの切り替えを頻繁に行ってしまうといった問題が発生しない。
さらに、前記ターゲット制御手段は、前記パス障害検出手段が、一つの前記物理ストレージ装置に接続するパスの全てにおいて前記障害を検出した場合には、例外的に、前記ターゲットの全てに対して、前記閉塞する制御を実行しない、または、前記閉塞を解除する制御を行うことを特徴とする。
物理ストレージ装置が故障する等の原因によってその物理ストレージ装置に接続するパスの全てにおいて障害が検出された場合にあっては、それら全てのパスに対応する全てのターゲットを閉塞してしまうと、ホストコンピュータが仮想的なストレージ装置にアクセスできなくなってコンピュータシステムの機能が著しく損なわれてしまうから、その場合には例外的に、前記閉塞を実行せずまたは解除することによって、正常にアクセス可能な記憶領域にはホストコンピュータがアクセス可能となって、システムの著しい機能不全を防ぐことができる。
さらに、前記パス障害検出手段は、前記ホストコンピュータから受信したコマンドに応じて、前記パスに前記障害が発生しているか否かをチェックするパスチェック手段を有し、前記ターゲット制御手段は、前記パスチェック手段によるチェックの結果の条件に照らして、前記閉塞および前記閉塞の解除を行うことを特徴とする。
これによれば、パスの障害の発生、および障害からの復旧に応じて、ターゲットの閉塞状態を制御することができる。
また、マルチノードに設けられた他のストレージ仮想化装置と通信して、該他のストレージ仮想化装置と前記物理ストレージ装置とを接続するパスを介した実アクセスに障害が発生しているか否かを示す情報を送受信可能な通信手段を備え、前記ターゲット制御手段は、前記パス障害検出手段が、一つの前記物理ストレージ装置に接続するパスの全てにおいて前記障害を検出し、なおかつ、前記通信手段を介して、当該物理ストレージ装置と前記他のストレージ仮想化装置とを接続するパスの全てにおいて前記障害が発生していることを示す情報を受信した場合には、例外的に、前記閉塞する制御を実行しない、または、前記閉塞を解除する制御を行うことを特徴とする。
これによれば、複数の当該ストレージ仮想化装置をマルチノードに設けた場合に、ターゲット制御手段が、他のストレージ仮想化装置のパスも含めた全てのパスにおいて障害が発生しているか否かを判断して、ターゲットの閉塞の制御を行うことができる。
さらに、前記パス障害検出手段は、前記ホストコンピュータから受信したコマンドに応じて、前記パスに前記障害が発生しているか否かをチェックするとともに、前記通信手段を介して前記他のストレージ仮想化装置と前記物理ストレージ装置とを接続するパスに前記障害が発生しているか否かをチェックするパスチェック手段を有し、前記ターゲット制御手段は、前記パスチェック手段によるチェックの結果の条件に照らして、前記閉塞および前記閉塞の解除を行うことを特徴とする。
これによれば、パスの障害の発生、および障害からの復旧に応じて、ターゲットの閉塞状態を制御することができる。
また、本発明に係るコンピュータシステムは、上記課題を解決するために、以下の構成を備える。すなわち、請求項1〜3のうちのいずれか一項記載のストレージ仮想化装置と、該ストレージ仮想化装置に、該ストレージ仮想化装置の所定複数のターゲットを介して接続され、前記仮想的なストレージ装置に対してマルチパス制御を行うホストコンピュータと、前記ストレージ仮想化装置に、該ストレージ仮想化装置の前記物理ストレージ装置接続手段を介して、それぞれ前記所定複数ずつのパスで接続された単数または複数の物理ストレージ装置とを備えることを特徴とする。
これによれば、ストレージ仮想化装置と物理ストレージ装置との間のパスに障害が発生した場合には、その障害が発生したパスに対応するターゲットをホストコンピュータに対して閉塞するから、その障害が解消する前にホストコンピュータのアクセスチェックが正常終了することを防ぐことができ、したがって、ホストコンピュータが使用するパスの切り替えを頻繁に行ってしまうといった問題が発生しない。
また、請求項4または5記載の複数のストレージ仮想化装置と、各該ストレージ仮想化装置に、各該ストレージ仮想化装置の所定複数のターゲットを介して接続され、前記仮想的なストレージ装置に対してマルチパス制御を行うホストコンピュータと、各前記ストレージ仮想化装置に、各該ストレージ仮想化装置の前記物理ストレージ装置接続手段を介して、それぞれ前記所定複数ずつのパスで接続された単数または複数の物理ストレージ装置とを備え、前記複数のストレージ仮想化装置は、互いにマルチノードに設けられているとともに、前記通信手段により、前記パスを介した実アクセスに障害が発生しているか否かを示す情報を、互いに送受信可能に設けられていることを特徴とする。
これによれば、各ストレージ仮想化装置のターゲット制御手段が、他のストレージ仮想化装置のパスも含めた全てのパスにおいて障害が発生しているか否かを判断して、ターゲットの閉塞の制御を行うことができる。
本発明に係るストレージ仮想化装置およびコンピュータシステムによれば、物理ストレージ装置とストレージ仮想化装置との間のパスに障害が発生した場合であっても、ホストコンピュータがマルチパス制御によって使用するパスの切り替えを頻繁に行ってしまうといった問題が発生しない。
本発明に係るストレージ仮想化装置およびコンピュータシステムを実施するための最良の形態を説明する。
本実施例1に係るコンピュータシステムの構成を、図1の説明図に示す。本実施例1に係るコンピュータシステムの基本的な構成は、前述の図7のコンピュータシステムの構成とほぼ同様であるため、同一の構成には同一の符号を付して説明を省略する。なお、本実施例1の構成において、図7の構成と異なる点は、図7におけるストレージ仮想化装置10が、本実施の形態に係るストレージ仮想化装置Vに置き換わった点である。
以下、本発明に係るコンピュータシステムの要部であるストレージ仮想化装置の実施の形態について説明する。
ストレージ仮想化装置Vは、ホストコンピュータ11(図1参照)に接続可能に設けられた所定複数(正と副との二つ)のターゲット10a,10bと、複数(本実施例1では2つ)の物理ストレージ装置X,Y(図1参照)を、前記所定複数の各ターゲット10a,10bに対応する前記所定複数ずつのパス(16a,16b)およびパス(17a,17b)で、それぞれ接続可能に設けられた物理ストレージ装置接続手段(14a,14b)および(15a,15b)とを備える。
ターゲット10a,10bおよび物理ストレージ装置接続手段(14a,14b),(15a,15b)は、ファイバーチャネルインターフェイスであり、それぞれホストコンピュータ11および物理ストレージ装置X,Yと、ファイバーチャネルに対応した同軸ケーブルまたは光ファイバーケーブルから成るケーブルを介して接続される。
図2は、本実施例1に係るストレージ仮想化装置Vの構成を示すブロック図である。
ストレージ仮想化装置Vは、CPUやその他のLSIやメモリ等から成る制御部20を備える。制御部20は、CPUによりROMに記録されたファームウェアプログラムを実行したり、LSIの機能を実行したりすることにより、ストレージ仮想化手段22、パス障害検出手段24、パスチェック手段24a、ターゲット制御手段26、通信手段28、およびモード選択手段30を実現する。
ストレージ仮想化手段22は、図1の例で示したように、物理ストレージ装置接続手段(14a,14b),(15a,15b)を介して接続された物理ストレージ装置X,Yのそれぞれの記憶領域の一部を組み合わせた記憶領域を、仮想的なストレージ装置A,Bとして、ホストコンピュータ11に提供する。なお、ストレージ仮想化装置Vによる仮想的なストレージ装置の構成は、この例に限定されず、接続された多数の物理ストレージ装置の記憶領域の全部または一部を、自由に組み合わせて、仮想的なストレージ装置を構成することができる。
ストレージ仮想化手段22は、ターゲット10a,10bから入力された仮想的なストレージ装置A,Bに対するアクセス信号に基づいて、物理ストレージ装置接続手段(14a,14b),(15a,15b)を介して、パス(16a,16b),(17a,17b)を通じて物理ストレージ装置X,Yの対応する領域に実アクセスする。
パス障害検出手段24は、ストレージ仮想化手段22による物理ストレージ装置X,Yへの実アクセス時、および、定期的に、パス(16a,16b),(17a,17b)の障害の有無を検査し、障害の発生および解消をパス毎に検出する。
また、パス障害検出手段24は、ホストコンピュータ11から受信した所定のアクセスチェックのコマンドに応じて、パス(16a,16b),(17a,17b)に障害が発生しているか否かをチェックするパスチェック手段24aを有する。
また、パス障害検出手段24は、障害の有無に応じて、物理ストレージ装置への各パス(16a,16b),(17a,17b)毎にパスの閉塞、および、閉塞の解除を行う。「(物理ストレージ装置への)パスを閉塞する」とは、そのパスを介した物理ストレージ装置への実アクセスを行わないようにすることである。すなわち、ストレージ仮想化手段22からそのパスを介した実アクセスを要求された際に、エラー信号を返す等の処理を行う。
また、パス障害検出手段24は、パスの障害の発生または解消を検出すると、それぞれ障害の発生または解消を表し、かつそのパスを特定できる信号を、ターゲット制御手段26に対して出力する。
ターゲット制御手段26は、パス障害検出手段24から入力された前記障害の発生または解消を表す信号に基づき、その障害が発生または解消したパスに対応するターゲットを閉塞または閉塞を解除する処理を行う。例えば、ストレージ仮想化装置Vと物理ストレージ装置Xとを結ぶパス16aに障害32(×印で示す)が発生し、その情報がパス障害検出手段24からターゲット制御手段26に入力されたとする。この場合、ターゲット制御手段26は、障害が発生したパス16aに対応するターゲット10aを閉塞する(×印36で示す)。
なお、「ターゲットを閉塞する」とは、そのターゲットを介した仮想的なストレージ装置へのアクセスを行わせないようにすることである。例えば、ターゲットからホストコンピュータ11に対しビジー信号を出力したり、または、ホストコンピュータ11から送信されたアクセス信号に対して全てエラー信号を返したりするなどの制御をいう。
さらに、ターゲット制御手段26は、パス障害検出手段24が、一つの物理ストレージ装置に接続するパスの全てにおいて障害を検出した場合には、例外的に、ターゲットの全てに対して、前記閉塞する制御を実行しない、または、前記閉塞を解除する制御を行う。
例えば、パス障害検出手段24が、一つの物理ストレージ装置Xに接続するパス16aおよび16bの全てにおいて障害を検出した場合、ターゲット制御手段26は、例外的に、ターゲット10aおよび10bに対して、前記閉塞する制御を実行しない。また、例えば、まずパス16aのみに障害が検出されてターゲット10aが閉塞されているときに、新たにパス16bにも障害が検出された場合には、ターゲット制御手段26は、ターゲット10aの閉塞を解除する制御を行う。
また、ターゲット制御手段26は、一つの物理ストレージ装置Xに接続する16aおよび16bの全てにおいて障害が発生していてターゲット10aおよび10bの閉塞が解除されている場合において、パス障害検出手段24(パスチェック手段24aを含む)によりこれらのパスの少なくとも一つの障害が解消されと検出されたときには、未だ障害が解消されないパス(16b)に対応するターゲット(10b)を、改めて閉塞する制御を行う。
本実施例1に係るストレージ仮想化装置Vおよびそれを用いたコンピュータシステムによれば、ストレージ仮想化装置Vと物理ストレージ装置X,Yとの間のパス(16a,16b,17a,または17b)に障害が発生した場合には、その障害が発生したパスに対応するターゲット10aまたは10bをホストコンピュータ11に対して閉塞する。したがって、ホストコンピュータ11のデバイスドライバ11aは、その閉塞されたターゲットがビジーであるためにアクセスチェックを行えなかったり、アクセスチェックに対して全てエラー信号が返ってきたりするから、そのターゲットを介した仮想的なストレージ装置へのアクセスを行うことがない。そして、そのターゲットが閉塞されることにより、ホストコンピュータ11のデバイスドライバ11aは、マルチパス制御によって他のパス(例えば正パスが閉塞されたときには副パス)を介して正常に仮想的なストレージ装置にアクセスするよう制御を行うようになる。
よって、従来のようにその障害が解消する前にホストコンピュータ11のアクセスチェックが正常終了することを防ぐことができ、したがって、ホストコンピュータ11が使用するパスの切り替えを頻繁に行ってしまうといった従来の問題が発生しない。
そして、パスの障害が解消された際には、パス障害検出手段24により、またはホストコンピュータからのアクセスチェックのコマンドに対応するパスチェック手段24aにより、障害の解消が検出され、パス障害検出手段24からターゲット制御手段26に障害の解消を表す信号が入力されて、ターゲット制御手段26は、そのパスに対応するターゲットの閉塞を解除する。
これにより、ホストコンピュータ11は、ターゲットのビジー信号が解除されたり、またはアクセスチェックのコマンドに対する応答が正常となることから、その閉塞が解除されたターゲットが正パスに対応するターゲットであれば、マルチパス制御により使用するパスをその正パスに戻す等の、適切な処理を行うことができる。
さらに、本実施例1に係るコンピュータシステムによれば、例えば物理ストレージ装置が故障する等の原因によって一つの物理ストレージ装置(例えばX)に接続するパスの全て(パス16aおよび16b)において障害が検出された場合にあっては、それら全てのパスに対応する全てのターゲット(10aおよび10b)を閉塞してしまうと、ホストコンピュータ11が仮想的なストレージ装置にアクセスできなくなってコンピュータシステムの機能が著しく損なわれてしまうから、その場合には例外的に、前記閉塞を実行せずまたは解除することによって、正常にアクセス可能な記憶領域にはホストコンピュータがアクセス可能とし、システムの著しい機能不全を防ぐ。
なお、本実施例1においては、障害が発生した物理ストレージ装置への各パス(16a,16b),(17a,17b)に対しても、パスの閉塞を行うよう構成した。これによれば、一つの物理ストレージ装置に接続するパスの全てにおいて障害が発生して、対応するターゲットの閉塞が行われていない場合に、障害が発生している各パスの使用は禁止しつつ、障害が発生していないパスの使用のみを許すことができる。例えば、パス16aおよび16bに障害が発生した場合に、パス16aおよび16bを閉塞するから、ホストコンピュータ11は、仮想的なストレージ装置Aの記録領域a1および仮想的なストレージ装置Bの記憶領域b2へのアクセスは行えないものの、その他の領域についてはアクセスを行うことができる。
このように、物理ストレージ装置に接続する、障害が発生したパスを使用できなくすることで、システムの信頼性を維持することができる。
ただし本発明はこの構成に限定されるものではなく、物理ストレージ装置に接続する、障害が発生したパスの閉塞を、行わないよう構成することもできる。これは、障害が発生したパスにおいても必ずしも常にアクセスが行えないとは限らず、アクセスが成功する場合もあるためである。これによれば、一つの物理ストレージ装置に接続するパスの全てにおいて障害が発生した場合にあって、ホストコンピュータ11は、障害が発生したパス(上記例の場合パス16a,16b)を介する記録領域a1および記憶領域b2へのアクセスをトライすることが可能となり、ホストコンピュータ11の処理の選択肢を広げ、システムの著しい機能不全を防ぐことができる。
図3は、本実施例2に係るコンピュータシステムの構成を示す説明図である。
なお、実施例2において、実施例1と同様の構成については、同じ符号を付して説明を省略する。
実施例2に係るコンピュータシステムの特徴は、実施例1と同構成のストレージ仮想化装置Vを複数(二つ)備え、それらがマルチノードに設けられている点である。すなわち、二つのストレージ仮想化装置V,Vは、ホストコンピュータ11に対してそれぞれパス(12a,12b),(13a,13b)で接続され、また、物理ストレージ装置Xに対してそれぞれパス(16a,16b),(18a,18b)で接続され、さらに物理ストレージ装置Yに対してそれぞれパス(17a,17b),(19a,19b)で接続される。そして、各ストレージ仮想化装置Vのストレージ仮想化手段22は、それぞれ同構成の仮想的なストレージ装置A,Bを構成する。ホストコンピュータ11は、二つのうちいずれのストレージ仮想化装置Vを介しても、仮想的なストレージ装置A,Bに対して同様にアクセスすることができる。この構成を本願においてはマルチノードと呼ぶ。
このマルチノードによる冗長なシステム構成を採用することによれば、例えば一方のストレージ仮想化装置Vが故障するなどの問題が生じてもシステム運用を継続することができる等、よりシステムの耐障害性を高くすることができる。
図3のコンピュータシステムにおいて、複数(二つ)のストレージ仮想化装置V,Vは、通信手段28(図2参照)により互いに通信可能に接続されている。
二つのストレージ仮想化装置V,Vは、通信手段28により、互いにパス(16a,16b),(17a,17b)または(18a,18b),(19a,19b)を介した実アクセスに障害が発生しているか否かを示す情報を、互いに送受信する。
なお、各ストレージ仮想化装置Vには、実施例1のように一台で使用するか、または本実施例2のようにマルチノードとして使用して通信手段28による他のストレージ仮想化装置との前記通信を行うかを、ユーザーが選択操作可能なモード選択手段30が設けられている。このモード選択手段30は、例えば、ユーザーが操作可能な切り替えスイッチ(図2参照)として構成してもよいし、または、ホストコンピュータ11からコマンドによりモードを切り替え可能に構成してもよい。
さて、実施例1においては、パス障害検出手段24が、一つの物理ストレージ装置に接続するパスの全てにおいて障害を検出した場合には、ターゲット制御手段26は、ターゲットの閉塞を行わない、または、閉塞を解除する処理をおこなった。
他方、本実施例2においては(すなわち前記モード選択手段30により、マルチノードでの動作が選択されているときには)、パス障害検出手段24が一つの物理ストレージ装置に接続するパスの全てにおいて障害を検出した場合には、ターゲット制御手段26は、通信手段28を介して、当該物理ストレージ装置と他のストレージ仮想化装置とを接続するパスの全てにおいて障害が発生しているか否かを調べる。そして、ここで、当該物理ストレージ装置と他のストレージ仮想化装置とを接続するパスの全てにおいて障害が発生しているとの情報を受信した場合に限り、前記閉塞する制御を実行しない、または、前記閉塞を解除する制御を行う。
また、ターゲット制御手段26は、一つの物理ストレージ装置に接続するパスの全てにおいて障害が発生していてターゲット10aおよび10bの閉塞が解除されているときに、パス障害検出手段24(パスチェック手段24aを含む)によりこれらのパスの少なくとも一つの障害が解消されと検出された場合には、未だ障害が解消されないパスに対応するターゲットを改めて閉塞する制御を行うとともに、通信手段28を介して他のストレージ装置にパスの障害が解消された旨の情報を通知する。
この他のストレージ装置においては、この通知を受けて、ターゲット制御手段26は、未だ障害が解消されないパスに対応するターゲットを改めて閉塞する制御を行う。
本実施例2に係るコンピュータシステムによれば、一つのストレージ仮想化装置Vに接続された一つの物理ストレージ装置に対するパスの全てにおいて障害が発生したとしても、他のストレージ仮想化装置Vの、その物理ストレージ装置に対するパスに正常なパスがある場合には、前記一つのストレージ仮想化装置Vのターゲットを閉塞することで、マルチパス制御を行うホストコンピュータ11のアクセスを、正常なパスを有する前記他のストレージ仮想化装置Vのターゲットへと導くことができ、正常なパスを介したアクセスを行わせることが可能となる。
言い換えると、マルチノードのシステムにおいて、一つのストレージ仮想化装置Vに接続された一つの物理ストレージ装置に対するパスの全てにおいて障害が発生した際に、実施例1のようにターゲットの全ての閉塞を行わないようにすると、ホストコンピュータは障害のあるパスを使用したアクセスを行ってしまう可能性があり、アクセス効率が悪くなったりシステムの信頼性が低下したりする恐れがあるが、実施例2においては、一つのストレージ仮想化装置Vに接続された一つの物理ストレージ装置に対するパスの全てにおいて障害が発生したとしても、他のストレージ仮想化装置に、その物理ストレージ装置にアクセス可能なパスが残っていれば、前記ターゲットの閉塞を行う。これにより、マルチパス制御を行うホストコンピュータ11のアクセスを、正常なパスを有する前記他のストレージ仮想化装置Vのターゲットへと導くことができる。
上記実施例1および実施例2においては、説明の簡単のために、単数のホストコンピュータ11、単数または二つのストレージ仮想化装置V、および二つの物理ストレージ装置X,Yを用いているが、本発明はもちろんこれに限定されず、ホストコンピュータを複数台設けたり、ストレージ仮想化装置Vおよび物理ストレージ装置X,Yをより多数設けてもよい。また、ストレージ仮想化装置Vのストレージ仮想化手段22が構成する仮想的なストレージ装置A,Bも、本実施例1および実施例2においては二つのみ構成したが、より多数の仮想的なストレージ装置を構成するよう設定することもできる。
本発明の実施例1に係るコンピュータシステムの構成の説明図である。 本発明の実施例1および実施例2に係るストレージ仮想化装置の構成を示すブロック図である。 本発明の実施例2に係るコンピュータシステムの構成の説明図である。 従来のコンピュータシステム(代替パス管理システム)のシステム構成を示すブロック図である。 図4の従来のコンピュータシステム(代替パス管理システム)の構成のうちパスの構成に着目した説明図である。 従来のコンピュータシステム(ストレージの仮想化を行うシステム)のシステム構成を示すブロック図である。 マルチパス制御およびストレージの仮想化を行う従来のコンピュータシステムのシステム構成を示す説明図である。
符号の説明
V ストレージ仮想化装置
A,B 仮想的なストレージ装置
X,Y 物理ストレージ装置
a1,a2,b1,b2 記録領域
10a,10b ターゲット
11 ホストコンピュータ
11a デバイスドライバ
14a,14b,15a,15b 物理ストレージ装置接続手段
16a,16b,17a,17b,18a,18b,19a,19b パス
20 制御部
22 ストレージ仮想化手段
24 パス障害検出手段
24a パスチェック手段
26 ターゲット制御手段
28 通信手段
30 モード選択手段

Claims (7)

  1. それぞれホストコンピュータに接続可能に設けられた所定複数のターゲットと、
    単数または複数の物理ストレージ装置を、前記ターゲットに対応する前記所定複数ずつのパスで、それぞれ接続可能に設けられた物理ストレージ装置接続手段と、
    前記単数または複数の物理ストレージ装置の記憶領域の一部または全部を組み合わせて単数または複数の仮想的なストレージ装置として構成するとともに、各該仮想的なストレージ装置を、各前記所定複数のターゲットを介して前記ホストコンピュータにアクセス可能に提供し、該アクセスが行われた際には、該アクセスが行われたターゲットに対応するパスを介して物理ストレージ装置に実アクセスするよう設けられたストレージ仮想化手段とを備えたストレージ仮想化装置において、
    前記パスを介した前記物理ストレージ装置への実アクセスに障害が発生したことをパス毎に検出可能なパス障害検出手段と、
    該パス障害検出手段により前記障害が検出されたパスに対応するターゲットを、前記ホストコンピュータに対して閉塞するターゲット制御手段とを備えることを特徴とするストレージ仮想化装置。
  2. 前記ターゲット制御手段は、前記パス障害検出手段が、一つの前記物理ストレージ装置に接続するパスの全てにおいて前記障害を検出した場合には、例外的に、前記ターゲットの全てに対して、前記閉塞する制御を実行しない、または、前記閉塞を解除する制御を行うことを特徴とする請求項1記載のストレージ仮想化装置。
  3. 前記パス障害検出手段は、前記ホストコンピュータから受信したコマンドに応じて、前記パスに前記障害が発生しているか否かをチェックするパスチェック手段を有し、
    前記ターゲット制御手段は、前記パスチェック手段によるチェックの結果の条件に照らして、前記閉塞および前記閉塞の解除を行うことを特徴とする請求項2記載のストレージ仮想化装置。
  4. マルチノードに設けられた他のストレージ仮想化装置と通信して、該他のストレージ仮想化装置と前記物理ストレージ装置とを接続するパスを介した実アクセスに障害が発生しているか否かを示す情報を送受信可能な通信手段を備え、
    前記ターゲット制御手段は、前記パス障害検出手段が、一つの前記物理ストレージ装置に接続するパスの全てにおいて前記障害を検出し、なおかつ、前記通信手段を介して、当該物理ストレージ装置と前記他のストレージ仮想化装置とを接続するパスの全てにおいて前記障害が発生していることを示す情報を受信した場合には、例外的に、前記閉塞する制御を実行しない、または、前記閉塞を解除する制御を行うことを特徴とする請求項1記載のストレージ仮想化装置。
  5. 前記パス障害検出手段は、前記ホストコンピュータから受信したコマンドに応じて、前記パスに前記障害が発生しているか否かをチェックするとともに、前記通信手段を介して前記他のストレージ仮想化装置と前記物理ストレージ装置とを接続するパスに前記障害が発生しているか否かをチェックするパスチェック手段を有し、
    前記ターゲット制御手段は、前記パスチェック手段によるチェックの結果の条件に照らして、前記閉塞および前記閉塞の解除を行うことを特徴とする請求項4記載のストレージ仮想化装置。
  6. 請求項1〜3のうちのいずれか一項記載のストレージ仮想化装置と、
    該ストレージ仮想化装置に、該ストレージ仮想化装置の所定複数のターゲットを介して接続され、前記仮想的なストレージ装置に対してマルチパス制御を行うホストコンピュータと、
    前記ストレージ仮想化装置に、該ストレージ仮想化装置の前記物理ストレージ装置接続手段を介して、それぞれ前記所定複数ずつのパスで接続された単数または複数の物理ストレージ装置とを備えることを特徴とするコンピュータシステム。
  7. 請求項4または5記載の複数のストレージ仮想化装置と、
    各該ストレージ仮想化装置に、各該ストレージ仮想化装置の所定複数のターゲットを介して接続され、前記仮想的なストレージ装置に対してマルチパス制御を行うホストコンピュータと、
    各前記ストレージ仮想化装置に、各該ストレージ仮想化装置の前記物理ストレージ装置接続手段を介して、それぞれ前記所定複数ずつのパスで接続された単数または複数の物理ストレージ装置とを備え、
    前記複数のストレージ仮想化装置は、互いにマルチノードに設けられているとともに、前記通信手段により、前記パスを介した実アクセスに障害が発生しているか否かを示す情報を、互いに送受信可能に設けられていることを特徴とするコンピュータシステム。
JP2005355503A 2005-12-09 2005-12-09 ストレージ仮想化装置およびそれを用いたコンピュータシステム Expired - Fee Related JP4486921B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005355503A JP4486921B2 (ja) 2005-12-09 2005-12-09 ストレージ仮想化装置およびそれを用いたコンピュータシステム
US11/277,443 US7467258B2 (en) 2005-12-09 2006-03-24 Storage virtualizer and computer system using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005355503A JP4486921B2 (ja) 2005-12-09 2005-12-09 ストレージ仮想化装置およびそれを用いたコンピュータシステム

Publications (2)

Publication Number Publication Date
JP2007157089A true JP2007157089A (ja) 2007-06-21
JP4486921B2 JP4486921B2 (ja) 2010-06-23

Family

ID=38140838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005355503A Expired - Fee Related JP4486921B2 (ja) 2005-12-09 2005-12-09 ストレージ仮想化装置およびそれを用いたコンピュータシステム

Country Status (2)

Country Link
US (1) US7467258B2 (ja)
JP (1) JP4486921B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009271666A (ja) * 2008-05-02 2009-11-19 Hitachi Ltd ストレージシステム
JP2010113707A (ja) * 2008-11-10 2010-05-20 Internatl Business Mach Corp <Ibm> 物理及び仮想マルチパス入出力を動的に管理する方法、装置、システム、及びプログラム
JP2011014088A (ja) * 2009-07-06 2011-01-20 Hitachi Ltd 計算機装置及びパス管理方法
US8352699B2 (en) 2009-03-06 2013-01-08 Nec Corporation Host computer, multipath system, path allocation method, and program

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8549236B2 (en) * 2006-12-15 2013-10-01 Siliconsystems, Inc. Storage subsystem with multiple non-volatile memory arrays to protect against data losses
US8060710B1 (en) * 2007-12-12 2011-11-15 Emc Corporation Non-disruptive migration using device identity spoofing and passive/active ORS pull sessions
US7886183B2 (en) * 2008-08-07 2011-02-08 Symantec Operating Corporation Providing fault tolerant storage system to a cluster
JP2015114808A (ja) * 2013-12-11 2015-06-22 富士通株式会社 ストレージ制御装置、制御方法、及びプログラム
JP2019075032A (ja) * 2017-10-19 2019-05-16 富士通株式会社 ストレージシステム、ストレージ制御装置およびプログラム

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0546502A (ja) * 1991-08-09 1993-02-26 Fujitsu Ltd ポート単位のパス閉塞機能を備えたデバイスコントローラ
JPH1021016A (ja) * 1996-07-04 1998-01-23 Nec Corp 記憶装置アレイグループの制御方法
JP2000148655A (ja) * 1998-11-13 2000-05-30 Hitachi Ltd 情報処理システムの制御方法
JP2000242434A (ja) * 1998-12-22 2000-09-08 Hitachi Ltd 記憶装置システム
JP2001154929A (ja) * 1999-11-29 2001-06-08 Nec Software Shikoku Ltd 代替パス方式の管理方法とシステム
JP2003044421A (ja) * 2001-07-26 2003-02-14 Fujitsu Ltd 仮想ストレージシステム及び同システムに使用されるスイッチングノード
WO2003075161A1 (fr) * 2002-03-07 2003-09-12 Fujitsu Limited Dispositif et procede de gestion de conversion de systeme de virtualisation de memoire
JP2004013454A (ja) * 2002-06-06 2004-01-15 Hitachi Ltd データマッピング管理装置
WO2004092964A1 (ja) * 2003-04-10 2004-10-28 Fujitsu Limited 関係管理制御プログラム、装置、及びシステム
JP2005051335A (ja) * 2003-07-30 2005-02-24 Hitachi Ltd パス切替えを提供するスイッチ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0498439A (ja) 1990-08-13 1992-03-31 Nec Corp 周辺系処理装置の障害回復処理方式
JP3653197B2 (ja) 1999-07-15 2005-05-25 株式会社日立製作所 ディスク制御装置
US7181578B1 (en) * 2002-09-12 2007-02-20 Copan Systems, Inc. Method and apparatus for efficient scalable storage management
US7669032B2 (en) * 2003-11-26 2010-02-23 Symantec Operating Corporation Host-based virtualization optimizations in storage environments employing off-host storage virtualization
US7318138B1 (en) * 2005-08-30 2008-01-08 Symantec Operating Corporation Preventing undesired trespass in storage arrays

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0546502A (ja) * 1991-08-09 1993-02-26 Fujitsu Ltd ポート単位のパス閉塞機能を備えたデバイスコントローラ
JPH1021016A (ja) * 1996-07-04 1998-01-23 Nec Corp 記憶装置アレイグループの制御方法
JP2000148655A (ja) * 1998-11-13 2000-05-30 Hitachi Ltd 情報処理システムの制御方法
JP2000242434A (ja) * 1998-12-22 2000-09-08 Hitachi Ltd 記憶装置システム
JP2001154929A (ja) * 1999-11-29 2001-06-08 Nec Software Shikoku Ltd 代替パス方式の管理方法とシステム
JP2003044421A (ja) * 2001-07-26 2003-02-14 Fujitsu Ltd 仮想ストレージシステム及び同システムに使用されるスイッチングノード
WO2003075161A1 (fr) * 2002-03-07 2003-09-12 Fujitsu Limited Dispositif et procede de gestion de conversion de systeme de virtualisation de memoire
JP2004013454A (ja) * 2002-06-06 2004-01-15 Hitachi Ltd データマッピング管理装置
WO2004092964A1 (ja) * 2003-04-10 2004-10-28 Fujitsu Limited 関係管理制御プログラム、装置、及びシステム
JP2005051335A (ja) * 2003-07-30 2005-02-24 Hitachi Ltd パス切替えを提供するスイッチ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009271666A (ja) * 2008-05-02 2009-11-19 Hitachi Ltd ストレージシステム
US8271759B2 (en) 2008-05-02 2012-09-18 Hitachi, Ltd. Storage system
JP2010113707A (ja) * 2008-11-10 2010-05-20 Internatl Business Mach Corp <Ibm> 物理及び仮想マルチパス入出力を動的に管理する方法、装置、システム、及びプログラム
US8352699B2 (en) 2009-03-06 2013-01-08 Nec Corporation Host computer, multipath system, path allocation method, and program
JP2011014088A (ja) * 2009-07-06 2011-01-20 Hitachi Ltd 計算機装置及びパス管理方法

Also Published As

Publication number Publication date
US7467258B2 (en) 2008-12-16
US20070136524A1 (en) 2007-06-14
JP4486921B2 (ja) 2010-06-23

Similar Documents

Publication Publication Date Title
JP4486921B2 (ja) ストレージ仮想化装置およびそれを用いたコンピュータシステム
US7370099B2 (en) Cluster computing system and its failover method
EP1837750A2 (en) Computer system for controlling allocation of physical links and method thereof
TWI409624B (zh) 自磁碟陣列隔離一驅動器以進行診斷操作
US7568119B2 (en) Storage control device and storage control device path switching method
JP4529767B2 (ja) クラスタ構成コンピュータシステム及びその系リセット方法
JP2004213125A (ja) 高可用ディスク制御装置とその障害処理方法及び高可用ディスクサブシステム
JP2007094996A (ja) データストレージシステム、データストレージ制御装置及びその障害箇所診断方法
JP2008065561A (ja) ストレージシステムおよびストレージシステムの制御方法
JP2008299481A (ja) ストレージシステム及び複数拠点間でのデータコピー方法
JP4132322B2 (ja) 記憶制御装置およびその制御方法
JP2007206766A (ja) データストレージシステム、データストレージ制御装置及びその障害箇所診断方法。
JP2008112399A (ja) ストレージ仮想化スイッチおよびコンピュータシステム
JP5391994B2 (ja) ストレージシステム,制御装置および診断方法
EP1890439B1 (en) Data processing management apparatus, mode management apparatus and mode management method
JP2006039897A (ja) マルチノードシステム、ノード間クロスバスイッチ、ノード、スイッチプログラム及びノードプログラム
KR20060048410A (ko) 스토리지 가상화 장치 및 이를 이용한 컴퓨터 시스템
JP2007299213A (ja) Raid制御装置および障害監視方法
US8918670B2 (en) Active link verification for failover operations in a storage network
JP4395766B2 (ja) 障害解析システム及び方法並びにプログラム
JP2005128781A (ja) 系切り替え方法及び情報処理システム
JP6244970B2 (ja) ストレージシステム、制御装置及び制御プログラム
JP5928581B2 (ja) ネットワークシステム,保守作業管理方法及びプログラム
JP4511455B2 (ja) ファイバーチャネルスイッチおよびそれを用いたコンピュータシステム
JP2009110218A (ja) 仮想化スイッチおよびそれを用いたコンピュータシステム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees