JP2007156985A - 半導体集積回路設計方法、半導体集積回路設計プログラム、および半導体集積回路 - Google Patents
半導体集積回路設計方法、半導体集積回路設計プログラム、および半導体集積回路 Download PDFInfo
- Publication number
- JP2007156985A JP2007156985A JP2005353733A JP2005353733A JP2007156985A JP 2007156985 A JP2007156985 A JP 2007156985A JP 2005353733 A JP2005353733 A JP 2005353733A JP 2005353733 A JP2005353733 A JP 2005353733A JP 2007156985 A JP2007156985 A JP 2007156985A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- power supply
- signal
- signal wiring
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】図1の(S104)では、配線グリッドのいずれかと所定の位置関係にある信号配線位置に各信号配線が配置される。(S102)において、電源配線の外側にある信号配線位置のうちで当該電源配線に最も近い信号配線位置に信号配線が配置された場合に、当該信号配線と当該電源配線との距離が信号配線と電源配線との間に確保すべき所定の最短距離D以上となり、互いに隣り合う電源配線同士の距離が、上記信号配線間に確保すべき所定の最短距離にそれぞれ信号配線幅を加えた長さの整数倍に、Dを2倍した長さを加えた長さとなるように決定する。
【選択図】図1
Description
半導体集積回路の設計装置を用いた半導体集積回路設計方法であって、
電源配線配置手段が電源配線の配置を決定する電源配線配置ステップと、
信号配線配置手段が所定の信号配線幅Wを有する信号配線の配置を決定する信号配線配置ステップとを有し、
上記信号配線配置ステップは、所定のピッチPを有する配線グリッドのいずれかと所定の位置関係にある信号配線位置に各信号配線が配置され、電源配線と信号配線との距離が信号配線と電源配線との間に確保すべき所定の最短距離D以上になるように、信号配線の配置を決定する一方、
上記電源配線配置ステップは、電源配線の配置を、当該電源配線の外側にある信号配線位置のうちで当該電源配線に最も近い信号配線位置に信号配線が配置された場合に、当該信号配線と当該電源配線との距離が信号配線と電源配線との間に確保すべき所定の最短距離D以上となるように決定することを特徴とする。
請求項1の半導体集積回路設計方法であって、
上記電源配線配置ステップは、電源配線の配置を、当該電源配線の外側にある信号配線位置のうちで当該電源配線に最も近い信号配線位置に信号配線が配置された場合に、当該信号配線と当該電源配線との距離が信号配線と電源配線との間に確保すべき所定の最短距離Dとなるように決定することを特徴とする。
請求項2の半導体集積回路設計方法であって、
上記信号配線は、幅方向の中心が上記配線グリッド上となるように配線され、
上記電源配線の幅方向の少なくとも一方の端と当該端の隣に位置する上記電源配線内側の配線グリッドとの距離が、P−D−W/2となるように配線されることを特徴とする。
半導体集積回路の設計装置を用いた半導体集積回路設計方法であって、
電源配線配置手段が電源配線の配置を決定する電源配線配置ステップと、
信号配線配置手段が上記電源配線のうちの互いに隣り合う2本の間に上記電源配線と平行に並べられる所定の信号配線幅Wを有する信号配線の配置を決定する信号配線配置ステップとを有し、
上記信号配線配置ステップは、上記信号配線間に確保すべき所定の最短距離が確保され、かつ電源配線と信号配線との距離が信号配線と電源配線との間に確保すべき所定の最短距離D以上になるように、上記複数種類の信号配線の配置を決定する一方、
上記電源配線配置ステップは、電源配線の配置を、互いに隣り合う電源配線同士の距離が、上記信号配線間に確保すべき所定の最短距離にそれぞれWを加えた長さの整数倍に、Dを2倍した長さを加えた長さ以上となるように決定することを特徴とする。
請求項5の半導体集積回路設計方法であって、
上記信号配線は、幅方向の中心が上記配線グリッド上となるように配線され、
上記電源配線間の配線グリッドの本数が、上記信号配線間に確保すべき配線グリッドの所定の最小本数にそれぞれ1を加えた数の整数倍に1を加えた数となるように配線されることを特徴とする。
請求項5の半導体集積回路設計方法であって、
上記信号配線には、各種類の信号配線間に確保すべき所定の最短距離が他種類と異なる複数種類の信号配線が含まれ、
上記電源配線配置ステップは、電源配線の配置を、互いに隣り合う電源配線同士の幅方向の距離が、上記複数の信号配線間に確保すべき所定の最短距離にそれぞれWを加えた長さの公倍数に、(D+W/2)×2の値を加えた長さ以上となるように決定することを特徴とする。
請求項5の半導体集積回路設計方法であって、
上記信号配線配置ステップは、所定のピッチPを有する配線グリッドのいずれかと所定の位置関係にある信号配線位置に各信号配線が配置され、上記信号配線間に確保すべき所定の最短距離が確保され、かつ電源配線と信号配線との距離が信号配線と電源配線との間に確保すべき所定の最短距離D以上になるように、上記信号配線の配置を決定する一方、
上記電源配線配置ステップは、電源配線の配置を、互いに隣り合う電源配線同士の距離が、上記信号配線間に確保すべき所定の最短距離にそれぞれWを加えた長さの整数倍に、Dを2倍した長さを加えた長さとなり、かつ当該電源配線の外側にある信号配線位置のうちで当該電源配線に最も近い信号配線位置に信号配線が配置された場合に、当該信号配線と当該電源配線との距離がDとなるように決定することを特徴とする。
請求項8の半導体集積回路設計方法であって、
上記信号配線は、幅方向の中心が上記配線グリッド上となるように配線され、
上記電源配線間の配線グリッドの本数が、上記信号配線間に確保すべき配線グリッドの所定の最少本数にそれぞれ1を加えた数の整数倍に1を加えた数であり、かつ上記電源配線の幅方向の少なくとも一方の端と当該端の隣に位置する上記電源配線内側の配線グリッドとの距離が、P−D−W/2となるように配線されることを特徴とする。
請求項1の半導体集積回路設計方法であって、
さらに、検証手段が、上記電源配線と上記信号配線との距離が、確保すべき所定の最短距離Dより短くなっている電源配線の領域を検出し、上記領域と上記信号配線との距離がD以上となるように上記電源配線の領域を削除するステップを有することを特徴とする。
まず、半導体集積回路の設計装置によって行われる本発明の実施形態1の半導体集積回路設計方法について図1のフローチャートを参照して説明する。
式(1−1)と、消費電力許容値に関する条件、電圧降下許容値に関する条件を満たすように、自動配線ツールによってメッシュ電源配線の配置が決定される。
(S103)各機能ブロックについて、セル間の配線の概略配置を決定して、セルの配置を決定する。
上記のようにメッシュ電源配線の幅方向の端とその端の隣に位置する電源配線内部の配線グリッドとの距離が決定されることにより、電源配線に隣接する配線グリッドに信号配線が配置された場合の電源配線と信号配線との幅方向の距離が確保すべき最短距離となる。電源配線と信号配線との幅方向の距離が確保すべき最短距離Dにならない場合となる場合の例について図3と図4を参照して説明する。例えば、図3のようにメッシュ電源配線22が配置されると、(S104)で配線グリッド21eには信号配線を配置することができず、グリッド21f、またはそれより右側の配線グリッドにしか信号配線を配置することができなくなる。この場合、配線グリッド21fに信号配線を配置したとしても、メッシュ電源配線22とその信号配線との距離は確保すべき最短距離を超えたものとなる。一方、本実施形態の方法を用いると、図4に示すようにメッシュ電源配線32が配線され、(S104)で配線グリッド31eに信号配線を配線することができ、メッシュ電源配線32とその配線グリッド31e上の信号配線との距離は確保すべき最短距離となる。メッシュ電源配線と信号配線との幅方向の距離が確保すべき最短距離となることによって、半導体集積回路全体の面積が削減され、生産コストが削減される。
実施形態2として、実施形態1の半導体集積回路設計方法において、図1のフローチャートに(S102)で示されるメッシュ電源配線の配置の決定方法に代えて、以下に説明する配置の決定方法を用いる場合を説明する。
従って、本実施形態において、各種類の信号配線間の幅方向に確保すべき配線グリッドの本数は0本、1本、2本なので、配線グリッドの本数は6の整数倍に1を加えた数(7,13,19等)となる。
本実施形態による面積削減の効果について、図5と図6を参照して説明する。図5は、式(2−1)を考慮せずに電源配線の配置を決定した場合の電源配線の配置例である。図6は、本実施形態によって、電源配線間の配線グリッドの本数が7本となるように電源配線が配置された例である。図5、図6は、自動配線ツールにおける配線グリッドとして配線グリッド41と配線グリッド42、メッシュ電源配線43、信号配線間の幅方向に確保すべき配線グリッドの本数が0本の信号配線44、1本の信号配線45、2本の信号配線46で構成される。図5において、メッシュ電源配線43は、信号配線間の幅方向に確保すべき配線グリッドの本数が考慮されずに配線されているため、配線グリッド42には、信号配線44は配線できるが、信号配線45、信号配線46は配線できない。本実施形態においては、各種類の信号配線間の幅方向に確保すべき配線グリッドの本数を考慮してメッシュ電源配線を配置することにより、信号配線の配置決定の際に、電源配線に最も近い配線グリッドに信号配線を配置できなかったり、信号配線間の配線グリッドが確保すべき最少本数を超える本数になるようにしか信号配線を配置できなかったりすることがなくなる。言い換えると、図6に示すように、信号配線間に1本以上の配線グリッドを必要とする信号配線45および信号配線46の、配線グリッドの本数に対する配置可能な信号配線の本数の割合が高くなる。これにより、半導体集積回路全体の面積が削減される。
実施形態1の半導体集積回路設計方法において、実施形態1のように信号配線と電源配線との間に確保すべき所定の最短距離を考慮し、さらに実施形態2のように信号配線間に確保すべき配線グリッドの最少本数を考慮し、メッシュ電源配線の配置を決定するようにしてもよい。
実施形態1と同様に、メッシュ電源配線と信号配線との幅方向の距離が確保すべき最短距離となり、実施形態2と同様に信号配線間に1本以上の配線グリッドを必要とする信号配線の、配線グリッドの本数に対する配置できる信号配線の本数の割合が高くなるので、半導体集積回路全体の面積が削減される。
本発明の実施形態4の半導体集積回路設計方法について図7のフローチャートを参照して説明する。
実施形態4は、(S208)で例えば電源配線を幅に一定に保ったままシフトすると、シフト前には電源配線が配置されていなかった領域に電源配線が配置されることにより、他の配線に影響が及び、新たな不良箇所が発生しやすい。それに対し、上記のように、信号配線とメッシュ電源配線との幅方向の間隔が最小配線間隔を満たさない領域を削除するようにする方法を用いると、(S205)以降に、(S204)の終了時点で電源配線が配置されていなかった領域に電源配線を配置する必要が生じて新たな不良箇所が発生するということがなくなるので、(S205)〜(S208)を繰り返す必要が生じにくくなり、半導体集積回路設計期間が短縮される。
具体的な計算式としては、必ずしも上記実施形態で例示した(1−1)、(2−1)に限らず、同様の結果が得られる計算式が用いられればよい。
なお、実施形態2において、信号配線が1種類の場合は、式(2−1)に代えて、以下の式(2−3)または式(2−4)を用いてメッシュ電源配線の配置を決定することができる。
(互いに隣り合う電源配線同士の幅方向の距離)={(信号配線間の幅方向に確保すべき距離)+信号配線幅}×(0以上の整数)+(信号配線と電源配線とが幅方向に確保すべき最短距離)×2 (2−4)
なお、上記式(2−2)、(2−4)の(信号配線と電源配線との間に確保される所定の距離)は、必ずしも信号配線と電源配線との間に確保すべき最短距離でなくてもよく、それよりも大きい距離を用いて、余裕を持たせた配置に決定するようにしてもよい。
12 メッシュ電源配線
13 仮想信号配線
W1 メッシュ電源の幅
W2 配線グリッド11cとメッシュ電源配線12の右端との幅
S 信号配線の幅
D 信号配線と電源配線とが幅方向に確保すべき最短距離
P 隣合う配線グリッドの幅方向の距離(配線グリッドのピッチ)
21a〜f 配線グリッド
22 メッシュ電源配線
23 仮想信号配線
31a〜e 配線グリッド
32 メッシュ電源配線
33 仮想信号配線
41 配線グリッド
42 配線グリッド
43 メッシュ電源配線
44 信号配線
45 信号配線
46 信号配線
51 メッシュ電源配線
52 信号配線
53 領域
Claims (14)
- 半導体集積回路の設計装置を用いた半導体集積回路設計方法であって、
電源配線配置手段が電源配線の配置を決定する電源配線配置ステップと、
信号配線配置手段が所定の信号配線幅Wを有する信号配線の配置を決定する信号配線配置ステップとを有し、
上記信号配線配置ステップは、所定のピッチPを有する配線グリッドのいずれかと所定の位置関係にある信号配線位置に各信号配線が配置され、電源配線と信号配線との距離が信号配線と電源配線との間に確保すべき所定の最短距離D以上になるように、信号配線の配置を決定する一方、
上記電源配線配置ステップは、電源配線の配置を、当該電源配線の外側にある信号配線位置のうちで当該電源配線に最も近い信号配線位置に信号配線が配置された場合に、当該信号配線と当該電源配線との距離が信号配線と電源配線との間に確保すべき所定の最短距離D以上となるように決定することを特徴とする半導体集積回路設計方法。 - 請求項1の半導体集積回路設計方法であって、
上記電源配線配置ステップは、電源配線の配置を、当該電源配線の外側にある信号配線位置のうちで当該電源配線に最も近い信号配線位置に信号配線が配置された場合に、当該信号配線と当該電源配線との距離が信号配線と電源配線との間に確保すべき所定の最短距離Dとなるように決定することを特徴とする半導体集積回路設計方法。 - 請求項2の半導体集積回路設計方法であって、
上記信号配線は、幅方向の中心が上記配線グリッド上となるように配線され、
上記電源配線の幅方向の少なくとも一方の端と当該端の隣に位置する上記電源配線内側の配線グリッドとの距離が、P−D−W/2となるように配線されることを特徴とする半導体集積回路設計方法。 - 半導体集積回路の設計装置の電源配線配置手段に、電源配線の配置を決定する電源配線配置ステップを実行させ、
上記設計装置の信号配線配置手段に、所定の信号配線幅Wを有する信号配線の配置を決定する信号配線配置ステップを実行させる半導体集積回路設計プログラムであって、
上記信号配線配置ステップは、所定のピッチPを有する配線グリッドのいずれかと所定の位置関係にある信号配線位置に各信号配線が配置され、電源配線と信号配線との距離が信号配線と電源配線との間に確保すべき所定の最短距離D以上になるように、信号配線の配置を決定する一方、
上記電源配線配置ステップは、電源配線の配置を、当該電源配線の外側にある信号配線位置のうちで当該電源配線に最も近い信号配線位置に信号配線が配置された場合に、当該信号配線と当該電源配線との距離が信号配線と電源配線との間に確保すべき所定の最短距離D以上となるように決定することを特徴とする半導体集積回路設計プログラム。 - 半導体集積回路の設計装置を用いた半導体集積回路設計方法であって、
電源配線配置手段が電源配線の配置を決定する電源配線配置ステップと、
信号配線配置手段が上記電源配線のうちの互いに隣り合う2本の間に上記電源配線と平行に並べられる所定の信号配線幅Wを有する信号配線の配置を決定する信号配線配置ステップとを有し、
上記信号配線配置ステップは、上記信号配線間に確保すべき所定の最短距離が確保され、かつ電源配線と信号配線との距離が信号配線と電源配線との間に確保すべき所定の最短距離D以上になるように、上記複数種類の信号配線の配置を決定する一方、
上記電源配線配置ステップは、電源配線の配置を、互いに隣り合う電源配線同士の距離が、上記信号配線間に確保すべき所定の最短距離にそれぞれWを加えた長さの整数倍に、Dを2倍した長さを加えた長さ以上となるように決定することを特徴とする半導体集積回路設計方法。 - 請求項5の半導体集積回路設計方法であって、
上記信号配線は、幅方向の中心が上記配線グリッド上となるように配線され、
上記電源配線間の配線グリッドの本数が、上記信号配線間に確保すべき配線グリッドの所定の最小本数にそれぞれ1を加えた数の整数倍に1を加えた数となるように配線されることを特徴とする半導体集積回路設計方法。 - 請求項5の半導体集積回路設計方法であって、
上記信号配線には、各種類の信号配線間に確保すべき所定の最短距離が他種類と異なる複数種類の信号配線が含まれ、
上記電源配線配置ステップは、電源配線の配置を、互いに隣り合う電源配線同士の幅方向の距離が、上記複数の信号配線間に確保すべき所定の最短距離にそれぞれWを加えた長さの公倍数に、(D+W/2)×2の値を加えた長さ以上となるように決定することを特徴とする半導体集積回路設計方法。 - 請求項5の半導体集積回路設計方法であって、
上記信号配線配置ステップは、所定のピッチPを有する配線グリッドのいずれかと所定の位置関係にある信号配線位置に各信号配線が配置され、上記信号配線間に確保すべき所定の最短距離が確保され、かつ電源配線と信号配線との距離が信号配線と電源配線との間に確保すべき所定の最短距離D以上になるように、上記信号配線の配置を決定する一方、
上記電源配線配置ステップは、電源配線の配置を、互いに隣り合う電源配線同士の距離が、上記信号配線間に確保すべき所定の最短距離にそれぞれWを加えた長さの整数倍に、Dを2倍した長さを加えた長さとなり、かつ当該電源配線の外側にある信号配線位置のうちで当該電源配線に最も近い信号配線位置に信号配線が配置された場合に、当該信号配線と当該電源配線との距離がDとなるように決定することを特徴とする半導体集積回路設計方法。 - 請求項8の半導体集積回路設計方法であって、
上記信号配線は、幅方向の中心が上記配線グリッド上となるように配線され、
上記電源配線間の配線グリッドの本数が、上記信号配線間に確保すべき配線グリッドの所定の最少本数にそれぞれ1を加えた数の整数倍に1を加えた数であり、かつ上記電源配線の幅方向の少なくとも一方の端と当該端の隣に位置する上記電源配線内側の配線グリッドとの距離が、P−D−W/2となるように配線されることを特徴とする半導体集積回路設計方法。 - 半導体集積回路の設計装置の電源配線配置手段に、電源配線の配置を決定する電源配線配置ステップを実行させ、
上記設計装置の信号配線配置手段に、上記電源配線のうちの互いに隣り合う2本の間に上記電源配線と平行に並べられる所定の信号配線幅Wを有する信号配線の配置を決定する信号配線配置ステップを実行させる半導体集積回路設計プログラムであって、
上記信号配線配置ステップは、上記信号配線間に確保すべき所定の最短距離が確保され、かつ電源配線と信号配線との距離が信号配線と電源配線との間に確保すべき所定の最短距離D以上になるように、上記複数種類の信号配線の配置を決定する一方、
上記電源配線配置ステップは、電源配線の配置を、互いに隣り合う電源配線同士の距離が、上記信号配線間に確保すべき所定の最短距離にそれぞれWを加えた長さの整数倍に、信号配線と電源配線との間に確保される所定の距離を2倍した長さを加えた長さとなるように決定することを特徴とする半導体集積回路設計プログラム。 - 請求項1の半導体集積回路設計方法であって、
さらに、検証手段が、上記電源配線と上記信号配線との距離が、確保すべき所定の最短距離Dより短くなっている電源配線の領域を検出し、上記領域と上記信号配線との距離がD以上となるように上記電源配線の領域を削除するステップを有することを特徴とする半導体集積回路設計方法。 - 請求項4の半導体集積回路設計プログラムであって、
さらに、上記電源配線と上記信号配線との幅方向の距離が、確保すべき所定の最短距離Dより短くなっている部分を検出し、上記部分と上記信号配線との距離がD以上となるように上記電源配線の領域を削除するステップを上記設計装置の検証手段に実行させることを特徴とする半導体集積回路設計プログラム。 - 請求項1、請求項5、および請求項11のいずれか1項の半導体集積回路設計方法であって、
上記電源配線はメッシュ電源配線であることを特徴とする半導体集積回路設計方法。 - 電源配線と上記電源配線に隣接する信号配線とを有する半導体集積回路において、
上記信号配線は、上記電源配線の第1部分と所定の間隔を有する第1部分、および上記信号配線の第1部分よりも電源配線側の端部が電源配線側に位置する第2部分とを有し、
上記電源配線における、上記信号配線の第2部分に対向する端部が上記電源配線の第1部分よりも信号配線から遠ざかる位置にあることを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005353733A JP2007156985A (ja) | 2005-12-07 | 2005-12-07 | 半導体集積回路設計方法、半導体集積回路設計プログラム、および半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005353733A JP2007156985A (ja) | 2005-12-07 | 2005-12-07 | 半導体集積回路設計方法、半導体集積回路設計プログラム、および半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007156985A true JP2007156985A (ja) | 2007-06-21 |
Family
ID=38241248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005353733A Pending JP2007156985A (ja) | 2005-12-07 | 2005-12-07 | 半導体集積回路設計方法、半導体集積回路設計プログラム、および半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007156985A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009246176A (ja) * | 2008-03-31 | 2009-10-22 | Oki Semiconductor Co Ltd | 半導体集積回路のレイアウト設計方法 |
WO2010036582A1 (en) * | 2008-09-23 | 2010-04-01 | Qualcomm Incorporated | System and method of connecting a macro cell to a system power supply |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003006261A (ja) * | 2001-06-27 | 2003-01-10 | Matsushita Electric Ind Co Ltd | レイアウトデータ作成方法およびレイアウトデータ作成装置 |
JP2003174089A (ja) * | 2001-12-07 | 2003-06-20 | Fujitsu Ltd | 半導体装置設計の方法、プログラム及び装置並びに半導体装置 |
-
2005
- 2005-12-07 JP JP2005353733A patent/JP2007156985A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003006261A (ja) * | 2001-06-27 | 2003-01-10 | Matsushita Electric Ind Co Ltd | レイアウトデータ作成方法およびレイアウトデータ作成装置 |
JP2003174089A (ja) * | 2001-12-07 | 2003-06-20 | Fujitsu Ltd | 半導体装置設計の方法、プログラム及び装置並びに半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009246176A (ja) * | 2008-03-31 | 2009-10-22 | Oki Semiconductor Co Ltd | 半導体集積回路のレイアウト設計方法 |
WO2010036582A1 (en) * | 2008-09-23 | 2010-04-01 | Qualcomm Incorporated | System and method of connecting a macro cell to a system power supply |
US8161446B2 (en) | 2008-09-23 | 2012-04-17 | Qualcomm Incorporated | System and method of connecting a macro cell to a system power supply |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3564295B2 (ja) | セル配置装置及び方法並びにセル配置プログラムを記録したコンピュータ読取り可能な記録媒体 | |
US20100199253A1 (en) | Routing Method for Double Patterning Design | |
US20150149969A1 (en) | Layout design for electron-beam high volume manufacturing | |
JP2006318978A (ja) | パターン設計方法 | |
US20110145775A1 (en) | Cell library, layout method, and layout apparatus | |
TWI719090B (zh) | 用於修改界定電路組件之標準單元布局之電腦實施系統及方法 | |
JP2007287908A (ja) | 半導体集積回路及び半導体集積回路の設計方法 | |
JP2007072960A (ja) | 半導体集積回路装置のレイアウト方法及びそのレイアウトプログラム | |
US20050172253A1 (en) | Automatic placement and routing device, method for placement and routing of semiconductor device, semiconductor device and manufacturing method of the same | |
JP2013073139A (ja) | マスクレイアウト分割方法、マスクレイアウト分割装置、及びマスクレイアウト分割プログラム | |
JP2007156985A (ja) | 半導体集積回路設計方法、半導体集積回路設計プログラム、および半導体集積回路 | |
JP5772990B2 (ja) | 設計支援装置,設計支援方法および設計支援プログラム | |
JP2004039933A (ja) | マスク設計システム、マスク設計方法、およびマスク設計処理またはレイアウト設計処理をコンピュータに実行させるためのプログラム | |
TWI623844B (zh) | 適用於混合模組之平面規劃方法 | |
TW201030546A (en) | System and method of connecting a macro cell to a system power supply | |
JP5076503B2 (ja) | 半導体集積回路の配線設計システム、半導体集積回路及び配線設計プログラム | |
JP2010073073A (ja) | レイアウト設計方法、装置及びプログラム | |
JP2006049782A (ja) | 半導体集積回路装置のレイアウト方法 | |
JP2008205399A (ja) | 半導体集積回路の設計方法 | |
JP2005136178A (ja) | 半導体集積回路の電源配線レイアウト方法、電源配線レイアウトプログラム、および電源配線レイアウト装置 | |
JP2003208454A (ja) | 半導体集積回路におけるレイアウト設計の自動配置配線方法及び装置並びに自動配置配線プログラム | |
JP2014170595A (ja) | レイアウト設計方法及びレイアウト設計支援プログラム | |
JP2003243510A (ja) | 半導体装置及びその設計方法 | |
JP2001267427A (ja) | 配置配線方法 | |
JP3589988B2 (ja) | クロックスキュー改善方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081023 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110809 |