JP2007140490A - Semiconductor device, and display device and electronic equipment each having the same - Google Patents
Semiconductor device, and display device and electronic equipment each having the same Download PDFInfo
- Publication number
- JP2007140490A JP2007140490A JP2006281363A JP2006281363A JP2007140490A JP 2007140490 A JP2007140490 A JP 2007140490A JP 2006281363 A JP2006281363 A JP 2006281363A JP 2006281363 A JP2006281363 A JP 2006281363A JP 2007140490 A JP2007140490 A JP 2007140490A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- potential
- gate
- supply line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 94
- 239000003990 capacitor Substances 0.000 claims description 46
- 238000003860 storage Methods 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 30
- 230000004044 response Effects 0.000 claims description 3
- 230000008033 biological extinction Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 62
- 239000010410 layer Substances 0.000 description 39
- 238000012545 processing Methods 0.000 description 36
- 239000000758 substrate Substances 0.000 description 22
- 239000000463 material Substances 0.000 description 21
- 239000011159 matrix material Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 13
- 230000008859 change Effects 0.000 description 12
- 230000006866 deterioration Effects 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 10
- 229910003437 indium oxide Inorganic materials 0.000 description 10
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 10
- 239000000203 mixture Substances 0.000 description 10
- 238000005070 sampling Methods 0.000 description 10
- 229910052757 nitrogen Inorganic materials 0.000 description 9
- 230000005236 sound signal Effects 0.000 description 9
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 8
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 8
- 229910001930 tungsten oxide Inorganic materials 0.000 description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- 229910010272 inorganic material Inorganic materials 0.000 description 6
- 239000011368 organic material Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 5
- 229910052741 iridium Inorganic materials 0.000 description 5
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 5
- 150000002894 organic compounds Chemical class 0.000 description 5
- -1 polyethylene terephthalate Polymers 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 239000011701 zinc Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000007983 Tris buffer Substances 0.000 description 4
- 239000002585 base Substances 0.000 description 4
- 239000000872 buffer Substances 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- POILWHVDKZOXJZ-ARJAWSKDSA-M (z)-4-oxopent-2-en-2-olate Chemical compound C\C([O-])=C\C(C)=O POILWHVDKZOXJZ-ARJAWSKDSA-M 0.000 description 3
- POXIZPBFFUKMEQ-UHFFFAOYSA-N 2-cyanoethenylideneazanide Chemical group [N-]=C=[C+]C#N POXIZPBFFUKMEQ-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- CUJRVFIICFDLGR-UHFFFAOYSA-N acetylacetonate Chemical compound CC(=O)[CH-]C(C)=O CUJRVFIICFDLGR-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000005284 excitation Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 125000001424 substituent group Chemical group 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- UHXOHPVVEHBKKT-UHFFFAOYSA-N 1-(2,2-diphenylethenyl)-4-[4-(2,2-diphenylethenyl)phenyl]benzene Chemical group C=1C=C(C=2C=CC(C=C(C=3C=CC=CC=3)C=3C=CC=CC=3)=CC=2)C=CC=1C=C(C=1C=CC=CC=1)C1=CC=CC=C1 UHXOHPVVEHBKKT-UHFFFAOYSA-N 0.000 description 2
- FQJQNLKWTRGIEB-UHFFFAOYSA-N 2-(4-tert-butylphenyl)-5-[3-[5-(4-tert-butylphenyl)-1,3,4-oxadiazol-2-yl]phenyl]-1,3,4-oxadiazole Chemical compound C1=CC(C(C)(C)C)=CC=C1C1=NN=C(C=2C=C(C=CC=2)C=2OC(=NN=2)C=2C=CC(=CC=2)C(C)(C)C)O1 FQJQNLKWTRGIEB-UHFFFAOYSA-N 0.000 description 2
- GEQBRULPNIVQPP-UHFFFAOYSA-N 2-[3,5-bis(1-phenylbenzimidazol-2-yl)phenyl]-1-phenylbenzimidazole Chemical compound C1=CC=CC=C1N1C2=CC=CC=C2N=C1C1=CC(C=2N(C3=CC=CC=C3N=2)C=2C=CC=CC=2)=CC(C=2N(C3=CC=CC=C3N=2)C=2C=CC=CC=2)=C1 GEQBRULPNIVQPP-UHFFFAOYSA-N 0.000 description 2
- ZVFQEOPUXVPSLB-UHFFFAOYSA-N 3-(4-tert-butylphenyl)-4-phenyl-5-(4-phenylphenyl)-1,2,4-triazole Chemical compound C1=CC(C(C)(C)C)=CC=C1C(N1C=2C=CC=CC=2)=NN=C1C1=CC=C(C=2C=CC=CC=2)C=C1 ZVFQEOPUXVPSLB-UHFFFAOYSA-N 0.000 description 2
- DHDHJYNTEFLIHY-UHFFFAOYSA-N 4,7-diphenyl-1,10-phenanthroline Chemical compound C1=CC=CC=C1C1=CC=NC2=C1C=CC1=C(C=3C=CC=CC=3)C=CN=C21 DHDHJYNTEFLIHY-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- CXKCTMHTOKXKQT-UHFFFAOYSA-N cadmium oxide Inorganic materials [Cd]=O CXKCTMHTOKXKQT-UHFFFAOYSA-N 0.000 description 2
- CFEAAQFZALKQPA-UHFFFAOYSA-N cadmium(2+);oxygen(2-) Chemical compound [O-2].[Cd+2] CFEAAQFZALKQPA-UHFFFAOYSA-N 0.000 description 2
- 239000010406 cathode material Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 125000002147 dimethylamino group Chemical group [H]C([H])([H])N(*)C([H])([H])[H] 0.000 description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002484 inorganic compounds Chemical class 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000012538 light obscuration Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 125000000962 organic group Chemical group 0.000 description 2
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 description 2
- DYIZHKNUQPHNJY-UHFFFAOYSA-N oxorhenium Chemical compound [Re]=O DYIZHKNUQPHNJY-UHFFFAOYSA-N 0.000 description 2
- YRZZLAGRKZIJJI-UHFFFAOYSA-N oxyvanadium phthalocyanine Chemical compound [V+2]=O.C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 YRZZLAGRKZIJJI-UHFFFAOYSA-N 0.000 description 2
- 125000002080 perylenyl group Chemical group C1(=CC=C2C=CC=C3C4=CC=CC5=CC=CC(C1=C23)=C45)* 0.000 description 2
- CSHWQDPOILHKBI-UHFFFAOYSA-N peryrene Natural products C1=CC(C2=CC=CC=3C2=C2C=CC=3)=C3C2=CC=CC3=C1 CSHWQDPOILHKBI-UHFFFAOYSA-N 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910003449 rhenium oxide Inorganic materials 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 125000005504 styryl group Chemical group 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910001935 vanadium oxide Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- IWZZBBJTIUYDPZ-DVACKJPTSA-N (z)-4-hydroxypent-3-en-2-one;iridium;2-phenylpyridine Chemical compound [Ir].C\C(O)=C\C(C)=O.[C-]1=CC=CC=C1C1=CC=CC=N1.[C-]1=CC=CC=C1C1=CC=CC=N1 IWZZBBJTIUYDPZ-DVACKJPTSA-N 0.000 description 1
- YJTKZCDBKVTVBY-UHFFFAOYSA-N 1,3-Diphenylbenzene Chemical group C1=CC=CC=C1C1=CC=CC(C=2C=CC=CC=2)=C1 YJTKZCDBKVTVBY-UHFFFAOYSA-N 0.000 description 1
- OBMPIWRNYHXYBC-UHFFFAOYSA-N 1-n,1-n,3-n,3-n,5-n,5-n-hexakis(3-methylphenyl)benzene-1,3,5-triamine Chemical compound CC1=CC=CC(N(C=2C=C(C)C=CC=2)C=2C=C(C=C(C=2)N(C=2C=C(C)C=CC=2)C=2C=C(C)C=CC=2)N(C=2C=C(C)C=CC=2)C=2C=C(C)C=CC=2)=C1 OBMPIWRNYHXYBC-UHFFFAOYSA-N 0.000 description 1
- IYZMXHQDXZKNCY-UHFFFAOYSA-N 1-n,1-n-diphenyl-4-n,4-n-bis[4-(n-phenylanilino)phenyl]benzene-1,4-diamine Chemical compound C1=CC=CC=C1N(C=1C=CC(=CC=1)N(C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C1=CC=CC=C1 IYZMXHQDXZKNCY-UHFFFAOYSA-N 0.000 description 1
- SPDPTFAJSFKAMT-UHFFFAOYSA-N 1-n-[4-[4-(n-[4-(3-methyl-n-(3-methylphenyl)anilino)phenyl]anilino)phenyl]phenyl]-4-n,4-n-bis(3-methylphenyl)-1-n-phenylbenzene-1,4-diamine Chemical compound CC1=CC=CC(N(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C=CC(=CC=2)C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C=CC(=CC=2)N(C=2C=C(C)C=CC=2)C=2C=C(C)C=CC=2)C=2C=C(C)C=CC=2)=C1 SPDPTFAJSFKAMT-UHFFFAOYSA-N 0.000 description 1
- STTGYIUESPWXOW-UHFFFAOYSA-N 2,9-dimethyl-4,7-diphenyl-1,10-phenanthroline Chemical compound C=12C=CC3=C(C=4C=CC=CC=4)C=C(C)N=C3C2=NC(C)=CC=1C1=CC=CC=C1 STTGYIUESPWXOW-UHFFFAOYSA-N 0.000 description 1
- UOCMXZLNHQBBOS-UHFFFAOYSA-N 2-(1,3-benzoxazol-2-yl)phenol zinc Chemical compound [Zn].Oc1ccccc1-c1nc2ccccc2o1.Oc1ccccc1-c1nc2ccccc2o1 UOCMXZLNHQBBOS-UHFFFAOYSA-N 0.000 description 1
- YLYPIBBGWLKELC-RMKNXTFCSA-N 2-[2-[(e)-2-[4-(dimethylamino)phenyl]ethenyl]-6-methylpyran-4-ylidene]propanedinitrile Chemical compound C1=CC(N(C)C)=CC=C1\C=C\C1=CC(=C(C#N)C#N)C=C(C)O1 YLYPIBBGWLKELC-RMKNXTFCSA-N 0.000 description 1
- HONWGFNQCPRRFM-UHFFFAOYSA-N 2-n-(3-methylphenyl)-1-n,1-n,2-n-triphenylbenzene-1,2-diamine Chemical compound CC1=CC=CC(N(C=2C=CC=CC=2)C=2C(=CC=CC=2)N(C=2C=CC=CC=2)C=2C=CC=CC=2)=C1 HONWGFNQCPRRFM-UHFFFAOYSA-N 0.000 description 1
- VQGHOUODWALEFC-UHFFFAOYSA-N 2-phenylpyridine Chemical compound C1=CC=CC=C1C1=CC=CC=N1 VQGHOUODWALEFC-UHFFFAOYSA-N 0.000 description 1
- OBAJPWYDYFEBTF-UHFFFAOYSA-N 2-tert-butyl-9,10-dinaphthalen-2-ylanthracene Chemical compound C1=CC=CC2=CC(C3=C4C=CC=CC4=C(C=4C=C5C=CC=CC5=CC=4)C4=CC=C(C=C43)C(C)(C)C)=CC=C21 OBAJPWYDYFEBTF-UHFFFAOYSA-N 0.000 description 1
- PZLZJGZGJHZQAU-UHFFFAOYSA-N 3-(4-tert-butylphenyl)-4-(4-ethylphenyl)-5-(4-phenylphenyl)-1,2,4-triazole Chemical compound C1=CC(CC)=CC=C1N1C(C=2C=CC(=CC=2)C(C)(C)C)=NN=C1C1=CC=C(C=2C=CC=CC=2)C=C1 PZLZJGZGJHZQAU-UHFFFAOYSA-N 0.000 description 1
- OGGKVJMNFFSDEV-UHFFFAOYSA-N 3-methyl-n-[4-[4-(n-(3-methylphenyl)anilino)phenyl]phenyl]-n-phenylaniline Chemical compound CC1=CC=CC(N(C=2C=CC=CC=2)C=2C=CC(=CC=2)C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C=C(C)C=CC=2)=C1 OGGKVJMNFFSDEV-UHFFFAOYSA-N 0.000 description 1
- ZNJRONVKWRHYBF-VOTSOKGWSA-N 4-(dicyanomethylene)-2-methyl-6-julolidyl-9-enyl-4h-pyran Chemical compound O1C(C)=CC(=C(C#N)C#N)C=C1\C=C\C1=CC(CCCN2CCC3)=C2C3=C1 ZNJRONVKWRHYBF-VOTSOKGWSA-N 0.000 description 1
- AWXGSYPUMWKTBR-UHFFFAOYSA-N 4-carbazol-9-yl-n,n-bis(4-carbazol-9-ylphenyl)aniline Chemical compound C12=CC=CC=C2C2=CC=CC=C2N1C1=CC=C(N(C=2C=CC(=CC=2)N2C3=CC=CC=C3C3=CC=CC=C32)C=2C=CC(=CC=2)N2C3=CC=CC=C3C3=CC=CC=C32)C=C1 AWXGSYPUMWKTBR-UHFFFAOYSA-N 0.000 description 1
- DWSKWYAKBATHET-UHFFFAOYSA-N 5,12-diphenyltetracene Chemical compound C1=CC=CC=C1C(C1=CC2=CC=CC=C2C=C11)=C(C=CC=C2)C2=C1C1=CC=CC=C1 DWSKWYAKBATHET-UHFFFAOYSA-N 0.000 description 1
- VIZUPBYFLORCRA-UHFFFAOYSA-N 9,10-dinaphthalen-2-ylanthracene Chemical compound C12=CC=CC=C2C(C2=CC3=CC=CC=C3C=C2)=C(C=CC=C2)C2=C1C1=CC=C(C=CC=C2)C2=C1 VIZUPBYFLORCRA-UHFFFAOYSA-N 0.000 description 1
- FCNCGHJSNVOIKE-UHFFFAOYSA-N 9,10-diphenylanthracene Chemical compound C1=CC=CC=C1C(C1=CC=CC=C11)=C(C=CC=C2)C2=C1C1=CC=CC=C1 FCNCGHJSNVOIKE-UHFFFAOYSA-N 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- WYZWJLZUSHFFOR-UHFFFAOYSA-N C1=CC=C2SC(C3=CC=4C=C5CCCN6CCCC(=C56)C=4OC3=O)=NC2=C1 Chemical compound C1=CC=C2SC(C3=CC=4C=C5CCCN6CCCC(=C56)C=4OC3=O)=NC2=C1 WYZWJLZUSHFFOR-UHFFFAOYSA-N 0.000 description 1
- MSDMPJCOOXURQD-UHFFFAOYSA-N C545T Chemical compound C1=CC=C2SC(C3=CC=4C=C5C6=C(C=4OC3=O)C(C)(C)CCN6CCC5(C)C)=NC2=C1 MSDMPJCOOXURQD-UHFFFAOYSA-N 0.000 description 1
- 229910004261 CaF 2 Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 101000837344 Homo sapiens T-cell leukemia translocation-altered gene protein Proteins 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 229920000265 Polyparaphenylene Polymers 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 102100028692 T-cell leukemia translocation-altered gene protein Human genes 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 1
- 150000001342 alkaline earth metals Chemical class 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- GQVWHWAWLPCBHB-UHFFFAOYSA-L beryllium;benzo[h]quinolin-10-olate Chemical compound [Be+2].C1=CC=NC2=C3C([O-])=CC=CC3=CC=C21.C1=CC=NC2=C3C([O-])=CC=CC3=CC=C21 GQVWHWAWLPCBHB-UHFFFAOYSA-L 0.000 description 1
- 235000010290 biphenyl Nutrition 0.000 description 1
- 239000004305 biphenyl Substances 0.000 description 1
- UFVXQDWNSAGPHN-UHFFFAOYSA-K bis[(2-methylquinolin-8-yl)oxy]-(4-phenylphenoxy)alumane Chemical compound [Al+3].C1=CC=C([O-])C2=NC(C)=CC=C21.C1=CC=C([O-])C2=NC(C)=CC=C21.C1=CC([O-])=CC=C1C1=CC=CC=C1 UFVXQDWNSAGPHN-UHFFFAOYSA-K 0.000 description 1
- 125000000484 butyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])C([H])([H])[H] 0.000 description 1
- XZCJVWCMJYNSQO-UHFFFAOYSA-N butyl pbd Chemical compound C1=CC(C(C)(C)C)=CC=C1C1=NN=C(C=2C=CC(=CC=2)C=2C=CC=CC=2)O1 XZCJVWCMJYNSQO-UHFFFAOYSA-N 0.000 description 1
- 229910052792 caesium Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000004696 coordination complex Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- JRUYYVYCSJCVMP-UHFFFAOYSA-N coumarin 30 Chemical compound C1=CC=C2N(C)C(C=3C4=CC=C(C=C4OC(=O)C=3)N(CC)CC)=NC2=C1 JRUYYVYCSJCVMP-UHFFFAOYSA-N 0.000 description 1
- VBVAVBCYMYWNOU-UHFFFAOYSA-N coumarin 6 Chemical compound C1=CC=C2SC(C3=CC4=CC=C(C=C4OC3=O)N(CC)CC)=NC2=C1 VBVAVBCYMYWNOU-UHFFFAOYSA-N 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- BKMIWBZIQAAZBD-UHFFFAOYSA-N diindenoperylene Chemical compound C12=C3C4=CC=C2C2=CC=CC=C2C1=CC=C3C1=CC=C2C3=CC=CC=C3C3=CC=C4C1=C32 BKMIWBZIQAAZBD-UHFFFAOYSA-N 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000295 emission spectrum Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- AOZVYCYMTUWJHJ-UHFFFAOYSA-K iridium(3+) pyridine-2-carboxylate Chemical compound [Ir+3].[O-]C(=O)C1=CC=CC=N1.[O-]C(=O)C1=CC=CC=N1.[O-]C(=O)C1=CC=CC=N1 AOZVYCYMTUWJHJ-UHFFFAOYSA-K 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- PNHVEGMHOXTHMW-UHFFFAOYSA-N magnesium;zinc;oxygen(2-) Chemical compound [O-2].[O-2].[Mg+2].[Zn+2] PNHVEGMHOXTHMW-UHFFFAOYSA-N 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical group C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- ZUOUZKKEUPVFJK-UHFFFAOYSA-N phenylbenzene Natural products C1=CC=CC=C1C1=CC=CC=C1 ZUOUZKKEUPVFJK-UHFFFAOYSA-N 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920002098 polyfluorene Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 125000002924 primary amino group Chemical group [H]N([H])* 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- YYMBJDOZVAITBP-UHFFFAOYSA-N rubrene Chemical compound C1=CC=CC=C1C(C1=C(C=2C=CC=CC=2)C2=CC=CC=C2C(C=2C=CC=CC=2)=C11)=C(C=CC=C2)C2=C1C1=CC=CC=C1 YYMBJDOZVAITBP-UHFFFAOYSA-N 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
- 125000002023 trifluoromethyl group Chemical group FC(F)(F)* 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- UMJICYDOGPFMOB-UHFFFAOYSA-N zinc;cadmium(2+);oxygen(2-) Chemical compound [O-2].[O-2].[Zn+2].[Cd+2] UMJICYDOGPFMOB-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
本発明は、半導体装置に関する。本発明は、特に発光素子を含み、半導体装置を用いて作製されたアクティブマトリクス型ディスプレイにおける画素の構成に関する。また、半導体装置を具備する表示装置、及び当該表示装置を具備する電子機器に関する。 The present invention relates to a semiconductor device. The present invention particularly relates to a pixel structure in an active matrix display including a light-emitting element and manufactured using a semiconductor device. In addition, the present invention relates to a display device including a semiconductor device and an electronic device including the display device.
なお、ここでいう半導体装置とは、半導体特性を利用することで機能しうる装置全般を指すものとする。 Note that the semiconductor device here refers to all devices that can function by utilizing semiconductor characteristics.
近年、TV、PCモニタ、モバイル用端末等を主な用途として、薄型ディスプレイの需要が急速に広がり、更なる開発が進められている。薄型ディスプレイとしては、液晶表示装置(LCD)や発光素子を具備した表示装置があり、特に発光素子を用いたアクティブマトリクス型ディスプレイは、既存のLCDが持つ薄型、軽量、高画質等の利点と併せて、応答速度が速い、視野特性が広い等の特徴を有しているため、次世代ディスプレイとして期待されている。 In recent years, the demand for thin displays has rapidly expanded mainly for TVs, PC monitors, mobile terminals, and the like, and further development is being promoted. Thin displays include liquid crystal display devices (LCDs) and display devices equipped with light emitting elements. In particular, active matrix displays using light emitting elements are combined with the advantages of existing LCDs such as thinness, light weight, and high image quality. Therefore, it is expected as a next-generation display because it has features such as a high response speed and a wide visual field characteristic.
発光素子を用いたアクティブマトリクス型ディスプレイにおいて、もっとも基本的な画素構成として図24(A)に示す構成が挙げられる(例えば、特許文献1の図19、図20(A)、(B)を参照)。図24(A)において、画素は、発光素子2404への電流の供給を制御する駆動トランジスタ2402、走査線2405によりデータ線2406の電位を駆動トランジスタ2402のゲート(以下、nodeGともいう)に取り込むスイッチトランジスタ2401及び前記nodeGの電位を保持する保持容量2403を有す。
図24(A)において、発光素子2404を有するアクティブマトリクス型ディスプレイの駆動法としては、駆動トランジスタ2402のゲートにアナログ値を供給し、アナログ値を連続的に変化させることで階調を表現するアナログ駆動と、駆動トランジスタ2402のゲートにデジタル値を供給するデジタル駆動に分けられる。デジタル駆動においては、1フレーム期間を複数のサブフレームに分割し、発光期間を制御して階調を表現するデジタル時間階調方式がある。デジタル駆動は、アナログ駆動と比べて、トランジスタのばらつきに強いなどの利点がある。
In FIG. 24A, an active matrix display having a light-emitting
前述した図24(A)の画素を駆動する際の電位関係及び動作タイミングの具体例を図24(B)に示し、動作を説明する。このとき発光素子2404の駆動法はデジタル駆動とする。図24(B)に示すように図24(A)に示す画素構成においては、走査線2405が駆動トランジスタ2402をオンする電位(ここではHigh電位)になったときに、データ線2406の電位がnodeGに取り込まれる。
FIG. 24B shows a specific example of the potential relationship and operation timing when driving the above-described pixel of FIG. 24A, and the operation will be described. At this time, the driving method of the
図24(A)においては、スイッチトランジスタ2401はNチャネル型トランジスタ、駆動トランジスタ2402はPチャネル型であるので、走査線2405の電位がHighになると、スイッチトランジスタ2401はオンとなり、データ線2406の電位をnodeGに取り込み、データ線2406のLow電位を取り込むことで発光素子2404は発光し、データ線2406のHigh電位をnodeGに取り込むと発光素子2404は消灯状態となるように各電位を設定する。
In FIG. 24A, since the
各電位の具体例をあげて説明すると、図24(A)において、発光素子2404の対向電極の電位をGND(以下、0Vとする)、電流供給線2407の電位を7V、データ線2406のHigh電位を7V、Low電位を0V、走査線2405のHigh電位を10V、Low電位を0Vとする。
A specific example of each potential will be described. In FIG. 24A, the potential of the counter electrode of the light-emitting
図24(C)で各配線の電位の変化について説明する。走査線2405が10Vの期間において、スイッチトランジスタ2401がオンし、データ線2406の電位がnodeGへ取り込まれる。nodeGに0Vの電位が取り込まれたなら、駆動トランジスタ2402にはVgs(ゲートーソース間電圧)が7Vかかり、駆動トランジスタ2402は線形領域で十分動作する。この時、発光素子2404には約7Vの電圧が印加され、発光素子2404の抵抗に依存して電流が流れ発光する。また、nodeGに7Vの電位が取り込まれたなら、駆動トランジスタ2402はVgsが0Vとなりオフし、発光素子2404は消灯状態となる。nodeGの電位は、再び走査線2405の電位がHighになるまで、保持容量2403により保持される。
A change in potential of each wiring is described with reference to FIG. In the period where the
図24(A)で説明した例では、データ線2406のHigh電位、Low電位がそのままnodeGの電位となる。データ線2406のHigh電位は、電流供給線2407の電位と等しいかそれ以上に設定するのが一般的である。よって、発光素子2404へ印加する電圧、つまり、電流供給線2407の電位を高くすると、データ線2406の電圧も高くする必要がでてくる。
In the example described with reference to FIG. 24A, the High potential and Low potential of the
ところで、デジタル駆動において、走査線2405は走査線駆動回路により各行順々に選択パルスが出力され、データ線2406は各行の選択パルスに合わせて、データ線駆動回路により全列一斉にデータ信号が出力される。
By the way, in the digital drive, the
デジタル駆動する表示装置の駆動回路の消費電力は、データ線2406を充放電する前記データ線駆動回路のバッファ部の消費電力が支配的である。周波数をF、容量をC、電圧をVとすると、一般的に消費電力Pは式(1)で求められる。
P=FCV2 (F:周波数 C:容量 V:電圧) (1)
The power consumption of the driving circuit of the display device that is digitally driven is predominantly the power consumption of the buffer portion of the data line driving circuit that charges and discharges the
P = FCV 2 (F: frequency C: capacity V: voltage) (1)
従って式(1)より、データ線2406の電圧を小さく設定することが省電力に効果的であることがわかる。
Therefore, it can be seen from equation (1) that setting the voltage of the
本発明の画素構成は上記課題を鑑み、発光素子の発光状態・消灯状態の制御に関し、データ線の電圧を小さくでき、消費電力を低減することが可能な画素構成及び駆動方法を提案する。 In view of the above problems, the pixel configuration of the present invention relates to control of the light emitting state / light-off state of a light emitting element, and proposes a pixel configuration and a driving method capable of reducing the voltage of a data line and reducing power consumption.
本発明の半導体装置の一は、第1の走査信号が第1の走査線を介してゲートに印加される第1のトランジスタと、第2の走査信号が第2の走査線を介してゲートに印加される第2のトランジスタと、ゲートに印加される第1の信号及び第2の信号に応じて駆動制御される第3のトランジスタと、画素電極と、画素電極と対向電極との間に流れる駆動電流によって発光する発光素子と、を含み、電流供給線から第1のトランジスタを介して供給される第1の信号は、第3のトランジスタを介した電流供給線と画素電極との電気的な接続を切り離す信号であり、データ線より第2のトランジスタを介して供給される第2の信号は、電流供給線と画素電極とを第3のトランジスタによって電気的に接続させる信号である構成とする。 According to one aspect of the semiconductor device of the present invention, a first transistor in which a first scanning signal is applied to a gate through a first scanning line, and a second scanning signal to the gate through a second scanning line. The second transistor to be applied, the third transistor to be driven and controlled in accordance with the first signal and the second signal applied to the gate, the pixel electrode, the pixel electrode, and the counter electrode flowing between A first signal supplied from the current supply line via the first transistor is electrically connected to the pixel electrode from the current supply line via the third transistor. The second signal supplied from the data line through the second transistor is a signal for electrically connecting the current supply line and the pixel electrode by the third transistor. .
さらに別の本発明の半導体装置の一は、第1の走査信号が第1の走査線を介してゲートに印加される第1のトランジスタと、第2の走査信号が第2の走査線を介してゲートに印加される第2のトランジスタと、ゲートに印加される第1の信号及び第2の信号に応じて駆動制御される第3のトランジスタと、画素電極と、画素電極と対向電極との間に流れる駆動電流によって発光する発光素子と、を含み、電源線から第1のトランジスタを介して供給される第1の信号は、第3のトランジスタを介した電流供給線と画素電極との電気的な接続を切り離す信号であり、データ線より第2のトランジスタを介して供給される第2の信号は、電流供給線と画素電極とを第3のトランジスタによって電気的に接続させる信号である構成とする。 Still another semiconductor device of the present invention includes a first transistor in which a first scanning signal is applied to a gate through a first scanning line, and a second scanning signal through a second scanning line. A second transistor applied to the gate, a third transistor driven and controlled according to the first signal and the second signal applied to the gate, a pixel electrode, a pixel electrode, and a counter electrode A first signal supplied from the power supply line via the first transistor is an electric current between the current supply line via the third transistor and the pixel electrode. The second signal supplied from the data line via the second transistor is a signal for electrically connecting the current supply line and the pixel electrode by the third transistor. And
また、電源線の電位と電流供給線の電位は異なる構成であってもよい。 The potential of the power supply line and the potential of the current supply line may be different.
また、第1のトランジスタ及び第2のトランジスタはNチャネル型トランジスタであり、第3のトランジスタはPチャネル型トランジスタである構成であってもよい。 The first transistor and the second transistor may be N-channel transistors, and the third transistor may be a P-channel transistor.
さらに別の本発明の半導体装置の一は、第1の走査信号が第1の走査線を介してゲートに印加される第1のトランジスタと、第2の走査信号が第2の走査線を介してゲートに印加される第2のトランジスタと、電流供給線の電位に応じて駆動制御される第3のトランジスタと、ゲートに印加される第1の信号及び第2の信号に応じて駆動制御される第4のトランジスタと、画素電極と、画素電極と対向電極との間に流れる駆動電流によって発光する発光素子と、を含み、第1の走査線から第1のトランジスタ及び第3のトランジスタを介して供給される第1の信号は、第4のトランジスタを介した電流供給線と画素電極との電気的な接続を切り離す信号であり、データ線から第2のトランジスタを介して供給される第2の信号は、電流供給線と画素電極とを第4のトランジスタによって電気的に接続させる信号である構成とする。 Still another semiconductor device of the present invention includes a first transistor in which a first scanning signal is applied to a gate through a first scanning line, and a second scanning signal through a second scanning line. The second transistor applied to the gate, the third transistor driven and controlled according to the potential of the current supply line, and the drive controlled according to the first signal and the second signal applied to the gate. A fourth transistor, a pixel electrode, and a light-emitting element that emits light by a driving current flowing between the pixel electrode and the counter electrode, from the first scan line through the first transistor and the third transistor. The first signal supplied is a signal for disconnecting the electrical connection between the current supply line and the pixel electrode via the fourth transistor, and the second signal supplied from the data line via the second transistor. The signal of the current supply line A structure is a signal for electrically connecting the pixel electrode by a fourth transistor.
また、第1のトランジスタ、第2のトランジスタ及び第3のトランジスタはNチャネル型トランジスタであり、第4のトランジスタはPチャネル型トランジスタである構成であってもよい。 The first transistor, the second transistor, and the third transistor may be N-channel transistors, and the fourth transistor may be a P-channel transistor.
さらに別の本発明の半導体装置の一は、第1の走査信号が第1の走査線を介してゲートに印加される第1のトランジスタと、第2の走査信号が第2の走査線を介してゲートに印加される第2のトランジスタと、電流供給線の電位に応じて駆動制御される第3のトランジスタと、第1の走査信号により駆動制御される第4のトランジスタと、ゲートに印加される第1の信号及び第2の信号に応じて駆動制御される第5のトランジスタと、画素電極と、画素電極と対向電極との間に流れる駆動電流によって発光する発光素子と、を含み、第1の走査線から第1のトランジスタ及び第4のトランジスタを介して供給される第1の信号は、第5のトランジスタを介した電流供給線と画素電極との電気的な接続を切り離す信号であり、データ線から第2のトランジスタを介して供給される第2の信号は、電流供給線と画素電極とを第5のトランジスタによって電気的に接続させる信号である構成とした。 Still another semiconductor device of the present invention includes a first transistor in which a first scanning signal is applied to a gate through a first scanning line, and a second scanning signal through a second scanning line. The second transistor applied to the gate, the third transistor driven and controlled according to the potential of the current supply line, the fourth transistor driven and controlled by the first scanning signal, and the gate applied A fifth transistor driven and controlled in accordance with the first signal and the second signal, a pixel electrode, and a light emitting element that emits light by a driving current flowing between the pixel electrode and the counter electrode. The first signal supplied from one scanning line via the first transistor and the fourth transistor is a signal for disconnecting the electrical connection between the current supply line and the pixel electrode via the fifth transistor. Second from the data line The second signal supplied through the transistor has a structure which is a signal to electrically connect the current supply line and the pixel electrode by a fifth transistor.
また、第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、及び第4のトランジスタはNチャネル型トランジスタであり、第5のトランジスタはPチャネル型トランジスタである構成であってもよい。 The first transistor, the second transistor, the third transistor, and the fourth transistor may be N-channel transistors, and the fifth transistor may be a P-channel transistor.
また、第1の走査信号の振幅は、第2の走査信号の振幅より大きい構成であってもよい。 Further, the amplitude of the first scanning signal may be larger than the amplitude of the second scanning signal.
また本発明の半導体装置の駆動方法の一は、第1の走査信号が第1の走査線を介してゲートに印加される第1のトランジスタと、第2の走査信号が第2の走査線を介してゲートに印加される第2のトランジスタと、ゲートに印加される電位に応じて駆動制御される第3のトランジスタと、画素電極と、画素電極と対向電極との間に流れる駆動電流によって発光する発光素子と、を含み、第1の走査信号によって第1のトランジスタがオンし、第3のトランジスタのゲートには、第3のトランジスタを介した電流供給線と画素電極との電気的な接続を切り離すための第1の信号が、電流供給線より第1のトランジスタを介して入力される第1の期間と、第1の走査信号によって第1のトランジスタがオフし、且つ第2の走査信号によって第2のトランジスタがオフする第2の期間と、第2の走査信号が第2のトランジスタに入力される第3の期間を有し、第3の期間において、データ線の電位が第2の走査信号の電位より小さいとき、第3のトランジスタのゲートには、電流供給線と画素電極とを第3のトランジスタによって電気的に接続させるための第2の信号が、データ線より第2のトランジスタを介して入力される構成とする。 According to another aspect of the method for driving a semiconductor device of the present invention, a first transistor in which a first scanning signal is applied to a gate through a first scanning line, and a second scanning signal is applied to a second scanning line. Through the second transistor applied to the gate via the third transistor, the third transistor driven and controlled in accordance with the potential applied to the gate, the pixel electrode, and the drive current flowing between the pixel electrode and the counter electrode. The first transistor is turned on by the first scanning signal, and the gate of the third transistor is electrically connected between the current supply line and the pixel electrode via the third transistor. The first signal for disconnecting the first transistor is input from the current supply line via the first transistor, the first transistor is turned off by the first scanning signal, and the second scanning signal is output. By the second There is a second period in which the transistor is turned off, and a third period in which the second scan signal is input to the second transistor. In the third period, the potential of the data line is the potential of the second scan signal. When smaller, the second signal for electrically connecting the current supply line and the pixel electrode by the third transistor is input to the gate of the third transistor from the data line via the second transistor. The configuration is as follows.
また、第1の信号は、電流供給線とは異なる電位を有する配線より第1のトランジスタを介して入力される構成であってもよい。 The first signal may be input via a first transistor from a wiring having a potential different from that of the current supply line.
また、第1のトランジスタ及び第2のトランジスタはNチャネル型トランジスタであり、第3のトランジスタはPチャネル型トランジスタである構成であってもよい。 The first transistor and the second transistor may be N-channel transistors, and the third transistor may be a P-channel transistor.
さらに別の本発明の半導体装置の駆動方法の一は、第1の走査信号が第1の走査線を介してゲートに印加される第1のトランジスタと、第2の走査信号が第2の走査線を介してゲートに印加される第2のトランジスタと、電流供給線の電位により駆動制御される第3のトランジスタと、ゲートに印加される信号に応じて駆動制御される第4のトランジスタと、画素電極と、画素電極と対向電極との間に流れる駆動電流によって発光する発光素子と、を含み、第1の走査信号によって第1のトランジスタがオンし、第4のトランジスタのゲートには、第4のトランジスタを介した電流供給線と画素電極との電気的な接続を切り離すための第1の信号が、第1の走査線より第1のトランジスタ及び第3のトランジスタを介して入力される第1の期間と、第1の走査信号によって第1のトランジスタがオフし、且つ第2の走査信号によって第2のトランジスタがオフする第2の期間と、第2の走査信号が第2のトランジスタに入力される第3の期間を有し、第3の期間において、データ線の電位が第2の走査信号の電位より小さいとき、第4のトランジスタのゲートには、電流供給線と画素電極とを第4のトランジスタによって電気的に接続させるための第2の信号が、データ線より第1のトランジスタ及び第2のトランジスタを介して入力される構成とする。 According to still another method of driving a semiconductor device of the present invention, a first transistor in which a first scanning signal is applied to a gate through a first scanning line and a second scanning signal in a second scanning are used. A second transistor applied to the gate via the line, a third transistor controlled by the potential of the current supply line, a fourth transistor controlled by the signal applied to the gate, And a light emitting element that emits light by a drive current flowing between the pixel electrode and the counter electrode. The first transistor is turned on by the first scanning signal, and the gate of the fourth transistor includes The first signal for disconnecting the electrical connection between the current supply line and the pixel electrode via the four transistors is input from the first scanning line via the first transistor and the third transistor. 1 period A second period in which the first transistor is turned off by the first scanning signal and the second transistor is turned off by the second scanning signal, and the second scanning signal is input to the second transistor A third period, and in the third period, when the potential of the data line is lower than the potential of the second scanning signal, a current supply line and a pixel electrode are connected to the fourth transistor at the gate of the fourth transistor. The second signal to be electrically connected by the transistor is input from the data line through the first transistor and the second transistor.
また、第1のトランジスタ、第2のトランジスタ及び第3のトランジスタはNチャネル型トランジスタであり、第4のトランジスタはPチャネル型トランジスタである構成であってもよい。 The first transistor, the second transistor, and the third transistor may be N-channel transistors, and the fourth transistor may be a P-channel transistor.
さらに別の本発明の半導体装置の駆動方法の一は、第1の走査信号が第1の走査線を介してゲートに印加される第1のトランジスタと、第2の走査信号が第2の走査線を介してゲートに印加される第2のトランジスタと、電流供給線の電位により駆動制御される第3のトランジスタと、第1の走査信号により駆動制御される第4のトランジスタと、ゲートに印加される信号に応じて駆動制御される第5のトランジスタと、画素電極と、画素電極と対向電極との間に流れる駆動電流によって発光する発光素子と、を含み、第1の走査信号によって第1のトランジスタ及び第4のトランジスタがオンし、第5のトランジスタのゲートには、第5のトランジスタを介した電流供給線と画素電極との電気的な接続を切り離すための第1の信号が、第1の走査線より第1のトランジスタ及び第4のトランジスタを介して入力される第1の期間と、第1の走査信号によって第1のトランジスタがオフし、且つ第2の走査信号によって第2のトランジスタがオフする第2の期間と、第2の走査信号が第2のトランジスタに入力される第3の期間を有し、第3の期間において、データ線の電位が第2の走査信号の電位より小さいとき、第4のトランジスタのゲートには、電流供給線と画素電極とを第4のトランジスタによって電気的に接続させるための第2の信号が、データ線より第1のトランジスタを介して入力される構成とする。 According to still another method of driving a semiconductor device of the present invention, a first transistor in which a first scanning signal is applied to a gate through a first scanning line and a second scanning signal in a second scanning are used. A second transistor applied to the gate via the line, a third transistor controlled by the potential of the current supply line, a fourth transistor controlled by the first scanning signal, and applied to the gate Including a fifth transistor that is driven and controlled in response to a signal to be emitted, a pixel electrode, and a light-emitting element that emits light by a drive current flowing between the pixel electrode and the counter electrode. The first transistor and the fourth transistor are turned on, and the first signal for disconnecting the electrical connection between the current supply line and the pixel electrode through the fifth transistor is supplied to the gate of the fifth transistor. 1 A first period input from the scan line through the first transistor and the fourth transistor, the first transistor is turned off by the first scan signal, and the second transistor is turned on by the second scan signal There is a second period in which the transistor is turned off, and a third period in which the second scanning signal is input to the second transistor. In the third period, the potential of the data line is smaller than the potential of the second scanning signal. At this time, a second signal for electrically connecting the current supply line and the pixel electrode by the fourth transistor is input to the gate of the fourth transistor from the data line through the first transistor. The configuration.
また、第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、及び第4のトランジスタはNチャネル型トランジスタであり、第5のトランジスタはPチャネル型トランジスタである構成であってもよい。 The first transistor, the second transistor, the third transistor, and the fourth transistor may be N-channel transistors, and the fifth transistor may be a P-channel transistor.
また、第1の走査信号の振幅は、第2の走査信号の振幅より大きい構成であってもよい。 Further, the amplitude of the first scanning signal may be larger than the amplitude of the second scanning signal.
本発明の半導体装置及び駆動方法を用いることで、駆動トランジスタのゲートに印加される駆動トランジスタをオンにする電位をデータ線より供給し、駆動トランジスタをオフにする電位を電流供給線等の別の配線より供給することができる。従って、本発明の半導体装置及び駆動方法は、データ線の電圧を低く設定することが可能となり、消費電力を大幅に下げることができる。 By using the semiconductor device and the driving method of the present invention, a potential for turning on the driving transistor applied to the gate of the driving transistor is supplied from the data line, and a potential for turning off the driving transistor is supplied to another current supply line or the like. It can be supplied from wiring. Therefore, the semiconductor device and the driving method of the present invention can set the voltage of the data line to be low, and can greatly reduce the power consumption.
以下、本発明の実施の態様、実施例について、図面を参照して説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments and examples of the present invention will be described with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode. Note that in the drawings described below, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted.
(実施の形態1)
本発明の半導体装置の第1の形態について説明する。具体的な画素構成を図1に示し、その詳細について説明する。ここでは、一画素のみを図示しているが、半導体装置の画素部は実際には行方向と列方向にマトリクス状に複数の画素が配置されている。
(Embodiment 1)
A first embodiment of the semiconductor device of the present invention will be described. A specific pixel configuration is shown in FIG. 1 and will be described in detail. Although only one pixel is shown here, a plurality of pixels are actually arranged in a matrix in the row direction and the column direction in the pixel portion of the semiconductor device.
本発明の画素構成は、第1の走査信号により第1の走査線106が選択される期間、電流供給線109の電位をnodeGに取り込む第1のトランジスタ101(リセットトランジスタともいう)、第2の走査線107が選択される期間、データ線108の電位と第2の走査線107の電位により、nodeGとデータ線108が導通するかどうか制御される第2のトランジスタ102(選択トランジスタともいう)、nodeGの電位により電流供給線109から発光素子105への電流供給を制御する第3のトランジスタ103(駆動トランジスタともいう)及び、nodeGの電位を保持する保持容量104を有す。なお、本実施の形態においては説明のため、第1のトランジスタ101、第2のトランジスタ102にはNチャネル型トランジスタを用い、第3のトランジスタ103はPチャネル型トランジスタを用いる。発光素子105は電流供給線109から対向電極110の方向に電流が流れ、発光するものとして説明する。但し、発光素子の構成を変更した時やトランジスタの極性を変更した時は、各トランジスタの端子の接続や各配線への信号を適宜変更して構成すればよい。
In the pixel structure of the present invention, the first transistor 101 (also referred to as a reset transistor) that takes in the potential of the
なお、保持容量104が有する2つの電極は、一方は第3のトランジスタ103のゲートに、もう一方は電流供給線109に接続されている。保持容量104は第3のトランジスタ103のゲートとソースの間の電圧(ゲート電圧)をより確実に維持するために設けられているが、第3のトランジスタ103などの寄生容量でnodeGの電位を保持できるのであれば保持容量は必ずしも設ける必要はない。また、第3のトランジスタ103のゲートの電位を保持できるのであれば、保持容量104の一方の電極は電流供給線109に接続する必要はない。
Note that one of two electrodes of the
なお、本明細書においてトランジスタとは、一例として、薄膜トランジスタ(TFT:Thin Film Transistor)を用いた場合について説明を行う。チャネル形成領域に用いる半導体としてはアモルファスシリコン、又は結晶性シリコンを用いる。また、チャネル形成領域に用いる半導体として、化合物半導体、より好ましくは酸化物半導体を用いてもよい。酸化物半導体として、例えば、酸化亜鉛(ZnO)、酸化チタン(TiO2)、酸化マグネシウム亜鉛(MgxZn1−xO)、酸化カドミウム亜鉛(CdxZn1−xO)、酸化カドミウム(CdO)又はIn−Ga−Zn−O系のアモルファス酸化物半導体(a−IGZO)等を用いればよい。 Note that in this specification, a transistor is described as an example in which a thin film transistor (TFT) is used. As the semiconductor used for the channel formation region, amorphous silicon or crystalline silicon is used. Further, as a semiconductor used for the channel formation region, a compound semiconductor, more preferably an oxide semiconductor may be used. Examples of the oxide semiconductor include zinc oxide (ZnO), titanium oxide (TiO 2 ), magnesium zinc oxide (Mg x Zn 1-x O), cadmium zinc oxide (Cd x Zn 1-x O), and cadmium oxide (CdO). ) Or an In—Ga—Zn—O-based amorphous oxide semiconductor (a-IGZO) or the like may be used.
なお、本明細書において接続とは、特に記載のない限り電気的な接続を意味する。逆に切り離すとは、トランジスタなどのスイッチにより電気的に分離している状態のことを意味する。 In the present specification, the connection means an electrical connection unless otherwise specified. On the contrary, the disconnection means a state in which they are electrically separated by a switch such as a transistor.
第1のトランジスタ101のソース又はドレインの一方は、電流供給線109に接続されている。また第1のトランジスタ101のソース又はドレインの他方は、第3のトランジスタ103のゲートに接続されている。また第1のトランジスタ101のゲートは第1の走査線106に接続されている。また、第2のトランジスタ102のソース又はドレインの一方は、データ線108に接続されている。また第2のトランジスタ102のソース又はドレインの他方は、第3のトランジスタ103のゲートに接続されている。また第2のトランジスタ102のゲートは第2の走査線107に接続されている。また第3のトランジスタ103のソース又はドレインの一方は、電流供給線109に接続されている。また第3のトランジスタ103のソース又はドレインの他方は、画素電極(図示せず)に接続されている。また発光素子105の一方の電極は画素電極に接続されており、他方の電極は対向電極110に接続されている。また保持容量104の一方の電極は第3のトランジスタ103のゲートに接続され、他方の電極は電流供給線109に接続されている。
One of the source and the drain of the
なお、本明細書においては、発光素子は画素電極と対向電極に挟まれた構成を取りうる。 Note that in this specification, the light-emitting element can have a structure sandwiched between a pixel electrode and a counter electrode.
本実施の形態において発光素子の一方の電極が画素電極に接続、発光素子の他方の電極が対向電極に接続としたが、画素電極が発光素子の一方の電極を兼ねる構成、対向電極が発光素子の他方の電極を兼ねる構成であってもよい。その場合、画素電極は発光素子の陽極として機能し、対向電極は発光素子の陰極として機能するものである。 In this embodiment mode, one electrode of the light-emitting element is connected to the pixel electrode, and the other electrode of the light-emitting element is connected to the counter electrode. However, the pixel electrode also serves as one electrode of the light-emitting element. The other electrode may also be used. In that case, the pixel electrode functions as an anode of the light emitting element, and the counter electrode functions as a cathode of the light emitting element.
なお、発光素子105の対向電極110は電流供給線109より低い電位Vssが設定されている。なお、Vssとは、画素の発光期間に電流供給線109に設定される電位Vddを基準として、Vss<Vddを満たす電位である。例えば、Vss=GND(グラウンド電位)としても良い。
Note that a potential Vss lower than that of the
次に図1の画素構成について、動作方法を図2(A)、図2(B)、図3(A)、図3(B)、図4(A)、図4(B)を用いて説明する。 Next, the operation method of the pixel configuration in FIG. 1 is described with reference to FIGS. 2A, 2B, 3A, 3B, 4A, and 4B. explain.
まず図2(A)において、本発明の図1の画素構成についての第1の走査線106、第2の走査線107、データ線108、及びnodeGのタイミングチャートについて示す。本発明の画素構成においては、リセット期間、ブランク期間、サステイン期間(データ信号により発光もしくは消灯状態となり、次のデータ信号が入ってくるまでの間、保持容量により状態が維持された期間)を有する。
First, FIG. 2A shows a timing chart of the
本発明の画素構成においては、画素内の駆動トランジスタのゲート、つまり保持容量に、予め駆動トランジスタをオフするための電位を入力する。この予め、画素内の駆動トランジスタのゲートに駆動トランジスタをオフするための信号を入力する期間を本明細書においてはリセット期間という。 In the pixel configuration of the present invention, a potential for turning off the driving transistor is input in advance to the gate of the driving transistor in the pixel, that is, the storage capacitor. This period in which a signal for turning off the driving transistor is previously input to the gate of the driving transistor in the pixel is referred to as a reset period in this specification.
また、本発明の画素構成においては、駆動トランジスタのオンとオフを制御する信号を第1の走査線及び第2の走査線で制御する。そのため、本発明の画素構成においては、第1の走査線と第2の走査線が同時に第1のトランジスタ及び第2のトランジスタをオンにすると電流供給線とデータ線との間で通電してしまい好ましくない。そこで本発明の画素構成においては、ブランク期間を設けて電流供給線からデータ線に通電してしまうのを防ぐため、第1のトランジスタと第2のトランジスタが共にオンにならない期間を設ける。本実施の形態においては、この第1の走査線及び第2の走査線の制御によって第1のトランジスタ及び第2のトランジスタが共にオンにならない期間をブランク期間と呼ぶ。もちろん本画素構成において電流供給線からデータ線に通電してしまうのを防ぐため別途別のスイッチ等を設けた際にはこのブランク期間を必ずしも設ける必要はない。 In the pixel configuration of the present invention, a signal for controlling on / off of the driving transistor is controlled by the first scanning line and the second scanning line. Therefore, in the pixel configuration of the present invention, if the first scanning line and the second scanning line simultaneously turn on the first transistor and the second transistor, current is supplied between the current supply line and the data line. It is not preferable. Therefore, in the pixel configuration of the present invention, a period in which neither the first transistor nor the second transistor is turned on is provided in order to prevent a current supply line from energizing the data line by providing a blank period. In this embodiment, a period in which neither the first transistor nor the second transistor is turned on by the control of the first scan line and the second scan line is referred to as a blank period. Of course, this blank period is not necessarily provided when another switch or the like is provided in order to prevent the current supply line from energizing the data line in this pixel configuration.
図2(A)、(B)、図3、図4に、リセット期間、ブランク期間、サステイン期間での各部の電位の変化及びタイミング及び各トランジスタのオンとオフについて具体例をあげて説明する。発光素子に印加する電圧を8Vとすると、電流供給線109の電位は8V、対向電極110の電位は0Vとなり、第1の走査線106のHigh電位を10V、Low電位を0V、第2の走査線107のHigh電位を3V、Low電位を0V、データ線108のHigh電位を3V、Low電位を0Vとする。また、第1のトランジスタ101及び第2のトランジスタ102のしきい値は1Vとし、第3のトランジスタ103は十分線形領域で動作するものとする。
2A, 2 </ b> B, 3, and 4, a description will be given of specific examples of changes and timings of potentials of respective portions in the reset period, the blank period, and the sustain period, and on and off of each transistor. When the voltage applied to the light emitting element is 8 V, the potential of the
まず、リセット期間に第1の走査線106の電位がHigh(10V)となり、第1のトランジスタ101がオンし、nodeGは電流供給線109の電位8Vとなり、第3のトランジスタ103のVgs(ゲートとソース間の電圧)が0Vとなり、第3のトランジスタ103はオフする(図3(A))。
First, in the reset period, the potential of the
次に、ブランク期間を設け、第1のトランジスタ101と第2のトランジスタ102が同時にオンし、電流供給線109とデータ線108との間で通電してしまうのを防ぐ。また、第2の走査線107をHigh(3V)にする前に、データ信号の電位を確定させておくことが必要である。データ線108の電位は、発光素子を点灯させるならLow(0V)、消灯させるならHigh(3V)にする(図3(B))。
Next, a blank period is provided to prevent the
サステイン期間となり、第2の走査線107をHigh(3V)にした時、データ線108の電位がHigh(3V)なら第2のトランジスタ102はVgs(ゲートとソース間の電圧)が0Vとなりオフし、nodeGは8Vを維持する(図4(B))。また、第2の走査線107をHigh(3V)にした時、データ線108の電位がLow(0V)なら第2のトランジスタ102のVgsは3Vとなりオンし、nodeGはデータ線108の電位と同じ0Vになる(図4(A))。これにより、nodeGの電位はHigh(8V)かLow(0V)かが確定し、保持容量104により一定期間保持される。
In the sustain period, when the
以上のように、本発明の半導体装置の画素構成、駆動方法は、データ信号に応じた発光素子の発光状態・消灯状態の制御に関し、発光状態においてデータ線の電位を駆動用の第3のトランジスタのゲート電位にし、消灯状態において電流供給線の電位を駆動用の第3のトランジスタのゲートにする。従って、データ線の電圧を低く設定することが可能となり、消費電力を大幅に下げることができる。 As described above, the pixel configuration and the driving method of the semiconductor device of the present invention relate to the control of the light emitting state / light-off state of the light emitting element according to the data signal, and the third transistor for driving the potential of the data line in the light emitting state. The gate potential of the third transistor for driving is set to the gate potential of the current supply line in the unlit state. Therefore, the voltage of the data line can be set low, and the power consumption can be greatly reduced.
本実施の形態は、他の実施の形態、実施例と自由に組み合わせることができる。
(実施の形態2)
This embodiment can be freely combined with any of the other embodiments and examples.
(Embodiment 2)
本実施の形態では、図1に示した画素構成とは別の本発明の構成について述べる。図5に具体的な構成を示し、説明する。ここでは、一画素のみを図示しているが、半導体装置の画素部は実際には行方向と列方向にマトリクス状に複数の画素が配置されている。 In this embodiment mode, a structure of the present invention which is different from the pixel structure shown in FIG. 1 is described. FIG. 5 shows a specific configuration and will be described. Although only one pixel is shown here, a plurality of pixels are actually arranged in a matrix in the row direction and the column direction in the pixel portion of the semiconductor device.
実施の形態1では、発光素子を消灯させる時の駆動トランジスタのゲートは電流供給線と等電位であった。本実施の形態では、電流供給線とは別の電位を供給することができる電源線を配置し、より確実に駆動トランジスタをオフさせることができる。これにより、保持容量により一定期間、電位を保持する際、トランジスタのオフ時のリーク電流などの変動要因に対してマージンを取ることができる。 In the first embodiment, the gate of the driving transistor when the light emitting element is turned off has the same potential as the current supply line. In this embodiment, a power supply line that can supply a potential different from that of the current supply line is provided, and the drive transistor can be turned off more reliably. As a result, when the potential is held for a certain period by the holding capacitor, a margin can be taken against fluctuation factors such as a leakage current when the transistor is off.
本実施の形態の画素構成は、図5に示すように、第1の走査線106により電源線551の電位を取り込む第1のトランジスタ101(リセットトランジスタともいう)、第2の走査線107によりデータ線108の電位をnodeGに取り込む第2のトランジスタ102(選択トランジスタともいう)、nodeGの電位により電流供給線109から発光素子105への電流供給を制御する第3のトランジスタ103(駆動トランジスタともいう)及び、nodeGの電位を保持する保持容量104を有す。なお、本実施の形態においては説明のため、第1のトランジスタ101、第2のトランジスタ102にはNチャネル型トランジスタを用い、第3のトランジスタ103はPチャネル型トランジスタを用いる。発光素子105は電流供給線109から対向電極110の方向に電流が流れ、発光するものとして説明する。但し、発光素子の構成を変更した時やトランジスタの極性を変更した時は、端子の接続や信号を適宜変更して構成すればよい。保持容量も実施の形態1で説明したとおりである。
As shown in FIG. 5, the pixel structure of this embodiment mode includes a first transistor 101 (also referred to as a reset transistor) that takes in the potential of the
第1のトランジスタ101のソース又はドレインの一方は、電源線551に接続されている。また第1のトランジスタ101のソース又はドレインの他方は、第3のトランジスタ103のゲートに接続されている。また第1のトランジスタ101のゲートは第1の走査線106に接続されている。また、第2のトランジスタ102のソース又はドレインの一方は、データ線108に接続されている。また第2のトランジスタ102のソース又はドレインの他方は、第3のトランジスタ103のゲートに接続されている。また第2のトランジスタ102のゲートは第2の走査線107に接続されている。また第3のトランジスタ103のソース又はドレインの一方は、電流供給線109に接続されている。また第3のトランジスタ103のソース又はドレインの他方は、画素電極(図示せず)に接続されている。また発光素子105の一方の電極は画素電極に接続されており、他方の電極は対向電極110に接続されている。また保持容量104の一方の電極は第3のトランジスタ103のゲートに接続され、他方の電極は電源線551に接続されている。
One of the source and the drain of the
なお、本実施の形態において発光素子の一方の電極が画素電極に接続、発光素子の他方の電極が対向電極に接続としたが、画素電極が発光素子の一方の電極を兼ねる構成、対向電極が発光素子の他方の電極を兼ねる構成であってもよい。 Note that although one electrode of the light-emitting element is connected to the pixel electrode and the other electrode of the light-emitting element is connected to the counter electrode in this embodiment mode, the structure in which the pixel electrode serves as one electrode of the light-emitting element is used. The structure which serves also as the other electrode of a light emitting element may be sufficient.
図6にトランジスタのVgs(ゲートとソース間の電圧)―Ids(ドレインとソース間の電流)曲線の例を示す。図6において、図6(A)がNチャネル型トランジスタの特性、図6(B)がPチャネル型トランジスタの特性である。理想的なトランジスタでは、図6(A)の曲線601、図6(B)の曲線603に示すように、Vgsが0Vで十分Idsが小さくなり、トランジスタの機能を果たすことができる。しかし、図6(A)の曲線602、図6(B)の曲線604にみられるように、トランジスタの特性がシフトしてしまい、Vgsが0Vであっても電流が流れることがあり、動作不良や消費電力の増加などの不具合に繋がっていた。特に、発光効率の良い発光素子においては、僅かな電流でも発光が視認され、表示不良となりやすい。
FIG. 6 shows an example of a Vgs (voltage between gate and source) -Ids (current between drain and source) curves of a transistor. 6A shows the characteristics of the N-channel transistor, and FIG. 6B shows the characteristics of the P-channel transistor. In an ideal transistor, as indicated by a
本実施の形態では、電源線551を設けている。電源線551の電位Vdd2は電流供給線109の電位Vdd1と比較して、Vdd1<Vdd2を満たす電位とする。例をあげると、電流供給線109の電位が8V、電源線551の電位を10Vとする。これにより、消灯状態にする時の駆動トランジスタ103のゲートは10Vとなり、駆動トランジスタ103は確実にオフする電位になる。
In this embodiment mode, a
なお、本実施の形態における図5の画素構成においては、駆動方法、タイミング等は実施の形態1で示した図2〜図4、及びその説明箇所と同様である。また、電源線551はデータ線108と平行に配置したが、勿論、データ線108と垂直に配置してもよく、電源線551の配置は限定されるものではない。
Note that in the pixel configuration in FIG. 5 in this embodiment mode, the driving method, timing, and the like are the same as those in FIGS. 2 to 4 shown in
本実施の形態によれば、電流供給線と電源線の電位を別に設定することにより、確実に駆動トランジスタをオフにする信号を駆動トランジスタのゲートに入力できるとともに、駆動トランジスタのゲートに印加される駆動トランジスタをオンにする電位をデータ線より供給し、駆動トランジスタをオフにする電位を電流供給線等の別の配線より供給することができる。従って、データ線の電圧を低く設定することが可能となり、消費電力を大幅に下げることができる。 According to this embodiment, by setting the potentials of the current supply line and the power supply line separately, a signal for reliably turning off the drive transistor can be input to the gate of the drive transistor and applied to the gate of the drive transistor. A potential for turning on the driving transistor can be supplied from the data line, and a potential for turning off the driving transistor can be supplied from another wiring such as a current supply line. Therefore, the voltage of the data line can be set low, and the power consumption can be greatly reduced.
本実施の形態は、他の実施の形態、実施例と自由に組み合わせることができる。
(実施の形態3)
This embodiment can be freely combined with any of the other embodiments and examples.
(Embodiment 3)
本実施の形態では、図1、図5に示した画素構成とは別の本発明の構成について述べる。図7に具体的な構成を示し、説明する。ここでは、一画素のみを図示しているが、半導体装置の画素部は実際には行方向と列方向にマトリクス状に複数の画素が配置されている。 In this embodiment mode, a structure of the present invention which is different from the pixel structure shown in FIGS. 1 and 5 will be described. FIG. 7 shows a specific configuration and will be described. Although only one pixel is shown here, a plurality of pixels are actually arranged in a matrix in the row direction and the column direction in the pixel portion of the semiconductor device.
本実施の形態の画素は、第1の走査線706を、高電位(High電位)、中間電位(Middle電位)、低電位(Low電位)の3段階の電位にすることを特徴とする。そして第1の走査線706が選択される期間、第1の走査線706の電位を高電位(High電位)にし、第3のトランジスタ711、及び第1のトランジスタ701をオンさせnodeGに第1の走査線706の高電位(High電位)から第3のトランジスタ711のしきい値の絶対値分だけ引いた電位を取り込ませる。そして、第1の走査線706は中間電位(Middle電位)になり、第3のトランジスタ711はオフする。また本実施の形態の画素構成は、データ線708の電位と第2の走査線707の電位により制御される第2のトランジスタ702、中間電位(Middle電位)の第1の走査線706の電位により制御される第1のトランジスタ701、nodeGの電位により電流供給線709から発光素子705への電流供給を制御する第4のトランジスタ703(駆動トランジスタともいう)、第1の走査線706の電位により制御される第3のトランジスタ711、及びnodeGの電位を保持する保持容量704を有す。そして第2の走査線707が選択される期間、nodeGとデータ線との導通は、第2のトランジスタ702及び第1のトランジスタ701により制御される。
The pixel of this embodiment mode is characterized in that the
なお、本実施の形態においては説明のため、第1のトランジスタ701、第2のトランジスタ702にはNチャネル型トランジスタを用い、第3のトランジスタ711、第4のトランジスタ703にはPチャネル型トランジスタを用いる。発光素子705は電流供給線709から対向電極710の方向に電流が流れ、発光するものとして説明する。但し、発光素子の構成を変更した時やトランジスタの極性を変更した時は、端子の接続や信号を適宜変更して構成すればよい。
Note that in this embodiment, for description, N-channel transistors are used for the
なお、保持容量704が有する2つの電極は、一方は第4のトランジスタ703のゲートに、もう一方は電流供給線709に接続されている。保持容量704は第4のトランジスタのゲートとソースの間の電圧(ゲート電圧)をより確実に維持するために設けられているが、第4のトランジスタ703などの寄生容量でnodeGの電位を保持できるのであれば保持容量は必ずしも設ける必要はない。また、第4のトランジスタ703のゲートの電位を保持できるのであれば、保持容量704の一方の電極は電流供給線709に接続する必要はない。
Note that one of the two electrodes of the
第1のトランジスタ701のソース又はドレインの一方は、第3のトランジスタ711を介して第1の走査線706に接続されている。また第1のトランジスタ701のソース又はドレインの他方は、第4のトランジスタ703のゲートに接続されている。また第1のトランジスタ701のゲートは第1の走査線706に接続されている。また、第2のトランジスタ702のソース又はドレインの一方は、データ線708に接続されている。また第2のトランジスタ702のソース又はドレインの他方は、第1のトランジスタ701のソース又はドレインの一方に接続されている。また第2のトランジスタ702のゲートは第2の走査線707に接続されている。また第3のトランジスタ711のソース又はドレインの一方は、第1の走査線706に接続されている。また、第3のトランジスタ711のソース又はドレインの他方は、第1のトランジスタ701のソース又はドレインの一方に接続されている。また第3のトランジスタ711のゲートは電流供給線に接続されている。また第4のトランジスタ703のソース又はドレインの一方は、電流供給線709に接続されている。また第4のトランジスタ703のソース又はドレインの他方は、画素電極(図示せず)に接続されている。また発光素子705の一方の電極は画素電極に接続されており、他方の電極は対向電極710に接続されている。また保持容量704の一方の電極は第4のトランジスタ703のゲートに接続され、他方の電極は電流供給線709に接続されている。
One of the source and the drain of the
なお、本明細書においては、発光素子は画素電極と対向電極に挟まれた構成を取りうる。 Note that in this specification, the light-emitting element can have a structure sandwiched between a pixel electrode and a counter electrode.
本実施の形態において発光素子の一方の電極が画素電極に接続、発光素子の他方の電極が対向電極に接続としたが、画素電極が発光素子の一方の電極を兼ねる構成、対向電極が発光素子の他方の電極を兼ねる構成であってもよい。その場合、画素電極は発光素子の陽極として機能し、対向電極は発光素子の陰極として機能するものである。 In this embodiment mode, one electrode of the light-emitting element is connected to the pixel electrode, and the other electrode of the light-emitting element is connected to the counter electrode. However, the pixel electrode also serves as one electrode of the light-emitting element. The other electrode may also be used. In that case, the pixel electrode functions as an anode of the light emitting element, and the counter electrode functions as a cathode of the light emitting element.
なお、発光素子705の対向電極710は電流供給線709より低い電位Vssが設定されている。なお、Vssとは、画素の発光期間に電流供給線709に設定される電位Vddを基準として、Vss<Vddを満たす電位である。例えば、Vss=GND(グラウンド電位)としても良い。
Note that the
次に図7の画素構成について、動作方法を図8、図9、図10を用いて説明する。 Next, an operation method of the pixel configuration in FIG. 7 will be described with reference to FIGS.
まず図8(A)において、本発明の図7の画素構成についての第1の走査線706、第2の走査線707、データ線708、及びnodeGのタイミングチャートについて示す。本発明の画素構成においては、リセット期間、ブランク期間、サステイン期間(データ信号により発光もしくは消灯状態となり、次のデータ信号が入ってくるまでの間、保持容量により状態が維持された期間)を有する。
First, FIG. 8A shows a timing chart of the
本発明の画素構成においては、画素内の駆動トランジスタのゲート、つまり保持容量に、予め駆動トランジスタをオフするための電位を入力する。この予め、画素内の駆動トランジスタのゲートに駆動トランジスタをオフするための信号を入力する期間を本明細書においてはリセット期間という。 In the pixel configuration of the present invention, a potential for turning off the driving transistor is input in advance to the gate of the driving transistor in the pixel, that is, the storage capacitor. This period in which a signal for turning off the driving transistor is previously input to the gate of the driving transistor in the pixel is referred to as a reset period in this specification.
また、本発明の画素構成においては、駆動トランジスタのオンとオフを制御する信号を第1の走査線及び第2の走査線で制御する。そのため、本発明の画素構成においては、第1の走査線と第2の走査線が同時に第1のトランジスタ及び第2のトランジスタをオンにすると第1の走査線とデータ線との間で通電してしまい好ましくない。そこで本発明の画素構成においては、ブランク期間を設けて第1の走査線とデータ線間で通電してしまうのを防ぐため、第1のトランジスタと第2のトランジスタが共にオンにならない期間を設ける。本実施の形態においては、この第1の走査線及び第2の走査線において第1のトランジスタ及び第2のトランジスタが共にオンにならない期間をブランク期間と呼ぶ。もちろん本画素構成において第1の走査線とデータ線間での通電を防ぐため別途別のスイッチ等を設けた際にはこのブランク期間を必ずしも設ける必要はない。
In the pixel configuration of the present invention, a signal for controlling on / off of the driving transistor is controlled by the first scanning line and the second scanning line. Therefore, in the pixel configuration of the present invention, when the first scan line and the second scan line simultaneously turn on the first transistor and the second transistor, the first scan line and the data line are energized. This is not preferable. Therefore, in the pixel configuration of the present invention, in order to prevent the energization between the first scan line and the data line by providing a blank period, a period in which both the first transistor and the second transistor are not turned on is provided. . In this embodiment, a period in which neither the first transistor nor the second transistor is turned on in the first scan line and the second scan line is referred to as a blank period. Of course, this blank period is not necessarily provided when a separate switch or the like is provided in order to prevent energization between the first scanning line and the data line in this pixel configuration.
図8(B)、図9、図10に、リセット期間、ブランク期間、サステイン期間での各部の電位の変化、タイミング、及び各トランジスタのオンとオフについて具体例をあげて説明する。発光素子に印加する電圧を8Vとすると、電流供給線709の電位は8V、対向電極710の電位は0Vとなり、第1の走査線706のHighを10V、Middle電位を3V、Low電位を0V、第2の走査線707のHigh電位を3V、Low電位を0V、データ線708のHigh電位を3V、Low電位を0Vとする。また、第1のトランジスタ701、及び、第2のトランジスタ702、及び第3のトランジスタ711のしきい値の絶対値は1Vとし、第4のトランジスタ703は十分線形領域で動作するものとする。
8B, 9, and 10, a change in potential of each portion in the reset period, blank period, and sustain period, timing, and on / off of each transistor will be described with specific examples. When the voltage applied to the light emitting element is 8 V, the potential of the
まず、図9(A)のように、リセット期間に第1の走査線706の電位がHigh(10V)となり、第1のトランジスタ701、第3のトランジスタ711がオンし、nodeGは第1の走査線706の電位10Vから第1のトランジスタ701のしきい値分だけ引いた値9Vとなり、第4のトランジスタ703はオフする。
First, as shown in FIG. 9A, the potential of the
次に、図9(B)のように、ブランク期間を設け、第2のトランジスタ702と第3のトランジスタ711が同時にオンし、第1の走査線706とデータ線708間で通電するのを防ぐ。第1の走査線706の電位を電流供給線709の電位より小さい中間電位(3V)にすることで、第3のトランジスタ711はオフし、第1の走査線706とデータ線708間で通電するのを防げる。また、第2の走査線707をHigh(3V)にする前に、データ信号の電位を確定させておくことが必要である。データ線708の電位は、発光素子を点灯させるならLow(0V)、消灯させるならHigh(3V)にする。
Next, as illustrated in FIG. 9B, a blank period is provided to prevent the
そして、図10のように、サステイン期間となり、第2の走査線707をHigh(3V)にした時、第1の走査線706も中間電位(3V)であり、データ線708の電位がHigh(3V)なら第2のトランジスタ702のVgsは0Vでオフし、第1のトランジスタ701もオフし、nodeGは9Vを維持する(図10(C)、(D))。また、第2の走査線707をHigh(3V)にした時、データ線708の電位がLow(0V)なら第2のトランジスタ702のVgsは3Vとなりオンし、第1のトランジスタ701もオンし、nodeGはデータ線708の電位と同じ0Vになる(図10(A)、(B))。これにより、nodeGの電位はHigh(9V)かLow(0V)かが確定し、保持容量704により一定期間保持される。
Then, as shown in FIG. 10, when the sustain period is reached and the
以上のように、本発明の半導体装置の画素構成、駆動方法を用いることで、データ信号に応じた発光素子の発光状態・消灯状態の制御に関し、発光状態においては第4のトランジスタの電位をデータ線の電位にし、消灯状態においては第4のトランジスタのゲート電位を電流供給線の電位にすることができる。従って、データ線の電圧を低く設定することが可能となり、消費電力を大幅に下げることができる。 As described above, by using the pixel configuration and the driving method of the semiconductor device of the present invention, the potential of the fourth transistor is set to the data in the light emitting state with respect to the control of the light emitting state and the off state of the light emitting element in accordance with the data signal. In the light-off state, the gate potential of the fourth transistor can be set to the potential of the current supply line. Therefore, the voltage of the data line can be set low, and the power consumption can be greatly reduced.
本実施の形態は、他の実施の形態、実施例と自由に組み合わせることができる。 This embodiment can be freely combined with any of the other embodiments and examples.
(実施の形態4) (Embodiment 4)
本実施の形態では、図1、図5、図7に示した画素構成とは別の本発明の構成について述べる。図11に具体的な構成を示し、説明する。ここでは、一画素のみを図示しているが、半導体装置の画素部は実際には行方向と列方向にマトリクス状に複数の画素が配置されている。 In this embodiment mode, a structure of the present invention, which is different from the pixel structures shown in FIGS. 1, 5, and 7, will be described. FIG. 11 shows a specific configuration and will be described. Although only one pixel is shown here, a plurality of pixels are actually arranged in a matrix in the row direction and the column direction in the pixel portion of the semiconductor device.
本実施の形態の画素は、第1の走査線1106が選択される期間、第1のトランジスタ1101がオンし、第1の走査線1106から第4のトランジスタ1112を介してnodeGにHigh電位が取り込まれ、第5のトランジスタ1103がオフする。そしてnodeGのHigh電位を、電流供給線1109の電位より高く、第1の走査線1106から第4のトランジスタ1112のしきい値の絶対値分だけ引いた値にすることを特徴とする。また本実施の形態の画素構成は、データ線1108の電位と第2の走査線1107の電位により制御される第2のトランジスタ1102、第1のトランジスタ1101、nodeGの電位により電流供給線1109から発光素子1105への電流供給を制御する第5のトランジスタ1103(駆動トランジスタともいう)、ソース端子またはドレイン端子の電位により制御される第3のトランジスタ1111、第1の走査線1106の電位により制御される第4のトランジスタ1112、及びnodeGの電位を保持する保持容量1104を有す。そして第2の走査線1107が選択される期間、nodeGとデータ線との導通は、第2のトランジスタ1102により制御される。なお、本実施の形態においては説明のため、第1のトランジスタ1101、第2のトランジスタ1102、第3のトランジスタ1111、第4のトランジスタ1112にはNチャネル型トランジスタを用い、第5のトランジスタ1103にはPチャネル型トランジスタを用いる。発光素子1105は電流供給線1109から対向電極1110の方向に電流が流れ、発光するものとして説明する。但し、発光素子の構成を変更した時やトランジスタの極性を変更した時は、端子の接続や信号を適宜変更して構成すればよい。
In the pixel of this embodiment, the first transistor 1101 is turned on while the
なお、保持容量1104が有する2つの電極は、一方は第5のトランジスタ1103のゲートに、もう一方は電流供給線1109に接続されている。保持容量1104は第5のトランジスタ1103のゲートとソースの間の電圧(ゲート電圧)をより確実に維持するために設けられているが、第5のトランジスタ1103などの寄生容量でnodeGの電位を保持できるのであれば保持容量は必ずしも設ける必要はない。また、第5のトランジスタ1103のゲートの電位を保持できるのであれば、保持容量1104の一方の電極は電流供給線1109に接続する必要はない。
Note that one of two electrodes included in the
第1のトランジスタ1101のソース又はドレインの一方は、第4のトランジスタ1112を介して第1の走査線1106に接続されている。また第1のトランジスタ1101のソース又はドレインの他方は、第5のトランジスタ1103のゲートに接続されている。また第1のトランジスタ1101のゲートは第1の走査線1106に接続されている。また、第2のトランジスタ1102のソース又はドレインの一方は、データ線1108に接続されている。また第2のトランジスタ1102のソース又はドレインの他方は、第5のトランジスタ1103のゲートに接続されている。また第2のトランジスタ1102のゲートは第2の走査線1107に接続されている。また、第3のトランジスタ1111のソース又はドレインの一方は、電流供給線1109に接続されている。また第3のトランジスタ1111のソース又はドレインの他方は、第1のトランジスタ1101のソース又はドレインの一方に接続されている。また第3のトランジスタ1111のゲートは電流供給線1109に接続されている。また、第4のトランジスタ1112のソース又はドレインの一方は、第1の走査線1106に接続されている。また第4のトランジスタ1112のソース又はドレインの他方は、第1のトランジスタ1101のソース又はドレインの一方に接続されている。また第4のトランジスタ1112のゲートは第1の走査線1106に接続されている。また第5のトランジスタ1103のソース又はドレインの一方は、電流供給線1109に接続されている。また第5のトランジスタ1103のソース又はドレインの他方は、画素電極(図示せず)に接続されている。また発光素子1105の一方の電極は画素電極に接続されており、他方の電極は対向電極1110に接続されている。また保持容量1104の一方の電極は第5のトランジスタ1103のゲートに接続され、他方の電極は電流供給線1109に接続されている。
One of the source and the drain of the first transistor 1101 is connected to the
なお、本実施の形態において発光素子の一方の電極が画素電極に接続、発光素子の他方の電極が対向電極に接続としたが、画素電極が発光素子の一方の電極を兼ねる構成、対向電極が発光素子の他方の電極を兼ねる構成であってもよい。 Note that although one electrode of the light-emitting element is connected to the pixel electrode and the other electrode of the light-emitting element is connected to the counter electrode in this embodiment mode, the structure in which the pixel electrode serves as one electrode of the light-emitting element is used. The structure which serves also as the other electrode of a light emitting element may be sufficient.
なお、発光素子1105の対向電極1110は電流供給線1109より低い電位Vssが設定されている。なお、Vssとは、画素の発光期間に電流供給線1109に設定される電位Vddを基準として、Vss<Vddを満たす電位である。例えば、Vss=GND(グラウンド電位)としても良い。
Note that the
次に図11の画素構成について、動作方法を図12、図13、図14を用いて説明する。 Next, an operation method of the pixel configuration in FIG. 11 will be described with reference to FIGS.
まず図12(A)において、本発明の図11の画素構成についての第1の走査線1106、第2の走査線1107、データ線1108、及びnodeGのタイミングチャートについて示す。本発明の画素構成においては、リセット期間、ブランク期間、サステイン期間(データ信号により発光もしくは消灯状態となり、次のデータ信号が入ってくるまでの間、保持容量により状態が維持された期間)を有する。
First, FIG. 12A shows a timing chart of the
本発明の画素構成においては、画素内の駆動トランジスタのゲート、つまり保持容量に、予め駆動トランジスタをオフするための電位を入力する。この予め、画素内の駆動トランジスタのゲートに駆動トランジスタをオフするための信号を入力する期間を本明細書においてはリセット期間という。 In the pixel configuration of the present invention, a potential for turning off the driving transistor is input in advance to the gate of the driving transistor in the pixel, that is, the storage capacitor. This period in which a signal for turning off the driving transistor is previously input to the gate of the driving transistor in the pixel is referred to as a reset period in this specification.
また、本発明の画素構成においては、駆動トランジスタのオンとオフを制御する信号を第1の走査線及び第2の走査線で制御する。そのため、本発明の画素構成においては、第1の走査線と第2の走査線が同時に第1のトランジスタ及び第2のトランジスタをオンにすると電流供給線や第1の走査線1106とデータ線との間で通電してしまい好ましくない。そこで本発明の画素構成においては、ブランク期間を設けてデータ線への通電を防ぐため、第1のトランジスタと第2のトランジスタが共にオンにならない期間を設ける。本実施の形態においては、この第1の走査線及び第2の走査線において第1のトランジスタ及び第2のトランジスタが共にオンにならない期間をブランク期間と呼ぶ。もちろん本画素構成においてデータ線への通電を防ぐため別途別のスイッチ等を設けた際にはこのブランク期間を必ずしも設ける必要はない。
In the pixel configuration of the present invention, a signal for controlling on / off of the driving transistor is controlled by the first scanning line and the second scanning line. Therefore, in the pixel configuration of the present invention, when the first scanning line and the second scanning line simultaneously turn on the first transistor and the second transistor, the current supply line and the
図12(B)、図13、図14に、リセット期間、ブランク期間、サステイン期間での各部の電位の変化、タイミング及び各トランジスタのオンとオフについて具体例をあげて説明する。発光素子に印加する電圧を8Vとすると、電流供給線1109の電位は8V、対向電極1110の電位は0Vとなり、第1の走査線1106のHigh電位を10V、Low電位を0V、第2の走査線1107のHigh電位を3V、Low電位を0V、データ線1108のHigh電位を3V、Low電位を0Vとする。また、第1のトランジスタ1101、及び、第2のトランジスタ1102、第3のトランジスタ1111、及び第4トランジスタ1112のしきい値の絶対値は1Vとし、第5のトランジスタ1103は十分線形領域で動作するものとする。
FIGS. 12B, 13 and 14 will be described with reference to specific examples of potential change, timing, and on / off of each transistor in the reset period, blank period, and sustain period. When the voltage applied to the light emitting element is 8 V, the potential of the
まず、図13(A)のように、リセット期間に第1の走査線1106の電位がHigh(10V)となり、第1のトランジスタ1101がオンし、第3のトランジスタ1111、第4のトランジスタ1112からnodeGはHigh(9V)になる。ここで、第3のトランジスタ1111は、電流供給線1109から電流を取り込み、第4のトランジスタ1112は第1の走査線1106から電流を取り込むが、電流供給能力は、配線抵抗の面から電流供給線1109から取り込む方が有利である。電流供給線と第1の走査線の両方から取り込むのは、nodeGへのHigh電位期間を短縮するのと電流供給線より高い電位にできるからである。これにより、消灯時、より確実に第5のトランジスタをオフにすることができる。
First, as shown in FIG. 13A, the potential of the
次に、図13(B)のように、ブランク期間を設け、第1のトランジスタ1101と第2のトランジスタ1102が同時にオンし、第1の走査線1106や電流供給線1109とデータ線1108が通電するのを防ぐ。また、第2の走査線1107をHigh(3V)にする前に、データ信号の電位を確定させておくことが必要である。データ線1108の電位は、発光素子を点灯させるならLow(0V)、消灯させるならHigh(3V)にする。
Next, as shown in FIG. 13B, a blank period is provided, the first transistor 1101 and the
そして、図14のように、サステイン期間となり、第2の走査線1107をHigh(3V)にした時、データ線1108の電位がHigh(3V)なら第2のトランジスタ1102のVgsは0Vでオフし、nodeGはHigh(9V)を維持する(図14(B))。また、第2の走査線1107をHigh(3V)にした時、データ線1108の電位がLow(0V)なら第2のトランジスタ1102のVgsは3Vとなりオンし、nodeGはデータ線1108の電位と同じ0Vになる(図14(A))。これにより、nodeGの電位はHigh(9V)かLow(0V)かが確定し、保持容量1104により一定期間保持される。
Then, as shown in FIG. 14, when the
以上のように、本発明の半導体装置の画素構成、駆動方法を用いることで、データ信号に応じた発光素子の発光状態・消灯状態の制御に関し、発光状態においてはデータ線の電位を駆動用の第5のトランジスタのゲート電位にし、消灯状態においては電流供給線の電位を駆動用の第5のトランジスタのゲートに書き込むことができる。従って、データ線の電圧を低く設定することが可能となり、消費電力を大幅に下げることができる。 As described above, by using the pixel configuration and the driving method of the semiconductor device of the present invention, regarding the control of the light emitting state / light-off state of the light emitting element according to the data signal, the potential of the data line is used for driving in the light emitting state. The gate potential of the fifth transistor is set, and in the light-off state, the potential of the current supply line can be written to the gate of the fifth transistor for driving. Therefore, the voltage of the data line can be set low, and the power consumption can be greatly reduced.
本実施の形態は、他の実施の形態、実施例と自由に組み合わせることができる。 This embodiment can be freely combined with any of the other embodiments and examples.
本発明の半導体装置を具備した発光装置の断面構造について、図面を参照して説明する。ここでは図1における選択用の第2のトランジスタ、駆動用の第3のトランジスタ、発光素子を含む発光装置の断面構造について、図15を用いて、積層構造について順に説明する。 A cross-sectional structure of a light-emitting device including the semiconductor device of the present invention will be described with reference to the drawings. Here, a cross-sectional structure of the light-emitting device including the second transistor for selection, the third transistor for driving, and the light-emitting element in FIG. 1 will be described in order with reference to FIG.
絶縁表面を有する基板1201には、ガラス基板、石英基板、ステンレス基板等を用いることができる。また、作製工程における処理温度に耐え得るのであれば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)等のプラスチックやアクリル等の可撓性を有する合成樹脂からなる基板を用いることができる。
As the
まず、基板1201上に下地膜を形成する。下地膜には、酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いることができる。次に、下地膜上に非晶質半導体膜を形成する。非晶質半導体膜の膜厚は25〜100nmとする。また非晶質半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。続いて、必要に応じて非晶質半導体膜を結晶化し、結晶性半導体膜1202を形成する。結晶化する方法は、加熱炉、レーザ照射、若しくはランプから発する光の照射、又はそれらを組み合わせて用いることができる。例えば、非晶質半導体膜に金属元素を添加し、加熱炉を用いた加熱処理を行うことによって結晶性半導体膜を形成する。このように、金属元素を添加することにより、低温で結晶化できるため好適である。
First, a base film is formed over the
なお、結晶性半導体で形成される薄膜トランジスタ(TFT)は、非晶質半導体で形成されたTFTよりも電界効果移動度が高く、ON電流が大きいため、半導体装置に用いるトランジスタとしてより適している。 Note that a thin film transistor (TFT) formed using a crystalline semiconductor has a higher field-effect mobility and a higher ON current than a TFT formed using an amorphous semiconductor, and thus is more suitable as a transistor used in a semiconductor device.
次に、結晶性半導体膜1202を所定の形状にパターニングする。次に、ゲート絶縁膜として機能する絶縁膜を形成する。絶縁膜は、半導体膜を覆うように、厚さを10〜150nmとして形成される。例えば、酸化窒化珪素膜、酸化珪素膜等を用いることができ、単層構造または積層構造としてもよい。
Next, the
次に、ゲート絶縁膜を介して、ゲート電極として機能する導電膜を形成する。ゲート電極は、単層であっても積層であってもよいが、ここでは導電膜を積層して形成する。導電膜1203A、1203Bは、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、またはこれらの元素を主成分とする合金材料もしくは化合物材料で形成する。本実施例では、導電膜1203Aとして膜厚10〜50nmの窒化タンタル膜を形成し、導電膜1203Bとして膜厚200〜400nmのタングステン膜を形成する。
Next, a conductive film functioning as a gate electrode is formed through the gate insulating film. Although the gate electrode may be a single layer or a stacked layer, it is formed by stacking conductive films here. The
次に、ゲート電極をマスクとして不純物元素を添加して、不純物領域を形成する。このとき、高濃度不純物領域に加えて、低濃度不純物領域を形成してもよい。低濃度不純物領域は、LDD(Lightly Doped Drain)領域と呼ばれる。 Next, an impurity element is added using the gate electrode as a mask to form an impurity region. At this time, a low concentration impurity region may be formed in addition to the high concentration impurity region. The low concentration impurity region is called an LDD (Lightly Doped Drain) region.
次に、層間絶縁膜として機能する絶縁膜1204、1205を形成する。絶縁膜1204は、窒素を有する絶縁膜であることが好適であり、ここでは、プラズマCVD法により100nmの窒化珪素膜を用いて形成する。絶縁膜1205は、有機材料又は無機材料を用いて形成することが好適である。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン、シロキサンを用いることができる。シロキサンとは、シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。無機材料としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)(x、yは自然数)等の酸素、又は窒素を有する絶縁膜を用いることができる。なお、有機材料からなる膜は、平坦性が良好な一方で、有機材料により、水分や酸素が吸収されてしまう。これを防止するため、有機材料からなる絶縁膜上に、無機材料を有する絶縁膜を形成するとよい。
Next, insulating
次に、層間絶縁膜1206にコンタクトホールを形成した後、トランジスタのソース配線及びドレイン配線として機能する導電膜1207を形成する。導電膜1207は、アルミニウム(Al)、チタン(Ti)、モリブデン(Mo)、タングステン(W)もしくはシリコン(Si)の元素からなる膜又はこれらの元素を用いた合金膜を用いることができる。本実施例では、チタン膜、窒化チタン膜、チタンーアルミニウム合金膜、チタン膜の積層膜を形成する。
Next, after a contact hole is formed in the
次に、導電膜を覆うように絶縁膜1208を形成する。絶縁膜1208は、層間絶縁膜1206で示した材料を用いることができる。次に、絶縁膜1208に設けられた開口部に画素電極1209(第1の電極ともいう)を形成する。開口部において、画素電極1209の段差被覆性を高めるため、開口部端面に、複数の曲率半径を有するように丸みを帯びさせるとよい。
Next, an insulating
画素電極1209の材料としては、仕事関数の大きい(仕事関数4.0eV以上)金属、合金、電気伝導性化合物、およびこれらの混合物などの導電性材料を用いることが好ましい。導電性材料の具体例としては、酸化タングステンを含むインジウム酸化物(IWO)、酸化タングステンを含むインジウム亜鉛酸化物(IWZO)、酸化チタンを含むインジウム酸化物(ITiO)、酸化チタンを含むインジウム錫酸化物(ITTiO)などを用いることができる。勿論、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化ケイ素を添加したインジウム錫酸化物(ITSO)なども用いることができる。
As a material of the
導電性材料の組成比例は次の通りである。酸化タングステンを含むインジウム酸化物の組成比は、酸化タングステン1.0wt%、インジウム酸化物99.0wt%とすればよい。酸化タングステンを含むインジウム亜鉛酸化物の組成比は、酸化タングステン1.0wt%、酸化亜鉛0.5wt%、インジウム酸化物98.5wt%とすればよい。酸化チタンを含むインジウム酸化物は、酸化チタン1.0wt%〜5.0wt%、インジウム酸化物99.0wt%〜95.0wt%とすればよい。インジウム錫酸化物(ITO)の組成比は、酸化錫10.0wt%、インジウム酸化物90.0wt%とすればよい。インジウム亜鉛酸化物(IZO)の組成比は、酸化亜鉛10.7wt%、インジウム酸化物89.3wt%とすればよい。酸化チタンを含むインジウム錫酸化物の組成比は、酸化チタン5.0wt%、酸化錫10.0wt%、インジウム酸化物85.0wt%とすればよい。上記組成比は例であり、適宜その組成比の割合は設定すればよい。 The composition proportion of the conductive material is as follows. The composition ratio of indium oxide containing tungsten oxide may be 1.0 wt% tungsten oxide and 99.0 wt% indium oxide. The composition ratio of indium zinc oxide containing tungsten oxide may be 1.0 wt% tungsten oxide, 0.5 wt% zinc oxide, and 98.5 wt% indium oxide. The indium oxide containing titanium oxide may be 1.0 wt% to 5.0 wt% titanium oxide and 99.0 wt% to 95.0 wt% indium oxide. The composition ratio of indium tin oxide (ITO) may be 10.0 wt% tin oxide and 90.0 wt% indium oxide. The composition ratio of indium zinc oxide (IZO) may be 10.7 wt% zinc oxide and 89.3 wt% indium oxide. The composition ratio of indium tin oxide containing titanium oxide may be 5.0 wt% titanium oxide, 10.0 wt% tin oxide, and 85.0 wt% indium oxide. The above composition ratio is an example, and the ratio of the composition ratio may be set as appropriate.
次に、蒸着法、またはインクジェット法により、電界発光層1210を形成する。電界発光層1210は、有機材料、又は無機材料を有し、電子注入層(EIL)、電子輸送層(ETL)、発光層(EML)、正孔輸送層(HTL)、正孔注入層(HIL)等を適宜組み合わせて構成される。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。
Next, an
なお、電界発光層は、正孔注入輸送層、発光層、電子注入輸送層など、機能の異なる複数の層を用いて構成することが好ましい。 Note that the electroluminescent layer is preferably formed using a plurality of layers having different functions such as a hole injecting and transporting layer, a light emitting layer, and an electron injecting and transporting layer.
なお、正孔注入輸送層は、ホール輸送性の有機化合物材料と、その有機化合物材料に対して電子受容性を示す無機化合物材料とを含む複合材料で形成することが好ましい。このような構成とすることで、本来内在的なキャリアをほとんど有さない有機化合物に多くのホールキャリアが発生し、極めて優れたホール注入性・輸送性が得られる。この効果により、従来よりも駆動電圧を低くすることができる。また、駆動電圧の上昇を招くことなく正孔注入輸送層を厚くすることができるため、ゴミ等に起因する発光素子の短絡も抑制することができる。 Note that the hole injecting and transporting layer is preferably formed using a composite material including a hole transporting organic compound material and an inorganic compound material that exhibits an electron accepting property with respect to the organic compound material. By adopting such a configuration, many hole carriers are generated in an organic compound that has essentially no intrinsic carrier, and extremely excellent hole injecting and transporting properties can be obtained. Due to this effect, the drive voltage can be made lower than in the prior art. In addition, since the hole injecting and transporting layer can be thickened without causing an increase in driving voltage, a short circuit of the light emitting element due to dust or the like can be suppressed.
なお、ホール輸送性の有機化合物材料としては、例えば、銅フタロシアニン(略称:CuPc)、バナジルフタロシアニン(略称:VOPc)、4,4’,4’’−トリス(N,N−ジフェニルアミノ)トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニルアミノ]トリフェニルアミン(略称:MTDATA)、1,3,5−トリス[N,N−ジ(m−トリル)アミノ]ベンゼン(略称:m−MTDAB)、N,N’−ジフェニル−N,N’−ビス(3−メチルフェニル)−1,1’−ビフェニル−4,4’−ジアミン(略称:TPD)、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(略称:NPB)、4,4’−ビス{N−[4−ジ(m−トリル)アミノ]フェニル−N−フェニルアミノ}ビフェニル(略称:DNTPD)、4,4’,4’’−トリス(N−カルバゾリル)トリフェニルアミン(略称:TCTA)などが挙げられるが、これらに限定されることはない。 Examples of hole transporting organic compound materials include copper phthalocyanine (abbreviation: CuPc), vanadyl phthalocyanine (abbreviation: VOPc), 4,4 ′, 4 ″ -tris (N, N-diphenylamino) triphenyl. Amine (abbreviation: TDATA), 4,4 ′, 4 ″ -tris [N- (3-methylphenyl) -N-phenylamino] triphenylamine (abbreviation: MTDATA), 1,3,5-tris [N , N-di (m-tolyl) amino] benzene (abbreviation: m-MTDAB), N, N′-diphenyl-N, N′-bis (3-methylphenyl) -1,1′-biphenyl-4,4 '-Diamine (abbreviation: TPD), 4,4'-bis [N- (1-naphthyl) -N-phenylamino] biphenyl (abbreviation: NPB), 4,4'-bis {N- [4-di ( m-tri ) Amino] phenyl-N-phenylamino} biphenyl (abbreviation: DNTPD), 4,4 ′, 4 ″ -tris (N-carbazolyl) triphenylamine (abbreviation: TCTA), and the like. Never happen.
なお、電子受容性を示す無機化合物材料としては、酸化チタン、酸化ジルコニウム、酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウム、酸化ルテニウム、酸化亜鉛などが挙げられる。特に酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウムは真空蒸着が可能で扱いやすいため、好適である。 Note that examples of the inorganic compound material exhibiting electron acceptability include titanium oxide, zirconium oxide, vanadium oxide, molybdenum oxide, tungsten oxide, rhenium oxide, ruthenium oxide, and zinc oxide. Vanadium oxide, molybdenum oxide, tungsten oxide, and rhenium oxide are particularly preferable because they can be vacuum-deposited and are easy to handle.
なお、電子注入輸送層には、電子輸送性の有機化合物材料を用いて形成する。具体的には、トリス(8−キノリノラト)アルミニウム(略称:Alq3)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq3)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq2)、ビス(2−メチル−8−キノリノラト)(4−フェニルフェノラト)アルミニウム(略称:BAlq)、ビス[2−(2’−ヒドロキシフェニル)ベンズオキサゾラト]亜鉛(略称:Zn(BOX)2)、ビス[2−(2’−ヒドロキシフェニル)ベンゾチアゾラト]亜鉛(略称:Zn(BTZ)2)、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、1,3−ビス[5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、2,2’,2’’−(1,3,5−ベンゼントリイル)−トリス(1−フェニル−1H−ベンゾイミダゾール)(略称:TPBI)、3−(4−ビフェニリル)−4−フェニル−5−(4−tert−ブチルフェニル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−ビフェニリル)−4−(4−エチルフェニル)−5−(4−tert−ブチルフェニル)−1,2,4−トリアゾール(略称:p−EtTAZ)などが挙げられるが、これらに限定されることはない。 Note that the electron injecting and transporting layer is formed using an electron transporting organic compound material. Specifically, tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), tris (4-methyl-8-quinolinolato) aluminum (abbreviation: Almq 3 ), bis (10-hydroxybenzo [h] -quinolinato) beryllium (Abbreviation: BeBq 2 ), bis (2-methyl-8-quinolinolato) (4-phenylphenolato) aluminum (abbreviation: BAlq), bis [2- (2′-hydroxyphenyl) benzoxazolate] zinc (abbreviation) : Zn (BOX) 2 ), bis [2- (2′-hydroxyphenyl) benzothiazolate] zinc (abbreviation: Zn (BTZ) 2 ), bathophenanthroline (abbreviation: BPhen), bathocuproin (abbreviation: BCP), 2- ( 4-biphenylyl) -5- (4-tert-butylphenyl) -1,3,4-oxadiazole Abbreviation: PBD), 1,3-bis [5- (4-tert-butylphenyl) -1,3,4-oxadiazol-2-yl] benzene (abbreviation: OXD-7), 2,2 ′, 2 ″-(1,3,5-benzenetriyl) -tris (1-phenyl-1H-benzimidazole) (abbreviation: TPBI), 3- (4-biphenylyl) -4-phenyl-5- (4- tert-butylphenyl) -1,2,4-triazole (abbreviation: TAZ), 3- (4-biphenylyl) -4- (4-ethylphenyl) -5- (4-tert-butylphenyl) -1,2 , 4-triazole (abbreviation: p-EtTAZ) and the like, but is not limited thereto.
なお、発光層には、9,10−ジ(2−ナフチル)アントラセン(略称:DNA)、9,10−ジ(2−ナフチル)−2−tert−ブチルアントラセン(略称:t−BuDNA)、4,4’−ビス(2,2−ジフェニルビニル)ビフェニル(略称:DPVBi)、クマリン30、クマリン6、クマリン545、クマリン545T、ペリレン、ルブレン、ペリフランテン、2,5,8,11−テトラ(tert−ブチル)ペリレン(略称:TBP)、9,10−ジフェニルアントラセン(略称:DPA)、5,12−ジフェニルテトラセン、4−(ジシアノメチレン)−2−メチル−[p−(ジメチルアミノ)スチリル]−4H−ピラン(略称:DCM1)、4−(ジシアノメチレン)−2−メチル−6−[2−(ジュロリジン−9−イル)エテニル]−4H−ピラン(略称:DCM2)、4−(ジシアノメチレン)−2,6−ビス[p−(ジメチルアミノ)スチリル]−4H−ピラン(略称:BisDCM)等が挙げられる。また、ビス[2−(4’,6’−ジフルオロフェニル)ピリジナト−N,C2’]イリジウム(ピコリナート)(略称:FIrpic)、ビス{2−[3’,5’−ビス(トリフルオロメチル)フェニル]ピリジナト−N,C2’}イリジウム(ピコリナート)(略称:Ir(CF3ppy)2(pic))、トリス(2−フェニルピリジナト−N,C2’)イリジウム(略称:Ir(ppy)3)、ビス(2−フェニルピリジナト−N,C2’)イリジウム(アセチルアセトナート)(略称:Ir(ppy)2(acac))、ビス[2−(2’−チエニル)ピリジナト−N,C3’]イリジウム(アセチルアセトナート)(略称:Ir(thp)2(acac))、ビス(2−フェニルキノリナト−N,C2’)イリジウム(アセチルアセトナート)(略称:Ir(pq)2(acac))、ビス[2−(2’−ベンゾチエニル)ピリジナト−N,C3’]イリジウム(アセチルアセトナート)(略称:Ir(btp)2(acac))などの燐光を放出できる化合物を用いることもできる。 Note that the light-emitting layer includes 9,10-di (2-naphthyl) anthracene (abbreviation: DNA), 9,10-di (2-naphthyl) -2-tert-butylanthracene (abbreviation: t-BuDNA), 4 , 4′-bis (2,2-diphenylvinyl) biphenyl (abbreviation: DPVBi), coumarin 30, coumarin 6, coumarin 545, coumarin 545T, perylene, rubrene, periflanthene, 2,5,8,11-tetra (tert-) Butyl) perylene (abbreviation: TBP), 9,10-diphenylanthracene (abbreviation: DPA), 5,12-diphenyltetracene, 4- (dicyanomethylene) -2-methyl- [p- (dimethylamino) styryl] -4H -Pyran (abbreviation: DCM1), 4- (dicyanomethylene) -2-methyl-6- [2- (julolidin-9-yl) e And tenenyl] -4H-pyran (abbreviation: DCM2), 4- (dicyanomethylene) -2,6-bis [p- (dimethylamino) styryl] -4H-pyran (abbreviation: BisDCM), and the like. In addition, bis [2- (4 ′, 6′-difluorophenyl) pyridinato-N, C 2 ′ ] iridium (picolinate) (abbreviation: FIrpic), bis {2- [3 ′, 5′-bis (trifluoromethyl) ) Phenyl] pyridinato-N, C 2 ′ } iridium (picolinate) (abbreviation: Ir (CF 3 ppy) 2 (pic)), tris (2-phenylpyridinato-N, C 2 ′ ) iridium (abbreviation: Ir (Ppy) 3 ), bis (2-phenylpyridinato-N, C 2 ′ ) iridium (acetylacetonate) (abbreviation: Ir (ppy) 2 (acac)), bis [2- (2′-thienyl) pyridinato -N, C 3 '] iridium (acetylacetonate) (abbreviation: Ir (thp) 2 (acac )), bis (2-phenylquinolinato--N, C 2') iridium (Asechirua Tonato) (abbreviation: Ir (pq) 2 (acac )), bis [2- (2'-benzothienyl) pyridinato -N, C 3 '] iridium (acetylacetonate) (abbreviation: Ir (btp) 2 (acac A compound capable of emitting phosphorescence such as)) can also be used.
また、発光層は、一重項励起発光材料の他、金属錯体などを含む三重項励起材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。 In addition to the singlet excited light emitting material, a triplet excited material containing a metal complex or the like may be used for the light emitting layer. For example, among red light emitting pixels, green light emitting pixels, and blue light emitting pixels, a red light emitting pixel having a relatively short luminance half time is formed of a triplet excitation light emitting material, and the other A singlet excited luminescent material is used. The triplet excited luminescent material has a feature that the light emission efficiency is good, so that less power is required to obtain the same luminance. That is, when applied to a red pixel, the amount of current flowing through the light emitting element can be reduced, so that reliability can be improved. As a reduction in power consumption, a red light-emitting pixel and a green light-emitting pixel may be formed using a triplet excitation light-emitting material, and a blue light-emitting pixel may be formed using a singlet excitation light-emitting material. By forming a green light-emitting element having high human visibility with a triplet excited light-emitting material, power consumption can be further reduced.
発光層は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、R(赤)、G(緑)、B(青)の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルターを設けた構成とすることで、色純度の向上や、画素部の鏡面化(映り込み)の防止を図ることができる。フィルターを設けることで、従来必要であるとされていた円偏光板などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素部(表示画面)を見た場合に起こる色調の変化を低減することができる。 The light emitting layer may be configured to perform color display by forming light emitting layers having different emission wavelength bands for each pixel. Typically, a light emitting layer corresponding to each color of R (red), G (green), and B (blue) is formed. In this case as well, it is possible to improve color purity and prevent mirror reflection (reflection) of the pixel portion by providing a filter that transmits light in the emission wavelength band on the light emission side of the pixel. Can do. By providing the filter, it is possible to omit a circularly polarizing plate that has been conventionally required, and it is possible to eliminate the loss of light emitted from the light emitting layer. Furthermore, a change in color tone that occurs when the pixel portion (display screen) is viewed obliquely can be reduced.
その他に、発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。 In addition, examples of the polymer electroluminescent material that can be used for forming the light emitting layer include polyparaphenylene vinylene, polyparaphenylene, polythiophene, and polyfluorene.
いずれにしても、電界発光層の層構造は変化しうるものであり、特定の正孔又は電子注入輸送層や発光層を備えていない代わりに、もっぱらこの目的用の電極層を備えたり、発光性の材料を分散させて備えたりする変形は、発光素子としての目的を達成し得る範囲において許容されうるものである。 In any case, the layer structure of the electroluminescent layer can be changed, and instead of having a specific hole or electron injecting and transporting layer or a light emitting layer, it has an electrode layer exclusively for this purpose, or a light emitting layer. The deformation in which the material is dispersed is acceptable as long as the object as the light emitting element can be achieved.
また、封止基板にカラーフィルタ(着色層)を形成してもよい。カラーフィルタ(着色層)は、蒸着法や液滴吐出法によって形成することができ、カラーフィルタ(着色層)を用いると、高精細な表示を行うこともできる。カラーフィルタ(着色層)により、各RGBの発光スペクトルにおいてブロードなピークを鋭くなるように補正できるからである。 Further, a color filter (colored layer) may be formed on the sealing substrate. The color filter (colored layer) can be formed by an evaporation method or a droplet discharge method. When the color filter (colored layer) is used, high-definition display can be performed. This is because the color filter (colored layer) can correct a broad peak to be sharp in the emission spectrum of each RGB.
また、単色の発光を示す材料を形成し、カラーフィルターや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタ(着色層)や色変換層は、例えば第2の基板(封止基板)に形成し、基板1201へ張り合わせればよい。
Further, full color display can be performed by forming a material exhibiting monochromatic light emission and combining a color filter and a color conversion layer. The color filter (coloring layer) and the color conversion layer may be formed over the second substrate (sealing substrate) and attached to the
そして、スパッタリング法、又は蒸着法により、対向電極1211(第2の電極ともいう)を形成する。画素電極1209と対向電極1211は、一方が陽極となり、他方が陰極となる。
Then, a counter electrode 1211 (also referred to as a second electrode) is formed by a sputtering method or an evaporation method. One of the
陰極材料としては、仕事関数の小さい(仕事関数3.8eV以下)金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。陰極材料の具体例としては、元素周期表の1族または2族に属する元素、すなわちLiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属、およびこれらを含む合金(Mg:Ag、Al:Li)や化合物(LiF、CsF、CaF2)の他、希土類金属を含む遷移金属を用いて形成することができる。但し、陰極は透光性を有する必要があるため、これら金属、又はこれら金属を含む合金を非常に薄く形成し、ITO等の金属(合金を含む)との積層により形成する。
As the cathode material, it is preferable to use a metal, an alloy, an electrically conductive compound, a mixture thereof, or the like having a low work function (work function of 3.8 eV or less). Specific examples of the cathode material include elements belonging to
その後、対向電極1211を覆うように、窒化珪素膜やDLC(Diamond Like Carbon)膜からなる保護膜を設けてもよい。上記工程を経て、本発明の発光装置が完成する。
After that, a protective film made of a silicon nitride film or a DLC (Diamond Like Carbon) film may be provided so as to cover the
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。すなわち、駆動トランジスタのゲートに印加される駆動トランジスタをオンにする電位をデータ線より供給し、駆動トランジスタをオフにする電位を電流供給線等の別の配線より供給することができる。従って、データ線の電圧を低く設定することが可能となり、消費電力を大幅に下げることができる。 This embodiment can be freely combined with the above embodiment modes and embodiments. That is, a potential for turning on the driving transistor applied to the gate of the driving transistor can be supplied from the data line, and a potential for turning off the driving transistor can be supplied from another wiring such as a current supply line. Therefore, the voltage of the data line can be set low, and the power consumption can be greatly reduced.
本実施例では、本発明の画素構成を用いたアクティブマトリクス型ディスプレイの一例を図16に示し、説明する。 In this embodiment, an example of an active matrix display using the pixel structure of the present invention will be described with reference to FIG.
前記アクティブマトリクス型ディスプレイは、トランジスタや配線が形成された基板501、前記配線部を外部と接続するFPC508、発光素子及び前記発光素子を封止する対向基板502を有する。
The active matrix display includes a
基板501はマトリクス状に配置された複数の画素から成る表示部506、データ線駆動回路503、走査線駆動回路A504、走査線駆動回路B505、各種電源及び信号を入力するFPC508と接続されるFPC接続部507を有する。
The
データ線駆動回路503はシフトレジスタ、ラッチ、レベルシフタ及びバッファ等の回路を有し、各列のデータ線にデータを出力する。また、走査線駆動回路A504及び走査線駆動回路B505は夫々、シフトレジスタ、レベルシフタ及びバッファ等の回路を有し、走査線駆動回路A504は各行の第2の走査線に、走査線駆動回路B505は各行の第1の走査線に、夫々順次選択パルスを出力していく。
The data
走査線駆動回路により選択パルスが出力されたタイミングに各画素へ書き込まれたデータ信号に応じて、発光素子の発光が制御される。 The light emission of the light emitting element is controlled in accordance with the data signal written to each pixel at the timing when the selection pulse is output by the scanning line driving circuit.
なお、上記駆動回路以外に、中央処理装置やコントローラなどの回路を基板501に一体形成してもよい。そうすると、接続する外部回路(IC)の個数が減少し、軽量、薄型がさらに図れるため、携帯端末などには特に有効である。
In addition to the above drive circuit, circuits such as a central processing unit and a controller may be integrally formed on the
なお、本明細書中では図16に示すように、FPCまで取り付けられ、発光素子にEL素子を用いたパネルのことを本明細書ではELモジュールという。 Note that in this specification, as shown in FIG. 16, a panel in which an FPC is attached and an EL element is used as a light-emitting element is referred to as an EL module in this specification.
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。すなわち、駆動トランジスタのゲートに印加される駆動トランジスタをオンにする電位をデータ線より供給し、駆動トランジスタをオフにする電位を電流供給線等の別の配線より供給することができる。従って、データ線の電圧を低く設定することが可能となり、消費電力を大幅に下げることができる。 This embodiment can be freely combined with the above embodiment modes and embodiments. That is, a potential for turning on the driving transistor applied to the gate of the driving transistor can be supplied from the data line, and a potential for turning off the driving transistor can be supplied from another wiring such as a current supply line. Therefore, the voltage of the data line can be set low, and the power consumption can be greatly reduced.
本実施例では、電流供給線の電位補正し、環境温度の変化と経時変化に起因した発光素子の電流値の変動による影響を抑制できる例について述べる。 In this embodiment, an example will be described in which the potential of the current supply line is corrected to suppress the influence of the change in the current value of the light emitting element due to the change in the environmental temperature and the change with time.
発光素子は、周囲の温度により、その抵抗値(内部抵抗値)が変化する性質を有する。具体的には、室温を通常の温度としたとき、温度が通常よりも高くなると抵抗値が低下し、温度が通常よりも低くなると抵抗値が上昇する。そのため、温度が高くなると電流値が増加して所望の輝度よりも高い輝度となり、温度が低くなると同じ電圧を印加した場合、電流値が低下して所望の輝度よりも低い輝度となる。また、発光素子は、経時的にその電流値が減少する性質を有する。具体的には、発光時間及び消灯時間が累積すると発光素子の劣化に伴い抵抗値が上昇する。そのため、発光時間及び消灯時間が累積すると同じ電圧を印加した場合、電流値が低下して所望の輝度より低い輝度となる。 The light-emitting element has a property that its resistance value (internal resistance value) changes depending on the ambient temperature. Specifically, when the room temperature is a normal temperature, the resistance value decreases when the temperature is higher than normal, and the resistance value increases when the temperature is lower than normal. Therefore, when the temperature increases, the current value increases and becomes higher than the desired luminance. When the same voltage is applied when the temperature decreases, the current value decreases and the luminance becomes lower than the desired luminance. Further, the light emitting element has a property that its current value decreases with time. Specifically, when the light emission time and the light extinction time are accumulated, the resistance value increases with the deterioration of the light emitting element. For this reason, when the same voltage is applied when the light emission time and the light extinction time are accumulated, the current value decreases and the luminance becomes lower than desired luminance.
上述した発光素子が有する性質により、環境温度が変化したり、経時変化が生じたりすると、輝度にバラツキが生じてしまう。本実施例は、本発明の電流供給線の電位を用いて補正することで、環境温度の変化と経時変化に起因した発光素子の電流値の変動による影響を抑制することができる。 Due to the properties of the light-emitting element described above, when the environmental temperature changes or changes with time occur, the luminance varies. In this embodiment, the correction by using the potential of the current supply line of the present invention can suppress the influence of the change in the current value of the light emitting element due to the change in environmental temperature and the change with time.
図17に、回路の構成を示す。画素には、図1で示した半導体装置が配置されており、図1と同様の説明については省略する。図17において、電流供給線1401と対向電極1402との間には、駆動用の第3のトランジスタ1403と発光素子1404とが接続されている。そして、電流供給線1401から対向電極1402の方に電流が流れる。発光素子1404は、そこを流れる電流の大きさに応じて発光する。
FIG. 17 shows a circuit configuration. The semiconductor device shown in FIG. 1 is arranged in the pixel, and the description similar to that in FIG. 1 is omitted. In FIG. 17, a third transistor for driving 1403 and a
このような画素構成の場合、電流供給線1401と対向電極1402の電位が固定されていると、発光素子1404に電流が流れ続けていると、特性が劣化したりてくる。また、発光素子1404は、その温度によって、特性が変わってくる。
In the case of such a pixel structure, if the potentials of the
具体的には、発光素子1404に電流が流れ続けていると、電圧電流特性がシフトしてくる。つまり、発光素子1404の抵抗値が高くなって、同じ電圧を加えていても、流れる電流値が小さくなってしまう。また、同じ大きさの電流が流れていても、発光効率が低下し、輝度が低くなってしまう。温度特性としては、温度が下がると、発光素子1404の電圧電流特性がシフトし、発光素子1404の抵抗値が高くなってしまう。
Specifically, when a current continues to flow through the
そこで、モニタ用回路を用いて、上述のような劣化や変動の影響を補正する。本実施例では、電流供給線1401の電位を調整することにより、発光素子1404の劣化や温度による変動を補正する。
Therefore, the influence of deterioration and fluctuation as described above is corrected using a monitoring circuit. In this embodiment, by adjusting the potential of the
そこで、モニタ用回路の構成について述べる。第1のモニタ電源線1406と第2のモニタ電源線1407の間には、モニタ用電流源1408、モニタ用発光素子1409、が接続されている。そして、モニタ用発光素子1409とモニタ用電流源1408との接点には、モニタ用発光素子1409の電位を出力するためのサンプリング回路1410の入力端子が接続されている。サンプリング回路1410の出力端子には、電流供給線1401が接続されている。したがって、電流供給線1401の電位は、サンプリング回路1410の出力によって制御される。
Therefore, the configuration of the monitor circuit will be described. A
次に、モニタ用回路の動作について述べる。まず、モニタ用電流源1408は、最も明るい階調数で発光素子1404を発光させる場合に、発光素子1404に流したい大きさの電流を流す。この時の電流値をImaxとする。
Next, the operation of the monitor circuit will be described. First, when the
すると、モニタ用発光素子1409の両端の電圧には、Imaxの大きさの電流を流すのに必要な大きさの電圧が加わる。もし、モニタ用発光素子1409の電圧電流特性が劣化や温度などによって変わったとしても、それに応じて、モニタ用発光素子1409の両端の電圧も変化し、最適な大きさになる。よって、モニタ用発光素子1409の変動(劣化や温度変化など)の影響を補正することが出来る。
Then, a voltage having a magnitude necessary for flowing a current having a magnitude Imax is added to the voltage across the monitor
サンプリング回路1410の入力端子には、モニタ用発光素子1409にかかる電圧が入力されている。したがって、サンプリング回路1410の出力端子、つまり、電流供給線1401の電位は、モニタ用回路によって補正されることになり、発光素子1404は劣化や温度による変動が補正される。
The voltage applied to the monitor
なお、サンプリング回路1410は、入力電流に応じた電圧を出力する回路であればなんでもよい。例えば電圧フォロア回路も増幅回路の一種であるが、これに限定されない。オペアンプ、バイポーラトランジスタ、MOSトランジスタのいずれかもしくは複数を組み合わせて、回路を構成すればよい。
Note that the
なお、モニタ用発光素子1409は、画素の発光素子1404と同時に、同じ製造方法で、同じ基板上に作成されることが望ましい。なぜなら、モニタ用のものと、画素に配置されているものとで、特性が異なれば、補正がずれてしまうからである。
Note that the monitor
なお、画素に配置されている発光素子1404は、頻繁に電流を流さないような期間が生じるため、モニタ用発光素子1409に、ずっと電流を流し続けていると、モニタ用発光素子1409の方が、劣化が大きく進む。そのため、サンプリング回路1410から出力される電位は、補正がつよくかかったような電位となる。そこで、モニタ用発光素子1049の劣化度合いは画素に配置されている発光素子1404の実際の劣化度合いに合せるようにコントロールしてもよい。例えば、平均的に、画面全体の点灯率が30%であれば、30%の輝度に相当するような期間だけ、モニタ用発光素子1409に電流を流すようにしてもよい。そのとき、モニタ用発光素子1409に電流が流れない期間が生じてしまうが、サンプリング回路1410の出力端子からは、変わりなく電圧が供給されているようにする必要がある。それを実現するためには、サンプリング回路1410の入力端子に容量素子をもうけて、そこに、モニタ用発光素子1409に電流を流していた時の電位を保持するようにすればよい。
Note that the light-emitting
なお、最も明るい階調数のものに合わせてモニタ用回路を動作させると、補正がつよくかかったような電位を出力することになるが、それによって、画素での焼き付き(画素ごとの劣化度合いの変動による輝度むら)が目立たなくなるため、最も明るい階調数のものに合わせてモニタ用回路を動作させることが望ましい。 Note that if the monitor circuit is operated in accordance with the brightest number of gradations, a potential that has been heavily corrected is output, but this causes burn-in in pixels (the degree of deterioration for each pixel). Since the luminance unevenness due to fluctuations becomes inconspicuous, it is desirable to operate the monitor circuit in accordance with the brightest number of gradations.
本実施例においては、駆動用の第3のトランジスタ1403は線形領域で動作させることがさらに好適である。線形領域で動作させることで駆動用の第3のトランジスタ1403は、概ねスイッチとして動作する。そのため、駆動用の第3のトランジスタ1403の劣化や温度などによる特性の変動の影響が出にくくすることができる。線形領域のみで動作させる場合は、発光素子1404に電流が流れるかどうかをデジタル的に制御することが多い。その場合、多階調化をはかるため、時間階調方式や面積階調方式などを組み合わせることが好適である。
In this embodiment, it is more preferable that the third transistor for driving 1403 is operated in a linear region. By operating in the linear region, the third transistor for driving 1403 generally operates as a switch. Therefore, it is possible to make it difficult for the
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。 This embodiment can be freely combined with the above embodiment modes and embodiments.
本発明の半導体装置を具備する電子機器として、テレビ受像器、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置(カーオーディオコンポ等)、コンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それらの電子機器の具体例を図18、図19、図20(A)〜図20(B)、図21(A)〜図21(B)、図22、図23(A)〜図23(E)に示す。 As an electronic device including the semiconductor device of the present invention, a television receiver, a video camera, a digital camera, a goggle type display, a navigation system, a sound reproduction device (car audio component, etc.), a computer, a game device, a portable information terminal (mobile computer) A mobile phone, a portable game machine, an electronic book, etc.) and an image playback apparatus (specifically, a digital versatile disc (DVD)) provided with a recording medium, and a display capable of displaying the image. Device). Specific examples of these electronic devices are shown in FIGS. 18, 19, 20A to 20B, 21A to 21B, 22, 23A to 23 (). E).
図18は表示パネル5001と、回路基板5011を組み合わせたELモジュールを示している。回路基板5011には、コントロール回路5012や信号分割回路5013などが形成されており、接続配線5014によって表示パネル5001と電気的に接続されている。
FIG. 18 shows an EL module in which a
この表示パネル5001には、複数の画素が設けられた画素部5002と、走査線駆動回路5003、選択された画素にビデオ信号を供給する信号線駆動回路5004を備えている。なおELモジュールを作製する場合は上記実施例を用いて画素部5002の画素を構成する半導体装置を作製すればよい。また、走査線駆動回路5003や信号線駆動回路5004等制御用駆動回路部を、上記実施例により形成されたTFTを用いて作製することが可能である。以上のように、図18に示すELモジュールテレビを完成させることができる。
The
図19は、ELテレビ受像機の主要な構成を示すブロック図である。チューナ5101は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路5102と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路5103と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路5012により処理される。コントロール回路5012は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路5013を設け、入力デジタル信号をm個に分割して供給する構成としても良い。
FIG. 19 is a block diagram illustrating a main configuration of an EL television receiver. A
チューナ5101で受信した信号のうち、音声信号は音声信号増幅回路5105に送られ、その出力は音声信号処理回路5106を経てスピーカー5107に供給される。制御回路5108は受信局(受信周波数)や音量の制御情報を入力部5109から受け、チューナ5101や音声信号処理回路5106に信号を送出する。
Of the signals received by the
図20(A)に示すように、ELモジュールを筐体5201に組みこんで、テレビ受像機を完成させることができる。ELモジュールにより、表示画面5202が形成される。また、スピーカー5203、操作スイッチ5204などが適宜備えられている。
As shown in FIG. 20A, a television receiver can be completed by incorporating an EL module into a
また図20(B)に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。筐体5212にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで表示部5213やスピーカー部5217を駆動させる。バッテリーは充電器5210で繰り返し充電が可能となっている。また、充電器5210は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することができる。筐体5212は操作キー5216によって制御する。また、図20(B)に示す装置は、操作キー5216を操作することによって、筐体5212から充電器5210に信号を送ることも可能であるため映像音声双方向通信装置とも言える。また、操作キー5216を操作することによって、筐体5212から充電器5210に信号を送り、さらに充電器5210が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能であり、汎用遠隔制御装置とも言える。本発明は表示部5213に適用することができる。
FIG. 20B illustrates a television receiver that can carry only a display wirelessly. A housing and a signal receiver are incorporated in the
本発明の半導体装置を図18、図19、図20(A)〜図20(B)に示すテレビ受像器使用することにより、表示部の画素内において駆動トランジスタのゲート電極に印加される当該トランジスタのオンとオフを制御する電位と、データ線の振幅の電位とを別に設定することができる。従って、データ線の振幅は低振幅に設定することが可能となり、消費電力を大幅に抑えた半導体装置を提供することが可能となり、消費電力を大幅に抑えた商品を顧客に提供することができる。 The transistor which is applied to the gate electrode of the driving transistor in the pixel of the display portion by using the semiconductor device of the present invention in the television receiver shown in FIGS. 18, 19, 20A to 20B. The potential for controlling on / off of the data line and the potential of the amplitude of the data line can be set separately. Accordingly, the amplitude of the data line can be set to a low amplitude, a semiconductor device with greatly reduced power consumption can be provided, and a product with greatly reduced power consumption can be provided to the customer. .
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。 Of course, the present invention is not limited to a television receiver, and is applied to various uses as a display medium of a particularly large area such as a monitor of a personal computer, an information display board in a railway station or airport, an advertisement display board in a street, etc. can do.
図21(A)は表示パネル5301とプリント配線基板5302を組み合わせたモジュールを示している。表示パネル5301は、複数の画素が設けられた画素部5303と、第1の走査線駆動回路5304、第2の走査線駆動回路5305と、選択された画素にビデオ信号を供給する信号線駆動回路5306を備えている。
FIG. 21A shows a module in which a display panel 5301 and a printed
プリント配線基板5302には、コントローラ5307、中央処理装置5308(CPU)、メモリ5309、電源回路5310、音声処理回路5311及び送受信回路5312などが備えられている。プリント配線基板5302と表示パネル5301は、フレキシブル配線基板5313(FPC)により接続されている。フレキシブル配線基板5313には、容量素子、バッファ回路などを設け、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防ぐ構成としても良い。また、コントローラ5307、音声処理回路5311、メモリ5309、中央処理装置5308、電源回路5310などは、COG(Chip On Glass)方式を用いて表示パネル5301に実装することもできる。COG方式により、プリント配線基板5302の規模を縮小することができる。
The printed
プリント配線基板5302に備えられたインターフェース部5314(I/F)を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行うためのアンテナ用ポート5315が、プリント配線基板5302に設けられている。
Various control signals are input / output through an interface unit 5314 (I / F) provided on the printed
図21(B)は、図21(A)に示したモジュールのブロック図を示す。このモジュールは、メモリ5309としてVRAM5316、DRAM5317、フラッシュメモリ5318などが含まれている。VRAM5316にはパネルに表示する画像のデータが、DRAM5317には画像データまたは音声データが、フラッシュメモリ5318には各種プログラムが記憶されている。
FIG. 21B shows a block diagram of the module shown in FIG. This module includes a
電源回路5310は、表示パネル5301、コントローラ5307、中央処理装置5308、音声処理回路5311、メモリ5309、送受信回路5312を動作させる電力を供給する。またパネルの仕様によっては、電源回路5310に電流源が備えられている場合もある。
The
中央処理装置5308は、制御信号生成回路5320、デコーダ5321、レジスタ5322、演算回路5323、RAM5324、中央処理装置5308用のインターフェース5319などを有している。インターフェース5319を介して中央処理装置5308に入力された各種信号は、一旦レジスタ5322に保持された後、演算回路5323、デコーダ5321などに入力される。演算回路5323では、入力された信号に基づき演算を行い、各種命令を送る場所を指定する。一方デコーダ5321に入力された信号はデコードされ、制御信号生成回路5320に入力される。制御信号生成回路5320は入力された信号に基づき、各種命令を含む信号を生成し、演算回路5323において指定された場所、具体的にはメモリ5309、送受信回路5312、音声処理回路5311、コントローラ5307などに送る。
The
メモリ5309、送受信回路5312、音声処理回路5311、コントローラ5307は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
The
入力手段5325から入力された信号は、インターフェース部5314を介してプリント配線基板5302に実装された中央処理装置5308に送られる。制御信号生成回路5320は、ポインティングデバイスやキーボードなどの入力手段5325から送られてきた信号に従い、VRAM5316に格納してある画像データを所定のフォーマットに変換し、コントローラ5307に送付する。
A signal input from the
コントローラ5307は、パネルの仕様に合わせて中央処理装置5308から送られてきた画像データを含む信号にデータ処理を施し、表示パネル5301に供給する。またコントローラ5307は、電源回路5310から入力された電源電圧や中央処理装置5308から入力された各種信号をもとに、Hsync信号、Vsync信号、クロック信号CLK、交流電圧(AC Cont)、切り替え信号L/Rを生成し、表示パネル5301に供給する。
The
送受信回路5312では、アンテナ5328において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、VCO(Voltage Controlled Oscillator)、LPF(Low Pass Filter)、カプラ、バランなどの高周波回路を含んでいる。送受信回路5312において送受信される信号のうち音声情報を含む信号が、中央処理装置5308からの命令に従って、音声処理回路5311に送られる。
In the transmission /
中央処理装置5308の命令に従って送られてきた音声情報を含む信号は、音声処理回路5311において音声信号に復調され、スピーカー5327に送られる。またマイク5326から送られてきた音声信号は、音声処理回路5311において変調され、中央処理装置5308からの命令に従って、送受信回路5312に送られる。
A signal including audio information sent in accordance with a command from the
コントローラ5307、中央処理装置5308、電源回路5310、音声処理回路5311、メモリ5309を、本実施例のパッケージとして実装することができる。本実施例は、アイソレータ、バンドパスフィルタ、VCO(Voltage Controlled Oscillator)、LPF(Low Pass Filter)、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。
The
図22は、図21(A)〜図21(B)に示すモジュールを含む携帯電話機の一態様を示している。表示パネル5301はハウジング5330に脱着自在に組み込まれる。ハウジング5330は表示パネル5301のサイズに合わせて、形状や寸法を適宜変更することができる。表示パネル5301を固定したハウジング5330はプリント基板5331に嵌着されモジュールとして組み立てられる。 FIG. 22 illustrates one mode of a mobile phone including the module illustrated in FIGS. 21 (A) to 21 (B). The display panel 5301 is incorporated in a housing 5330 so as to be detachable. The shape and size of the housing 5330 can be changed as appropriate in accordance with the size of the display panel 5301. The housing 5330 to which the display panel 5301 is fixed is fitted to the printed board 5331 and assembled as a module.
表示パネル5301はフレキシブル配線基板5313を介してプリント基板5331に接続される。プリント基板5331には、スピーカ5332、マイクロフォン5333、送受信回路5334、中央処理装置及びコントローラなどを含む信号処理回路5335が形成されている。このようなモジュールと、入力手段5336、バッテリー5337、アンテナ5340を組み合わせ、筐体5339に収納する。表示パネル5301の画素部は筐体5339に形成された開口窓から視認できように配置する。
The display panel 5301 is connected to the printed board 5331 through the
本実施例に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る。例えば、表示パネルを複数備えたり、筐体を適宜複数に分割して蝶番により開閉式とした構成としてもよい。 The mobile phone according to the present embodiment can be transformed into various modes according to the function and application. For example, a configuration may be adopted in which a plurality of display panels are provided, or the housing is divided into a plurality of parts as appropriate and can be opened and closed by a hinge.
図22の携帯電話機において、表示パネル5301は実施の形態1で説明したものと同様の半導体装置をマトリクス状に配列して構成されている。当該半導体装置は、画素内において駆動トランジスタのゲート電極に印加される当該トランジスタのオンとオフを制御する電位と、データ線の振幅の電位とを別に設定することができる。従って、データ線に入力される信号の振幅を小さく設定することが可能となり、消費電力を大幅に抑えた半導体装置を提供することが可能となるという特徴を有している。その半導体装置で構成される表示パネル5301も同様の特徴を有するため、この携帯電話機は大幅な低消費電力化が図られている。このような特徴により、消費電力を大幅に抑えた商品を顧客に提供することができる。
In the mobile phone shown in FIG. 22, the display panel 5301 is formed by arranging semiconductor devices similar to those described in
図23(A)はテレビ装置であり、筐体6001、支持台6002、表示部6003などによって構成されている。このテレビ装置において、表示部6003は実施の形態1で説明したものと同様の半導体装置をマトリクス状に配列して構成されている。当該半導体装置は、画素内において駆動トランジスタのゲート電極に印加される当該トランジスタのオンとオフを制御する電位と、データ線の振幅の電位とを別に設定することができる。従って、データ線に入力される信号の振幅を小さく設定することが可能となり、消費電力を大幅に抑えた半導体装置を提供することが可能となるという特徴を有している。その半導体装置で構成される表示部6003も同様の特徴を有するため、このテレビ装置は大幅な低消費電力化が図られている。このような特徴により、消費電力を大幅に抑えた商品を顧客に提供することができる。
FIG. 23A illustrates a television device, which includes a
図23(B)はコンピュータであり、本体6101、筐体6102、表示部6103、キーボード6104、外部接続ポート6105、ポインティングマウス6106等を含む。このコンピュータにおいて、表示部6103は実施の形態1で説明したものと同様の半導体装置をマトリクス状に配列して構成されている。当該半導体装置は、画素内において駆動トランジスタのゲート電極に印加される当該トランジスタのオンとオフを制御する電位と、データ線の振幅の電位とを別に設定することができる。従って、データ線に入力される信号の振幅を小さく設定することが可能となり、消費電力を大幅に抑えた半導体装置を提供することが可能となるという特徴を有している。その半導体装置で構成される表示部6103も同様の特徴を有するため、このコンピュータは大幅な低消費電力化が図られている。このような特徴により、消費電力を大幅に抑えた商品を顧客に提供することができる。
FIG. 23B illustrates a computer, which includes a
図23(C)は携帯可能なコンピュータであり、本体6201、表示部6202、スイッチ6203、操作キー6204、赤外線ポート6205等を含む。この携帯可能なコンピュータにおいて、表示部6202は実施の形態1で説明したものと同様の半導体装置をマトリクス状に配列して構成されている。当該半導体装置は、画素内において駆動トランジスタのゲート電極に印加される当該トランジスタのオンとオフを制御する電位と、データ線の振幅の電位とを別に設定することができる。従って、データ線に入力される信号の振幅を小さく設定することが可能となり、消費電力を大幅に抑えた半導体装置を提供することが可能となるという特徴を有している。その半導体装置で構成される表示部6202も同様の特徴を有するため、この携帯可能なコンピュータは大幅な低消費電力化が図られている。このような特徴により、消費電力を大幅に抑えた商品を顧客に提供することができる。
FIG. 23C illustrates a portable computer, which includes a
図23(D)は携帯型のゲーム機であり、筐体6301、表示部6302、スピーカー部6303、操作キー6304、記録媒体挿入部6305等を含む。この携帯型のゲーム機において、表示部6302は実施の形態1で説明したものと同様の半導体装置をマトリクス状に配列して構成されている。当該半導体装置は、画素内において駆動トランジスタのゲート電極に印加される当該トランジスタのオンとオフを制御する電位と、データ線の振幅の電位とを別に設定することができる。従って、データ線に入力される信号の振幅を小さく設定することが可能となり、消費電力を大幅に抑えた半導体装置を提供することが可能となるという特徴を有している。その半導体装置で構成される表示部6302も同様の特徴を有するため、この携帯型のゲーム機は大幅な低消費電力化が図られている。このような特徴により、消費電力を大幅に抑えた商品を顧客に提供することができる。
FIG. 23D illustrates a portable game machine, which includes a housing 6301, a
図23(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体6401、筐体6402、表示部A6403、表示部B6404、記録媒体(DVD等)読込部6405、操作キー6406、スピーカー部6407等を含む。表示部A6403は主として画像情報を表示し、表示部B6404は主として文字情報を表示する。この画像再生装置において、表示部A6403、表示部B6404は実施の形態1で説明したものと同様の半導体装置をマトリクス状に配列して構成されている。当該半導体装置は、画素内において駆動トランジスタのゲート電極に印加される当該トランジスタのオンとオフを制御する電位と、データ線の振幅の電位とを別に設定することができる。従って、データ線に入力される信号の振幅を小さく設定することが可能となり、消費電力を大幅に抑えた半導体装置を提供することが可能となるという特徴を有している。その半導体装置で構成される表示部A6403、表示部B6404も同様の特徴を有するため、この画像再生装置は大幅な低消費電力化が図られている。このような特徴により、消費電力を大幅に抑えた商品を顧客に提供することができる。
FIG. 23E illustrates a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a
これらの電子機器に使われる表示装置は、大きさや強度、または使用目的に応じて、ガラス基板だけでなく耐熱性のプラスチック基板を用いることも可能である。それによってよりいっそうの軽量化を図ることができる。 Display devices used in these electronic devices can use not only a glass substrate but also a heat-resistant plastic substrate depending on the size, strength, or purpose of use. As a result, the weight can be further reduced.
なお、本実施例に示した例はごく一例であり、これらの用途に限定するものではないことを付記する。 It should be noted that the examples shown in the present embodiment are only examples and are not limited to these applications.
また本実施例は、上記実施の形態及び上記実施例のいかなる記載とも自由に組み合わせて実施することが可能である。 This embodiment can be implemented by being freely combined with any description of the above embodiment modes and embodiments.
101 トランジスタ
102 トランジスタ
103 トランジスタ
104 保持容量
105 発光素子
106 走査線
107 走査線
108 データ線
109 電流供給線
110 対向電極
501 基板
502 対向基板
503 データ線駆動回路
504 走査線駆動回路A
505 走査線駆動回路B
506 表示部
507 FPC接続部
508 FPC
551 電源線
601 Nチャネル型トランジスタの特性の曲線
602 Nチャネル型トランジスタの特性の曲線
603 Pチャネル型トランジスタの特性の曲線
604 Pチャネル型トランジスタの特性の曲線
701 トランジスタ
702 トランジスタ
703 トランジスタ
704 保持容量
705 発光素子
706 走査線
707 走査線
708 データ線
709 電流供給線
710 対向電極
711 トランジスタ
1101 トランジスタ
1102 トランジスタ
1103 トランジスタ
1104 保持容量
1105 発光素子
1106 走査線
1107 走査線
1108 データ線
1109 電流供給線
1110 対向電極
1111 トランジスタ
1112 トランジスタ
1201 基板
1202 結晶性半導体膜
1203A 導電膜
1203B 導電膜
1204 絶縁膜
1205 絶縁膜
1206 層間絶縁膜
1207 導電膜
1208 絶縁膜
1209 画素電極
1210 電界発光層
1211 対向電極
1401 電流供給線
1402 対向電極
1403 トランジスタ
1404 発光素子
1406 第1のモニタ電源線
1407 第2のモニタ電源線
1408 モニタ用電流源
1409 モニタ用発光素子
1410 サンプリング回路
2401 スイッチトランジスタ
2402 駆動トランジスタ
2403 保持容量
2404 発光素子
2405 走査線
2406 データ線
2407 電流供給線
5001 表示パネル
5002 画素部
5003 走査線駆動回路
5004 信号線駆動回路
5011 回路基板
5012 コントロール回路
5013 信号分割回路
5014 接続配線
5101 チューナ
5102 映像信号増幅回路
5103 映像信号処理回路
5105 音声信号増幅回路
5106 音声信号処理回路
5107 スピーカー
5108 制御回路
5109 入力部
5201 筐体
5202 表示画面
5203 スピーカー
5204 操作スイッチ
5210 充電器
5212 筐体
5213 表示部
5216 操作キー
5217 スピーカー部
5301 表示パネル
5302 プリント配線基板
5303 画素部
5304 走査線駆動回路
5305 走査線駆動回路
5306 信号線駆動回路
5307 コントローラ
5308 中央処理装置
5309 メモリ
5310 電源回路
5311 音声処理回路
5312 送受信回路
5313 フレキシブル配線基板
5314 インターフェース部
5315 アンテナ用ポート
5316 VRAM
5317 DRAM
5318 フラッシュメモリ
5319 インターフェース
5320 制御信号生成回路
5321 デコーダ
5322 レジスタ
5323 演算回路
5324 RAM
5325 入力手段
5326 マイク
5327 スピーカー
5328 アンテナ
5330 ハウジング
5331 プリント基板
5332 スピーカ
5333 マイクロフォン
5334 送受信回路
5335 信号処理回路
5336 入力手段
5337 バッテリー
5339 筐体
5340 アンテナ
6001 筐体
6002 支持台
6003 表示部
6101 本体
6102 筐体
6103 表示部
6104 キーボード
6105 外部接続ポート
6106 ポインティングマウス
6201 本体
6202 表示部
6203 スイッチ
6204 操作キー
6205 赤外線ポート
6301 筐体
6302 表示部
6303 スピーカー部
6304 操作キー
6305 記録媒体挿入部
6401 本体
6402 筐体
6403 表示部A
6404 表示部B
6405 記録媒体(DVD等)読込部
6406 操作キー
6407 スピーカー部
101
505 Scan line driving circuit B
506
551 Power supply line 601 N-channel transistor characteristic curve 602 N-channel transistor characteristic curve 603 P-channel transistor characteristic curve 604 P-channel transistor characteristic curve 701 Transistor 702 Transistor 703 Transistor 704 Storage capacitor 705 Light emission Element 706 Scan line 707 Scan line 708 Data line 709 Current supply line 710 Counter electrode 711 Transistor 1101 Transistor 1102 Transistor 1103 Transistor 1104 Storage capacitor 1105 Light emitting element 1106 Scan line 1107 Scan line 1108 Data line 1109 Current supply line 1110 Counter electrode 1111 Transistor 1112 Transistor 1201 Substrate 1202 Crystalline semiconductor film 1203A Conductive film 1203B Conductive film 1204 Insulating film 120 Insulating film 1206 Interlayer insulating film 1207 Conductive film 1208 Insulating film 1209 Pixel electrode 1210 Electroluminescent layer 1211 Counter electrode 1401 Current supply line 1402 Counter electrode 1403 Transistor 1404 Light emitting element 1406 First monitor power supply line 1407 Second monitor power supply line 1408 Monitor Current source 1409 Monitor light emitting element 1410 Sampling circuit 2401 Switch transistor 2402 Drive transistor 2403 Storage capacitor 2404 Light emitting element 2405 Scan line 2406 Data line 2407 Current supply line 5001 Display panel 5002 Pixel portion 5003 Scan line drive circuit 5004 Signal line drive circuit 5011 Circuit board 5012 Control circuit 5013 Signal division circuit 5014 Connection wiring 5101 Tuner 5102 Video signal amplification circuit 5103 Video signal processing circuit 105 Audio signal amplifier circuit 5106 Audio signal processing circuit 5107 Speaker 5108 Control circuit 5109 Input unit 5201 Case 5202 Display screen 5203 Speaker 5204 Operation switch 5210 Battery charger 5212 Case 5213 Display unit 5216 Operation key 5217 Speaker unit 5301 Display panel 5302 Print wiring Substrate 5303 Pixel unit 5304 Scanning line drive circuit 5305 Scanning line drive circuit 5306 Signal line drive circuit 5307 Controller 5308 Central processing unit 5309 Memory 5310 Power supply circuit 5311 Audio processing circuit 5312 Transmission / reception circuit 5313 Flexible wiring board 5314 Interface unit 5315 Antenna port 5316 VRAM
5317 DRAM
5318 Flash memory 5319
5325 Input means 5326 Microphone 5327
6404 Display portion B
6405 Recording medium (DVD etc.)
Claims (22)
電流供給線から前記第1のトランジスタを介して供給される前記第1の信号は、前記第3のトランジスタを介した前記電流供給線と前記画素電極との電気的な接続を切り離す信号であり、
データ線より前記第2のトランジスタを介して供給される前記第2の信号は、前記電流供給線と前記画素電極とを前記第3のトランジスタによって電気的に接続させる信号であることを特徴とする半導体装置。 A first transistor in which a first scan signal is applied to the gate via a first scan line; a second transistor in which a second scan signal is applied to the gate via a second scan line; A third transistor driven and controlled in accordance with the first signal and the second signal applied to the gate, a pixel electrode, and a light emitting element that emits light by a driving current flowing between the pixel electrode and the counter electrode; Including,
The first signal supplied from the current supply line via the first transistor is a signal for disconnecting an electrical connection between the current supply line and the pixel electrode via the third transistor;
The second signal supplied from the data line through the second transistor is a signal for electrically connecting the current supply line and the pixel electrode by the third transistor. Semiconductor device.
電源線から前記第1のトランジスタを介して供給される前記第1の信号は、前記第3のトランジスタを介した電流供給線と前記画素電極との電気的な接続を切り離す信号であり、
データ線より前記第2のトランジスタを介して供給される前記第2の信号は、前記電流供給線と前記画素電極とを前記第3のトランジスタによって電気的に接続させる信号であることを特徴とする半導体装置。 A first transistor in which a first scan signal is applied to the gate via a first scan line; a second transistor in which a second scan signal is applied to the gate via a second scan line; A third transistor driven and controlled in accordance with the first signal and the second signal applied to the gate, a pixel electrode, and a light emitting element that emits light by a driving current flowing between the pixel electrode and the counter electrode; Including,
The first signal supplied from the power supply line via the first transistor is a signal for disconnecting the electrical connection between the current supply line via the third transistor and the pixel electrode,
The second signal supplied from the data line through the second transistor is a signal for electrically connecting the current supply line and the pixel electrode by the third transistor. Semiconductor device.
前記第1の走査線から前記第1のトランジスタ及び前記第3のトランジスタを介して供給される前記第1の信号は、前記第4のトランジスタを介した前記電流供給線と前記画素電極との電気的な接続を切り離す信号であり、
データ線から前記第2のトランジスタを介して供給される前記第2の信号は、前記電流供給線と前記画素電極とを前記第4のトランジスタによって電気的に接続させる信号であることを特徴とする半導体装置。 A first transistor in which a first scan signal is applied to the gate via a first scan line; a second transistor in which a second scan signal is applied to the gate via a second scan line; A third transistor driven and controlled according to the potential of the current supply line; a fourth transistor driven and controlled according to the first and second signals applied to the gate; the pixel electrode; A light emitting element that emits light by a driving current flowing between the pixel electrode and the counter electrode,
The first signal supplied from the first scan line via the first transistor and the third transistor is an electric current between the current supply line via the fourth transistor and the pixel electrode. Is a signal to disconnect
The second signal supplied from the data line through the second transistor is a signal for electrically connecting the current supply line and the pixel electrode by the fourth transistor. Semiconductor device.
前記第1の走査線から前記第1のトランジスタ及び前記第4のトランジスタを介して供給される前記第1の信号は、前記第5のトランジスタを介した前記電流供給線と前記画素電極との電気的な接続を切り離す信号であり、
データ線から前記第2のトランジスタを介して供給される前記第2の信号は、前記電流供給線と前記画素電極とを前記第5のトランジスタによって電気的に接続させる信号であることを特徴とする半導体装置。 A first transistor in which a first scan signal is applied to the gate via a first scan line; a second transistor in which a second scan signal is applied to the gate via a second scan line; A third transistor driven and controlled in accordance with the potential of the current supply line; a fourth transistor driven and controlled by the first scanning signal; and a first signal and a second signal applied to the gate. A fifth transistor that is driven and controlled in response, a pixel electrode, and a light emitting element that emits light by a driving current flowing between the pixel electrode and the counter electrode,
The first signal supplied from the first scan line via the first transistor and the fourth transistor is an electric current between the current supply line via the fifth transistor and the pixel electrode. Is a signal to disconnect
The second signal supplied from the data line through the second transistor is a signal for electrically connecting the current supply line and the pixel electrode by the fifth transistor. Semiconductor device.
前記第1の走査信号によって前記第1のトランジスタがオンし、前記第3のトランジスタのゲートには、前記第3のトランジスタを介した電流供給線と前記画素電極との電気的な接続を切り離すための第1の信号が、前記電流供給線より前記第1のトランジスタを介して入力される第1の期間と、
前記第1の走査信号によって前記第1のトランジスタがオフし、且つ前記第2の走査信号によって前記第2のトランジスタがオフする第2の期間と、
前記第2の走査信号が前記第2のトランジスタに入力される第3の期間を有し、
前記第3の期間において、前記データ線の電位が前記第2の走査信号の電位より小さいとき、前記第3のトランジスタのゲートには、前記電流供給線と前記画素電極とを前記第3のトランジスタによって電気的に接続させるための第2の信号が、前記データ線より前記第2のトランジスタを介して入力されることを特徴とする半導体装置の駆動方法。 A first transistor in which a first scan signal is applied to the gate via a first scan line; a second transistor in which a second scan signal is applied to the gate via a second scan line; A third transistor that is driven and controlled in accordance with a potential applied to the gate, a pixel electrode, and a light emitting element that emits light by a driving current flowing between the pixel electrode and the counter electrode,
The first transistor is turned on by the first scanning signal, and the electrical connection between the current supply line and the pixel electrode via the third transistor is disconnected at the gate of the third transistor. A first period in which the first signal is input from the current supply line through the first transistor;
A second period in which the first transistor is turned off by the first scanning signal and the second transistor is turned off by the second scanning signal;
A third period in which the second scanning signal is input to the second transistor;
In the third period, when the potential of the data line is lower than the potential of the second scanning signal, the third transistor has the current supply line and the pixel electrode connected to the gate of the third transistor. A method for driving a semiconductor device, wherein a second signal for electrical connection is input from the data line through the second transistor.
前記第1の走査信号によって前記第1のトランジスタがオンし、前記第4のトランジスタのゲートには、前記第4のトランジスタを介した電流供給線と前記画素電極との電気的な接続を切り離すための第1の信号が、前記第1の走査線より前記第1のトランジスタ及び前記第3のトランジスタを介して入力される第1の期間と、
前記第1の走査信号によって前記第1のトランジスタがオフし、且つ前記第2の走査信号によって前記第2のトランジスタがオフする第2の期間と、
前記第2の走査信号が前記第2のトランジスタに入力される第3の期間を有し、
前記第3の期間において、前記データ線の電位が前記第2の走査信号の電位より小さいとき、前記第4のトランジスタのゲートには、前記電流供給線と前記画素電極とを前記第4のトランジスタによって電気的に接続させるための第2の信号が、前記データ線より前記第1のトランジスタ及び前記第2のトランジスタを介して入力されることを特徴とする半導体装置の駆動方法。 A first transistor in which a first scan signal is applied to the gate via a first scan line; a second transistor in which a second scan signal is applied to the gate via a second scan line; A third transistor that is driven and controlled by the potential of the current supply line, a fourth transistor that is driven and controlled according to a signal applied to the gate, a pixel electrode, and a current flowing between the pixel electrode and the counter electrode A light emitting element that emits light by a drive current,
The first transistor is turned on by the first scanning signal, and the electric connection between the current supply line and the pixel electrode via the fourth transistor is disconnected at the gate of the fourth transistor. A first period in which the first signal is input from the first scan line via the first transistor and the third transistor;
A second period in which the first transistor is turned off by the first scanning signal and the second transistor is turned off by the second scanning signal;
A third period in which the second scanning signal is input to the second transistor;
In the third period, when the potential of the data line is lower than the potential of the second scanning signal, the fourth transistor has the current supply line and the pixel electrode connected to the gate of the fourth transistor. A method for driving a semiconductor device, wherein a second signal for electrical connection is input from the data line through the first transistor and the second transistor.
前記第1の走査信号によって前記第1のトランジスタ及び前記第4のトランジスタがオンし、前記第5のトランジスタのゲートには、前記第5のトランジスタを介した電流供給線と前記画素電極との電気的な接続を切り離すための第1の信号が、前記第1の走査線より前記第1のトランジスタ及び前記第4のトランジスタを介して入力される第1の期間と、
前記第1の走査信号によって前記第1のトランジスタがオフし、且つ前記第2の走査信号によって前記第2のトランジスタがオフする第2の期間と、
前記第2の走査信号が前記第2のトランジスタに入力される第3の期間を有し、
前記第3の期間において、前記データ線の電位が前記第2の走査信号の電位より小さいとき、前記第4のトランジスタのゲートには、前記電流供給線と前記画素電極とを前記第4のトランジスタによって電気的に接続させるための第2の信号が、前記データ線より前記第1のトランジスタを介して入力されることを特徴とする半導体装置の駆動方法。 A first transistor in which a first scan signal is applied to the gate via a first scan line; a second transistor in which a second scan signal is applied to the gate via a second scan line; A third transistor driven and controlled by the potential of the current supply line; a fourth transistor driven and controlled by the first scanning signal; and a fifth transistor driven and controlled by a signal applied to the gate. And a pixel electrode, and a light emitting element that emits light by a driving current flowing between the pixel electrode and the counter electrode,
The first transistor and the fourth transistor are turned on by the first scanning signal, and the gate of the fifth transistor has an electrical connection between the current supply line via the fifth transistor and the pixel electrode. A first period in which a first signal for disconnecting a general connection is input from the first scan line via the first transistor and the fourth transistor;
A second period in which the first transistor is turned off by the first scanning signal and the second transistor is turned off by the second scanning signal;
A third period in which the second scanning signal is input to the second transistor;
In the third period, when the potential of the data line is lower than the potential of the second scanning signal, the fourth transistor has the current supply line and the pixel electrode connected to the gate of the fourth transistor. A method for driving a semiconductor device, wherein a second signal for electrical connection is input from the data line through the first transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006281363A JP5142507B2 (en) | 2005-10-18 | 2006-10-16 | Semiconductor device, display device including the semiconductor device, and electronic apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005303756 | 2005-10-18 | ||
JP2005303756 | 2005-10-18 | ||
JP2006281363A JP5142507B2 (en) | 2005-10-18 | 2006-10-16 | Semiconductor device, display device including the semiconductor device, and electronic apparatus |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007140490A true JP2007140490A (en) | 2007-06-07 |
JP2007140490A5 JP2007140490A5 (en) | 2009-11-26 |
JP5142507B2 JP5142507B2 (en) | 2013-02-13 |
Family
ID=38203348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006281363A Expired - Fee Related JP5142507B2 (en) | 2005-10-18 | 2006-10-16 | Semiconductor device, display device including the semiconductor device, and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5142507B2 (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011010486A1 (en) * | 2009-07-23 | 2011-01-27 | シャープ株式会社 | Display device and method for driving display device |
JP2013200580A (en) * | 2008-01-15 | 2013-10-03 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
JP2015038616A (en) * | 2009-09-16 | 2015-02-26 | 株式会社半導体エネルギー研究所 | Manufacturing method of light-emitting device |
JP2015181166A (en) * | 2015-04-14 | 2015-10-15 | 株式会社半導体エネルギー研究所 | display device |
JP2016012576A (en) * | 2008-07-10 | 2016-01-21 | 株式会社半導体エネルギー研究所 | Module |
US9647137B2 (en) | 2008-10-24 | 2017-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor, thin film transistor, and display device |
JP2017083890A (en) * | 2009-08-07 | 2017-05-18 | 株式会社半導体エネルギー研究所 | Active matrix type display device |
JP2018002710A (en) * | 2016-06-24 | 2018-01-11 | 株式会社半導体エネルギー研究所 | Organic compound, light-emitting element, light-emitting device, electronic device, and lighting device |
WO2018142238A1 (en) * | 2017-01-31 | 2018-08-09 | 株式会社半導体エネルギー研究所 | Image processing circuit, display system, and electronic device |
JP2019036559A (en) * | 2008-07-10 | 2019-03-07 | 株式会社半導体エネルギー研究所 | Luminescent device and television device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004118184A (en) * | 2002-09-05 | 2004-04-15 | Semiconductor Energy Lab Co Ltd | Light emitting device and its driving method |
JP2006323370A (en) * | 2005-04-19 | 2006-11-30 | Semiconductor Energy Lab Co Ltd | Semiconductor device, display device and electronic apparatus |
JP2006323371A (en) * | 2005-04-18 | 2006-11-30 | Semiconductor Energy Lab Co Ltd | Semiconductor device, display device having the same, and electronic apparatus |
-
2006
- 2006-10-16 JP JP2006281363A patent/JP5142507B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004118184A (en) * | 2002-09-05 | 2004-04-15 | Semiconductor Energy Lab Co Ltd | Light emitting device and its driving method |
JP2006323371A (en) * | 2005-04-18 | 2006-11-30 | Semiconductor Energy Lab Co Ltd | Semiconductor device, display device having the same, and electronic apparatus |
JP2006323370A (en) * | 2005-04-19 | 2006-11-30 | Semiconductor Energy Lab Co Ltd | Semiconductor device, display device and electronic apparatus |
Cited By (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013200580A (en) * | 2008-01-15 | 2013-10-03 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
US11101407B2 (en) | 2008-07-10 | 2021-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device sealed in a fibrous body to improve manufacturability and electronic device including the light emitting device |
JP2019153815A (en) * | 2008-07-10 | 2019-09-12 | 株式会社半導体エネルギー研究所 | Light-emitting device |
US10079330B2 (en) | 2008-07-10 | 2018-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic device having an embedded pixel electrode |
US10205062B2 (en) | 2008-07-10 | 2019-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device that is highly reliable, thin and is not damaged by external local pressure and electronic device |
US10916567B2 (en) | 2008-07-10 | 2021-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and electronic device using the same |
US10529741B2 (en) | 2008-07-10 | 2020-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and electronic device using the same |
US10483288B2 (en) | 2008-07-10 | 2019-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and electronic device using the same |
JP2019036558A (en) * | 2008-07-10 | 2019-03-07 | 株式会社半導体エネルギー研究所 | Luminescent device and television device |
US11557697B2 (en) | 2008-07-10 | 2023-01-17 | Semiconductor Energy Laboratory Co., Ltd. | Flexible light emitting device comprising a polyimide resin |
JP2019036559A (en) * | 2008-07-10 | 2019-03-07 | 株式会社半導体エネルギー研究所 | Luminescent device and television device |
US11908976B2 (en) | 2008-07-10 | 2024-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic device |
JP2016012576A (en) * | 2008-07-10 | 2016-01-21 | 株式会社半導体エネルギー研究所 | Module |
US11631702B2 (en) | 2008-07-10 | 2023-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and electronic device using the same |
US10978490B2 (en) | 2008-10-24 | 2021-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor, thin film transistor, and display device |
US11594555B2 (en) | 2008-10-24 | 2023-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor, thin film transistor, and display device |
US9647137B2 (en) | 2008-10-24 | 2017-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor, thin film transistor, and display device |
US10692894B2 (en) | 2008-10-24 | 2020-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor, thin film transistor, and display device |
US10141343B2 (en) | 2008-10-24 | 2018-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor, thin film transistor, and display device |
WO2011010486A1 (en) * | 2009-07-23 | 2011-01-27 | シャープ株式会社 | Display device and method for driving display device |
US8810488B2 (en) | 2009-07-23 | 2014-08-19 | Sharp Kabushiki Kaisha | Display device and method for driving the same |
JP2017083890A (en) * | 2009-08-07 | 2017-05-18 | 株式会社半導体エネルギー研究所 | Active matrix type display device |
US10374184B2 (en) | 2009-09-16 | 2019-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and manufacturing method thereof |
US11171298B2 (en) | 2009-09-16 | 2021-11-09 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and manufacturing method thereof |
US11469387B2 (en) | 2009-09-16 | 2022-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and manufacturing method thereof |
US9666820B2 (en) | 2009-09-16 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and manufacturing method thereof |
JP2015038616A (en) * | 2009-09-16 | 2015-02-26 | 株式会社半導体エネルギー研究所 | Manufacturing method of light-emitting device |
US11997859B2 (en) | 2009-09-16 | 2024-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and manufacturing method thereof |
JP2015181166A (en) * | 2015-04-14 | 2015-10-15 | 株式会社半導体エネルギー研究所 | display device |
US11107995B2 (en) | 2016-06-24 | 2021-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Organic compound, light-emitting element, light-emitting device, electronic device, and lighting device |
JP7039188B2 (en) | 2016-06-24 | 2022-03-22 | 株式会社半導体エネルギー研究所 | Host material for phosphorescent layer, organic compound, light emitting element, light emitting device, electronic device and lighting device |
JP2018002710A (en) * | 2016-06-24 | 2018-01-11 | 株式会社半導体エネルギー研究所 | Organic compound, light-emitting element, light-emitting device, electronic device, and lighting device |
WO2018142238A1 (en) * | 2017-01-31 | 2018-08-09 | 株式会社半導体エネルギー研究所 | Image processing circuit, display system, and electronic device |
Also Published As
Publication number | Publication date |
---|---|
JP5142507B2 (en) | 2013-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101349878B1 (en) | Semiconductor device, and display device and electronic equipment each having the same | |
US9208723B2 (en) | Semiconductor device including transistor with oxide semiconductor | |
JP5142507B2 (en) | Semiconductor device, display device including the semiconductor device, and electronic apparatus | |
KR101401519B1 (en) | Semiconductor device, display device and electronic device | |
US7777710B2 (en) | Display device | |
US8154189B2 (en) | Display device and manufacturing method of the same | |
JP4994022B2 (en) | Semiconductor device | |
JP2013178537A (en) | Semiconductor device | |
JP5364235B2 (en) | Display device | |
JP5089072B2 (en) | Semiconductor device | |
US7755581B2 (en) | Semiconductor device, display device having the same and electronic appliance | |
JP4850565B2 (en) | Semiconductor device, display device including the semiconductor device, and electronic device | |
JP5078363B2 (en) | Display device | |
JP4822437B2 (en) | Display device and manufacturing method thereof | |
JP5759661B2 (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091009 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121120 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5142507 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |