JP5078363B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP5078363B2
JP5078363B2 JP2007003022A JP2007003022A JP5078363B2 JP 5078363 B2 JP5078363 B2 JP 5078363B2 JP 2007003022 A JP2007003022 A JP 2007003022A JP 2007003022 A JP2007003022 A JP 2007003022A JP 5078363 B2 JP5078363 B2 JP 5078363B2
Authority
JP
Japan
Prior art keywords
scanning line
transistor
line
circuit
driving circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007003022A
Other languages
Japanese (ja)
Other versions
JP2007213042A (en
JP2007213042A5 (en
Inventor
光明 納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007003022A priority Critical patent/JP5078363B2/en
Publication of JP2007213042A publication Critical patent/JP2007213042A/en
Publication of JP2007213042A5 publication Critical patent/JP2007213042A5/ja
Application granted granted Critical
Publication of JP5078363B2 publication Critical patent/JP5078363B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、表示装置に関する。特に発光素子を含み、アクティブマトリクス型表示装置における画素の走査線またはデータ線を駆動する回路構成に関する。 The present invention relates to a display device. In particular, the present invention relates to a circuit configuration that includes a light emitting element and drives a scanning line or a data line of a pixel in an active matrix display device.

近年、テレビジョン、コンピュータのモニタ、モバイル用端末等を主な用途として、薄型ディスプレイの需要が急速に広がり、更なる開発が進められている。薄型ディスプレイとしては、液晶表示装置(LCD)や発光素子を具備した表示装置があり、特に発光素子を用いたアクティブマトリクス型ディスプレイは、既存のLCDが持つ薄型、軽量、高画質等の利点と併せて、応答速度が速い、視野特性が広い等の特徴を有しているため、次世代ディスプレイとして期待されている。 In recent years, the demand for thin displays has rapidly expanded mainly for televisions, computer monitors, mobile terminals, and the like, and further development has been underway. Thin displays include liquid crystal display devices (LCDs) and display devices equipped with light emitting elements. In particular, active matrix displays using light emitting elements are combined with the advantages of existing LCDs such as thinness, light weight, and high image quality. Therefore, it is expected as a next-generation display because it has features such as a high response speed and a wide visual field characteristic.

発光素子を用いたアクティブマトリクス型ディスプレイにおいて、もっとも基本的な画素構成として図11(A)に示す構成が挙げられる(例えば、特許文献1参照)。図11(A)において、画素は、発光素子2404への電流の供給を制御する駆動トランジスタ2402、画素が走査線2405により選択された時に、データ線2406の電位を駆動トランジスタ2402のゲートノードGに取り込むスイッチトランジスタ2401及びノードGの電位を保持する保持容量2403を有す。また、保持容量2403の一方の電極および駆動トランジスタ2402のソース電極またはドレイン電極は電流供給線2407に接続している。駆動トランジスタ2402のソース電極またはドレイン電極の他方は発光素子2404を介して対向電極2408に接続している。図11(B)は、走査線2405、データ線2406及びノードGにおける信号タイミングの例である。 In an active matrix display using a light-emitting element, the most basic pixel structure is shown in FIG. 11A (see, for example, Patent Document 1). In FIG. 11A, a pixel includes a driving transistor 2402 that controls supply of current to the light-emitting element 2404. When the pixel is selected by a scan line 2405, the potential of the data line 2406 is applied to the gate node G of the driving transistor 2402. A switch transistor 2401 to be taken in and a storage capacitor 2403 for holding the potential of the node G are provided. One electrode of the storage capacitor 2403 and the source electrode or the drain electrode of the driving transistor 2402 are connected to the current supply line 2407. The other of the source electrode and the drain electrode of the driving transistor 2402 is connected to the counter electrode 2408 through the light emitting element 2404. FIG. 11B illustrates an example of signal timing in the scan line 2405, the data line 2406, and the node G.

また、階調を表現する方法として、アナログ駆動とデジタル駆動がある。アナログ駆動では駆動用トランジスタのゲートにアナログ電圧を供給し、発光素子へ供給する電流値をアナログ的に変化させる。一方、デジタル駆動は、駆動用トランジスタのゲートに、発光素子を発光させるかどうかの2値の信号を供給し、発光素子が発光する時は一定の輝度で発光し、発光時間を時間的に制御することで階調を表現している。
特許第3620538号公報
In addition, there are analog driving and digital driving as methods for expressing gradation. In analog driving, an analog voltage is supplied to the gate of the driving transistor, and the current value supplied to the light emitting element is changed in an analog manner. Digital driving, on the other hand, supplies a binary signal indicating whether or not the light emitting element emits light to the gate of the driving transistor. When the light emitting element emits light, it emits light with a constant luminance and temporally controls the light emitting time. By doing so, gradation is expressed.
Japanese Patent No. 3620538

走査線及びデータ線は、画素部の周辺の一辺にそれぞれ配置した走査線駆動回路及び信号線駆動回路で駆動することが多い。しかし、画素数や画面サイズ或いは駆動方法にもよるが、走査線及びデータ線の配線抵抗や寄生容量等により、画素部の一辺に沿って配置した走査線駆動回路及び信号線駆動回路では正常に駆動できない場合がある。 In many cases, the scanning lines and the data lines are driven by a scanning line driving circuit and a signal line driving circuit arranged on one side of the periphery of the pixel portion. However, depending on the number of pixels, the screen size, and the driving method, the scanning line driving circuit and the signal line driving circuit arranged along one side of the pixel portion are normally used due to the wiring resistance and parasitic capacitance of the scanning lines and data lines. It may not be possible to drive.

そこで、走査線駆動回路及び信号線駆動回路のそれぞれについて、画素部を挟んで対向して配置させ、両側から駆動する方式がある。しかし、駆動回路を両側に配置すると、レイアウト面積の増大や消費電力の増大に繋がることになる。 Therefore, there is a method in which each of the scanning line driver circuit and the signal line driver circuit is arranged to face each other with the pixel portion interposed therebetween and driven from both sides. However, disposing the drive circuits on both sides leads to an increase in layout area and power consumption.

本発明は、表示装置に、走査線駆動回路と、該走査線駆動回路よりも回路規模や消費電力が小さい走査線補助回路を設けることを要旨とする。本発明において、走査線補助回路とは、少なくともスイッチング素子を有し、走査線の選択パルス或いは走査線駆動回路の信号を用いて前記スイッチング素子を制御することにより、走査線を前記スイッチング素子を介して固定電位を有する電源線に接続するように動作する回路を指す。スイッチング素子としては、トランジスタ等を適用する。走査線駆動回路により走査線の電位が切り替わる時、走査線補助回路は走査線が前記電源線に接続されるように動作し、当該走査線を両側から駆動する。走査線補助回路の構成は1つに限定されず、走査線の電位の反転電位を利用した構成など、走査線を両側から駆動する機能を有する構成を適用することができる。 The gist of the present invention is that a display device is provided with a scanning line driving circuit and a scanning line auxiliary circuit whose circuit scale and power consumption are smaller than those of the scanning line driving circuit. In the present invention, the scanning line auxiliary circuit has at least a switching element, and controls the switching element by using a scanning line selection pulse or a signal of a scanning line driving circuit, thereby passing the scanning line through the switching element. A circuit that operates to connect to a power supply line having a fixed potential. A transistor or the like is used as the switching element. When the scanning line potential is switched by the scanning line driving circuit, the scanning line auxiliary circuit operates so that the scanning line is connected to the power supply line, and drives the scanning line from both sides. The configuration of the scan line auxiliary circuit is not limited to one, and a configuration having a function of driving the scan line from both sides, such as a configuration using an inversion potential of the scan line potential, can be applied.

本発明の一つの形態は、走査線駆動回路と、一端が前記走査線駆動回路に接続された走査線と、前記走査線の他端に接続され、少なくとも1つのスイッチング素子を有する走査線補助回路とを有する表示装置である。前記走査線補助回路は、前記走査線駆動回路により前記走査線の信号電位が変化するとき、スイッチング素子を制御することで、前記走査線を前記スイッチング素子を介して固定電位を有する電源線と導通させる。 One aspect of the present invention is a scanning line driving circuit, a scanning line having one end connected to the scanning line driving circuit, and a scanning line auxiliary circuit having at least one switching element connected to the other end of the scanning line. And a display device. The scanning line auxiliary circuit conducts the scanning line with a power supply line having a fixed potential through the switching element by controlling a switching element when a signal potential of the scanning line is changed by the scanning line driving circuit. Let

また、本発明の別の形態は、第1の走査線駆動回路と、第2の走査線駆動回路と、一端が前記第1の走査線駆動回路に接続された第1の走査線と、一端が前記第2の走査線駆動回路に接続された第2の走査線と、前記第1の走査線の他端に接続され、少なくとも1つのスイッチング素子を有する走査線補助回路とを有する表示装置である。前記走査線補助回路は、前記第1の走査線駆動回路により前記第1の走査線の信号電位が変化するとき、前記第1の走査線の信号電位の反転電位と、前記第2の走査線駆動回路により供給された前記第2の走査線の信号電位とにより前記スイッチング素子を制御し、前記第1の走査線を前記スイッチング素子を介して固定電位を有する電源線と導通させる。 In another embodiment of the present invention, a first scanning line driving circuit, a second scanning line driving circuit, a first scanning line having one end connected to the first scanning line driving circuit, and one end Is a display device having a second scanning line connected to the second scanning line driving circuit and a scanning line auxiliary circuit connected to the other end of the first scanning line and having at least one switching element. is there. When the signal potential of the first scanning line is changed by the first scanning line driving circuit, the scanning line auxiliary circuit detects the inverted potential of the signal potential of the first scanning line and the second scanning line. The switching element is controlled by the signal potential of the second scanning line supplied by the driving circuit, and the first scanning line is brought into conduction with a power supply line having a fixed potential through the switching element.

走査線補助回路を設けることで、走査線を両側から駆動するのと同等の能力で駆動することができる。画素部の両側に同じ走査線駆動回路を配置するより、回路規模が小さくなり、レイアウト面積や消費電力を低減することが可能となる。 By providing the scanning line auxiliary circuit, the scanning line can be driven with the same ability as driving from both sides. The circuit scale can be reduced and the layout area and power consumption can be reduced compared with the case where the same scanning line driving circuit is arranged on both sides of the pixel portion.

本発明の走査線補助回路を付加した構成の例を図1(A)に示す。画素部の画素回路は、4つのトランジスタと1つのキャパシタで構成されるタイプで、1フレームは図1(B)のように、リセット期間、選択期間、発光期間を有する。また、当該画素回路には、第1の走査線107、第2の走査線108、データ線109及び電流供給線110が接続される。ここでは、1画素のみ図示しているが、表示装置の画素部は実際には行方向と列方向にマトリクス状に複数の画素が配置されている。 An example of a structure to which the scanning line auxiliary circuit of the present invention is added is shown in FIG. The pixel circuit in the pixel portion is a type including four transistors and one capacitor, and one frame has a reset period, a selection period, and a light emission period as shown in FIG. In addition, a first scanning line 107, a second scanning line 108, a data line 109, and a current supply line 110 are connected to the pixel circuit. Although only one pixel is shown here, the pixel portion of the display device actually has a plurality of pixels arranged in a matrix in the row and column directions.

画素100は選択トランジスタ101、リセットトランジスタ102、スイッチトランジスタ103、駆動トランジスタ104、保持容量105、発光素子106、対向電極111から成り、データ線109、電流供給線110、第1の走査線107、及び、第2の走査線108と接続される。また、第1の走査線107は第1の走査線駆動回路116と、第2の走査線108は第2の走査線駆動回路117と接続される。 The pixel 100 includes a selection transistor 101, a reset transistor 102, a switch transistor 103, a driving transistor 104, a storage capacitor 105, a light emitting element 106, and a counter electrode 111, and includes a data line 109, a current supply line 110, a first scanning line 107, and , Connected to the second scanning line 108. The first scan line 107 is connected to the first scan line driver circuit 116, and the second scan line 108 is connected to the second scan line driver circuit 117.

走査線補助回路119は、第1の走査線107を駆動する第1の走査線駆動回路116に対して画素部118を介して反対側に配置される。 The scanning line auxiliary circuit 119 is disposed on the opposite side of the first scanning line driving circuit 116 that drives the first scanning line 107 through the pixel portion 118.

第1の走査線107の一方の端は第1の走査線駆動回路116に接続され、他方の端は走査線補助回路119のインバータ112の入力部に接続される。インバータ112の入力部とGND115間に、スイッチング素子として第1のnチャネル型トランジスタ113及び第2のnチャネル型トランジスタ114が直列に接続され、第1のnチャネル型トランジスタ113のゲートはインバータ112の出力部と接続され、第2のnチャネル型トランジスタ114のゲートは第2の走査線108が出力される第2の走査線駆動回路117の出力部と接続される。 One end of the first scanning line 107 is connected to the first scanning line driving circuit 116, and the other end is connected to the input portion of the inverter 112 of the scanning line auxiliary circuit 119. A first n-channel transistor 113 and a second n-channel transistor 114 are connected in series as switching elements between the input portion of the inverter 112 and the GND 115, and the gate of the first n-channel transistor 113 is connected to the inverter 112. Connected to the output section, the gate of the second n-channel transistor 114 is connected to the output section of the second scan line driver circuit 117 from which the second scan line 108 is output.

図1(A)は、第1の走査線107、第2の走査線108、データ線109及び電流供給線110を備え、且つ発光素子106とその発光を制御する素子とを有する画素100を備えた表示装置を示している。画素部118はその画素100を複数個配列して構成されている。第1の走査線107は、一端が第1の走査線駆動回路116に接続され、他端が走査線補助回路119に接続され、これらの回路によって電位が制御されている。第2の走査線108は一端が第2の走査線駆動回路117に接続され、走査線補助回路119に信号電位を供給している。画素部118には、電流供給線110と発光素子106の間に直列に接続される駆動トランジスタ104と、駆動トランジスタ104のゲート電極と電流供給線110との間に接続される保持容量105と、第1の走査線107とゲート電極が接続し、保持容量105に電流供給線110の電位を供給するように接続されるリセットトランジスタ102と、第2の走査線108とゲート電極が接続し、リセットトランジスタ102と保持容量105との間に接続されるスイッチトランジスタ103と、データ線109とゲート電極が接続し、スイッチトランジスタ103と第1の走査線107との間に直列に挿入される選択トランジスタ101と、を有している。走査線補助回路119は、第1の走査線107の他端に接続され、第1の走査線駆動回路116により第1の走査線107の信号電位が変化するとき、該信号電位の反転電位と、第2の走査線駆動回路117が第2の走査線108に供給する信号電位とにより、第1の走査線107をGND115と導通させ、且つ駆動トランジスタ104のゲート電極をGND115と導通するように動作する。なお、図1(A)において、GND115を所望の固定電位を有する電源線に置き換えることも可能である。 FIG. 1A includes a pixel 100 that includes a first scan line 107, a second scan line 108, a data line 109, and a current supply line 110, and includes a light-emitting element 106 and an element that controls light emission. The display device is shown. The pixel unit 118 is configured by arranging a plurality of the pixels 100. The first scanning line 107 has one end connected to the first scanning line driving circuit 116 and the other end connected to the scanning line auxiliary circuit 119, and the potential is controlled by these circuits. One end of the second scanning line 108 is connected to the second scanning line driving circuit 117 and supplies a signal potential to the scanning line auxiliary circuit 119. The pixel portion 118 includes a driving transistor 104 connected in series between the current supply line 110 and the light emitting element 106, a storage capacitor 105 connected between the gate electrode of the driving transistor 104 and the current supply line 110, The first scanning line 107 and the gate electrode are connected, the reset transistor 102 connected to supply the potential of the current supply line 110 to the storage capacitor 105, the second scanning line 108 and the gate electrode are connected, and the reset is performed. A switch transistor 103 connected between the transistor 102 and the storage capacitor 105, a data line 109 and a gate electrode are connected, and a selection transistor 101 inserted in series between the switch transistor 103 and the first scanning line 107. And have. The scanning line auxiliary circuit 119 is connected to the other end of the first scanning line 107, and when the signal potential of the first scanning line 107 is changed by the first scanning line driving circuit 116, The first scanning line 107 is electrically connected to the GND 115 and the gate electrode of the driving transistor 104 is electrically connected to the GND 115 by the signal potential supplied to the second scanning line 108 by the second scanning line driver circuit 117. Operate. Note that in FIG. 1A, the GND 115 can be replaced with a power supply line having a desired fixed potential.

図1(B)にタイミングチャートを示す。以下、括弧内に電位の例を示す。リセット期間に第1の走査線107、及び第2の走査線108が高電位(10V)(以下、「”H”レベル」ともいう)になり、リセットトランジスタ102、及び、スイッチトランジスタ103がオンし、駆動トランジスタ104のゲート電極が電流供給線110の電位(8V)になり、駆動トランジスタ104はオフする。 FIG. 1B shows a timing chart. Hereinafter, examples of potentials are shown in parentheses. In the reset period, the first scan line 107 and the second scan line 108 are set to a high potential (10 V) (hereinafter also referred to as “H” level), and the reset transistor 102 and the switch transistor 103 are turned on. The gate electrode of the drive transistor 104 becomes the potential (8 V) of the current supply line 110, and the drive transistor 104 is turned off.

ここで、リセット期間に映像信号に応じて全列のデータ線の電位が確定するが、すべて発光状態の信号とすると全列のデータ線がすべて”H”レベル(3V)となる。選択期間に移ると、第1の走査線107が低電位(0V)(以下、「”L”レベル」ともいう)となり、X行のすべての画素の保持容量105の”H”レベル(8V)を”L”レベル(0V)に下げることになる。 Here, the potentials of the data lines in all the columns are determined in accordance with the video signal during the reset period. However, if all the signals are in the light emission state, all the data lines in all the columns are at the “H” level (3 V). In the selection period, the first scanning line 107 becomes a low potential (0 V) (hereinafter also referred to as “L” level), and the “H” level (8 V) of the storage capacitors 105 of all the pixels in the X row. Is lowered to "L" level (0V).

この時、インバータ112の出力が”H”レベル(10V)となり第1のnチャネル型トランジスタ113がオンし、また、第2の走査線108も”H”レベル(10V)で第2のnチャネル型トランジスタ114もオンしているため、第1の走査線107は第1の走査線駆動回路116と走査線補助回路119との両側からGND115に電流を引くことができる。第1の走査線107を両側から駆動することで、片側だけの駆動より確実に所定の電位にすることができる。 At this time, the output of the inverter 112 becomes “H” level (10 V) and the first n-channel transistor 113 is turned on, and the second scanning line 108 also becomes “H” level (10 V) and the second n-channel. Since the type transistor 114 is also on, the first scanning line 107 can draw a current to the GND 115 from both sides of the first scanning line driving circuit 116 and the scanning line auxiliary circuit 119. By driving the first scanning line 107 from both sides, it can be surely set to a predetermined potential as compared with driving on only one side.

仮に、画素がX方向に720(240×RGB)画素あるとし、1画素あたりの保持容量が100fFとすると、X方向の一行あたりの保持容量の合計は72pFとなる。この容量を第1の走査線の片側だけで駆動すると、第1の走査線107の配線抵抗や第1の走査線駆動回路116のバッファ、電流供給線110の抵抗などの負担が大きく、所定時間に決まった電位にすることが困難になる。これを、第1の走査線107を駆動する第1の走査線駆動回路116とは画素部118を介して反対側に走査線補助回路119を配置して、第1の走査線107を両側から駆動することで、駆動能力を大幅に向上することができる。また、走査線補助回路119の制御は、第1の走査線107と第2の走査線108の選択パルスを用いればよく、小規模な回路で大きな効果を得ることができる。 Assuming that there are 720 (240 × RGB) pixels in the X direction and the storage capacity per pixel is 100 fF, the total storage capacity per row in the X direction is 72 pF. When this capacitance is driven only on one side of the first scanning line, the burden on the wiring resistance of the first scanning line 107, the buffer of the first scanning line driving circuit 116, the resistance of the current supply line 110, etc. is large, and the predetermined time is exceeded. It becomes difficult to obtain a fixed potential. The scanning line auxiliary circuit 119 is disposed on the opposite side of the first scanning line driving circuit 116 for driving the first scanning line 107 through the pixel portion 118, and the first scanning line 107 is arranged from both sides. By driving, the driving ability can be greatly improved. The scanning line auxiliary circuit 119 can be controlled by using selection pulses of the first scanning line 107 and the second scanning line 108, and a large effect can be obtained with a small circuit.

また、走査線補助回路119の構成は、図1(A)の構成に限定されるものではない。第1のnチャネル型トランジスタ113と第2のnチャネル型トランジスタ114のゲートの接続先を入れ替えることや同じ機能を有する回路に変形しても良い。 Further, the structure of the scanning line auxiliary circuit 119 is not limited to the structure of FIG. The gate connection destination of the first n-channel transistor 113 and the second n-channel transistor 114 may be interchanged, or a circuit having the same function may be modified.

また、走査線補助回路119に接続される画素回路は、図1(A)の構成に限定されるものではなく、他の構成の画素回路を設けてもよい。 The pixel circuit connected to the scan line auxiliary circuit 119 is not limited to the structure in FIG. 1A, and a pixel circuit having another structure may be provided.

なお、本明細書において接続とは、特に記載のない限り電気的な接続を意味する。 In the present specification, the connection means an electrical connection unless otherwise specified.

以下、本発明の実施例について、図面を用いて詳細に説明する。なお、本発明は、多くの異なる態様で実施することができる。すなわち、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細をさまざまに変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施例の記載内容に限定して解釈されるものではない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. It should be noted that the present invention can be implemented in many different aspects. That is, it will be easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the following examples.

本実施例に係る表示装置の断面構造について図2を参照して説明する。ここでは図1(A)で説明した、選択トランジスタ212、駆動トランジスタ213、発光素子214を含む表示装置の断面構造について説明する。 A cross-sectional structure of the display device according to the present embodiment will be described with reference to FIG. Here, a cross-sectional structure of the display device including the selection transistor 212, the driving transistor 213, and the light-emitting element 214 described with reference to FIG.

絶縁表面を有する基板201には、ガラス基板、石英基板、ステンレス基板等を用いることができる。また、作製工程における処理温度に耐え得るのであれば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)等のプラスチックやアクリル等の可撓性を有する合成樹脂からなる基板を用いることができる。 As the substrate 201 having an insulating surface, a glass substrate, a quartz substrate, a stainless steel substrate, or the like can be used. In addition, a substrate made of a plastic such as polyethylene terephthalate (PET) or polyethylene naphthalate (PEN) or a flexible synthetic resin such as acrylic can be used as long as it can withstand the processing temperature in the manufacturing process.

まず、基板201上に下地膜を形成する。下地膜には、酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いることができる。次に、下地膜上に非晶質半導体膜を形成する。非晶質半導体膜の膜厚は25〜100nmとする。また非晶質半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。続いて、必要に応じて非晶質半導体膜を結晶化し、結晶性半導体膜202を形成する。結晶化する方法は、加熱炉を用いた加熱処理、レーザ照射、若しくはランプから発する光の照射、またはそれらを組み合わせて用いることができる。例えば、非晶質半導体膜に金属元素を添加し、加熱炉を用いた加熱処理を行うことによって結晶性半導体膜を形成する。このように、金属元素を添加することにより、低温で結晶化できるため好適である。 First, a base film is formed on the substrate 201. As the base film, an insulating film such as silicon oxide, silicon nitride, or silicon nitride oxide can be used. Next, an amorphous semiconductor film is formed over the base film. The thickness of the amorphous semiconductor film is 25 to 100 nm. As the amorphous semiconductor, not only silicon but also silicon germanium can be used. Subsequently, the amorphous semiconductor film is crystallized as necessary to form a crystalline semiconductor film 202. As a method for crystallization, heat treatment using a heating furnace, laser irradiation, irradiation of light emitted from a lamp, or a combination thereof can be used. For example, a crystalline semiconductor film is formed by adding a metal element to an amorphous semiconductor film and performing heat treatment using a heating furnace. Thus, the addition of a metal element is preferable because crystallization can be performed at a low temperature.

なお、結晶性半導体で形成される薄膜トランジスタ(TFT)は、非晶質半導体で形成されたTFTよりも電界効果移動度が高く、オン電流が大きいため、表示装置に用いるトランジスタとしてより適している。 Note that a thin film transistor (TFT) formed using a crystalline semiconductor has higher field-effect mobility and higher on-state current than a TFT formed using an amorphous semiconductor, and thus is more suitable as a transistor used in a display device.

次に、結晶性半導体膜202を所定の形状にパターニングする。次に、ゲート絶縁膜として機能する絶縁膜を形成する。絶縁膜は、半導体膜を覆うように、厚さを10nm〜150nmとして形成される。例えば、酸化窒化珪素膜、酸化珪素膜等を用いることができ、単層構造または積層構造としてもよい。 Next, the crystalline semiconductor film 202 is patterned into a predetermined shape. Next, an insulating film functioning as a gate insulating film is formed. The insulating film is formed with a thickness of 10 nm to 150 nm so as to cover the semiconductor film. For example, a silicon oxynitride film, a silicon oxide film, or the like can be used, and a single layer structure or a stacked structure may be used.

次に、ゲート絶縁膜を介して、ゲート電極として機能する導電膜を形成する。ゲート電極は、単層であっても積層であってもよいが、ここでは導電膜(203A、203B)を積層して形成する。導電膜203A、203Bは、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。例えば、導電膜203Aとして膜厚10nm〜50nmの窒化タンタル膜を形成し、導電膜203Bとして膜厚200nm〜400nmのタングステン膜を形成する。 Next, a conductive film functioning as a gate electrode is formed through the gate insulating film. The gate electrode may be a single layer or a stack, but here, the gate electrode is formed by stacking conductive films (203A and 203B). The conductive films 203A and 203B are formed of an element selected from Ta, W, Ti, Mo, Al, and Cu, or an alloy material or a compound material containing these elements as main components. For example, a tantalum nitride film with a thickness of 10 nm to 50 nm is formed as the conductive film 203A, and a tungsten film with a thickness of 200 nm to 400 nm is formed as the conductive film 203B.

次に、ゲート電極をマスクとして結晶性半導体膜202に不純物元素を添加して、不純物領域を形成する。このとき、高濃度不純物領域に加えて、低濃度不純物領域を形成してもよい。低濃度不純物領域は、LDD(Lightly Doped Drain)領域と呼ばれる。 Next, an impurity element is added to the crystalline semiconductor film 202 using the gate electrode as a mask to form an impurity region. At this time, a low concentration impurity region may be formed in addition to the high concentration impurity region. The low concentration impurity region is called an LDD (Lightly Doped Drain) region.

次に、層間絶縁膜206として機能する第1絶縁膜204、第2絶縁膜205を形成する。第1絶縁膜204は、窒素を有する絶縁膜であることが好適であり、ここでは、プラズマCVD法により50nm〜100nmの窒化珪素膜を用いて形成する。第2絶縁膜205は、有機材料または無機材料を用いて形成することが好適である。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン、シロキサンを用いることができる。シロキサンとは、シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。無機材料としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)(x、yは自然数)等の酸素、または窒素を有する絶縁膜を用いることができる。なお、有機材料からなる膜は、平坦性が良好な一方で、有機材料により、水分や酸素が吸収されてしまう。これを防止するため、有機材料からなる絶縁膜上に、無機材料を有する絶縁膜を形成するとよい。 Next, a first insulating film 204 and a second insulating film 205 that function as the interlayer insulating film 206 are formed. The first insulating film 204 is preferably an insulating film containing nitrogen. Here, the first insulating film 204 is formed using a silicon nitride film with a thickness of 50 nm to 100 nm by a plasma CVD method. The second insulating film 205 is preferably formed using an organic material or an inorganic material. As the organic material, polyimide, acrylic, polyamide, polyimide amide, benzocyclobutene, or siloxane can be used. Siloxane has a skeletal structure with a bond of silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent. Examples of the inorganic material include oxygen such as silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy) (x> y) (x and y are natural numbers), and the like. Alternatively, an insulating film containing nitrogen can be used. Note that a film made of an organic material has good flatness, but moisture and oxygen are absorbed by the organic material. In order to prevent this, an insulating film containing an inorganic material is preferably formed over the insulating film made of an organic material.

次に、層間絶縁膜206にコンタクトホールを形成した後、トランジスタのソース配線及びドレイン配線として機能する導電膜207を形成する。導電膜207は、アルミニウム(Al)、チタン(Ti)、モリブデン(Mo)、タングステン(W)若しくはシリコン(Si)の元素からなる膜またはこれらの元素を用いた合金膜を用いることができる。例えば、チタン膜、窒化チタン膜、チタンとアルミニウムの合金膜、又はチタン膜の積層膜を形成する。 Next, after a contact hole is formed in the interlayer insulating film 206, a conductive film 207 functioning as a source wiring and a drain wiring of the transistor is formed. As the conductive film 207, a film formed of an element of aluminum (Al), titanium (Ti), molybdenum (Mo), tungsten (W), or silicon (Si) or an alloy film using these elements can be used. For example, a titanium film, a titanium nitride film, an alloy film of titanium and aluminum, or a stacked film of titanium films is formed.

次に、導電膜207を覆うように第3絶縁膜208を形成する。第3絶縁膜208は、層間絶縁膜206で示した材料を用いることができる。次に、第3絶縁膜208に設けられた開口部に画素電極209(第1の電極ともいう)を形成する。開口部において、画素電極209の段差被覆性を高めるため、開口部端面に、複数の曲率半径を有するように丸みを帯びさせるとよい。 Next, a third insulating film 208 is formed so as to cover the conductive film 207. The material shown for the interlayer insulating film 206 can be used for the third insulating film 208. Next, a pixel electrode 209 (also referred to as a first electrode) is formed in the opening provided in the third insulating film 208. In order to improve the step coverage of the pixel electrode 209 in the opening, the end surface of the opening may be rounded so as to have a plurality of radii of curvature.

画素電極209の材料としては、仕事関数の大きい(仕事関数4.0eV以上)金属、合金、電気伝導性化合物、及びこれらの混合物などの導電性材料を用いることが好ましい。導電性材料の具体例としては、酸化タングステンを含むインジウム酸化物(IWO)、酸化タングステンを含むインジウム亜鉛酸化物(IWZO)、酸化チタンを含むインジウム酸化物(ITiO)、酸化チタンを含むインジウム錫酸化物(ITTiO)などを用いることができる。勿論、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化ケイ素を添加したインジウム錫酸化物(ITSO)なども用いることができる。 As a material for the pixel electrode 209, a conductive material such as a metal, an alloy, an electrically conductive compound, or a mixture thereof having a high work function (work function of 4.0 eV or more) is preferably used. Specific examples of the conductive material include indium oxide containing tungsten oxide (IWO), indium zinc oxide containing tungsten oxide (IWZO), indium oxide containing titanium oxide (ITO), and indium tin oxide containing titanium oxide. A thing (ITTiO) etc. can be used. Needless to say, indium tin oxide (ITO), indium zinc oxide (IZO), indium tin oxide added with silicon oxide (ITSO), or the like can also be used.

導電性材料の組成比例は次の通りである。酸化タングステンを含むインジウム酸化物の組成比は、酸化タングステン1wt%、インジウム酸化物99wt%とすればよい。酸化タングステンを含むインジウム亜鉛酸化物の組成比は、酸化タングステン1wt%、酸化亜鉛0.5wt%、インジウム酸化物98.5wt%とすればよい。酸化チタンを含むインジウム酸化物は、酸化チタン1wt%〜5wt%、インジウム酸化物99wt%〜95wt%とすればよい。インジウム錫酸化物(ITO)の組成比は、酸化錫10wt%、インジウム酸化物90wt%とすればよい。インジウム亜鉛酸化物(IZO)の組成比は、酸化亜鉛11wt%、インジウム酸化物89wt%とすればよい。酸化チタンを含むインジウム錫酸化物の組成比は、酸化チタン5wt%、酸化錫10wt%、インジウム酸化物85wt%とすればよい。上記組成比は例であり、適宜その組成比の割合は設定すればよい。 The composition proportion of the conductive material is as follows. The composition ratio of indium oxide containing tungsten oxide may be 1 wt% tungsten oxide and 99 wt% indium oxide. The composition ratio of indium zinc oxide containing tungsten oxide may be 1 wt% tungsten oxide, 0.5 wt% zinc oxide, and 98.5 wt% indium oxide. The indium oxide containing titanium oxide may be titanium oxide 1 wt% to 5 wt% and indium oxide 99 wt% to 95 wt%. The composition ratio of indium tin oxide (ITO) may be 10 wt% tin oxide and 90 wt% indium oxide. The composition ratio of indium zinc oxide (IZO) may be 11 wt% zinc oxide and 89 wt% indium oxide. The composition ratio of indium tin oxide containing titanium oxide may be 5 wt% titanium oxide, 10 wt% tin oxide, and 85 wt% indium oxide. The above composition ratio is an example, and the ratio of the composition ratio may be set as appropriate.

次に、蒸着法、またはインクジェット法により、発光層210を形成する。発光層210は、有機材料、または無機材料を有し、電子注入層(EIL)、電子輸送層(ETL)、発光層(EML)、正孔輸送層(HTL)、正孔注入層(HIL)等を適宜組み合わせて構成される。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。 Next, the light emitting layer 210 is formed by an evaporation method or an inkjet method. The light emitting layer 210 includes an organic material or an inorganic material, and includes an electron injection layer (EIL), an electron transport layer (ETL), a light emission layer (EML), a hole transport layer (HTL), and a hole injection layer (HIL). Etc. are appropriately combined. Note that the boundaries between the layers are not necessarily clear, and there are cases where the materials constituting the layers are partially mixed and the interface is unclear.

なお、発光層は、正孔注入輸送層、発光層、電子注入輸送層など、機能の異なる複数の層を用いて構成することが好ましい。 Note that the light-emitting layer is preferably formed using a plurality of layers having different functions such as a hole injecting and transporting layer, a light emitting layer, and an electron injecting and transporting layer.

なお、正孔注入輸送層は、ホール輸送性の有機化合物材料と、その有機化合物材料に対して電子受容性を示す無機化合物材料とを含む複合材料で形成することが好ましい。このような構成とすることで、本来内在的なキャリアをほとんど有さない有機化合物に多くのホールキャリアが発生し、極めて優れたホール注入性及び輸送性が得られる。この効果により、従来よりも駆動電圧を低くすることができる。また、駆動電圧の上昇を招くことなく正孔注入輸送層を厚くすることができるため、ゴミ等に起因する発光素子の短絡も抑制することができる。 Note that the hole injecting and transporting layer is preferably formed using a composite material including a hole transporting organic compound material and an inorganic compound material that exhibits an electron accepting property with respect to the organic compound material. By adopting such a configuration, many hole carriers are generated in an organic compound that has essentially no intrinsic carrier, and extremely excellent hole injection and transport properties can be obtained. Due to this effect, the drive voltage can be made lower than in the prior art. In addition, since the hole injecting and transporting layer can be thickened without causing an increase in driving voltage, a short circuit of the light emitting element due to dust or the like can be suppressed.

なお、ホール輸送性の有機化合物材料としては、例えば、銅フタロシアニン(略称:CuPc)、バナジルフタロシアニン(略称:VOPc)、4,4’,4’’−トリス(N,N−ジフェニルアミノ)トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニルアミノ]トリフェニルアミン(略称:MTDATA)、1,3,5−トリス[N,N−ジ(m−トリル)アミノ]ベンゼン(略称:m−MTDAB)、N,N’−ジフェニル−N,N’−ビス(3−メチルフェニル)−1,1’−ビフェニル−4,4’−ジアミン(略称:TPD)、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(略称:NPB)、4,4’−ビス{N−[4−ジ(m−トリル)アミノ]フェニル−N−フェニルアミノ}ビフェニル(略称:DNTPD)、4,4’,4’’−トリス(N−カルバゾリル)トリフェニルアミン(略称:TCTA)などが挙げられるが、これらに限定されることはない。 Examples of hole transporting organic compound materials include copper phthalocyanine (abbreviation: CuPc), vanadyl phthalocyanine (abbreviation: VOPc), 4,4 ′, 4 ″ -tris (N, N-diphenylamino) triphenyl. Amine (abbreviation: TDATA), 4,4 ′, 4 ″ -tris [N- (3-methylphenyl) -N-phenylamino] triphenylamine (abbreviation: MTDATA), 1,3,5-tris [N , N-di (m-tolyl) amino] benzene (abbreviation: m-MTDAB), N, N′-diphenyl-N, N′-bis (3-methylphenyl) -1,1′-biphenyl-4,4 '-Diamine (abbreviation: TPD), 4,4'-bis [N- (1-naphthyl) -N-phenylamino] biphenyl (abbreviation: NPB), 4,4'-bis {N- [4-di ( m-tri ) Amino] phenyl-N-phenylamino} biphenyl (abbreviation: DNTPD), 4,4 ′, 4 ″ -tris (N-carbazolyl) triphenylamine (abbreviation: TCTA), and the like. Never happen.

なお、電子受容性を示す無機化合物材料としては、酸化チタン、酸化ジルコニウム、酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウム、酸化ルテニウム、酸化亜鉛などが挙げられる。特に酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウムは真空蒸着が可能で扱いやすいため、好適である。 Note that examples of the inorganic compound material exhibiting electron acceptability include titanium oxide, zirconium oxide, vanadium oxide, molybdenum oxide, tungsten oxide, rhenium oxide, ruthenium oxide, and zinc oxide. Vanadium oxide, molybdenum oxide, tungsten oxide, and rhenium oxide are particularly preferable because they can be vacuum-deposited and are easy to handle.

なお、電子注入輸送層には、電子輸送性の有機化合物材料を用いて形成する。具体的には、トリス(8−キノリノラト)アルミニウム(略称:Alq)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq)、ビス(2−メチル−8−キノリノラト)(4−フェニルフェノラト)アルミニウム(略称:BAlq)、ビス[2−(2’−ヒドロキシフェニル)ベンズオキサゾラト]亜鉛(略称:Zn(BOX))、ビス[2−(2’−ヒドロキシフェニル)ベンゾチアゾラト]亜鉛(略称:Zn(BTZ))、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、1,3−ビス[5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、2,2’,2’’−(1,3,5−ベンゼントリイル)−トリス(1−フェニル−1H−ベンゾイミダゾール)(略称:TPBI)、3−(4−ビフェニリル)−4−フェニル−5−(4−tert−ブチルフェニル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−ビフェニリル)−4−(4−エチルフェニル)−5−(4−tert−ブチルフェニル)−1,2,4−トリアゾール(略称:p−EtTAZ)などが挙げられるが、これらに限定されることはない。 Note that the electron injecting and transporting layer is formed using an electron transporting organic compound material. Specifically, tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), tris (4-methyl-8-quinolinolato) aluminum (abbreviation: Almq 3 ), bis (10-hydroxybenzo [h] -quinolinato) beryllium (Abbreviation: BeBq 2 ), bis (2-methyl-8-quinolinolato) (4-phenylphenolato) aluminum (abbreviation: BAlq), bis [2- (2′-hydroxyphenyl) benzoxazolate] zinc (abbreviation) : Zn (BOX) 2 ), bis [2- (2′-hydroxyphenyl) benzothiazolate] zinc (abbreviation: Zn (BTZ) 2 ), bathophenanthroline (abbreviation: BPhen), bathocuproine (abbreviation: BCP), 2- ( 4-biphenylyl) -5- (4-tert-butylphenyl) -1,3,4-oxadiazole Abbreviation: PBD), 1,3-bis [5- (4-tert-butylphenyl) -1,3,4-oxadiazol-2-yl] benzene (abbreviation: OXD-7), 2,2 ′, 2 ″-(1,3,5-benzenetriyl) -tris (1-phenyl-1H-benzimidazole) (abbreviation: TPBI), 3- (4-biphenylyl) -4-phenyl-5- (4- tert-butylphenyl) -1,2,4-triazole (abbreviation: TAZ), 3- (4-biphenylyl) -4- (4-ethylphenyl) -5- (4-tert-butylphenyl) -1,2 , 4-triazole (abbreviation: p-EtTAZ) and the like, but is not limited thereto.

なお、発光層には、9,10−ジ(2−ナフチル)アントラセン(略称:DNA)、9,10−ジ(2−ナフチル)−2−tert−ブチルアントラセン(略称:t−BuDNA)、4,4’−ビス(2,2−ジフェニルビニル)ビフェニル(略称:DPVBi)、クマリン30、クマリン6、クマリン545、クマリン545T、ペリレン、ルブレン、ペリフランテン、2,5,8,11−テトラ(tert−ブチル)ペリレン(略称:TBP)、9,10−ジフェニルアントラセン(略称:DPA)、5,12−ジフェニルテトラセン、4−(ジシアノメチレン)−2−メチル−[p−(ジメチルアミノ)スチリル]−4H−ピラン(略称:DCM1)、4−(ジシアノメチレン)−2−メチル−6−[2−(ジュロリジン−9−イル)エテニル]−4H−ピラン(略称:DCM2)、4−(ジシアノメチレン)−2,6−ビス[p−(ジメチルアミノ)スチリル]−4H−ピラン(略称:BisDCM)等が挙げられる。また、ビス[2−(4’,6’−ジフルオロフェニル)ピリジナト−N,C2’]イリジウム(ピコリナート)(略称:FIrpic)、ビス{2−[3’,5’−ビス(トリフルオロメチル)フェニル]ピリジナト−N,C2’}イリジウム(ピコリナート)(略称:Ir(CFppy)(pic))、トリス(2−フェニルピリジナト−N,C2’)イリジウム(略称:Ir(ppy))、ビス(2−フェニルピリジナト−N,C2’)イリジウム(アセチルアセトナート)(略称:Ir(ppy)(acac))、ビス[2−(2’−チエニル)ピリジナト−N,C3’]イリジウム(アセチルアセトナート)(略称:Ir(thp)(acac))、ビス(2−フェニルキノリナト−N,C2’)イリジウム(アセチルアセトナート)(略称:Ir(pq)(acac))、ビス[2−(2’−ベンゾチエニル)ピリジナト−N,C3’]イリジウム(アセチルアセトナート)(略称:Ir(btp)(acac))などの燐光を放出できる化合物を用いることもできる。 Note that the light-emitting layer includes 9,10-di (2-naphthyl) anthracene (abbreviation: DNA), 9,10-di (2-naphthyl) -2-tert-butylanthracene (abbreviation: t-BuDNA), 4 , 4′-bis (2,2-diphenylvinyl) biphenyl (abbreviation: DPVBi), coumarin 30, coumarin 6, coumarin 545, coumarin 545T, perylene, rubrene, periflanthene, 2,5,8,11-tetra (tert-) Butyl) perylene (abbreviation: TBP), 9,10-diphenylanthracene (abbreviation: DPA), 5,12-diphenyltetracene, 4- (dicyanomethylene) -2-methyl- [p- (dimethylamino) styryl] -4H -Pyran (abbreviation: DCM1), 4- (dicyanomethylene) -2-methyl-6- [2- (julolidin-9-yl) e And tenenyl] -4H-pyran (abbreviation: DCM2), 4- (dicyanomethylene) -2,6-bis [p- (dimethylamino) styryl] -4H-pyran (abbreviation: BisDCM), and the like. In addition, bis [2- (4 ′, 6′-difluorophenyl) pyridinato-N, C 2 ′ ] iridium (picolinate) (abbreviation: FIrpic), bis {2- [3 ′, 5′-bis (trifluoromethyl) ) Phenyl] pyridinato-N, C 2 ′ } iridium (picolinate) (abbreviation: Ir (CF 3 ppy) 2 (pic)), tris (2-phenylpyridinato-N, C 2 ′ ) iridium (abbreviation: Ir (Ppy) 3 ), bis (2-phenylpyridinato-N, C 2 ′ ) iridium (acetylacetonate) (abbreviation: Ir (ppy) 2 (acac)), bis [2- (2′-thienyl) pyridinato -N, C 3 '] iridium (acetylacetonate) (abbreviation: Ir (thp) 2 (acac )), bis (2-phenylquinolinato--N, C 2') iridium (Asechirua Tonato) (abbreviation: Ir (pq) 2 (acac )), bis [2- (2'-benzothienyl) pyridinato -N, C 3 '] iridium (acetylacetonate) (abbreviation: Ir (btp) 2 (acac A compound capable of emitting phosphorescence such as)) can also be used.

また、発光層は、一重項励起発光材料の他、金属錯体などを含む三重項励起発光材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。 In addition to the singlet excited light emitting material, a triplet excited light emitting material containing a metal complex or the like may be used for the light emitting layer. For example, among red light emitting pixels, green light emitting pixels, and blue light emitting pixels, a red light emitting pixel having a relatively short luminance half time is formed of a triplet excitation light emitting material, and the other A singlet excited luminescent material is used. The triplet excited luminescent material has a feature that the light emission efficiency is good, so that less power is required to obtain the same luminance. That is, when applied to a red pixel, the amount of current flowing through the light emitting element can be reduced, so that reliability can be improved. As a reduction in power consumption, a red light-emitting pixel and a green light-emitting pixel may be formed using a triplet excitation light-emitting material, and a blue light-emitting pixel may be formed using a singlet excitation light-emitting material. By forming a green light-emitting element having high human visibility with a triplet excited light-emitting material, power consumption can be further reduced.

発光層は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、R(赤)、G(緑)、B(青)の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルタを設けた構成とすることで、色純度の向上や、画素部の鏡面化(映り込み)の防止を図ることができる。フィルタを設けることで、従来必要であるとされていた円偏光板などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素部(表示画面)を見た場合に起こる色調の変化を低減することができる。 The light emitting layer may be configured to perform color display by forming light emitting layers having different emission wavelength bands for each pixel. Typically, a light emitting layer corresponding to each color of R (red), G (green), and B (blue) is formed. In this case as well, it is possible to improve the color purity and prevent mirror reflection (reflection) of the pixel portion by providing a filter that transmits light in the emission wavelength band on the light emission side of the pixel. Can do. By providing the filter, it is possible to omit a circularly polarizing plate that has been conventionally required, and the loss of light emitted from the light emitting layer can be eliminated. Furthermore, a change in color tone that occurs when the pixel portion (display screen) is viewed obliquely can be reduced.

その他に、発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。 In addition, examples of the polymer electroluminescent material that can be used for forming the light emitting layer include polyparaphenylene vinylene, polyparaphenylene, polythiophene, and polyfluorene.

また、発光層として無機材料を用いても良い。無機材料としては、硫化亜鉛(ZnS)などの化合物半導体にマンガン(Mn)や希土類(Eu、Ceなど)を不純物として添加したものを適用できる。これらの不純物は発光中心イオンと呼ばれ、このイオン内の電子遷移により発光が得られる。また、硫化亜鉛(ZnS)などの化合物半導体に、アクセプタ元素としてCu、Ag、Auなどを、ドナー元素としてF、Cl、Brなどを添加して、アクセプタとドナー間の遷移により発光を得るものを適用することができる。また、より発光効率を向上させるために、GaAsを添加しても良い。発光層は、100〜1000nm(好ましくは、300〜600nm)の厚さで設ければ良い。このような発光層と電極(陽極及び陰極)との間には、発光効率を高めるために誘電体層を設ける。誘電体層としては、チタン酸バリウム(BaTiO)などを適用することができる。誘電体層は50nm〜500nm(好ましくは、100nm〜200nm)の厚さで設ける。 In addition, an inorganic material may be used for the light emitting layer. As the inorganic material, a compound semiconductor such as zinc sulfide (ZnS) added with manganese (Mn) or rare earth (Eu, Ce, etc.) as impurities can be applied. These impurities are called luminescent center ions, and light emission is obtained by electronic transition in the ions. In addition, a compound semiconductor such as zinc sulfide (ZnS) is added with Cu, Ag, Au, or the like as an acceptor element and F, Cl, Br, or the like as a donor element, and emits light by transition between the acceptor and the donor. Can be applied. Further, GaAs may be added in order to further improve the light emission efficiency. The light emitting layer may be provided with a thickness of 100 to 1000 nm (preferably 300 to 600 nm). A dielectric layer is provided between such a light emitting layer and the electrodes (anode and cathode) in order to increase the light emission efficiency. As the dielectric layer, barium titanate (BaTiO 3 ) or the like can be used. The dielectric layer is provided with a thickness of 50 nm to 500 nm (preferably 100 nm to 200 nm).

いずれにしても、発光層の層構造は変化しうるものであり、特定の正孔または電子注入輸送層や発光層を備えていない代わりに、もっぱらこの目的用の電極層を備えたり、発光性の材料を分散させて備えたりする変形は、発光素子としての目的を達成し得る範囲において許容されうるものである。 In any case, the layer structure of the light-emitting layer can be changed, and instead of having a specific hole or electron injecting and transporting layer or light-emitting layer, the light-emitting layer has an electrode layer exclusively for this purpose, or has a light-emitting property. Such a modification that the material is dispersed and provided can be tolerated as long as the object as the light emitting element can be achieved.

また、封止基板にカラーフィルタ(着色層)を形成してもよい。カラーフィルタ(着色層)は、蒸着法や液滴吐出法によって形成することができ、カラーフィルタ(着色層)を用いると、高精細な表示を行うこともできる。カラーフィルタ(着色層)により、各RGBの発光スペクトルにおいてブロードなピークを鋭くなるように補正できるからである。 Further, a color filter (colored layer) may be formed on the sealing substrate. The color filter (colored layer) can be formed by an evaporation method or a droplet discharge method. When the color filter (colored layer) is used, high-definition display can be performed. This is because the color filter (colored layer) can correct a broad peak to be sharp in the emission spectrum of each RGB.

また、単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタ(着色層)や色変換層は、例えば第2の基板(封止基板)に形成し、基板へ貼り合わせればよい。 Further, full color display can be performed by forming a material exhibiting monochromatic light emission and combining a color filter and a color conversion layer. The color filter (colored layer) and the color conversion layer may be formed, for example, on the second substrate (sealing substrate) and attached to the substrate.

そして、スパッタリング法、または蒸着法により、対向電極(第2の電極ともいう)211を形成する。画素電極209と対向電極211は、一方が陽極となり、他方が陰極となる。 Then, a counter electrode (also referred to as a second electrode) 211 is formed by a sputtering method or an evaporation method. One of the pixel electrode 209 and the counter electrode 211 serves as an anode, and the other serves as a cathode.

陰極材料としては、仕事関数の小さい(仕事関数3.8eV以下)金属、合金、電気伝導性化合物、及びこれらの混合物などを用いることが好ましい。陰極材料の具体例としては、元素周期表の1族または2族に属する元素、すなわちLiやCs等のアルカリ金属、及びMg、Ca、Sr等のアルカリ土類金属、及びこれらを含む合金(Mg:Ag、Al:Li)や化合物(LiF、CsF、CaF)の他、希土類金属を含む遷移金属を用いて形成することができる。但し、陰極は透光性を有する必要があるため、これら金属、またはこれら金属を含む合金を非常に薄く形成し、ITO等の金属(合金を含む)との積層により形成する。 As the cathode material, it is preferable to use a metal, an alloy, an electrically conductive compound, a mixture thereof, or the like having a low work function (work function of 3.8 eV or less). Specific examples of the cathode material include elements belonging to Group 1 or Group 2 of the periodic table of elements, that is, alkali metals such as Li and Cs, and alkaline earth metals such as Mg, Ca, and Sr, and alloys containing these (Mg : Ag, Al: Li) and compounds (LiF, CsF, CaF 2 ), as well as transition metals including rare earth metals. However, since the cathode needs to have a light-transmitting property, these metals or an alloy containing these metals are formed very thin, and are formed by lamination with a metal (including an alloy) such as ITO.

その後、対向電極211を覆うように、窒化珪素膜やDLC(Diamond Like Carbon)膜からなる保護膜を設けてもよい。上記工程を経て、本発明の表示装置が完成する。 Thereafter, a protective film made of a silicon nitride film or a DLC (Diamond Like Carbon) film may be provided so as to cover the counter electrode 211. Through the above steps, the display device of the present invention is completed.

本実施例では、本発明の画素構成を用いたアクティブマトリクス型ディスプレイの一例を図3に示し説明する。 In this embodiment, an example of an active matrix display using the pixel configuration of the present invention will be described with reference to FIG.

アクティブマトリクス型ディスプレイは、トランジスタや配線が形成された基板201、配線部を外部回路と接続するフレキシブル配線基板217、発光素子及び該発光素子を封止する対向基板215を有する。 The active matrix display includes a substrate 201 on which transistors and wirings are formed, a flexible wiring substrate 217 for connecting a wiring portion to an external circuit, a light emitting element, and a counter substrate 215 for sealing the light emitting element.

基板201はマトリクス状に配置された複数の画素から成る画素部118、信号線駆動回路120、第1の走査線駆動回路116、第2の走査線駆動回路117、走査線補助回路(図示せず)、各種電源及び信号を入力するフレキシブル配線基板217と接続されるフレキシブル配線基板接続部216を有する。 The substrate 201 includes a pixel portion 118 including a plurality of pixels arranged in a matrix, a signal line driver circuit 120, a first scan line driver circuit 116, a second scan line driver circuit 117, and a scan line auxiliary circuit (not shown). ), And a flexible wiring board connecting portion 216 connected to a flexible wiring board 217 for inputting various power sources and signals.

信号線駆動回路120はシフトレジスタ、ラッチ、レベルシフタ及びバッファ等の回路を有し、各列のデータ線にデータを出力する。また、第1の走査線駆動回路116及び第2の走査線駆動回路117は、シフトレジスタ、レベルシフタ及びバッファ等の回路を有している。 The signal line driver circuit 120 includes circuits such as a shift register, a latch, a level shifter, and a buffer, and outputs data to the data lines in each column. The first scan line driver circuit 116 and the second scan line driver circuit 117 include circuits such as a shift register, a level shifter, and a buffer.

走査線駆動回路により選択パルスが出力されたタイミングで各画素へ書き込まれたデータ信号に応じて、発光素子の発光が制御される。 Light emission of the light emitting element is controlled in accordance with a data signal written to each pixel at the timing when the selection pulse is output by the scanning line driving circuit.

なお、上記駆動回路以外に、マイクロプロセッサやコントローラなどの回路を基板201に一体形成してもよい。そうすると、接続する外部回路(IC)の個数が減少し、軽量、薄型がさらに図れるため、携帯端末などには特に有効である。 In addition to the above driving circuit, a circuit such as a microprocessor or a controller may be integrally formed on the substrate 201. Then, the number of external circuits (IC) to be connected is reduced, and the weight and thickness can be further increased.

なお、本明細書中では図3に示すように、フレキシブル配線基板まで取り付けられ、発光素子にEL素子を用いたパネルのことを本明細書では表示モジュールという。 Note that in this specification, as shown in FIG. 3, a panel in which even a flexible wiring board is attached and an EL element is used as a light emitting element is referred to as a display module in this specification.

本実施例は、実施例1と自由に組み合わせることができる。 This embodiment can be freely combined with Embodiment 1.

本実施例では、電流供給線の電位を制御することで、環境温度の変化と経時劣化に起因した発光素子の電流値の変動による輝度のバラツキ等の影響を抑制できる構成について述べる。 In this embodiment, a configuration is described in which the potential of the current supply line can be controlled to suppress the influence of variations in luminance due to changes in the current value of the light-emitting element due to changes in environmental temperature and deterioration over time.

発光素子は、周囲の温度変化により、その抵抗値(内部抵抗値)が変化する性質を有する。具体的には、室温を通常の温度としたとき、周囲の温度が通常よりも高くなると抵抗値が低下し、周囲の温度が通常よりも低くなると抵抗値が上昇する。そのため、周囲の温度が高くなると電流値が増加して所望の輝度よりも高い輝度となり、温度が低くなると同じ電圧を印加した場合、電流値が低下して所望の輝度よりも低い輝度となる。また、発光素子は、経時的にその電流値が減少する性質を有する。具体的には、発光時間及び非発光時間が累積すると発光素子の劣化に伴い抵抗値が上昇する。そのため、発光時間及び非発光時間が累積すると同じ電圧を印加した場合、電流値が低下して所望の輝度より低い輝度となる。 The light-emitting element has a property that its resistance value (internal resistance value) changes with changes in ambient temperature. Specifically, when the room temperature is a normal temperature, the resistance value decreases when the ambient temperature becomes higher than normal, and the resistance value increases when the ambient temperature becomes lower than normal. For this reason, when the ambient temperature increases, the current value increases and becomes higher than the desired luminance. When the same voltage is applied when the temperature decreases, the current value decreases and the luminance becomes lower than the desired luminance. Further, the light emitting element has a property that its current value decreases with time. Specifically, when the light emission time and the non-light emission time are accumulated, the resistance value increases with the deterioration of the light emitting element. For this reason, when the same voltage is applied when the light emission time and the non-light emission time are accumulated, the current value decreases and the luminance becomes lower than desired luminance.

上述した発光素子が有する性質により、環境温度の変化や、経時劣化が生じると、輝度にバラツキが生じてしまう。本実施例の表示装置は、電流供給線の電位を制御することで、環境温度の変化と経時劣化に起因した発光素子の電流値の変動を抑制することができる。 Due to the properties of the light-emitting element described above, when the environmental temperature changes or the deterioration with time occurs, the luminance varies. In the display device of this embodiment, by controlling the potential of the current supply line, a change in the current value of the light-emitting element due to a change in environmental temperature and deterioration with time can be suppressed.

図4にそのような表示装置の回路構成を示す。画素には、図1(A)で示した画素回路が配置されており、図1(A)と同様の説明については省略する。図4では図1(A)と共通する要素には同じ符号を付け、その説明は省略する。 FIG. 4 shows a circuit configuration of such a display device. The pixel circuit shown in FIG. 1A is arranged in the pixel, and the description similar to that in FIG. 1A is omitted. In FIG. 4, elements that are the same as those in FIG.

この表示装置は、第1の走査線駆動回路116、第2の走査線駆動回路117及び映像信号を供給する信号線駆動回路120の他に、モニタ用回路を備えている。画素は、第1の走査線107にゲートが接続するリセットトランジスタ102と、第2の走査線108にゲートが接続するスイッチトランジスタ103が設けられている。このような画素構成の場合、電流供給線110と対向電極111の電位が固定されていると、発光素子106に電流が流れ続けていると、特性が劣化する。また、発光素子106は、周囲の温度変化によって特性が変わってくる。 This display device includes a monitor circuit in addition to the first scanning line driving circuit 116, the second scanning line driving circuit 117, and the signal line driving circuit 120 for supplying a video signal. The pixel is provided with a reset transistor 102 whose gate is connected to the first scanning line 107 and a switch transistor 103 whose gate is connected to the second scanning line 108. In the case of such a pixel configuration, if the potentials of the current supply line 110 and the counter electrode 111 are fixed, the characteristics deteriorate if current continues to flow through the light emitting element 106. Further, the characteristics of the light emitting element 106 change depending on the ambient temperature change.

具体的には、発光素子106に電流が流れ続けていると、電圧電流特性がシフトしてくる。つまり、発光素子106の抵抗値が高くなって、同じ電圧を加えていても、流れる電流値が小さくなってしまう。また、同じ大きさの電流が流れていても、発光効率が低下し、輝度が低くなってしまう。温度特性としては、周囲の温度が下がると、発光素子106の電圧電流特性がシフトし、発光素子106の抵抗値が高くなってしまう。 Specifically, when a current continues to flow through the light emitting element 106, the voltage-current characteristics shift. That is, the resistance value of the light emitting element 106 is increased, and the flowing current value is decreased even when the same voltage is applied. Moreover, even if the same magnitude | size electric current flows, luminous efficiency will fall and a brightness | luminance will fall. As temperature characteristics, when the ambient temperature decreases, the voltage-current characteristics of the light-emitting element 106 shift, and the resistance value of the light-emitting element 106 increases.

そこで、モニタ用回路を用いて、上述のような劣化や変動の影響を抑制する。本実施例では、電流供給線110の電位を制御することにより、発光素子106の経時劣化や周囲の温度変化による電流値の変動を抑制する。 Therefore, the influence of deterioration and fluctuation as described above is suppressed by using a monitor circuit. In this embodiment, the potential of the current supply line 110 is controlled to suppress the fluctuation of the current value due to the deterioration of the light emitting element 106 over time and the ambient temperature change.

第1のモニタ用電源線121と第2のモニタ用電源線125の間には、モニタ用電流源122、モニタ用発光素子124、が接続されている。そして、モニタ用電流源122とモニタ用発光素子124との接点には、モニタ用発光素子の電圧を出力するためのサンプリング回路123の入力端子が接続されている。サンプリング回路123の出力端子には、電流供給線110が接続されている。したがって、電流供給線110の電位は、サンプリング回路123の出力によって制御される。 A monitor current source 122 and a monitor light emitting element 124 are connected between the first monitor power line 121 and the second monitor power line 125. An input terminal of a sampling circuit 123 for outputting a voltage of the monitor light emitting element is connected to a contact point between the monitor current source 122 and the monitor light emitting element 124. A current supply line 110 is connected to the output terminal of the sampling circuit 123. Therefore, the potential of the current supply line 110 is controlled by the output of the sampling circuit 123.

次に、モニタ用回路の動作について述べる。まず、モニタ用電流源122は、最も高い輝度(高い諧調数)で発光素子106を発光させる場合に必要な電流を発光素子106に流す。この時の電流値をImaxとする。 Next, the operation of the monitor circuit will be described. First, the monitoring current source 122 supplies a current necessary for causing the light emitting element 106 to emit light with the highest luminance (high gradation number). The current value at this time is Imax.

すると、モニタ用発光素子124の両端には、Imaxを流すのに必要な大きさの電圧が加わる。仮に、モニタ用発光素子124の電圧電流特性が経時劣化や周囲の温度変化などによって変わったとしても、それに応じて、モニタ用発光素子124の両端の電圧も変化し、最適な大きさになる。よって、モニタ用発光素子124の変動(劣化や温度変化など)の影響を抑制することができる。 Then, a voltage having a magnitude necessary for flowing Imax is applied to both ends of the monitor light emitting element 124. Even if the voltage-current characteristic of the monitor light emitting element 124 changes due to deterioration with time or a change in ambient temperature, the voltage at both ends of the monitor light emitting element 124 changes accordingly, and becomes an optimum magnitude. Therefore, the influence of fluctuation (deterioration, temperature change, etc.) of the monitor light emitting element 124 can be suppressed.

サンプリング回路123の入力端子には、モニタ用発光素子124にかかる電圧が入力されている。したがって、サンプリング回路123の出力端子、つまり、電流供給線110の電位は、モニタ用回路によって補正されることになり、その結果、発光素子106の経時劣化や周囲の温度変化による電流値の変動は抑制される。 A voltage applied to the monitor light emitting element 124 is input to the input terminal of the sampling circuit 123. Therefore, the potential of the output terminal of the sampling circuit 123, that is, the potential of the current supply line 110 is corrected by the monitor circuit. As a result, the current value fluctuates due to deterioration of the light emitting element 106 over time and ambient temperature change. It is suppressed.

なお、サンプリング回路123は、入力電流に応じた電圧を出力する回路であれば良い。例えば電圧フォロワ回路も増幅回路を適用することができる。その他にも、オペアンプを用いても良い。これらは、バイポーラトランジスタ、MOSトランジスタのいずれか若しくは複数を組み合わせて、回路を構成すればよい。 The sampling circuit 123 may be a circuit that outputs a voltage corresponding to the input current. For example, an amplifier circuit can be applied to the voltage follower circuit. In addition, an operational amplifier may be used. These may be configured by combining any one or a plurality of bipolar transistors and MOS transistors.

なお、モニタ用発光素子124は、画素の発光素子106と同時に、同じ製造方法で、同じ基板上に作成されることが望ましい。モニタ用発光素子と、画素に配置されている発光素子とを同じ工程で作製することにより、電気的な特性を揃えることができる。 Note that the monitor light emitting element 124 is preferably formed on the same substrate by the same manufacturing method as the pixel light emitting element 106. By manufacturing the light-emitting element for monitoring and the light-emitting element arranged in the pixel in the same process, electrical characteristics can be made uniform.

なお、画素に配置されている発光素子106には電流を流さない期間が頻繁に生じるため、発光素子106の劣化は進まないが、モニタ用発光素子124に連続的に電流を流し続けていると、モニタ用発光素子124は劣化が大きく進み抵抗が高くなる。そのため、サンプリング回路123は補正が強くかかり、大きな電圧を出力する。その結果、電流供給線110の電位が高くなり、発光素子106に必要以上の輝度で発光させてしまう。そこで、実際の画素での劣化度合いに合わせるようにしてもよい。例えば、平均的に画面全体の点灯率が30%であれば、30%の輝度に相当するような期間だけ、モニタ用発光素子124に電流を流すようにしてもよい。そのとき、モニタ用発光素子124に電流が流れない期間が生じてしまうが、サンプリング回路123の出力端子からは、変わりなく電圧が供給されているようにする必要がある。そのような電圧の供給を実現するためには、サンプリング回路123の入力端子に保持容量を設け、モニタ用発光素子124に電流を流していた時の電位を保持するようにすればよい。 Note that a period in which no current flows is frequently generated in the light-emitting element 106 arranged in the pixel, so that the deterioration of the light-emitting element 106 does not progress, but if a current is continuously supplied to the monitor light-emitting element 124. The light emitting element for monitoring 124 is greatly deteriorated and the resistance is increased. Therefore, the sampling circuit 123 is strongly corrected and outputs a large voltage. As a result, the potential of the current supply line 110 becomes high, causing the light emitting element 106 to emit light with a luminance higher than necessary. Therefore, it may be adapted to the degree of deterioration in actual pixels. For example, if the lighting rate of the entire screen is 30% on average, a current may be passed through the monitor light emitting element 124 only during a period corresponding to 30% luminance. At that time, a period in which no current flows in the monitor light emitting element 124 occurs, but it is necessary to keep the voltage supplied from the output terminal of the sampling circuit 123 unchanged. In order to realize such supply of voltage, a storage capacitor may be provided at the input terminal of the sampling circuit 123 so as to hold the potential when a current is supplied to the monitor light emitting element 124.

なお、最も高い階調数のものに合わせてモニタ用回路を動作させると、サンプリング回路123に補正が強くかかり、大きな電圧を出力させてしまうが、それによって画素での焼き付き(画素ごとの劣化度合いのばらつきによる輝度むら)が目立たなくなるため、最も明るい階調数のものに合わせてモニタ用回路を動作させることが望ましい。 Note that if the monitor circuit is operated in accordance with the one having the highest number of gradations, the sampling circuit 123 is strongly corrected, and a large voltage is output, which causes image burn-in (degree of deterioration for each pixel). Therefore, it is desirable to operate the monitoring circuit in accordance with the brightest number of gradations.

本実施例においては、駆動トランジスタ104は線形領域で動作させることがさらに好適である。線形領域で動作させることで駆動トランジスタ104は、概ねスイッチとして動作する。そのため、駆動トランジスタ104の経時劣化や周囲の温度変化などによる特性の変動の影響が出にくくすることができる。線形領域のみで動作させる場合は、発光素子106に電流が流れるかどうかをデジタル的に制御することが多い。その場合、多階調化をはかるため、時間階調方式や面積階調方式などを組み合わせることが好適である。 In the present embodiment, it is more preferable that the driving transistor 104 is operated in a linear region. By operating in the linear region, the driving transistor 104 generally operates as a switch. For this reason, it is possible to make it difficult for the driving transistor 104 to be affected by fluctuations in characteristics due to deterioration over time or changes in ambient temperature. When operating only in the linear region, it is often digitally controlled whether or not a current flows through the light emitting element 106. In that case, in order to increase the number of gradations, it is preferable to combine a time gradation method, an area gradation method, or the like.

また、画素部において駆動トランジスタのゲート電極に印加されるオンとオフの電位と、データ線の電位とを別に設定することができるので、データ線の電位の最大振幅を低く設定することが可能となる。それにより消費電力を大幅に抑えた表示装置を提供することが可能となり、消費電力を大幅に抑えた電子機器を提供することができる。 In addition, since the on / off potential applied to the gate electrode of the driving transistor and the data line potential can be set separately in the pixel portion, the maximum amplitude of the data line potential can be set low. Become. Accordingly, a display device with significantly reduced power consumption can be provided, and an electronic device with significantly reduced power consumption can be provided.

本実施例は、実施例1及び2と自由に組み合わせることができる。 This embodiment can be freely combined with Embodiments 1 and 2.

本実施例は、本発明に係る電子機器の態様を図5、図6、図7(A)〜図7(B)、図8(A)〜図8(B)、図9、図10(A)〜図10(E)に示す。 In this embodiment, the electronic device according to the present invention is shown in FIGS. 5, 6, 7 A to 7 B, 8 A to 8 B, 9, and 10 ( A) to FIG. 10 (E).

図5は表示パネル200と、回路基板300を組み合わせた表示モジュールを示している。回路基板300には、コントロール回路304や信号分割回路305などが形成されており、フレキシブル配線基板217によって表示パネル200と電気的に接続されている。 FIG. 5 shows a display module in which the display panel 200 and the circuit board 300 are combined. A control circuit 304, a signal dividing circuit 305, and the like are formed on the circuit board 300, and are electrically connected to the display panel 200 by a flexible wiring board 217.

この表示パネル200には、複数の画素が設けられた画素部118と、第1の走査線駆動回路116、第2の走査線駆動回路117、走査線補助回路119、画素にビデオ信号を供給する信号線駆動回路120を備えている。この表示パネル200の構成は、実施例1〜3と同等なものを適用することができる。 In the display panel 200, a video signal is supplied to the pixel portion 118 provided with a plurality of pixels, the first scan line driver circuit 116, the second scan line driver circuit 117, the scan line auxiliary circuit 119, and the pixels. A signal line driver circuit 120 is provided. As the configuration of the display panel 200, one equivalent to that of the first to third embodiments can be applied.

図6は、テレビジョン装置の主要な構成を示すブロック図である。送受信回路301は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路302と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路303と、その変換された信号をドライバICの入力仕様に変換するためのコントロール回路304とにより処理される。コントロール回路304は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路305を設け、入力デジタル信号をm個に分割して供給する構成としても良い。 FIG. 6 is a block diagram illustrating a main configuration of the television device. The transmission / reception circuit 301 receives a video signal and an audio signal. The video signal includes a video signal amplifying circuit 302, a video signal processing circuit 303 that converts a signal output from the video signal into a color signal corresponding to each color of red, green, and blue, and an input of the converted signal to the driver IC. Processing is performed by a control circuit 304 for conversion into specifications. The control circuit 304 outputs signals to the scanning line side and the signal line side, respectively. In the case of digital driving, a signal dividing circuit 305 may be provided on the signal line side and an input digital signal may be divided into m pieces and supplied.

送受信回路301で受信した信号のうち、音声信号は音声信号増幅回路306に送られ、そこから出力される信号は音声信号処理回路307を経てスピーカー310に供給される。制御回路308は受信局(受信周波数)や音量の制御情報を入力部309から受け、送受信回路301や音声信号処理回路307に信号を送出する。 Of the signals received by the transmission / reception circuit 301, the audio signal is sent to the audio signal amplification circuit 306, and the signal output therefrom is supplied to the speaker 310 via the audio signal processing circuit 307. The control circuit 308 receives control information on the receiving station (reception frequency) and volume from the input unit 309 and sends a signal to the transmission / reception circuit 301 and the audio signal processing circuit 307.

図7(A)に示すように、表示モジュールを筐体401に組みこんで、テレビジョン装置を完成させることができる。表示モジュールにより、表示パネル200が形成される。また、スピーカー310、入力部309などが適宜備えられている。 As shown in FIG. 7A, a television set can be completed by incorporating a display module into a housing 401. A display panel 200 is formed by the display module. Further, a speaker 310, an input unit 309, and the like are provided as appropriate.

また図7(B)に、ワイヤレスでディスプレイのみを持ち運び可能なテレビジョン装置を示す。筐体402にはバッテリ及び信号受信器が内蔵されており、そのバッテリで表示パネル200やスピーカー310を駆動させる。バッテリは充電器403で繰り返し充電が可能となっている。また、充電器403は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することができる。筐体402は入力部309によって制御する。また、図7(B)に示す装置は、入力部309を操作することによって、筐体402から充電器403に信号を送ることも可能であるため映像音声双方向通信装置とも言える。また、入力部309を操作することによって、筐体402から充電器403に信号を送り、さらに充電器403が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能であり、汎用遠隔制御装置とも言える。本発明は表示パネル200に適用することができる。 FIG. 7B illustrates a television device in which only a display can be carried wirelessly. The housing 402 incorporates a battery and a signal receiver, and the display panel 200 and the speaker 310 are driven by the battery. The battery can be repeatedly charged by the charger 403. The charger 403 can transmit and receive a video signal, and can transmit the video signal to a signal receiver of the display. The housing 402 is controlled by the input unit 309. The device illustrated in FIG. 7B can also be referred to as a video / audio two-way communication device because a signal can be sent from the housing 402 to the charger 403 by operating the input portion 309. Further, by operating the input unit 309, a signal is transmitted from the housing 402 to the charger 403, and further, a signal that can be transmitted by the charger 403 is received by another electronic device, thereby controlling communication of the other electronic device. It can be said to be a general-purpose remote control device. The present invention can be applied to the display panel 200.

図5、図6、図7(A)〜図7(B)に示すテレビジョン装置は本発明に係る構成を備えることにより、画素部において駆動トランジスタのゲート電極に印加されるオンとオフの電位と、データ線の電位とを別に設定することができる。従って、データ線の電位の最大振幅を低く設定することが可能となる。それにより消費電力を大幅に抑えた表示装置を提供することが可能となり、消費電力を大幅に抑えた商品を顧客に提供することができる。 The television device shown in FIGS. 5, 6, and 7A to 7B has the structure according to the present invention, so that on and off potentials applied to the gate electrode of the driving transistor in the pixel portion. And the potential of the data line can be set separately. Therefore, the maximum amplitude of the potential of the data line can be set low. As a result, it is possible to provide a display device with significantly reduced power consumption, and it is possible to provide customers with products with significantly reduced power consumption.

勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。 Of course, the present invention is not limited to a television device, but can be applied to various uses such as a monitor for a personal computer, an information display board in a railway station or airport, an advertisement display board in a street, etc. can do.

図8(A)は表示パネル200と回路基板500を組み合わせた表示モジュールを示している。表示パネル200は、複数の画素が設けられた画素部118と、第1の走査線駆動回路116、第2の走査線駆動回路117と、選択された画素にビデオ信号を供給する信号線駆動回路120を備えている。 FIG. 8A shows a display module in which the display panel 200 and the circuit board 500 are combined. The display panel 200 includes a pixel portion 118 provided with a plurality of pixels, a first scanning line driving circuit 116, a second scanning line driving circuit 117, and a signal line driving circuit that supplies a video signal to a selected pixel. 120.

回路基板500には、コントローラ504、マイクロプロセッサ503(MPU)、メモリ506、電源回路507、音声信号処理回路505及び送受信回路502などが備えられている。回路基板500と表示パネル200は、フレキシブル配線基板217(FPC)により接続されている。フレキシブル配線基板217には、保持容量、バッファ回路などを設け、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防ぐ構成としても良い。また、コントローラ504、音声信号処理回路505、メモリ506、マイクロプロセッサ503、電源回路507などは、COG(Chip On Glass)方式を用いて表示パネル200に実装することもできる。COG方式により、回路基板500の規模を縮小することができる。 The circuit board 500 includes a controller 504, a microprocessor 503 (MPU), a memory 506, a power supply circuit 507, an audio signal processing circuit 505, a transmission / reception circuit 502, and the like. The circuit board 500 and the display panel 200 are connected by a flexible wiring board 217 (FPC). The flexible wiring board 217 may be provided with a storage capacitor, a buffer circuit, and the like to prevent noise from being applied to the power supply voltage and the signal and the rise of the signal from being slowed down. In addition, the controller 504, the audio signal processing circuit 505, the memory 506, the microprocessor 503, the power supply circuit 507, and the like can be mounted on the display panel 200 using a COG (Chip On Glass) method. The scale of the circuit board 500 can be reduced by the COG method.

回路基板500に備えられたインターフェース508を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行うためのアンテナ用ポート501が、回路基板500に設けられている。 Various control signals are input / output via an interface 508 provided in the circuit board 500. In addition, an antenna port 501 for transmitting and receiving signals to and from the antenna is provided on the circuit board 500.

図8(B)は、図8(A)に示した表示モジュールのブロック図を示す。この表示モジュールは、メモリ506としてVRAM513、DRAM514、フラッシュメモリ515などが含まれている。VRAM513にはパネルに表示する画像のデータが、DRAM514には画像データまたは音声データが、フラッシュメモリ515には各種プログラムが記憶されている。 FIG. 8B is a block diagram of the display module illustrated in FIG. This display module includes a VRAM 513, a DRAM 514, a flash memory 515, and the like as the memory 506. The VRAM 513 stores image data to be displayed on the panel, the DRAM 514 stores image data or audio data, and the flash memory 515 stores various programs.

電源回路507は、表示パネル200、コントローラ504、マイクロプロセッサ503、音声信号処理回路505、メモリ506、送受信回路502を動作させる電力を供給する。またパネルの仕様によっては、電源回路507に電流源が備えられている場合もある。 The power supply circuit 507 supplies power for operating the display panel 200, the controller 504, the microprocessor 503, the audio signal processing circuit 505, the memory 506, and the transmission / reception circuit 502. Depending on the panel specifications, the power supply circuit 507 may be provided with a current source.

マイクロプロセッサ503は、制御信号生成回路516、デコーダ517、レジスタ518、演算回路519、RAM520、マイクロプロセッサ503用のインターフェース521などを有している。インターフェース521を介してマイクロプロセッサ503に入力された各種信号は、一旦レジスタ518に保持された後、演算回路519、デコーダ517などに入力される。演算回路519では入力された信号に基づき演算を行い、各種命令を送る場所を指定する。一方デコーダ517に入力された信号はデコードされ、制御信号生成回路516に入力される。制御信号生成回路516は入力された信号に基づき、各種命令を含む信号を生成し、演算回路519において指定された場所、具体的にはメモリ506、送受信回路502、音声信号処理回路505、コントローラ504などに送る。 The microprocessor 503 includes a control signal generation circuit 516, a decoder 517, a register 518, an arithmetic circuit 519, a RAM 520, an interface 521 for the microprocessor 503, and the like. Various signals input to the microprocessor 503 via the interface 521 are once held in the register 518 and then input to the arithmetic circuit 519, the decoder 517, and the like. The arithmetic circuit 519 performs an operation based on the input signal and designates a place to send various commands. On the other hand, the signal input to the decoder 517 is decoded and input to the control signal generation circuit 516. The control signal generation circuit 516 generates a signal including various instructions based on the input signal, and a location designated by the arithmetic circuit 519, specifically, the memory 506, the transmission / reception circuit 502, the audio signal processing circuit 505, and the controller 504. Send to etc.

メモリ506、送受信回路502、音声信号処理回路505、コントローラ504は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。 The memory 506, the transmission / reception circuit 502, the audio signal processing circuit 505, and the controller 504 operate according to the received commands. The operation will be briefly described below.

入力手段512から入力された信号は、インターフェース508を介して回路基板500に実装されたマイクロプロセッサ503に送られる。制御信号生成回路516は、ポインティングデバイスやキーボードなどの入力手段512から送られてきた信号に従い、VRAM513に格納してある画像データを所定のフォーマットに変換し、コントローラ504に送付する。 A signal input from the input unit 512 is sent to the microprocessor 503 mounted on the circuit board 500 via the interface 508. The control signal generation circuit 516 converts the image data stored in the VRAM 513 into a predetermined format in accordance with a signal sent from the input unit 512 such as a pointing device or a keyboard, and sends the image data to the controller 504.

コントローラ504は、パネルの仕様に合わせてマイクロプロセッサ503から送られてきた画像データを含む信号にデータ処理を施し、表示パネル200に供給する。またコントローラ504は、電源回路507から入力された電源電圧やマイクロプロセッサ503から入力された各種信号をもとに、Hsync信号、Vsync信号、クロック信号CLK、交流電圧(AC Cont)、切り替え信号L/Rを生成し、表示パネル200に供給する。 The controller 504 performs data processing on a signal including image data sent from the microprocessor 503 in accordance with the panel specifications, and supplies the processed signal to the display panel 200. The controller 504 also uses the Hsync signal, the Vsync signal, the clock signal CLK, the AC voltage (AC Cont), the switching signal L / based on the power supply voltage input from the power supply circuit 507 and various signals input from the microprocessor 503. R is generated and supplied to the display panel 200.

送受信回路502では、アンテナ511において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、VCO(Voltage Controlled Oscillator)、LPF(Low Pass Filter)、カプラ、バランなどの高周波回路を含んでいる。送受信回路502において送受信される信号のうち音声情報を含む信号が、マイクロプロセッサ503からの命令に従って、音声信号処理回路505に送られる。 In the transmission / reception circuit 502, a signal transmitted / received as a radio wave is processed by the antenna 511. Specifically, a high frequency such as an isolator, a band pass filter, a VCO (Voltage Controlled Oscillator), an LPF (Low Pass Filter), a coupler, and a balun. Includes circuitry. A signal including audio information among signals transmitted and received in the transmission / reception circuit 502 is sent to the audio signal processing circuit 505 in accordance with a command from the microprocessor 503.

マイクロプロセッサ503の命令に従って送られてきた音声情報を含む信号は、音声信号処理回路505において音声信号に復調され、スピーカー510に送られる。またマイクロフォン509から送られてきた音声信号は、音声信号処理回路505において変調され、マイクロプロセッサ503からの命令に従って、送受信回路502に送られる。 A signal including audio information sent in accordance with a command from the microprocessor 503 is demodulated into an audio signal in the audio signal processing circuit 505 and sent to the speaker 510. The audio signal transmitted from the microphone 509 is modulated by the audio signal processing circuit 505 and is transmitted to the transmission / reception circuit 502 in accordance with a command from the microprocessor 503.

コントローラ504、マイクロプロセッサ503、電源回路507、音声信号処理回路505、メモリ506を、本実施例のパッケージとして実装することができる。本実施例は、アイソレータ、バンドパスフィルタ、VCO(Voltage Controlled Oscillator)、LPF(Low Pass Filter)、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。 The controller 504, the microprocessor 503, the power supply circuit 507, the audio signal processing circuit 505, and the memory 506 can be mounted as a package of this embodiment. This embodiment can be applied to any circuit other than a high-frequency circuit such as an isolator, a band pass filter, a VCO (Voltage Controlled Oscillator), an LPF (Low Pass Filter), a coupler, and a balun.

図9は、図8(A)〜図8(B)に示す表示モジュールを含む携帯電話機の一態様を示している。表示パネル200はハウジング604に脱着自在に組み込まれる。ハウジング604は表示パネル200のサイズに合わせて、形状や寸法を適宜変更することができる。表示パネル200を固定したハウジング604は回路基板500に嵌着され表示モジュールとして組み立てられる。 FIG. 9 illustrates one mode of a mobile phone including the display module illustrated in FIGS. 8A to 8B. The display panel 200 is incorporated in the housing 604 so as to be detachable. The shape and dimensions of the housing 604 can be changed as appropriate in accordance with the size of the display panel 200. A housing 604 to which the display panel 200 is fixed is fitted to the circuit board 500 and assembled as a display module.

表示パネル200はフレキシブル配線基板217を介して回路基板500に接続される。回路基板500には、送受信回路、マイクロプロセッサ及びコントローラなどを含む信号処理回路の他にスピーカー510、マイクロフォン509などが実装されている。このような表示モジュールと、入力手段512、バッテリ603、アンテナ511を組み合わせ、筐体601、602に収納する。表示パネル200の画素部は筐体601に形成された開口窓から視認できように配置する。 The display panel 200 is connected to the circuit board 500 via the flexible wiring board 217. In addition to a signal processing circuit including a transmission / reception circuit, a microprocessor, a controller, and the like, a speaker 510, a microphone 509, and the like are mounted on the circuit board 500. Such a display module, the input means 512, the battery 603, and the antenna 511 are combined and housed in the housings 601 and 602. The pixel portion of the display panel 200 is disposed so as to be visible from an opening window formed in the housing 601.

本実施例に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る。例えば、表示パネルを複数備えた構成や、筐体を適宜複数に分割して蝶番により開閉式とした構成としてもよい。 The mobile phone according to the present embodiment can be transformed into various modes according to the function and application. For example, a configuration in which a plurality of display panels are provided, or a configuration in which a housing is divided into a plurality of portions and can be opened and closed by a hinge may be employed.

図9の携帯電話機において、表示パネル200は実施例1で説明したものと同様の画素をマトリクス状に配列して構成されている。当該表示パネルは、画素内において駆動トランジスタのゲート電極に印加されるオンとオフの電位と、データ線の電位とを別に設定することができる。従って、データ線の電位の最大振幅を低く設定することが可能となり、消費電力を大幅に抑えることができる。このような特徴により、携帯電話機において、電源回路を大幅に削減、若しくは縮小することができるので、筐体601の小型軽量化を図ることが可能である。本発明に係る携帯電話機は、低消費電力、小型軽量化が図られているので、それにより携帯性の向上した製品を顧客に提供することができる。 In the mobile phone of FIG. 9, the display panel 200 is configured by arranging pixels similar to those described in the first embodiment in a matrix. In the display panel, an on / off potential applied to a gate electrode of a driving transistor in a pixel and a potential of a data line can be set separately. Therefore, the maximum amplitude of the potential of the data line can be set low, and the power consumption can be greatly suppressed. With such a feature, the power supply circuit can be significantly reduced or reduced in the cellular phone, so that the housing 601 can be reduced in size and weight. Since the mobile phone according to the present invention has low power consumption and reduced size and weight, a product with improved portability can be provided to customers.

図10(A)はテレビジョン装置であり、筐体701、支持台702、表示パネル200などによって構成されている。このテレビジョン装置において、表示パネル200は実施例1で説明したものと同様の画素をマトリクス状に配列して構成されている。当該表示パネルは、画素内において駆動トランジスタのゲート電極に印加されるオンとオフの電位と、データ線の電位とを別に設定することができる。従って、データ線の電位の最大振幅を低く設定することが可能となり、消費電力を大幅に抑えることができる。このような特徴により、テレビジョン装置において、電源回路を大幅に削減、若しくは縮小することができる。そのため、筐体701の小型軽量化を図ることが可能である。本発明に係るテレビジョン装置は、低消費電力、小型軽量化が図られているので、それにより住環境に適合した製品を顧客に提供することができる。 FIG. 10A illustrates a television device, which includes a housing 701, a support base 702, a display panel 200, and the like. In this television apparatus, the display panel 200 is configured by arranging pixels similar to those described in the first embodiment in a matrix. In the display panel, an on / off potential applied to a gate electrode of a driving transistor in a pixel and a potential of a data line can be set separately. Therefore, the maximum amplitude of the potential of the data line can be set low, and the power consumption can be greatly suppressed. With such a feature, the power supply circuit can be significantly reduced or reduced in the television device. Therefore, the housing 701 can be reduced in size and weight. In the television device according to the present invention, low power consumption and reduction in size and weight are achieved, so that a product suitable for a living environment can be provided to a customer.

図10(B)はコンピュータであり、本体703、筐体704、表示パネル200、キーボード705、外部接続ポート706、ポインティングマウス708等を含む。このコンピュータにおいて、表示パネル200は実施例1で説明したものと同様の画素をマトリクス状に配列して構成されている。当該表示パネルは、画素内において駆動トランジスタのゲート電極に印加されるオンとオフの電位と、データ線の電位とを別に設定することができる。従って、データ線の電位の最大振幅を低く設定することが可能となり、消費電力を大幅に抑えることができる。このような特徴により、コンピュータにおいて、電源回路を大幅に削減、若しくは縮小することができるので、本体703や筐体704の小型軽量化を図ることが可能である。本発明に係るコンピュータは、低消費電力、小型軽量化が図られているので、それにより利便性の高い製品を顧客に提供することができる。 FIG. 10B illustrates a computer, which includes a main body 703, a housing 704, a display panel 200, a keyboard 705, an external connection port 706, a pointing mouse 708, and the like. In this computer, the display panel 200 is configured by arranging pixels similar to those described in the first embodiment in a matrix. In the display panel, an on / off potential applied to a gate electrode of a driving transistor in a pixel and a potential of a data line can be set separately. Therefore, the maximum amplitude of the potential of the data line can be set low, and the power consumption can be greatly suppressed. With such a feature, the power supply circuit can be significantly reduced or reduced in the computer, so that the main body 703 and the housing 704 can be reduced in size and weight. In the computer according to the present invention, low power consumption and reduction in size and weight are achieved, so that a highly convenient product can be provided to customers.

図10(C)は携帯可能なコンピュータであり、本体709、表示パネル200、スイッチ710、操作キー712、赤外線ポート711等を含む。この携帯可能なコンピュータにおいて、表示パネル200は実施例1で説明したものと同様の画素をマトリクス状に配列して構成されている。当該表示パネルは、画素内において駆動トランジスタのゲート電極に印加されるオンとオフの電位と、データ線の電位とを別に設定することができる。従って、データ線の電位の最大振幅を低く設定することが可能となり、消費電力を大幅に抑えることができる。このような特徴により、携帯可能なコンピュータにおいて、電源回路を大幅に削減、若しくは縮小することができるので、本体709の小型軽量化を図ることが可能である。本発明に係る携帯可能なコンピュータは、低消費電力、小型軽量化が図られているので、それにより利便性の高い製品を顧客に提供することができる。 FIG. 10C illustrates a portable computer, which includes a main body 709, a display panel 200, a switch 710, operation keys 712, an infrared port 711, and the like. In this portable computer, the display panel 200 is configured by arranging pixels similar to those described in Embodiment 1 in a matrix. In the display panel, an on / off potential applied to a gate electrode of a driving transistor in a pixel and a potential of a data line can be set separately. Therefore, the maximum amplitude of the potential of the data line can be set low, and the power consumption can be greatly suppressed. With such a feature, in a portable computer, the power supply circuit can be significantly reduced or reduced, so that the main body 709 can be reduced in size and weight. In the portable computer according to the present invention, low power consumption and reduction in size and weight are achieved, so that a highly convenient product can be provided to customers.

図10(D)は携帯型のゲーム機であり、筐体713、表示パネル200、スピーカー部714、操作キー715、記録媒体挿入部716等を含む。この携帯型のゲーム機において、表示パネル200は実施例1で説明したものと同様の画素をマトリクス状に配列して構成されている。当該表示パネルは、画素内において駆動トランジスタのゲート電極に印加されるオンとオフの電位と、データ線の電位とを別に設定することができる。従って、データ線の電位の最大振幅を低く設定することが可能となり、消費電力を大幅に抑えることができる。このような特徴により、携帯型のゲーム機において、電源回路を大幅に削減、若しくは縮小することができるので、筐体713の小型軽量化を図ることが可能である。本発明に係る携帯型のゲーム機は、低消費電力、小型軽量化が図られているので、それにより利便性の高い製品を顧客に提供することができる。 FIG. 10D illustrates a portable game machine including a housing 713, a display panel 200, a speaker portion 714, operation keys 715, a recording medium insertion portion 716, and the like. In this portable game machine, the display panel 200 is configured by arranging pixels similar to those described in the first embodiment in a matrix. In the display panel, an on / off potential applied to a gate electrode of a driving transistor in a pixel and a potential of a data line can be set separately. Therefore, the maximum amplitude of the potential of the data line can be set low, and the power consumption can be greatly suppressed. With such a feature, in a portable game machine, the power supply circuit can be significantly reduced or reduced, so that the housing 713 can be reduced in size and weight. In the portable game machine according to the present invention, low power consumption and reduction in size and weight are achieved, so that a highly convenient product can be provided to customers.

図10(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体717、筐体718、表示パネル200a、表示パネル200b、記録媒体(DVD等)読込部719、操作キー720、スピーカー部721等を含む。表示パネル200aは主として画像情報を表示し、表示パネル200bは主として文字情報を表示する。この画像再生装置において、表示パネル200a、表示パネル200bは実施例1で説明したものと同様の画素をマトリクス状に配列して構成されている。当該表示パネルは、画素内において駆動トランジスタのゲート電極に印加されるオンとオフの電位と、データ線の電位とを別に設定することができる。従って、データ線の電位の最大振幅を低く設定することが可能となり、消費電力を大幅に抑えることができる。このような特徴により、画像再生装置において、電源回路を大幅に削減、若しくは縮小することができるので、本体717や筐体718の小型軽量化を図ることが可能である。本発明に係る画像再生装置は、低消費電力、小型軽量化が図られているので、利便性の高い製品を顧客に提供することができる。 FIG. 10E shows a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a main body 717, a housing 718, a display panel 200a, a display panel 200b, and a recording medium (DVD or the like). A reading unit 719, an operation key 720, a speaker unit 721, and the like are included. The display panel 200a mainly displays image information, and the display panel 200b mainly displays character information. In this image reproducing apparatus, the display panel 200a and the display panel 200b are configured by arranging pixels similar to those described in the first embodiment in a matrix. In the display panel, an on / off potential applied to a gate electrode of a driving transistor in a pixel and a potential of a data line can be set separately. Therefore, the maximum amplitude of the potential of the data line can be set low, and the power consumption can be greatly suppressed. With such a feature, the power supply circuit can be significantly reduced or reduced in the image reproducing device, so that the main body 717 and the housing 718 can be reduced in size and weight. Since the image reproducing apparatus according to the present invention achieves low power consumption and reduction in size and weight, a highly convenient product can be provided to customers.

これらの電子機器に使われる表示パネルは、大きさや強度、または使用目的に応じて、ガラス基板だけでなく耐熱性のプラスチック基板を用いることも可能である。それによってよりいっそうの軽量化を図ることができる。 Display panels used in these electronic devices can use not only a glass substrate but also a heat-resistant plastic substrate depending on the size, strength, or purpose of use. As a result, the weight can be further reduced.

なお、本実施例に示した例はごく一例であり、これらの用途に限定するものではないことを付記する。 It should be noted that the examples shown in the present embodiment are only examples and are not limited to these applications.

また本実施例は、実施例1〜3の構成と自由に組み合わせて実施することが可能である。 In addition, this embodiment can be implemented by freely combining with the configurations of the first to third embodiments.

(A)実施の形態で参照する表示装置の回路図。(B)タイミングチャートを示す図。FIG. 5A is a circuit diagram of a display device referred to in an embodiment. FIG. 5B is a timing chart. 実施例1で参照する表示装置の断面図。2 is a cross-sectional view of a display device referred to in Embodiment 1. FIG. 実施例2で参照する表示装置の斜視図。FIG. 10 is a perspective view of a display device referred to in Example 2. 実施例3で参照する表示装置の回路図。FIG. 10 is a circuit diagram of a display device referred to in Example 3. 実施例4で参照する電子機器の図。FIG. 10 is a diagram of an electronic device referred to in Example 4. 実施例4で参照する電子機器の図。FIG. 10 is a diagram of an electronic device referred to in Example 4. 実施例4で参照する電子機器の図。FIG. 10 is a diagram of an electronic device referred to in Example 4. 実施例4で参照する電子機器の図。FIG. 10 is a diagram of an electronic device referred to in Example 4. 実施例4で参照する電子機器の図。FIG. 10 is a diagram of an electronic device referred to in Example 4. 実施例4で参照する電子機器の図。FIG. 10 is a diagram of an electronic device referred to in Example 4. 従来例を示す図。The figure which shows a prior art example.

符号の説明Explanation of symbols

100 画素
101 選択トランジスタ
102 リセットトランジスタ
103 スイッチトランジスタ
104 駆動トランジスタ
105 保持容量
106 発光素子
107 第1の走査線
108 第2の走査線
109 データ線
110 電流供給線
111 対向電極
112 インバータ
113 第1のnチャネル型トランジスタ
114 第2のnチャネル型トランジスタ
115 GND
116 第1の走査線駆動回路
117 第2の走査線駆動回路
118 画素部
119 走査線補助回路
120 信号線駆動回路
121 第1のモニタ用電源線
122 モニタ用電流源
123 サンプリング回路
124 モニタ用発光素子
125 第2のモニタ用電源線
200 表示パネル
200a 表示パネル
200b 表示パネル
201 基板
202 結晶性半導体膜
203A 導電膜
203B 導電膜
204 第1絶縁膜
205 第2絶縁膜
206 層間絶縁膜
207 導電膜
208 第3絶縁膜
209 画素電極
210 発光層
211 対向電極
212 選択トランジスタ
213 駆動トランジスタ
214 発光素子
215 対向基板
216 フレキシブル配線基板接続部
217 フレキシブル配線基板
300 回路基板
301 送受信回路
302 映像信号増幅回路
303 映像信号処理回路
304 コントロール回路
305 信号分割回路
306 音声信号増幅回路
307 音声信号処理回路
308 制御回路
309 入力部
310 スピーカー
401 筐体
402 筐体
403 充電器
500 回路基板
501 アンテナ用ポート
502 送受信回路
503 マイクロプロセッサ
504 コントローラ
505 音声信号処理回路
506 メモリ
507 電源回路
508 インターフェース
509 マイクロフォン
510 スピーカー
511 アンテナ
512 入力手段
513 VRAM
514 DRAM
515 フラッシュメモリ
516 制御信号生成回路
517 デコーダ
518 レジスタ
519 演算回路
520 RAM
521 インターフェース
601 筐体
602 筐体
603 バッテリ
604 ハウジング
701 筐体
702 支持台
703 本体
704 筐体
705 キーボード
706 外部接続ポート
708 ポインティングマウス
709 本体
710 スイッチ
711 赤外線ポート
712 操作キー
713 筐体
714 スピーカー部
715 操作キー
716 記録媒体挿入部
717 本体
718 筐体
719 記録媒体読込部
720 操作キー
721 スピーカー部
2401 スイッチトランジスタ
2402 駆動トランジスタ
2403 保持容量
2404 発光素子
2405 走査線
2406 データ線
2407 電流供給線
2408 対向電極
100 pixel 101 selection transistor 102 reset transistor 103 switch transistor 104 drive transistor 105 holding capacitor 106 light emitting element 107 first scanning line 108 second scanning line 109 data line 110 current supply line 111 counter electrode 112 inverter 113 first n channel Transistor 114 Second n-channel transistor 115 GND
116 First scanning line driving circuit 117 Second scanning line driving circuit 118 Pixel portion 119 Scanning line auxiliary circuit 120 Signal line driving circuit 121 First monitoring power supply line 122 Monitoring current source 123 Sampling circuit 124 Monitoring light emitting element 125 Second monitor power line 200 Display panel 200a Display panel 200b Display panel 201 Substrate 202 Crystalline semiconductor film 203A Conductive film 203B Conductive film 204 First insulating film 205 Second insulating film 206 Interlayer insulating film 207 Conductive film 208 Third Insulating film 209 Pixel electrode 210 Light emitting layer 211 Counter electrode 212 Select transistor 213 Drive transistor 214 Light emitting element 215 Counter substrate 216 Flexible wiring board connection portion 217 Flexible wiring board 300 Circuit board 301 Transmission / reception circuit 302 Video signal amplification circuit 303 Video signal Logic circuit 304 Control circuit 305 Signal division circuit 306 Audio signal amplification circuit 307 Audio signal processing circuit 308 Control circuit 309 Input unit 310 Speaker 401 Case 402 Case 403 Charger 500 Circuit board 501 Port for antenna 502 Transmission / reception circuit 503 Microprocessor 504 Controller 505 Audio signal processing circuit 506 Memory 507 Power supply circuit 508 Interface 509 Microphone 510 Speaker 511 Antenna 512 Input means 513 VRAM
514 DRAM
515 Flash memory 516 Control signal generation circuit 517 Decoder 518 Register 519 Arithmetic circuit 520 RAM
521 Interface 601 Case 602 Case 603 Battery 604 Housing 701 Case 702 Support base 703 Main body 704 Case 705 Keyboard 706 External connection port 708 Pointing mouse 709 Main body 710 Switch 711 Infrared port 712 Operation key 713 Case 714 Speaker portion 715 Operation Key 716 Recording medium insertion portion 717 Main body 718 Case 719 Recording medium reading portion 720 Operation key 721 Speaker portion 2401 Switch transistor 2402 Drive transistor 2403 Retention capacitance 2404 Light emitting element 2405 Scan line 2406 Data line 2407 Current supply line 2408 Counter electrode

Claims (6)

電源線と、
一端が第1の走査線駆動回路に接続された第1の走査線と、
一端が第2の走査線駆動回路に接続された第2の走査線と、
前記第1の走査線の他端に接続され、少なくとも1つのスイッチング素子を有する走査線補助回路と、を有し、
前記第1の走査線の信号電位と、前記第2の走査線駆動回路により供給される前記第2の走査線の信号電位とにより前記スイッチング素子を制御することで、前記スイッチング素子を介して前記電源線と前記第1の走査線を導通させることを特徴とする表示装置。
A power line;
A first scanning line having one end connected to the first scanning line driving circuit;
A second scanning line having one end connected to the second scanning line driving circuit;
A scanning line auxiliary circuit connected to the other end of the first scanning line and having at least one switching element;
The switching element is controlled by the signal potential of the first scanning line and the signal potential of the second scanning line supplied by the second scanning line driving circuit, and the switching element is interposed through the switching element. A display device, wherein a power supply line and the first scanning line are made conductive.
電源線と、
一端が第1の走査線駆動回路に接続された第1の走査線と、
一端が第2の走査線駆動回路に接続された第2の走査線と、
前記第1の走査線の他端に接続され、少なくとも1つのスイッチング素子を有する走査線補助回路と、
電流供給線と発光素子の間に直列に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極と接続され、他方の電極が前記電流供給線と接続された保持容量と、
前記第1の走査線とゲート電極が接続され、前記電流供給線とソース電極又はドレイン電極の一方の電極が接続されたリセットトランジスタと、
前記第2の走査線とゲート電極が接続され、前記リセットトランジスタの他方の電極と前記保持容量の一方の電極との間に接続されたスイッチトランジスタと、
データ線とゲート電極が接続され、前記スイッチトランジスタと前記第1の走査線との間に直列に挿入された選択トランジスタと、を有し、
前記第1の走査線の信号電位と、前記第2の走査線駆動回路により供給される前記第2の走査線の信号電位とにより前記スイッチング素子を制御することで、前記スイッチング素子を介して前記電源線と前記第1の走査線を導通させ、且つ前記駆動トランジスタのゲート電位を前記電源線の電位と等しくすることを特徴とする表示装置。
A power line;
A first scanning line having one end connected to the first scanning line driving circuit;
A second scanning line having one end connected to the second scanning line driving circuit;
A scanning line auxiliary circuit connected to the other end of the first scanning line and having at least one switching element;
A drive transistor connected in series between the current supply line and the light emitting element;
A storage capacitor in which one electrode is connected to the gate electrode of the driving transistor and the other electrode is connected to the current supply line;
A reset transistor in which the first scanning line and a gate electrode are connected, and the current supply line and one of a source electrode and a drain electrode are connected;
A switch transistor connected between the second scanning line and a gate electrode, and connected between the other electrode of the reset transistor and one electrode of the storage capacitor;
A data line and a gate electrode, and a selection transistor inserted in series between the switch transistor and the first scan line, and
The switching element is controlled by the signal potential of the first scanning line and the signal potential of the second scanning line supplied by the second scanning line driving circuit, and the switching element is interposed through the switching element. A display device, wherein a power supply line and the first scanning line are made conductive and a gate potential of the driving transistor is made equal to a potential of the power supply line.
電源線と、
第1の走査線駆動回路と、
第2の走査線駆動回路と、
第1の走査線と、
第2の走査線と、
第1のトランジスタと、
第2のトランジスタと、
インバータと、を有し、
前記第1の走査線の一端は、前記第1の走査線駆動回路に接続され、
前記第1の走査線の他端は、前記インバータの入力端子に接続され、
前記第2の走査線の一端は、前記第2の走査線駆動回路に接続され、
前記第1のトランジスタのゲート電極は、前記インバータの出力端子に接続され、
前記第1のトランジスタのソース電極またはドレイン電極の一方は、前記第1の走査線の他端に接続され、
前記第2のトランジスタのゲート電極は、前記第2の走査線の一端または前記第2の走査線駆動回路に接続され、
前記第2のトランジスタのソース電極またはドレイン電極の一方は、前記第1のトランジスタのソース電極またはドレイン電極の他方に接続され、
前記第2のトランジスタのソース電極またはドレイン電極の他方は、前記電源線に接続されていることを特徴とする表示装置。
A power line;
A first scanning line driving circuit;
A second scanning line driving circuit;
A first scan line;
A second scan line;
A first transistor;
A second transistor;
An inverter,
One end of the first scanning line is connected to the first scanning line driving circuit,
The other end of the first scanning line is connected to an input terminal of the inverter,
One end of the second scanning line is connected to the second scanning line driving circuit,
A gate electrode of the first transistor is connected to an output terminal of the inverter;
One of the source electrode and the drain electrode of the first transistor is connected to the other end of the first scanning line,
A gate electrode of the second transistor is connected to one end of the second scanning line or the second scanning line driving circuit;
One of a source electrode and a drain electrode of the second transistor is connected to the other of the source electrode and the drain electrode of the first transistor;
The other of the source electrode and the drain electrode of the second transistor is connected to the power supply line.
電源線と、
第1の走査線駆動回路と、
第2の走査線駆動回路と、
第1の走査線と、
第2の走査線と、
第1のトランジスタと、
第2のトランジスタと、
インバータと、を有し、
前記第1の走査線の一端は、前記第1の走査線駆動回路に接続され、
前記第1の走査線の他端は、前記インバータの入力端子に接続され、
前記第2の走査線の一端は、前記第2の走査線駆動回路に接続され、
前記第1のトランジスタのゲート電極は、前記第2の走査線の一端または前記第2の走査線駆動回路に接続され、
前記第1のトランジスタのソース電極またはドレイン電極の一方は、前記第1の走査線の他端に接続され、
前記第2のトランジスタのゲート電極は、前記インバータの出力端子に接続され、
前記第2のトランジスタのソース電極またはドレイン電極の一方は、前記第1のトランジスタのソース電極またはドレイン電極の他方に接続され、
前記第2のトランジスタのソース電極またはドレイン電極の他方は、前記電源線に接続されていることを特徴とする表示装置。
A power line;
A first scanning line driving circuit;
A second scanning line driving circuit;
A first scan line;
A second scan line;
A first transistor;
A second transistor;
An inverter,
One end of the first scanning line is connected to the first scanning line driving circuit,
The other end of the first scanning line is connected to an input terminal of the inverter,
One end of the second scanning line is connected to the second scanning line driving circuit,
A gate electrode of the first transistor is connected to one end of the second scanning line or the second scanning line driving circuit;
One of the source electrode and the drain electrode of the first transistor is connected to the other end of the first scanning line,
A gate electrode of the second transistor is connected to an output terminal of the inverter;
One of a source electrode and a drain electrode of the second transistor is connected to the other of the source electrode and the drain electrode of the first transistor;
The other of the source electrode and the drain electrode of the second transistor is connected to the power supply line.
電源線と、
一端が第1の走査線駆動回路に接続された第1の走査線と、
一端が第2の走査線駆動回路に接続された第2の走査線と、
前記第1の走査線の他端に接続され、少なくとも1つのスイッチング素子を有する走査線補助回路と、
電流供給線と発光素子の間に直列に接続された駆動トランジスタと、
データ線とゲート電極が接続され、前記第1の走査線とソース電極又はドレイン電極の一方が接続された選択トランジスタと、
前記第2の走査線とゲート電極が接続され、前記選択トランジスタのソース又はドレインの他方と前記駆動トランジスタのゲートとの間に接続されたスイッチトランジスタと、を有し、
前記第1の走査線の信号電位と、前記第2の走査線駆動回路により供給される前記第2の走査線の信号電位とにより前記スイッチング素子を制御することで、前記スイッチング素子を介して前記電源線と前記第1の走査線を導通させ、且つ前記駆動トランジスタのゲート電位を前記電源線の電位と等しくすることを特徴とする表示装置。
A power line;
A first scanning line having one end connected to the first scanning line driving circuit;
A second scanning line having one end connected to the second scanning line driving circuit;
A scanning line auxiliary circuit connected to the other end of the first scanning line and having at least one switching element;
A drive transistor connected in series between the current supply line and the light emitting element;
A selection transistor in which a data line and a gate electrode are connected, and the first scanning line and one of a source electrode and a drain electrode are connected;
A switch transistor connected between the second scanning line and the gate electrode, and connected between the other of the source or drain of the selection transistor and the gate of the driving transistor;
The switching element is controlled by the signal potential of the first scanning line and the signal potential of the second scanning line supplied by the second scanning line driving circuit, and the switching element is interposed through the switching element. A display device, wherein a power supply line and the first scanning line are made conductive and a gate potential of the driving transistor is made equal to a potential of the power supply line.
請求項1乃至請求項のいずれか一項において、
前記第1の走査線駆動回路により供給される信号電位と前記電源線の電位は等しいことを特徴とする表示装置。
In any one of Claims 1 thru | or 5 ,
A display device, wherein a signal potential supplied from the first scan line driver circuit is equal to a potential of the power supply line.
JP2007003022A 2006-01-13 2007-01-11 Display device Expired - Fee Related JP5078363B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007003022A JP5078363B2 (en) 2006-01-13 2007-01-11 Display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006005592 2006-01-13
JP2006005592 2006-01-13
JP2007003022A JP5078363B2 (en) 2006-01-13 2007-01-11 Display device

Publications (3)

Publication Number Publication Date
JP2007213042A JP2007213042A (en) 2007-08-23
JP2007213042A5 JP2007213042A5 (en) 2010-02-18
JP5078363B2 true JP5078363B2 (en) 2012-11-21

Family

ID=38491474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007003022A Expired - Fee Related JP5078363B2 (en) 2006-01-13 2007-01-11 Display device

Country Status (1)

Country Link
JP (1) JP5078363B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009116206A (en) 2007-11-09 2009-05-28 Sony Corp El display panel and electronic device
CN101911166B (en) 2008-01-15 2013-08-21 株式会社半导体能源研究所 Light-emitting device
JP5682612B2 (en) * 2012-11-28 2015-03-11 ソニー株式会社 Display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1039325A (en) * 1996-07-26 1998-02-13 Toshiba Corp Active matrix type liquid crystal display device
JP2959509B2 (en) * 1997-03-11 1999-10-06 日本電気株式会社 Liquid crystal display
JP3594131B2 (en) * 2000-07-28 2004-11-24 シャープ株式会社 Image display device

Also Published As

Publication number Publication date
JP2007213042A (en) 2007-08-23

Similar Documents

Publication Publication Date Title
KR101401519B1 (en) Semiconductor device, display device and electronic device
US7777710B2 (en) Display device
US8633872B2 (en) Semiconductor device, and display device and electronic equipment each having the same
US9208723B2 (en) Semiconductor device including transistor with oxide semiconductor
US8154189B2 (en) Display device and manufacturing method of the same
JP2023085396A (en) Display device
JP5142507B2 (en) Semiconductor device, display device including the semiconductor device, and electronic apparatus
JP4994022B2 (en) Semiconductor device
JP5089072B2 (en) Semiconductor device
US7755581B2 (en) Semiconductor device, display device having the same and electronic appliance
JP4850565B2 (en) Semiconductor device, display device including the semiconductor device, and electronic device
JP5078363B2 (en) Display device
JP4822437B2 (en) Display device and manufacturing method thereof
JP5759661B2 (en) Display device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120828

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5078363

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees