JP2007128982A - Semiconductor bump connection structure and its manufacturing method - Google Patents

Semiconductor bump connection structure and its manufacturing method Download PDF

Info

Publication number
JP2007128982A
JP2007128982A JP2005318753A JP2005318753A JP2007128982A JP 2007128982 A JP2007128982 A JP 2007128982A JP 2005318753 A JP2005318753 A JP 2005318753A JP 2005318753 A JP2005318753 A JP 2005318753A JP 2007128982 A JP2007128982 A JP 2007128982A
Authority
JP
Japan
Prior art keywords
solder
electrode
electronic component
solder ball
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005318753A
Other languages
Japanese (ja)
Other versions
JP4720438B2 (en
Inventor
Takuo Funaya
琢央 船矢
Shintaro Yamamichi
新太郎 山道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2005318753A priority Critical patent/JP4720438B2/en
Publication of JP2007128982A publication Critical patent/JP2007128982A/en
Application granted granted Critical
Publication of JP4720438B2 publication Critical patent/JP4720438B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor bump connection structure wherein appropriate connection can be ensured without using flux, the contact area of a solder bump with an electrode of an electronic part can be controlled to be specified at all times, and no shortcircuiting among the bumps occurs during reflow and of which a connection portion is superior in reliability, and to provide its manufacturing method. <P>SOLUTION: In a flip-chip connection structure wherein an electrode 2 of a first electronic part and an electrode 6 of a second electronic part are connected by a solder bump 3, metal compound layers 4 and 7 are formed on a bonding boundary between the electrodes 2 and 6 of the solder bump 3, and a narrow part 10 is formed on the side surface of the solder bump 3, namely, on a host-phase side adjacent to an intermetallic compound layer in at least one bonding part on the sides of the first and second electronic parts. The narrow part 10 reduces stress generating due to the difference of thermal expansion coefficients, on the side of the solder host phase. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体パッケージのはんだバンプを使用したフリップチップ接続構造体及びその製造方法に関する。   The present invention relates to a flip-chip connection structure using solder bumps of a semiconductor package and a method for manufacturing the same.

例えば、特許文献１乃至３に開示されたバンプ構造等及びＣ４（Controlled Collapse Chip Connection）技術と呼ばれる従来のはんだバンプを用いたフリップチップ接続においては、ＬＳＩ（Large Scale Integration）チップに形成されたはんだバンプを溶融させる際に、溶融はんだの回路基板電極への濡れ性は、はんだ合金組成と回路基板電極の材質及び表面状態により左右される。そのため、良好な電極へのはんだ濡れ性を確保するために、フラックスが必要であり、また、はんだ溶融接続後にフラックス洗浄の工程が必要であった。   For example, in flip-chip connection using a bump structure disclosed in Patent Documents 1 to 3 and a conventional solder bump called C4 (Controlled Collapse Chip Connection) technology, solder formed on an LSI (Large Scale Integration) chip When the bump is melted, the wettability of the molten solder to the circuit board electrode depends on the solder alloy composition, the material of the circuit board electrode, and the surface state. Therefore, in order to ensure good solder wettability to the electrode, a flux is necessary, and a flux cleaning step is necessary after solder fusion connection.

また、特許文献４に開示されている技術では、回路基板電極にフラックスを混練したはんだペーストを印刷法により供給し、その後に金属ボールが形成された半導体素子を回路基板上に搭載している。   In the technique disclosed in Patent Document 4, a solder paste in which flux is kneaded is supplied to a circuit board electrode by a printing method, and then a semiconductor element on which metal balls are formed is mounted on the circuit board.

しかしながら、上述の特許文献１乃至４に記載された技術においては、リフロー後のフラックス洗浄工程が必要であるが、このリフロー後のフラックスの洗浄は、狭ピッチのはんだバンプ接続においてＬＳＩと回路基板との間が小さくなった場合に極めて困難となり、洗浄が不十分であると樹脂残渣が残り、フラックス中に含まれる活性な塩素等が接続構造体の内部に残留することによって、ＬＳＩの金属部分が腐食作用を受け、信頼性を悪化させることがある。   However, in the techniques described in Patent Documents 1 to 4 described above, a flux cleaning step after reflow is necessary. This flux cleaning after reflow is performed by connecting LSIs and circuit boards in a narrow pitch solder bump connection. When the gap becomes small, it becomes extremely difficult. If the cleaning is insufficient, resin residue remains, and active chlorine contained in the flux remains inside the connection structure, so that the metal part of the LSI is It may be corrosive and deteriorate reliability.

また、通常のフラックスを塗布した回路基板にＬＳＩを搭載した後、リフロー工程によるはんだバンプ接続を行うことは、はんだ接続部の位置ずれが起きたり、又はバンプが表面張力及びチップ自重により大きく潰れたりすると、ショートが起こる危険性がある。   Also, after mounting LSI on a circuit board coated with normal flux, solder bump connection by reflow process may cause misalignment of the solder connection part, or bump may be greatly crushed due to surface tension and chip weight. Then there is a risk of a short circuit.

更に、特許文献４に開示された技術は、異種の金属又ははんだを用いてくびれをバンプに形成するというものであるが、ＬＳＩ電極又は回路基板の電極とはんだとの界面に形成される金属間化合物層以外にバンプ内部に異種金属の界面が形成されて信頼性を損ねる。   Further, the technique disclosed in Patent Document 4 is to form a constriction in a bump using a different kind of metal or solder, but between the metal formed at the interface between the LSI electrode or the circuit board electrode and the solder. In addition to the compound layer, an interface of a dissimilar metal is formed inside the bump, thereby impairing reliability.

例えば、特許文献５には、バンプに荷重を印加して、バンプ表面を接続対象の回路基板表面へ押し当てた後、この位置で、ＬＳＩのつかみ部分を固定しながら、はんだバンプを溶融する接続方法が開示されている。このような加熱機構を有する接続装置によるリフロー、即ちローカルリフローにより、チップに個別に温度を付加する場合においても、装置能力により昇温及び冷却に要する時間は異なるが、少なくとも４０秒程度の長い接続時間が必要である。一台の装置において４０秒の接続時間は、ベルト炉で連続的にリフローを行うのに比べて、一つの接続に費やす時間としては極めて長いものである。   For example, Patent Document 5 discloses a connection in which a load is applied to a bump, the bump surface is pressed against the surface of a circuit board to be connected, and the solder bump is melted at this position while fixing the grip portion of the LSI. A method is disclosed. Even when the temperature is individually added to the chip by reflow by the connection device having such a heating mechanism, that is, local reflow, the time required for temperature rise and cooling differs depending on the device capability, but the connection is long for at least about 40 seconds. I need time. The connection time of 40 seconds in one apparatus is extremely long as the time spent for one connection as compared with continuous reflow in a belt furnace.

また、接続時のＬＳＩと回路基板との間隔を特定の変位量に保つことにより、隣り合うバンプ同士のショートを避ける方法は、実際には接続時の温度によりツール部分が熱膨張を起こすため、装置上の設定から推測される数値と実際のＬＳＩと回路基板との間隔が異なり、異なるＬＳＩと回路基板との組み合わせでの接続時には常に異なる変位制御の接続条件が必要であり、多品種の接続を行う場合には接続条件の設定が困難である。   In addition, the method of avoiding shorting between adjacent bumps by keeping the distance between the LSI and the circuit board at the time of connection at a specific displacement amount actually causes thermal expansion of the tool part due to the temperature at the time of connection. The numerical value estimated from the setting on the device and the interval between the actual LSI and the circuit board are different, and different displacement control connection conditions are always required when connecting different combinations of LSI and circuit board. In this case, it is difficult to set connection conditions.

このように、特許文献５に開示された技術は、はんだの融点以上のピーク温度を持つ温度プロファイルを使用するため、はんだバンプ自体が溶融し、そのため荷重による制御を行った場合にはんだバンプ同士が潰れすぎてショートすることがある。この場合は、ＬＳＩを吸着して、そのＬＳＩを回路基板上に搭載するツールを変位制御し、接続時のＬＳＩと回路基板との間隔を特定の数値に保つことにより隣り合うはんだバンプ同士のショートを避ける方法等が用いられるが、接続時の温度によりツール部分が熱膨張を起こすため、装置上の設定から推測される数値と実際のＬＳＩと回路基板との間隔が異なり、接続条件の最適化が困難である。   Thus, since the technique disclosed in Patent Document 5 uses a temperature profile having a peak temperature equal to or higher than the melting point of the solder, the solder bumps themselves are melted. It may be crushed too much and short. In this case, by picking up the LSI, controlling the displacement of the tool for mounting the LSI on the circuit board, and keeping the distance between the LSI and the circuit board at the time of connection at a specific value, the adjacent solder bumps are short-circuited. However, since the tool part is subject to thermal expansion due to the temperature at the time of connection, the numerical value estimated from the setting on the device differs from the interval between the actual LSI and the circuit board, and the connection conditions are optimized. Is difficult.

一方、はんだバンプとＬＳＩ電極又は回路基板電極との接続部分には、金属接合する際に脆い金属間化合物層が形成され、且つその金属間化合物層が存在するバンプの外側は応力集中するため、クラックの基点となり、信頼性を損ねる危険性がある。   On the other hand, at the connection portion between the solder bump and the LSI electrode or the circuit board electrode, a brittle intermetallic compound layer is formed at the time of metal bonding, and the outside of the bump where the intermetallic compound layer exists is stress concentrated. There is a danger that it becomes the base point of the crack and impairs the reliability.

特許文献６に開示された技術においては、はんだバンプと電極との接続部をＬＳＩのインターポーザーと呼ばれる基板樹脂層内部に設けることによって、この接続部に故意にくびれを形成し、このくびれの部分で応力集中を招き、はんだを塑性変形させることによって、インターポーザーとマザーボード間に位置するはんだバンプに、熱膨張係数差により生ずる応力を減少させることができるとされている。しかしながら、応力集中によりインターポーザー内部のはんだが塑性変形する場合には、インターポーザー内部の配線層及び絶縁樹脂層を破壊し、信頼性を損ねてしまうという問題点がある。   In the technique disclosed in Patent Document 6, a constriction is intentionally formed in the connection portion by providing a connection portion between the solder bump and the electrode inside a substrate resin layer called an LSI interposer. It is said that the stress caused by the difference in thermal expansion coefficient can be reduced in the solder bump located between the interposer and the mother board by inducing stress concentration and plastically deforming the solder. However, when the solder inside the interposer is plastically deformed due to the stress concentration, there is a problem that the wiring layer and the insulating resin layer inside the interposer are destroyed and the reliability is impaired.

例えば、特許文献４に開示された技術は、融点が異なる二種類の金属を用いることによって、融点の高いはんだ又は金を溶かさずに、融点の低いはんだをその外周で溶融することによりバンプ接続構造を得ている。この場合、二種類の合金を接続に使用する点が、はんだ金属間化合物による接合界面を通常の銅電極表面との界面だけでなく、高融点金属と低融点金属との間に一つ増やす結果となり、界面に形成される金属間化合物の脆さ及び非溶融金属部分への溶融金属の元素拡散によって生じるボイドが信頼性に悪影響を及ぼす。また、回路基板側にはんだペースト等、何らかの形態による低融点金属を供給する工程が一つ増えることによって、製品となる場合のコスト上昇を招く。   For example, the technique disclosed in Patent Document 4 uses a two-type metal having different melting points to melt a solder having a low melting point on the outer periphery without melting a solder or gold having a high melting point. Have gained. In this case, the use of two types of alloys for the connection results in the fact that the joint interface with the solder intermetallic compound is increased not only between the interface with the normal copper electrode surface but also between the refractory metal and the low melting metal. Thus, the brittleness of the intermetallic compound formed at the interface and voids generated by elemental diffusion of the molten metal into the non-molten metal part adversely affect the reliability. In addition, the number of steps of supplying a low melting point metal in some form such as solder paste to the circuit board side increases, thereby causing an increase in cost in the case of a product.

また、特許文献７及び８に開示されている技術においては、高信頼化のため、半導体チップと回路基板とをはんだバンプで接続した後、再度溶融してウェスト形状のバンプを形成している。この場合、バンプ外側の面は通常の外側に凸となる曲面とならずに、内側に凸となる曲面を形成するが、バンプ全体の高さを引き上げているため、パッケージ形状の増大を招く。   In the techniques disclosed in Patent Documents 7 and 8, for high reliability, a semiconductor chip and a circuit board are connected by solder bumps and then melted again to form a waist-shaped bump. In this case, the outer surface of the bump does not become a curved surface that protrudes outward, but a curved surface that protrudes inward, but the height of the entire bump is raised, which increases the package shape.

更に、ウェスト形状のバンプの半導体チップ電極と回路基板電極とを結ぶ方向に垂直の横断面の面積は、どの高さ位置においてもはんだバンプにおける接続される電極との接合界面の面積よりも小さい面積となり、くびれの部分が最小の断面積を有するため、バンプ接合界面に対して平行な応力が加わる場合には、はんだバンプはくびれの部分に限らず非常に小さな応力によって破断される。また、くびれの部分がはんだバンプの中心部付近に位置するため、バンプ接合界面付近に存在する脆い金属間化合物層から最も離れた位置に存在することとなり、脆い金属間化合物層に対する応力緩和の効果が小さく、良好な信頼性を得ることが困難である。   Further, the area of the cross section perpendicular to the direction connecting the semiconductor chip electrode and the circuit board electrode of the waist-shaped bump is smaller than the area of the bonding interface with the electrode to be connected in the solder bump at any height position. Thus, since the constricted portion has the minimum cross-sectional area, when a parallel stress is applied to the bump bonding interface, the solder bump is not limited to the constricted portion and is broken by a very small stress. In addition, since the constriction is located near the center of the solder bump, it is located farthest from the brittle intermetallic compound layer near the bump bonding interface, and the effect of stress relaxation on the brittle intermetallic compound layer Is small and it is difficult to obtain good reliability.

特開平０９−０９７７９１号公報JP 09-097971 A 特許第２７９５２７０号公報Japanese Patent No. 2795270 特許第２７９３５２８号公報Japanese Patent No. 2793528 特開２０００−２１６５３０号公報JP 2000-216530 A 特開平０３−３０６０６１号公報Japanese Patent Laid-Open No. 03-306061 特許第３６２３６４１号公報Japanese Patent No. 3623641 特開２００２−３１４２４１号公報JP 2002-314241 A 特開平５−２２６４１７号公報JP-A-5-226417

上述の如く、特許文献６乃至８に開示された技術は、はんだバンプとＬＳＩ電極又は回路基板電極との接続部分にはんだバンプによって金属接合する際に脆い金属間化合物層が形成され、且つその金属間化合物層が存在するバンプの外側は応力集中するためクラックの基点となり、信頼性を損ねる危険性がある。   As described above, in the techniques disclosed in Patent Documents 6 to 8, a brittle intermetallic compound layer is formed when a solder bump is metal-bonded to a connection portion between a solder bump and an LSI electrode or a circuit board electrode. Since the stress concentrates on the outside of the bump where the intermetallic compound layer exists, it becomes a base point of a crack and there is a risk of impairing reliability.

図１１乃至１４は、従来のはんだ接続技術によってＬＳＩチップ１に形成されたはんだボールバンプ３と回路基板電極６とをはんだボールバンプ３を溶融することによって接続したときの断面接続構造を示す。   11 to 14 show a cross-sectional connection structure when the solder ball bump 3 formed on the LSI chip 1 and the circuit board electrode 6 are connected by melting the solder ball bump 3 by the conventional solder connection technique.

図１１は、対向して配置されたＬＳＩチップ１の電極２と回路基板５の電極６との間をはんだボールバンプ３をリフロー法又はローカルリフロー法によってフリップチップ接続したときの断面接続構造と金属間化合物７の分布を示している。はんだボールバンプ３は、溶融した際、表面張力により球形に近づこうとするために、ＬＳＩ電極２と回路基板電極６との間の外気に接する外側は、冷却後に球面に近い構造となる。図１１に、回路基板５の電極６付近の応力集中箇所８を示している。形状的変曲点であり、局部収縮した応力集中箇所８は、回路基板電極６とはんだボールバンプ３とが接する回路基板電極６表面外周のくびれの部分に形成される。同時にこの応力集中箇所８は、回路基板電極６とはんだボールバンプ３とによって形成された金属間化合物７の端部に形成されている。また、この金属間化合物層は、Ｓｎ−Ｃｕ化合物、Ｎｉ−Ｓｎ化合物又はＡｕ−Ｓｎ化合物等から形成され、非常に脆い材料である。Ｓｉ等によって構成されるＬＳＩチップ１と、有機樹脂、ＳｉＯ２又はＡｌ２Ｏ３セラミックス等から構成される回路基板５との間では、温度が付加された場合に熱膨張係数に差があることによってはんだボールバンプ３に応力がかかるが、このような熱膨張係数差による応力が応力集中箇所８において脆い金属間化合物層７に集中するためにクラック等を生じ易く、信頼性を損ねる問題点がある。 FIG. 11 shows a cross-sectional connection structure and metal when the solder ball bump 3 is flip-chip connected between the electrode 2 of the LSI chip 1 and the electrode 6 of the circuit board 5 which are arranged to face each other by the reflow method or the local reflow method. The distribution of intermetallic compound 7 is shown. When the solder ball bump 3 is melted, the solder ball bump 3 tends to approach a spherical shape due to surface tension. Therefore, the outer side in contact with the outside air between the LSI electrode 2 and the circuit board electrode 6 has a structure close to a spherical surface after cooling. FIG. 11 shows a stress concentration point 8 near the electrode 6 of the circuit board 5. A stress concentration point 8 which is a shape inflection point and is locally contracted is formed at a constricted portion on the outer periphery of the surface of the circuit board electrode 6 where the circuit board electrode 6 and the solder ball bump 3 are in contact with each other. At the same time, the stress concentration portion 8 is formed at the end portion of the intermetallic compound 7 formed by the circuit board electrode 6 and the solder ball bump 3. The intermetallic compound layer is formed of a Sn—Cu compound, a Ni—Sn compound, an Au—Sn compound, or the like, and is a very brittle material. There is a difference in coefficient of thermal expansion between the LSI chip 1 made of Si or the like and the circuit board 5 made of organic resin, SiO 2 or Al 2 O 3 ceramics, etc. when temperature is applied. However, since the stress due to the difference in thermal expansion coefficient is concentrated on the brittle intermetallic compound layer 7 at the stress concentration portion 8, a crack or the like is likely to occur and the reliability is impaired. is there.

図１２は、図１１と同様に、対向して配置されたＬＳＩチップ１の電極２と回路基板５の電極６との間をはんだボールバンプ３をリフロー法又はローカルリフロー法によってフリップチップ接続したときの断面接続構造と金属間化合物７の分布を示している。図１１の場合と異なり、ＬＳＩ電極２と回路基板電極６の中心が少なくとも一方向でずれており、形状的変曲点である応力集中箇所８が各電極とはんだボールバンプ３の接合された４隅に形成された断面接続構造を示している。はんだボールバンプ３は、溶融した際、表面張力により球形に近づこうとするために、ＬＳＩ電極２と回路基板電極６との間の外気に接する外側は、ＬＳＩ電極２と回路基板電極６の中心ずれも有るため、冷却後に傾いた球面に近い構造となる。この場合にも、応力集中箇所８は、金属間化合物層７の端部に形成されるために、Ｓｉ等により構成されるＬＳＩチップ１と、有機樹脂、ＳｉＯ２又はＡｌ２Ｏ３セラミックス等により構成される回路基板５との間において熱膨張係数差により発生した応力によりクラック等の発生と拡大を起こし、信頼性が悪かった。 FIG. 12 is similar to FIG. 11 when the solder ball bump 3 is flip-chip connected between the electrode 2 of the LSI chip 1 and the electrode 6 of the circuit board 5 which are arranged to face each other by the reflow method or the local reflow method. The cross-sectional connection structure and the distribution of the intermetallic compound 7 are shown. Unlike the case of FIG. 11, the centers of the LSI electrode 2 and the circuit board electrode 6 are shifted in at least one direction, and the stress concentration portion 8, which is a geometrical inflection point, is bonded to each electrode and the solder ball bump 3. The cross-section connection structure formed in the corner is shown. When the solder ball bump 3 is melted, the solder ball bump 3 tends to approach a spherical shape due to surface tension. Therefore, the outer side in contact with the outside air between the LSI electrode 2 and the circuit board electrode 6 is shifted from the center of the LSI electrode 2 and the circuit board electrode 6. Therefore, the structure is close to a spherical surface inclined after cooling. Also in this case, since the stress concentration portion 8 is formed at the end portion of the intermetallic compound layer 7, the LSI chip 1 made of Si or the like and the organic resin, SiO 2 or Al 2 O 3 ceramics or the like is used. The stress generated by the difference in thermal expansion coefficient between the circuit board 5 and the circuit board 5 caused cracks and the like, and the reliability was poor.

図１３は、図１１及び１２と同様に、対向して配置されたＬＳＩチップ１の電極２と回路基板５の電極６との間をはんだボールバンプ３をリフロー法又はローカルリフロー法によってフリップチップ接続したときの断面接続構造と金属間化合物７の分布を示している。図１１の場合と異なり、はんだボールバンプ３の回路基板電極６への濡れ性が悪く、形状的変曲点でありバンプが局部収縮した応力集中箇所８が回路基板電極６の表面内側に形成された断面接続構造を示している。はんだボールバンプ３は、溶融した際、表面張力により球形に近づこうとするために、ＬＳＩ電極２と回路基板電極６との間の外気に接する外側は、冷却後に球面に近い構造となる。この場合においても、応力集中箇所８は、金属間化合物層７の端部に形成されるために、Ｓｉ等により構成されるＬＳＩチップ１と有機樹脂、ＳｉＯ２又はＡｌ２Ｏ３セラミックス等により構成される回路基板５との間において熱膨張係数差により発生した応力によりクラック等の発生と拡大を起こし、信頼性が悪かった。 FIG. 13 is similar to FIGS. 11 and 12, the solder ball bump 3 is flip-chip connected between the electrode 2 of the LSI chip 1 and the electrode 6 of the circuit board 5 which are arranged to face each other by the reflow method or the local reflow method. The cross-sectional connection structure and the distribution of the intermetallic compound 7 are shown. Unlike the case of FIG. 11, the solder ball bump 3 has poor wettability to the circuit board electrode 6, and a stress concentration portion 8 is formed on the inner surface of the circuit board electrode 6, which is a shape inflection point and the bump is locally contracted. A cross-sectional connection structure is shown. When the solder ball bump 3 is melted, the solder ball bump 3 tends to approach a spherical shape due to surface tension. Therefore, the outer side in contact with the outside air between the LSI electrode 2 and the circuit board electrode 6 has a structure close to a spherical surface after cooling. Also in this case, since the stress concentration portion 8 is formed at the end of the intermetallic compound layer 7, it is constituted by the LSI chip 1 made of Si or the like and an organic resin, SiO 2 or Al 2 O 3 ceramics, or the like. Due to the stress generated by the difference in thermal expansion coefficient with the circuit board 5 to be generated, cracks and the like were generated and expanded, and the reliability was poor.

図１４は、図１１乃至１３と同様に、対向して配置されたＬＳＩチップ１の電極２と回路基板５の電極６との間をはんだボールバンプ３をリフロー法又はローカルリフロー法によってフリップチップ接続したときの断面接続構造と金属間化合物７の分布を示している。図１３の場合と異なり、はんだボールバンプ３の回路基板電極６への濡れ性が良く、形状的変曲点である応力集中箇所８が回路基板電極６の側面で回路基板５の近傍に形成された断面接続構造を示している。はんだボールバンプ３は、溶融した際、表面張力により球形に近づこうとするために、ＬＳＩ電極２と回路基板電極６との間の外気に接する外側は、冷却後に球面に近い構造となる。ここでも、応力集中箇所８は金属間化合物層７の端部に形成されるために、Ｓｉ等により構成されるＬＳＩチップ１と有機樹脂、ＳｉＯ２又はＡｌ２Ｏ３セラミックス等により構成される回路基板５との間において熱膨張係数差により発生した応力によりクラック等の発生と拡大を起こし、信頼性が悪かった。 14, as in FIGS. 11 to 13, the solder ball bump 3 is flip-chip connected between the electrode 2 of the LSI chip 1 and the electrode 6 of the circuit board 5 which are arranged to face each other by the reflow method or the local reflow method. The cross-sectional connection structure and the distribution of the intermetallic compound 7 are shown. Unlike the case of FIG. 13, the solder ball bump 3 has good wettability to the circuit board electrode 6, and a stress concentration portion 8, which is a shape inflection point, is formed in the vicinity of the circuit board 5 on the side surface of the circuit board electrode 6. A cross-sectional connection structure is shown. When the solder ball bump 3 is melted, the solder ball bump 3 tends to approach a spherical shape due to surface tension. Therefore, the outer side in contact with the outside air between the LSI electrode 2 and the circuit board electrode 6 has a structure close to a spherical surface after cooling. Also here, since the stress concentration portion 8 is formed at the end of the intermetallic compound layer 7, an LSI chip 1 made of Si or the like and a circuit made of organic resin, SiO 2 or Al 2 O 3 ceramics, or the like. The stress generated by the difference in thermal expansion coefficient with the substrate 5 caused cracks and the like to expand and the reliability was poor.

本発明はかかる問題点に鑑みてなされたものであって、フラックスを使用せずに良好な接続が得られ、またはんだバンプの電子部品電極への接触面積が常に一定になるように制御でき、リフロー時のバンプ間ショートが起きず、接続部の信頼性が高い半導体バンプ接続構造体及びその製造方法を提供することを目的とする。   The present invention has been made in view of such problems, and good connection can be obtained without using a flux, or the contact area of the bumps to the electronic component electrodes can be controlled to be always constant, An object of the present invention is to provide a semiconductor bump connection structure and a method for manufacturing the same, in which a short circuit between bumps does not occur during reflow and the connection part has high reliability.

本発明に係るはんだバンプを用いたフリップチップ接続構造体は、第１の電子部品の電極と第２の電子部品の電極とをはんだバンプにより接続するフリップチップ接続構造体において、はんだバンプにおける第１の電子部品の電極及び第２の電子部品の電極との接合界面に金属化合物層が形成されており、前記はんだバンプの側面には、第１の電子部品側及び第２の電子部品側の少なくとも一方の接合部における前記金属間化合物層に隣接するはんだ母相側の位置で、くびれが形成されていることを特徴とする。   The flip chip connection structure using the solder bump according to the present invention is a flip chip connection structure in which the electrode of the first electronic component and the electrode of the second electronic component are connected by the solder bump. A metal compound layer is formed at a bonding interface between the electrode of the electronic component and the electrode of the second electronic component, and at least one of the first electronic component side and the second electronic component side is formed on the side surface of the solder bump. A constriction is formed at a position on the solder mother phase side adjacent to the intermetallic compound layer in one joint.

例えば、はんだボールバンプ接合部において、その接合界面に連続的に形成される金属間化合物層が、Ｃｕ−Ｓｎ化合物、Ａｕ−Ｓｎ化合物、Ｎｉ−Ｓｎ化合物又はＡｌ−Ｓｎ化合物等である。   For example, in the solder ball bump joint portion, the intermetallic compound layer continuously formed at the joint interface is a Cu—Sn compound, an Au—Sn compound, a Ni—Sn compound, an Al—Sn compound, or the like.

はんだバンプの第１の電子部品の電極と第２の電子部品の電極とを結ぶ方向に垂直の横断面の面積が、前記くびれの位置において、前記くびれに近接する電極の表面よりも小さく、且つその電極表面には金属間化合物層がはんだバンプのくびれの位置における横断面の面積よりも広い面積で形成されていることが好ましい。   The area of the cross section perpendicular to the direction connecting the electrode of the first electronic component and the electrode of the second electronic component of the solder bump is smaller than the surface of the electrode adjacent to the constriction at the position of the constriction, and It is preferable that an intermetallic compound layer is formed on the electrode surface with an area larger than the area of the cross section at the constriction position of the solder bump.

また、Ｓｎ基のはんだボールバンプ接続構造体で、第１の電子部品の電極及び第２の電子部品の電極の少なくとも一方の電極において、くびれの位置より電極表面側において電極面より外側にはんだが位置してもよい。   In the Sn-based solder ball bump connection structure, in at least one of the electrode of the first electronic component and the electrode of the second electronic component, solder is placed outside the electrode surface on the electrode surface side from the constriction position. May be located.

なお、フリップチップ接続構造体の第１の電子部品の電極と第２の電子部品の電極との間に１種類以上の樹脂層が設けることもできる。   One or more types of resin layers may be provided between the electrodes of the first electronic component and the second electronic component of the flip chip connection structure.

また、フリップチップ接続構造体の第１の電子部品と第２の電子部品について、第１の電子部品が半導体チップ、第２の電子部品が回路基板であってもよい。   In addition, regarding the first electronic component and the second electronic component of the flip chip connection structure, the first electronic component may be a semiconductor chip and the second electronic component may be a circuit board.

更にまた、フリップチップ接続構造体の第１の電子部品と第２の電子部品について、第１の電子部品及び第２の電子部品が半導体チップであってもよい。   Furthermore, for the first electronic component and the second electronic component of the flip chip connection structure, the first electronic component and the second electronic component may be semiconductor chips.

本発明に係るバンプ製造方法は、第１の電子部品の電極と第２の電子部品の電極との接続構造を形成するため、はんだボールに荷重を印加した状態で超音波振動を与えることにより、第１の電子部品及び第２の電子部品の少なくとも一方の電極にはんだボールバンプを形成することを特徴とする。   In the bump manufacturing method according to the present invention, in order to form a connection structure between the electrode of the first electronic component and the electrode of the second electronic component, by applying ultrasonic vibration in a state where a load is applied to the solder ball, A solder ball bump is formed on at least one electrode of the first electronic component and the second electronic component.

また、第１の電子部品の電極と第２の電子部品の電極との接続構造を形成するため、はんだボールバンプを形成した第１の電子部品及び第２の電子部品の少なくとも一方の電極に、荷重を印加した状態で超音波振動を与え、相対する第１の電子部品又は第２の電子部品のいずれか一方の電極表面にはんだボールバンプを接続することもできる。   Further, in order to form a connection structure between the electrode of the first electronic component and the electrode of the second electronic component, at least one electrode of the first electronic component and the second electronic component on which the solder ball bump is formed, It is also possible to apply ultrasonic vibration in a state where a load is applied, and to connect a solder ball bump to the electrode surface of either the first electronic component or the second electronic component facing each other.

また、第１の電子部品の電極と第２の電子部品の電極との接続構造を形成するため、はんだボールバンプを形成した第１の電子部品及び第２の電子部品の少なくとも一方の電極に、荷重を印加した状態で超音波振動を与え、相対する第１の電子部品又は第２の電子部品のいずれか一方の電極表面にはんだボールバンプを仮接続し、その後、リフローによりはんだ金属を溶融してもよい。   Further, in order to form a connection structure between the electrode of the first electronic component and the electrode of the second electronic component, at least one electrode of the first electronic component and the second electronic component on which the solder ball bump is formed, Ultrasonic vibration is applied with a load applied, and solder ball bumps are temporarily connected to the electrode surface of either the first electronic component or the second electronic component, and then the solder metal is melted by reflow. May be.

さらに、第１の電子部品の電極と第２の電子部品の電極との接続構造を形成するため、はんだボールバンプを形成した第１の電子部品及び第２の電子部品の少なくとも一方に接着作用を持ち、はんだの融点以下のキュア温度を持つ有機樹脂を予め供給し、その第１の電子部品又は第２の電子部品に対して、荷重を印加した状態で超音波振動を与え、相対する第１の電子部品又は第２の電子部品のいずれか一方の電極表面にはんだボールバンプを仮接続し、接着作用のある有機樹脂をキュアした後にリフローによりはんだ金属を溶融することもできる。   Further, in order to form a connection structure between the electrode of the first electronic component and the electrode of the second electronic component, an adhesive action is applied to at least one of the first electronic component and the second electronic component on which the solder ball bumps are formed. First, an organic resin having a curing temperature equal to or lower than the melting point of the solder is supplied in advance, and ultrasonic vibration is applied to the first electronic component or the second electronic component in a state where a load is applied to the first electronic component. It is also possible to temporarily connect a solder ball bump to the surface of either one of the electronic component or the second electronic component, cure the organic resin having an adhesive action, and then melt the solder metal by reflow.

本発明に係るはんだバンプを用いたフリップチップ接続構造によれば、フラックスを使用しない為、従来のリフローによって接続後にフラックスを洗浄する工程が不要となり、フラックス洗浄で防ぐことの難しい樹脂残渣の影響による信頼性悪化が起こらない。   According to the flip-chip connection structure using the solder bump according to the present invention, since flux is not used, the process of cleaning the flux after connection by conventional reflow is not required, which is caused by the influence of the resin residue that is difficult to prevent by flux cleaning. Reliability deterioration does not occur.

Ｓｎ基のはんだバンプを形成した第１の電子部品の電極を第２の電子部品の電極に超音波と加圧機構とを使用して接続することにより、はんだバンプの電子部品電極への接触面積が常に一定となるように制御できる。   By connecting the electrode of the first electronic component on which the Sn-based solder bump is formed to the electrode of the second electronic component using an ultrasonic wave and a pressurizing mechanism, the contact area of the solder bump to the electronic component electrode Can be controlled to be always constant.

更に、本発明の半導体バンプ製造方法は、はんだ溶融温度以下において、低荷重による制御が可能となり、リフロー時のバンプ間ショートを防ぐことが可能となる。   Furthermore, the semiconductor bump manufacturing method of the present invention can be controlled with a low load below the solder melting temperature, and can prevent a short circuit between bumps during reflow.

更にまた、超音波接続によりはんだバンプを仮接続し、リフロー炉においてはんだ溶融接続を行うことによって、接合時に形成される脆い金属間化合物層にくびれが形成されるのを防ぎ、金属間化合物層における応力集中を防ぐことができる。くびれは変形により応力緩和可能なはんだ母材中に形成されることにより、接合体の高信頼性を得ることができる。   Furthermore, by temporarily connecting solder bumps by ultrasonic connection and performing solder fusion connection in a reflow furnace, it is possible to prevent the formation of constriction in the brittle intermetallic compound layer formed at the time of joining, and in the intermetallic compound layer Stress concentration can be prevented. By forming the constriction in the solder base material that can relieve stress by deformation, high reliability of the joined body can be obtained.

本発明に係るはんだバンプを用いたフリップチップ接続に用いる電子部品としては半導体チップ及び回路基板が使用される。   A semiconductor chip and a circuit board are used as electronic components used for flip chip connection using the solder bump according to the present invention.

半導体チップとしては、Ｓｉ又はＧａＡｓを使用したものが考えられるがそれらに限定されない。本発明による接続に用いる電子部品として、半導体特性は無いがＬｉＴａＯ３、ＬｉＮｂＯ３、水晶等に配線形成したもの、ＢＧＡ（Ball Grid Array）及びＣＳＰ（Chips Scale Package）も考えられるが、それらに限定されない。 A semiconductor chip using Si or GaAs can be considered, but is not limited thereto. As electronic parts used for connection according to the present invention, LiTaO 3 , LiNbO 3 , wiring formed on quartz, etc., BGA (Ball Grid Array) and CSP (Chips Scale Package) can be considered, although there are no semiconductor characteristics. Not.

また、回路基板は、有機基板としてプリント基板及びフレキシブル基板、並びにセラミクス基板としてアルミナ基板、ガラスセラミクス基板及びガラス基板などが好適に使用されるがそれらに限定されない。   As the circuit board, a printed board and a flexible board are suitably used as the organic board, and an alumina board, a glass ceramic board, a glass board, and the like are suitably used as the ceramic board, but are not limited thereto.

Ｓｎ基のはんだバンプとしては、Ｓｎを含み、Ｚｎ、Ａｌ、Ａｇ、Ｂｉ、Ｃｕ、Ｍｇ及びＰｂのいずれかが一種類以上含まれる金属が好適に使用されるが、Ｓｎに添加される元素はそれらに限定されない。また、本発明で使用される半導体チップ電極及び回路基板電極としては、Ｃｕ又はＡｌ等をメッキ等により形成した電極が考えられるが、それらに限定されない。電極の表面処理も、Ｃｕ、Ａｕ、Ｓｎ、Ｓｎ−Ｐｂ合金、Ｓｎ−Ａｇ−Ｃｕ合金及びＳｎ−Ｚｎ合金などが好適に用いられるがそれらに限定されない。また、半導体チップ及び回路基板の電極の形状と材質並びに半導体チップ及び回路基板の外形寸法も限定されない。   As the Sn-based solder bump, a metal containing Sn and containing at least one of Zn, Al, Ag, Bi, Cu, Mg, and Pb is preferably used. It is not limited to them. Moreover, as a semiconductor chip electrode and a circuit board electrode used by this invention, although the electrode which formed Cu or Al etc. by plating etc. can be considered, it is not limited to them. For the surface treatment of the electrode, Cu, Au, Sn, Sn—Pb alloy, Sn—Ag—Cu alloy, Sn—Zn alloy and the like are preferably used, but are not limited thereto. Further, the shapes and materials of the electrodes of the semiconductor chip and the circuit board and the external dimensions of the semiconductor chip and the circuit board are not limited.

次に、本発明の実施形態について、添付の図面を参照して具体的に説明する。図１、図２及び図３は本発明の第１実施形態に係るフリップチップ接続構造体を示す断面図である。図１は、本発明で使用したＬＳＩチップ１と回路基板５との接続前の状態を示している。半導体には、ウェハの状態でＬＳＩ電極２の上に、所定の合金組成を持つはんだペーストをステンレスマスク又はスクリーンマスクを用いて印刷し、はんだ融点以上のピーク温度を持つプロファイルを設定したリフロー炉を通すことによって、予めＳｎ−Ａｇ、Ｓｎ−Ａｇ−Ｃｕ又はＳｎ−Ｚｎ等の組成を持つはんだボールバンプ３を形成する。   Next, embodiments of the present invention will be specifically described with reference to the accompanying drawings. 1, 2 and 3 are sectional views showing a flip chip connection structure according to the first embodiment of the present invention. FIG. 1 shows a state before connection between an LSI chip 1 and a circuit board 5 used in the present invention. For a semiconductor, a reflow furnace in which a solder paste having a predetermined alloy composition is printed on a LSI electrode 2 in a wafer state using a stainless steel mask or a screen mask, and a profile having a peak temperature equal to or higher than the solder melting point is set. The solder ball bumps 3 having a composition such as Sn—Ag, Sn—Ag—Cu, or Sn—Zn are formed in advance by passing them through.

また、半導体ウェハにフラックスを塗布し、球状の所定の合金組成を持つはんだボールを転写し、リフロー炉を通すことによってもはんだボールバンプを形成することができる。   Also, solder ball bumps can be formed by applying flux to a semiconductor wafer, transferring a spherical solder ball having a predetermined alloy composition, and passing it through a reflow furnace.

また、ＬＳＩ電極２の周辺を樹脂除去したメッキレジストパターンを形成し、所定のはんだを所定の量メッキした後、メッキレジストを剥離してリフロー処理をすることによってもボールバンプを形成可能であるが、ボールバンプ製造方法はこれらに限定されない。更に、第４実施形態に記した本発明によるバンプ製造方法においては、フラックス無しでボールバンプを形成可能である。   It is also possible to form ball bumps by forming a plating resist pattern from which the periphery of the LSI electrode 2 is removed, plating a predetermined amount of predetermined solder, and then removing the plating resist and performing a reflow process. The ball bump manufacturing method is not limited to these. Furthermore, in the bump manufacturing method according to the present invention described in the fourth embodiment, ball bumps can be formed without flux.

はんだペースト及びフラックスを使用した場合においては、ボールバンプを形成する工程の後、金属に対して活性な成分を含む有機樹脂を、エタノール、メチルエチルケトン及び／又は荒川化学工業製パインアルファ（商品名）等を使用して除去する。   In the case of using solder paste and flux, after the step of forming the ball bump, an organic resin containing a component active against metal is used, such as ethanol, methyl ethyl ketone, and / or Pine Alpha (trade name) manufactured by Arakawa Chemical Industries, etc. Use to remove.

いずれのはんだボールバンプ製造方法によっても、はんだボールバンプ３とＬＳＩ電極２との界面に金属間化合物層４が形成される。   In any of the solder ball bump manufacturing methods, the intermetallic compound layer 4 is formed at the interface between the solder ball bump 3 and the LSI electrode 2.

はんだボールバンプ３を形成した半導体ウェハは、そのままダイシングすることによって本発明による接続に使用することができる。また、図１に示すように、予めはんだボールバンプ３を形成した半導体ウェハに対して、感光性及び熱硬化性を持つ接着樹脂をスピンコート又はラミネート方法により供給し、露光／現像によってバンプ周辺の接着樹脂を除去して接着樹脂９を形成することで、本発明による接続工程において、回路基板５の電極６の表面は、はんだボールバンプ３の表面に直接接することができる。   The semiconductor wafer on which the solder ball bumps 3 are formed can be used for connection according to the present invention by dicing as it is. Further, as shown in FIG. 1, a photosensitive and thermosetting adhesive resin is supplied to a semiconductor wafer on which solder ball bumps 3 are formed in advance by a spin coating or laminating method, and exposure / development is performed around the bumps. By removing the adhesive resin to form the adhesive resin 9, the surface of the electrode 6 of the circuit board 5 can be in direct contact with the surface of the solder ball bump 3 in the connection step according to the present invention.

このような半導体ウェハをチップ固片にダイシングすることによって、接着樹脂層９を設けた接続用のＬＳＩチップ１とすることができる。ここで、半導体ウェハをダイシングしなくとも本発明による接続に用いることも可能である。なお、ＬＳＩチップ１に接着樹脂層９を形成せずに本発明による接続を行うことも可能である。   By dicing such a semiconductor wafer into chip solid pieces, a connecting LSI chip 1 provided with an adhesive resin layer 9 can be obtained. Here, the semiconductor wafer can also be used for connection according to the present invention without dicing. The connection according to the present invention can be performed without forming the adhesive resin layer 9 on the LSI chip 1.

また、接着樹脂としては、低熱膨張係数化のためＳｉＯ２フィラを含有したものが好適に使用されるが、それらに限定されない。また、回路基板５側に接続温度において流動可能な通常のＮＣＦ（Non Conductive Film）及びＮＣＰ（Non Conductive Paste）も好適に使用されるがそれらに限定されない。 In addition, as the adhesive resin, those containing SiO 2 filler for reducing the thermal expansion coefficient are preferably used, but are not limited thereto. Further, normal NCF (Non Conductive Film) and NCP (Non Conductive Paste) that can flow to the circuit board 5 at the connection temperature are also preferably used, but are not limited thereto.

図２は、図１に示した接続用のＬＳＩチップ１と回路基板５とを上述のフリップチップ接続方法によって接続した後の接続構造体を示す断面図である。接続は、チップつかみ部（ツール）に超音波発振機、荷重制御装置及び加熱ヒーターの機能を兼ね備えた接続装置を使用する。   FIG. 2 is a cross-sectional view showing the connection structure after the connection LSI chip 1 and the circuit board 5 shown in FIG. 1 are connected by the flip-chip connection method described above. For the connection, a connecting device having the functions of an ultrasonic oscillator, a load control device and a heater is used for the chip gripping part (tool).

回路基板５は、前記接続装置の加熱ヒーター機構を有するステージに真空吸着して使用する。ツールをはんだボールバンプ３の融点以下の温度で且つ樹脂が流動する温度の約２００℃、ステージを約１００℃に設定した後、ツールにＬＳＩチップ１を吸着し、ステージに回路基板５を吸着する。   The circuit board 5 is used after being vacuum-sucked on a stage having a heater mechanism of the connection device. After setting the tool at a temperature lower than the melting point of the solder ball bump 3 and the resin flowing temperature at about 200 ° C. and the stage at about 100 ° C., the LSI chip 1 is adsorbed on the tool and the circuit board 5 is adsorbed on the stage. .

続いて、夫々の接続する半導体側のはんだボールバンプ３と回路基板電極６とを向かい合うよう目合わせを行った後、ツールを降下させて、回路基板電極６にはんだボールバンプ３を接触させる。   Subsequently, after aligning the solder ball bumps 3 on the semiconductor side to be connected to the circuit board electrode 6 so as to face each other, the tool is lowered to bring the solder ball bump 3 into contact with the circuit board electrode 6.

その後、直径約５０μｍ程度のボールバンプ一つ当たり０．０２Ｎ程度の低荷重を印加した状態で、振幅約１μｍ程度の超音波振動を１秒程度与えることによって、はんだボールバンプ３と回路基板電極６とを接続する。尚、この荷重の値は、同一のチップとバンプ配列を持つＡｕバンプとＡｕ電極との接続の際の熱圧着による接続荷重の約１０分の１の値であり、同一のチップとバンプ配列を持つＡｕバンプとＡｕ電極との超音波を使用した接続時の約３〜４分の１の値である。   Thereafter, with a low load of about 0.02 N applied to each ball bump having a diameter of about 50 μm, an ultrasonic vibration having an amplitude of about 1 μm is applied for about 1 second, whereby the solder ball bump 3 and the circuit board electrode 6 are applied. And connect. This load value is about one tenth of the connection load due to thermocompression bonding when Au bumps and Au electrodes having the same chip and bump arrangement are connected. This value is about one third to a quarter of the connection between the Au bump and the Au electrode using ultrasonic waves.

このことは、本発明の接続構造体を形成する方法は、他の方法と比較して、極めて脆い低誘電率膜をＬＳＩ内部に形成したチップをフリップチップ接続する際に低誘電率膜を損傷することがなく、接続構造体の信頼性に優れていることを示している。   This means that the method of forming the connection structure according to the present invention damages the low dielectric constant film when flip-chip connecting a chip in which an extremely fragile low dielectric constant film is formed inside the LSI as compared with other methods. This shows that the reliability of the connection structure is excellent.

接着樹脂９が速硬化タイプの樹脂であれば、超音波による接続直後に樹脂が本硬化（キュア）されているが、接続樹脂９が流動時間の長いタイプであれば、超音波による接続後、トレー等に多数の接続構造体を収納し、オーブン等で接着樹脂層９のキュアを行う。多数固片の接続構造体を一度にキュアすることによって、接続構造体一個当たりのキュアに要する時間が短くなる。   If the adhesive resin 9 is a fast-curing type resin, the resin is fully cured (cured) immediately after connection by ultrasonic waves. If the connection resin 9 is a type having a long flow time, after ultrasonic connection, A large number of connection structures are stored in a tray or the like, and the adhesive resin layer 9 is cured in an oven or the like. By curing a multi-piece connection structure at a time, the time required for curing per connection structure is shortened.

接着樹脂層９を形成していないＬＳＩチップ１を使用した場合も同様に、低荷重を印加した状態で超音波振動を与えることによって、はんだボールバンプ３と回路基板電極６との接続を行うことが可能であり、続く工程において、アンダーフィル樹脂をディスペンサーによりＬＳＩチップ１と回路基板５との隙間に供給して、オーブン等で樹脂をキュアする。   Similarly, when the LSI chip 1 in which the adhesive resin layer 9 is not formed is used, the solder ball bump 3 and the circuit board electrode 6 are connected by applying ultrasonic vibration with a low load applied. In the subsequent process, the underfill resin is supplied to the gap between the LSI chip 1 and the circuit board 5 by a dispenser, and the resin is cured in an oven or the like.

なお、アンダーフィル樹脂又は接着樹脂９をキュアした後、多数個の接続構造体を連続的に温度プロファイルのピーク温度をはんだの融点以上に設定したリフロー炉でリフロー処理をすることによって、Ｃｕ−Ｓｎ、Ａｕ−Ｓｎ、Ｎｉ−Ｓｎ、Ａｌ−Ｓｎ、Ｃｕ−Ｚｎ、Ｎｉ−Ｚｎ又はＡｕ−Ｚｎ等の組成を持つ金属間化合物層７を約５μｍの厚みに拡大し、更にその面積を拡大し、接続を強固なものとして、リフロー時に位置ずれが無く、バンプ間がショートすることが無い、信頼性に優れた接続が可能となる。   In addition, after curing the underfill resin or the adhesive resin 9, by reflowing a large number of connection structures in a reflow furnace in which the peak temperature of the temperature profile is set to be equal to or higher than the melting point of the solder, Cu-Sn The intermetallic compound layer 7 having a composition such as Au—Sn, Ni—Sn, Al—Sn, Cu—Zn, Ni—Zn, or Au—Zn is expanded to a thickness of about 5 μm, and the area is further expanded. By making the connection strong, there is no positional deviation at the time of reflow, and there is no short circuit between the bumps, and a connection with excellent reliability is possible.

なお、本発明の接続方法においては、ＬＳＩチップ１と回路基板５との隙間に接着樹脂９のような有機樹脂が無くとも、はんだボールバンプ３に低荷重を印加した状態で、振幅約１μｍ程度の超音波振動を１秒程度与えることによって回路基板電極６と接続後、アンダーフィル樹脂をディスペンサー等で供給せずにはんだの融点以上のピーク温度プロファイルにてリフロー処理をすることによって、充分な厚みを持つ金属間化合物７を形成した強固なバンプ接続が可能となる。   In the connection method of the present invention, even when there is no organic resin such as the adhesive resin 9 in the gap between the LSI chip 1 and the circuit board 5, the amplitude is about 1 μm with a low load applied to the solder ball bump 3. By applying reflow treatment with a peak temperature profile above the melting point of solder without supplying underfill resin with a dispenser or the like after connection with the circuit board electrode 6 by applying ultrasonic vibration of about 1 second, sufficient thickness A strong bump connection in which the intermetallic compound 7 having the above is formed becomes possible.

図３は、本発明に係るバンプ製造方法によってはんだボールバンプ３を形成したＬＳＩチップ１を荷重を印加した状態で超音波及び熱を与えて回路基板５の電極６に接続した後、ＬＳＩチップ１と回路基板５との間にアンダーフィル樹脂を供給しキュアするか又は接着樹脂層９をキュアすることによって得られる、はんだボールバンプ３の断面構造及び金属化合物層７の分布を示している。   FIG. 3 shows an LSI chip 1 in which a solder ball bump 3 formed by a bump manufacturing method according to the present invention is connected to an electrode 6 of a circuit board 5 by applying ultrasonic waves and heat while a load is applied. The cross-sectional structure of the solder ball bump 3 and the distribution of the metal compound layer 7 obtained by supplying an underfill resin between the circuit board 5 and curing or by curing the adhesive resin layer 9 are shown.

はんだボールバンプ３が回路基板電極６と接触した後、低荷重を印加した状態で超音波及びはんだの融点以下の熱を１秒程度与えることによって、Ｓｎを母相とするはんだボールバンプ３内部に、回路基板電極６のＡｕ、Ｎｉ、Ｃｕ及びＡｌ等の元素を拡散させて、回路基板電極６とはんだボールバンプ３との間にＣｕ−Ｓｎ、Ａｕ−Ｓｎ、Ｎｉ−Ｓｎ及びＡｌ−Ｓｎ等の組成を持つ金属間化合物若しくはそれらに限定されない二元系化合物又はそれら二元系化合物をベースとした多元系化合物を形成することができる。   After the solder ball bump 3 is in contact with the circuit board electrode 6, the ultrasonic wave and heat below the melting point of the solder are applied for about 1 second in a state where a low load is applied. Then, by diffusing elements such as Au, Ni, Cu, and Al in the circuit board electrode 6, Cu—Sn, Au—Sn, Ni—Sn, Al—Sn, etc. are provided between the circuit board electrode 6 and the solder ball bump 3. Or a binary compound not limited thereto or a multi-component compound based on these binary compounds can be formed.

その後、ＬＳＩチップ１と回路基板５との間にアンダーフィル樹脂を供給しキュアするか又は接着樹脂層９をキュアすることによって、キュア温度によって更に回路基板電極６からＡｕ、Ｎｉ、Ｃｕ及びＡｌ等の、はんだ３内部への元素拡散が進み、また、はんだ３中のＳｎも回路基板電極６中に拡散するため、金属間化合物層７の厚みが拡大し、回路基板電極６の表面全体にはんだボールバンプ３の端部が広がり、バンプ内部のくびれ１０の位置を金属間化合物層７に隣接するはんだ母相側に形成することが可能となる。   Thereafter, an underfill resin is supplied between the LSI chip 1 and the circuit board 5 and cured, or the adhesive resin layer 9 is cured, so that Au, Ni, Cu, Al, etc. are further removed from the circuit board electrode 6 depending on the curing temperature. Since the element diffusion into the solder 3 progresses and Sn in the solder 3 also diffuses into the circuit board electrode 6, the thickness of the intermetallic compound layer 7 is increased and the entire surface of the circuit board electrode 6 is soldered. The end of the ball bump 3 is widened, and the constriction 10 inside the bump can be formed on the solder matrix side adjacent to the intermetallic compound layer 7.

続く工程において、はんだ溶融温度以上のピーク温度を持つリフロー処理をすることによって、更にＣｕ−Ｓｎ、Ａｕ−Ｓｎ、Ｎｉ−Ｓｎ、Ａｌ−Ｓｎ、Ｃｕ−Ｚｎ、Ｎｉ−Ｚｎ又はＡｕ−Ｚｎ等の組成を持つ金属間化合物層７が厚く、回路基板電極６の表面全体にはんだボールバンプ３の端部が広がり、強固な接続構造を得ることが可能となる。このリフロー処理後も、くびれ１０の位置は、金属間化合物層７に隣接するはんだ母相側に位置する。   In the subsequent process, by performing a reflow process having a peak temperature higher than the solder melting temperature, Cu-Sn, Au-Sn, Ni-Sn, Al-Sn, Cu-Zn, Ni-Zn, Au-Zn, etc. The intermetallic compound layer 7 having a composition is thick, and the end portion of the solder ball bump 3 spreads over the entire surface of the circuit board electrode 6, so that a strong connection structure can be obtained. Even after this reflow process, the position of the constriction 10 is located on the solder mother phase side adjacent to the intermetallic compound layer 7.

このとき、はんだボールバンプ３のＬＳＩチップ電極２と回路基板電極６とを結ぶ方向に垂直の横断面の面積が、くびれ１０の位置においてくびれ１０に近接する回路基板電極６の表面の面積よりも小さく、且つその回路基板電極６の表面には金属間化合物層７がはんだボールバンプ３のくびれ１０の位置における前記横断面の面積よりも広い面積で形成されている。このはんだボールバンプ３内部のくびれ１０はその局部収縮している形状によって、ＬＳＩチップ１と回路基板５及びその他の部材との熱膨張係数差から生ずる残留応力の応力集中箇所となるが、従来の脆い金属間化合物層に応力が集中し、クラックの基点となる場合と異なり、本発明においては、はんだボールバンプ３のはんだ母相内部が応力集中箇所となり、はんだが有する延性及び弾性、さらに塑性変形によってその残留応力を吸収することが可能であるため、接続構造体の高信頼化が可能となる。   At this time, the area of the cross section perpendicular to the direction connecting the LSI chip electrode 2 and the circuit board electrode 6 of the solder ball bump 3 is larger than the area of the surface of the circuit board electrode 6 adjacent to the constriction 10 at the position of the constriction 10. On the surface of the circuit board electrode 6 which is small, an intermetallic compound layer 7 is formed with an area larger than the area of the cross section at the position of the constriction 10 of the solder ball bump 3. The constriction 10 inside the solder ball bump 3 becomes a stress concentration point of residual stress resulting from the difference in thermal expansion coefficient between the LSI chip 1 and the circuit board 5 and other members due to the locally contracted shape. Unlike the case where stress concentrates on the brittle intermetallic compound layer and becomes the base point of the crack, in the present invention, the inside of the solder parent phase of the solder ball bump 3 becomes the stress concentration portion, and the ductility and elasticity of the solder, and further plastic deformation Since the residual stress can be absorbed by this, the connection structure can be highly reliable.

図４は、本発明の第２実施形態に係るフリップチップ接続構造体を示す断面図である。図４は、本発明に係るバンプ製造方法によってはんだボールバンプ３を形成したＬＳＩチップ１を図３の場合より高い荷重を印加した状態で超音波及び熱を与えて回路基板５の電極６に接続した後、ＬＳＩチップ１と回路基板５との間にアンダーフィル樹脂を供給しキュアするか又は接着樹脂層９をキュアすることによって得られる、はんだボールバンプ３の断面構造及び金属間化合物層７の分布を示している。   FIG. 4 is a cross-sectional view showing a flip chip connection structure according to the second embodiment of the present invention. FIG. 4 shows the connection of the LSI chip 1 on which the solder ball bumps 3 are formed by the bump manufacturing method according to the present invention to the electrodes 6 of the circuit board 5 by applying ultrasonic waves and heat while applying a higher load than in the case of FIG. After that, the cross-sectional structure of the solder ball bump 3 and the intermetallic compound layer 7 obtained by supplying an underfill resin between the LSI chip 1 and the circuit board 5 and curing or curing the adhesive resin layer 9 are obtained. Distribution is shown.

はんだボールバンプ３が回路基板電極６と接触した後、図３の場合の数倍程度の低荷重を印加した状態で超音波及びはんだの融点以下の熱を１秒程度与えることによって、Ｓｎを母相とするはんだボールバンプ３内部に、回路基板電極６のＡｕ、Ｎｉ、Ｃｕ及びＡｌ等の元素を拡散させて、回路基板電極６とはんだボールバンプ３との間にＣｕ−Ｓｎ、Ａｕ−Ｓｎ、Ｎｉ−Ｓｎ及びＡｌ−Ｓｎ等の組成を持つ金属間化合物若しくはそれらに限定されない二元系化合物又はそれら二元系化合物をベースとした多元系化合物を形成することができる。   After the solder ball bumps 3 are in contact with the circuit board electrodes 6, by applying a low load of several times that in the case of FIG. The elements such as Au, Ni, Cu and Al of the circuit board electrode 6 are diffused inside the solder ball bump 3 to be a phase, and Cu—Sn and Au—Sn are interposed between the circuit board electrode 6 and the solder ball bump 3. An intermetallic compound having a composition such as Ni—Sn and Al—Sn, a binary compound not limited thereto, or a multi-component compound based on these binary compounds can be formed.

その際、荷重と超音波とによってはんだの融点以下の加熱化ではんだボールバンプ３が潰れ、回路基板電極６の表面全体に接することができるが、それ以上の荷重がかかった場合には、超音波によりＬＳＩチップ１が振動している間は回路基板電極６の側面にはんだボールバンプ３が接することができず、回路基板電極６の側面外周でくびれ１０の位置より下で、回路基板５の表面位置より上にはんだが変形して存在することとなる。くびれ１０の位置は、通常回路基板電極６の端部位置より内側に存在するが、仮に装置加圧軸が傾斜している等の原因で外側に出た場合でも構造的変曲点となり、金属間化合物層７への応力集中を抑制する。   At that time, the solder ball bumps 3 can be crushed by heating below the melting point of the solder due to the load and ultrasonic waves, and can contact the entire surface of the circuit board electrode 6. While the LSI chip 1 is vibrated by the sound wave, the solder ball bump 3 cannot contact the side surface of the circuit board electrode 6, and the circuit board electrode 6 has an outer periphery of the side surface of the circuit board 5 below the position of the constriction 10. The solder is deformed and exists above the surface position. The position of the constriction 10 is usually present on the inner side of the end position of the circuit board electrode 6, but even if it comes out of the device due to the inclination of the pressure axis of the device, it becomes a structural inflection point, The stress concentration on the intermetallic compound layer 7 is suppressed.

その後、ＬＳＩチップ１と回路基板５との間にアンダーフィル樹脂を供給しキュアするか又は接着樹脂層９をキュアすることによって、キュア温度によって更に回路基板電極６からＡｕ、Ｎｉ、Ｃｕ及びＡｌ等のはんだ３内部への元素拡散が進み、また、はんだ３中のＳｎも回路基板電極６中に拡散するため、金属間化合物層７の厚みが拡大し、回路基板電極６の表面全体にはんだボールバンプ３の端部が広がり、バンプ内部のくびれ１０の位置を金属間化合物層７に隣接するはんだ母相側に形成することが可能となる。   Thereafter, an underfill resin is supplied between the LSI chip 1 and the circuit board 5 and cured, or the adhesive resin layer 9 is cured, so that Au, Ni, Cu, Al, etc. are further removed from the circuit board electrode 6 depending on the curing temperature. The element diffusion into the solder 3 progresses, and Sn in the solder 3 also diffuses into the circuit board electrode 6, so that the thickness of the intermetallic compound layer 7 is increased and the solder ball is applied to the entire surface of the circuit board electrode 6. The ends of the bumps 3 are widened, and the constriction 10 inside the bumps can be formed on the solder matrix side adjacent to the intermetallic compound layer 7.

続く工程において、はんだ溶融温度以上のピーク温度を持つリフロー処理をすることによって、更にＣｕ−Ｓｎ、Ａｕ−Ｓｎ、Ｎｉ−Ｓｎ、Ａｌ−Ｓｎ、Ｃｕ−Ｚｎ、Ｎｉ−Ｚｎ又はＡｕ−Ｚｎ等の組成を持つ金属間化合物層７が厚く、回路基板電極６の表面全体にはんだボールバンプ３の端部が広がり、強固な接続構造を得ることが可能となる。このリフロー処理後も、くびれ１０の位置は、金属間化合物層７の直上に位置する。   In the subsequent process, by performing a reflow process having a peak temperature higher than the solder melting temperature, Cu-Sn, Au-Sn, Ni-Sn, Al-Sn, Cu-Zn, Ni-Zn, Au-Zn, etc. The intermetallic compound layer 7 having a composition is thick, and the end portion of the solder ball bump 3 spreads over the entire surface of the circuit board electrode 6, so that a strong connection structure can be obtained. Even after this reflow treatment, the position of the constriction 10 is located immediately above the intermetallic compound layer 7.

このとき、はんだボールバンプ３の前記横断面の面積が、くびれ１０の位置においてくびれ１０に近接する回路基板電極６の表面の面積よりも小さく、且つその回路基板電極６の表面には金属間化合物層７がはんだボールバンプ３のくびれ１０の位置における前記横断面の面積よりも広い面積で形成されている。このはんだボールバンプ３内部のくびれ１０はその局部収縮している形状によって、ＬＳＩチップ１と回路基板５及びその他の部材との熱膨張係数差から生ずる残留応力の応力集中箇所となるが、従来の脆い金属間化合物層に応力が集中し、クラックの基点となる場合と異なり、本発明においては、はんだボールバンプ３のはんだ母相内部が応力集中箇所となり、はんだが有する延性及び弾性、さらに塑性変形によってその残留応力を吸収することが可能であるため、接続構造体の高信頼化が可能となる。   At this time, the area of the cross section of the solder ball bump 3 is smaller than the area of the surface of the circuit board electrode 6 adjacent to the constriction 10 at the position of the constriction 10, and an intermetallic compound is formed on the surface of the circuit board electrode 6. The layer 7 is formed with an area larger than the area of the cross section at the position of the constriction 10 of the solder ball bump 3. The constriction 10 inside the solder ball bump 3 becomes a stress concentration point of residual stress resulting from the difference in thermal expansion coefficient between the LSI chip 1 and the circuit board 5 and other members due to the locally contracted shape. Unlike the case where stress concentrates on the brittle intermetallic compound layer and becomes the base point of the crack, in the present invention, the inside of the solder parent phase of the solder ball bump 3 becomes the stress concentration portion, and the ductility and elasticity of the solder, and further plastic deformation Since the residual stress can be absorbed by this, the connection structure can be highly reliable.

図５は、本発明の第３実施形態に係るフリップチップ接続構造体を示す断面図である。図５は、本発明に係るバンプ製造方法によってはんだボールバンプ３を形成したＬＳＩチップ１を図３の場合より高い荷重を印加した状態で超音波及び熱を与えて回路基板５の電極６に所定の距離だけ水平方向にずらして接続した後、ＬＳＩチップ１と回路基板５との間にアンダーフィル樹脂を供給しキュアするか又は接着樹脂層９をキュアすることによって得られる、はんだボールバンプ３の断面構造及び金属間化合物層７の分布を示している。   FIG. 5 is a cross-sectional view showing a flip chip connection structure according to a third embodiment of the present invention. FIG. 5 shows a predetermined application to the electrodes 6 of the circuit board 5 by applying ultrasonic waves and heat to the LSI chip 1 on which the solder ball bumps 3 are formed by the bump manufacturing method according to the present invention while applying a higher load than in the case of FIG. Of the solder ball bumps 3 obtained by supplying the underfill resin between the LSI chip 1 and the circuit board 5 and curing it or curing the adhesive resin layer 9. The cross-sectional structure and the distribution of the intermetallic compound layer 7 are shown.

はんだボールバンプ３が回路基板電極６と接触した後、図３の場合の数倍程度の低荷重を印加した状態で超音波及びはんだの融点以下の熱を１秒程度与えることによって、Ｓｎを母相とするはんだボールバンプ３内部に、回路基板電極６のＡｕ、Ｎｉ、Ｃｕ及びＡｌ等の元素を拡散させて、回路基板電極６とはんだボールバンプ３との間にＣｕ−Ｓｎ、Ａｕ−Ｓｎ、Ｎｉ−Ｓｎ及びＡｌ−Ｓｎ等の組成を持つ金属間化合物若しくはそれらに限定されない二元系化合物又はそれら二元系化合物をベースとした多元系化合物を形成することができる。   After the solder ball bumps 3 are in contact with the circuit board electrodes 6, by applying a low load of several times that in the case of FIG. The elements such as Au, Ni, Cu and Al of the circuit board electrode 6 are diffused inside the solder ball bump 3 to be a phase, and Cu—Sn and Au—Sn are interposed between the circuit board electrode 6 and the solder ball bump 3. An intermetallic compound having a composition such as Ni—Sn and Al—Sn, a binary compound not limited thereto, or a multi-component compound based on these binary compounds can be formed.

その際、荷重と超音波とによってはんだの融点以下の加熱化ではんだボールバンプ３が潰れ、中心位置のずれた回路基板電極６の片側に対しては、図３の場合同様に回路基板電極６の表面端部まで接触しないが、回路基板電極６の表面で反対側では、図４の場合と同様に、中心位置のずれた変位分に相当する量のはみ出たはんだが超音波によりＬＳＩチップ１が振動している間は回路基板電極６の側面に接することができず、回路基板電極６の側面外周でくびれ１０の位置より下、回路基板５の表面位置より上にはんだが変形して存在することとなる。   At that time, the solder ball bump 3 is crushed by heating below the melting point of the solder due to the load and ultrasonic waves, and the circuit board electrode 6 is applied to one side of the circuit board electrode 6 whose center position is shifted as in the case of FIG. However, on the opposite side of the surface of the circuit board electrode 6, as in the case of FIG. 4, the solder that protrudes in an amount corresponding to the displacement shifted from the center position is ultrasonically applied to the LSI chip 1. During vibration, the side surface of the circuit board electrode 6 cannot be contacted, and the solder is deformed on the outer periphery of the side surface of the circuit board electrode 6 below the position of the constriction 10 and above the surface position of the circuit board 5. Will be.

その後、ＬＳＩチップ１と回路基板５との間にアンダーフィル樹脂を供給しキュアするか又は接着樹脂層９をキュアすることによって、キュア温度によって更に回路基板電極６からＡｕ、Ｎｉ、Ｃｕ及びＡｌ等のはんだ３内部への元素拡散が進み、また、はんだ３中のＳｎも回路基板電極６中に拡散するため、金属間化合物層７の厚みが拡大し、回路基板電極６の表面全体にはんだボールバンプ３の端部が広がり、バンプ内部のくびれ１０の位置を金属間化合物層７に隣接するはんだ母相側に形成することが可能となる。   Thereafter, an underfill resin is supplied between the LSI chip 1 and the circuit board 5 and cured, or the adhesive resin layer 9 is cured, so that Au, Ni, Cu, Al, etc. are further removed from the circuit board electrode 6 depending on the curing temperature. The element diffusion into the solder 3 progresses, and Sn in the solder 3 also diffuses into the circuit board electrode 6, so that the thickness of the intermetallic compound layer 7 is increased and the solder ball is applied to the entire surface of the circuit board electrode 6. The ends of the bumps 3 are widened, and the constriction 10 inside the bumps can be formed on the solder matrix side adjacent to the intermetallic compound layer 7.

続く工程において、はんだ溶融温度以上のピーク温度を持つリフロー処理をすることによって、更にＣｕ−Ｓｎ、Ａｕ−Ｓｎ、Ｎｉ−Ｓｎ、Ａｌ−Ｓｎ、Ｃｕ−Ｚｎ、Ｎｉ−Ｚｎ又はＡｕ−Ｚｎ等の組成を持つ金属間化合物層７が厚く、回路基板電極６の表面全体にはんだボールバンプ３の端部が広がり、強固な接続構造を得ることが可能となる。このリフロー処理後も、くびれ１０の位置は、金属間化合物層７に隣接するはんだ母相側に位置する。   In the subsequent process, by performing a reflow process having a peak temperature higher than the solder melting temperature, Cu-Sn, Au-Sn, Ni-Sn, Al-Sn, Cu-Zn, Ni-Zn, Au-Zn, etc. The intermetallic compound layer 7 having a composition is thick, and the end portion of the solder ball bump 3 spreads over the entire surface of the circuit board electrode 6, so that a strong connection structure can be obtained. Even after this reflow process, the position of the constriction 10 is located on the solder mother phase side adjacent to the intermetallic compound layer 7.

このとき、はんだボールバンプ３の前記横断面の面積が、くびれ１０の位置においてくびれ１０に近接する回路基板電極６の表面の面積よりも小さく、且つその回路基板電極６の表面には金属間化合物層７がはんだボールバンプ３のくびれ１０の位置における前記横断面の面積よりも広い面積で形成されている。このはんだボールバンプ３内部のくびれ１０はその局部収縮している形状によって、ＬＳＩチップ１と回路基板５及びその他の部材との熱膨張係数差から生ずる残留応力の応力集中箇所となるが、従来の脆い金属間化合物層に応力が集中し、クラックの基点となる場合と異なり、本発明においては、はんだボールバンプ３のはんだ母相内部が応力集中箇所となり、はんだが有する延性及び弾性、さらに塑性変形によってその残留応力を吸収することが可能であるため、接続構造体の高信頼化が可能となる。   At this time, the area of the cross section of the solder ball bump 3 is smaller than the area of the surface of the circuit board electrode 6 adjacent to the constriction 10 at the position of the constriction 10, and an intermetallic compound is formed on the surface of the circuit board electrode 6. The layer 7 is formed with an area larger than the area of the cross section at the position of the constriction 10 of the solder ball bump 3. The constriction 10 inside the solder ball bump 3 becomes a stress concentration point of residual stress resulting from the difference in thermal expansion coefficient between the LSI chip 1 and the circuit board 5 and other members due to the locally contracted shape. Unlike the case where stress concentrates on the brittle intermetallic compound layer and becomes the base point of the crack, in the present invention, the inside of the solder parent phase of the solder ball bump 3 becomes the stress concentration portion, and the ductility and elasticity of the solder, and further plastic deformation Since the residual stress can be absorbed by this, the connection structure can be highly reliable.

図６は、本発明の第４実施形態に係るバンプ製造方法を示す断面図である。図６は、本発明のはんだボール吸着用治具を用いて、荷重を印加した状態で超音波及び熱を与えてＬＳＩチップ１の電極２にはんだボールバンプ３を形成する状態を示している。   FIG. 6 is a sectional view showing a bump manufacturing method according to the fourth embodiment of the present invention. FIG. 6 shows a state in which solder ball bumps 3 are formed on the electrodes 2 of the LSI chip 1 by applying ultrasonic waves and heat in a state where a load is applied using the solder ball adsorption jig of the present invention.

はんだバンプ配列に従って粘着シートを張ったステンレスの板又はバンプ位置に真空吸着用の穴を開けて作成したボール吸着治具１１に、はんだボールを配列させ、荷重を印加した状態で超音波及び熱を与えることによってはんだボールバンプ３をＬＳＩ電極２と接続する。荷重を印加した状態で超音波及び熱を与えることによって、Ｓｎを母相とするはんだボールバンプ３内部に、ＬＳＩ電極２のＡｕ、Ｎｉ、Ｃｕ及びＡｌ等の元素を拡散させて、ＬＳＩ電極２とはんだボールバンプ３との間にＣｕ−Ｓｎ、Ａｕ−Ｓｎ、Ｎｉ−Ｓｎ及びＡｌ−Ｓｎ等の組成を持つ金属間化合物若しくはそれらに限定されない二元系化合物又はそれら二元系化合物をベースとした多元系の金属間化合物層を形成することができる。   Solder balls are arranged on a stainless steel plate with a pressure-sensitive adhesive sheet according to the solder bump arrangement or a ball adsorbing jig 11 created by making holes for vacuum adsorption at bump positions, and ultrasonic waves and heat are applied with a load applied. The solder ball bumps 3 are connected to the LSI electrodes 2 by giving. By applying ultrasonic waves and heat in a state where a load is applied, elements such as Au, Ni, Cu and Al of the LSI electrode 2 are diffused into the solder ball bumps 3 having Sn as a parent phase, and the LSI electrode 2 Based on an intermetallic compound having a composition such as Cu—Sn, Au—Sn, Ni—Sn, and Al—Sn, or a binary compound or a binary compound not limited thereto, between the solder ball bump 3 and the solder ball bump 3 Thus, a multi-component intermetallic compound layer can be formed.

その後、はんだの融点以上のピーク温度においてリフロー処理を行い、Ｃｕ−Ｓｎ、Ａｕ−Ｓｎ、Ｎｉ−Ｓｎ、Ａｌ−Ｓｎ、Ｃｕ−Ｚｎ、Ｎｉ−Ｚｎ又はＡｕ−Ｚｎ等の組成を持つ金属間化合物層を成長させる。この接続方法を行う場合、はんだボールバンプ３を接続される対象物は半導体ウェハでもよい。半導体ウェハの場合は、はんだボールバンプ形成後に、ダイシングする等して、接続用のはんだボールバンプ３を有するＬＳＩチップ１を作成する。   Thereafter, an intermetallic compound having a composition such as Cu—Sn, Au—Sn, Ni—Sn, Al—Sn, Cu—Zn, Ni—Zn, or Au—Zn is performed at a peak temperature higher than the melting point of the solder. Grow layers. When this connection method is performed, the object to which the solder ball bumps 3 are connected may be a semiconductor wafer. In the case of a semiconductor wafer, the LSI chip 1 having the connecting solder ball bumps 3 is formed by dicing after forming the solder ball bumps.

図７は、本発明の第５実施形態に係るフリップチップ接続構造体を示す断面図である。図７は、本発明に係るバンプ製造方法によって、予めはんだボールバンプ３を配列させた基板とＬＳＩチップ１とを、荷重を印加した状態で超音波及び熱を与えることによってＬＳＩチップ１にはんだボールバンプ３を形成したＬＳＩチップ１を使用して、更に荷重を印加した状態で超音波及び熱を与えて回路基板５の電極６に接続した後、ＬＳＩチップ１と回路基板５との間にアンダーフィル樹脂を供給しキュアするか又は接着樹脂層９をキュアすることによって得られる、はんだボールバンプ３の断面構造及び金属間化合物層７の分布を示している。   FIG. 7 is a cross-sectional view showing a flip chip connection structure according to a fifth embodiment of the present invention. FIG. 7 shows a method for manufacturing a solder ball on an LSI chip 1 by applying ultrasonic waves and heat to a substrate on which a solder ball bump 3 is arranged in advance and an LSI chip 1 in a state where a load is applied. The LSI chip 1 on which the bumps 3 are formed is used to apply ultrasonic waves and heat in a state where a load is further applied and connected to the electrode 6 of the circuit board 5. The cross-sectional structure of the solder ball bump 3 and the distribution of the intermetallic compound layer 7 obtained by supplying and curing the fill resin or curing the adhesive resin layer 9 are shown.

事前に、はんだバンプ配列に従って粘着シートを張ったステンレスの板又はバンプ位置に真空吸着用の穴を開けて作成したボール吸着治具１１に、はんだボールを配列させ、荷重、超音波及び熱を与えることによってはんだボール３をＬＳＩ電極２と接続し、その後、はんだの融点以上のピーク温度においてリフロー処理を行い、接続用のはんだボールバンプ３を形成したＬＳＩチップ１を作成する。この接続方法を行う場合、はんだボールバンプ３を接続される対象物は半導体ウェハでもよい。半導体ウェハの場合は、はんだボールバンプ形成後に、ダイシングする等して、接続用のはんだボールバンプ３を有するＬＳＩチップ１を作成する。   Solder balls are arranged in advance on a ball suction jig 11 created by opening a hole for vacuum suction at a stainless steel plate or bump position where an adhesive sheet is stretched according to the solder bump arrangement, and a load, ultrasonic waves and heat are applied. As a result, the solder ball 3 is connected to the LSI electrode 2, and then a reflow process is performed at a peak temperature equal to or higher than the melting point of the solder to produce the LSI chip 1 on which the solder ball bump 3 for connection is formed. When this connection method is performed, the object to which the solder ball bumps 3 are connected may be a semiconductor wafer. In the case of a semiconductor wafer, the LSI chip 1 having the connecting solder ball bumps 3 is formed by dicing after forming the solder ball bumps.

荷重を印加下状態で超音波及び熱を与えることによって、Ｓｎを母相とするはんだボールバンプ３内部に、ＬＳＩ電極２のＡｕ、Ｎｉ、Ｃｕ及びＡｌ等の元素を拡散させて、ＬＳＩ電極２とはんだボールバンプ３との間にＣｕ−Ｓｎ、Ａｕ−Ｓｎ、Ｎｉ−Ｓｎ及びＡｌ−Ｓｎ等の組成を持つ金属間化合物若しくはそれらに限定されない二元系化合物又はそれら二元系化合物をベースとした多元系の金属間化合物層を形成することができる。   By applying ultrasonic waves and heat under application of a load, elements such as Au, Ni, Cu and Al of the LSI electrode 2 are diffused into the solder ball bumps 3 having Sn as a parent phase, and the LSI electrode 2 Based on an intermetallic compound having a composition such as Cu—Sn, Au—Sn, Ni—Sn, and Al—Sn, or a binary compound or a binary compound not limited thereto, between the solder ball bump 3 and the solder ball bump 3 Thus, a multi-component intermetallic compound layer can be formed.

また、その際のはんだボールの潰れが小さい場合、図３のときと同様に、リフロー後は、くびれの部分がＬＳＩチップ１の電極２に形成される金属間化合物層４に隣接するはんだ母相側に形成される。このとき、はんだボールバンプ３の前記横断面の面積が、くびれ１０の位置においてくびれ１０に近接するＬＳＩ基板電極２の表面の面積よりも小さく、且つそのＬＳＩ基板電極２の表面には金属間化合物層４がはんだボールバンプ３のくびれ１０の位置における前記横断面の面積よりも広い面積で形成されている。   If the solder balls are crushed at that time, the solder mother phase adjacent to the intermetallic compound layer 4 formed on the electrode 2 of the LSI chip 1 after reflowing, as in FIG. Formed on the side. At this time, the area of the cross section of the solder ball bump 3 is smaller than the area of the surface of the LSI substrate electrode 2 adjacent to the constriction 10 at the position of the constriction 10, and the surface of the LSI substrate electrode 2 has an intermetallic compound. The layer 4 is formed in an area larger than the area of the cross section at the position of the constriction 10 of the solder ball bump 3.

このようにして用意したＬＳＩチップ１は、その後、ＬＳＩチップ１のはんだボールバンプ３を回路基板電極６と接触させた後、低荷重を印加した状態で超音波及びはんだの融点以下の熱を１秒程度与えることによって、Ｓｎを母相とするはんだボールバンプ３内部に、回路基板電極６のＡｕ、Ｎｉ、Ｃｕ及びＡｌ等の元素を拡散させて、回路基板電極６とはんだボールバンプ３との間にＣｕ−Ｓｎ、Ａｕ−Ｓｎ、Ｎｉ−Ｓｎ及びＡｌ−Ｓｎ等の組成を持つ金属間化合物若しくはそれらに限定されない二元系化合物又はそれら二元系化合物をベースとした多元系の金属間化合物層を形成することができる。   In the LSI chip 1 thus prepared, the solder ball bump 3 of the LSI chip 1 is then brought into contact with the circuit board electrode 6 and then the ultrasonic wave and heat below the melting point of the solder are applied with a low load applied. By giving about 2 seconds, elements such as Au, Ni, Cu and Al of the circuit board electrode 6 are diffused into the solder ball bump 3 having Sn as a parent phase, so that the circuit board electrode 6 and the solder ball bump 3 Intermetallic compounds having a composition such as Cu-Sn, Au-Sn, Ni-Sn, and Al-Sn between them, binary compounds not limited thereto, or multi-component intermetallic compounds based on these binary compounds A layer can be formed.

その後、ＬＳＩチップ１と回路基板５との間にアンダーフィル樹脂を供給しキュアするか又は接着樹脂層９をキュアすることによって、キュア温度によって更に回路基板電極６からＡｕ、Ｎｉ、Ｃｕ及びＡｌ等の、はんだ３内部への元素拡散が進み、また、はんだ３中のＳｎも回路基板電極６中に拡散するため、金属間化合物層７の厚みが拡大し、回路基板電極６の表面全体にはんだボールバンプ３の端部が広がり、バンプ内部のくびれ１０の位置を金属間化合物層７に隣接するはんだ母相側に形成することが可能となる。   Thereafter, an underfill resin is supplied between the LSI chip 1 and the circuit board 5 and cured, or the adhesive resin layer 9 is cured, so that Au, Ni, Cu, Al, etc. are further removed from the circuit board electrode 6 depending on the curing temperature. Since the element diffusion into the solder 3 progresses and Sn in the solder 3 also diffuses into the circuit board electrode 6, the thickness of the intermetallic compound layer 7 is increased and the entire surface of the circuit board electrode 6 is soldered. The end of the ball bump 3 is widened, and the constriction 10 inside the bump can be formed on the solder matrix side adjacent to the intermetallic compound layer 7.

続く工程において、はんだ溶融温度以上のピーク温度を持つリフロー処理をすることによって、更にＣｕ−Ｓｎ、Ａｕ−Ｓｎ、Ｎｉ−Ｓｎ、Ａｌ−Ｓｎ、Ｃｕ−Ｚｎ、Ｎｉ−Ｚｎ又はＡｕ−Ｚｎ等の組成を持つ金属間化合物層７が厚く、回路基板電極６の表面全体にはんだボールバンプ３の端部が広がり、強固な接続構造を得ることが可能となる。このリフロー処理後も、くびれ１０の位置は、金属間化合物層７に隣接するはんだ母相側に位置する。   In the subsequent process, by performing a reflow process having a peak temperature higher than the solder melting temperature, Cu-Sn, Au-Sn, Ni-Sn, Al-Sn, Cu-Zn, Ni-Zn, Au-Zn, etc. The intermetallic compound layer 7 having a composition is thick, and the end portion of the solder ball bump 3 spreads over the entire surface of the circuit board electrode 6, so that a strong connection structure can be obtained. Even after this reflow process, the position of the constriction 10 is located on the solder mother phase side adjacent to the intermetallic compound layer 7.

このとき、はんだボールバンプ３の前記横断面の面積が、くびれ１０の位置においてくびれ１０に近接する回路基板電極６の表面の面積よりも小さく、且つその回路基板電極６の表面には金属間化合物層７がはんだボールバンプ３のくびれ１０の位置における前記横断面の面積よりも広い面積で形成されている。これらのＬＳＩ電極２と回路基板電極６のはんだボールバンプ３との界面に形成される金属間化合物層４及び７に隣接するはんだ母相側に位置するくびれは、その局部収縮している形状によって、ＬＳＩチップ１と回路基板５及びその他の部材との熱膨張係数差から生ずる残留応力の応力集中箇所となるが、従来の脆い金属間化合物層に応力が集中し、クラックの基点となる場合と異なり、本発明においては、はんだボールバンプ３のはんだ母相内部が応力集中箇所となり、はんだが有する延性及び弾性、さらに塑性変形によってその残留応力を吸収することが可能であるため、接続構造体の高信頼化が可能となる。   At this time, the area of the cross section of the solder ball bump 3 is smaller than the area of the surface of the circuit board electrode 6 adjacent to the constriction 10 at the position of the constriction 10, and an intermetallic compound is formed on the surface of the circuit board electrode 6. The layer 7 is formed with an area larger than the area of the cross section at the position of the constriction 10 of the solder ball bump 3. The constriction located on the solder matrix side adjacent to the intermetallic compound layers 4 and 7 formed at the interface between the LSI electrode 2 and the solder ball bump 3 of the circuit board electrode 6 is caused by the locally contracted shape. In this case, the stress is concentrated in the residual stress caused by the difference in thermal expansion coefficient between the LSI chip 1 and the circuit board 5 and other members. However, the stress is concentrated in the conventional brittle intermetallic compound layer and becomes the base point of the crack. In contrast, in the present invention, the inside of the solder mother phase of the solder ball bumps 3 is a stress concentration location, and the residual stress can be absorbed by the ductility and elasticity of the solder and further plastic deformation. High reliability is possible.

図８は、本発明の第６実施形態に係るフリップチップ接続構造体を示す断面図である。図８は、本発明に係るバンプ製造方法によって、予めはんだボールバンプ３を配列させた基板とＬＳＩチップ１に荷重を印加した状態で超音波及び熱を与えることによって、ＬＳＩチップ１にはんだボールバンプ３を形成したＬＳＩチップ１を使用して、更に荷重を印加した状態で超音波及び熱を与えて回路基板５の電極６に接続した後、ＬＳＩチップ１と回路基板５との間にアンダーフィル樹脂を供給しキュアするか又は接着樹脂層９をキュアすることによって得られる、はんだボールバンプ３の断面構造及び金属間化合物層７の分布を示している。   FIG. 8 is a cross-sectional view showing a flip chip connection structure according to a sixth embodiment of the present invention. FIG. 8 shows a solder ball bump applied to the LSI chip 1 by applying ultrasonic waves and heat in a state where a load is applied to the LSI chip 1 and a substrate on which the solder ball bumps 3 are arranged in advance, by the bump manufacturing method according to the present invention. The LSI chip 1 on which the circuit board 3 is formed is connected to the electrode 6 of the circuit board 5 by applying ultrasonic waves and heat in a state where a load is further applied, and then underfilling between the LSI chip 1 and the circuit board 5. The cross-sectional structure of the solder ball bump 3 and the distribution of the intermetallic compound layer 7 obtained by supplying and curing the resin or curing the adhesive resin layer 9 are shown.

事前に、はんだバンプ配列に従って粘着シートを張ったステンレスの板又はバンプ位置に真空吸着用の穴を開けて作成したボール吸着治具１１に、はんだボールを配列させ、はんだボール３をＬＳＩチップ１の電極２と、図７の場合より高い荷重を印加した状態で超音波及び熱を与えることによって接続し、その後、はんだの融点以上のピーク温度においてリフロー処理を行い、接続用のはんだボールバンプ３を形成したＬＳＩチップ１を作成する。この接続方法を行う場合、はんだボールバンプ３を接続される対象物は半導体ウェハでもよい。半導体ウェハの場合は、はんだボールバンプ形成後に、ダイシングする等して、接続用のはんだボールバンプ３を有するＬＳＩチップ１を作成する。   In advance, the solder balls are arranged on the LSI chip 1 by arranging the solder balls on the stainless steel plate or the ball suction jig 11 formed by opening the holes for vacuum suction at the bump positions according to the solder bump arrangement. The electrode 2 is connected to the electrode 2 by applying ultrasonic waves and heat in a state where a higher load is applied than in the case of FIG. 7, and then a reflow process is performed at a peak temperature equal to or higher than the melting point of the solder. The formed LSI chip 1 is created. When this connection method is performed, the object to which the solder ball bumps 3 are connected may be a semiconductor wafer. In the case of a semiconductor wafer, the LSI chip 1 having the connecting solder ball bumps 3 is formed by dicing after forming the solder ball bumps.

荷重を印加した状態で超音波及び熱を与えることによって、Ｓｎを母相とするはんだボールバンプ３内部に、ＬＳＩ電極２のＡｕ、Ｎｉ、Ｃｕ及びＡｌ等の元素を拡散させて、ＬＳＩ電極２とはんだボールバンプ３との間にＣｕ−Ｓｎ、Ａｕ−Ｓｎ、Ｎｉ−Ｓｎ及びＡｌ−Ｓｎ等の組成を持つ金属間化合物若しくはそれらに限定されない二元系化合物又はそれら二元系化合物をベースとした多元系の金属間化合物層を形成することができる。   By applying ultrasonic waves and heat in a state where a load is applied, elements such as Au, Ni, Cu and Al of the LSI electrode 2 are diffused into the solder ball bumps 3 having Sn as a parent phase, and the LSI electrode 2 Based on an intermetallic compound having a composition such as Cu—Sn, Au—Sn, Ni—Sn, and Al—Sn, or a binary compound or a binary compound not limited thereto, between the solder ball bump 3 and the solder ball bump 3 Thus, a multi-component intermetallic compound layer can be formed.

また、その際のはんだボールの潰れが大きい場合、図３のときと同様に、リフロー後は、くびれの部分がＬＳＩチップ１の電極２に形成される金属間化合物層４に隣接するはんだ母相側に形成され、ＬＳＩ電極２の表面以上にはみ出たはんだは、超音波振動時にＬＳＩ電極２の側面には接することなく、ＬＳＩチップ１の表面に近い場所に存在することとなる。このとき、はんだボールバンプ３の前記横断面の面積が、くびれ１０の位置においてくびれ１０に近接するＬＳＩ基板電極２の表面の面積よりも小さく、且つそのＬＳＩ基板電極２の表面には金属間化合物層４がはんだボールバンプ３のくびれ１０の位置における前記横断面の面積よりも広い面積で形成されている。   If the solder balls are crushed at that time, the solder mother phase adjacent to the intermetallic compound layer 4 formed on the electrode 2 of the LSI chip 1 after reflowing is obtained, as in FIG. The solder that is formed on the side and protrudes beyond the surface of the LSI electrode 2 does not contact the side surface of the LSI electrode 2 during ultrasonic vibration and is present at a location close to the surface of the LSI chip 1. At this time, the area of the cross section of the solder ball bump 3 is smaller than the area of the surface of the LSI substrate electrode 2 adjacent to the constriction 10 at the position of the constriction 10, and the surface of the LSI substrate electrode 2 has an intermetallic compound. The layer 4 is formed in an area larger than the area of the cross section at the position of the constriction 10 of the solder ball bump 3.

このようにして用意したＬＳＩチップ１は、その後、ＬＳＩチップ１のはんだボールバンプ３を回路基板電極６と接触させた後、図３の場合の数倍程度の低荷重を印加した状態で超音波及びはんだの融点以下の熱を１秒程度与えることによって、Ｓｎを母相とするはんだボールバンプ３内部に、回路基板電極６のＡｕ、Ｎｉ、Ｃｕ及びＡｌ等の元素を拡散させて、回路基板電極６とはんだボールバンプ３との間にＣｕ−Ｓｎ、Ａｕ−Ｓｎ、Ｎｉ−Ｓｎ及びＡｌ−Ｓｎ等の組成を持つ金属間化合物若しくはそれらに限定されない二元系化合物又はそれら二元系化合物をベースとした多元系の金属間化合物層を形成することができる。   The LSI chip 1 thus prepared is then subjected to ultrasonic waves in a state in which the solder ball bump 3 of the LSI chip 1 is brought into contact with the circuit board electrode 6 and a low load several times that in the case of FIG. 3 is applied. In addition, by applying heat below the melting point of the solder for about 1 second, elements such as Au, Ni, Cu and Al of the circuit board electrode 6 are diffused into the solder ball bumps 3 having Sn as a parent phase, and thereby the circuit board. An intermetallic compound having a composition such as Cu—Sn, Au—Sn, Ni—Sn, and Al—Sn between the electrode 6 and the solder ball bump 3, or a binary compound or a binary compound that is not limited thereto. A base multi-component intermetallic compound layer can be formed.

その際、荷重と超音波とによってはんだの融点以下の加熱化ではんだボールバンプ３が潰れ、回路基板電極６の表面全体に接することができるが、それ以上の荷重がかかった場合には、超音波によりＬＳＩチップ１が振動している間は回路基板電極６の側面に接することができず、回路基板電極６の側面外周でくびれ１０の位置より下、回路基板５の表面位置より上にはんだが変形して存在することとなる。   At that time, the solder ball bumps 3 can be crushed by heating below the melting point of the solder due to the load and ultrasonic waves, and can contact the entire surface of the circuit board electrode 6. While the LSI chip 1 is vibrated by the sound wave, the side surface of the circuit board electrode 6 cannot be contacted, and the solder is applied to the outer periphery of the side surface of the circuit board electrode 6 below the position of the constriction 10 and above the surface position of the circuit board 5. Will be transformed.

その後、ＬＳＩチップ１と回路基板５との間にアンダーフィル樹脂を供給しキュアするか又は接着樹脂層９をキュアすることによって、キュア温度によって更に回路基板電極６からＡｕ、Ｎｉ、Ｃｕ及びＡｌ等の、はんだ３内部への元素拡散が進み、また、はんだ３中のＳｎも回路基板電極６中に拡散するため、金属間化合物層７の厚みが拡大し、回路基板電極６の表面全体にはんだボールバンプ３の端部が広がり、バンプ内部のくびれ１０の位置を金属間化合物層７に隣接するはんだ母相側に形成することが可能となる。   Thereafter, an underfill resin is supplied between the LSI chip 1 and the circuit board 5 and cured, or the adhesive resin layer 9 is cured, so that Au, Ni, Cu, Al, etc. are further removed from the circuit board electrode 6 depending on the curing temperature. Since the element diffusion into the solder 3 progresses and Sn in the solder 3 also diffuses into the circuit board electrode 6, the thickness of the intermetallic compound layer 7 is increased and the entire surface of the circuit board electrode 6 is soldered. The end of the ball bump 3 is widened, and the constriction 10 inside the bump can be formed on the solder matrix side adjacent to the intermetallic compound layer 7.

続く工程において、はんだ溶融温度以上のピーク温度を持つリフロー処理をすることによって、更にＣｕ−Ｓｎ、Ａｕ−Ｓｎ、Ｎｉ−Ｓｎ、Ａｌ−Ｓｎ、Ｃｕ−Ｚｎ、Ｎｉ−Ｚｎ又はＡｕ−Ｚｎ等の組成を持つ金属間化合物層７が厚く、回路基板電極６の表面全体にはんだボールバンプ３の端部が広がり、強固な接続構造を得ることが可能となる。このリフロー処理後も、くびれ１０の位置は、金属間化合物層７に隣接するはんだ母相側に位置する。   In the subsequent process, by performing a reflow process having a peak temperature higher than the solder melting temperature, Cu-Sn, Au-Sn, Ni-Sn, Al-Sn, Cu-Zn, Ni-Zn, Au-Zn, etc. The intermetallic compound layer 7 having a composition is thick, and the end portion of the solder ball bump 3 spreads over the entire surface of the circuit board electrode 6, so that a strong connection structure can be obtained. Even after this reflow process, the position of the constriction 10 is located on the solder mother phase side adjacent to the intermetallic compound layer 7.

このとき、はんだボールバンプ３の前記横断面の面積が、くびれ１０の位置においてくびれ１０に近接する回路基板電極６の表面の面積よりも小さく、且つその回路基板電極６の表面には金属間化合物層７がはんだボールバンプ３のくびれ１０の位置における前記横断面の面積よりも広い面積で形成されている。これらのＬＳＩ電極２と回路基板電極６のはんだボールバンプ３との界面に形成される金属間化合物層４及び７に隣接するはんだ母相側に位置するくびれは、その局部収縮している形状によって、ＬＳＩチップ１と回路基板５及びその他の部材との熱膨張係数差から生ずる残留応力の応力集中箇所となるが、従来の脆い金属間化合物層に応力が集中し、クラックの基点となる場合と異なり、本発明においては、はんだボールバンプ３のはんだ母相内部が応力集中箇所となり、はんだが有する延性及び弾性、さらに塑性変形によってその残留応力を吸収することが可能であるため、接続構造体の高信頼化が可能となる。   At this time, the area of the cross section of the solder ball bump 3 is smaller than the area of the surface of the circuit board electrode 6 adjacent to the constriction 10 at the position of the constriction 10, and an intermetallic compound is formed on the surface of the circuit board electrode 6. The layer 7 is formed with an area larger than the area of the cross section at the position of the constriction 10 of the solder ball bump 3. The constriction located on the solder matrix side adjacent to the intermetallic compound layers 4 and 7 formed at the interface between the LSI electrode 2 and the solder ball bump 3 of the circuit board electrode 6 is caused by the locally contracted shape. In this case, the stress is concentrated in the residual stress caused by the difference in thermal expansion coefficient between the LSI chip 1 and the circuit board 5 and other members. However, the stress is concentrated in the conventional brittle intermetallic compound layer and becomes the base point of the crack. In contrast, in the present invention, the inside of the solder mother phase of the solder ball bumps 3 is a stress concentration location, and the residual stress can be absorbed by the ductility and elasticity of the solder and further plastic deformation. High reliability is possible.

図９は、本発明の第７実施形態に係るフリップチップ接続構造体を示す断面図である。図９は、ＬＳＩチップ１の電極２の上端の面積と回路基板電極６の大きさが異なる場合の、本発明に係るバンプ製造方法によって、予めはんだボールバンプ３を配列させた基板とＬＳＩチップ１を荷重を印加した状態で超音波及び熱を与えることによって、ＬＳＩチップ１にはんだボールバンプ３を形成したＬＳＩチップ１を使用して、更に荷重を印加した状態で超音波及び熱を与えて回路基板５の電極６に接続した後、ＬＳＩチップ１と回路基板５との間にアンダーフィル樹脂を供給しキュアするか又は接着樹脂層９をキュアすることによって得られる、はんだボールバンプ３の断面構造及び金属間化合物層７の分布を示している。   FIG. 9 is a cross-sectional view showing a flip chip connection structure according to a seventh embodiment of the present invention. FIG. 9 shows the LSI chip 1 and the substrate on which the solder ball bumps 3 are arranged in advance by the bump manufacturing method according to the present invention when the area of the upper end of the electrode 2 of the LSI chip 1 and the size of the circuit board electrode 6 are different. The LSI chip 1 in which the solder ball bumps 3 are formed on the LSI chip 1 is applied by applying ultrasonic waves and heat in a state where a load is applied. The cross-sectional structure of the solder ball bump 3 obtained by supplying the underfill resin between the LSI chip 1 and the circuit board 5 and curing the adhesive resin layer 9 after being connected to the electrode 6 of the substrate 5 And the distribution of the intermetallic compound layer 7 is shown.

事前に、はんだバンプ配列に従って粘着シートを張ったステンレスの板又はバンプ位置に真空吸着用の穴を開けて作成した仮バンプ固定基板にはんだボールを配列させ、はんだボール３をＬＳＩチップ１の電極２と、荷重を印加した状態で超音波及び熱を与えることによって接続し、その後、はんだの融点以上のピーク温度においてリフロー処理を行い、接続用のはんだボールバンプ３を形成したＬＳＩチップ１を作成する。この接続方法を行う場合、はんだボールバンプ３を接続される対象物は半導体ウェハでもよい。半導体ウェハの場合は、はんだボールバンプ形成後に、ダイシングする等して、接続用のはんだボールバンプ３を有するＬＳＩチップ１を作成する。   In advance, solder balls are arranged on a stainless steel plate with a pressure-sensitive adhesive sheet according to the solder bump arrangement or a temporary bump fixing substrate formed by making a vacuum suction hole at the bump position, and the solder balls 3 are connected to the electrodes 2 of the LSI chip 1. Then, connection is made by applying ultrasonic waves and heat in a state where a load is applied, and then reflow processing is performed at a peak temperature equal to or higher than the melting point of the solder to produce the LSI chip 1 on which the solder ball bumps 3 for connection are formed. . When this connection method is performed, the object to which the solder ball bumps 3 are connected may be a semiconductor wafer. In the case of a semiconductor wafer, the LSI chip 1 having the solder ball bumps 3 for connection is formed by dicing after forming the solder ball bumps.

荷重を印加した状態で超音波及び熱を与えることによって、Ｓｎを母相とするはんだボールバンプ３内部に、ＬＳＩ電極２のＡｕ、Ｎｉ、Ｃｕ及びＡｌ等の元素を拡散させて、ＬＳＩ電極２とはんだボールバンプ３との間にＣｕ−Ｓｎ、Ａｕ−Ｓｎ、Ｎｉ−Ｓｎ及びＡｌ−Ｓｎ等の組成を持つ金属間化合物若しくはそれらに限定されない二元系化合物又はそれら二元系化合物をベースとした多元系の金属間化合物層を形成することができる。   By applying ultrasonic waves and heat in a state where a load is applied, elements such as Au, Ni, Cu and Al of the LSI electrode 2 are diffused into the solder ball bumps 3 having Sn as a parent phase, and the LSI electrode 2 Based on an intermetallic compound having a composition such as Cu—Sn, Au—Sn, Ni—Sn, and Al—Sn, or a binary compound or a binary compound not limited thereto, between the solder ball bump 3 and the solder ball bump 3 Thus, a multi-component intermetallic compound layer can be formed.

また、その際のはんだボールの潰れが大きい場合、図３のときと同様に、リフロー後は、くびれの部分がＬＳＩチップ１の電極２に形成される金属間化合物層４に隣接するはんだ母相側に形成され、ＬＳＩ電極２の表面以上にはみ出たはんだは、超音波振動時にＬＳＩ電極２の側面には接することなく、ＬＳＩチップ１の表面に近い場所に存在することとなる。このとき、はんだボールバンプ３の前記横断面の面積が、くびれ１０の位置においてくびれ１０に近接するＬＳＩ基板電極２の表面の面積よりも小さく、且つそのＬＳＩ基板電極２の表面には金属間化合物層４がはんだボールバンプ３のくびれ１０の位置における前記横断面の面積よりも広い面積で形成されている。   If the solder balls are crushed at that time, the solder mother phase adjacent to the intermetallic compound layer 4 formed on the electrode 2 of the LSI chip 1 after reflowing is obtained, as in FIG. The solder that is formed on the side and protrudes beyond the surface of the LSI electrode 2 does not contact the side surface of the LSI electrode 2 during ultrasonic vibration and is present at a location close to the surface of the LSI chip 1. At this time, the area of the cross section of the solder ball bump 3 is smaller than the area of the surface of the LSI substrate electrode 2 adjacent to the constriction 10 at the position of the constriction 10, and the surface of the LSI substrate electrode 2 has an intermetallic compound. The layer 4 is formed in an area larger than the area of the cross section at the position of the constriction 10 of the solder ball bump 3.

このようにして用意したＬＳＩチップ１は、その後、ＬＳＩチップ１のはんだボールバンプ３を回路基板電極６と接触させた後、低荷重を印加した状態で超音波及びはんだの融点以下の熱を１秒程度与えることによって、Ｓｎを母相とするはんだボールバンプ３内部に、回路基板電極６のＡｕ、Ｎｉ、Ｃｕ及びＡｌ等の元素を拡散させて、回路基板電極６とはんだボールバンプ３との間にＣｕ−Ｓｎ、Ａｕ−Ｓｎ、Ｎｉ−Ｓｎ及びＡｌ−Ｓｎ等の組成を持つ金属間化合物若しくはそれらに限定されない二元系化合物又はそれら二元系化合物をベースとした多元系の金属間化合物層を形成することができる。   In the LSI chip 1 thus prepared, the solder ball bump 3 of the LSI chip 1 is then brought into contact with the circuit board electrode 6 and then the ultrasonic wave and heat below the melting point of the solder are applied with a low load applied. By giving about 2 seconds, elements such as Au, Ni, Cu and Al of the circuit board electrode 6 are diffused into the solder ball bump 3 having Sn as a parent phase, so that the circuit board electrode 6 and the solder ball bump 3 Intermetallic compounds having a composition such as Cu-Sn, Au-Sn, Ni-Sn, and Al-Sn between them, binary compounds not limited thereto, or multi-component intermetallic compounds based on these binary compounds A layer can be formed.

その後、ＬＳＩチップ１と回路基板５との間にアンダーフィル樹脂を供給しキュアするか又は接着樹脂層９をキュアすることによって、キュア温度によって更に回路基板電極６からＡｕ、Ｎｉ、Ｃｕ及びＡｌ等の、はんだ３内部への元素拡散が進み、また、はんだ３中のＳｎも回路基板電極６中に拡散するため、金属間化合物層７の厚みが拡大し、回路基板電極６の表面全体にはんだボールバンプ３の端部が広がり、バンプ内部のくびれ１０の位置を金属間化合物層７に隣接するはんだ母相側に形成することが可能となる。   Thereafter, an underfill resin is supplied between the LSI chip 1 and the circuit board 5 and cured, or the adhesive resin layer 9 is cured, so that Au, Ni, Cu, Al, etc. are further removed from the circuit board electrode 6 depending on the curing temperature. Since the element diffusion into the solder 3 progresses and Sn in the solder 3 also diffuses into the circuit board electrode 6, the thickness of the intermetallic compound layer 7 is increased and the entire surface of the circuit board electrode 6 is soldered. The end of the ball bump 3 is widened, and the constriction 10 inside the bump can be formed on the solder matrix side adjacent to the intermetallic compound layer 7.

続く工程において、はんだ溶融温度以上のピーク温度を持つリフロー処理をすることによって、更にＣｕ−Ｓｎ、Ａｕ−Ｓｎ、Ｎｉ−Ｓｎ、Ａｌ−Ｓｎ、Ｃｕ−Ｚｎ、Ｎｉ−Ｚｎ又はＡｕ−Ｚｎ等の組成を持つ金属間化合物層７が厚く、回路基板電極６の表面全体にはんだボールバンプ３の端部が広がり、強固な接続構造を得ることが可能となる。このリフロー処理後も、くびれ１０の位置は、金属間化合物層７に隣接するはんだ母相側に位置する。   In the subsequent process, by performing a reflow process having a peak temperature higher than the solder melting temperature, Cu-Sn, Au-Sn, Ni-Sn, Al-Sn, Cu-Zn, Ni-Zn, Au-Zn, etc. The intermetallic compound layer 7 having a composition is thick, and the end portion of the solder ball bump 3 spreads over the entire surface of the circuit board electrode 6, so that a strong connection structure can be obtained. Even after this reflow process, the position of the constriction 10 is located on the solder mother phase side adjacent to the intermetallic compound layer 7.

このとき、はんだボールバンプ３の前記横断面の面積が、くびれ１０の位置においてくびれ１０に近接する回路基板電極６の表面の面積よりも小さく、且つその回路基板電極６の表面には金属間化合物層７がはんだボールバンプ３のくびれ１０の位置における前記横断面の面積よりも広い面積で形成されている。これらのＬＳＩ電極２と回路基板電極６のはんだボールバンプ３との界面に形成される金属間化合物層４及び７に隣接するはんだ母相側に位置するくびれは、その局部収縮している形状によって、ＬＳＩチップ１と回路基板５及びその他の部材との熱膨張係数差から生ずる残留応力の応力集中箇所となるが、従来の脆い金属間化合物層に応力が集中し、クラックの基点となる場合と異なり、本発明においては、はんだボールバンプ３のはんだ母相内部が応力集中箇所となり、はんだが有する延性及び弾性、さらに塑性変形によってその残留応力を吸収することが可能であるため、接続構造体の高信頼化が可能となる。   At this time, the area of the cross section of the solder ball bump 3 is smaller than the area of the surface of the circuit board electrode 6 adjacent to the constriction 10 at the position of the constriction 10, and an intermetallic compound is formed on the surface of the circuit board electrode 6. The layer 7 is formed with an area larger than the area of the cross section at the position of the constriction 10 of the solder ball bump 3. The constriction located on the solder matrix side adjacent to the intermetallic compound layers 4 and 7 formed at the interface between the LSI electrode 2 and the solder ball bump 3 of the circuit board electrode 6 is caused by the locally contracted shape. In this case, the stress is concentrated in the residual stress caused by the difference in thermal expansion coefficient between the LSI chip 1 and the circuit board 5 and other members. However, the stress is concentrated in the conventional brittle intermetallic compound layer and becomes the base point of the crack. In contrast, in the present invention, the inside of the solder mother phase of the solder ball bumps 3 is a stress concentration location, and the residual stress can be absorbed by the ductility and elasticity of the solder and further plastic deformation. High reliability is possible.

尚、ＬＳＩチップ１の電極２の大きさが回路基板５の電極６の大きさよりも大きい場合には、はんだボールバンプ３のＬＳＩチップへの形成時の荷重、超音波及び熱の印加条件並びに、はんだボールバンプ３を形成したＬＳＩチップ１の回路基板５への接合する際の、荷重、超音波及び熱の印加条件によって、はんだボールバンプ３のＬＳＩ電極２と回路基板電極６の接合後の形状が図９のはんだ接合構造の逆と為り得ることは言うまでもないが、得られる高信頼化の効果は変わりないものである。   When the size of the electrode 2 of the LSI chip 1 is larger than the size of the electrode 6 of the circuit board 5, the load at the time of forming the solder ball bump 3 on the LSI chip, the application conditions of ultrasonic waves and heat, The shape of the solder ball bump 3 after joining the LSI electrode 2 and the circuit board electrode 6 depending on the application conditions of load, ultrasonic wave and heat when joining the LSI chip 1 on which the solder ball bump 3 is formed to the circuit board 5 Needless to say, this can be the reverse of the solder joint structure shown in FIG. 9, but the obtained high reliability effect remains unchanged.

また、はんだボールバンプ３をＬＳＩチップに形成する際の荷重、超音波及び熱の印加条件並びにはんだボールバンプ３を形成したＬＳＩチップ１の回路基板への接合する際の、荷重、超音波及び熱の印加条件により、いずれかの接合時に搭載位置ずれが生じた場合には、ＬＳＩ電極２と回路基板電極６のいずれか一方のはんだボールバンプ３の接合構造が図５の形状に成り得るが、ここでも従来の溶融接続より高信頼化の効果が得られる。   Also, the load, ultrasonic wave and heat application conditions when the solder ball bump 3 is formed on the LSI chip, and the load, ultrasonic wave and heat when the LSI chip 1 on which the solder ball bump 3 is formed are joined to the circuit board. When the mounting position shift occurs during any of the joining conditions, the joining structure of the solder ball bump 3 of either the LSI electrode 2 or the circuit board electrode 6 can be the shape shown in FIG. Also here, the effect of higher reliability than the conventional fusion connection can be obtained.

図１０は、本発明の第８実施形態に係るフリップチップ接続構造体を示す断面図である。本発明の第３実施例の回路基板側もＬＳＩチップとして、本発明に係るバンプ製造方法によってはんだボールバンプ３を形成したＬＳＩチップ１を荷重、超音波及び熱を与えて、別のＬＳＩチップ１の電極２に所定の距離だけ水平方向にずらして接続した後、２つのＬＳＩチップ１の間にアンダーフィル樹脂を供給しキュアするか又は接着樹脂層９をキュアすることによって得られる、はんだボールバンプ３の断面構造及び金属間化合物層４の分布に関するＳＥＭ（Scanning Electron Microscope）写真を示す。   FIG. 10 is a cross-sectional view showing a flip chip connection structure according to an eighth embodiment of the present invention. The circuit board side of the third embodiment of the present invention is also an LSI chip, and the LSI chip 1 on which the solder ball bumps 3 are formed by the bump manufacturing method according to the present invention is applied with a load, ultrasonic waves and heat, and another LSI chip 1 is applied. Solder ball bumps obtained by connecting the electrodes 2 to the electrodes 2 by shifting them in the horizontal direction by a predetermined distance and then supplying and curing the underfill resin between the two LSI chips 1 or curing the adhesive resin layer 9 3 shows an SEM (Scanning Electron Microscope) photograph regarding the cross-sectional structure of 3 and the distribution of the intermetallic compound layer 4.

この場合でも、第５実施例同様、図１０のＳＥＭ写真上側のＬＳＩチップ１の電極上に形成されたはんだボールバンプ３が図１０のＳＥＭ写真下側のＬＳＩ電極２と接触した後、低荷重を印加した状態で超音波及びはんだの融点以下の熱を１秒程度与えることによって、Ｓｎを母相とするはんだボールバンプ３内部に、図１０のＳＥＭ写真下側ＬＳＩ電極２のＡｕ、Ｎｉ、Ｃｕ及びＡｌ等の元素を拡散させて、図１０のＳＥＭ写真下側ＬＳＩ電極２とはんだボールバンプ３との界面にＣｕ−Ｓｎ、Ａｕ−Ｓｎ、Ｎｉ−Ｓｎ及びＡｌ−Ｓｎ等の組成を持つ金属間化合物若しくはそれらに限定されない二元系化合物又はそれら二元系化合物をベースとした多元系化合物を形成することができる。   Even in this case, as in the fifth embodiment, after the solder ball bump 3 formed on the electrode of the LSI chip 1 on the upper side of the SEM photograph in FIG. 10 contacts the LSI electrode 2 on the lower side of the SEM photograph in FIG. 10 is applied to the inside of the solder ball bump 3 having Sn as a parent phase, Au, Ni of the lower LSI electrode 2 in the SEM photograph of FIG. Elements such as Cu and Al are diffused to have a composition such as Cu—Sn, Au—Sn, Ni—Sn, and Al—Sn at the interface between the lower LSI electrode 2 and the solder ball bump 3 in FIG. Intermetallic compounds or binary compounds not limited thereto or multicomponent compounds based on these binary compounds can be formed.

その際、荷重と超音波とによってはんだの融点以下の加熱化ではんだボールバンプ３が潰れ、図１０のＳＥＭ写真上下のＬＳＩチップ中心位置がずれた分、図１０のＳＥＭ写真下側のＬＳＩ電極２の左側に対しては、電極表面端部まで接触しないが、反対側では、中心位置のずれた変位分に相当する量のはみ出したはんだが、図１０のＳＥＭ写真下側のＬＳＩ電極２の側面外周で図１０のＳＥＭ写真下側ＬＳＩ電極２のくびれ１０の位置より下、図１０のＳＥＭ写真下側ＬＳＩチップ１の表面位置より上に変形して存在することとなる。   At that time, the solder ball bump 3 is crushed by heating below the melting point of the solder due to the load and the ultrasonic wave, and the LSI chip center position on the upper and lower sides of the SEM photograph in FIG. The left side of 2 does not contact the end of the electrode surface, but on the opposite side, an amount of protruding solder corresponding to the displacement of the center position shifts to the LSI electrode 2 on the lower side of the SEM photograph in FIG. In the outer periphery of the side surface, the deformation exists below the position of the constriction 10 of the lower LSI electrode 2 of the SEM photograph in FIG. 10 and above the surface position of the lower LSI chip 1 of the SEM photograph in FIG.

その後、図１０のＳＥＭ写真上下のＬＳＩチップ１の間にアンダーフィル樹脂を供給しキュアするか又は接着樹脂層９をキュアすることによって、キュア温度によって更に図１０のＳＥＭ写真下側ＬＳＩ電極２からＡｕ、Ｎｉ、Ｃｕ及びＡｌ等の、はんだ３内部への元素拡散が進み、また、はんだ３中のＳｎも図１０のＳＥＭ写真下側ＬＳＩ電極２中に拡散するため、図１０のＳＥＭ写真下側の金属間化合物層４の厚みが拡大し、図１０のＳＥＭ写真下側ＬＳＩ電極２の表面全体にはんだボールバンプ３の端部が広がり、バンプ内部のくびれ１０の位置を金属間化合物層４に隣接するはんだ母相側約３μｍの範囲内に形成することが可能となる。   Thereafter, the underfill resin is supplied between the LSI chips 1 on the upper and lower sides of the SEM photograph in FIG. 10 to cure or the adhesive resin layer 9 is cured, so that the curing temperature further causes the lower LSI electrode 2 in the SEM photograph in FIG. Since element diffusion into the solder 3 such as Au, Ni, Cu, and Al progresses, and Sn in the solder 3 also diffuses into the lower LSI electrode 2 in the SEM photograph of FIG. 10, the bottom of the SEM photograph in FIG. The thickness of the intermetallic compound layer 4 on the side increases, the end of the solder ball bump 3 extends over the entire surface of the lower LSI electrode 2 in the SEM photograph of FIG. 10, and the position of the constriction 10 inside the bump is located at the intermetallic compound layer 4. Can be formed within a range of about 3 μm on the side of the solder mother phase adjacent to.

続く工程において、はんだ溶融温度以上のピーク温度を持つリフロー処理をすることによって、更にＣｕ−Ｓｎ、Ａｕ−Ｓｎ、Ｎｉ−Ｓｎ、Ａｌ−Ｓｎ、Ｃｕ−Ｚｎ、Ｎｉ−Ｚｎ又はＡｕ−Ｚｎ等の組成を持つ図１０のＳＥＭ写真下側の金属間化合物層４が厚く、図１０のＳＥＭ写真下側ＬＳＩ電極２の表面全体にはんだボールバンプ３の端部が広がり、強固な接続構造を得ることが可能となる。このリフロー処理後も、くびれ１０の位置は、図１０のＳＥＭ写真下側の金属間化合物層４に隣接するはんだ母相側に位置する。   In the subsequent process, by performing a reflow process having a peak temperature higher than the solder melting temperature, Cu-Sn, Au-Sn, Ni-Sn, Al-Sn, Cu-Zn, Ni-Zn, Au-Zn, etc. The intermetallic compound layer 4 on the lower side of the SEM photograph of FIG. 10 having a composition is thick, and the end of the solder ball bump 3 extends over the entire surface of the lower LSI electrode 2 of the SEM photograph of FIG. Is possible. Even after this reflow process, the position of the constriction 10 is located on the solder mother phase side adjacent to the intermetallic compound layer 4 on the lower side of the SEM photograph in FIG.

このとき、はんだボールバンプ３の前記横断面の面積が、くびれ１０の位置においてくびれ１０に近接するＬＳＩ基板電極２の表面の面積よりも小さく、且つそのＬＳＩ基板電極２の表面には金属間化合物層４がはんだボールバンプ３のくびれ１０の位置における前記横断面の面積よりも広い面積で形成されている。このはんだボールバンプ３内部のくびれはその局部収縮している形状によって、ＬＳＩチップ１とその他の部材との熱膨張係数差から生ずる残留応力の応力集中箇所となるが、従来の脆い金属間化合物層に応力が集中し、クラックの基点となる場合と異なり、本発明においては、はんだボールバンプ３のはんだ母相内部が応力集中箇所となり、はんだが有する延性及び弾性、さらに塑性変形によってその残留応力を吸収することが可能であるため、接続構造体の高信頼化が可能となる。   At this time, the area of the cross section of the solder ball bump 3 is smaller than the area of the surface of the LSI substrate electrode 2 adjacent to the constriction 10 at the position of the constriction 10, and the surface of the LSI substrate electrode 2 has an intermetallic compound. The layer 4 is formed in an area larger than the area of the cross section at the position of the constriction 10 of the solder ball bump 3. The constriction inside the solder ball bump 3 becomes a stress concentration spot of residual stress resulting from the difference in thermal expansion coefficient between the LSI chip 1 and other members depending on the locally contracted shape, but the conventional brittle intermetallic compound layer Unlike the case where the stress is concentrated on the base of the crack, in the present invention, the inside of the solder matrix of the solder ball bump 3 becomes the stress concentration portion, and the residual stress is reduced by the ductility and elasticity of the solder and further by plastic deformation. Since it can be absorbed, the connection structure can be highly reliable.

次に、本発明の実施例について添付図面を参照して具体的に説明する。本発明に係るはんだバンプを用いたフリップチップ接続構造体に用いる電子部品としては半導体チップ及び回路基板が使用される。   Next, embodiments of the present invention will be specifically described with reference to the accompanying drawings. A semiconductor chip and a circuit board are used as an electronic component used in the flip chip connection structure using the solder bump according to the present invention.

半導体チップとしては、Ｓｉ又はＧａＡｓを使用したものが考えられるがそれらに限定されない。本発明による接続に用いるデバイスとして、半導体特性は無いがＬｉＴａＯ３、ＬｉＮｂＯ３、水晶等に配線形成したもの、ＢＧＡ及びＣＳＰパッケージも考えられるが、それらに限定されない。 A semiconductor chip using Si or GaAs can be considered, but is not limited thereto. As a device used for the connection according to the present invention, there is no semiconductor characteristic, but LiTaO 3 , LiNbO 3 , a wiring formed on a crystal, etc., BGA and CSP packages are also conceivable, but not limited thereto.

また、回路基板は、有機基板としてプリント基板及びフレキシブル基板、並びにセラミクス基板としてアルミナ基板、ガラスセラミクス基板及びガラス基板などが好適に使用されるがそれらに限定されない。   As the circuit board, a printed board and a flexible board are suitably used as the organic board, and an alumina board, a glass ceramic board, a glass board, and the like are suitably used as the ceramic board, but are not limited thereto.

Ｓｎ基のはんだバンプとしては、Ｓｎを含み、Ｚｎ、Ａｌ、Ａｇ、Ｂｉ、Ｃｕ、Ｍｇ及びＰｂのいずれかが一種類以上含まれる金属が好適に使用されるが、Ｓｎに添加される元素はそれらに限定されない。また、本発明で使用される半導体チップ電極及び回路基板電極としては、Ｃｕ又はＡｌ等をメッキ等により形成した電極が考えられるが、それらに限定されない。電極の表面処理も、Ｃｕ、Ａｕ、Ｓｎ、Ｓｎ−３７重量％Ｐｂ、Ｓｎ−３重量％Ａｇ−０．５重量％Ｃｕ合金及びＳｎ−８．８重量％Ｚｎ合金などが好適に用いられるがそれらに限定されない。また、ＬＳＩチップ及び回路基板の電極の形状及び材質並びにＬＳＩチップ及び回路基板の外形寸法も限定されない。   As the Sn-based solder bump, a metal containing Sn and containing at least one of Zn, Al, Ag, Bi, Cu, Mg, and Pb is preferably used. It is not limited to them. Moreover, as a semiconductor chip electrode and a circuit board electrode used by this invention, although the electrode which formed Cu or Al etc. by plating etc. can be considered, it is not limited to them. For the electrode surface treatment, Cu, Au, Sn, Sn-37 wt% Pb, Sn-3 wt% Ag-0.5 wt% Cu alloy, Sn-8.8 wt% Zn alloy, etc. are preferably used. It is not limited to them. Further, the shapes and materials of the electrodes of the LSI chip and the circuit board and the external dimensions of the LSI chip and the circuit board are not limited.

図１乃至３は本発明の第１実施形態に係るフリップチップ接続構造体を示す断面図である。図１は、本発明で使用したＬＳＩチップ１と回路基板５との接続前の状態を示している。半導体は裏面を５０μｍ〜３００μｍの所定のＳｉの厚みになるまで研削したウェハの状態で、ＬＳＩ電極２の上に、Ｓｎ−３重量％Ａｇ−０．５重量％Ｃｕ合金組成を持つはんだペーストをステンレスマスクを用いて電極上に印刷し、はんだ融点以上のピーク温度を持つプロファイルを設定したリフロー炉を通すことによって、はんだボールバンプ３を形成した。   1 to 3 are sectional views showing a flip chip connection structure according to a first embodiment of the present invention. FIG. 1 shows a state before connection between an LSI chip 1 and a circuit board 5 used in the present invention. The semiconductor has a solder paste having a Sn-3 wt% Ag-0.5 wt% Cu alloy composition on the LSI electrode 2 in a wafer state in which the back surface is ground to a predetermined Si thickness of 50 μm to 300 μm. The solder ball bumps 3 were formed by printing on the electrodes using a stainless steel mask and passing through a reflow furnace in which a profile having a peak temperature equal to or higher than the solder melting point was set.

直径が小さいボールバンプを形成する場合には、東京応化工業製ＬＡ９００（商品名）によって、半導体ウェハのバンプ形成するための電極上を樹脂開口したメッキレジスト膜を形成し、表面がＣｕ又はＡｕの組成を持つＬＳＩ電極２上にのみＳｎ−２．５〜３．０重量％Ａｇ又はＳｎ−０．７重量％Ｃｕを電解メッキして、メッキレジストを剥離後、ピーク温度を２４０℃〜２６０℃に設定したリフロー処理を行うことによってボールバンプを形成した。また、直径３００μｍ以上のはんだボールバンプを形成する場合には、半導体ウェハにフラックスを塗布し、球状のＳｎ−３重量％Ａｇ−０．５重量％Ｃｕの合金組成を持つはんだボールを転写し、ピーク温度を２４０℃〜２６０℃に設定したリフロー処理を行うことによってはんだボールバンプを形成した。   When forming a ball bump having a small diameter, a plating resist film having a resin opening on the electrode for bump formation of the semiconductor wafer is formed by LA900 (trade name) manufactured by Tokyo Ohka Kogyo Co., Ltd., and the surface is made of Cu or Au. Only on the LSI electrode 2 having a composition, Sn-2.5 to 3.0 wt% Ag or Sn-0.7 wt% Cu is electroplated, and after removing the plating resist, the peak temperature is 240 ° C. to 260 ° C. The ball bumps were formed by performing the reflow process set to 1. Further, when forming a solder ball bump having a diameter of 300 μm or more, a flux is applied to a semiconductor wafer, and a solder ball having an alloy composition of spherical Sn-3 wt% Ag-0.5 wt% Cu is transferred, A solder ball bump was formed by performing a reflow process in which the peak temperature was set to 240 ° C. to 260 ° C.

更に第４実施例に記した本発明に係るバンプ製造方法では、フラックス無しでボールバンプを形成可能である。はんだペースト及びフラックスを使用した場合においては、ボールバンプを形成する工程の後、金属に対して活性な有機成分を含むフラックスを、エタノール、メチルエチルケトン及び／又は荒川化学工業製パインアルファ（商品名）等を使用して除去した。   Furthermore, in the bump manufacturing method according to the present invention described in the fourth embodiment, ball bumps can be formed without flux. When solder paste and flux are used, after the step of forming ball bumps, a flux containing an organic component active against metal is used, such as ethanol, methyl ethyl ketone and / or Pine Alpha (trade name) manufactured by Arakawa Chemical Industries, etc. Removed.

はんだボールバンプ３を形成した半導体ウェハは、そのままダイシングすることによって本発明による接続に使用することができる。また、図１に示すように、予めはんだボールバンプ３を形成した半導体ウェハに対して、感光性及び熱硬化性を持つ樹脂をスピンコート又はラミネート方法により供給し、露光／現像によってバンプ周辺の樹脂を除去することによって、本発明による接続工程において、回路基板５の電極６の表面ははんだボールバンプ３の表面に直接接することができる。   The semiconductor wafer on which the solder ball bumps 3 are formed can be used for connection according to the present invention by dicing as it is. Further, as shown in FIG. 1, a resin having photosensitivity and thermosetting property is supplied to a semiconductor wafer on which solder ball bumps 3 have been formed in advance by a spin coating or laminating method, and resin around the bumps by exposure / development. By removing, the surface of the electrode 6 of the circuit board 5 can be in direct contact with the surface of the solder ball bump 3 in the connecting step according to the present invention.

感光性及び熱硬化性を有する封止樹脂としては、新日鐵化学株式会社製「Ｖ−２５９ＰＡ」（商品名）で粘度２００ｃｐｓから１０００ｃｐｓ、感光性基（ネガ型）を有するポリイミド前駆体である旭化成工業（株）製「パイメル」（商品名）及び住友ベークライト株式会社製「スミレジン ＣＲＣ−８３００」（商品名）が好適に用いられるが、それらに限定されない。このような半導体ウェハをチップ固片へダイシングすることによって、接着樹脂層９を設けた接続用のＬＳＩチップ１とすることができる。なお、ＬＳＩチップ１に接着樹脂層９を形成せずに本発明による接続を行うことも可能である。   As a sealing resin having photosensitivity and thermosetting property, it is a polyimide precursor having a viscosity of 200 cps to 1000 cps and a photosensitive group (negative type) with “V-259PA” (trade name) manufactured by Nippon Steel Chemical Co., Ltd. “Paimel” (trade name) manufactured by Asahi Kasei Kogyo Co., Ltd. and “Sumiresin CRC-8300” (trade name) manufactured by Sumitomo Bakelite Co., Ltd. are preferably used, but are not limited thereto. By dicing such a semiconductor wafer into chip chips, the connecting LSI chip 1 provided with the adhesive resin layer 9 can be obtained. The connection according to the present invention can be performed without forming the adhesive resin layer 9 on the LSI chip 1.

図２は、図１に示した接続用のＬＳＩチップ１と回路基板５とを上述のフリップチップ接続方法によって接続した後の接続構造体を示す断面図である。接続は、チップつかみ部（ツール）に超音波発振機、荷重制御装置及び加熱ヒーターの機能を兼ね備えた接続装置を使用する。   FIG. 2 is a cross-sectional view showing the connection structure after the connection LSI chip 1 and the circuit board 5 shown in FIG. 1 are connected by the flip-chip connection method described above. For the connection, a connecting device having the functions of an ultrasonic oscillator, a load control device and a heater is used for the chip gripping part (tool).

回路基板５は、前記接続装置の加熱ヒーター機構を有するステージに真空吸着して使用する。ツールをはんだボールバンプ３の融点以下の温度で且つ樹脂が流動する温度の約２００℃、ステージを約１００℃に設定した後、ツールにＬＳＩチップ１を吸着し、ステージに回路基板５を吸着する。   The circuit board 5 is used after being vacuum-sucked on a stage having a heater mechanism of the connection device. After setting the tool at a temperature lower than the melting point of the solder ball bump 3 and the resin flowing temperature at about 200 ° C. and the stage at about 100 ° C., the LSI chip 1 is adsorbed on the tool and the circuit board 5 is adsorbed on the stage. .

続いて、夫々の接続する半導体側のはんだボールバンプ３と回路基板電極６とを向かい合うよう目合わせを行った後、ツールを降下させて、表面がＣｕ又はＡｕから成る回路基板電極６にはんだボールバンプ３を接触させる。   Subsequently, after aligning the solder ball bumps 3 on the semiconductor side to be connected to the circuit board electrode 6 so as to face each other, the tool is lowered, and the solder ball is applied to the circuit board electrode 6 whose surface is made of Cu or Au. The bump 3 is brought into contact.

その後、直径約５０μｍ程度のボールバンプ一つ当たり０．０２Ｎ程度の低荷重を印加した状態で、振幅約１〜３μｍ程度の超音波振動を１〜３秒程度与えることによって、はんだボールバンプ３と回路基板電極６とを接続する。尚、この荷重の値は、同一のチップとバンプ配列を持つＡｕバンプとＡｕ電極との接続の際の熱圧着（接続温度：約３５０度、接続時間：２０〜４０秒）による接続荷重の約１０分の１の値であり、同一のチップとバンプ配列を持つＡｕバンプとＡｕ電極との超音波を使用した接続時の約３〜４分の１の値であった。   Thereafter, by applying a low vibration of about 0.02 N per ball bump having a diameter of about 50 μm and applying ultrasonic vibration having an amplitude of about 1 to 3 μm for about 1 to 3 seconds, The circuit board electrode 6 is connected. The value of this load is about the connection load due to thermocompression bonding (connection temperature: about 350 degrees, connection time: 20 to 40 seconds) at the time of connection between Au bumps and Au electrodes having the same chip and bump arrangement. It was a value of 1/10, which was a value of about 3 to 4 times that when an Au bump having the same chip and bump arrangement and an Au electrode were connected using ultrasonic waves.

本発明の接続構造体を形成する方法は、他の方法と比較して接続荷重が低いため、極めて脆い低誘電率膜をＬＳＩ内部に形成したチップをフリップチップ接続する際に低誘電率膜を損傷することがなく、また、接続温度もＡｕバンプとＡｕ電極との熱圧着時より１００℃以上の低温化が可能で、接続時間も極めて短いため、本発明による接続構造体は従来の方法による接続構造体よりも信頼性に優れていることを示している。   The method for forming the connection structure of the present invention has a lower connection load than other methods, and therefore, when a chip having a very fragile low dielectric constant film formed inside the LSI is flip-chip connected, the low dielectric constant film is formed. The connection structure according to the present invention is based on the conventional method because it is not damaged, and the connection temperature can be lowered by 100 ° C. or more than the thermocompression bonding between the Au bump and the Au electrode and the connection time is extremely short. It shows that it is more reliable than the connection structure.

接着樹脂９が速硬化タイプの樹脂であれば、超音波による接続直後に樹脂が本硬化（キュア）されているが、接続樹脂９が流動時間の長いタイプで、反応性が遅い樹脂であれば、超音波による接続後、トレー等に多数の接続構造体を収納し、オーブン等で接着樹脂層９のキュアを行う。多数固片の接続構造体を一度にキュアすることによって、接続構造体一個当たりのキュアに要する時間を短縮することが可能である。   If the adhesive resin 9 is a fast-curing type resin, the resin is fully cured (cured) immediately after connection by ultrasonic waves, but if the connecting resin 9 is a type with a long flow time and a slow reactivity, After the connection by ultrasonic waves, a large number of connection structures are stored in a tray or the like, and the adhesive resin layer 9 is cured in an oven or the like. By curing a multi-piece connection structure at a time, it is possible to shorten the time required for curing per connection structure.

接着樹脂層９を形成していないＬＳＩチップ１を使用した場合も同様に、直径約５０μｍ程度のボールバンプ一つ当たり０．０２Ｎ程度の低荷重を印加した状態で、振幅約１〜３μｍ程度の超音波振動を１〜３秒程度与えることによって、はんだボールバンプ３と回路基板電極６との接続を行うことが可能であり、続く工程において、エポキシ樹脂系のアンダーフィル樹脂をディスペンサーによりＬＳＩチップ１と回路基板５との隙間に供給して、オーブン等で樹脂をキュアすることができる。   Similarly, when the LSI chip 1 in which the adhesive resin layer 9 is not formed is used, an amplitude of about 1 to 3 μm is applied with a low load of about 0.02 N per ball bump having a diameter of about 50 μm. By applying ultrasonic vibration for about 1 to 3 seconds, it is possible to connect the solder ball bump 3 and the circuit board electrode 6. In the subsequent process, the LSI chip 1 is supplied with an epoxy resin-based underfill resin by a dispenser. And the resin can be cured in an oven or the like.

なお、アンダーフィル樹脂又は接着樹脂９をキュアした後、多数個の接続構造体を連続的に温度プロファイルのピーク温度をはんだの融点以上、つまりＳｎ−２．５〜３重量％Ａｇ及びＳｎ−３重量％Ａｇ−０．５重量％Ｃｕの場合には２４０〜２６０℃にピーク温度を設定したリフロー炉でリフロー処理をすることによって、金属間化合物層７を約５μｍの厚みに拡大し、更にその面積を拡大し、接続を強固なものとして、リフロー時に位置ずれが無く、バンプ間がショートすることが無い、信頼性に優れた接続が可能となる。   After the underfill resin or the adhesive resin 9 is cured, the peak temperature of the temperature profile is continuously higher than the melting point of the solder, that is, Sn-2.5 to 3 wt% Ag and Sn-3. In the case of wt% Ag-0.5 wt% Cu, the intermetallic compound layer 7 is expanded to a thickness of about 5 μm by reflow treatment in a reflow furnace set at a peak temperature of 240 to 260 ° C. By increasing the area and strengthening the connection, it is possible to achieve a highly reliable connection without misalignment during reflow and without shorting between the bumps.

なお、本発明の接続方法においては、ＬＳＩチップ１と回路基板５との隙間に接着樹脂層９のような有機樹脂が無くとも、はんだボールバンプ３を直径約５０μｍ程度のボールバンプ一つ当たり０．０２Ｎ程度の低荷重を印加した状態で、振幅約１μｍ程度の超音波振動を１秒程度与えることによって回路基板電極６と接続後、アンダーフィル樹脂をディスペンサー等で供給せずにはんだの融点以上のピーク温度プロファイルにてリフロー処理をすることによって、充分な厚みを持つ金属間化合物７を形成した強固なバンプ接続が可能となった。   In the connection method of the present invention, even if there is no organic resin such as the adhesive resin layer 9 in the gap between the LSI chip 1 and the circuit board 5, the solder ball bumps 3 per ball bump having a diameter of about 50 μm are eliminated. Applying an ultrasonic vibration with an amplitude of about 1 μm for about 1 second while applying a low load of about 0.2 N, and after connecting to the circuit board electrode 6, the melting point of the solder exceeds the melting point without supplying the underfill resin with a dispenser or the like. By performing the reflow treatment with the peak temperature profile, it was possible to achieve a strong bump connection in which the intermetallic compound 7 having a sufficient thickness was formed.

図３は、本発明に係るバンプ製造方法によってはんだボールバンプ３を形成したＬＳＩチップ１を荷重を印加した状態で超音波及び熱を与えて回路基板５の電極６に接続した後、ＬＳＩチップ１と回路基板５との間にアンダーフィル樹脂を供給しキュアするか又は接着樹脂層９をキュアすることによって得られる、はんだボールバンプ３の接続構造体及び金属化合物層７の分布を示す断面図である。   FIG. 3 shows an LSI chip 1 in which a solder ball bump 3 formed by a bump manufacturing method according to the present invention is connected to an electrode 6 of a circuit board 5 by applying ultrasonic waves and heat while a load is applied. 5 is a cross-sectional view showing the distribution of the connection structure of the solder ball bumps 3 and the metal compound layer 7 obtained by supplying an underfill resin between the circuit board 5 and curing, or curing the adhesive resin layer 9. is there.

Ｓｎ−２．５重量％Ａｇの組成を持つはんだボールバンプ３がＣｕ又はＡｕ表面の回路基板電極６と接触した後、はんだボールバンプ３を直径約５０μｍ程度のボールバンプ一つ当たり０．０２Ｎ程度の低荷重を印加した状態で、振幅約１μｍ程度の超音波振動を１秒程度与えることによって、Ｓｎを母相とするはんだボールバンプ３内部に、回路基板電極６の表面がＣｕの場合にはＣｕが、また、Ｃｕ電極にＮｉ、Ａｕの順にメッキとしたものであればＡｕが、夫々元素拡散し、回路基板電極６とはんだボールバンプ３との間にＣｕ−Ｓｎ又はＡｕ−Ｓｎの組成を持つ金属間化合物をベースとした金属間化合物層７を形成することができた。   After the solder ball bump 3 having a composition of Sn-2.5 wt% Ag contacts the circuit board electrode 6 on the Cu or Au surface, the solder ball bump 3 is about 0.02 N per ball bump having a diameter of about 50 μm. When the surface of the circuit board electrode 6 is Cu inside the solder ball bump 3 having Sn as a parent phase by applying ultrasonic vibration having an amplitude of about 1 μm for about 1 second in a state where a low load is applied. If Cu is plated in the order of Ni and Au on the Cu electrode, then the Au diffuses into the respective elements and the composition of Cu—Sn or Au—Sn between the circuit board electrode 6 and the solder ball bump 3. It was possible to form an intermetallic compound layer 7 based on an intermetallic compound having

その後、ＬＳＩチップ１と回路基板５との間にエポキシ樹脂系のアンダーフィル樹脂を供給しキュアするか又は接着樹脂層９を１５０〜２００℃で６０分から１２０分キュアすることによって、キュア温度によって更に回路基板電極６からＡｕ、Ｎｉ及びＣｕ等の、はんだ３内部への元素拡散が進み、また、はんだ３中のＳｎも回路基板電極６中に拡散するため、金属間化合物層７の厚みが拡大し、回路基板電極６の表面全体にはんだボールバンプ３の端部が広がり、バンプ内部のくびれ１０の位置を金属間化合物層７に隣接するはんだ母相側に形成することが可能となった。   Thereafter, the epoxy resin-based underfill resin is supplied between the LSI chip 1 and the circuit board 5 and cured, or the adhesive resin layer 9 is cured at 150 to 200 ° C. for 60 to 120 minutes to further increase the curing temperature. Element diffusion of Au, Ni, Cu, etc. from the circuit board electrode 6 into the solder 3 progresses, and Sn in the solder 3 also diffuses into the circuit board electrode 6, so that the thickness of the intermetallic compound layer 7 is increased. As a result, the end of the solder ball bump 3 spreads over the entire surface of the circuit board electrode 6, and the position of the constriction 10 inside the bump can be formed on the solder matrix side adjacent to the intermetallic compound layer 7.

続く工程において、はんだボールバンプ３がＳｎ−２．５〜３重量％Ａｇ及びＳｎ−３重量％Ａｇ−０．５重量％Ｃｕの場合には２４０〜２６０℃にピーク温度を設定したリフロー炉でリフロー処理をすることによって、更に金属間化合物層７が厚く、回路基板電極６の表面全体にはんだボールバンプ３の端部が広がり、強固な接続構造を得ることが可能であった。このリフロー処理後も、くびれ１０の位置は、金属間化合物層７に隣接するはんだ母相側で、金属間化合物層７の直上に位置する。   In a subsequent process, when the solder ball bump 3 is Sn-2.5 to 3 wt% Ag and Sn-3 wt% Ag-0.5 wt% Cu, a reflow furnace in which the peak temperature is set to 240 to 260 ° C. By performing the reflow process, the intermetallic compound layer 7 is thicker and the end portion of the solder ball bump 3 spreads over the entire surface of the circuit board electrode 6, so that a strong connection structure can be obtained. Even after this reflow treatment, the position of the constriction 10 is located immediately above the intermetallic compound layer 7 on the solder mother phase side adjacent to the intermetallic compound layer 7.

このとき、はんだボールバンプ３のＬＳＩチップ電極２と回路基板電極６とを結ぶ方向に垂直の横断面の面積が、くびれ１０の位置においてくびれ１０に近接する回路基板電極６の表面の面積よりも小さく、且つその回路基板電極６の表面には金属間化合物層７がはんだボールバンプ３のくびれ１０の位置における前記横断面の面積よりも広い面積で形成されている。このはんだボールバンプ３内部のくびれはその局部収縮している形状によって、ＬＳＩチップ１と回路基板５及びその他の部材との熱膨張係数差から生ずる残留応力の応力集中箇所となるが、従来の脆い金属間化合物層に応力が集中し、クラックの基点となる場合と異なり、本発明においては、はんだボールバンプ３のはんだ母相内部が応力集中箇所となり、はんだが有する延性及び弾性、さらに塑性変形によってその残留応力を吸収することが可能であり、−５５℃〜１２５℃の熱サイクル試験等においての接続構造体の信頼性が向上した。   At this time, the area of the cross section perpendicular to the direction connecting the LSI chip electrode 2 and the circuit board electrode 6 of the solder ball bump 3 is larger than the area of the surface of the circuit board electrode 6 adjacent to the constriction 10 at the position of the constriction 10. On the surface of the circuit board electrode 6 which is small, an intermetallic compound layer 7 is formed with an area larger than the area of the cross section at the position of the constriction 10 of the solder ball bump 3. The constriction inside the solder ball bump 3 becomes a stress concentration spot of residual stress resulting from a difference in thermal expansion coefficient between the LSI chip 1 and the circuit board 5 and other members due to the locally contracted shape, but it is brittle in the past. Unlike the case where stress is concentrated in the intermetallic compound layer and becomes the base point of the crack, in the present invention, the inside of the solder matrix of the solder ball bump 3 becomes the stress concentration location, and the ductility and elasticity of the solder, and further by plastic deformation The residual stress can be absorbed, and the reliability of the connection structure in a thermal cycle test at −55 ° C. to 125 ° C. is improved.

図４は、本発明の第２実施形態に係るフリップチップ接続構造体を示す断面図である。図４は、本発明に係るバンプ製造方法によってはんだボールバンプ３を形成したＬＳＩチップ１を図３の場合より高い荷重を印加した状態で超音波及び熱を与えて回路基板５の電極６に接続した後、ＬＳＩチップ１と回路基板５との間にアンダーフィル樹脂を供給しキュアするか又は接着樹脂層９をキュアすることによって得られる、はんだボールバンプ３の断面構造及び金属間化合物層７の分布を示している。   FIG. 4 is a cross-sectional view showing a flip chip connection structure according to the second embodiment of the present invention. FIG. 4 shows the connection of the LSI chip 1 on which the solder ball bumps 3 are formed by the bump manufacturing method according to the present invention to the electrodes 6 of the circuit board 5 by applying ultrasonic waves and heat while applying a higher load than in the case of FIG. After that, the cross-sectional structure of the solder ball bump 3 and the intermetallic compound layer 7 obtained by supplying an underfill resin between the LSI chip 1 and the circuit board 5 and curing or curing the adhesive resin layer 9 are obtained. Distribution is shown.

はんだボールバンプ３に直径約５０μｍ程度のボールバンプ一つ当たり図３の場合の２〜３倍程度の０．０４〜０．０６Ｎ程度の低荷重を印加した状態で、振幅約１μｍ程度の超音波振動を１秒程度与えることによって、Ｓｎ−２．５重量％Ａｇのはんだボールバンプ３を使用した接続においては、Ｓｎを母相とするはんだボールバンプ３内部に、回路基板電極６の表面がＣｕの場合にはＣｕが、また、Ｃｕ電極にＮｉ、Ａｕの順にメッキとしたものであればＡｕが、夫々元素拡散し、回路基板電極６とはんだボールバンプ３との間にＣｕ−Ｓｎ又はＡｕ−Ｓｎの組成を持つ金属間化合物をベースとした金属間化合物層を形成することができた。   An ultrasonic wave having an amplitude of about 1 μm is applied to the solder ball bump 3 with a low load of about 0.04 to 0.06 N, which is about 2 to 3 times as large as that in FIG. 3, per ball bump having a diameter of about 50 μm. By applying vibration for about 1 second, in the connection using the solder ball bump 3 of Sn-2.5 wt% Ag, the surface of the circuit board electrode 6 is Cu inside the solder ball bump 3 having Sn as a parent phase. In the case of Cu, and if the Cu electrode is plated with Ni and Au in this order, Au diffuses the element, and Cu—Sn or Au is interposed between the circuit board electrode 6 and the solder ball bump 3. An intermetallic compound layer based on an intermetallic compound having a composition of -Sn could be formed.

その際、荷重と超音波とによってはんだの融点以下の加熱化ではんだボールバンプ３が潰れ、回路基板電極６の表面全体に接することができるが、それ以上の荷重がかかった場合には、超音波によりＬＳＩチップ１が振動している間は回路基板電極６の側面にはんだボールバンプ３が接することができず、回路基板電極６の側面外周でくびれ１０の位置より下で回路基板５の表面位置より上にはんだが変形して存在することとなる。くびれ１０の位置は、通常回路基板電極６の端部位置より内側に存在するが、仮に装置加圧軸が傾斜している等の原因で外側に出た場合でも構造的変曲点となり、金属間化合物層７への応力集中を抑制する。   At that time, the solder ball bumps 3 can be crushed by heating below the melting point of the solder due to the load and ultrasonic waves, and can contact the entire surface of the circuit board electrode 6. While the LSI chip 1 is vibrated by the sound wave, the solder ball bumps 3 cannot contact the side surface of the circuit board electrode 6, and the surface of the circuit board 5 below the position of the constriction 10 on the outer periphery of the side surface of the circuit board electrode 6. The solder is deformed and exists above the position. The position of the constriction 10 is usually present on the inner side of the end position of the circuit board electrode 6, but even if it comes out of the device due to the inclination of the pressure axis of the device, it becomes a structural inflection point, The stress concentration on the intermetallic compound layer 7 is suppressed.

その後、ＬＳＩチップ１と回路基板５との間にアンダーフィル樹脂を供給しキュアするか又は接着樹脂層９を１５０℃〜２００℃で６０分から１２０分間キュアすることによって、キュア温度によって更に回路基板電極６からＡｕ、Ｎｉ、Ｃｕ及びＡｌ等のはんだ３内部への元素拡散が進み、また、はんだ３中のＳｎも回路基板電極６中に拡散するため、金属間化合物層７の厚みが拡大し、回路基板電極６の表面全体にはんだボールバンプ３の端部が広がり、バンプ内部のくびれ１０の位置を金属間化合物層７に隣接するはんだ母相側に形成することが可能になった。   Thereafter, an underfill resin is supplied between the LSI chip 1 and the circuit board 5 and cured, or the adhesive resin layer 9 is cured at 150 ° C. to 200 ° C. for 60 to 120 minutes, thereby further increasing the circuit board electrode depending on the curing temperature. 6, since element diffusion from the inside of the solder 3 such as Au, Ni, Cu and Al proceeds, and Sn in the solder 3 also diffuses into the circuit board electrode 6, the thickness of the intermetallic compound layer 7 increases, The end portion of the solder ball bump 3 spreads over the entire surface of the circuit board electrode 6, and the constriction 10 inside the bump can be formed on the solder matrix side adjacent to the intermetallic compound layer 7.

続く工程において、はんだボールバンプ３がＳｎ−２．５〜３重量％Ａｇ及びＳｎ−３重量％Ａｇ−０．５重量％Ｃｕの場合には２４０〜２６０℃にピーク温度を設定したリフロー炉でリフロー処理をすることによって、更に金属間化合物層７が厚く、回路基板電極６の表面全体にはんだボールバンプ３の端部が広がり、強固な接続構造を得ることが可能であった。このリフロー処理後も、くびれ１０の位置は、金属間化合物層７に隣接するはんだ母相側で、金属間化合物層７の直上に位置する。   In a subsequent process, when the solder ball bump 3 is Sn-2.5 to 3 wt% Ag and Sn-3 wt% Ag-0.5 wt% Cu, a reflow furnace in which the peak temperature is set to 240 to 260 ° C. By performing the reflow process, the intermetallic compound layer 7 is thicker and the end portion of the solder ball bump 3 spreads over the entire surface of the circuit board electrode 6, so that a strong connection structure can be obtained. Even after this reflow treatment, the position of the constriction 10 is located immediately above the intermetallic compound layer 7 on the solder mother phase side adjacent to the intermetallic compound layer 7.

このとき、はんだボールバンプ３の前記横断面の面積が、くびれ１０の位置においてくびれ１０に近接する回路基板電極６の表面の面積よりも小さく、且つその回路基板電極６の表面には金属間化合物層７がはんだボールバンプ３のくびれ１０の位置における前記横断面の面積よりも広い面積で形成されている。このはんだボールバンプ３内部のくびれはその局部収縮している形状によって、ＬＳＩチップ１と回路基板５及びその他の部材との熱膨張係数差から生ずる残留応力の応力集中箇所となるが、従来の脆い金属間化合物層に応力が集中し、クラックの基点となる場合と異なり、本発明においては、はんだボールバンプ３のはんだ母相内部が応力集中箇所となり、はんだが有する延性及び弾性、さらに塑性変形によってその残留応力を吸収することが可能であり、−５５℃〜１２５℃の熱サイクル試験等においての接続構造体の信頼性が向上した。   At this time, the area of the cross section of the solder ball bump 3 is smaller than the area of the surface of the circuit board electrode 6 adjacent to the constriction 10 at the position of the constriction 10, and an intermetallic compound is formed on the surface of the circuit board electrode 6. The layer 7 is formed with an area larger than the area of the cross section at the position of the constriction 10 of the solder ball bump 3. The constriction inside the solder ball bump 3 becomes a stress concentration spot of residual stress resulting from a difference in thermal expansion coefficient between the LSI chip 1 and the circuit board 5 and other members due to the locally contracted shape, but it is brittle in the past. Unlike the case where stress is concentrated in the intermetallic compound layer and becomes the base point of the crack, in the present invention, the inside of the solder matrix of the solder ball bump 3 becomes the stress concentration location, and the ductility and elasticity of the solder, and further by plastic deformation The residual stress can be absorbed, and the reliability of the connection structure in a thermal cycle test at −55 ° C. to 125 ° C. is improved.

図５は、本発明の第３実施形態に係るフリップチップ接続構造体を示す断面図である。図５は、本発明に係るバンプ製造方法によってはんだボールバンプ３を形成したＬＳＩチップ１を荷重を印加した状態で超音波及び熱を与えて回路基板５の電極６に所定の距離だけ水平方向にずらして接続した後、ＬＳＩチップ１と回路基板５との間にアンダーフィル樹脂を供給しキュアするか又は接着樹脂層９をキュアすることによって得られる、はんだボールバンプ３の断面構造及び金属間化合物層７の分布を示している。   FIG. 5 is a cross-sectional view showing a flip chip connection structure according to a third embodiment of the present invention. FIG. 5 shows the LSI chip 1 on which the solder ball bumps 3 are formed by the bump manufacturing method according to the present invention in a horizontal direction by a predetermined distance to the electrodes 6 of the circuit board 5 by applying ultrasonic waves and heat in a state where a load is applied. The cross-sectional structure of the solder ball bump 3 and the intermetallic compound obtained by supplying the underfill resin between the LSI chip 1 and the circuit board 5 and curing or curing the adhesive resin layer 9 after the connection is shifted. The distribution of the layer 7 is shown.

はんだバンプ３に直径約５０μｍ程度のボールバンプ一つ当たり図３の場合の２〜３倍程度の０．０４〜０．０６Ｎ程度の低荷重を印加した状態で振幅約１μｍ程度の超音波振動を１秒程度与えることによって、Ｓｎ−２．５重量％Ａｇのはんだボールバンプ３を使用した接続においては、Ｓｎを母相とするはんだボールバンプ３内部に、回路基板電極６の表面がＣｕの場合にはＣｕが、また、Ｃｕ電極にＮｉ、Ａｕの順にメッキとしたものであればＡｕが、夫々元素拡散し、回路基板電極６とはんだボールバンプ３との間にＣｕ−Ｓｎ又はＡｕ−Ｓｎの組成を持つ金属間化合物をベースとした金属間化合物層を形成することができた。   Ultrasonic vibration with an amplitude of about 1 μm is applied to a solder bump 3 with a low load of about 0.04 to 0.06 N, which is about 2 to 3 times as large as that in FIG. 3, per ball bump having a diameter of about 50 μm. When connection is made using Sn-2.5 wt% Ag solder ball bumps 3 for about 1 second, the surface of the circuit board electrode 6 is Cu inside the solder ball bumps 3 having Sn as a parent phase. Cu, and if the Cu electrode is plated in the order of Ni and Au, then Au diffuses between the elements and Cu-Sn or Au-Sn between the circuit board electrode 6 and the solder ball bump 3. It was possible to form an intermetallic compound layer based on an intermetallic compound having the following composition.

その際、荷重と超音波とによってはんだの融点以下の加熱化ではんだボールバンプ３が潰れ、中心位置が一方向に対して約５〜１５μｍずれた回路基板電極６の片側に対しては、図３の場合同様に回路基板電極６の表面端部まで接触しないが、回路基板電極６の表面で反対側では、図４の場合と同様に、中心位置のずれた変位分に相当する量のはみ出たはんだが超音波によりＬＳＩチップ１が振動している間は回路基板電極６の側面に接することができず、回路基板電極６の側面外周でくびれ１０の位置より下、回路基板５の表面位置より上にはんだが変形して存在することとなる。   At that time, the solder ball bump 3 is crushed by heating below the melting point of the solder due to the load and the ultrasonic wave, and the center position is shifted by about 5 to 15 μm with respect to one direction. As in the case of 3, the surface edge of the circuit board electrode 6 is not contacted, but on the opposite side of the surface of the circuit board electrode 6, as in the case of FIG. While the LSI chip 1 is vibrated by ultrasonic waves, the solder cannot contact the side surface of the circuit board electrode 6, and the surface position of the circuit board 5 is below the position of the constriction 10 on the outer periphery of the side surface of the circuit board electrode 6. The solder is present in a deformed state.

その後、ＬＳＩチップ１と回路基板５との間にアンダーフィル樹脂を供給しキュアするか又は接着樹脂層９を１５０℃〜２００℃で６０分から１２０分間キュアすることによって、キュア温度によって更に回路基板電極６からＡｕ、Ｎｉ、Ｃｕ及びＡｌ等のはんだ３内部への元素拡散が進み、また、はんだ３中のＳｎも回路基板電極６中に拡散するため、金属間化合物層７の厚みが拡大し、回路基板電極６の表面全体にはんだボールバンプ３の端部が広がり、バンプ内部のくびれ１０の位置を金属間化合物層７に隣接するはんだ母相側に形成することが可能となった。   Thereafter, an underfill resin is supplied between the LSI chip 1 and the circuit board 5 and cured, or the adhesive resin layer 9 is cured at 150 ° C. to 200 ° C. for 60 to 120 minutes, thereby further increasing the circuit board electrode depending on the curing temperature. 6, since element diffusion from the inside of the solder 3 such as Au, Ni, Cu and Al proceeds, and Sn in the solder 3 also diffuses into the circuit board electrode 6, the thickness of the intermetallic compound layer 7 increases, The end of the solder ball bump 3 spreads over the entire surface of the circuit board electrode 6, and the constriction 10 inside the bump can be formed on the solder matrix side adjacent to the intermetallic compound layer 7.

続く工程において、はんだボールバンプ３がＳｎ−２．５〜３重量％Ａｇ及びＳｎ−３重量％Ａｇ−０．５重量％Ｃｕの場合には２４０〜２６０℃にピーク温度を設定したリフロー炉でリフロー処理をすることによって、更に金属間化合物層７が厚く、回路基板電極６の表面全体にはんだボールバンプ３の端部が広がり、強固な接続構造を得ることが可能であった。このリフロー処理後も、くびれ１０の位置は、金属間化合物層７に隣接するはんだ母相側に位置する。   In a subsequent process, when the solder ball bump 3 is Sn-2.5 to 3 wt% Ag and Sn-3 wt% Ag-0.5 wt% Cu, a reflow furnace in which the peak temperature is set to 240 to 260 ° C. By performing the reflow process, the intermetallic compound layer 7 is thicker and the end portion of the solder ball bump 3 spreads over the entire surface of the circuit board electrode 6, so that a strong connection structure can be obtained. Even after this reflow process, the position of the constriction 10 is located on the solder mother phase side adjacent to the intermetallic compound layer 7.

このとき、はんだボールバンプ３の前記横断面の面積が、くびれ１０の位置においてくびれ１０に近接する回路基板電極６の表面の面積よりも小さく、且つその回路基板電極６の表面には金属間化合物層７がはんだボールバンプ３のくびれ１０の位置における前記横断面の面積よりも広い面積で形成されている。このはんだボールバンプ３内部のくびれはその局部収縮している形状によって、ＬＳＩチップ１と回路基板５及びその他の部材との熱膨張係数差から生ずる残留応力の応力集中箇所となるが、従来の脆い金属間化合物層に応力が集中し、クラックの基点となる場合と異なり、本発明においては、はんだボールバンプ３のはんだ母相内部が応力集中箇所となり、はんだが有する延性及び弾性、さらに塑性変形によってその残留応力を吸収することが可能であるため、接続構造体の高信頼化が可能となった。   At this time, the area of the cross section of the solder ball bump 3 is smaller than the area of the surface of the circuit board electrode 6 adjacent to the constriction 10 at the position of the constriction 10, and an intermetallic compound is formed on the surface of the circuit board electrode 6. The layer 7 is formed with an area larger than the area of the cross section at the position of the constriction 10 of the solder ball bump 3. The constriction inside the solder ball bump 3 becomes a stress concentration spot of residual stress resulting from a difference in thermal expansion coefficient between the LSI chip 1 and the circuit board 5 and other members due to the locally contracted shape, but it is brittle in the past. Unlike the case where stress is concentrated in the intermetallic compound layer and becomes the base point of the crack, in the present invention, the inside of the solder matrix of the solder ball bump 3 becomes the stress concentration location, and the ductility and elasticity of the solder, and further by plastic deformation Since the residual stress can be absorbed, the connection structure can be made highly reliable.

図６は、本発明の第４実施形態に係るバンプ製造方法を示す断面図である。図６は、本発明のはんだボール吸着用治具を用いて、荷重を印加した状態で超音波及び熱を与えてＬＳＩチップ１の電極２にはんだボールバンプ３を形成する状態を示している。   FIG. 6 is a sectional view showing a bump manufacturing method according to the fourth embodiment of the present invention. FIG. 6 shows a state in which solder ball bumps 3 are formed on the electrodes 2 of the LSI chip 1 by applying ultrasonic waves and heat in a state where a load is applied using the solder ball adsorption jig of the present invention.

はんだバンプ配列に従って粘着シートを張ったステンレスの板又はステンレス、Ｓｉ若しくはセラミックスの板の半導体のバンプ位置に相当する場所に真空吸着用の穴を開けて作成したボール吸着治具１１に、Ｓｎ−３重量％−０．５重量％Ｃｕ又はＳｎ−８．８重量％Ｚｎの組成を持つはんだボールを配列させ、はんだボールをＬＳＩチップ又は半導体ウェハのＡｕ又はＣｕ電極と接触させ、はんだボールバンプ３を０．１ｍＮ／μｍ２以下の低荷重を印加した状態で振幅約１μｍ程度の超音波振動を１秒程度与えることによって、Ｓｎを母相とするはんだボールバンプ３内部に、ＬＳＩ電極２のＡｕ、Ｎｉ、Ｃｕ及びＡｌ等の元素を拡散させて、ＬＳＩ電極２とはんだボールバンプ３との間にＣｕ−Ｓｎ、Ａｕ−Ｓｎ、Ｎｉ−Ｓｎ及びＡｌ−Ｓｎ等の組成を持つ金属間化合物若しくはそれらに限定されない二元系化合物又はそれら二元系化合物をベースとした多元系の金属間化合物層を形成することができた。 In a ball suction jig 11 created by opening a hole for vacuum suction at a location corresponding to a bump position of a semiconductor on a stainless steel plate or a stainless steel, Si or ceramics plate with an adhesive sheet according to the solder bump arrangement, Sn-3 Solder balls having a composition of wt% -0.5 wt% Cu or Sn-8.8 wt% Zn are arranged, the solder balls are brought into contact with Au or Cu electrodes of an LSI chip or a semiconductor wafer, and solder ball bumps 3 are formed. By applying ultrasonic vibration with an amplitude of about 1 μm for about 1 second with a low load of 0.1 mN / μm 2 or less applied, Au of the LSI electrode 2 is placed inside the solder ball bump 3 having Sn as a parent phase. Elements such as Ni, Cu, and Al are diffused so that Cu—Sn, Au—Sn, Ni—Sn, and A are interposed between the LSI electrode 2 and the solder ball bump 3. It was possible to form intermetallic compounds or their not limited binary or intermetallic compound layer of multi-component that their binary compounds based having a composition such -sn.

その後、はんだの融点以上のピーク温度においてリフロー処理を行い、Ｃｕ−Ｓｎ、Ａｕ−Ｓｎ、Ｎｉ−Ｓｎ、Ａｌ−Ｓｎ、Ｃｕ−Ｚｎ、Ｎｉ−Ｚｎ又はＡｕ−Ｚｎ等の組成を持つ金属間化合物層を成長させることができた。この接続方法を行う場合、はんだボールバンプ３を接続される対象物は半導体ウェハでもよい。半導体ウェハの場合は、はんだボールバンプ形成後に、ダイシングする等して、接続用のはんだボールバンプ３を有するＬＳＩチップ１を作成した。   Thereafter, an intermetallic compound having a composition such as Cu—Sn, Au—Sn, Ni—Sn, Al—Sn, Cu—Zn, Ni—Zn, or Au—Zn is performed at a peak temperature higher than the melting point of the solder. The layer could be grown. When this connection method is performed, the object to which the solder ball bumps 3 are connected may be a semiconductor wafer. In the case of a semiconductor wafer, the LSI chip 1 having the solder ball bumps 3 for connection was formed by dicing after forming the solder ball bumps.

図７は、本発明の第５実施形態に係るフリップチップ接続構造体を示す断面図である。図７は、本発明に係るバンプ製造方法によって、予めはんだボールバンプ３を配列させた基板とＬＳＩチップ１とを、荷重を印加した状態で超音波及び熱を与えることによってＬＳＩチップ１にはんだボールバンプ３を形成したＬＳＩチップ１を使用して、更に荷重を印加した状態で超音波及び熱を与えて回路基板５の電極６に接続した後、ＬＳＩチップ１と回路基板５との間にアンダーフィル樹脂を供給しキュアするか又は接着樹脂層９をキュアすることによって得られる、はんだボールバンプ３の断面構造及び金属間化合物層７の分布を示している。   FIG. 7 is a cross-sectional view showing a flip chip connection structure according to a fifth embodiment of the present invention. FIG. 7 shows a method for manufacturing a solder ball on an LSI chip 1 by applying ultrasonic waves and heat to a substrate on which a solder ball bump 3 is arranged in advance and an LSI chip 1 in a state where a load is applied. The LSI chip 1 on which the bumps 3 are formed is used to apply ultrasonic waves and heat in a state where a load is further applied and connected to the electrode 6 of the circuit board 5. The cross-sectional structure of the solder ball bump 3 and the distribution of the intermetallic compound layer 7 obtained by supplying and curing the fill resin or curing the adhesive resin layer 9 are shown.

事前に、図６に示した様にはんだバンプ配列に従って粘着シートを張ったステンレスの板又はバンプ位置に真空吸着用の穴を開けて作成したボール吸着治具１１に、はんだボールを配列させ、荷重を印加した状態で超音波及び熱を加えることによってはんだボール３をＬＳＩ電極２と接続し、その後、はんだの融点以上のピーク温度においてリフロー処理を行い、Ｓｎ−２．５〜３重量％Ａｇ、Ｓｎ−３重量％Ａｇ−０．５重量％Ｃｕ又はＳｎ−８．８重量％Ｚｎの組成を持つはんだボールバンプ３を形成した接続用のＬＳＩチップ１を作成した。この接続方法を行う場合、はんだボールバンプ３を接続される対象物は半導体ウェハでもよい。半導体ウェハの場合は、はんだボールバンプ形成後に、ダイシングする等して、接続用のはんだボールバンプ３を有するＬＳＩチップ１を作成する。   As shown in FIG. 6, solder balls are arranged in a ball suction jig 11 created by opening a hole for vacuum suction at a stainless steel plate or a bump position in which an adhesive sheet is stretched according to a solder bump arrangement in advance. The solder ball 3 is connected to the LSI electrode 2 by applying an ultrasonic wave and heat in a state where an electric current is applied, and then a reflow treatment is performed at a peak temperature equal to or higher than the melting point of the solder, Sn-2.5 to 3 wt% Ag, An LSI chip 1 for connection in which a solder ball bump 3 having a composition of Sn-3 wt% Ag-0.5 wt% Cu or Sn-8.8 wt% Zn was formed was prepared. When this connection method is performed, the object to which the solder ball bumps 3 are connected may be a semiconductor wafer. In the case of a semiconductor wafer, the LSI chip 1 having the connecting solder ball bumps 3 is formed by dicing after forming the solder ball bumps.

超音波を印加した状態で熱及び荷重を与えることによって、Ｓｎを母相とするはんだボールバンプ３内部に、ＬＳＩ電極２のＡｕ、Ｎｉ、Ｃｕ及びＡｌ等の元素を拡散させて、ＬＳＩ電極２とはんだボールバンプ３との間にＣｕ−Ｓｎ、Ａｕ−Ｓｎ、Ｎｉ−Ｓｎ及びＡｌ−Ｓｎ等の組成を持つ金属間化合物若しくはそれらに限定されない二元系化合物又はそれら二元系化合物をベースとした多元系の金属間化合物層を形成することができた。   By applying heat and a load in a state where ultrasonic waves are applied, elements such as Au, Ni, Cu and Al of the LSI electrode 2 are diffused into the solder ball bump 3 having Sn as a parent phase, and the LSI electrode 2 Based on an intermetallic compound having a composition such as Cu—Sn, Au—Sn, Ni—Sn, and Al—Sn, or a binary compound or a binary compound not limited thereto, between the solder ball bump 3 and the solder ball bump 3 The multi-component intermetallic compound layer was able to be formed.

また、その際のはんだボールの潰れが小さい場合、図３のときと同様に、リフロー後は、くびれの部分がＬＳＩチップ１の電極２に形成される金属間化合物層４に隣接するはんだ母相側に形成される。このとき、はんだボールバンプ３の前記横断面の面積が、くびれ１０の位置においてくびれ１０に近接するＬＳＩ基板電極２の表面の面積よりも小さく、且つそのＬＳＩ基板電極２の表面には金属間化合物層４がはんだボールバンプ３のくびれ１０の位置における前記横断面の面積よりも広い面積で形成されている。   If the solder balls are crushed at that time, the solder mother phase adjacent to the intermetallic compound layer 4 formed on the electrode 2 of the LSI chip 1 after reflowing, as in FIG. Formed on the side. At this time, the area of the cross section of the solder ball bump 3 is smaller than the area of the surface of the LSI substrate electrode 2 adjacent to the constriction 10 at the position of the constriction 10, and the surface of the LSI substrate electrode 2 has an intermetallic compound. The layer 4 is formed in an area larger than the area of the cross section at the position of the constriction 10 of the solder ball bump 3.

このようにして用意したＬＳＩチップ１は、その後、ＬＳＩチップ１のはんだボールバンプ３を回路基板電極６と接触させた後、はんだボールバンプ３に０．１ｍＮ／μｍ２以下の低荷重を印加した状態で振幅約１μｍ程度の超音波振動を１秒程度与えることによって、Ｓｎを母相とするはんだボールバンプ３内部に、回路基板電極６の表面がＣｕの場合にはＣｕが、また、Ｃｕ電極にＮｉ、Ａｕの順にメッキとしたものであればＡｕが、夫々元素拡散し、回路基板電極６とはんだボールバンプ３との間にＣｕ−Ｓｎ又はＡｕ−Ｓｎの組成を持つ金属間化合物をベースとした金属間化合物層を形成することができた。 In the LSI chip 1 thus prepared, the solder ball bump 3 of the LSI chip 1 is then brought into contact with the circuit board electrode 6 and then a low load of 0.1 mN / μm 2 or less is applied to the solder ball bump 3. By applying ultrasonic vibration with an amplitude of about 1 μm for about 1 second in the state, Cu is used when the surface of the circuit board electrode 6 is Cu inside the solder ball bump 3 having Sn as a parent phase. On the other hand, if the electrodes are plated in the order of Ni and Au, the Au diffuses into the respective elements, and an intermetallic compound having a composition of Cu—Sn or Au—Sn is formed between the circuit board electrode 6 and the solder ball bump 3. An intermetallic compound layer could be formed.

その後、ＬＳＩチップ１と回路基板５との間にエポキシ系アンダーフィル樹脂を供給しキュアするか又は接着樹脂層９をキュアすることによって、キュア温度によって更に回路基板電極６からＡｕ、Ｎｉ、Ｃｕ及びＡｌ等の、はんだ３内部への元素拡散が進み、また、はんだ３中のＳｎも回路基板電極６中に拡散するため、金属間化合物層７の厚みが拡大し、回路基板電極６の表面全体にはんだボールバンプ３の端部が広がり、バンプ内部のくびれ１０の位置を金属間化合物層７に隣接するはんだ母相側に形成することが可能となる。   Thereafter, an epoxy-based underfill resin is supplied between the LSI chip 1 and the circuit board 5 and cured, or the adhesive resin layer 9 is cured, so that Au, Ni, Cu and the like are further removed from the circuit board electrode 6 depending on the curing temperature. Since element diffusion of Al or the like into the solder 3 proceeds, and Sn in the solder 3 also diffuses into the circuit board electrode 6, the thickness of the intermetallic compound layer 7 is increased, and the entire surface of the circuit board electrode 6 is increased. Then, the end of the solder ball bump 3 spreads, and the constriction 10 inside the bump can be formed on the solder matrix side adjacent to the intermetallic compound layer 7.

続く工程において、はんだボールバンプ３がＳｎ−２．５〜３重量％Ａｇ及びＳｎ−３重量％Ａｇ−０．５重量％Ｃｕの場合には２４０〜２６０℃にピーク温度を設定したリフロー炉でリフロー処理をすることによって、更に金属間化合物層７が厚く、回路基板電極６の表面全体にはんだボールバンプ３の端部が広がり、強固な接続構造を得ることが可能であった。このリフロー処理後も、くびれ１０の位置は、金属間化合物層７に隣接するはんだ母相側に位置する。   In a subsequent process, when the solder ball bump 3 is Sn-2.5 to 3 wt% Ag and Sn-3 wt% Ag-0.5 wt% Cu, a reflow furnace in which the peak temperature is set to 240 to 260 ° C. By performing the reflow process, the intermetallic compound layer 7 is thicker and the end portion of the solder ball bump 3 spreads over the entire surface of the circuit board electrode 6, so that a strong connection structure can be obtained. Even after this reflow process, the position of the constriction 10 is located on the solder mother phase side adjacent to the intermetallic compound layer 7.

このとき、はんだボールバンプ３の前記横断面の面積が、くびれ１０の位置においてくびれ１０に近接する回路基板電極６の表面の面積よりも小さく、且つその回路基板電極６の表面には金属間化合物層７がはんだボールバンプ３のくびれ１０の位置における前記横断面の面積よりも広い面積で形成されている。これらのＬＳＩ電極２と回路基板電極６のはんだボールバンプ３との界面に形成される金属間化合物層４及び７に隣接するはんだ母相側に位置するくびれは、その局部収縮している形状によって、ＬＳＩチップ１と回路基板５及びその他の部材との熱膨張係数差から生ずる残留応力の応力集中箇所となるが、従来の脆い金属間化合物層に応力が集中し、クラックの基点となる場合と異なり、本発発明においては、はんだボールバンプ３のはんだ母相内部が応力集中箇所となり、はんだが有する延性及び弾性、さらに塑性変形によってその残留応力を吸収することが可能であり、−４０℃〜１２５℃の温度サイクル試験において、接続構造体の高信頼化が可能となった。   At this time, the area of the cross section of the solder ball bump 3 is smaller than the area of the surface of the circuit board electrode 6 adjacent to the constriction 10 at the position of the constriction 10, and an intermetallic compound is formed on the surface of the circuit board electrode 6. The layer 7 is formed with an area larger than the area of the cross section at the position of the constriction 10 of the solder ball bump 3. The constriction located on the solder matrix side adjacent to the intermetallic compound layers 4 and 7 formed at the interface between the LSI electrode 2 and the solder ball bump 3 of the circuit board electrode 6 is caused by the locally contracted shape. In this case, the stress is concentrated in the residual stress caused by the difference in thermal expansion coefficient between the LSI chip 1 and the circuit board 5 and other members. However, the stress is concentrated in the conventional brittle intermetallic compound layer and becomes the base point of the crack. In contrast, in the present invention, the inside of the solder mother phase of the solder ball bumps 3 becomes a stress concentration portion, and the residual stress can be absorbed by ductility and elasticity of the solder, and further by plastic deformation. In the temperature cycle test at 125 ° C., the connection structure can be made highly reliable.

図８は、本発明の第６実施形態に係るフリップチップ接続構造体を示す断面図である。図８は、本発明に係るバンプ製造方法によって、予めはんだボールバンプ３を配列させた基板とＬＳＩチップ１を荷重を印加した状態で超音波及び熱を与えることによって、ＬＳＩチップ１にはんだボールバンプ３を形成したＬＳＩチップ１を使用して、更に荷重を印加した状態で超音波及び熱を与えて回路基板５の電極６に接続した後、ＬＳＩチップ１と回路基板５との間にアンダーフィル樹脂を供給しキュアするか又は接着樹脂層９をキュアすることによって得られる、はんだボールバンプ３の断面構造及び金属間化合物層７の分布を示している。   FIG. 8 is a cross-sectional view showing a flip chip connection structure according to a sixth embodiment of the present invention. FIG. 8 shows a solder ball bump applied to the LSI chip 1 by applying ultrasonic waves and heat to the LSI chip 1 in a state where a load is applied to the substrate on which the solder ball bumps 3 are arranged in advance and the LSI chip 1 by the bump manufacturing method according to the present invention. The LSI chip 1 on which the circuit board 3 is formed is connected to the electrode 6 of the circuit board 5 by applying ultrasonic waves and heat in a state where a load is further applied, and then underfilling between the LSI chip 1 and the circuit board 5. The cross-sectional structure of the solder ball bump 3 and the distribution of the intermetallic compound layer 7 obtained by supplying and curing the resin or curing the adhesive resin layer 9 are shown.

事前に、はんだバンプ配列に従って粘着シートを張ったステンレスの板又はバンプ位置に真空吸着用の穴を開けて作成したボール吸着治具１１に、はんだボールを配列させ、はんだボール３をＬＳＩチップ１の電極２と、図７の場合より高い約０．１ｍＮ／μｍ２の荷重を印加した状態で超音波及び熱を与えることによって接続し、その後、はんだの融点以上のピーク温度においてリフロー処理を行い、Ｓｎ−２．５〜３重量％Ａｇ、Ｓｎ−３重量％Ａｇ−０．５重量％Ｃｕ又はＳｎ−８．８重量％Ｚｎの組成を持つはんだボールバンプ３を形成した接続用のＬＳＩチップ１を作成した。この接続方法を行う場合、はんだボールバンプ３を接続される対象物は半導体ウェハでもよい。半導体ウェハの場合は、はんだボールバンプ形成後に、ダイシングする等して、接続用のはんだボールバンプ３を有するＬＳＩチップ１を作成した。 In advance, the solder balls are arranged on the LSI chip 1 by arranging the solder balls on the stainless steel plate or the ball suction jig 11 formed by opening the holes for vacuum suction at the bump positions according to the solder bump arrangement. The electrode 2 is connected by applying ultrasonic waves and heat in a state where a load of about 0.1 mN / μm 2 higher than that in the case of FIG. 7 is applied, and then a reflow treatment is performed at a peak temperature equal to or higher than the melting point of the solder, An LSI chip 1 for connection on which a solder ball bump 3 having a composition of Sn-2.5 to 3% by weight Ag, Sn-3% by weight Ag-0.5% by weight Cu or Sn-8.8% by weight Zn is formed. It was created. When this connection method is performed, the object to which the solder ball bumps 3 are connected may be a semiconductor wafer. In the case of a semiconductor wafer, the LSI chip 1 having the solder ball bumps 3 for connection was formed by dicing after forming the solder ball bumps.

荷重を印加した状態で超音波及び熱を与えることによって、Ｓｎを母相とするはんだボールバンプ３内部に、ＬＳＩ電極２のＡｕ、Ｎｉ、Ｃｕ及びＡｌ等の元素を拡散させて、ＬＳＩ電極２とはんだボールバンプ３との間にＣｕ−Ｓｎ、Ａｕ−Ｓｎ、Ｎｉ−Ｓｎ及びＡｌ−Ｓｎ等の組成を持つ金属間化合物若しくはそれらに限定されない二元系化合物又はそれら二元系化合物をベースとした多元系の金属間化合物層を形成することができた。   By applying ultrasonic waves and heat in a state where a load is applied, elements such as Au, Ni, Cu and Al of the LSI electrode 2 are diffused into the solder ball bumps 3 having Sn as a parent phase, and the LSI electrode 2 Based on an intermetallic compound having a composition such as Cu—Sn, Au—Sn, Ni—Sn, and Al—Sn, or a binary compound or a binary compound not limited thereto, between the solder ball bump 3 and the solder ball bump 3 The multi-component intermetallic compound layer was able to be formed.

また、その際のはんだボールの潰れが大きい場合、図３のときと同様に、リフロー後は、くびれ１０の部分がＬＳＩチップ１の電極２に形成されるＣｕ−Ｓｎ又はＡｕ−Ｓｎ及びＮｉ−Ｓｎ等の金属間化合物層４に隣接するはんだ母相側に形成され、ＬＳＩ電極２の表面以上にはみ出たはんだは、超音波振動時にＬＳＩ電極２の側面には接することなく、ＬＳＩチップ１の表面に近い場所に存在することとなる。このとき、はんだボールバンプ３の前記横断面の面積が、くびれ１０の位置においてくびれ１０に近接するＬＳＩ基板電極２の表面の面積よりも小さく、且つそのＬＳＩ基板電極２の表面には金属間化合物層４がはんだボールバンプ３のくびれ１０の位置における前記横断面の面積よりも広い面積で形成されている。   If the solder balls are crushed at that time, the constricted portion 10 is formed on the electrode 2 of the LSI chip 1 after reflowing, as in the case of FIG. 3, Cu—Sn or Au—Sn and Ni—. The solder formed on the side of the solder mother phase adjacent to the intermetallic compound layer 4 such as Sn and protruding beyond the surface of the LSI electrode 2 does not come into contact with the side surface of the LSI electrode 2 during ultrasonic vibration. It exists in the place near the surface. At this time, the area of the cross section of the solder ball bump 3 is smaller than the area of the surface of the LSI substrate electrode 2 adjacent to the constriction 10 at the position of the constriction 10, and the surface of the LSI substrate electrode 2 has an intermetallic compound. The layer 4 is formed in an area larger than the area of the cross section at the position of the constriction 10 of the solder ball bump 3.

このようにして用意したＬＳＩチップ１は、その後、ＬＳＩチップ１のはんだボールバンプ３を回路基板電極６と接触させた後、はんだボールバンプ３に約０．１ｍＮ／μｍ２の低荷重を印加した状態で振幅約１μｍ程度の超音波振動を１秒程度与えることによって、Ｓｎを母相とするはんだボールバンプ３内部に、回路基板電極６の表面がＣｕの場合にはＣｕが、また、Ｃｕ電極にＮｉ、Ａｕの順にメッキとしたものであればＡｕが、夫々元素拡散し、回路基板電極６とはんだボールバンプ３との間にＣｕ−Ｓｎ又はＡｕ−Ｓｎの組成を持つ金属間化合物をベースとした金属間化合物層を形成することができた。 In the LSI chip 1 thus prepared, the solder ball bump 3 of the LSI chip 1 is then brought into contact with the circuit board electrode 6 and then a low load of about 0.1 mN / μm 2 is applied to the solder ball bump 3. By applying ultrasonic vibration with an amplitude of about 1 μm for about 1 second in the state, Cu is used when the surface of the circuit board electrode 6 is Cu inside the solder ball bump 3 having Sn as a parent phase. On the other hand, if the electrodes are plated in the order of Ni and Au, the Au diffuses into the respective elements, and an intermetallic compound having a composition of Cu—Sn or Au—Sn is formed between the circuit board electrode 6 and the solder ball bump 3. An intermetallic compound layer could be formed.

その際、荷重と超音波とによってはんだの融点以下の加熱化ではんだボールバンプ３が潰れ、回路基板電極６の表面全体に接することができるが、それ以上の荷重がかかった場合には、超音波によりＬＳＩチップ１が振動している間は回路基板電極６の側面に接することができず、回路基板電極６の側面外周でくびれ１０の位置より下、回路基板５の表面位置より上にはんだが変形して存在することとなった。   At that time, the solder ball bumps 3 can be crushed by heating below the melting point of the solder due to the load and ultrasonic waves, and can contact the entire surface of the circuit board electrode 6. While the LSI chip 1 is vibrated by the sound wave, the side surface of the circuit board electrode 6 cannot be contacted, and the solder is applied to the outer periphery of the side surface of the circuit board electrode 6 below the position of the constriction 10 and above the surface position of the circuit board 5. Was transformed to exist.

その後、ＬＳＩチップ１と回路基板５との間にエポキシ系のアンダーフィル樹脂を供給しキュアするか又は接着樹脂層９を１５０℃〜２００℃で６０分から１２０分間キュアすることによって、キュア温度によって更に回路基板電極６からＡｕ、Ｎｉ、Ｃｕ及びＡｌ等の、はんだ３内部への元素拡散が進み、また、はんだ３中のＳｎも回路基板電極６中に拡散するため、金属間化合物層７の厚みが拡大し、回路基板電極６の表面全体にはんだボールバンプ３の端部が広がり、バンプ内部のくびれ１０の位置を金属間化合物層７に隣接するはんだ母相側に形成することが可能となった。   Thereafter, an epoxy-based underfill resin is supplied between the LSI chip 1 and the circuit board 5 and cured, or the adhesive resin layer 9 is cured at 150 ° C. to 200 ° C. for 60 minutes to 120 minutes, thereby further increasing the curing temperature. Since element diffusion of Au, Ni, Cu, Al, etc. from the circuit board electrode 6 into the solder 3 proceeds, and Sn in the solder 3 also diffuses into the circuit board electrode 6, the thickness of the intermetallic compound layer 7 is increased. And the end of the solder ball bump 3 spreads over the entire surface of the circuit board electrode 6, and the constriction 10 inside the bump can be formed on the solder matrix side adjacent to the intermetallic compound layer 7. It was.

続く工程において、はんだボールバンプ３がＳｎ−２．５〜３重量％Ａｇ及びＳｎ−３重量％Ａｇ−０．５重量％Ｃｕの場合には２４０〜２６０℃にピーク温度を設定したリフロー炉でリフロー処理をすることによって、更に金属間化合物層７が厚く、回路基板電極６の表面全体にはんだボールバンプ３の端部が広がり、強固な接続構造を得ることが可能となった。このリフロー処理後も、くびれ１０の位置は、金属間化合物層７に隣接するはんだ母相側に位置する。   In a subsequent process, when the solder ball bump 3 is Sn-2.5 to 3 wt% Ag and Sn-3 wt% Ag-0.5 wt% Cu, a reflow furnace in which the peak temperature is set to 240 to 260 ° C. By performing the reflow treatment, the intermetallic compound layer 7 is thicker, and the end of the solder ball bump 3 spreads over the entire surface of the circuit board electrode 6, making it possible to obtain a strong connection structure. Even after this reflow process, the position of the constriction 10 is located on the solder mother phase side adjacent to the intermetallic compound layer 7.

このとき、はんだボールバンプ３の前記横断面の面積が、くびれ１０の位置においてくびれ１０に近接する回路基板電極６の表面の面積よりも小さく、且つその回路基板電極６の表面には金属間化合物層７がはんだボールバンプ３のくびれ１０の位置における前記横断面の面積よりも広い面積で形成されている。これらのＬＳＩ電極２と回路基板電極６のはんだボールバンプ３との界面に形成される金属間化合物層４及び７に隣接するはんだ母相側に位置するくびれは、その局部収縮している形状によって、ＬＳＩチップ１と回路基板５及びその他の部材との熱膨張係数差から生ずる残留応力の応力集中箇所となるが、従来の脆い金属間化合物層に応力が集中し、クラックの基点となる場合と異なり、本発明においては、はんだボールバンプ３のはんだ母相内部が応力集中箇所となり、はんだが有する延性及び弾性、さらに塑性変形によってその残留応力を吸収することが可能であり、−４０℃〜１２５℃の温度サイクル試験において、接続構造体の高信頼化が可能となった。   At this time, the area of the cross section of the solder ball bump 3 is smaller than the area of the surface of the circuit board electrode 6 adjacent to the constriction 10 at the position of the constriction 10, and an intermetallic compound is formed on the surface of the circuit board electrode 6. The layer 7 is formed with an area larger than the area of the cross section at the position of the constriction 10 of the solder ball bump 3. The constriction located on the solder matrix side adjacent to the intermetallic compound layers 4 and 7 formed at the interface between the LSI electrode 2 and the solder ball bump 3 of the circuit board electrode 6 is caused by the locally contracted shape. In this case, the stress is concentrated in the residual stress caused by the difference in thermal expansion coefficient between the LSI chip 1 and the circuit board 5 and other members. However, the stress is concentrated in the conventional brittle intermetallic compound layer and becomes the base point of the crack. In contrast, in the present invention, the inside of the solder mother phase of the solder ball bump 3 becomes a stress concentration portion, and the residual stress can be absorbed by the ductility and elasticity of the solder, and further by plastic deformation. In the temperature cycle test at ℃, the connection structure can be made highly reliable.

図９は、本発明の第７実施形態に係るフリップチップ接続構造体を示す断面図である。図９は、ＬＳＩチップ１の電極２の上端の面積と回路基板電極６の大きさが異なる場合の、本発明に係るバンプ製造方法によって、予めはんだボールバンプ３を配列させた基板とＬＳＩチップ１を荷重を印加した状態で超音波及び熱を与えることによって、ＬＳＩチップ１にはんだボールバンプ３を形成したＬＳＩチップ１を使用して、更に荷重を印加した状態で超音波及び熱を与えて回路基板５の電極６に接続した後、ＬＳＩチップ１と回路基板５との間にアンダーフィル樹脂を供給しキュアするか又は接着樹脂層９をキュアすることによって得られる、はんだボールバンプ３の断面構造及び金属間化合物層７の分布を示している。   FIG. 9 is a cross-sectional view showing a flip chip connection structure according to a seventh embodiment of the present invention. FIG. 9 shows the LSI chip 1 and the substrate on which the solder ball bumps 3 are arranged in advance by the bump manufacturing method according to the present invention when the area of the upper end of the electrode 2 of the LSI chip 1 and the size of the circuit board electrode 6 are different. The LSI chip 1 in which the solder ball bumps 3 are formed on the LSI chip 1 is applied by applying ultrasonic waves and heat in a state where a load is applied. The cross-sectional structure of the solder ball bump 3 obtained by supplying the underfill resin between the LSI chip 1 and the circuit board 5 and curing the adhesive resin layer 9 after being connected to the electrode 6 of the substrate 5 And the distribution of the intermetallic compound layer 7 is shown.

事前に、はんだバンプ配列に従って粘着シートを張ったステンレスの板又はバンプ位置に真空吸着用の穴を開けて作成した仮バンプ固定基板にはんだボールを配列させ、はんだボール３をＬＳＩチップ１の電極２と、荷重を印加した状態で超音波及び熱を加えることによって接続し、その後、はんだの融点以上のピーク温度を持つリフロー処理を行い、Ｓｎ−２．５〜３重量％Ａｇ、Ｓｎ−３重量％Ａｇ−０．５重量％Ｃｕ又はＳｎ−８．８重量％Ｚｎの組成を持つはんだボールバンプ３を形成した接続用のＬＳＩチップ１を作成した。この接続方法を行う場合、はんだボールバンプ３を接続される対象物は半導体ウェハでもよい。半導体ウェハの場合は、はんだボールバンプ形成後に、ダイシングする等して、接続用のはんだボールバンプ３を有するＬＳＩチップ１を作成した。   In advance, solder balls are arranged on a stainless steel plate with a pressure-sensitive adhesive sheet in accordance with the solder bump arrangement or a temporary bump fixing substrate formed by making a vacuum suction hole in the bump position, and the solder balls 3 are connected to the electrodes 2 of the LSI chip 1. And by applying ultrasonic waves and heat in a state where a load is applied, and then performing a reflow treatment having a peak temperature equal to or higher than the melting point of the solder, Sn-2.5 to 3 wt% Ag, Sn-3 weight An LSI chip 1 for connection in which a solder ball bump 3 having a composition of% Ag-0.5 wt% Cu or Sn-8.8 wt% Zn was formed was prepared. When this connection method is performed, the object to which the solder ball bumps 3 are connected may be a semiconductor wafer. In the case of a semiconductor wafer, the LSI chip 1 having the solder ball bumps 3 for connection was formed by dicing after forming the solder ball bumps.

荷重を印加した状態で超音波及び熱を与えることによって、Ｓｎを母相とするはんだボールバンプ３内部に、ＬＳＩ電極２のＡｕ、Ｎｉ、Ｃｕ及びＡｌ等の元素を拡散させて、ＬＳＩ電極２とはんだボールバンプ３との間にＣｕ−Ｓｎ、Ａｕ−Ｓｎ、Ｎｉ−Ｓｎ及びＡｌ−Ｓｎ等の組成を持つ金属間化合物若しくはそれらに限定されない二元系化合物又はそれら二元系化合物をベースとした多元系の金属間化合物層を形成することができる。   By applying ultrasonic waves and heat in a state where a load is applied, elements such as Au, Ni, Cu and Al of the LSI electrode 2 are diffused into the solder ball bumps 3 having Sn as a parent phase, and the LSI electrode 2 Based on an intermetallic compound having a composition such as Cu—Sn, Au—Sn, Ni—Sn, and Al—Sn, or a binary compound or a binary compound not limited thereto, between the solder ball bump 3 and the solder ball bump 3 Thus, a multi-component intermetallic compound layer can be formed.

また、その際のはんだボールの潰れが大きい場合、図３のときと同様に、リフロー後は、くびれの部分がＬＳＩチップ１の電極２に形成される金属間化合物層４に隣接するはんだ母相側に形成され、ＬＳＩ電極２の表面以上にはみ出たはんだは、超音波振動時にＬＳＩ電極２の側面には接することなく、ＬＳＩチップ１の表面に近い場所に存在することとなる。このとき、はんだボールバンプ３の前記横断面の面積が、くびれ１０の位置においてくびれ１０に近接するＬＳＩ基板電極２の表面の面積よりも小さく、且つそのＬＳＩ基板電極２の表面には金属間化合物層４がはんだボールバンプ３のくびれ１０の位置における前記横断面の面積よりも広い面積で形成されている。   If the solder balls are crushed at that time, the solder mother phase adjacent to the intermetallic compound layer 4 formed on the electrode 2 of the LSI chip 1 after reflowing is obtained, as in FIG. The solder that is formed on the side and protrudes beyond the surface of the LSI electrode 2 does not contact the side surface of the LSI electrode 2 during ultrasonic vibration and is present at a location close to the surface of the LSI chip 1. At this time, the area of the cross section of the solder ball bump 3 is smaller than the area of the surface of the LSI substrate electrode 2 adjacent to the constriction 10 at the position of the constriction 10, and the surface of the LSI substrate electrode 2 has an intermetallic compound. The layer 4 is formed in an area larger than the area of the cross section at the position of the constriction 10 of the solder ball bump 3.

このようにして用意したＬＳＩチップ１は、その後、ＬＳＩチップ１のはんだボールバンプ３を回路基板電極６と接触させた後、はんだボールバンプ３に約０．１ｍＮ／μｍ２の低荷重を印加した状態で振幅約１μｍ程度の超音波振動を１秒程度与えることによって、Ｓｎを母相とするはんだボールバンプ３内部に、回路基板電極６の表面がＣｕの場合にはＣｕが、また、Ｃｕ電極にＮｉ、Ａｕの順にメッキとしたものであればＡｕが、夫々元素拡散し、回路基板電極６とはんだボールバンプ３との間にＣｕ−Ｓｎ又はＡｕ−Ｓｎ及びＮｉ−Ｓｎの組成を持つ金属間化合物をベースとした金属間化合物層７を形成することができた。 In the LSI chip 1 thus prepared, the solder ball bump 3 of the LSI chip 1 is then brought into contact with the circuit board electrode 6 and then a low load of about 0.1 mN / μm 2 is applied to the solder ball bump 3. By applying ultrasonic vibration with an amplitude of about 1 μm for about 1 second in the state, Cu is used when the surface of the circuit board electrode 6 is Cu inside the solder ball bump 3 having Sn as a parent phase. In this case, if the electrodes are plated in the order of Ni and Au, Au diffuses in the elements, and a metal having a composition of Cu—Sn or Au—Sn and Ni—Sn between the circuit board electrode 6 and the solder ball bump 3. An intermetallic compound layer 7 based on an intermetallic compound could be formed.

その後、ＬＳＩチップ１と回路基板５との間にエポキシ系のアンダーフィル樹脂を供給しキュアするか又は接着樹脂層９を１５０℃〜２００℃で６０分から１２０分間キュアすることによって、キュア温度によって更に回路基板電極６からＡｕ、Ｎｉ、Ｃｕ及びＡｌ等の、はんだ３内部への元素拡散が進み、また、はんだ３中のＳｎも回路基板電極６中に拡散するため、金属間化合物層７の厚みが拡大し、回路基板電極６の表面全体にはんだボールバンプ３の端部が広がり、バンプ内部のくびれ１０の位置を金属間化合物層７に隣接するはんだ母相側に形成することが可能となった。   Thereafter, an epoxy-based underfill resin is supplied between the LSI chip 1 and the circuit board 5 and cured, or the adhesive resin layer 9 is cured at 150 ° C. to 200 ° C. for 60 minutes to 120 minutes, thereby further increasing the curing temperature. Since element diffusion of Au, Ni, Cu, Al, etc. from the circuit board electrode 6 into the solder 3 proceeds, and Sn in the solder 3 also diffuses into the circuit board electrode 6, the thickness of the intermetallic compound layer 7 is increased. And the end of the solder ball bump 3 spreads over the entire surface of the circuit board electrode 6, and the constriction 10 inside the bump can be formed on the solder matrix side adjacent to the intermetallic compound layer 7. It was.

続く工程において、はんだボールバンプ３がＳｎ−２．５〜３重量％Ａｇ及びＳｎ−３重量％Ａｇ−０．５重量％Ｃｕの場合には２４０〜２６０℃にピーク温度を設定したリフロー炉でリフロー処理をすることによって、更に金属間化合物層７が厚く、回路基板電極６の表面全体にはんだボールバンプ３の端部が広がり、強固な接続構造を得ることが可能となった。このリフロー処理後も、くびれ１０の位置は、金属間化合物層７に隣接するはんだ母相側に位置する。   In a subsequent process, when the solder ball bump 3 is Sn-2.5 to 3 wt% Ag and Sn-3 wt% Ag-0.5 wt% Cu, a reflow furnace in which the peak temperature is set to 240 to 260 ° C. By performing the reflow treatment, the intermetallic compound layer 7 is thicker, and the end of the solder ball bump 3 spreads over the entire surface of the circuit board electrode 6, making it possible to obtain a strong connection structure. Even after this reflow process, the position of the constriction 10 is located on the solder mother phase side adjacent to the intermetallic compound layer 7.

このとき、はんだボールバンプ３の前記横断面の面積が、くびれ１０の位置においてくびれ１０に近接する回路基板電極６の表面の面積よりも小さく、且つその回路基板電極６の表面には金属間化合物層７がはんだボールバンプ３のくびれ１０の位置における前記横断面の面積よりも広い面積で形成されている。これらのＬＳＩ電極２と回路基板電極６のはんだボールバンプ３との界面に形成される金属間化合物層４及び７に隣接するはんだ母相側に位置するくびれは、その局部収縮している形状によって、ＬＳＩチップ１と回路基板５及びその他の部材との熱膨張係数差から生ずる残留応力の応力集中箇所となるが、従来の脆い金属間化合物層に応力が集中し、クラックの基点となる場合と異なり、本発明においては、はんだボールバンプ３のはんだ母相内部が応力集中箇所となり、はんだが有する延性及び弾性、さらに塑性変形によってその残留応力を吸収することが可能であり、−４０℃〜１２５℃の温度サイクル試験において、接続構造体の高信頼化が可能となった。   At this time, the area of the cross section of the solder ball bump 3 is smaller than the area of the surface of the circuit board electrode 6 adjacent to the constriction 10 at the position of the constriction 10, and an intermetallic compound is formed on the surface of the circuit board electrode 6. The layer 7 is formed with an area larger than the area of the cross section at the position of the constriction 10 of the solder ball bump 3. The constriction located on the solder matrix side adjacent to the intermetallic compound layers 4 and 7 formed at the interface between the LSI electrode 2 and the solder ball bump 3 of the circuit board electrode 6 is caused by the locally contracted shape. In this case, the stress is concentrated in the residual stress caused by the difference in thermal expansion coefficient between the LSI chip 1 and the circuit board 5 and other members. However, the stress is concentrated in the conventional brittle intermetallic compound layer and becomes the base point of the crack. In contrast, in the present invention, the inside of the solder mother phase of the solder ball bump 3 becomes a stress concentration portion, and the residual stress can be absorbed by the ductility and elasticity of the solder, and further by plastic deformation. In the temperature cycle test at ℃, the connection structure can be made highly reliable.

図１０は、本発明の第８実施形態に係るフリップチップ接続構造体を示す断面図である。本発明の第３実施例の回路基板側もＬＳＩチップとして、本発明に係るバンプ製造方法によってはんだボールバンプ３を形成したＬＳＩチップ１を荷重、超音波及び熱を与えて、別のＬＳＩチップ１の電極２に所定の距離だけ水平方向にずらして接続した後、２つのＬＳＩチップ１の間にアンダーフィル樹脂を供給しキュアするか又は接着樹脂層９をキュアすることによって得られる、はんだボールバンプ３の断面構造及び金属間化合物層４の分布に関するＳＥＭ写真を示す。   FIG. 10 is a cross-sectional view showing a flip chip connection structure according to an eighth embodiment of the present invention. The circuit board side of the third embodiment of the present invention is also an LSI chip, and the LSI chip 1 on which the solder ball bumps 3 are formed by the bump manufacturing method according to the present invention is applied with a load, ultrasonic waves and heat, and another LSI chip 1 is applied. Solder ball bumps obtained by connecting the electrodes 2 to the electrodes 2 by shifting them in the horizontal direction by a predetermined distance and then supplying and curing the underfill resin between the two LSI chips 1 or curing the adhesive resin layer 9 3 shows an SEM photograph of the cross-sectional structure of 3 and the distribution of the intermetallic compound layer 4.

図１０のＳＥＭ写真上側のＬＳＩチップ１の電極上に形成されたはんだボールバンプ３が図１０のＳＥＭ写真下側の高さ約５μｍのＣｕ上にＮｉ、Ａｕの順でメッキしたＬＳＩ電極２と接触した後、約０．１ｍＮ／μｍ２の低荷重を印加した状態で振幅約１μｍ程度の超音波振動を１秒程度与えることによって、Ｓｎを母相とするはんだボールバンプ３内部に、図１０のＳＥＭ写真下側ＬＳＩ電極２のＡｕ及びＮｉの元素を拡散させて、図１０のＳＥＭ写真下側ＬＳＩ電極２とはんだボールバンプ３との界面にＡｕ−Ｓｎ及びＮｉ−Ｓｎの組成を持つ金属間化合物をベースとした写真下側の金属間化合物層４を形成することができた。 The solder ball bumps 3 formed on the electrodes of the LSI chip 1 on the upper side of the SEM photograph in FIG. 10 are plated with Ni and Au in this order on Cu having a height of about 5 μm on the lower side of the SEM photograph in FIG. After the contact, an ultrasonic vibration having an amplitude of about 1 μm is applied for about 1 second with a low load of about 0.1 mN / μm 2 applied to the inside of the solder ball bump 3 having Sn as a parent phase, as shown in FIG. A metal having a composition of Au-Sn and Ni-Sn at the interface between the SEM photograph lower LSI electrode 2 and the solder ball bump 3 in FIG. The intermetallic compound layer 4 on the lower side of the photograph based on the intermetallic compound could be formed.

その際、荷重と超音波とによってはんだの融点以下の加熱化ではんだボールバンプ３が潰れ、図１０のＳＥＭ写真上下のＬＳＩチップ中心位置のずれた分、図１０のＳＥＭ写真下側のＬＳＩ電極２の左側に対しては、電極表面端部まで接触しないが、反対側では、中心位置のずれた変位分に相当する量がはみ出したはんだが、図１０のＳＥＭ写真下側のＬＳＩ電極２の側面外周で図１０のＳＥＭ写真下側ＬＳＩ電極２のくびれ１０の位置より下、図１０のＳＥＭ写真下側ＬＳＩチップ１の表面位置より上に変形して存在することとなる。   At that time, the solder ball bump 3 is crushed by heating below the melting point of the solder due to the load and the ultrasonic wave, and the LSI chip center position on the upper and lower sides of the SEM photograph in FIG. The left side of 2 does not contact the end of the electrode surface, but on the opposite side, the solder that protrudes in an amount corresponding to the displaced amount of the center position is found on the LSI electrode 2 below the SEM photograph in FIG. In the outer periphery of the side surface, the deformation exists below the position of the constriction 10 of the lower LSI electrode 2 of the SEM photograph in FIG. 10 and above the surface position of the lower LSI chip 1 of the SEM photograph in FIG.

その後、図１０のＳＥＭ写真上下のＬＳＩチップ１の間の接着樹脂層９を１５０〜２００℃で６０分から１２０分間キュアすることによって、キュア温度によって更に図１０のＳＥＭ写真下側ＬＳＩ電極２からＡｕ及びＮｉの、はんだボールバンプ３内部への元素拡散が進み、また、はんだボールバンプ３中のＳｎも図１０のＳＥＭ写真下側電極２中に拡散するため、図１０のＳＥＭ写真下側の金属間化合物層４の厚みが拡大し、図１０のＳＥＭ下側ＬＳＩ電極２の表面全体にはんだボールバンプ３の端部が広がり、バンプ内部のくびれ１０の位置を金属間化合物層４に隣接するはんだ母相側に形成することが可能となる。   Thereafter, the adhesive resin layer 9 between the LSI chips 1 on the upper and lower sides of the SEM photograph in FIG. 10 is cured at 150 to 200 ° C. for 60 to 120 minutes, so that the Au temperature is further increased from the lower LSI electrode 2 in the SEM photograph in FIG. And Ni diffuses into the solder ball bump 3 and Sn in the solder ball bump 3 also diffuses into the lower electrode 2 of the SEM photograph in FIG. The thickness of the intermetallic compound layer 4 increases, the end of the solder ball bump 3 spreads over the entire surface of the SEM lower LSI electrode 2 in FIG. 10, and the position of the constriction 10 inside the bump is adjacent to the intermetallic compound layer 4. It can be formed on the mother phase side.

続く工程において、２４０℃のはんだ溶融温度以上ピーク温度を持つリフロー処理をすることによって、更にＡｕ−Ｓｎ及びＮｉ−Ｓｎの組成を持つ図１０のＳＥＭ写真下側の金属間化合物層４が厚く、図１０のＳＥＭ写真下側ＬＳＩ電極２の表面全体にはんだボールバンプ３の端部が広がり、強固な接続構造を得ることが可能となった。このリフロー処理後も、くびれ１０の位置は、図１０のＳＥＭ写真下側の金属間化合物層４に隣接するはんだ母相側に位置する。   In the subsequent process, by performing a reflow process having a peak temperature of 240 ° C. or higher, the intermetallic compound layer 4 on the lower side of the SEM photograph of FIG. 10 having a composition of Au—Sn and Ni—Sn is thicker. The end portion of the solder ball bump 3 spreads over the entire surface of the lower LSI electrode 2 in the SEM photograph of FIG. 10, and a strong connection structure can be obtained. Even after this reflow process, the position of the constriction 10 is located on the solder mother phase side adjacent to the intermetallic compound layer 4 on the lower side of the SEM photograph in FIG.

このとき、はんだボールバンプ３の前記横断面の面積が、くびれ１０の位置においてくびれ１０に近接するＬＳＩ基板電極２の表面の面積よりも小さく、且つそのＬＳＩ基板電極２の表面には金属間化合物層４がはんだボールバンプ３のくびれ１０の位置における前記横断面の面積よりも広い面積で形成されている。このはんだボールバンプ３内部のくびれはその局部収縮している形状によって、ＬＳＩチップ１とその他の部材との熱膨張係数差から生ずる残留応力の応力集中箇所となるが、従来の脆い金属間化合物層に応力が集中し、クラックの基点となる場合と異なり、本発明においては、はんだボールバンプ３のはんだ母相内部が応力集中箇所となり、はんだが有する延性及び弾性、さらに塑性変形によってその残留応力を吸収することが可能であり、−４０℃〜１２５℃の温度サイクル試験において、接続構造体の高信頼化が可能となった。   At this time, the area of the cross section of the solder ball bump 3 is smaller than the area of the surface of the LSI substrate electrode 2 adjacent to the constriction 10 at the position of the constriction 10, and the surface of the LSI substrate electrode 2 has an intermetallic compound. The layer 4 is formed in an area larger than the area of the cross section at the position of the constriction 10 of the solder ball bump 3. The constriction inside the solder ball bump 3 becomes a stress concentration spot of residual stress resulting from the difference in thermal expansion coefficient between the LSI chip 1 and other members depending on the locally contracted shape, but the conventional brittle intermetallic compound layer Unlike the case where the stress is concentrated on the base of the crack, in the present invention, the inside of the solder matrix of the solder ball bump 3 becomes the stress concentration portion, and the residual stress is reduced by the ductility and elasticity of the solder, and further by plastic deformation. The connection structure can be made highly reliable in a temperature cycle test of −40 ° C. to 125 ° C.

本発明の第１実施形態に係るフリップチップ接続構造体を示す断面図である。It is sectional drawing which shows the flip-chip connection structure which concerns on 1st Embodiment of this invention. 本発明の第１実施形態に係るフリップチップ接続構造体を示す断面図である。It is sectional drawing which shows the flip-chip connection structure which concerns on 1st Embodiment of this invention. 本発明の第１実施形態に係るフリップチップ接続構造体を示す断面図である。It is sectional drawing which shows the flip-chip connection structure which concerns on 1st Embodiment of this invention. 本発明の第２実施形態に係るフリップチップ接続構造体を示す断面図である。It is sectional drawing which shows the flip-chip connection structure which concerns on 2nd Embodiment of this invention. 本発明の第３実施形態に係るフリップチップ接続構造体を示す断面図である。It is sectional drawing which shows the flip-chip connection structure which concerns on 3rd Embodiment of this invention. 本発明の第４実施形態に係るバンプ製造方法を示す断面図である。It is sectional drawing which shows the bump manufacturing method which concerns on 4th Embodiment of this invention. 本発明の第５実施形態に係るフリップチップ接続構造体を示す断面図である。It is sectional drawing which shows the flip-chip connection structure which concerns on 5th Embodiment of this invention. 本発明の第６実施形態に係るフリップチップ接続構造体を示す断面図である。It is sectional drawing which shows the flip-chip connection structure which concerns on 6th Embodiment of this invention. 本発明の第７実施形態に係るフリップチップ接続構造体を示す断面図である。It is sectional drawing which shows the flip-chip connection structure which concerns on 7th Embodiment of this invention. 本発明の第８実施形態に係るフリップチップ接続構造体を示す断面図である。It is sectional drawing which shows the flip-chip connection structure which concerns on 8th Embodiment of this invention. 従来例を示す断面図である。It is sectional drawing which shows a prior art example. 従来例を示す断面図である。It is sectional drawing which shows a prior art example. 従来例を示す断面図である。It is sectional drawing which shows a prior art example. 従来例を示す断面図である。It is sectional drawing which shows a prior art example.

符号の説明Explanation of symbols

１；ＬＳＩチップ
２；ＬＳＩチップ電極
３；はんだ又ははんだボールバンプ
４；ＬＳＩチップ電極とはんだ界面との間に形成される金属間化合物層
５；回路基板
６；回路基板電極
７；回路基板電極とはんだ界面との間に形成される金属間化合物層
８；応力集中箇所
９；接着樹脂
１０；くびれ
１１；ボール吸着用治具 DESCRIPTION OF SYMBOLS 1; LSI chip 2; LSI chip electrode 3; Solder or solder ball bump 4; Intermetallic compound layer formed between LSI chip electrode and solder interface 5; Circuit board 6; Circuit board electrode 7; Intermetallic compound layer formed between solder interface 8; Stress concentration part 9; Adhesive resin 10; Neck 11; Ball adsorbing jig

Claims (11)

第１の電子部品の電極と第２の電子部品の電極とをはんだバンプにより接続するフリップチップ接続構造体において、前記はんだバンプにおける前記第１の電子部品の電極及び前記第２の電子部品の電極との接合界面に金属間化合物層が形成されており、前記はんだバンプの側面には、前記第１の電子部品側及び前記第２の電子部品側の少なくとも一方の接合部における前記金属間化合物層に隣接するはんだ母相側の位置で、くびれが形成されていることを特徴とするフリップチップ接続構造体。 In the flip chip connection structure in which the electrodes of the first electronic component and the electrodes of the second electronic component are connected by solder bumps, the electrodes of the first electronic component and the electrodes of the second electronic component in the solder bumps An intermetallic compound layer is formed at a joint interface with the solder bump, and the intermetallic compound layer at the joint portion of at least one of the first electronic component side and the second electronic component side is formed on a side surface of the solder bump. A flip-chip connection structure, wherein a constriction is formed at a position on the solder mother phase side adjacent to. 前記金属間化合物層が、Ｃｕ−Ｓｎ化合物、Ａｕ−Ｓｎ化合物、Ｎｉ−Ｓｎ化合物又はＡｌ−Ｓｎ化合物のいずれかであることを特徴とする請求項１に記載のフリップチップ接続構造体。 The flip-chip connection structure according to claim 1, wherein the intermetallic compound layer is any one of a Cu—Sn compound, an Au—Sn compound, a Ni—Sn compound, and an Al—Sn compound. 前記はんだバンプにおける前記電極同士を結ぶ方向に垂直の横断面の面積が、前記くびれの位置において、前記くびれに近接する電極の表面の面積よりも小さく、且つその電極表面には金属間化合物層が前記はんだバンプの前記くびれの位置における前記横断面の面積よりも広い面積で形成されていることを特徴とする請求項１又は２に記載のフリップチップ接続構造体。 The area of the cross section perpendicular to the direction connecting the electrodes in the solder bump is smaller than the area of the surface of the electrode adjacent to the constriction at the position of the constriction, and an intermetallic compound layer is formed on the electrode surface. 3. The flip chip connection structure according to claim 1, wherein the solder bump is formed with an area larger than an area of the cross section at the constriction position of the solder bump. 前記Ｓｎ基のはんだボールバンプ接続構造体で、接続される第１の電子部品の電極及び第２の電子部品の電極の少なくとも一方の電極において、前記くびれの位置より電極表面側において電極面より外側にはんだが位置することを特徴とする請求項１乃至３のいずれか１項に記載のフリップチップ接続構造体。 In the Sn-based solder ball bump connection structure, at least one of the electrode of the first electronic component and the electrode of the second electronic component to be connected is outside the electrode surface on the electrode surface side from the position of the constriction. The flip-chip connection structure according to any one of claims 1 to 3, wherein solder is located on the chip. 前記第１の電子部品の電極と第２の電子部品の電極との間に１種類以上の樹脂層が設けてあることを特徴とする請求項１乃至４のいずれか１項に記載のフリップチップ接続構造体。 5. The flip chip according to claim 1, wherein at least one kind of resin layer is provided between an electrode of the first electronic component and an electrode of the second electronic component. Connection structure. 前記第１の電子部品が半導体チップ、第２の電子部品が回路基板であることを特徴とする請求項１乃至５のいずれか１項に記載のフリップチップ接続構造体。 6. The flip-chip connection structure according to claim 1, wherein the first electronic component is a semiconductor chip and the second electronic component is a circuit board. 前記第１の電子部品及び第２の電子部品が半導体チップであることを特徴とする請求項１乃至５のいずれか１項に記載のフリップチップ接続構造体。 6. The flip chip connection structure according to claim 1, wherein the first electronic component and the second electronic component are semiconductor chips. 前記第１の電子部品と第２の電子部品との接続構造を形成するため、はんだボールに荷重を印加した状態で超音波振動を与えることにより、第１の電子部品及び第２の電子部品の少なくとも一方の電極にはんだボールバンプを形成することを特徴とするバンプ形成方法。 In order to form a connection structure between the first electronic component and the second electronic component, ultrasonic vibration is applied in a state where a load is applied to the solder ball, whereby the first electronic component and the second electronic component are A bump forming method comprising forming a solder ball bump on at least one of the electrodes. 前記第１の電子部品の電極と第２の電子部品の電極との接続構造を形成するため、はんだボールバンプを形成した第１の電子部品及び第２の電子部品の少なくとも一方の電極に、荷重を印加した状態で超音波振動を与え、相対する第１の電子部品又は第２の電子部品のいずれか一方の電極表面にはんだボールバンプを接続することを特徴とするフリップチップ接続方法。 In order to form a connection structure between the electrode of the first electronic component and the electrode of the second electronic component, a load is applied to at least one electrode of the first electronic component and the second electronic component on which solder ball bumps are formed. A flip-chip connection method comprising applying ultrasonic vibration in a state in which a solder ball bump is applied, and connecting a solder ball bump to the electrode surface of either the first electronic component or the second electronic component facing each other. 前記第１の電子部品の電極と第２の電子部品の電極との接続構造を形成するため、はんだボールバンプを形成した第１の電子部品及び第２の電子部品の少なくとも一方の電極に、荷重を印加した状態で超音波振動を与え、相対する第１の電子部品又は第２の電子部品のいずれか一方の電極表面にはんだボールバンプを仮接続し、その後、リフローによりはんだ金属を溶融することを特徴とするフリップチップ接続方法。 In order to form a connection structure between the electrode of the first electronic component and the electrode of the second electronic component, a load is applied to at least one electrode of the first electronic component and the second electronic component on which solder ball bumps are formed. Applying ultrasonic vibration in a state where the solder is applied, solder ball bumps are temporarily connected to the electrode surface of either the first electronic component or the second electronic component, and then the solder metal is melted by reflow. Flip chip connection method characterized by the above. 前記第１の電子部品の電極と第２の電子部品の電極との接続構造を形成するため、はんだボールバンプを形成した第１の電子部品及び第２の電子部品の少なくとも一方に接着作用を持ち、はんだの融点以下のキュア温度を持つ有機樹脂を予め供給し、その第１の電子部品又は第２の電子部品のいずれか一方の電極に対して、荷重を印加した状態で超音波振動を与え、相対する第１の電子部品又は第２の電子部品のいずれか一方の電極表面にはんだボールバンプを仮接続し、接着作用のある有機樹脂をキュアした後にリフローによりはんだ金属を溶融することを特徴とするフリップチップ接続方法。

In order to form a connection structure between the electrode of the first electronic component and the electrode of the second electronic component, it has an adhesive action on at least one of the first electronic component and the second electronic component on which solder ball bumps are formed. An organic resin having a curing temperature lower than the melting point of the solder is supplied in advance, and ultrasonic vibration is applied to either one of the first electronic component or the second electronic component with a load applied. The solder ball bump is temporarily connected to the electrode surface of one of the first electronic component and the second electronic component facing each other, and the solder metal is melted by reflow after curing an organic resin having an adhesive action. Flip chip connection method.

JP2005318753A 2005-11-01 2005-11-01 Flip chip connection method Expired - Fee Related JP4720438B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005318753A JP4720438B2 (en) 2005-11-01 2005-11-01 Flip chip connection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005318753A JP4720438B2 (en) 2005-11-01 2005-11-01 Flip chip connection method

Publications (2)

Publication Number Publication Date
JP2007128982A true JP2007128982A (en) 2007-05-24
JP4720438B2 JP4720438B2 (en) 2011-07-13

Family

ID=38151388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005318753A Expired - Fee Related JP4720438B2 (en) 2005-11-01 2005-11-01 Flip chip connection method

Country Status (1)

Country Link
JP (1) JP4720438B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569235A (en) * 2010-12-28 2012-07-11 财团法人工业技术研究院 Semiconductor device and method for assembling the same
JP2013138182A (en) * 2011-11-30 2013-07-11 Tdk Corp Terminal structure, printed wiring board, module substrate, electronic device and method for manufacturing terminal structure
JP2014053363A (en) * 2012-09-05 2014-03-20 Mitsubishi Electric Corp Solder bump formation method
US20140096379A1 (en) * 2011-06-02 2014-04-10 Panasonic Corporation Electronic component mounting method, electronic component placement machine, and electronic component mounting system
JP2015115419A (en) * 2013-12-10 2015-06-22 新光電気工業株式会社 Semiconductor package and method for manufacturing the same
EP3291285A1 (en) * 2016-08-31 2018-03-07 Kinpo Electronics, Inc. Semiconductor package structure with a polymer gel surrounding solders connecting a chip to a substrate and manufacturing method thereof
KR20180035132A (en) * 2016-09-28 2018-04-05 엘지디스플레이 주식회사 Mounting Method Of Electronic Component, Bonding Structure Of Electronic Component, Substrate Device, Display Device, And Display System
KR20180035126A (en) * 2016-09-28 2018-04-05 엘지디스플레이 주식회사 Mounting Method Of Electronic Component, Bonding Structure Of Electronic Component, Substrate Device, Display Device, And Display System
US10451934B2 (en) 2016-09-28 2019-10-22 Lg Display Co., Ltd. Method of installing electronic component, display device and display system
JPWO2020138278A1 (en) * 2018-12-26 2021-11-04 京セラ株式会社 Joining method and joining structure of electronic parts
US20220352085A1 (en) * 2018-10-30 2022-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with fan-out structure

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330349A (en) * 1989-06-27 1991-02-08 Fujitsu Ltd Manufacture of semiconductor device
JPH05226417A (en) * 1992-02-10 1993-09-03 Fujitsu Ltd Manufacture of semiconductor device
JPH0750316A (en) * 1993-08-09 1995-02-21 Fujitsu Ltd Flip chip bonding method of electronic circuit
JPH0897246A (en) * 1994-09-26 1996-04-12 Fujitsu Ltd Method of bonding semiconductor chip and pressing head structure
JPH09167815A (en) * 1996-11-18 1997-06-24 Hitachi Ltd Semiconductor device
JPH1012618A (en) * 1996-06-19 1998-01-16 Nec Corp Method and device for forming solder bump
JP2000174059A (en) * 1998-12-09 2000-06-23 Matsushita Electric Ind Co Ltd Method of mounting electronic component
JP2001237271A (en) * 2000-02-23 2001-08-31 Sony Corp Substrate for mounting semiconductor chip and method and apparatus for manufacturing the same
JP2002118209A (en) * 2000-08-01 2002-04-19 Nec Corp Method for mounting semiconductor device and mounting structure
JP2002158257A (en) * 2000-11-16 2002-05-31 Mitsubishi Electric Corp Flip-chip bonding method
JP2003289088A (en) * 2002-03-28 2003-10-10 Toray Eng Co Ltd Chip mounting method
JP2004063770A (en) * 2002-07-29 2004-02-26 Fujitsu Ltd Method of forming connection structure between electrodes
JP2004087965A (en) * 2002-08-28 2004-03-18 Nagase Chemtex Corp Flip chip device manufacturing method and reinforcement composition for semiconductor packaging
JP2004140221A (en) * 2002-10-18 2004-05-13 Canon Inc Semiconductor device and its fabricating process
WO2004070826A1 (en) * 2003-02-06 2004-08-19 Fujitsu Limited Method of forming electrode connection structure and electrode connection structure

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330349A (en) * 1989-06-27 1991-02-08 Fujitsu Ltd Manufacture of semiconductor device
JPH05226417A (en) * 1992-02-10 1993-09-03 Fujitsu Ltd Manufacture of semiconductor device
JPH0750316A (en) * 1993-08-09 1995-02-21 Fujitsu Ltd Flip chip bonding method of electronic circuit
JPH0897246A (en) * 1994-09-26 1996-04-12 Fujitsu Ltd Method of bonding semiconductor chip and pressing head structure
JPH1012618A (en) * 1996-06-19 1998-01-16 Nec Corp Method and device for forming solder bump
JPH09167815A (en) * 1996-11-18 1997-06-24 Hitachi Ltd Semiconductor device
JP2000174059A (en) * 1998-12-09 2000-06-23 Matsushita Electric Ind Co Ltd Method of mounting electronic component
JP2001237271A (en) * 2000-02-23 2001-08-31 Sony Corp Substrate for mounting semiconductor chip and method and apparatus for manufacturing the same
JP2002118209A (en) * 2000-08-01 2002-04-19 Nec Corp Method for mounting semiconductor device and mounting structure
JP2002158257A (en) * 2000-11-16 2002-05-31 Mitsubishi Electric Corp Flip-chip bonding method
JP2003289088A (en) * 2002-03-28 2003-10-10 Toray Eng Co Ltd Chip mounting method
JP2004063770A (en) * 2002-07-29 2004-02-26 Fujitsu Ltd Method of forming connection structure between electrodes
JP2004087965A (en) * 2002-08-28 2004-03-18 Nagase Chemtex Corp Flip chip device manufacturing method and reinforcement composition for semiconductor packaging
JP2004140221A (en) * 2002-10-18 2004-05-13 Canon Inc Semiconductor device and its fabricating process
WO2004070826A1 (en) * 2003-02-06 2004-08-19 Fujitsu Limited Method of forming electrode connection structure and electrode connection structure

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569235A (en) * 2010-12-28 2012-07-11 财团法人工业技术研究院 Semiconductor device and method for assembling the same
US20140096379A1 (en) * 2011-06-02 2014-04-10 Panasonic Corporation Electronic component mounting method, electronic component placement machine, and electronic component mounting system
US9609760B2 (en) * 2011-06-02 2017-03-28 Panasonic Intellectual Property Management Co., Ltd. Electronic component mounting method
JP2013138182A (en) * 2011-11-30 2013-07-11 Tdk Corp Terminal structure, printed wiring board, module substrate, electronic device and method for manufacturing terminal structure
JP2014053363A (en) * 2012-09-05 2014-03-20 Mitsubishi Electric Corp Solder bump formation method
JP2015115419A (en) * 2013-12-10 2015-06-22 新光電気工業株式会社 Semiconductor package and method for manufacturing the same
EP3291285A1 (en) * 2016-08-31 2018-03-07 Kinpo Electronics, Inc. Semiconductor package structure with a polymer gel surrounding solders connecting a chip to a substrate and manufacturing method thereof
KR20180035126A (en) * 2016-09-28 2018-04-05 엘지디스플레이 주식회사 Mounting Method Of Electronic Component, Bonding Structure Of Electronic Component, Substrate Device, Display Device, And Display System
KR20180035132A (en) * 2016-09-28 2018-04-05 엘지디스플레이 주식회사 Mounting Method Of Electronic Component, Bonding Structure Of Electronic Component, Substrate Device, Display Device, And Display System
JP2018056278A (en) * 2016-09-28 2018-04-05 エルジー ディスプレイ カンパニー リミテッド Implementation method of electronic component, joint structure of electronic component, substrate device, display device, and display system
US10281780B2 (en) 2016-09-28 2019-05-07 Lg Display Co., Ltd. Method of installing electronic component, display device and display system
KR101993340B1 (en) * 2016-09-28 2019-06-26 엘지디스플레이 주식회사 Mounting Method Of Electronic Component, Bonding Structure Of Electronic Component, Substrate Device, Display Device, And Display System
US10451934B2 (en) 2016-09-28 2019-10-22 Lg Display Co., Ltd. Method of installing electronic component, display device and display system
KR102047733B1 (en) * 2016-09-28 2019-11-22 엘지디스플레이 주식회사 Mounting Method Of Electronic Component, Bonding Structure Of Electronic Component, Substrate Device, Display Device, And Display System
US10901277B2 (en) 2016-09-28 2021-01-26 Lg Display Co., Ltd. Display device, display system, and method of installing electronic component
US11112658B2 (en) 2016-09-28 2021-09-07 Lg Display Co., Ltd. Method of installing electronic component, display device and display system
US20220352085A1 (en) * 2018-10-30 2022-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with fan-out structure
JPWO2020138278A1 (en) * 2018-12-26 2021-11-04 京セラ株式会社 Joining method and joining structure of electronic parts
JP7223772B2 (en) 2018-12-26 2023-02-16 京セラ株式会社 Electronic component bonding method and bonding structure

Also Published As

Publication number Publication date
JP4720438B2 (en) 2011-07-13

Similar Documents

Publication Publication Date Title
JP4720438B2 (en) Flip chip connection method
KR100531393B1 (en) Semiconductor device and manufacturing method of the same
US8367539B2 (en) Semiconductor device and semiconductor device manufacturing method
JP3905100B2 (en) Semiconductor device and manufacturing method thereof
KR100552943B1 (en) Polymer collar for solder bumps
JP5649805B2 (en) Manufacturing method of semiconductor device
JP4246134B2 (en) Semiconductor element mounting method and semiconductor element mounting substrate
US7745258B2 (en) Manufacturing method of semiconductor device
JP2000100851A (en) Semiconductor substrate and manufacture thereof and structure and method for mounting semiconductor parts
KR20030067590A (en) Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same
WO2013108323A1 (en) Semiconductor device manufacturing method and semiconductor device
JP2009110995A (en) Three-dimensional packaging method and apparatus
KR101521485B1 (en) Pga type wiring board and mehtod of manufacturing the same
JP2006279062A (en) Semiconductor element and semiconductor device
CN106463427B (en) Semiconductor device and method for manufacturing the same
JP5562438B2 (en) Electronic component mounting body, electronic component, board
KR20020044577A (en) Advanced flip-chip join package
US8154123B2 (en) Solder bump, semiconductor chip, method of manufacturing the semiconductor chip, conductive connection structure, and method of manufacturing the conductive connection structure
JP2005340674A (en) Semiconductor device and manufacturing method thereof
JP2009009994A (en) Semiconductor device, and manufacturing method thereof
JP4129837B2 (en) Manufacturing method of mounting structure
JP2010123676A (en) Manufacturing method of semiconductor device and semiconductor device
JPH11168116A (en) Electrode bump for semiconductor chip
JP2005093772A (en) Manufacturing method of wafer level csp
JP2008192833A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees