JP2007128292A

JP2007128292A - Voltage regulator

Info

Publication number: JP2007128292A
Application number: JP2005320606A
Authority: JP
Inventors: Takeshi Nagahisa; 武長久
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2005-11-04
Filing date: 2005-11-04
Publication date: 2007-05-24

Abstract

<P>PROBLEM TO BE SOLVED: To provide a voltage regulator which prevents the overshoot of output voltages even if the overshoot occurs for a very long period of time, requires no large-capacity capacitor, and attains space saving. <P>SOLUTION: A first means (an error amplifier (2)1a), which detects the overshoot of output voltages, and a second means (a P channel transistor M19 and an N channel transistor M12), which increases currents flowing through the error amplifier while the overshoot of the output voltages is being detected, are provided in a voltage regulator equipped with an error amplifier. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、携帯電話やＰＤＡ（Personal Digital Assistance）、ビデオカメラなどの携帯型の電子機器に多く採用されるボルテージレギュレータに係り、特に、出力電圧のオーバーシュートを効率的に抑制するのに好適な技術に関するものである。 The present invention relates to a voltage regulator often used in portable electronic devices such as mobile phones, PDAs (Personal Digital Assistance), and video cameras, and is particularly suitable for efficiently suppressing output voltage overshoot. It is about technology.

ボルテージレギュレータは、各種電子機器に用いられ、電池やアダプターなどの電源から入力した電圧を、動作電圧が規定されている電子機器内の回路上のメモリやＣＰＵ（Central Processing Unit）などに対し、電池の消耗などによる電圧変動に関わらず一定化して出力するためのものである。現在、電子機器の小型・軽量化や低コスト化、より高い安全性の確保を可能にするため、ＩＣ（Integrated Circuit）化されている。 Voltage regulators are used in various electronic devices, and the voltage input from the power source of batteries, adapters, etc. is supplied to the memory or CPU (Central Processing Unit) on the circuit in the electronic device where the operating voltage is regulated. The output is made constant regardless of voltage fluctuations due to consumption of power. Currently, electronic devices have been integrated into ICs (Integrated Circuits) in order to reduce the size and weight, reduce costs, and ensure higher safety.

図３は、従来のボルテージレギュレータの回路構成例を示している。基準電圧源３２と抵抗Ｒ３１，Ｒ３２とから取り出された電圧は、トランジスタＭ３１〜Ｍ３５を具備した誤差増幅器３１で比較され、出力トランジスタＭ３８を制御する。 FIG. 3 shows a circuit configuration example of a conventional voltage regulator. The voltages extracted from the reference voltage source 32 and the resistors R31 and R32 are compared by the error amplifier 31 including the transistors M31 to M35 to control the output transistor M38.

すなわち、抵抗Ｒ３１，Ｒ３２から取り出された電圧が、基準電圧源３２の電圧より小さければ、誤差増幅器３１の出力は低くなり、出力トランジスタＭ３８を強くバイアスして出力端子（Ｖｏｕｔ）３４に出力する電圧を上げ、逆に、抵抗Ｒ３１，Ｒ３２から取り出された電圧が、基準電圧源３２の電圧より大きければ、誤差増幅器３１の出力は高くなり、出力トランジスタＭ３８を弱くバイアスして出力端子３４に出力する電圧を下げる。これにより、出力端子３４に一定の電圧を出力することができる。 That is, if the voltage extracted from the resistors R31 and R32 is smaller than the voltage of the reference voltage source 32, the output of the error amplifier 31 is lowered, and the voltage output to the output terminal (Vout) 34 by strongly biasing the output transistor M38. Conversely, if the voltage extracted from the resistors R31 and R32 is larger than the voltage of the reference voltage source 32, the output of the error amplifier 31 becomes high, and the output transistor M38 is weakly biased and output to the output terminal 34. Reduce the voltage. Thereby, a constant voltage can be output to the output terminal 34.

この際、誤差増幅器３１においては、トランジスタＭ３５のゲート電圧を基準電圧源３２から供給しているため、誤差増幅器３１には一定の電流が流れる。そして、通常、出力端子３４には図示していないコンデンサが付加されている。そのため、電源電圧（ＶＤＤ）３３が急激に立ち上がると、出力トランジスタＭ３８によって、出力端子３４に付加されているコンデンサが充電され、出力端子３４の電圧が上昇していく。そのとき誤差増幅器３１の出力は、出力トランジスタＭ３８を強くバイアスするために低い電圧となっている。 At this time, since the gate voltage of the transistor M35 is supplied from the reference voltage source 32 in the error amplifier 31, a constant current flows through the error amplifier 31. Usually, a capacitor (not shown) is added to the output terminal 34. Therefore, when the power supply voltage (VDD) 33 suddenly rises, the capacitor added to the output terminal 34 is charged by the output transistor M38, and the voltage at the output terminal 34 rises. At that time, the output of the error amplifier 31 is a low voltage in order to strongly bias the output transistor M38.

やがて出力端子３４の電圧が、正規のボルテージレギュレータの出力電圧に達すると、誤差増幅器３１の出力は、出力トランジスタＭ３８を弱くバイアスしようとする。しかし、誤差増幅器３１の出力は瞬時的には変化できないため、低い電圧から高い電圧に変化するまでに、ある一定の時間を要してしまう。この間、出力トランジスタＭ３８は、強くバイアスされ続けるので、結果として、出力端子３４の電圧は、正規の出力電圧より上昇し、オーバーシュートが生じる。 Eventually, when the voltage at the output terminal 34 reaches the output voltage of the normal voltage regulator, the output of the error amplifier 31 tends to bias the output transistor M38 weakly. However, since the output of the error amplifier 31 cannot be changed instantaneously, it takes a certain time to change from a low voltage to a high voltage. During this time, the output transistor M38 continues to be strongly biased, and as a result, the voltage at the output terminal 34 rises above the normal output voltage, resulting in overshoot.

このオーバーシュートを抑えるためには、誤差増幅器３１の応答速度を高めればよい。誤差増幅器３１の応答速度を高めるためには、トランジスタＭ３５の電流値（Ｉ３５）を大きくし、誤差増幅器３１の負荷となる出力トランジスタＭ３８のゲート容量Ｃを小さくして、誤差増幅器３１のスルーレート（ＳＲ＝Ｉ３５／Ｃ）を高くすればよい。 In order to suppress this overshoot, the response speed of the error amplifier 31 may be increased. In order to increase the response speed of the error amplifier 31, the current value (I35) of the transistor M35 is increased, the gate capacitance C of the output transistor M38 serving as the load of the error amplifier 31 is decreased, and the slew rate ( SR = I35 / C) may be increased.

しかし、出力トランジスタＭ３８のゲート容量Ｃを小さくするには、出力トランジスタＭ３８のゲート面積を小さくしなければならず、これは、ボルテージレギュレータの出力電流の低下を招くことになる。 However, in order to reduce the gate capacitance C of the output transistor M38, the gate area of the output transistor M38 must be reduced, which leads to a decrease in the output current of the voltage regulator.

また、トランジスタＭ３５の電流値（Ｉ３５）を大きくするということは、ボルテージレギュレータの消費電流の増大を招きことになる。携帯電話やＰＤＡ、ビデオカメラなどの携帯型の電子機器は低消費電流が望まれており、このような低消費電流の電子機器に採用されるボルテージレギュレータにおいても、誤差増幅器３１に多くの電流を長期間、流すことはできるだけ避けなければならない。 Further, increasing the current value (I35) of the transistor M35 causes an increase in current consumption of the voltage regulator. A portable electronic device such as a mobile phone, a PDA, or a video camera is required to have a low current consumption. Even in a voltage regulator used in such a low current consumption electronic device, a large amount of current is supplied to the error amplifier 31. It should be avoided as much as possible for a long time.

しかし、誤差増幅器３１に流す電流を少なくすると、上述したように、誤差増幅器３１のスルーレートは低下してしまう。この誤差増幅器３１のスルーレートが低いと、出力トランジスタＭ３８のゲート電圧が上昇するために要する時間が長くなり、電源電圧ＶＤＤ３３が急激に上昇した場合に発生するオーバーシュートを効率的に抑制することができない。 However, if the current flowing through the error amplifier 31 is reduced, the slew rate of the error amplifier 31 is lowered as described above. If the slew rate of the error amplifier 31 is low, the time required for the gate voltage of the output transistor M38 to rise increases, and it is possible to efficiently suppress overshoot that occurs when the power supply voltage VDD33 rises rapidly. Can not.

このような問題を解決するために、特許文献１においては、誤差増幅器３１に流す電流値を、電源電圧３３の上昇時にのみ増大させる技術が開示されている。この技術では、図３に示すように、トランジスタＭ３１，Ｍ３２のソースに一端を結線したコンデンサＣ３１と、このコンデンサＣ３１の他端にドレインを結線してソースとゲートを接地したトランジスタＭ３７、および、このトランジスタＭ３７のドレインとコンデンサＣ３１との間にゲートを結線してトランジスタＭ３５と並列に設けられたトランジスタＭ３６を付加している。 In order to solve such a problem, Patent Document 1 discloses a technique for increasing the value of a current flowing through the error amplifier 31 only when the power supply voltage 33 is increased. In this technique, as shown in FIG. 3, a capacitor C31 having one end connected to the sources of the transistors M31 and M32, a transistor M37 having a drain connected to the other end of the capacitor C31, and the source and gate grounded, A transistor M36 provided in parallel with the transistor M35 is connected by connecting a gate between the drain of the transistor M37 and the capacitor C31.

ここで、トランジスタＭ３７はデプレッショントランジスタであり、電源電圧ＶＤＤ３３の変動のない定常状態では、コンデンサＣ３１、トランジスタＭ３７には電流は流れず、また、トランジスタＭ３７のドレイン電圧は、ソース電圧とほぼ等しいので、トランジスタＭ３６はオフしており、ボルテージレギュレータの消費電力は、コンデンサＣ３１とトランジスタＭ３６，Ｍ３７を付加していない場合と等しい。 Here, the transistor M37 is a depletion transistor. In a steady state where the power supply voltage VDD33 does not vary, no current flows through the capacitor C31 and the transistor M37, and the drain voltage of the transistor M37 is substantially equal to the source voltage. The transistor M36 is off, and the power consumption of the voltage regulator is equal to the case where the capacitor C31 and the transistors M36 and M37 are not added.

しかし電源電圧ＶＤＤ３３が急激に上昇すると、コンデンサＣ３１の電荷は保存されるため、トランジスタＭ３７のドレイン電圧は上昇し、トランジスタＭ３６がオン（ＯＮ）して電流が流れる。その後、トランジスタＭ３７によって、定電流でコンデンサＣ３１の電荷が放電され、トランジスタＭ３７のドレイン電圧は、再度、そのソース電圧とほぼ等しくなる。 However, when the power supply voltage VDD33 rises rapidly, the charge of the capacitor C31 is stored, so the drain voltage of the transistor M37 rises, the transistor M36 turns on (ON), and a current flows. Thereafter, the transistor M37 discharges the charge of the capacitor C31 with a constant current, and the drain voltage of the transistor M37 again becomes substantially equal to its source voltage.

このように、電源電圧ＶＤＤ３３が急激に上昇してからトランジスタＭ３７のドレイン電圧が下がるまでの間は、トランジスタＭ３６がオン（ＯＮ）してその電流（Ｉ６）が流れる。このトランジスタＭ３６で流れる電流（Ｉ６）の分だけ、誤差増幅器３１のスルーレート（ＳＲ＝（Ｉ５＋Ｉ６）／Ｃ）が改善されることになる。 Thus, the transistor M36 is turned on (ON) and the current (I6) flows between the time when the power supply voltage VDD33 suddenly increases and the time when the drain voltage of the transistor M37 decreases. The slew rate (SR = (I5 + I6) / C) of the error amplifier 31 is improved by the current (I6) flowing through the transistor M36.

すなわち、電源電圧ＶＤＤ３３が急激に上昇し、出力端子３４の電圧が、正規のボルテージレギュレータの出力電圧に達すると、一定期間、トランジスタＭ３５，Ｍ３６のそれぞれの電流で、素早く出力トランジスタＭ３８のゲートバイアスを弱め、電源電圧ＶＤＤ３３の上昇時のオーバーシュートを小さくすることができる。 That is, when the power supply voltage VDD33 rapidly rises and the voltage at the output terminal 34 reaches the output voltage of the normal voltage regulator, the gate bias of the output transistor M38 is quickly adjusted with the respective currents of the transistors M35 and M36 for a certain period. The overshoot when the power supply voltage VDD33 rises can be reduced.

しかし、このように、コンデンサＣ３１とトランジスタＭ３７で構成される出力電圧のオーバーシュート抑制回路では、コンデンサＣ３１の容量とトランジスタＭ３７の出力抵抗で定まる時定数の時間内でのみ有効であり、例えば非常に長い間、出力電圧のオーバーシュートが生じる状況では効果が薄い。また、使用するコンデンサＣ３１もかなりの容量を必要とするため、省スペースで実現することは困難である。 However, the output voltage overshoot suppression circuit composed of the capacitor C31 and the transistor M37 is effective only within a time constant determined by the capacitance of the capacitor C31 and the output resistance of the transistor M37. For a long time, it is less effective in situations where output voltage overshoot occurs. Further, since the capacitor C31 to be used also requires a considerable capacity, it is difficult to realize in a space-saving manner.

特許第２７０６７２１号公報Japanese Patent No. 2706721

解決しようとする問題点は、従来の技術では、非常に長い間、出力電圧のオーバーシュートが生じる状況では効果が薄い点と、付加するコンデンサにかなりの容量を必要とするため省スペースで実現することが困難な点である。 The problem to be solved is realized in a space-saving manner because the conventional technique is not effective in a situation where the output voltage overshoots for a very long time, and the capacitor to be added requires a considerable capacity. This is a difficult point.

本発明の目的は、これら従来技術の課題を解決し、ボルテージレギュレータの性能を向上させることである。 The object of the present invention is to solve these problems of the prior art and improve the performance of the voltage regulator.

上記目的を達成するため、本発明では、誤差増幅器を具備したボルテージレギュレータに、出力電圧のオーバーシュートを検出する手段と、出力電圧のオーバーシュートを検出している間、誤差増幅器に流す電流を増加させる手段を設けたことを特徴とする。 In order to achieve the above object, in the present invention, a voltage regulator equipped with an error amplifier has a means for detecting an overshoot of the output voltage and an increase in the current flowing to the error amplifier while the output voltage overshoot is detected. It is characterized by providing means for making it happen.

本発明によれば、オーバーシュートが起こっている間、誤差増幅器に流す電流を増加させるので、非常に長い間、出力電圧のオーバーシュートが生じる状況でも当該オーバーシュートを抑制する効果を得ることができると共に、容量の大きなコンデンサを付加する必要がないので、省スペースを実現することができ、ボルテージレギュレータにおけるオーバーシュートの抑制を効率的に実現することが可能である。 According to the present invention, since the current flowing through the error amplifier is increased while overshoot occurs, the effect of suppressing the overshoot can be obtained even in a situation where output voltage overshoot occurs for a very long time. In addition, since it is not necessary to add a capacitor having a large capacity, space saving can be realized, and suppression of overshoot in the voltage regulator can be efficiently realized.

以下、図を用いて本発明を実施するための最良の形態例を説明する。図１は、本発明に係るボルテージレギュレータの構成例を示すブロック図であり、図２は、図１におけるボルテージレギュレータによるオーバーシュート抑制動作例を示す説明図である。 The best mode for carrying out the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration example of a voltage regulator according to the present invention, and FIG. 2 is an explanatory diagram showing an example of overshoot suppression operation by the voltage regulator in FIG.

図１の例においては、誤差増幅器（１）１と基準電圧源２、電源電圧ＶＤＤ（図中「ＶＤＤ」と記載）３、出力端子（図中「Ｖｏｕｔ」と記載）４、基準電流源（図中「Ｉｒｅｆ」と記載）５、出力トランジスタＭ１３、抵抗Ｒ１，Ｒ２により、ボルテージリファレンス（基準電圧源）を構成しており、誤差増幅器（１）１には、ＰチャネルトランジスタＭ７，Ｍ８とＮチャネルトランジスタＭ９〜Ｍ１１が設けられている。 In the example of FIG. 1, an error amplifier (1) 1 and a reference voltage source 2, a power supply voltage VDD (denoted as “VDD” in the figure) 3, an output terminal (denoted as “Vout” in the figure) 4, a reference current source ( The voltage reference (reference voltage source) is configured by the output transistor M13 and the resistors R1 and R2, and the error amplifier (1) 1 includes P-channel transistors M7, M8 and N Channel transistors M9 to M11 are provided.

さらに、本例では、このボルテージリファレンスのオーバーシュートを抑制するためのオーバーシュート抑制回路を設けており、このオーバーシュート抑制回路は、誤差増幅器（２）１ａと基準電圧源２ａ、電源電圧ＶＤＤ（図中「ＶＤＤ」と記載）３ａ、基準電流源（図中「Ｉｒｅｆ」と記載）５ａ、ＰチャネルトランジスタＭ１９、ＮチャネルトランジスタＭ１２，Ｍ２０，Ｍ２１からなり、誤差増幅器（２）１ａには、ＰチャネルトランジスタＭ１４，Ｍ１５とＮチャネルトランジスタＭ１６〜Ｍ１８が設けられている。 Further, in this example, an overshoot suppression circuit for suppressing the overshoot of the voltage reference is provided. The overshoot suppression circuit includes an error amplifier (2) 1a, a reference voltage source 2a, a power supply voltage VDD (FIG. 3a, a reference current source (denoted as “Iref” in the figure) 5a, a P-channel transistor M19, N-channel transistors M12, M20, and M21, and the error amplifier (2) 1a includes a P-channel. Transistors M14 and M15 and N-channel transistors M16 to M18 are provided.

このような構成からなるオーバーシュート抑制回路は、ボルテージリファレンスにおけうオーバーシュートを検出する第１の機能（誤差増幅器（２）１ａ）と、オーバーシュートを検出している期間、ボルテージリファレンスの誤差増幅器（１）１に流れる電流値を増加させる第２の機能（ＮチャネルトランジスタＭ１２：第２のトランジスタ、ＰチャネルトランジスタＭ１９：スイッチ手段＝第３のトランジスタ）とを有する。 The overshoot suppression circuit having such a configuration includes a first function (error amplifier (2) 1a) for detecting an overshoot in the voltage reference, and a voltage reference error amplifier for the period during which the overshoot is detected. (1) It has a second function (N-channel transistor M12: second transistor, P-channel transistor M19: switch means = third transistor) that increases the value of the current flowing through 1.

以下、その詳細を説明する。ＰチャネルトランジスタＭ１９のドレインは、ＮチャネルトランジスタＭ１２のゲートに接続されている。通常状態、つまり電源電圧ＶＤＤ３の急激な変動が起きていない場合、ボルテージリファレンスの抵抗Ｒ１，Ｒ２から取り出され、誤差増幅器（２）１ａのＮチャネルトランジスタＭ１７に入力される電圧は、ＮチャネルトランジスタＭ１６に入力される基準電圧源２ａからの電圧と同等であり、誤差増幅器（２）１ａの出力は高く、ＰチャネルトランジスタＭ１９はＯＦＦになっており、ＰチャネルトランジスタＭ１９のドレイン電圧は、定電流源として設けたＮチャネルトランジスタＭ２０を介してＧＮＤ（アース、接地）に張り付いている。 Details will be described below. The drain of the P-channel transistor M19 is connected to the gate of the N-channel transistor M12. In the normal state, that is, when the power supply voltage VDD3 does not change rapidly, the voltage taken out from the resistors R1 and R2 of the voltage reference and input to the N channel transistor M17 of the error amplifier (2) 1a is the N channel transistor M16. Is equal to the voltage from the reference voltage source 2a input to the output, the output of the error amplifier (2) 1a is high, the P-channel transistor M19 is OFF, and the drain voltage of the P-channel transistor M19 is a constant current source. Is attached to GND (ground, ground) via an N-channel transistor M20 provided as

尚、ＰチャネルトランジスタＭ１９を確実にＯＦＦにするため、誤差増幅器（２）１ａの入力にオフセットをつけ、トランジスタＭ１５のドレイン電位がトランジスタＭ１４のドレイン電位よりも高くなるようにする。 In order to surely turn off the P-channel transistor M19, the input of the error amplifier (2) 1a is offset so that the drain potential of the transistor M15 is higher than the drain potential of the transistor M14.

電源電圧ＶＤＤ３が急激に上昇した場合、誤差増幅器（２）１ａの入力トランジスタＭ１７のゲート電圧が、トランジスタＭ１６のゲート電圧（基準電圧）よりも高くなることでオーバーシュートを検出する。 When the power supply voltage VDD3 rises rapidly, an overshoot is detected when the gate voltage of the input transistor M17 of the error amplifier (2) 1a becomes higher than the gate voltage (reference voltage) of the transistor M16.

このオーバーシュートの検出と同時に、誤差増幅器（２）１ａの出力部分の電位が下がり、ＰチャネルトランジスタＭ１９がＯＮになる。 Simultaneously with the detection of this overshoot, the potential of the output portion of the error amplifier (2) 1a decreases, and the P-channel transistor M19 is turned on.

ＰチャネルトランジスタＭ１９がＯＮになれば、ＰチャネルトランジスタＭ１９のドレイン電圧はおおよそ電源電圧ＶＤＤまで上昇し、ＮチャネルトランジスタＭ１２がＯＮとなり、誤差増幅器（１）１に多くの電流を流すことができ、誤差増幅器（１）１の出力電圧を素早く高めて、出力トランジスタＭ１３のゲートバイアスを弱め、オーバーシュートを抑え込む。 When the P-channel transistor M19 is turned on, the drain voltage of the P-channel transistor M19 rises to approximately the power supply voltage VDD, the N-channel transistor M12 is turned on, and a large amount of current can flow through the error amplifier (1) 1. The output voltage of the error amplifier (1) 1 is quickly increased, the gate bias of the output transistor M13 is weakened, and the overshoot is suppressed.

尚、場合によっては、ＮチャネルトランジスタＭ１２により、必要以上に誤差増幅器（１）１に電流が流れ、誤差増幅器（１）１自体の利得が極端に低下する。それによってボルテージリファレンス回路が形成するフィードバック制御系がくずれ、最低動作電圧以上の任意の電源電圧ＶＤＤに対して、一定の出力電圧が取り出せなくなるという不具合が発生する。このような不具合を回避するために、ＮチャネルトランジスタＭ１２と接地間に、定電流源の役割を果たすＮチャネルトランジスタＭ２１を設ける。このＮチャネルトランジスタＭ２１によって、誤差増幅器（１）１に流れる電流を制限することができ、上記不具合の発生を防止することができる。 In some cases, the N-channel transistor M12 causes a current to flow to the error amplifier (1) 1 more than necessary, and the gain of the error amplifier (1) 1 itself is extremely reduced. As a result, the feedback control system formed by the voltage reference circuit breaks down, causing a problem that a constant output voltage cannot be extracted for any power supply voltage VDD higher than the minimum operating voltage. In order to avoid such a problem, an N-channel transistor M21 serving as a constant current source is provided between the N-channel transistor M12 and the ground. By this N-channel transistor M21, the current flowing through the error amplifier (1) 1 can be limited, and the occurrence of the above problems can be prevented.

このようにしてボルテージリファレンスの出力電圧のオーバーシュートが収まってゆき、誤差増幅器（２）１ａのトランジスタＭ１７のゲート電位がトランジスタＭ１６のゲート電位（基準電圧源３ａ）と等しくなったとき、ＰチャネルトランジスタＭ１９がＯＦＦになり、ＮチャネルトランジスタＭ１２もＯＦＦになる。 When the overshoot of the output voltage of the voltage reference is thus reduced and the gate potential of the transistor M17 of the error amplifier (2) 1a becomes equal to the gate potential of the transistor M16 (reference voltage source 3a), a P-channel transistor M19 is turned off, and the N-channel transistor M12 is also turned off.

ボルテージリファレンス側の誤差増幅器（１）１におけるＮチャネルトランジスタＭ１１に流れる電流を「Ｉ（Ｍ１１）」、オーバーシュート抑制用に付加したＮチャネルトランジスタＭ１２に流れる電流を「Ｉ（Ｍ１２）」、ボルテージリファレンスの出力トランジスタＭ１３のゲート容量を「Ｃ（Ｍ１３）」とすると、以上の説明から明らかなように、オーバーシュート抑制回路側の誤差増幅器（２）１ａで出力電圧のオーバーシュートを検出すると、誤差増幅器（１）１のスレーレート（ＳＲ）が、「ＳＲ＝（Ｉ（Ｍ１１）＋（Ｉ（Ｍ１２））／Ｃ（Ｍ１３））となるため、ボルテージリファレンス側の誤差増幅器（１）１の応答スピードが上がり、図２に示すようにして、ボルテージリファレンスにおける出力電圧のオーバーシュートを素早く抑制することができる。 The current flowing through the N channel transistor M11 in the error amplifier (1) 1 on the voltage reference side is “I (M11)”, the current flowing through the N channel transistor M12 added for overshoot suppression is “I (M12)”, and the voltage reference. Assuming that the gate capacitance of the output transistor M13 is “C (M13)”, as is apparent from the above description, when the error amplifier (2) 1a on the overshoot suppression circuit side detects the output voltage overshoot, the error amplifier (1) Since the slate rate (SR) of 1 is “SR = (I (M11) + (I (M12)) / C (M13)), the response speed of the error amplifier (1) 1 on the voltage reference side is As shown in FIG. 2, the output voltage overshoot in the voltage reference It can be quickly suppressed.

尚、このようなオーバーシュート抑制回路とボルテージリファレンスからなる本例のボルテージレギュレータはＩＣパッケージ化されている。 Note that the voltage regulator of this example comprising such an overshoot suppression circuit and a voltage reference is packaged in an IC package.

また、本例では、基準電圧源２，２ａは約１．０Ｖとし、基準電流源（「Ｉｒｅｆ」）５，５ａは約０．３Ｖ程度とする。このように、ＮチャネルトランジスタＭ１１，Ｍ２１のゲートを基準電圧源２よりも電圧の低い基準電流源（「Ｉｒｅｆ」）５に接続することにより、出力電圧のボーバーシュートが生じた際に誤差増幅器（１）１に流れる電流を少なくすることができる。 In this example, the reference voltage sources 2 and 2a are set to about 1.0V, and the reference current sources ("Iref") 5 and 5a are set to about 0.3V. In this way, by connecting the gates of the N-channel transistors M11 and M21 to the reference current source (“Iref”) 5 having a voltage lower than that of the reference voltage source 2, an error amplifier is generated when a bovershoot of the output voltage occurs. (1) The current flowing through 1 can be reduced.

以上、図１，２を用いて説明したように、本例では、誤差増幅器（２）１ａを用いることで、ボルテージリファレンスの出力電圧のオーバーシュートを検出し、オーバーシュートが起こっている間は、付加したＮチャネルトランジスタＭ１２に電流を流すようにしており、非常に長い間オーバーシュートが生じる状況下においても効果的にオーバーシュートを抑制することができる。また、誤差増幅器（２）１ａに流すべき電流は少量で良いので、消費電流が著しく増加することもない。 As described above with reference to FIGS. 1 and 2, in this example, by using the error amplifier (2) 1a, an overshoot of the output voltage of the voltage reference is detected, and while the overshoot occurs, A current is allowed to flow through the added N-channel transistor M12, and overshoot can be effectively suppressed even under a situation where overshoot occurs for a very long time. Further, since a small amount of current needs to flow through the error amplifier (2) 1a, the consumption current does not increase significantly.

これに対して、従来の特許文献１における図３で示される構成のオーバーシュート抑制回路では、コンデンサＣ３１の容量とトランジスタＭ３７の出力抵抗とで定まる時定数の時間内でしか有効ではなく、非常に長い間、出力電圧のオーバーシュートが生じる状況では効果が薄い。また、使用するコンデンサＣ３１もかなりの容量を必要とするため、省スペースで実現することは困難であった。 On the other hand, the conventional overshoot suppression circuit having the configuration shown in FIG. 3 in Patent Document 1 is effective only within the time constant determined by the capacitance of the capacitor C31 and the output resistance of the transistor M37. For a long time, it is less effective in situations where output voltage overshoot occurs. Further, since the capacitor C31 to be used also requires a considerable capacity, it has been difficult to realize in a space-saving manner.

尚、本発明は、図１，２を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、本例ではＩＣパケット化されたボルテージリファレンス（基準電圧源）に本発明を適用した例で説明したが、誤差増幅器を用いた一般的なボルテージレギュレータにおけるオーバーシュートの抑制に適用することができる。 The present invention is not limited to the example described with reference to FIGS. 1 and 2, and various modifications can be made without departing from the scope of the invention. For example, in this example, the example in which the present invention is applied to a voltage reference (reference voltage source) formed into an IC packet has been described. However, the present invention can be applied to suppression of overshoot in a general voltage regulator using an error amplifier. .

本発明に係るボルテージレギュレータの構成例を示すブロック図である。It is a block diagram which shows the structural example of the voltage regulator which concerns on this invention. 図１におけるボルテージレギュレータによるオーバーシュート抑制動作例を示す説明図である。It is explanatory drawing which shows the overshoot suppression operation example by the voltage regulator in FIG. 従来のボルテージレギュレータの回路構成例を示すブロック図である。It is a block diagram which shows the circuit structural example of the conventional voltage regulator.

Explanation of symbols

１，１ａ：誤差増幅器（１）、２，２ａ：基準電圧源、３，３ａ：電源電圧ＶＤＤ、４：出力端子（Ｖｏｕｔ）、５．５ａ：基準電流源（「Ｉｒｅｆ」）、Ｍ７，Ｍ８，Ｍ１４，Ｍ１５，Ｍ１９：Ｐチャネルトランジスタ、Ｍ９〜Ｍ１２，Ｍ１６〜Ｍ１８，Ｍ２０，Ｍ２１：Ｎチャネルトランジスタ、Ｍ１３：出力トランジスタ、Ｒ１，Ｒ２：抵抗、３１：誤差増幅器（３）、３２：基準電圧源、３３：電源電圧ＶＤＤ、３４：出力端子（Ｖｏｕｔ）、Ｃ３１：コンデンサ、Ｍ３１，Ｍ３２：Ｐチャネルトランジスタ、Ｍ３３〜Ｍ３７：Ｎチャネルトランジスタ、Ｍ３８：出力トランジスタ、Ｒ３１，Ｒ３２：抵抗。 1, 1a: Error amplifier (1), 2, 2a: Reference voltage source, 3, 3a: Power supply voltage VDD, 4: Output terminal (Vout), 5.5a: Reference current source (“Iref”), M7, M8 M14, M15, M19: P-channel transistors, M9 to M12, M16 to M18, M20, M21: N-channel transistors, M13: Output transistors, R1, R2: Resistors, 31: Error amplifier (3), 32: Reference voltage Source, 33: Power supply voltage VDD, 34: Output terminal (Vout), C31: Capacitor, M31, M32: P channel transistor, M33 to M37: N channel transistor, M38: Output transistor, R31, R32: Resistor.

Claims

A voltage regulator equipped with an error amplifier,
A first means for detecting output voltage overshoot;
A voltage regulator comprising: a second means for increasing a current flowing through the error amplifier while an overshoot of the output voltage is detected by the means.

The voltage regulator according to claim 1,
The first means includes
A second error amplifier having the output voltage and the reference voltage as inputs;
The second means is:
A second transistor provided in parallel with the constant current source transistor of the error amplifier;
A voltage regulator comprising: switch means for turning on the second transistor with the output of the second error amplifier when the output voltage is higher than the reference voltage.

The voltage regulator according to claim 2, wherein
The switch means includes
A voltage regulator comprising a third transistor which is turned on / off by the output of the second error amplifier.

The voltage regulator according to claim 3, wherein
Providing a second constant current source transistor between the second transistor and ground;
A voltage regulator comprising a third constant current source transistor between the third transistor and ground.