JP2005301439A - Voltage regulator - Google Patents

Voltage regulator Download PDF

Info

Publication number
JP2005301439A
JP2005301439A JP2004113389A JP2004113389A JP2005301439A JP 2005301439 A JP2005301439 A JP 2005301439A JP 2004113389 A JP2004113389 A JP 2004113389A JP 2004113389 A JP2004113389 A JP 2004113389A JP 2005301439 A JP2005301439 A JP 2005301439A
Authority
JP
Japan
Prior art keywords
voltage
output
reference voltage
differential amplifier
voltage regulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004113389A
Other languages
Japanese (ja)
Inventor
Koichi Morino
航一 森野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2004113389A priority Critical patent/JP2005301439A/en
Publication of JP2005301439A publication Critical patent/JP2005301439A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent overshoot in output voltage, even if input voltage is changed with a comparatively small circuit scale without the need of an output transistor section or a change circuit which become a large circuit scale. <P>SOLUTION: A differential amplification circuit 31 compares the inputted feedback voltage with reference voltage. As a result of comparison of the divided and feedback voltage with the reference voltage from a reference voltage circuit 11, when the feedback voltage is lower than the reference voltage, differential amplification circuit 31 is high and the transistor M20 is off. When the overshoot of the output voltage is carried out, and the feedback voltage becomes higher than the reference voltage, the output of the differential amplification circuit 31 is low and the transistor M20 turns on. As the result, an output driver transistor M10 is turned off and overshoot becoming larger can be prevented. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、例えばIC(Integrated Circuit)などとして構成され、電圧を安定して供給するためのボルテージレギュレータに関する。   The present invention relates to a voltage regulator that is configured as, for example, an IC (Integrated Circuit) or the like and stably supplies a voltage.

従来のボルテージレギュレータ回路を図10に示す。
基準電圧が差動増幅回路21の反転入力端子に入力され、差動増幅回路21の出力は出力ドライバトランジスタM10のゲートに入力され、出力ドライバトランジスタM10のドレインがボルテージレギュレータの出力端子VOUTで抵抗R1、R2からなる電圧分割回路で分割されたフィードバック電圧が差動増幅回路21の非反転入力端子に入力されている。
A conventional voltage regulator circuit is shown in FIG.
The reference voltage is input to the inverting input terminal of the differential amplifier circuit 21, the output of the differential amplifier circuit 21 is input to the gate of the output driver transistor M10, the drain of the output driver transistor M10 is the resistor R1 at the output terminal VOUT of the voltage regulator. The feedback voltage divided by the voltage dividing circuit composed of R2 is input to the non-inverting input terminal of the differential amplifier circuit 21.

また、特許文献1のボルテージレギュレータでは、誤差増幅回路の出力によって制御される出力トランジスタ部が、切り替え可能な駆動能力の異なるトランジスタを2つ以上備え、切り替え回路を用いることによりそれらのトランジスタを使い分けることで、出力端子電圧に発生するオーバーシュートを低減しようとしている。
特開2001−282371号公報
In the voltage regulator disclosed in Patent Document 1, the output transistor section controlled by the output of the error amplifier circuit includes two or more transistors having different switchable driving capabilities, and these transistors are selectively used by using a switching circuit. Therefore, an attempt is made to reduce the overshoot generated in the output terminal voltage.
JP 2001-282371 A

しかしながら、上述した図10に示す構成による5V出力のボルテージレギュレータでは、入力電圧VINが0Vから16Vに図2で示すように急激に変化した場合、出力電圧VOUTは図3に示すように、立ち上がり時に約5.7Vまでオーバーシュートしてしまっていた。
また、図5に示すように入力電圧が2Vから12Vに変動した場合では、出力電圧は図6に示すように、立ち上がり時に約5.5Vまでのオーバーシュートが発生してしまっていた。
However, in the voltage regulator of 5V output having the configuration shown in FIG. 10 described above, when the input voltage VIN changes suddenly from 0V to 16V as shown in FIG. 2, the output voltage VOUT rises as shown in FIG. Overshooted to about 5.7V.
Further, when the input voltage fluctuates from 2V to 12V as shown in FIG. 5, the output voltage has overshooted to about 5.5V at the time of rising as shown in FIG.

一般に、携帯機器、家電、車載機器などで用いられているマイコンは5V入力で動作し、その絶対最大定格値は5V±10%となっている。このため、ボルテージレギュレータに図3に示すようなオーバーシュートがあると、ボルテージレギュレータの出力端子に接続されたマイコンが破壊されてしまう恐れがあった。
また携帯機器、家電、車載機器などが実際に使用されている状態では、入力電圧の変動は図2に示す0V→16Vに限らずさまざまなものがあり、その場合にもオーバーシュートを防止できることが所望されていた。
Generally, microcomputers used in portable devices, home appliances, in-vehicle devices, etc. operate with 5V input, and the absolute maximum rating value is 5V ± 10%. For this reason, if the voltage regulator has an overshoot as shown in FIG. 3, the microcomputer connected to the output terminal of the voltage regulator may be destroyed.
Also, in the state where mobile devices, home appliances, in-vehicle devices, etc. are actually used, there are various fluctuations in the input voltage, not limited to 0V → 16V shown in FIG. 2, and overshooting can be prevented in that case as well. Was desired.

また、上述した特許文献1のものは、上述した出力トランジスタ部として大きな回路を必要とすると共に、複数のトランジスタを切り替える切り替え回路としても大きな回路を必要としてしまっていた。   Further, the above-mentioned Patent Document 1 requires a large circuit as the above-described output transistor unit, and also requires a large circuit as a switching circuit for switching a plurality of transistors.

本発明はこのような状況に鑑みてなされたものであり、大きな回路規模となる出力トランジスタ部や切り替え回路を必要とせず、比較的小さい回路規模でありながら、入力電圧が変動した場合であっても、出力電圧におけるオーバーシュートを防止することができるボルテージレギュレータを提供することを目的とする。   The present invention has been made in view of such a situation, and does not require an output transistor section or a switching circuit having a large circuit scale, and is a case where the input voltage fluctuates while having a relatively small circuit scale. Another object of the present invention is to provide a voltage regulator that can prevent overshoot in the output voltage.

かかる目的を達成するために、本発明に係るボルテージレギュレータは、基準電圧供給部と、ボルテージレギュレータとしての出力電圧を分圧したフィードバックおよび基準電圧供給部の入力を受ける第1の差動増幅部と、該第1の差動増幅部からの出力がゲートに接続されたドライバトランジスタ部とを備えた回路からなるボルテージレギュレータであって、上記した第1の差動増幅部と同じフィードバックおよび基準電圧供給部の入力を受ける第2の差動増幅部と、第2の差動増幅部からの出力がゲートに接続されると共に、ドレインがドライバトランジスタ部のゲートに接続されたトランジスタ部とを備えたことを特徴とする。   In order to achieve this object, a voltage regulator according to the present invention includes a reference voltage supply unit, a feedback obtained by dividing an output voltage as a voltage regulator, and a first differential amplification unit that receives an input of the reference voltage supply unit. A voltage regulator comprising a driver transistor unit having an output from the first differential amplifying unit connected to a gate, the same feedback and reference voltage supply as the first differential amplifying unit described above A second differential amplifying unit that receives the input of the first part, and a transistor unit having an output from the second differential amplifying unit connected to the gate and a drain connected to the gate of the driver transistor unit It is characterized by.

上記した第2の差動増幅部がオフセットを持つことが好ましい。
上記したオフセットをレーザトリミングで調整可能に構成されることが好ましい。
It is preferable that the above-described second differential amplifier has an offset.
It is preferable that the above-described offset can be adjusted by laser trimming.

上記したドライバトランジスタ部は、Pチャンネルトランジスタからなり、上記した第1の差動増幅部では、反転入力端子に基準電圧供給部が接続されると共に非反転入力端子にフィードバックが接続され、上記した第2の差動増幅部では、反転入力端子にフィードバックが接続されると共に非反転入力端子に基準電圧供給部が接続されることが好ましい。   The driver transistor section is composed of a P-channel transistor. In the first differential amplifier section, the reference voltage supply section is connected to the inverting input terminal and the feedback is connected to the non-inverting input terminal. In the second differential amplification unit, it is preferable that a feedback is connected to the inverting input terminal and a reference voltage supply unit is connected to the non-inverting input terminal.

また、上記したドライバトランジスタ部は、Nチャンネルトランジスタからなり、上記した第1の差動増幅部では、反転入力端子にフィードバックが接続されると共に非反転入力端子に基準電圧供給部が接続され、上記した第2の差動増幅部では、反転入力端子に基準電圧供給部が接続されると共に非反転入力端子にフィードバックが接続されたものであってもよい。   In addition, the driver transistor unit described above includes an N-channel transistor, and in the first differential amplifier unit described above, a feedback is connected to the inverting input terminal and a reference voltage supply unit is connected to the non-inverting input terminal. In the second differential amplification unit, the reference voltage supply unit may be connected to the inverting input terminal and the feedback may be connected to the non-inverting input terminal.

以上のように、本発明によれば、大きな回路規模となる出力トランジスタ部や切り替え回路を必要とせず、比較的小さい回路規模でありながら、入力電圧が変動した場合であっても、出力電圧におけるオーバーシュートを防止することができる。   As described above, according to the present invention, there is no need for an output transistor section or a switching circuit having a large circuit scale, and even when the input voltage fluctuates while the circuit scale is relatively small, Overshoot can be prevented.

次に、本発明に係るボルテージレギュレータを、Pch(Pチャンネル)トランジスタを出力ドライバに用いたボルテージレギュレータに適用した一実施形態について、図面を用いて詳細に説明する。   Next, an embodiment in which the voltage regulator according to the present invention is applied to a voltage regulator using a Pch (P channel) transistor as an output driver will be described in detail with reference to the drawings.

本実施形態としてのボルテージレギュレータは、図1に示すように、入力電圧VINに接続された基準電圧回路(基準電圧供給部)11と、その基準電圧回路11が接続された差動増幅回路21(第1の差動増幅部)と、差動増幅回路31(第2の差動増幅部)と、差動増幅回路21からの出力がゲートに接続されたドライバトランジスタM10と、差動増幅回路31からの出力がゲートに接続されたトランジスタM20と、ドライバトランジスタM10からの出力を分圧する抵抗R1、R2とを備えた回路として構成される。   As shown in FIG. 1, the voltage regulator according to this embodiment includes a reference voltage circuit (reference voltage supply unit) 11 connected to an input voltage VIN, and a differential amplifier circuit 21 (to which the reference voltage circuit 11 is connected). A first differential amplifier section), a differential amplifier circuit 31 (second differential amplifier section), a driver transistor M10 whose output from the differential amplifier circuit 21 is connected to the gate, and a differential amplifier circuit 31. Is configured as a circuit including a transistor M20 whose output is connected to the gate, and resistors R1 and R2 that divide the output from the driver transistor M10.

すなわち、本実施形態としてのボルテージレギュレータは、図10に示した従来のボルテージレギュレータに、差動増幅回路31と出力ドライバトランジスタM10のゲート電圧制御用トランジスタM20とが付加されて構成されている。   That is, the voltage regulator according to this embodiment is configured by adding the differential amplifier circuit 31 and the gate voltage control transistor M20 of the output driver transistor M10 to the conventional voltage regulator shown in FIG.

差動増幅回路21は、ボルテージレギュレータとしての出力電圧を抵抗R1およびR2により分圧したフィードバックが非反転入力端子に接続されると共に、基準電圧回路11が反転入力端子に接続されている。出力はドライバトランジスタM10のゲートに接続されている。   In the differential amplifier circuit 21, a feedback obtained by dividing the output voltage as a voltage regulator by resistors R1 and R2 is connected to a non-inverting input terminal, and a reference voltage circuit 11 is connected to an inverting input terminal. The output is connected to the gate of the driver transistor M10.

差動増幅回路31は、差動増幅回路21に入力されるのと同じフィードバックが反転入力端子に接続されると共に、基準電圧回路11が非反転入力端子に接続されている。出力はトランジスタM20のゲートに接続されている。
トランジスタM20は、ドレインがドライバトランジスタM10のゲートに接続されている。
In the differential amplifier circuit 31, the same feedback as that input to the differential amplifier circuit 21 is connected to the inverting input terminal, and the reference voltage circuit 11 is connected to the non-inverting input terminal. The output is connected to the gate of the transistor M20.
The drain of the transistor M20 is connected to the gate of the driver transistor M10.

差動増幅回路31は、入力されたフィードバック電圧と基準電圧とを比較する。
分圧されてフィードバックされた電圧と、基準電圧回路11からの基準電圧とを比較した結果、フィードバック電圧が基準電圧よりも低い場合、差動増幅回路31はHIGHでトランジスタM20はオフである。
出力電圧がオーバーシュートし、フィードバック電圧が基準電圧よりも高くなった場合、差動増幅回路31出力はLOWでトランジスタM20はオンする。その結果、出力ドライバトランジスタM10はオフし、これ以上オーバーシュートが大きくなることを防ぐことができる。
The differential amplifier circuit 31 compares the input feedback voltage with a reference voltage.
As a result of comparing the divided and fed back voltage with the reference voltage from the reference voltage circuit 11, when the feedback voltage is lower than the reference voltage, the differential amplifier circuit 31 is HIGH and the transistor M20 is OFF.
When the output voltage overshoots and the feedback voltage becomes higher than the reference voltage, the output of the differential amplifier circuit 31 is LOW and the transistor M20 is turned on. As a result, the output driver transistor M10 is turned off, and further overshoot can be prevented from increasing.

差動増幅回路31にオフセットを持たせると、差動増幅回路31出力がLOWとなるときのフィードバック電圧と基準電圧とのバランスをコントロールすることができる。
なお、オフセットがなくても正常に動作し出力電圧を定電圧化することができる。
When the differential amplifier circuit 31 has an offset, the balance between the feedback voltage and the reference voltage when the output of the differential amplifier circuit 31 becomes LOW can be controlled.
Even if there is no offset, it can operate normally and the output voltage can be made constant.

図4は、本実施形態のボルテージレギュレータに対して入力電圧が図2のように変化した時の出力電圧の変動を示している。上述した従来のボルテージレギュレータによる図3に示す出力電圧の変動より、明らかにオーバーシュートが小さくなっている。   FIG. 4 shows the fluctuation of the output voltage when the input voltage changes as shown in FIG. 2 with respect to the voltage regulator of this embodiment. The overshoot is clearly smaller than the fluctuation of the output voltage shown in FIG. 3 by the above-described conventional voltage regulator.

図5は入力電圧を2Vから12Vに変動させた場合の入力波形の一例であり、図7は、その入力がなされた場合の本実施形態のボルテージレギュレータによる出力電圧の立ち上がり波形を示している。
この場合についても、本実施形態としてのボルテージレギュレータでは、上述した従来のボルテージレギュレータによる図6に示す出力電圧の立ち上がり波形より、明らかにオーバーシュートが小さく改善されている。
FIG. 5 shows an example of an input waveform when the input voltage is changed from 2 V to 12 V, and FIG. 7 shows a rising waveform of the output voltage by the voltage regulator of this embodiment when the input is made.
Also in this case, in the voltage regulator as the present embodiment, the overshoot is obviously improved to be smaller than the rising waveform of the output voltage shown in FIG. 6 by the above-described conventional voltage regulator.

次に、差動増幅回路31にオフセットをもたせる手段について、図8に示す例を参照して説明する。図8は一般的な差動増幅回路である。トランジスタM41,M42のサイズ比を1:1ではないようにすることで差動増幅回路にオフセットを持たせることができる。またトランジスタM51,M52のサイズ比を1:1ではないようにすることでも差動増幅回路にオフセットを持たせることができる。   Next, means for giving an offset to the differential amplifier circuit 31 will be described with reference to an example shown in FIG. FIG. 8 shows a general differential amplifier circuit. By making the size ratio of the transistors M41 and M42 not 1: 1, the differential amplifier circuit can be offset. Also, the differential amplifier circuit can be offset by making the size ratio of the transistors M51 and M52 not 1: 1.

また、あらかじめトランジスタM51,M52として複数のトランジスタを入力トランジスタとして用意しておき、後工程においてレーザトリミングで選択することで最適なオフセットをIC個別に設定することもできる。
このレーザトリミングによるオフセットの調整は、トランジスタM41,M42として複数のトランジスタを入力トランジスタとして用意しておき、後工程においてレーザトリミングで選択することによっても行うことができる。
Further, by preparing a plurality of transistors as input transistors in advance as the transistors M51 and M52 and selecting them by laser trimming in a later process, an optimum offset can be set for each IC.
This offset adjustment by laser trimming can also be performed by preparing a plurality of transistors as input transistors as the transistors M41 and M42 and selecting them by laser trimming in a later step.

以上のように、本実施形態としてのボルテージレギュレータによれば、出力電圧のオーバーシュートを監視するための差動増幅回路を設け、出力電圧のオーバーシュートを検知した瞬間にボルテージレギュレータの出力ドライバトランジスタをオフすることが可能となっているため、出力電圧におけるオーバーシュートを小さく抑えることができる。   As described above, according to the voltage regulator of this embodiment, the differential amplifier circuit for monitoring the output voltage overshoot is provided, and the output driver transistor of the voltage regulator is installed at the moment when the output voltage overshoot is detected. Since it can be turned off, the overshoot in the output voltage can be kept small.

また、出力電圧のオーバーシュートを監視するための差動増幅回路にオフセットを持たせているので、検出するオーバーシュート量をコントロールが可能であり、ボルテージレギュレータの仕様や特性にあわせて調整することができる。
さらに、後工程においてレーザトリミングすることで最適なオフセットをIC個別に設定することもできる。
In addition, since the differential amplifier circuit for monitoring the overshoot of the output voltage has an offset, the amount of overshoot to be detected can be controlled and adjusted according to the specifications and characteristics of the voltage regulator. it can.
Furthermore, an optimum offset can be set for each IC by performing laser trimming in a later process.

なお、以上に、本発明に係るボルテージレギュレータを、Pch(Pチャンネル)トランジスタを出力ドライバに用いたボルテージレギュレータに適用した一実施形態について説明したが、トランジスタの種類はこのものに限定されず、例えばNch(Nチャンネル)トランジスタを出力ドライバに用いた場合であっても本発明は同様に適用可能である。
この場合、回路構成は図9に例示するようになるが、各部の機能や、本発明に係る効果を得るための動作は上述した実施形態と同様である。
In the above, one embodiment in which the voltage regulator according to the present invention is applied to a voltage regulator using a Pch (P channel) transistor as an output driver has been described. However, the type of transistor is not limited to this, for example, The present invention can be similarly applied even when an Nch (N-channel) transistor is used for the output driver.
In this case, the circuit configuration is illustrated in FIG. 9, but the functions of the respective units and the operations for obtaining the effects according to the present invention are the same as those in the above-described embodiment.

また、上述した実施形態は、本発明の好適な実施形態であり、本発明の主旨を逸脱しない範囲内において、種々変形して実施することが可能である。
例えば、高耐圧ボルテージレギュレータの出力電圧制限回路や、大電流ボルテージレギュレータの出力電圧制限回路などにも本発明は同様に適用可能である。
The above-described embodiment is a preferred embodiment of the present invention, and various modifications can be made without departing from the spirit of the present invention.
For example, the present invention can be similarly applied to an output voltage limiting circuit of a high withstand voltage voltage regulator and an output voltage limiting circuit of a large current voltage regulator.

本発明の実施形態としてのボルテージレギュレータの一例を示す回路図である。It is a circuit diagram showing an example of a voltage regulator as an embodiment of the present invention. 急激に変化する入力電圧例を示す波形図である。It is a wave form diagram which shows the example of the input voltage which changes rapidly. 図2に示す入力電圧に対する従来のボルテージレギュレータでの出力電圧例を示す波形図である。It is a wave form diagram which shows the example of an output voltage in the conventional voltage regulator with respect to the input voltage shown in FIG. 図2に示す入力電圧に対する本実施形態のボルテージレギュレータでの出力電圧例を示す波形図である。It is a wave form diagram which shows the output voltage example in the voltage regulator of this embodiment with respect to the input voltage shown in FIG. 2Vから12Vに変動させた場合の入力電圧例を示す波形図である。It is a wave form diagram which shows the example of an input voltage at the time of making it fluctuate from 2V to 12V. 図5に示す入力電圧に対する従来のボルテージレギュレータでの出力電圧例を示す波形図である。FIG. 6 is a waveform diagram showing an output voltage example in a conventional voltage regulator with respect to the input voltage shown in FIG. 5. 図5に示す入力電圧に対する本実施形態のボルテージレギュレータでの出力電圧例を示す波形図である。FIG. 6 is a waveform diagram showing an output voltage example in the voltage regulator of the present embodiment with respect to the input voltage shown in FIG. オフセットを持たせた差動増幅回路例を示す回路図である。It is a circuit diagram which shows the example of the differential amplifier circuit which gave the offset. Nchトランジスタを用いた場合の一実施例を示す回路図である。It is a circuit diagram which shows one Example at the time of using an Nch transistor. 従来のボルテージレギュレータの一例を示す回路図である。It is a circuit diagram which shows an example of the conventional voltage regulator.

符号の説明Explanation of symbols

11、12 基準電圧回路(基準電圧供給部)
21、22 差動増幅回路(第1の差動増幅部)
31、32 差動増幅回路(第2の差動増幅部)
M10、M12 ドライバトランジスタ
M20、M22 トランジスタ
11, 12 Reference voltage circuit (reference voltage supply unit)
21, 22 Differential amplifier circuit (first differential amplifier)
31, 32 differential amplifier circuit (second differential amplifier)
M10, M12 Driver transistor M20, M22 Transistor

Claims (5)

基準電圧供給部と、ボルテージレギュレータとしての出力電圧を分圧したフィードバックおよび前記基準電圧供給部の入力を受ける第1の差動増幅部と、該第1の差動増幅部からの出力がゲートに接続されたドライバトランジスタ部とを備えた回路からなるボルテージレギュレータであって、
前記第1の差動増幅部と同じフィードバックおよび前記基準電圧供給部の入力を受ける第2の差動増幅部と、
前記第2の差動増幅部からの出力がゲートに接続されると共に、ドレインが前記ドライバトランジスタ部のゲートに接続されたトランジスタ部とを備えたことを特徴とするボルテージレギュレータ。
A reference voltage supply unit; a first differential amplification unit that receives an input of the reference voltage supply unit and a feedback obtained by dividing an output voltage as a voltage regulator; and an output from the first differential amplification unit to a gate A voltage regulator composed of a circuit having a driver transistor section connected thereto,
A second differential amplifier that receives the same feedback as the first differential amplifier and an input of the reference voltage supply unit;
A voltage regulator comprising: a transistor unit having an output from the second differential amplifier unit connected to a gate and a drain connected to a gate of the driver transistor unit.
前記第2の差動増幅部がオフセットを持つことを特徴とする請求項1記載のボルテージレギュレータ。   The voltage regulator according to claim 1, wherein the second differential amplifier has an offset. 前記オフセットをレーザトリミングで調整可能に構成されたことを特徴とする請求項2記載のボルテージレギュレータ。   The voltage regulator according to claim 2, wherein the offset can be adjusted by laser trimming. 前記ドライバトランジスタ部は、Pチャンネルトランジスタからなり、
前記第1の差動増幅部では、反転入力端子に前記基準電圧供給部が接続されると共に非反転入力端子に前記フィードバックが接続され、
前記第2の差動増幅部では、反転入力端子に前記フィードバックが接続されると共に非反転入力端子に前記基準電圧供給部が接続されたことを特徴とする請求項1から3の何れか1項に記載のボルテージレギュレータ。
The driver transistor unit is a P-channel transistor,
In the first differential amplification unit, the reference voltage supply unit is connected to an inverting input terminal and the feedback is connected to a non-inverting input terminal,
4. The second differential amplifier unit according to claim 1, wherein the feedback is connected to an inverting input terminal and the reference voltage supply unit is connected to a non-inverting input terminal. Voltage regulator described in 1.
前記ドライバトランジスタ部は、Nチャンネルトランジスタからなり、
前記第1の差動増幅部では、反転入力端子に前記フィードバックが接続されると共に非反転入力端子に前記基準電圧供給部が接続され、
前記第2の差動増幅部では、反転入力端子に前記基準電圧供給部が接続されると共に非反転入力端子に前記フィードバックが接続されたことを特徴とする請求項1から3の何れか1項に記載のボルテージレギュレータ。
The driver transistor unit is an N-channel transistor,
In the first differential amplification unit, the feedback is connected to an inverting input terminal and the reference voltage supply unit is connected to a non-inverting input terminal,
4. The second differential amplifier unit according to claim 1, wherein the reference voltage supply unit is connected to an inverting input terminal and the feedback is connected to a non-inverting input terminal. Voltage regulator described in 1.
JP2004113389A 2004-04-07 2004-04-07 Voltage regulator Pending JP2005301439A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004113389A JP2005301439A (en) 2004-04-07 2004-04-07 Voltage regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004113389A JP2005301439A (en) 2004-04-07 2004-04-07 Voltage regulator

Publications (1)

Publication Number Publication Date
JP2005301439A true JP2005301439A (en) 2005-10-27

Family

ID=35332933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004113389A Pending JP2005301439A (en) 2004-04-07 2004-04-07 Voltage regulator

Country Status (1)

Country Link
JP (1) JP2005301439A (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007128292A (en) * 2005-11-04 2007-05-24 Ricoh Co Ltd Voltage regulator
JP2007257104A (en) * 2006-03-22 2007-10-04 Fuji Electric Device Technology Co Ltd Series regulator
CN101782786A (en) * 2009-01-20 2010-07-21 恩益禧电子股份有限公司 Voltage regulator circuit
JP2011096210A (en) * 2009-09-29 2011-05-12 Seiko Instruments Inc Voltage regulator
WO2014038284A1 (en) 2012-09-07 2014-03-13 セイコーインスツル株式会社 Voltage regulator
KR20140032892A (en) 2012-09-07 2014-03-17 세이코 인스트루 가부시키가이샤 Voltage regulator
JP2014071717A (en) * 2012-09-28 2014-04-21 Seiko Instruments Inc Voltage regulator
JP2015007958A (en) * 2013-05-31 2015-01-15 セイコーインスツル株式会社 Voltage regulator
JP2015007903A (en) * 2013-06-25 2015-01-15 セイコーインスツル株式会社 Voltage regulator
US20150061757A1 (en) * 2013-08-28 2015-03-05 Mediatek Singapore Pte. Ltd. Low dropout linear regulators and starting methods therefor
KR20150077340A (en) * 2013-12-27 2015-07-07 세이코 인스트루 가부시키가이샤 Voltage regulator and electronic apparatus
JP2015141463A (en) * 2014-01-27 2015-08-03 セイコーインスツル株式会社 Voltage regulator
CN112448379A (en) * 2019-09-04 2021-03-05 圣邦微电子(北京)股份有限公司 Surge protection circuit
JP2021039596A (en) * 2019-09-04 2021-03-11 株式会社東芝 Power supply circuit

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007128292A (en) * 2005-11-04 2007-05-24 Ricoh Co Ltd Voltage regulator
JP2007257104A (en) * 2006-03-22 2007-10-04 Fuji Electric Device Technology Co Ltd Series regulator
CN101782786A (en) * 2009-01-20 2010-07-21 恩益禧电子股份有限公司 Voltage regulator circuit
JP2011096210A (en) * 2009-09-29 2011-05-12 Seiko Instruments Inc Voltage regulator
KR102052896B1 (en) 2012-09-07 2019-12-06 에이블릭 가부시키가이샤 Voltage regulator
US9141121B2 (en) 2012-09-07 2015-09-22 Seiko Instruments Inc. Voltage regulator
JP2014067394A (en) * 2012-09-07 2014-04-17 Seiko Instruments Inc Voltage regulator
TWI582562B (en) * 2012-09-07 2017-05-11 Sii Semiconductor Corp Voltage regulator
CN104603710B (en) * 2012-09-07 2016-10-12 精工半导体有限公司 Manostat
WO2014038284A1 (en) 2012-09-07 2014-03-13 セイコーインスツル株式会社 Voltage regulator
CN104603710A (en) * 2012-09-07 2015-05-06 精工电子有限公司 Voltage regulator
KR20150048763A (en) 2012-09-07 2015-05-07 세이코 인스트루 가부시키가이샤 Voltage regulator
KR20140032892A (en) 2012-09-07 2014-03-17 세이코 인스트루 가부시키가이샤 Voltage regulator
US9323258B2 (en) 2012-09-07 2016-04-26 Sii Semiconductor Corporation Voltage regulator
JP2014071717A (en) * 2012-09-28 2014-04-21 Seiko Instruments Inc Voltage regulator
US9236732B2 (en) 2012-09-28 2016-01-12 Seiko Instruments Inc. Voltage regulator
US10481625B2 (en) 2013-05-31 2019-11-19 Ablic Inc. Voltage regulator
US10061335B2 (en) 2013-05-31 2018-08-28 Ablic Inc. Voltage regulator
JP2015007958A (en) * 2013-05-31 2015-01-15 セイコーインスツル株式会社 Voltage regulator
US10177655B2 (en) 2013-06-25 2019-01-08 Ablic Inc. Voltage regulator including a non-regulated state detection circuit
JP2015007903A (en) * 2013-06-25 2015-01-15 セイコーインスツル株式会社 Voltage regulator
US9977443B2 (en) 2013-08-28 2018-05-22 Mediatek Singapore Pte. Ltd. Low dropout linear regulators and starting methods therefor
US20150061757A1 (en) * 2013-08-28 2015-03-05 Mediatek Singapore Pte. Ltd. Low dropout linear regulators and starting methods therefor
JP2015127902A (en) * 2013-12-27 2015-07-09 セイコーインスツル株式会社 Voltage regulator
KR20150077340A (en) * 2013-12-27 2015-07-07 세이코 인스트루 가부시키가이샤 Voltage regulator and electronic apparatus
KR102247122B1 (en) * 2013-12-27 2021-04-30 에이블릭 가부시키가이샤 Voltage regulator and electronic apparatus
JP2015141463A (en) * 2014-01-27 2015-08-03 セイコーインスツル株式会社 Voltage regulator
CN112448379A (en) * 2019-09-04 2021-03-05 圣邦微电子(北京)股份有限公司 Surge protection circuit
JP2021039596A (en) * 2019-09-04 2021-03-11 株式会社東芝 Power supply circuit

Similar Documents

Publication Publication Date Title
JP4616067B2 (en) Constant voltage power circuit
JP4443301B2 (en) Voltage regulator
JP5008472B2 (en) Voltage regulator
US6998826B2 (en) Voltage regulator
US7550958B2 (en) Bandgap voltage generating circuit and relevant device using the same
EP1865397B1 (en) Low drop-out voltage regulator
KR102255543B1 (en) Voltage regulator
JP2005301439A (en) Voltage regulator
JP5279544B2 (en) Voltage regulator
US6380799B1 (en) Internal voltage generation circuit having stable operating characteristics at low external supply voltages
JP2010211788A (en) Voltage regulator
JP2003084846A (en) Reference voltage generating circuit
KR20060087219A (en) Voltage regulator capable of decreasing power consumption at standby mode
JP2008217203A (en) Regulator circuit
JP2008276566A (en) Constant voltage power supply circuit
US8085018B2 (en) Voltage regulator with phase compensation
US8994410B2 (en) Semiconductor device with power supply circuit
JP2007159340A (en) Switching regulator
JP2013206381A (en) Overcurrent protection circuit, and power supply device
JP2005115659A (en) Voltage regulator
JP2007219795A (en) Voltage regulator
JP6549008B2 (en) Voltage regulator
JP2006350722A (en) Constant voltage circuit
JP3907640B2 (en) Overcurrent protection circuit
US6940329B2 (en) Hysteresis circuit used in comparator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061110

A977 Report on retrieval

Effective date: 20090515

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20090602

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20090803

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090915