JP2007124879A - Power supply device - Google Patents

Power supply device Download PDF

Info

Publication number
JP2007124879A
JP2007124879A JP2005345544A JP2005345544A JP2007124879A JP 2007124879 A JP2007124879 A JP 2007124879A JP 2005345544 A JP2005345544 A JP 2005345544A JP 2005345544 A JP2005345544 A JP 2005345544A JP 2007124879 A JP2007124879 A JP 2007124879A
Authority
JP
Japan
Prior art keywords
power supply
supply circuit
voltage
circuit
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005345544A
Other languages
Japanese (ja)
Inventor
Tamiji Nagai
民次 永井
Kazuo Yamazaki
和夫 山崎
Yoshihiro Motoichi
芳裕 元市
Koji Murakami
幸司 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2005345544A priority Critical patent/JP2007124879A/en
Priority to PCT/JP2006/309147 priority patent/WO2007037033A1/en
Publication of JP2007124879A publication Critical patent/JP2007124879A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/02Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc
    • H02M5/04Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters
    • H02M5/06Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using impedances
    • H02M5/08Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using impedances using capacitors only
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0067Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007Plural converter units in cascade

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Electrical Variables (AREA)
  • Power Conversion In General (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power supply device in which electric power efficiency can be enhanced, when an output load is low, for example, a system standby mode. <P>SOLUTION: The power supply device 10 serially connects two or more power supply circuits (non-insulated power supply circuit 11, insulated power supply circuit 12). Each electric power supply circuit (non-insulated power supply circuit 11, insulated power supply circuit 12) has an output voltage set lower than the input voltage. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、電源装置に関し、特に、待機中での電力損失を小さくできる電源装置に関する。   The present invention relates to a power supply device, and more particularly to a power supply device that can reduce power loss during standby.

例えば、テレビ受像機や録画装置などの電源装置が搭載されるシステムにおいては、主機能を停止させても待機モードとなって電力消費がゼロにならないものが一般である。待機モード時には、主機能への電力供給は停止されるが、リモートコントローラの操作を待ち受けたり、設定時刻までタイマーカウントを行ったり、システムの最低限の状態表示などを行うため、リモートコントローラの受光器、マイクロコンピュータ、セグメント表示器などに小さな電力が供給される。   For example, in a system in which a power supply device such as a television receiver or a recording device is mounted, it is general that the power consumption does not become zero even when the main function is stopped in the standby mode. In standby mode, the power supply to the main function is stopped, but the remote controller's receiver is used to wait for the remote controller operation, count the timer until the set time, and display the minimum system status. Small electric power is supplied to microcomputers, segment displays, etc.

AC電源からシステムの動作電圧を生成する一般的な電源装置として、例えば、整流回路と他励式・絶縁型のスイッチング電源回路とを組み合わせたものがある。
このような電源装置においては、設計時に、スイッチング周波数、トランスの巻数比、インダクタンス素子のL値などの各素子定数を適宜選定することで、電力効率が最高となる負荷の大きさをある程度の範囲で変更することが出来る。
As a general power supply device that generates a system operating voltage from an AC power supply, for example, there is a combination of a rectifier circuit and a separately-excited / insulated switching power supply circuit.
In such a power supply device, at the time of design, by appropriately selecting each element constant such as the switching frequency, the transformer turns ratio, and the L value of the inductance element, the load size that maximizes the power efficiency is within a certain range. Can be changed.

従来、この種の電源装置では、最大負荷時(負荷電力が最大になった場合)にその電源装置の効率が最も良くなるように設計されている。   Conventionally, this type of power supply apparatus is designed so that the efficiency of the power supply apparatus is maximized when the load is maximum (when the load power becomes maximum).

上述したように、従来の電源装置では、最大負荷時に効率が最大となるように設計されている。このような電源装置を、負荷として、リモートコントローラからの電波(例えば、赤外線)の指令信号に応答して動作するコントロール回路に電力を供給するために使用する場合がある。周知のように、リモートコントローラは、実際に動作する期間に較べて、待機している期間が長時間である。従って、コントロール回路も、動作する期間に較べて待機している期間が長時間である。このような、コントロール回路に電力を供給する場合において、従来の電源装置のように、最大負荷時に効率を最大にしていると、待機中での電力損失が大きくなってしまう。   As described above, the conventional power supply device is designed so that the efficiency is maximized at the maximum load. Such a power supply device may be used as a load to supply power to a control circuit that operates in response to a radio wave (for example, infrared) command signal from a remote controller. As is well known, the remote controller has a longer waiting period than the actual operation period. Therefore, the control circuit is also waiting for a long time compared to the operation period. When power is supplied to such a control circuit, if the efficiency is maximized at the maximum load as in the conventional power supply device, power loss during standby increases.

また、従来の電源装置の構成では、回路素子の定数を最適化しただけでは、例えば10mW〜100mWと云った軽負荷時に電力効率のピークをもってきたり、このような軽負荷時に電力効率を70%以上にすることは難しかった。その要因としては、例えば、スイッチング損失やトランスで生じる損失の出力電力に対する相対的な量が軽負荷時に大きくなることが考えられる。   In addition, in the configuration of the conventional power supply device, simply by optimizing the constants of the circuit elements, for example, a peak of power efficiency occurs at a light load of 10 mW to 100 mW, or the power efficiency is 70% or more at such a light load. It was difficult to do. As the factor, for example, it is conceivable that the relative amount of the switching loss or the loss generated in the transformer with respect to the output power becomes large at light load.

すなわち、スイッチング素子では、スイッチングパルスの立上り期間と立下り期間において比較的大きなスイッチング損失が生じるが、出力負荷が小さいときには、スイッチング素子のオン期間を短くしなければならず、それゆえ、立上り期間と立下り期間に生じるスイッチング損失が、伝達する電力に対して大きな割り合いを占めてしまう。   That is, in the switching element, a relatively large switching loss occurs in the rising and falling periods of the switching pulse. However, when the output load is small, the on-period of the switching element must be shortened. Switching loss that occurs during the fall period occupies a large proportion of the transmitted power.

また、トランスは、コア構成や巻線構造などを最適化した場合でも、一次側と二次側の巻数比が1:1に近づくほど結合度が高くなるということが経験上分かっている。しかしながら、巻数比は、一次側と二次側の電圧比、最大効率とする負荷の大きさ、そのときのスイッチングパルスのデューティ比等によってほぼ決定される。そして、軽負荷時にスイッチング素子のオン期間が余り短くならないようにするためには、トランスの巻数比を電圧比程度に大きくしなければならない。したがって、従来の電源装置の構成では、軽負荷時に効率が上がるように設計しようとしても、トランスの巻数比を小さくすることは出来ず、それ故、トランスの結合度が低くなって電力効率を高めることが出来ない。   Further, it has been found from experience that the transformer has a higher degree of coupling as the turn ratio between the primary side and the secondary side approaches 1: 1 even when the core configuration, the winding structure, and the like are optimized. However, the turn ratio is substantially determined by the voltage ratio between the primary side and the secondary side, the load size for maximum efficiency, the duty ratio of the switching pulse at that time, and the like. In order to prevent the ON period of the switching element from becoming too short at light load, the transformer turns ratio must be increased to about the voltage ratio. Therefore, in the configuration of the conventional power supply device, even if an attempt is made to increase the efficiency at light loads, the transformer turns ratio cannot be reduced. Therefore, the coupling degree of the transformer is lowered and the power efficiency is increased. I can't.

このような理由から、従来の電源装置の構成ではシステムが待機モードとなったときなどの軽負荷時に電力効率を高めることには限界があった。また、上記以外の種々の要因からも待機モードなどの軽負荷時に電力効率を高めることには限界があった。   For these reasons, the configuration of the conventional power supply device has a limit in increasing power efficiency at light loads such as when the system is in a standby mode. In addition, there are limits to increasing power efficiency during light loads such as standby mode due to various factors other than those described above.

したがって、本発明の解決課題は、待機中の電力損失を小さくすることができる、電源装置を提供することにある。   Therefore, a problem to be solved by the present invention is to provide a power supply device that can reduce power loss during standby.

本発明の他の目的は、説明が進むにつれて明らかになるだろう。   Other objects of the invention will become apparent as the description proceeds.

本発明によれば、2つ以上の電源回路(11;11A;11B,12;12A)を直列に接続する構成を取る電源装置(10;10A;10B;10C;10D;10E;10F)において、前記2つ以上の電源回路のそれぞれは、入力電圧(Ein;E1)よりも出力電圧(E1;Eout)を低くすることを特徴とする電源装置が得られる。 According to the present invention, in a power supply device (10; 10A; 10B; 10C; 10D; 10E; 10F) having a configuration in which two or more power supply circuits (11; 11A; 11B, 12; 12A) are connected in series, wherein each of the two or more power supply circuit, an input voltage (E in; E1) output voltage than; power supply, characterized in that the lower (E1 E out) is obtained.

上記電源装置は、第1の電源回路(11;11A;11B)と、該第1の電源回路の出力を入力とする第2の電源回路(12;12A)とから構成されて良い。その場合、前記第1の電源回路は非絶縁型電源回路(11;11A;11B)から構成されて良く、前記第2の電源回路は絶縁型電源回路(12;12A)から構成されて良い。PWM方式を用いた前記絶縁型電源回路(12)において、前記絶縁型電源回路の出力電圧(Eout)として2.5Vから9Vを取る場合において、前記絶縁型電源回路の入力電圧(E1)を略12V中心に±20%以内の電圧にて使用することが好ましい。前記絶縁型電源回路(12)にPWM方式を採用した場合において、待機負荷時におけるPWM信号により制御されるスイッチング素子の制御方式を、オン時間とオフ時間の比を略1:3を中心に1:2から1:4の範囲で選定して使用することが好ましい。前記絶縁型電源回路(12)を構成する絶縁トランス(T1)として、一次巻線数対二次巻線数比(N1:N2)を略4:1を中心に3:1から6:1の範囲で選定することが望ましい。また、PWM方式を用いた前記絶縁型電源回路(12)において、無負荷時又は待機負荷時の前記絶縁型電源回路の出力電圧(Eout)が2.5V〜9Vを取る場合において、前記絶縁型電源回路の入力電圧(E1)を略12V中心に±20%以内の電圧にて使用することが好ましい。 The power supply device may include a first power supply circuit (11; 11A; 11B) and a second power supply circuit (12; 12A) that receives the output of the first power supply circuit. In that case, the first power supply circuit may be constituted by a non-isolated power supply circuit (11; 11A; 11B), and the second power supply circuit may be constituted by an insulated power supply circuit (12; 12A). In the isolated power supply circuit (12) using the PWM method, when the output voltage (E out ) of the isolated power supply circuit is 2.5V to 9V, the input voltage (E1) of the isolated power supply circuit is It is preferable to use it at a voltage within ± 20% around the center of about 12V. In the case where the PWM method is adopted for the insulation type power supply circuit (12), the control method of the switching element controlled by the PWM signal at the time of the standby load is set to 1 on the ratio of the on time to the off time about 1: 3. : It is preferable to select and use in the range of 2 to 1: 4. As an isolation transformer (T1) constituting the insulation type power supply circuit (12), the ratio of the number of primary windings to the number of secondary windings (N1: N2) is about 3: 1 to 6: 1 centering around 4: 1. It is desirable to select a range. Further, in the isolated power supply circuit (12) using the PWM method, when the output voltage (E out ) of the isolated power supply circuit at no load or standby load takes 2.5V to 9V, the insulation It is preferable to use the input voltage (E1) of the power supply circuit at a voltage within ± 20% around the center of about 12V.

また、前記絶縁型電源回路(12A)は、重負荷時および中負荷時ではPFM方式で動作し、軽負荷時ではPWM方式で動作することが好ましい。前記PFM方式と前記PWM方式との間の切り換え点にヒステリシスを設けること(図19)が望ましい。更に、負荷に応じて、前記非絶縁型電源回路から出力される出力電圧を可変する手段(71,72,41A,42A)を更に備えることが好ましい。前記非絶縁型電源回路およびPWM制御された前記絶縁型電源回路の制御回路に電力を供給するための補助電源回路(13;13A;13B)を更に備えても良い。   Further, it is preferable that the insulated power supply circuit (12A) operates in the PFM method at the time of heavy load and medium load, and operates in the PWM method at the time of light load. It is desirable to provide hysteresis at the switching point between the PFM method and the PWM method (FIG. 19). Furthermore, it is preferable to further include means (71, 72, 41A, 42A) for varying the output voltage output from the non-insulated power supply circuit according to the load. An auxiliary power supply circuit (13; 13A; 13B) for supplying power to the non-isolated power supply circuit and a control circuit for the PWM-controlled insulated power supply circuit may be further provided.

また、前記非絶縁型電源回路(11B)は、前記入力電圧としてAC入力電圧を受けるものであり、前記非絶縁型電源回路は、前記AC入力電圧を整流した電圧に変換する整流器(D1)を含んでも良い。この場合、定格負荷時には前記整流した電圧の全部を使用し、中負荷時には前記整流した電圧の約半分を使用し、軽負荷時には前記整流した電圧の一部のみを使用するように制御する制御手段(51,52,15,42B)を有することが好ましい。   The non-isolated power supply circuit (11B) receives an AC input voltage as the input voltage, and the non-isolated power supply circuit includes a rectifier (D1) that converts the AC input voltage into a rectified voltage. May be included. In this case, control means for controlling to use all of the rectified voltage at rated load, to use about half of the rectified voltage at medium load, and to use only a part of the rectified voltage at light load. It is preferable to have (51, 52, 15, 42B).

また、本発明の電源装置は、第1電源回路に位相制御方式の電源回路(11)を適用し、前記第2電源回路に絶縁型の電源回路(12)を適用しても良い。また、第1電源回路に位相制御方式の電源回路(11G)を適用し、第2電源回路に他励型チョッパー方式の電源回路(12G)を適用しても良い。また、第1電源回路に降圧型チョッパー方式の電源回路を適用し、第2電源回路に絶縁型の電源回路を適用しても良い。また、絶縁型の第2電源回路(12)としては、スイッチング素子(FET1)とトランス(T1)を用いた他励型・絶縁型の電源回路とすると良い。   In the power supply device of the present invention, a phase control type power supply circuit (11) may be applied to the first power supply circuit, and an insulating power supply circuit (12) may be applied to the second power supply circuit. Alternatively, the phase control type power supply circuit (11G) may be applied to the first power supply circuit, and the separately excited chopper type power supply circuit (12G) may be applied to the second power supply circuit. Further, a step-down chopper type power supply circuit may be applied to the first power supply circuit, and an insulating power supply circuit may be applied to the second power supply circuit. The insulated second power supply circuit (12) is preferably a separately-excited / insulated power supply circuit using a switching element (FET1) and a transformer (T1).

このように、第1電源回路により第2電源回路の入力電圧を低くすることで、軽負荷時における第2電源回路のスイッチング素子のオン期間を比較的長くして、軽負荷時でもスイッチングパルスのデューティ比を最適にすることが出来る。また、入力電圧が低くされる分、軽負荷時に効率が良くなるように設計しても、第2電源回路のトランスの巻数比が余り大きな値にならず、トランスの結合度を高い値に維持することが出来る。従って、第2電源回路の電力効率を軽負荷時に高くしたり、軽負荷時にピークが来るように設計することが可能となる。   In this way, by lowering the input voltage of the second power supply circuit by the first power supply circuit, the ON period of the switching element of the second power supply circuit at the time of light load is made relatively long, so that the switching pulse can be generated even at light load. The duty ratio can be optimized. Further, even if the design is made so that the efficiency is improved at a light load as much as the input voltage is lowered, the transformer turns ratio of the second power supply circuit does not become a very large value, and the coupling degree of the transformer is maintained at a high value. I can do it. Therefore, the power efficiency of the second power supply circuit can be designed to be high at light loads or to have a peak at light loads.

さらに、第1電源回路に位相制御方式の電源回路を適用することで、軽負荷時に高効率の電力伝達が可能となり、第1電源回路と第2電源回路との損失を合わせても、従来の一段構成の電源装置と比較して、軽負荷時の電力効率を非常に高くすることが出来る。位相制御方式の電源回路だけでは、低周波ノイズにより出力電圧が安定しなかったり、外部電源から絶縁できないという問題があるが、第2電源回路として他励型のスイッチング電源回路や絶縁型の電源回路を組み合わせることでこれらの問題は解消される。   Further, by applying a phase control type power supply circuit to the first power supply circuit, it is possible to transmit power with high efficiency at a light load, and even if the loss between the first power supply circuit and the second power supply circuit is combined, Compared with a single-stage power supply device, the power efficiency at light load can be greatly increased. There is a problem that the output voltage is not stable due to low-frequency noise or cannot be isolated from the external power supply only with the phase control type power supply circuit. However, as the second power supply circuit, a separately excited switching power supply circuit or an insulating power supply circuit is used. These problems are solved by combining the two.

また、第1電源回路に降圧型チョッパー方式の電源回路を適用した場合でも、位相制御方式の電源回路を適用した場合に比べると効率は少し低くなるものの、従来の一段構成の電源装置と比較して、軽負荷時の電力効率を高くすることが出来る。   Even when a step-down chopper type power supply circuit is applied to the first power supply circuit, the efficiency is slightly lower than when a phase control type power supply circuit is applied, but compared to a conventional one-stage power supply device. Thus, the power efficiency at light load can be increased.

第1電源回路と第2電源回路の回路素子の具体例としては、第1電源回路のスイッチング素子(SCR,Q1)には4層素子を適用し、第2電源回路のスイッチング素子(FET1)にはMOSFETを適用し、第2電源回路のトランス(T1)にはフライバックトランスを適用すると好ましい。ここで、4層素子とは、例えば、サイリスタ、トライアック、PUT(プログラマブルユニジャンクショントランジスタ)、GTO(ゲートターンオフサイリスタ)、SCS(シリコン制御スイッチ)、ショックレーダイオード、SSS(二端子サイリスタ)などである。   As a specific example of the circuit elements of the first power supply circuit and the second power supply circuit, a four-layer element is applied to the switching element (SCR, Q1) of the first power supply circuit, and the switching element (FET1) of the second power supply circuit. Preferably, a MOSFET is applied, and a flyback transformer is applied to the transformer (T1) of the second power supply circuit. Here, the four-layer element is, for example, a thyristor, triac, PUT (programmable unijunction transistor), GTO (gate turn-off thyristor), SCS (silicon control switch), Shockley diode, SSS (two-terminal thyristor), or the like. .

また具体的には、第1電源回路により出力される電圧は、第2電源回路の出力電圧の近傍まで低くすればするほど軽負荷時の効率を向上することが出来ると考えられるが、例えば、100V以上の入力電圧を30V以下や20V以下まで低下させれば、100V以上の電圧をそのまま第2電源回路に入力する場合と比較して、顕著な効果が得られる。また、第2電源回路の出力電圧を基準にして定義すれば、出力電圧の5倍の電圧以下まで低下させれば、同様に顕著な効果を得ることが出来る。   More specifically, the voltage output by the first power supply circuit is considered to be able to improve the efficiency at light load as the voltage is lowered to the vicinity of the output voltage of the second power supply circuit. If the input voltage of 100 V or higher is reduced to 30 V or lower or 20 V or lower, a remarkable effect can be obtained as compared with the case where the voltage of 100 V or higher is directly input to the second power supply circuit. Further, if the output voltage of the second power supply circuit is defined as a reference, a remarkable effect can be obtained in the same manner if the voltage is lowered to 5 times the output voltage or less.

さらに具体的には、第2電源回路の巻線比は、第1電圧と第2電圧の電圧比を(E1/Eout)として、(E1/Eout)×0.5〜(E1/Eout)×1.5とすると良い。また、想定される待機負荷時に第2電源回路のスイッチング素子のオン時間とオフ時間の比が1:2〜1:4になるように設計するとよい。このようにすることで、待機負荷時の電力効率を非常に高くすることが出来る。 More specifically, the winding ratio of the second power supply circuit is (E1 / E out ) × 0.5 to (E1 / E) where the voltage ratio between the first voltage and the second voltage is (E1 / E out ). out ) × 1.5. In addition, it may be designed such that the ratio of the on time and the off time of the switching element of the second power supply circuit is 1: 2 to 1: 4 at the assumed standby load. By doing in this way, the power efficiency at the time of standby load can be made very high.

なお、第2電源回路のスイッチング素子の制御方式を、出力電力に応じてPFM方式とPWM方式に切り換えるようにすることで、出力電力の幅を広くして、中負荷や高負荷にもある程度の電力効率が維持されるようにすることが出来る。出力負荷が小さいときにPFM、大きいときにPWMと切り換えるようにすると良いが、その逆でも同様の効果が得られる。   In addition, by switching the control method of the switching element of the second power supply circuit between the PFM method and the PWM method according to the output power, the width of the output power can be widened to a certain extent even for medium loads and high loads. Power efficiency can be maintained. It is preferable to switch to PFM when the output load is small, and to switch to PWM when the output load is large.

また望ましくは、前記第1電源回路の前記スイッチング素子を制御する第1制御IC(IC1)と、前記第2電源回路の前記スイッチング素子および該スイッチング素子を制御する制御回路とが集積された第2制御IC(IC2)とを備え、前記第2制御ICは、第1制御ICよりも高い耐圧構造を有するICとして構成すると良い。   Preferably, a second control IC (IC1) that controls the switching element of the first power supply circuit, a second control circuit that controls the switching element of the second power supply circuit, and a control circuit that controls the switching element are integrated. The second control IC is preferably configured as an IC having a higher withstand voltage structure than the first control IC.

このように制御回路やスイッチング素子を集積化することで、電源装置をコンパクトな構成に出来る。さらに、第2電源回路においてはフライバックトランスやインダクタンスなどから高電圧がスイッチング素子に印加される恐れがあるので、そのスイッチング素子を高耐圧化しなければならないが、第1制御ICと第2制御ICとを別構成とすることで、第2制御ICのみ高耐圧にすれば済む。しかも、一般的な一段構成の電源装置においてはAC240Vを入力とする場合、スイッチング素子の耐圧は600V以上必要となるが、前述のように第1の電源回路において第2の電源回路の入力電圧を低くしているので第2の電源回路のスイッチング素子の耐圧も低く抑えることができる。したがって、製造コストの低減が図れる。   By integrating control circuits and switching elements in this way, the power supply device can be made compact. Further, in the second power supply circuit, a high voltage may be applied to the switching element due to a flyback transformer, an inductance, and the like. Therefore, it is necessary to increase the breakdown voltage of the switching element, but the first control IC and the second control IC With a separate configuration, only the second control IC needs to have a high breakdown voltage. Moreover, in a general one-stage power supply apparatus, when AC 240 V is input, the switching element must have a withstand voltage of 600 V or more. However, as described above, the input voltage of the second power supply circuit is set in the first power supply circuit. Since it is made low, the withstand voltage of the switching element of the second power supply circuit can be kept low. Therefore, the manufacturing cost can be reduced.

さらに望ましくは、第1電源回路の制御回路や第2電源回路の制御回路に電力を供給する補助電源回路(101)を備えると良い。これにより、制御回路で消費される固定損失の低減を図り、電源装置の軽負荷時の電力効率をより向上させることが出来る。   More preferably, an auxiliary power supply circuit (101) for supplying power to the control circuit of the first power supply circuit and the control circuit of the second power supply circuit may be provided. As a result, the fixed loss consumed by the control circuit can be reduced, and the power efficiency of the power supply device at a light load can be further improved.

補助電源回路としては、1つの補助電源回路で、第1電源回路の制御回路(IC1)、第2電源回路の制御回路(IC2)、第1電源回路のスイッチング素子のドライブ回路のそれぞれに電力供給するように構成したり、或いは、上記ドライブ回路(113)用に専用の補助電源回路(102)を追加しても良い。また、第2電源回路の制御回路(IC2)については第2電源回路の入力電圧により動作させるようにしても良い。補助電源回路としては、入力電圧をコンデンサ分割した電圧を整流して電力供給する構成にすると良い。   As an auxiliary power supply circuit, one auxiliary power supply circuit supplies power to the control circuit (IC1) of the first power supply circuit, the control circuit (IC2) of the second power supply circuit, and the drive circuit of the switching element of the first power supply circuit. Alternatively, a dedicated auxiliary power circuit (102) may be added for the drive circuit (113). Further, the control circuit (IC2) of the second power supply circuit may be operated by the input voltage of the second power supply circuit. The auxiliary power supply circuit may be configured to supply power by rectifying a voltage obtained by dividing the input voltage by a capacitor.

以上のような電源装置により、出力負荷に対する電力効率が、無負荷から待機負荷の範囲で最大となるようにしたり、電源装置が搭載されるシステムの待機モードの負荷±10パーセントの範囲で最大となるようにしたり、20mW〜100mWのような省電力出力時に最大となるように構成することが出来る。また、このような範囲で電力効率を70%以上或いは80%以上に設計することも可能となる。   With the power supply device as described above, the power efficiency with respect to the output load is maximized in the range from no load to the standby load, or is maximized in the range of ± 10% in the standby mode of the system in which the power supply device is mounted. Or can be configured to be maximized at the time of power saving output such as 20 mW to 100 mW. In addition, it is possible to design the power efficiency to be 70% or more or 80% or more in such a range.

このような電源装置によれば、例えば、システムに主電源と待機時対応用電源とを搭載するとともに、待機モード時には、主電源を停止させて待機時対応用電源のみを動作させることで、待機モードの消費電力を低減するようなシステム構成の場合に、本発明の電源装置を待機時対応用電源として有効に利用することが出来る。   According to such a power supply device, for example, the system is equipped with a main power supply and a standby power supply, and in standby mode, the main power supply is stopped and only the standby power supply is operated. In the case of a system configuration that reduces the power consumption of the mode, the power supply device of the present invention can be effectively used as a standby power supply.

尚、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例に過ぎず、これらに限定されないのは勿論である。   The reference numerals in the parentheses are given for ease of understanding, and are merely examples, and of course are not limited thereto.

本発明では、2つ以上の電源回路を直列に接続する構成を取る電源装置において、2つ以上の電源回路のそれぞれは、入力電圧よりも出力電圧を低くしているので、待機中の電力損失を小さくすることができる。   In the present invention, in the power supply apparatus configured to connect two or more power supply circuits in series, each of the two or more power supply circuits has an output voltage lower than the input voltage, so that power loss during standby is lost. Can be reduced.

図1を参照して、本発明の実施の形態に係る電源装置10について説明する。図示の電源装置10は、AC電源またはDC電源20からの入力電圧を出力電圧に変換する装置である。
図示の電源装置10は、待機中の電力損失を小さくできる電源装置であって、入力電圧を中間電圧(第1の電源回路11の出力電圧)に変換する第1の電源回路11と、中間電圧(第2の電源回路12の入力電圧)を出力電圧に変換する第2の電源回路12とから構成されている。
A power supply device 10 according to an embodiment of the present invention will be described with reference to FIG. The illustrated power supply apparatus 10 is an apparatus that converts an input voltage from an AC power supply or a DC power supply 20 into an output voltage.
The illustrated power supply device 10 is a power supply device that can reduce power loss during standby, and includes a first power supply circuit 11 that converts an input voltage into an intermediate voltage (an output voltage of the first power supply circuit 11), and an intermediate voltage. The second power supply circuit 12 converts (input voltage of the second power supply circuit 12) into an output voltage.

待機中の電力損失を小さくできるので、電源装置10は、従来の電源装置のような、出力側に間欠動作によるリップル電圧を発生することなく、出力側に安定した出力電圧を供給することができる。   Since power loss during standby can be reduced, the power supply device 10 can supply a stable output voltage to the output side without generating a ripple voltage due to intermittent operation on the output side as in a conventional power supply device. .

尚、図示の電源装置10からの出力電圧が供給される負荷は、例えば、リモートコントローラからの電波(例えば、赤外線)の指令信号に応答して動作するコントロール回路であって良い。周知のように、リモートコントローラは、実際に動作する期間に較べて、待機している期間が長時間である。従って、コントロール回路も、動作する期間に較べて待機している期間が長時間である。   The load supplied with the output voltage from the illustrated power supply apparatus 10 may be, for example, a control circuit that operates in response to a radio wave (eg, infrared) command signal from a remote controller. As is well known, the remote controller has a longer waiting period than the actual operation period. Therefore, the control circuit is also waiting for a long time compared to the operation period.

電源装置10において、中間電圧(第1の電源回路11の出力電圧)は入力電圧より低く、出力電圧は中間電圧(第2の電源回路12の入力電圧)より低い。
図示の電源装置10では、第1の電源回路11は、非絶縁型電源回路から構成され、第2の電源回路12は、絶縁型電源回路から構成されている。
In the power supply device 10, the intermediate voltage (the output voltage of the first power supply circuit 11) is lower than the input voltage, and the output voltage is lower than the intermediate voltage (the input voltage of the second power supply circuit 12).
In the illustrated power supply device 10, the first power supply circuit 11 is configured from a non-insulated power supply circuit, and the second power supply circuit 12 is configured from an isolated power supply circuit.

図示の非絶縁型電源回路11は、待機負荷時に電力損失が小さくなる中間電圧(非絶縁型電源回路11の出力電圧)を出力する。絶縁型電源回路12は、1次側と2次側とが絶縁された回路であって、例えば、スイッチング電源回路から構成されている。   The illustrated non-insulated power supply circuit 11 outputs an intermediate voltage (an output voltage of the non-insulated power supply circuit 11) in which power loss is reduced during a standby load. The insulated power supply circuit 12 is a circuit in which the primary side and the secondary side are insulated, and is composed of, for example, a switching power supply circuit.

図2は、図1に示した電源装置10の電気特性を示す特性図である。図2において、横軸は出力電流(負荷電流)I又は出力電力を示し、縦軸は出力電圧Vを示している。図2において、Aは無負荷時を示し、Bは待機負荷時を示し、Cは最大負荷時を示している。   FIG. 2 is a characteristic diagram showing electrical characteristics of the power supply device 10 shown in FIG. In FIG. 2, the horizontal axis indicates output current (load current) I or output power, and the vertical axis indicates output voltage V. In FIG. 2, A indicates no load, B indicates standby load, and C indicates maximum load.

図3は、本発明による電源装置10と従来の電源装置の効率特性を示す特性図である。図3において、横軸は負荷電力を示し、縦軸は効率を示す。図3において、η(IV)は本発明による電源装置10の効率特性を示し、η(CV)は従来の電源装置の効率特性を示す。   FIG. 3 is a characteristic diagram showing the efficiency characteristics of the power supply device 10 according to the present invention and the conventional power supply device. In FIG. 3, the horizontal axis represents load power, and the vertical axis represents efficiency. In FIG. 3, η (IV) indicates the efficiency characteristic of the power supply device 10 according to the present invention, and η (CV) indicates the efficiency characteristic of the conventional power supply device.

図3から明らかなように、従来の電源装置では、負荷電力が最大になった場合(最大負荷時C)に電源装置の効率η(CV)が一番良くなるように設計されている。これに対して、本発明による電源装置10は、小電力負荷(待機)時B又は無負荷時Aに電源装置10の消費電力が小さくなるように構成されている。   As is apparent from FIG. 3, the conventional power supply device is designed so that the efficiency η (CV) of the power supply device is the best when the load power becomes maximum (C at the maximum load). On the other hand, the power supply device 10 according to the present invention is configured such that the power consumption of the power supply device 10 is small during a low power load (standby) B or no load A.

換言すれば、従来の電源装置では、スイッチング電源の入力電圧を設定する場合に、スイッチング電源回路のトランスの巻数比とパルス幅変調を選定する際に、最大負荷時Cに一番効率η(CV)が高くなるように選定している。これに対して、本発明による電源装置10は、第1の電源回路11と第2の電源回路12とを二段直列に接続した装置であって、第1の電源回路(非絶縁型電源回路)11は第2の電源回路(絶縁型電源回路)12の待機中負荷に対して、電力損失を小さく出来るように構成されている。すなわち、本発明による電源装置10は、図3に示されるように、小電力供給(待機)時Bに最も効率η(IV)が高くなるように構成されている。その代わりに、本発明による電源装置10は、無負荷時Aに最も効率が高くなるように構成されても良い。とにかく、本発明による電源装置10は、待機負荷時B又は無負荷時Aに消費電力を小さくするように動作する。   In other words, in the conventional power supply device, when setting the input voltage of the switching power supply, when selecting the transformer turns ratio and pulse width modulation of the switching power supply circuit, the most efficient η (CV ) Is selected to be high. On the other hand, the power supply device 10 according to the present invention is a device in which a first power supply circuit 11 and a second power supply circuit 12 are connected in two stages in series, and includes a first power supply circuit (non-insulated power supply circuit). ) 11 is configured to reduce power loss with respect to the standby load of the second power supply circuit (insulated power supply circuit) 12. That is, as shown in FIG. 3, the power supply device 10 according to the present invention is configured to have the highest efficiency η (IV) at the time B when small power is supplied (standby). Instead, the power supply device 10 according to the present invention may be configured to have the highest efficiency at the time of no load A. In any case, the power supply device 10 according to the present invention operates so as to reduce the power consumption during the standby load B or the no-load A.

図4は、本発明による電源装置10と従来の電源装置の損失電力特性を示す特性図である。図4において、横軸は負荷電流・電力を示し、縦軸は損失電力を示す。図4において、loss(IV)は本発明による電源装置10の損失電力特性を示し、loss(CV)は従来の電源装置の損失電力特性を示す。   FIG. 4 is a characteristic diagram showing power loss characteristics of the power supply device 10 according to the present invention and the conventional power supply device. In FIG. 4, the horizontal axis indicates load current / power, and the vertical axis indicates loss power. In FIG. 4, loss (IV) indicates the loss power characteristic of the power supply device 10 according to the present invention, and loss (CV) indicates the loss power characteristic of the conventional power supply device.

図4から明らかなように、従来の電源装置では、待機負荷時Bに消費電力を小さくすることができない。例えば、従来の電源装置を、コントロール回路に電力を供給するために使用した場合、電力の損失を小さくすることができない。これに対して、本発明による電源装置10では、待機負荷時Bに消費電力を小さくすることが出来る。尚、小電力時(待機負荷時)Bに電源装置10の電力損失を小さくするためには、第2の電源回路12を構成する、トランス、スイッチング素子などの部品の損失を小さくすれば良い。その為には、第2の電源回路(スイッチング電源回路)12に供給する入力電圧として、前述した損失の小さくなる中間電圧(第1の電源回路11の出力電圧)を、第1の電源回路11から供給すれば良い。   As is apparent from FIG. 4, the conventional power supply cannot reduce power consumption during standby load B. For example, when a conventional power supply device is used to supply power to the control circuit, power loss cannot be reduced. On the other hand, in the power supply device 10 according to the present invention, the power consumption can be reduced during the standby load B. In order to reduce the power loss of the power supply device 10 at the time of low power (at the time of standby load) B, it is only necessary to reduce the loss of components such as a transformer and a switching element constituting the second power supply circuit 12. For this purpose, as the input voltage supplied to the second power supply circuit (switching power supply circuit) 12, the above-described intermediate voltage (the output voltage of the first power supply circuit 11) with a small loss is used as the first power supply circuit 11. You can supply from.

このように損失が小さくなるように第2の電源回路12の入力電圧(中間電圧)と出力電圧を選定してデータをとると、図5に示すグラフのようになる。図5において、横軸は出力電圧を表わし、縦軸は第2の電源回路12の入力電圧(中間電圧)倍率を示す。出力電圧が高くなるに従って、入力電圧倍率が低くなることが分かる。   When data is obtained by selecting the input voltage (intermediate voltage) and output voltage of the second power supply circuit 12 so that the loss is reduced in this way, the graph shown in FIG. 5 is obtained. In FIG. 5, the horizontal axis represents the output voltage, and the vertical axis represents the input voltage (intermediate voltage) magnification of the second power supply circuit 12. It can be seen that the input voltage magnification decreases as the output voltage increases.

また、本発明では第1の電源回路と第2の電源回路を用いて行なったが、3つ以上の電源回路を直列に接続する構成を取り、3つ以上の電源回路のそれぞれは、入力電圧よりも出力電圧を低くする電源装置であっても同様の効果が得られることは、当業者には自明のことである。   In the present invention, the first power supply circuit and the second power supply circuit are used. However, a configuration in which three or more power supply circuits are connected in series is adopted, and each of the three or more power supply circuits has an input voltage. It is obvious to those skilled in the art that the same effect can be obtained even with a power supply device that lowers the output voltage.

例えば、欧州のように200V以上の入力電圧を用いているような場合には、第1の電源回路と第2の電源回路と第3の電源回路を直列に接続して使用した方が待機時の効率を良くすることができることも考えられる。また、入力電圧が100Vの場合でも、3段構成以上とした方が待機時の効率が良くなる場合も考えられる。本発明の主旨としては、電源装置として待機時の電力損失を下げる(効率を上げる)方法として、2つ以上の電源回路を直列に接続した構成の電源装置を用いるものである。   For example, when an input voltage of 200 V or more is used as in Europe, the first power supply circuit, the second power supply circuit, and the third power supply circuit are connected in series and used during standby. It is also conceivable that the efficiency can be improved. Further, even when the input voltage is 100 V, it is conceivable that the standby efficiency may be improved by using three or more stages. The gist of the present invention is to use a power supply device having a configuration in which two or more power supply circuits are connected in series as a method for reducing power loss during standby (increasing efficiency).

図6を参照して、本発明の第1の実施例による電源装置10について説明する。図示の電源装置10は、AC電源(図示せず)から供給されるAC入力電圧EinをDC出力電圧Eoutに変換する装置である。図示の電源装置10から出力される出力電圧Eoutは、負荷として、リモートコントローラ(図示せず)から供給される電波(例えば、赤外線)の指令信号に応答して動作するコントロール回路30に供給される。 With reference to FIG. 6, the power supply apparatus 10 by the 1st Example of this invention is demonstrated. Power supply 10 shown is a device that converts an AC input voltage E in supplied from the AC power source (not shown) to a DC output voltage E out. An output voltage E out output from the illustrated power supply apparatus 10 is supplied as a load to a control circuit 30 that operates in response to a command signal of radio waves (for example, infrared rays) supplied from a remote controller (not shown). The

電源装置10は、第1の電源回路としての非絶縁型電源回路11と、第2の電源回路としての絶縁型電源回路12とを備えている。   The power supply device 10 includes a non-insulated power circuit 11 as a first power circuit and an insulated power circuit 12 as a second power circuit.

図示の非絶縁型電源回路11は、AC入力電圧Einを全波整流して、全波整流した電圧を出力する全波整流器D1と、この全波整流した電圧を後述する位相制御回路からの制御パルスで導通して、導通した電流を流すシリコン制御整流器SCRと、この導通した電流を蓄積して、平滑した電圧を上記中間電圧E1(非絶縁型電源回路11の出力電圧)として出力するコンデンサC1とを有する。非絶縁型電源回路11は、更に、中間電圧E1(非絶縁型電源回路11の出力電圧)を検出して、電圧検出信号を出力する検出回路41と、この検出信号に応答して、上記制御パルスをシリコン制御整流器SCRの制御端子へ供給する位相制御回路42とを備えている。尚、上述したように、中間電圧E1(非絶縁型電源回路11の出力電圧)は入力電圧Einより低い。とにかく、検出回路41と位相制御回路42とによって、中間電圧E1(非絶縁型電源回路11の出力電圧)が一定となるように制御される。 Non-insulated power supply circuit 11 of the illustrated an AC input voltage E in full-wave rectifier, a full-wave rectifier D1 for outputting a voltage full-wave rectified, from the phase control circuit described later the full-wave rectified voltage A silicon-controlled rectifier SCR that conducts with a control pulse and passes the conducted current, and a capacitor that accumulates the conducted current and outputs a smoothed voltage as the intermediate voltage E1 (output voltage of the non-insulated power supply circuit 11) C1. The non-insulated power circuit 11 further detects the intermediate voltage E1 (output voltage of the non-insulated power circuit 11) and outputs a voltage detection signal, and in response to the detection signal, the control circuit And a phase control circuit 42 for supplying a pulse to the control terminal of the silicon controlled rectifier SCR. As described above, (the output voltage of the non-insulated power supply circuit 11) intermediate voltage E1 is lower than the input voltage E in. In any case, the detection circuit 41 and the phase control circuit 42 control the intermediate voltage E1 (the output voltage of the non-insulated power supply circuit 11) to be constant.

絶縁型電源回路12は、一次巻線N1と二次巻線N2とを持つ絶縁トランスT1と、この一次巻線N1に接続されたスイッチング素子としての電界効果トランジスタFET1と、絶縁トランスT1の二次巻線N2に誘起された交流電圧を整流するダイオードD2と、このダイオードD2で整流された電圧を平滑して、出力電圧Eoutを出力するコンデンサC2とを有する。上記中間電圧E1(絶縁型電源回路12の入力電圧)は、絶縁トランスT1の一次巻線N1と電界効果トランジスタFET1との直列回路に印加される。絶縁型コンバータ12は、更に、出力電圧Eoutおよび抵抗器R1に流れる出力電流(負荷電流)を検出して、出力検出信号を出力する検出回路51と、この出力検出信号を一次側回路へ帰還信号として帰還する帰還回路52と、この帰還信号に応答して、電界効果トランジスタFET1をオン/オフするためのパルス幅変調(PWM)信号を発生するためのPWM発振器53とを備えている。尚、上述したように、出力電圧Eoutは中間電圧E1(絶縁型電源回路12の入力電圧)より低い。とにかく、絶縁型電源回路12は、検出回路51と帰還回路52とPWM発振器53との組み合わせから成る制御手段によって、出力電圧Eoutが一定となるように制御される。 The insulated power circuit 12 includes an insulation transformer T1 having a primary winding N1 and a secondary winding N2, a field effect transistor FET1 as a switching element connected to the primary winding N1, and a secondary of the insulation transformer T1. It has a diode D2 that rectifies the AC voltage induced in the winding N2, and a capacitor C2 that smoothes the voltage rectified by the diode D2 and outputs an output voltage Eout . The intermediate voltage E1 (input voltage of the insulation type power supply circuit 12) is applied to a series circuit of the primary winding N1 of the insulation transformer T1 and the field effect transistor FET1. The isolated converter 12 further detects the output voltage Eout and the output current (load current) flowing through the resistor R1, and outputs an output detection signal, and the output detection signal is fed back to the primary circuit. A feedback circuit 52 for feedback as a signal and a PWM oscillator 53 for generating a pulse width modulation (PWM) signal for turning on / off the field effect transistor FET1 in response to the feedback signal are provided. As described above, the output voltage Eout is lower than the intermediate voltage E1 (the input voltage of the isolated power supply circuit 12). In any case, the insulated power supply circuit 12 is controlled so that the output voltage E out becomes constant by the control means comprising a combination of the detection circuit 51, the feedback circuit 52, and the PWM oscillator 53.

図7を参照して、本発明の第2の実施例による電源装置10Aについて説明する。図示の電源装置10Aは、図6に示した電源装置10と同じ構成を有するが、上記制御手段の制御の仕方が特定されている点が異なる。従って、図7では、非絶縁型電源回路11の図示を省略し、図6に示した絶縁型電源回路12のみを示している。上記制御手段(検出回路51、帰還回路52、PWM発振器53)は、絶縁型電源回路12を、待機負荷時BにおけるPWM信号により制御されるスイッチング素子(電界効果トランジスタ)FET1のオン時間TONとオフ時間TOFFの比TON:TOFFを略1:3を中心に1:2から1:4の範囲で選定して使用するように制御する。 With reference to FIG. 7, a power supply apparatus 10A according to a second embodiment of the present invention will be described. The illustrated power supply apparatus 10A has the same configuration as the power supply apparatus 10 shown in FIG. 6 except that the control method of the control means is specified. Therefore, in FIG. 7, the illustration of the non-insulated power supply circuit 11 is omitted, and only the isolated power supply circuit 12 illustrated in FIG. 6 is illustrated. The control means (the detection circuit 51, the feedback circuit 52, and the PWM oscillator 53) causes the insulation type power supply circuit 12 to have an ON time T ON of the switching element (field effect transistor) FET1 controlled by the PWM signal at the standby load B. The ratio T ON : T OFF of the off time T OFF is controlled so as to be selected and used in the range of 1: 2 to 1: 4, centering on about 1: 3.

以下、図8乃至図10を参照して、TON:TOFFを略1:3になるように制御する理由について説明する。図8乃至図10の各々において、(A)はPWM発振器53から発生されるPWM信号を示し、(B)は一次側回路の電界効果トランジスタFET1を流れるFET1電流と、二次側回路のダイオードD2を流れるD2電流を示す。 Hereinafter, the reason for controlling T ON : T OFF to be approximately 1: 3 will be described with reference to FIGS. 8 to 10, (A) shows a PWM signal generated from the PWM oscillator 53, and (B) shows an FET1 current flowing through the field effect transistor FET1 of the primary circuit and a diode D2 of the secondary circuit. D2 current flowing through

図8はPWM信号の比TON:TOFFを略1:3に選定したときの波形を示している。この場合、FET1電流による電界効果トランジスタFET1における損失と、D2電流によるダイオードD2における損失との合計が実質的に一番小さくなる。 FIG. 8 shows waveforms when the PWM signal ratio T ON : T OFF is selected to be approximately 1: 3. In this case, the sum of the loss in the field effect transistor FET1 due to the FET1 current and the loss in the diode D2 due to the D2 current is substantially the smallest.

図9は、PWM信号のオン時間TONを、PWM信号のオフ時間TOFFよりも長く選定した場合の波形を示している。この場合、D2電流によるダイオードD2における損失が増加するが、FET1電流による電界効果トランジスタFET1による損失は小さくなる。しかしながら、それらの損失の合計は、PWM信号の比TON:TOFFを略1:3に選定したときの損失よりも大きくなる。 FIG. 9 shows a waveform when the PWM signal ON time T ON is selected to be longer than the PWM signal OFF time T OFF . In this case, the loss in the diode D2 due to the D2 current increases, but the loss due to the field effect transistor FET1 due to the FET1 current decreases. However, the total loss is greater than the loss when the PWM signal ratio T ON : T OFF is selected to be approximately 1: 3.

図10はPWM信号のオフ時間TOFFをオン時間TONの3倍よりも長く選定した場合の波形を示している。この場合、FET1電流による電界効果トランジスタFET1における損失が大きくなるが、D2電流によるダイオードD2における損失は小さくなる。この場合も、それらの損失の合計は、PWM信号の比TON:TOFFを略1:3に選定したときの損失よりも大きくなる。 FIG. 10 shows a waveform when the OFF time T OFF of the PWM signal is selected to be longer than three times the ON time TON. In this case, the loss in the field effect transistor FET1 due to the FET1 current increases, but the loss in the diode D2 due to the D2 current decreases. In this case as well, the total loss is larger than the loss when the PWM signal ratio T ON : T OFF is set to approximately 1: 3.

図11は、PWM信号の比TON:TOFFと絶縁型電源回路12の効率ηとの間の関係を示す特性図であり、本発明者等による測定の結果得られたものである。図11において、横軸はTOFF/TONを示し、縦軸は絶縁型電源回路12の効率ηを示す。図11から、TOFF/TONがほぼ3に等しいときに、絶縁型電源回路12の効率ηが最大になっていることが分かる。従って、TOFF/TONが2〜4の範囲にあれば、絶縁型電源回路12の効率ηを高く維持できる。より好ましくは、TOFF/TONは2.5〜3.5の範囲にあれば良い。さらに好ましくは、TOFF/TONは2.7〜3.3の範囲にあれば良い。 FIG. 11 is a characteristic diagram showing a relationship between the ratio T ON : T OFF of the PWM signal and the efficiency η of the isolated power supply circuit 12, and is obtained as a result of measurement by the present inventors. In FIG. 11, the horizontal axis represents T OFF / T ON and the vertical axis represents the efficiency η of the insulated power supply circuit 12. From FIG. 11, it can be seen that when T OFF / T ON is substantially equal to 3, the efficiency η of the insulated power supply circuit 12 is maximized. Therefore, if T OFF / T ON is in the range of 2 to 4, the efficiency η of the insulated power supply circuit 12 can be maintained high. More preferably, T OFF / T ON may be in the range of 2.5 to 3.5. More preferably, T OFF / T ON may be in the range of 2.7 to 3.3.

とにかく、PWM信号の比TON:TOFFを略1:3を中心に1:2から1:4の範囲で選定して使用することにより、絶縁型電源回路12の効率ηを高く維持することができる。より好ましくは、PWM信号の比TON:TOFFは略1:3を中心に1:2.5から1:3.5の範囲にあれば良く、さらに好ましくは、PWM信号の比TON:TOFFは略1:3を中心に1:2.7から1:3.3の範囲にあれば良い。 Anyway, the efficiency η of the isolated power supply circuit 12 is kept high by selecting and using the PWM signal ratio T ON : T OFF in the range of 1: 2 to 1: 4, centered on about 1: 3. Can do. More preferably, the PWM signal ratio T ON : T OFF should be in the range of 1: 2.5 to 1: 3.5 centered around about 1: 3, and more preferably, the PWM signal ratio T ON : T OFF may be in the range of 1: 2.7 to 1: 3.3 centered on approximately 1: 3.

図12を参照して、本発明の第3の実施例による電源装置10Bについて説明する。図示の電源装置10Bは、図6に示した電源装置10と同じ構成を有するが、上記絶縁型電源回路12を構成する絶縁トランスT1の巻線比が特定されている点が異なる。従って、図12では、非絶縁型電源回路11の図示を省略し、図6に示した絶縁型電源回路12のみを示している。   With reference to FIG. 12, a power supply apparatus 10B according to a third embodiment of the present invention will be described. The illustrated power supply apparatus 10B has the same configuration as that of the power supply apparatus 10 shown in FIG. 6 except that the winding ratio of the insulation transformer T1 constituting the insulation type power supply circuit 12 is specified. Therefore, in FIG. 12, the illustration of the non-insulated power supply circuit 11 is omitted, and only the isolated power supply circuit 12 shown in FIG. 6 is shown.

図示の絶縁型電源回路12は、中間電圧E1(絶縁型電源回路12の入力電圧):出力電圧Eoutの比を略4:1に選定している。その理由は、このときが絶縁トランスT1の結合度が最も高くなるからである。また、E1:Eout≒4:1は、絶縁トランスT1の一次巻線数対二次巻線数比N1:N2を、略4:1にすることにより達成できる。そして、N1:N2≒4:1に選定すると、上述したT1:T2≒1:3にすることが出来る。 In the illustrated insulation type power supply circuit 12, the ratio of the intermediate voltage E1 (input voltage of the insulation type power supply circuit 12): the output voltage Eout is selected to be approximately 4: 1. This is because the coupling degree of the insulating transformer T1 is the highest at this time. E1: E out ≈4: 1 can be achieved by setting the ratio of the number of primary windings to the number of secondary windings N1: N2 of the insulating transformer T1 to be approximately 4: 1. When N1: N2≈4: 1 is selected, the above-described T1: T2≈1: 3 can be achieved.

図13は絶縁トランスT1の一次巻線数対二次巻線数比N1:N2と絶縁型電源回路12の効率ηとの間の関係を示す特性図であり、本発明者等による測定の結果得られたものである。図13において、横軸はN1/N2を示し、縦軸は絶縁型電源回路12の効率ηを示す。図13から、N1/N2がほぼ4に等しいときに、絶縁型電源回路12の効率ηが最大になっていることが分かる。従って、N1/N2が3〜6の範囲にあれば、絶縁型電源回路12の効率ηを高く維持できる。好ましくは、N1/N2は3.3〜5の範囲にあれば良い。より好ましくは、N1/N2は3.5〜4.5の範囲にあれば良い。   FIG. 13 is a characteristic diagram showing the relationship between the ratio of the number of primary windings to the number of secondary windings N1: N2 of the isolation transformer T1 and the efficiency η of the insulated power supply circuit 12, and the results of measurement by the present inventors. It is obtained. In FIG. 13, the horizontal axis represents N1 / N2, and the vertical axis represents the efficiency η of the insulated power supply circuit 12. From FIG. 13, it can be seen that when N1 / N2 is substantially equal to 4, the efficiency η of the isolated power supply circuit 12 is maximized. Therefore, if N1 / N2 is in the range of 3 to 6, the efficiency η of the insulated power supply circuit 12 can be maintained high. Preferably, N1 / N2 may be in the range of 3.3-5. More preferably, N1 / N2 may be in the range of 3.5 to 4.5.

したがって、絶縁型電源回路12を構成する絶縁トランスT1として、一次巻線数対二次巻線数比N1:N2を、略4:1を中心に3:1から6:1の範囲で選定した絶縁トランスを使用することにより、絶縁型電源回路12の効率ηを高く維持することができる。より好ましくは、絶縁トランスT1の一次巻線数対二次巻線数比N1:N2が略4:1を中心に3.3:1から5:1の範囲であれば良く、さらに好ましくは、絶縁トランスT1の一次巻線数対二次巻線数比N1:N2が略4:1を中心に3.5:1から4.5:1の範囲であれば良い。   Therefore, as the insulation transformer T1 constituting the insulation type power supply circuit 12, the ratio of the number of primary windings to the number of secondary windings N1: N2 is selected in the range of 3: 1 to 6: 1 centering around about 4: 1. By using the insulation transformer, the efficiency η of the insulation type power supply circuit 12 can be kept high. More preferably, the ratio of the number of primary windings to the number of secondary windings N1: N2 of the isolation transformer T1 may be in the range of 3.3: 1 to 5: 1 centered around 4: 1, more preferably The ratio of the number of primary windings to the number of secondary windings N1: N2 of the insulating transformer T1 may be in the range of 3.5: 1 to 4.5: 1, centered around 4: 1.

上述した本発明の第1乃至第3の実施例による電源装置10、10A、10Bに用いられる絶縁型電源回路12において、無負荷時又は待機負荷時の出力電圧Eoutが2.5Vから9Vを取る場合において、中間電圧E1(絶縁型電源回路12の入力電圧)を略12V中心に±20%として使用することが好ましい。 In the isolated power supply circuit 12 used in the power supply devices 10, 10 </ b> A, and 10 </ b> B according to the first to third embodiments of the present invention described above, the output voltage E out at the time of no load or standby load is 2.5V to 9V. In this case, it is preferable to use the intermediate voltage E1 (input voltage of the insulated power supply circuit 12) as approximately ± 20% around 12V.

次に、その理由について図14を参照して説明する。図14は、出力電圧Eoutをパラメータとしたときの中間電圧E1(絶縁型電源回路12の入力電圧)と絶縁型電源回路12の効率ηとの間の関係を示す特性図であり、本発明者等による測定の結果得られたものである。図14において、横軸は中間電圧E1(絶縁型電源回路12の入力電圧)を示し、縦軸は絶縁型電源回路12の効率ηを示しており、無負荷時又は待機負荷時における出力電圧Eoutを2.5V、5V、および9Vに設定した場合の特性を示している。 Next, the reason will be described with reference to FIG. FIG. 14 is a characteristic diagram showing the relationship between the intermediate voltage E1 (input voltage of the insulated power supply circuit 12) and the efficiency η of the insulated power supply circuit 12 when the output voltage Eout is used as a parameter. It was obtained as a result of measurement by a person or the like. In FIG. 14, the horizontal axis indicates the intermediate voltage E1 (input voltage of the isolated power supply circuit 12), and the vertical axis indicates the efficiency η of the isolated power supply circuit 12, and the output voltage E at no load or standby load. The characteristics when out is set to 2.5V, 5V, and 9V are shown.

図14から、無負荷時又は待機負荷時において、出力電圧Eoutが2.5Vから9Vを取った場合に、中間電圧E1(絶縁型電源回路12の入力電圧)が略12Vのときに絶縁型電源回路12の効率ηが最大になっていることが分かる。従って、中間電圧E1(絶縁型電源回路12の入力電圧)が略12V中心に±20%の範囲にあれば、絶縁型電源回路12の効率ηを高く維持できる。より好ましくは、中間電圧E1(絶縁型電源回路12の入力電圧)は略12V中心に±10%の範囲にあれば良い。さらに好ましくは、中間電圧E1(絶縁型電源回路12の入力電圧)は略12V中心に±5%の範囲にあれば良い。 From FIG. 14, when the output voltage E out takes 2.5V to 9V at the time of no load or standby load, the insulation type is obtained when the intermediate voltage E1 (input voltage of the insulation type power supply circuit 12) is approximately 12V. It can be seen that the efficiency η of the power supply circuit 12 is maximized. Therefore, if the intermediate voltage E1 (input voltage of the insulated power supply circuit 12) is in the range of ± 20% around the center of approximately 12V, the efficiency η of the insulated power supply circuit 12 can be maintained high. More preferably, the intermediate voltage E1 (input voltage of the insulated power supply circuit 12) may be within a range of ± 10% around the center of about 12V. More preferably, the intermediate voltage E1 (input voltage of the insulated power supply circuit 12) may be within a range of ± 5% about 12V.

以上のことから、絶縁型電源回路12において、無負荷時又は待機負荷時の出力電圧Eoutが2.5Vから9Vを取る場合において、中間電圧E1(絶縁型電源回路12の入力電圧)を略12V中心に±20%として使用することが好ましいことが分かる。 From the above, in the isolated power supply circuit 12, when the output voltage Eout at no load or standby load takes 2.5V to 9V, the intermediate voltage E1 (input voltage of the isolated power supply circuit 12) is substantially reduced. It can be seen that it is preferable to use ± 20% at the center of 12V.

なお、図14の特性線は、中間電圧E1を12Vとし、出力電圧Eoutを2.5V、5V、9Vとする各条件で、絶縁トランスT1の巻数比等の各素子定数を適宜選定した回路における各特性を示している。従って、中間電圧E1の設定値を10Vや5V等とする条件で設計すれば、その設定値の近傍で効率ηのピークがくる回路を構成することが出来る。いずれにせよ、中間電圧E1は、出力電圧Eoutに近い電圧、或いは出力電圧Eoutより1V〜2V程度高い電圧まで、低くすれば低くするほど良いと考えられる。それにより、絶縁トランスT1の巻数比をより1:1に近づけることができ、絶縁トランスT1の結合度が上がって待機負荷時の効率ηをより高めることが出来る。なお、中間電圧E1を出力電圧Eoutの近傍まで低くしなくても、ある程度低くすることで、入力電圧EINを直接入力した場合に比べて、待機負荷時の効率ηを高めることが出来る。 14 is a circuit in which each element constant such as the turn ratio of the insulating transformer T1 is appropriately selected under each condition that the intermediate voltage E1 is 12V and the output voltage Eout is 2.5V, 5V, and 9V. Each characteristic is shown. Therefore, if the setting value of the intermediate voltage E1 is designed to be 10V, 5V, or the like, a circuit in which the efficiency η peaks near the setting value can be configured. In any case, the intermediate voltage E1, a voltage close to the output voltage E out, or 1V~2V approximately to a voltage higher than the output voltage E out, considered better kept low by low. Thereby, the turn ratio of the insulating transformer T1 can be made closer to 1: 1, the degree of coupling of the insulating transformer T1 can be increased, and the efficiency η during standby load can be further increased. Even if the intermediate voltage E1 is not lowered to the vicinity of the output voltage Eout , by reducing it to some extent, the efficiency η at the standby load can be increased as compared with the case where the input voltage EIN is directly inputted.

図15を参照して、本発明の第4の実施例による電源装置10Cについて説明する。図示の電源装置10Cは、絶縁型電源装置が後述するように変更されている点を除いて、図6に示した電源装置10と同様の構成を有する。従って、図15では、非絶縁型電源回路11の図示を省略すると共に、絶縁型電源回路に12Aの参照符号を付してある。   With reference to FIG. 15, a power supply apparatus 10C according to a fourth embodiment of the present invention will be described. The illustrated power supply apparatus 10C has the same configuration as that of the power supply apparatus 10 shown in FIG. 6 except that the insulated power supply apparatus is changed as will be described later. Accordingly, in FIG. 15, the non-insulated power supply circuit 11 is not shown, and the reference numeral 12A is assigned to the isolated power supply circuit.

図示の絶縁型電源回路12Aは、PWM発振器53の代わりに発振器53Aを有する点を除いて、図6に示した絶縁型電源回路12と同様の構成を有する。   The illustrated insulated power supply circuit 12A has the same configuration as that of the insulated power supply circuit 12 shown in FIG. 6 except that an oscillator 53A is provided instead of the PWM oscillator 53.

図16は、負荷の軽重に応じた、発振器53Aから発生される発振信号の波形を示す。図16において、(A)は負荷が重いときの発振信号の波形を示し、(B)は負荷が軽いときの発振信号の波形を示し、(C)は負荷が非常に軽いときの発振信号の波形を示す。   FIG. 16 shows a waveform of an oscillation signal generated from the oscillator 53A according to the load weight. In FIG. 16, (A) shows the waveform of the oscillation signal when the load is heavy, (B) shows the waveform of the oscillation signal when the load is light, and (C) shows the oscillation signal when the load is very light. Waveform is shown.

負荷が重負荷から軽負荷の間では、図16(A)および(B)に示されるように、発振器53Aは、オン時間TONが一定で、オフ時間TOFFを可変とするようなパルス周波数変調(PFM)の発振信号を発生する。これに対して、負荷が軽負荷以下になった場合、図16(B)および(C)に示されるように、発振器53Aは、パルス周期Tが一定で、オン時間TONを可変とするようなパルス幅変調(PWM)の発振信号を発生する。 Between load is a light load from the heavy load, as shown in FIG. 16 (A) and (B), the oscillator 53A is on-time T ON is constant, the pulse frequency such as to vary the off time T OFF A modulation (PFM) oscillation signal is generated. On the other hand, when the load is less than the light load, as shown in FIGS. 16B and 16C, the oscillator 53A makes the pulse period T constant and the on-time TON variable. A pulse width modulation (PWM) oscillation signal is generated.

このように負荷の軽重に応じて、発振器53Aから発生される発振信号を、PFM方式からPWM方式へ切り替えるのは、負荷が軽くなると、発振信号の制御周波数が低くなるからある。そのため、発振信号の制御周波数を検出して、発振器53Aは、発振信号をPFM方式とPWM方式との間で切り替えを行っている。この発振信号の制御周波数を検出する周波数検出回路は、発振器53Aから発生される発振信号のパルス電圧を積分回路で積分することにより、検出することが可能である。   The reason why the oscillation signal generated from the oscillator 53A is switched from the PFM method to the PWM method in accordance with the lightness of the load is that the control frequency of the oscillation signal becomes lower as the load becomes lighter. For this reason, the control frequency of the oscillation signal is detected, and the oscillator 53A switches the oscillation signal between the PFM method and the PWM method. The frequency detection circuit for detecting the control frequency of the oscillation signal can be detected by integrating the pulse voltage of the oscillation signal generated from the oscillator 53A with an integration circuit.

図17に発振器53Aの構成を示す。発振器35Aは、ドライブ回路61と、積分回路62と、検出回路63と、切り替え回路64とを備えている。   FIG. 17 shows the configuration of the oscillator 53A. The oscillator 35A includes a drive circuit 61, an integration circuit 62, a detection circuit 63, and a switching circuit 64.

図18は図17に示された発振器53Aの動作を説明するための波形図である。図18において、(A)はドライブ回路61から出力されるパルス電圧の波形を示し、(B)は積分回路63から出力される積分電圧の波形を示す。   FIG. 18 is a waveform diagram for explaining the operation of the oscillator 53A shown in FIG. 18A shows the waveform of the pulse voltage output from the drive circuit 61, and FIG. 18B shows the waveform of the integrated voltage output from the integration circuit 63.

ドライブ回路61は、図18(A)に示されるようなパルス電圧を発生する。積分回路62は、このパルス電圧を積分して、図18(B)に示されるような、積分電圧を出力する。検出回路63は、この積分電圧から制御周波数を検出する。切り替え回路64は、この検出した制御周波数に基づいて、発振信号をPFM方式とPWM方式との間で切り替える。とにかく、積分回路62と検出回路63との組み合わせによって、発振信号の制御周波数を検出する周波数検出回路として働く。   The drive circuit 61 generates a pulse voltage as shown in FIG. The integrating circuit 62 integrates this pulse voltage and outputs an integrated voltage as shown in FIG. The detection circuit 63 detects the control frequency from this integrated voltage. The switching circuit 64 switches the oscillation signal between the PFM method and the PWM method based on the detected control frequency. In any case, the combination of the integration circuit 62 and the detection circuit 63 serves as a frequency detection circuit that detects the control frequency of the oscillation signal.

尚、図19に示されるように、PWM方式とPFM方式との切り換え点にヒステリシスを設けている。図19は、出力電圧特性と周波数制御特性を示す図である。図19において、横軸は負荷電流・電力を表わし、縦軸は出力電圧又は周波数を表わす。   As shown in FIG. 19, hysteresis is provided at the switching point between the PWM method and the PFM method. FIG. 19 is a diagram illustrating output voltage characteristics and frequency control characteristics. In FIG. 19, the horizontal axis represents load current / power, and the vertical axis represents output voltage or frequency.

図20を参照して、本発明の第5の実施例による電源装置10Dについて説明する。図示の電源装置10Dは、非絶縁型電源回路が後述するように変更されていると共に、検出回路71と帰還回路72とを更に備えている点を除いて、図6に示した電源装置10と同様の構成を有する。従って、非絶縁型電源回路に11Aの参照符号を付してある。   A power supply device 10D according to a fifth example of the present invention will be described with reference to FIG. The power supply device 10D shown in FIG. 6 is different from the power supply device 10 shown in FIG. 6 except that the non-insulated power supply circuit is changed as will be described later and further includes a detection circuit 71 and a feedback circuit 72. It has the same configuration. Accordingly, reference numeral 11A is assigned to the non-insulated power supply circuit.

検出回路71は第2の電源回路12の抵抗器R1を流れる出力電流(負荷電流)を検出して、電流検出信号を出力する。帰還回路71は、この電流検出信号を電流帰還信号として第1の電源回路11Aへ帰還する。   The detection circuit 71 detects an output current (load current) flowing through the resistor R1 of the second power supply circuit 12, and outputs a current detection signal. The feedback circuit 71 feeds this current detection signal back to the first power supply circuit 11A as a current feedback signal.

第1の電源回路11Aは、検出回路および位相制御回路の動作が図6に示した検出回路41および位相制御回路42と相違する点を除いて、図6の第1の電源回路11と同様の構成を有する。従って、検出回路および位相制御回路にそれぞれ41Aおよび42Aの参照符号を付してある。   The first power supply circuit 11A is the same as the first power supply circuit 11 of FIG. 6 except that the operations of the detection circuit and the phase control circuit are different from those of the detection circuit 41 and the phase control circuit 42 shown in FIG. It has a configuration. Accordingly, reference numerals 41A and 42A are assigned to the detection circuit and the phase control circuit, respectively.

検出回路41Aは、コンデンサC1の両端電圧である中間電圧E1(第1の電源回路11Aの出力電圧)を検出するばかりでなく、上記電流帰還信号をも受ける。検出回路41Aは、電圧検出信号と電流帰還信号とを位相制御回路42Aへ供給する。位相制御回路42Aは、電圧検出信号および電流帰還信号に応答して、制御パルスをシリコン制御整流器SCRの制御端子へ供給する。   The detection circuit 41A not only detects the intermediate voltage E1 (the output voltage of the first power supply circuit 11A) that is the voltage across the capacitor C1, but also receives the current feedback signal. The detection circuit 41A supplies the voltage detection signal and the current feedback signal to the phase control circuit 42A. The phase control circuit 42A supplies a control pulse to the control terminal of the silicon control rectifier SCR in response to the voltage detection signal and the current feedback signal.

このような構成によれば、負荷の軽重(負荷電流の大小)に応じて、第1の電源回路11Aが出力する中間電圧E1(第1の電源回路11Aの出力電圧)を可変することができる。とにかく、検出回路71と帰還回路72と検出回路41Aと位相制御回路42Aとの組み合わせは、負荷に応じて、非絶縁型コンバータ11Aから出力される中間電圧E1(第1の電源回路11Aの出力電圧)を可変する手段として働く。   According to such a configuration, the intermediate voltage E1 (the output voltage of the first power supply circuit 11A) output from the first power supply circuit 11A can be varied according to the load weight (the magnitude of the load current). . Anyway, the combination of the detection circuit 71, the feedback circuit 72, the detection circuit 41A, and the phase control circuit 42A is based on the intermediate voltage E1 (the output voltage of the first power supply circuit 11A) output from the non-insulated converter 11A according to the load. ) As a means to vary.

尚、図20に示す例では、検出回路71と帰還回路72とを備えているが、これらを設ける代わりに、図20の破線で示されるように、第2の電源回路12がもともと備えている帰還回路52が出力する帰還信号を、第1の電源回路11Aの検出回路41Aへ帰還するようにしても良い。   In the example shown in FIG. 20, the detection circuit 71 and the feedback circuit 72 are provided. Instead of providing these, the second power supply circuit 12 is originally provided as shown by a broken line in FIG. The feedback signal output from the feedback circuit 52 may be fed back to the detection circuit 41A of the first power supply circuit 11A.

図21に、図20に示した電源装置10Dの出力電圧特性と中間電圧(第2の電源回路12の入力電圧)特性の例を示す。図21において、横軸は負荷電流又は電力を示し、縦軸は出力電圧又は中間電圧(第2の電源回路12の入力電圧)を示す。図21において、太い実線は出力電圧特性を示し、細い実線は中間電圧(第2の電源回路12の入力電圧)特性の第1の例を示し、破線は中間電圧(第2の電源回路12の入力電圧)特性の第2の例を示す。   FIG. 21 shows an example of output voltage characteristics and intermediate voltage (input voltage of the second power supply circuit 12) characteristics of the power supply device 10D shown in FIG. In FIG. 21, the horizontal axis indicates the load current or power, and the vertical axis indicates the output voltage or intermediate voltage (the input voltage of the second power supply circuit 12). In FIG. 21, the thick solid line indicates the output voltage characteristic, the thin solid line indicates the first example of the intermediate voltage (input voltage of the second power supply circuit 12) characteristic, and the broken line indicates the intermediate voltage (the second power supply circuit 12 of the second power supply circuit 12). A second example of the input voltage characteristic is shown.

最初に、中間電圧(第2の電源回路12の入力電圧)特性の第1の例について説明する。この場合、位相制御回路42Aは、負荷電流が大きくなるにつれて中間電圧E1(第2の電源回路12の入力電圧)が大きくなるように、制御パルスを発生する。   First, a first example of the intermediate voltage (input voltage of the second power supply circuit 12) characteristic will be described. In this case, the phase control circuit 42A generates a control pulse so that the intermediate voltage E1 (the input voltage of the second power supply circuit 12) increases as the load current increases.

次に、中間電圧(第2の電源回路12の入力電圧)特性の第2の例について説明する。最初に負荷電流が増加する場合の動作について説明する。この場合、負荷電流が(B)点に増加するまでは、中間電圧E1(第2の電源回路12の入力電圧)を徐々に高くするが、(B)点より負荷電流が大きい範囲では、中間電圧E1(第2の電源回路12の入力電圧)が一定となるように、位相制御回路42Aは制御パルスを発生する。   Next, a second example of the intermediate voltage (input voltage of the second power supply circuit 12) characteristic will be described. First, the operation when the load current increases will be described. In this case, the intermediate voltage E1 (the input voltage of the second power supply circuit 12) is gradually increased until the load current increases to the point (B), but in the range where the load current is larger than the point (B), the intermediate voltage E1 is increased. The phase control circuit 42A generates a control pulse so that the voltage E1 (the input voltage of the second power supply circuit 12) is constant.

負荷電流が減少する場合の動作について説明する。この場合、負荷電流が(B)点よりも低い(A)点に達するまでは、中間電圧E1(第2の電源回路12の入力電圧)を一定に保つが、(A)点以下になると、中間電圧E1(第2の電源回路12の入力電圧)を徐々に低くするように、位相制御回路42Aは制御パルスを発生する。   The operation when the load current decreases will be described. In this case, the intermediate voltage E1 (the input voltage of the second power supply circuit 12) is kept constant until the load current reaches a point (A) lower than the point (B). The phase control circuit 42A generates a control pulse so as to gradually lower the intermediate voltage E1 (input voltage of the second power supply circuit 12).

このように、負荷電流が増加する方向と減少する方向に対して差(ヒステリシス)を設けている。このような制御方法を採用することによって、変化する部分(A)と(B)に対して発振現象が起こるのを防止することができる。   Thus, a difference (hysteresis) is provided between the direction in which the load current increases and the direction in which the load current decreases. By adopting such a control method, it is possible to prevent the oscillation phenomenon from occurring in the changing portions (A) and (B).

図22を参照して、本発明の第6の実施例による電源装置10Eについて説明する。図示の電源装置10Eは、補助電源回路13を更に備えている点を除いて、図6に示した電源装置10と同様の構成を有する。   With reference to FIG. 22, a power supply apparatus 10E according to a sixth embodiment of the present invention will be described. The illustrated power supply apparatus 10E has the same configuration as the power supply apparatus 10 shown in FIG. 6 except that the auxiliary power supply circuit 13 is further provided.

補助電源回路13は、第1の電源回路11の検出回路41および位相制御回路42と、第2の電源回路12のPWM発振器53とに電力を供給するための回路である。換言すれば、図示の電源装置10Eは、シリコン制御整流器SCRを制御する回路(検出回路41と位相制御回路42)と電界効果トランジスタFET1を制御する回路(PWM発振器53)とに供給する電力を、別の電源回路である補助電源回路13を用いて行なっている。   The auxiliary power supply circuit 13 is a circuit for supplying power to the detection circuit 41 and the phase control circuit 42 of the first power supply circuit 11 and the PWM oscillator 53 of the second power supply circuit 12. In other words, the illustrated power supply device 10E supplies power supplied to a circuit (detection circuit 41 and phase control circuit 42) for controlling the silicon control rectifier SCR and a circuit (PWM oscillator 53) for controlling the field effect transistor FET1. The auxiliary power supply circuit 13 which is another power supply circuit is used.

図示の補助電源回路13は、AC入力電圧Einを受ける、コンデンサC3および全波整流器D3と、全波整流器D3で全波整流された電圧をさらに整流するダイオードD4と、ダイオードD4で整流された電圧を平滑するコンデンサC4とから構成されている。
尚、補助電源回路13は、図22に示したものに限定されないのは勿論である。
Auxiliary power supply circuit 13 shown receives an AC input voltage E in, a capacitor C3 and a full-wave rectifier D3, the diode D4 to further rectify the voltage full-wave rectified by the full wave rectifier D3, rectified by the diode D4 And a capacitor C4 for smoothing the voltage.
Of course, the auxiliary power supply circuit 13 is not limited to that shown in FIG.

図23は他の補助電源回路13Aを示す回路図である。図示の補助電源回路13Aは、AC入力電圧Einを受けるコンデンサC5が更に追加されている点を除いて、図22に示した補助電源回路13と同様の構成を有する。 FIG. 23 is a circuit diagram showing another auxiliary power circuit 13A. Auxiliary power supply circuit 13A shown, except that the capacitor C5 for receiving an AC input voltage E in is further added has the same configuration as the auxiliary power supply circuit 13 shown in FIG. 22.

図24は更に他の補助電源回路13Bを示す回路図である。図示の補助電源回路13Bは、全波整流器D3の代わりに、2個のダイオードD5、D6を用いている点を除いて、図23に示した補助電源回路13Aと同様の構成を有する。   FIG. 24 is a circuit diagram showing still another auxiliary power circuit 13B. The illustrated auxiliary power circuit 13B has the same configuration as the auxiliary power circuit 13A illustrated in FIG. 23 except that two diodes D5 and D6 are used instead of the full-wave rectifier D3.

図25を参照して、本発明の第7の実施例による電源装置10Fについて説明する。図示の電源装置10Fは、第1の電源回路の動作が後述するように変更されると共に、マスク回路15を更に備えている点を除いて、図22に示した電源装置10Eと同様の構成を有する。従って、第1の電源回路に11Bの参照符号を付してある。   With reference to FIG. 25, a power supply apparatus 10F according to a seventh embodiment of the present invention will be described. The illustrated power supply device 10F has the same configuration as that of the power supply device 10E shown in FIG. 22 except that the operation of the first power supply circuit is changed as will be described later and the mask circuit 15 is further provided. Have. Accordingly, reference numeral 11B is assigned to the first power supply circuit.

第1の電源回路11Bは、位相制御回路42の代わりに位相制御器42Bを備えている点を除いて、図22に示した第1の電源回路11と同様の構成を有する。   The first power supply circuit 11B has the same configuration as that of the first power supply circuit 11 shown in FIG. 22 except that a phase controller 42B is provided instead of the phase control circuit 42.

マスク回路15は、帰還回路52から出力される帰還信号の大きさを検出して、帰還信号がある値以上になったときに検出信号を出力する検出回路81と、検出信号に応答してマスク信号を位相制御器42Bへ供給するマルチ回路82とを備えている。   The mask circuit 15 detects the magnitude of the feedback signal output from the feedback circuit 52, outputs a detection signal when the feedback signal exceeds a certain value, and masks in response to the detection signal. And a multi-circuit 82 for supplying a signal to the phase controller 42B.

図26乃至図28を参照して、負荷の軽重に応じて、位相制御器42Bからシリコン制御整流器SCRのゲートへ供給される制御パルスの違いについて説明する。図26乃至図28の各々において、(A)は全波整流器D1から出力される全波整流された電圧Vの波形を示す。図26(B)は定格負荷時(重負荷時)の制御パルスの波形を示し、図27(B)は中負荷時の制御パルスの波形を示し、図28(B)は軽負荷時の制御パルスの波形を示す。   With reference to FIGS. 26 to 28, the difference in control pulses supplied from the phase controller 42B to the gate of the silicon controlled rectifier SCR according to the load weight will be described. In each of FIGS. 26 to 28, (A) shows the waveform of the full-wave rectified voltage V output from the full-wave rectifier D1. FIG. 26 (B) shows the waveform of the control pulse at the rated load (heavy load), FIG. 27 (B) shows the waveform of the control pulse at the medium load, and FIG. 28 (B) shows the control at the light load. The waveform of a pulse is shown.

最初に図26を参照して、定格負荷時(重負荷時)において位相制御器42Bから発生される制御パルスについて説明する。この場合、マスク回路15はマスク信号を発生しない。この為、位相制御器42Bは、図26(B)に示されるように、全波整流器D1が出力する全波整流された電圧の全部を使用するような、制御パルスを発生する。   First, with reference to FIG. 26, the control pulse generated from the phase controller 42B at the rated load (at the time of heavy load) will be described. In this case, the mask circuit 15 does not generate a mask signal. Therefore, the phase controller 42B generates a control pulse that uses all of the full-wave rectified voltage output from the full-wave rectifier D1, as shown in FIG.

次に図27を参照して、中負荷時において位相制御器42Bから発生される制御パルスについて説明する。この場合、マスク回路15は制御パルスを2回に1度の割合でマスクするマスク信号を発生する。この為、位相制御器42Bは、図27(B)に示されるように、全波整流器D1が出力する全波整流された電圧の半分を使用するような、制御パルスを発生する。換言すれば、中負荷時には、位相制御器42Bは、半波整流された電圧を使用するような制御パルスを発生する。   Next, with reference to FIG. 27, the control pulse generated from the phase controller 42B at the time of medium load will be described. In this case, the mask circuit 15 generates a mask signal for masking the control pulse once every two times. Therefore, as shown in FIG. 27B, the phase controller 42B generates a control pulse that uses half of the full-wave rectified voltage output from the full-wave rectifier D1. In other words, at the time of medium load, the phase controller 42B generates a control pulse that uses a half-wave rectified voltage.

最後に図28を参照して、軽負荷時において位相制御器42Bから発生される制御パルスについて説明する。この場合、マスク回路15は制御パルスを3回に2度の割合でマスクするマスク信号を発生する。この為、位相制御器42Bは、図28(B)に示されるように、全波整流器D1が出力する全波整流された電圧の一部(本例では、1/3)を使用するような、制御パルスを発生する。   Finally, with reference to FIG. 28, the control pulse generated from the phase controller 42B at the time of light load will be described. In this case, the mask circuit 15 generates a mask signal for masking the control pulse at a rate of twice every three times. Therefore, as shown in FIG. 28B, the phase controller 42B uses a part of the full-wave rectified voltage output from the full-wave rectifier D1 (in this example, 1/3). Generate a control pulse.

とにかく、検出回路51と帰還回路52とマスク回路15と位相制御器42Bとの組み合わせは、定格負荷時には全波整流した電圧の全部を使用し、中負荷時には全波整流した電圧の約半分を使用し、軽負荷時には全波整流した電圧の一部のみを使用するように制御する制御手段として働く。   Anyway, the combination of the detection circuit 51, the feedback circuit 52, the mask circuit 15 and the phase controller 42B uses all of the full-wave rectified voltage at the rated load, and uses about half of the full-wave rectified voltage at the medium load. However, it functions as a control means for controlling to use only a part of the full-wave rectified voltage at light load.

図26乃至図28に示す例では、位相制御器42Bから発生される制御パルスを3段階に切り換えているが、2段階に切り換えても良い。以下では、制御パルスを2段階に切り換える場合を例に挙げて説明する。   In the example shown in FIGS. 26 to 28, the control pulse generated from the phase controller 42B is switched to three stages, but may be switched to two stages. Hereinafter, a case where the control pulse is switched in two stages will be described as an example.

図29を参照して、検出回路81の動作について説明する。図29は帰還回路52が出力する帰還信号の特性を示す図であり、横軸は負荷電流を表わし、縦軸は信号電流又は電圧を表わす。   With reference to FIG. 29, the operation of the detection circuit 81 will be described. FIG. 29 is a diagram showing the characteristics of the feedback signal output from the feedback circuit 52. The horizontal axis represents the load current, and the vertical axis represents the signal current or voltage.

図29から、負荷電流が大きくなればなる程、信号電流(電圧)が小さく(低く)なることが分かる。検出回路81は、負荷電流が所定の値より小さくなったことを、信号電流(電圧)がある値以上になったことによって検出し、検出信号を出力する。   29 that the signal current (voltage) becomes smaller (lower) as the load current becomes larger. The detection circuit 81 detects that the load current has become smaller than a predetermined value when the signal current (voltage) exceeds a certain value, and outputs a detection signal.

この検出信号に応答して、マルチ回路82は後述するようなマスク信号を出力する。マルチ回路82は、例えば、2安定マルチバイブレータから構成され、マルチ出力信号をマスク信号として出力する。   In response to this detection signal, the multi-circuit 82 outputs a mask signal as will be described later. The multi circuit 82 is composed of, for example, a bistable multivibrator, and outputs a multi output signal as a mask signal.

図30は位相制御器42Bの構成を示すブロック図である。位相制御器42Bは、位相制御回路91と、スイッチ回路92と、ドライブ回路93とを有する。   FIG. 30 is a block diagram showing the configuration of the phase controller 42B. The phase controller 42B includes a phase control circuit 91, a switch circuit 92, and a drive circuit 93.

図31を参照して、負荷電流が小さいときの電源装置10Fの動作について説明する。図31において、(A)は全波整流器D1から出力される全波整流された電圧の波形を示し、(B)は位相制御回路91から出力される位相制御信号の波形を示し、(C)はマルチ回路82で生成されるマルチトリガー信号の波形を示し、(D)はマルチ回路82から出力されるマルチ出力信号(マスク信号)の波形を示し、(E)はドライブ回路93から出力されるドライブ信号の波形を示す。   With reference to FIG. 31, the operation of power supply device 10F when the load current is small will be described. 31A shows the waveform of the full-wave rectified voltage output from the full-wave rectifier D1, FIG. 31B shows the waveform of the phase control signal output from the phase control circuit 91, and FIG. Indicates the waveform of the multi-trigger signal generated by the multi-circuit 82, (D) indicates the waveform of the multi-output signal (mask signal) output from the multi-circuit 82, and (E) indicates the output from the drive circuit 93. The waveform of a drive signal is shown.

全波整流器D1は、図31(A)に示されるような、全波整流された電圧を出力する。位相制御回路91は、図31(B)に示されるような、位相制御信号を発生する。一方、マルチ回路82は、図31(C)に示されるような、マルチトリガー信号でトリガされて、図31(D)に示されるような、マルチ出力信号(マスク信号)を出力する。スイッチ回路92は、位相制御回路91から発生された位相制御信号を、マスク回路15から出力されてくるマスク信号でマスクして、マスクした信号を出力する。このマスクした信号はドライブ回路93へ供給される。このマスクした信号に応答して、ドライブ回路93は、図31(E)に示されるような、ドライブ信号を出力する。このドライブ信号は、制御パルスとして、シリコン制御整流器SCRの制御端子へ供給される。   The full wave rectifier D1 outputs a voltage subjected to full wave rectification as shown in FIG. The phase control circuit 91 generates a phase control signal as shown in FIG. On the other hand, the multi-circuit 82 is triggered by a multi-trigger signal as shown in FIG. 31 (C) and outputs a multi-output signal (mask signal) as shown in FIG. 31 (D). The switch circuit 92 masks the phase control signal generated from the phase control circuit 91 with the mask signal output from the mask circuit 15 and outputs the masked signal. The masked signal is supplied to the drive circuit 93. In response to the masked signal, the drive circuit 93 outputs a drive signal as shown in FIG. This drive signal is supplied as a control pulse to the control terminal of the silicon controlled rectifier SCR.

図25に示すマルチ回路82は2安定マルチバイブレータから構成されているが、これに限定されないのは勿論である。例えば、マルチ回路82は1安定マルチバイブレータから構成されても良い。   The multi-circuit 82 shown in FIG. 25 is composed of a bistable multivibrator, but it is needless to say that the multi-circuit 82 is not limited to this. For example, the multi-circuit 82 may be composed of a monostable multivibrator.

図32を参照して、他のマルチ回路82Aについて説明する。図示のマルチ回路82Aは、2安定マルチバイブレータ821と、微分回路822と、2安定マルチバイブレータ823とから構成されている。   With reference to FIG. 32, another multi-circuit 82A will be described. The illustrated multi-circuit 82 </ b> A includes a bistable multivibrator 821, a differentiation circuit 822, and a bistable multivibrator 823.

図33に図32に示したマルチ回路82Aの動作を説明するための波形図を示す。図33において、(A)は2安定マルチバイブレータ821の出力信号の波形を示し、(B)は2安定マルチバイブレータ823の出力信号の波形を示す。   FIG. 33 shows a waveform diagram for explaining the operation of the multi-circuit 82A shown in FIG. 33A shows the waveform of the output signal of the bistable multivibrator 821, and FIG. 33B shows the waveform of the output signal of the bistable multivibrator 823.

2安定マルチバイブレータ821は、マルチトリガー信号(図31(C)参照)に応答して、図33(A)に示されるような、第1のマルチ信号を出力する。このマルチ信号は、微分回路822で微分されて、微分回路822から微分信号が出力される。この微分信号に応答して、2安定マルチバイブレータ823は、図33(B)に示されるような、第2のマルチ信号を出力する。この第2のマルチ信号は、マスク信号として、位相制御器82Bのスイッチ回路92に供給される。   In response to the multi-trigger signal (see FIG. 31C), the bistable multivibrator 821 outputs a first multi-signal as shown in FIG. The multi-signal is differentiated by the differentiation circuit 822, and the differentiation signal is output from the differentiation circuit 822. In response to this differential signal, the bistable multivibrator 823 outputs a second multi-signal as shown in FIG. This second multi-signal is supplied as a mask signal to the switch circuit 92 of the phase controller 82B.

図33から明らかなように、2安定マルチバイブレータ823の出力信号は、実質的に、2安定マルチバイブレータ821の出力信号を2分周したような波形をしている。   As is clear from FIG. 33, the output signal of the bistable multivibrator 823 has a waveform that is substantially obtained by dividing the output signal of the bistable multivibrator 821 by two.

図34を参照して、更に他のマルチ回路82Bについて説明する。図示のマルチ回路82Bは、2安定マルチバイブレータ823の代わりに1安定マルチバイブレータ824を備えている点を除いて、図32に示したマルチ回路82Aと同様の構成を有する。   Still another multi-circuit 82B will be described with reference to FIG. The illustrated multi-circuit 82B has the same configuration as the multi-circuit 82A shown in FIG. 32 except that a monostable multivibrator 824 is provided instead of the bi-stable multivibrator 823.

図35に1安定マルチバイブレータ824の出力信号の波形を示す。1安定マルチバイブレータ824の出力信号は、マスク信号として、位相制御器82Bのスイッチ回路92に供給される。   FIG. 35 shows the waveform of the output signal of the monostable multivibrator 824. The output signal of the monostable multivibrator 824 is supplied as a mask signal to the switch circuit 92 of the phase controller 82B.

これらの全波整流された電圧の一部を使用する方法については、公知となっている種々の方法があるので、当業者によって種々の方法に置き換える事が容易であることは自明である。   Since there are various known methods for using a part of these full-wave rectified voltages, it is obvious that those skilled in the art can easily replace them with various methods.

次に、図36〜図38を参照しながら上記実施例の補足説明を行う。
先ず、図36を参照して待機負荷時以外の動作について説明する。図36は、第2の実施例の絶縁型電源回路(第2電源回路)12における待機負荷時と定格負荷時の各動作波形を示す図である。
Next, a supplementary description of the above embodiment will be given with reference to FIGS.
First, an operation other than the standby load will be described with reference to FIG. FIG. 36 is a diagram illustrating operation waveforms at the standby load and the rated load in the insulated power supply circuit (second power supply circuit) 12 of the second embodiment.

同図において、(A−1)と(B−1)は、待機負荷時におけるスイッチング素子FET1の入力パルスと、絶縁トランス(フライバックトランス)T1に流れる電流の各波形を示している。また、(A−2)と(B−2)は、待機負荷よりも大きな定格負荷のときの各波形を示している。   In the figure, (A-1) and (B-1) show waveforms of the input pulse of the switching element FET1 during standby load and the current flowing through the insulating transformer (flyback transformer) T1. Further, (A-2) and (B-2) show respective waveforms when the rated load is larger than the standby load.

図36(A−1),(B−1)は、図8の波形と同様のものである。回路設計時に、絶縁トランスT1の巻数比やスイッチング周波数を適宜選定することで、待機負荷時のスイッチングパルスのデューティ比を1/3の近傍に設計することが出来る。このような設計により、待機負荷時のスイッチング損失の合計が小さくされ、待機負荷時の効率ηが向上される。   36 (A-1) and (B-1) are the same as the waveforms in FIG. At the time of circuit design, the duty ratio of the switching pulse at the time of standby load can be designed in the vicinity of 1/3 by appropriately selecting the turn ratio and switching frequency of the isolation transformer T1. With such a design, the total switching loss during standby load is reduced, and the efficiency η during standby load is improved.

図36(A−2)と(B−2)に示すように、同一の電源回路において出力負荷が大きくなっていくと、制御回路によりスイッチング素子FET1の入力パルスのデューティ比が次第に高くされる。これにより、オン時間TONに絶縁トランスT1に蓄積されるエネルギーが大きくなる。そして、スイッチング素子FET1のオフ時間TOFFに絶縁トランスT1の二次側で放出される電流量が大きくなるため、大きな負荷に対応することが出来る。 As shown in FIGS. 36A-2 and B-2, as the output load increases in the same power supply circuit, the duty ratio of the input pulse of the switching element FET1 is gradually increased by the control circuit. Thus, the energy stored in on-time T ON in the isolation transformer T1 increases. In addition, since the amount of current released on the secondary side of the insulating transformer T1 during the OFF time TOFF of the switching element FET1 increases, it is possible to cope with a large load.

次に、図37を参照して、絶縁トランスの巻数比の選定例について説明する。図37は、中間電圧E1(絶縁型電源回路12の入力電圧)と出力電圧Eoutの電圧比が"2"となる電源回路と、"5"となる電源回路の各々における、絶縁トランスの巻数比と絶縁型電源回路12の効率ηとの関係をそれぞれ示す特性図である。 Next, with reference to FIG. 37, a selection example of the turn ratio of the insulating transformer will be described. FIG. 37 shows the number of turns of the insulation transformer in each of the power supply circuit in which the voltage ratio between the intermediate voltage E1 (input voltage of the insulated power supply circuit 12) and the output voltage Eout is “2” and the power supply circuit in which the voltage ratio is “5”. It is a characteristic view which shows the relationship between ratio and efficiency (eta) of the insulation type power supply circuit 12, respectively.

絶縁トランスT1の巻数比(N1/N2)は、絶縁型電源回路(第2電源回路)12に入力される中間電圧E1と、該回路12から出力される出力電圧Eoutとの各設定値により、選定値が異なってくる。具体的な選定方法は次の如くである。先ず、中間電圧E1と出力電圧Eoutの電圧比と、絶縁トランスT1の巻数比を同一の値として、絶縁トランスT1のL値、スイッチング周波数、待機負荷時のスイッチングパルスのデューティ比など、その他の回路定数を選定する。次に、こうして回路定数を選定して構成した絶縁型電源回路12について、設計段階で考慮されていない種々の具体的なパラメータの影響を考慮して、絶縁トランスT1の巻数比を最適化する。すなわち、絶縁トランスT1の巻数比をパラメータとして変化させながら絶縁型電源回路12の効率ηを計測し、効率ηが最高となる巻数比を求める。 It turns ratio of the isolation transformer T1 (N1 / N2) is an intermediate voltage E1 input Isolated power supply circuit (second power supply circuit) 12, by the set value of the output voltage E out output from the circuit 12 The selected value will be different. The specific selection method is as follows. First, the voltage ratio between the intermediate voltage E1 output voltage E out, as the same value turns ratio of the isolation transformer T1, L values of the isolation transformer T1, the switching frequency, such as the duty ratio of the switching pulses during standby load, other Select circuit constants. Next, for the insulated power supply circuit 12 configured by selecting circuit constants in this way, the turn ratio of the insulation transformer T1 is optimized in consideration of the influence of various specific parameters not taken into consideration at the design stage. That is, the efficiency η of the insulated power supply circuit 12 is measured while changing the turn ratio of the insulation transformer T1 as a parameter, and the turn ratio at which the efficiency η is maximized is obtained.

このときの絶縁トランスT1の巻数比と絶縁型電源回路12の効率ηとの関係を示したのが図37である。図37に示されるように、効率ηは、絶縁トランスT1の巻数比(N1/N2)が入力と出力の電圧比(E1/Eout)の付近でピークとなる。従って、絶縁トランスT1の巻数比を、(E1/Eout)×0.5〜(E1/Eout)×1.5の範囲とし、より好ましくは(E1/Eout)×0.65〜(E1/Eout)×1.35の範囲とすることで絶縁型電源回路12の効率ηを高くすることが出来る。 FIG. 37 shows the relationship between the turn ratio of the insulation transformer T1 and the efficiency η of the insulation type power supply circuit 12 at this time. As shown in FIG. 37, the efficiency η peaks when the turn ratio (N1 / N2) of the insulating transformer T1 is close to the voltage ratio (E1 / E out ) of the input and output. Accordingly, the turn ratio of the insulating transformer T1 is set to a range of (E1 / E out ) × 0.5 to (E1 / E out ) × 1.5, and more preferably (E1 / E out ) × 0.65- ( The efficiency η of the insulated power supply circuit 12 can be increased by setting the range of E1 / E out ) × 1.35.

次に、図38を参照して、負荷の軽重に応じたPWM制御とPFM制御の切換えの第2の例について説明する。図38は、第2の切換例における負荷の軽重に応じて発振器から発生される発振信号を示す波形図であり、(A)は負荷が重いときの発振信号の波形を示し、(B)は負荷が軽いときの発振信号の波形を示し、(C)は負荷が非常に軽いときの発振信号の波形を示す。   Next, a second example of switching between PWM control and PFM control according to the load weight will be described with reference to FIG. FIG. 38 is a waveform diagram showing an oscillation signal generated from the oscillator in accordance with the load weight in the second switching example. FIG. 38A shows the waveform of the oscillation signal when the load is heavy, and FIG. The waveform of the oscillation signal when the load is light is shown, and (C) shows the waveform of the oscillation signal when the load is very light.

図16で説明したように、第2電源回路(例えば絶縁型電源回路12)のスイッチング素子FET1の制御を、負荷が小さなときにPFM制御とし、負荷が大きなときにPWM制御とすることで、軽負荷のときにスイッチングのオン時間が非常に小さくなることが回避され、結果として広い出力負荷に対応することが可能となる。   As described with reference to FIG. 16, the control of the switching element FET1 of the second power supply circuit (for example, the isolated power supply circuit 12) is PFM control when the load is small, and PWM control when the load is large. It is avoided that the on-time of switching becomes very small when the load is applied, and as a result, it is possible to cope with a wide output load.

同様に、図38に示すように、負荷が小さなときにPWM制御に、負荷が大きなときにPFM制御に切り換えることで、結果として広い出力負荷に対応することが可能となる。   Similarly, as shown in FIG. 38, by switching to PWM control when the load is small and switching to PFM control when the load is large, it is possible to cope with a wide output load as a result.

スイッチング損失はスイッチングパルスの立上り期間と立下り期間に比較的大きくなるため、スイッチング素子FET1のオン時間TONが短くなってくると、オン時間TONに占める立上り時間と立下り時間の占める割合が増す。これは伝達する電力に対して損失の割合が増すことを意味する。そのため、図38に示すように、オン時間TONがある程度短くなったらPFM制御に切り換えてスイッチング周期Tを伸ばすことで、損失を大きくせずに小さな出力負荷に対応することが可能となる。 Because switching losses are relatively large in rising period and a falling period of the switching pulse, the ON time T ON of the switching element FET1 is becomes shorter, the proportion occupied by the rising occupying the ON time T ON and fall times Increase. This means that the ratio of loss to the transmitted power increases. Therefore, as shown in FIG. 38, by the on-time T ON is extending the switching period T is switched to the PFM control After some extent shorter, it is possible to correspond to a small output load without increasing the loss.

以下、図39〜図44を参照しながら本発明の電源装置のバリエーションについて説明する。   Hereinafter, variations of the power supply device of the present invention will be described with reference to FIGS.

図39は、第8の実施例の電源装置10Gを示すもので第1の電源回路11Gと第2の電源回路12Gとを共に非絶縁型とした例である。
この第8の実施例の電源装置10Gは、位相制御方式の第1の電源回路11Gと、他励型チョッパー方式・降圧型の第2の電源回路12Gとから構成したものである。
FIG. 39 shows a power supply apparatus 10G of the eighth embodiment, and is an example in which both the first power supply circuit 11G and the second power supply circuit 12G are non-insulated.
The power supply apparatus 10G of the eighth embodiment is composed of a phase control type first power supply circuit 11G and a separately excited chopper type / step-down type second power supply circuit 12G.

第1の電源回路11Gは、例えばAC100VやAC200Vの入力電圧EINをその交流電圧の位相に基づきスイッチング素子Q1をオン・オフさせて入力することで、例えば入力電圧EINよりも低い中間電圧E1を生成する。位相制御方式では、軽負荷時において交流電圧が小さくなる位相でスイッチング素子Q1が駆動されるので、軽負荷時に対する電力効率を非常に高くすることが出来る。 The first power supply circuit 11G, for example by entering the switching element Q1 is turned on and off based on the input voltage E IN of AC100V or AC200V the phase of the AC voltage, for example, lower than the input voltage E IN intermediate voltage E1 Is generated. In the phase control method, the switching element Q1 is driven at a phase where the AC voltage becomes small at light load, so that the power efficiency for light load can be very high.

なお、このような位相制御方式の電源回路では、図6に示すように、スイッチング素子(シリコン制御整流器SCR)の前段に全波整流回路や半波整流回路を設けた構成とすることも出来る。しかしながら、図39のように整流回路を設けない方が、整流回路での損失を省き、電源装置のコンパクト化を図れるという点で効果的である。   In such a phase control type power supply circuit, as shown in FIG. 6, a full-wave rectifier circuit or a half-wave rectifier circuit may be provided before the switching element (silicon-controlled rectifier SCR). However, not providing a rectifier circuit as shown in FIG. 39 is effective in that the loss in the rectifier circuit can be eliminated and the power supply apparatus can be made compact.

第2の電源回路12Gは、他励型チョッパー方式・降圧型のスイッチング電源回路で、中間電圧E1を入力してそれを降圧した出力電圧EOUTを生成する。図示の構成は一般的な降圧型DC/DCコンバータの構成であり、FET2はMOSFETなどのスイッチング素子、54はスイッチング制御を行う制御回路、D7はショットキーバリアダイオードなどの整流ダイオード、Lはリアクトル、55は出力電圧EOUTの検出回路、C2は平滑ダイオードである。 The second power supply circuit 12G is a switching power supply circuit of the separately excited chopper mode, step-down, to produce an output voltage E OUT which enter the intermediate voltage E1 steps down it. The configuration shown is a configuration of a general step-down DC / DC converter, where FET2 is a switching element such as a MOSFET, 54 is a control circuit that performs switching control, D7 is a rectifier diode such as a Schottky barrier diode, L is a reactor, 55 is a detection circuit for the output voltage E OUT , and C2 is a smoothing diode.

このような電源装置10Gによれば、第2の電源回路12Gに入力電圧EINよりも低い中間電圧E1が供給されるので、入力電圧EINが直接入力される場合に比べて、出力負荷が小さなときでもスイッチング素子FET2のオン時間を長くすることが出来る。それにより軽負荷時の電力効率を高くすることが出来る。 According to such a power supply apparatus 10G, the intermediate voltage E1 is supplied is lower than the input voltage E IN to the second power supply circuit 12G, as compared with the case where the input voltage E IN is directly input, output load Even when it is small, the ON time of the switching element FET2 can be lengthened. Thereby, the power efficiency at the time of light load can be made high.

図40は、第9の実施例の電源装置10Hを示すもので、第1の電源回路11Hを非絶縁型とし、その後段に絶縁型の電源回路12Haと、非絶縁型の電源回路12Hbとを並列に設けたものである。
このような電源装置10Hは、絶縁された電圧EOUT1と、絶縁を要しない電圧EOUT2とを電源とするシステムにおいて有用である。
FIG. 40 shows a power supply device 10H of the ninth embodiment, in which the first power supply circuit 11H is a non-insulating type, and an insulating power supply circuit 12Ha and a non-insulating power supply circuit 12Hb are provided at the subsequent stage. It is provided in parallel.
Such power supply 10H includes a voltage E OUT1 which is insulated, is useful in a system for the power supply and not requiring voltage E OUT2 insulation.

ここで、非絶縁型の第1の電源回路11Hとしては、図6や図39に示すような位相制御方式の電源回路を適用すると好ましい。後段の絶縁型の電源回路12Haとしては、図6に示すフライバック型電源回路を適用したり、或いは、フォワード型の電源回路を適用しても良い。また、後段の非絶縁型の電源回路12Hbとしては、他励方式のスイッチング電源回路を適用すると好ましく、降圧型や昇降圧型のスイッチング電源回路を適用することが出来る。   Here, as the non-insulated first power supply circuit 11H, it is preferable to apply a phase control type power supply circuit as shown in FIG. 6 or FIG. As the subsequent-stage insulated power supply circuit 12Ha, a flyback power supply circuit shown in FIG. 6 or a forward power supply circuit may be applied. Further, as the subsequent non-insulated power supply circuit 12Hb, a separately excited switching power supply circuit is preferably applied, and a step-down or step-up / step-down switching power supply circuit can be applied.

図41は、第10の実施例の電源装置10Iを示すものである。   FIG. 41 shows a power supply device 10I of the tenth embodiment.

同図において、EINは交流の入力電圧、Q1は第1電源回路のスイッチング素子、L2はサージ除去用のチョークコイル、C1は平滑コンデンサ、R14,R15は中間電圧E1の検出抵抗、IC1は第1電源回路の制御回路、101は制御回路用の電力を供給する第1補助電源回路、111は位相制御用に入力電圧EINの同期信号を生成するフィルタ回路である。 In the figure, EIN is an AC input voltage, Q1 is a switching element of the first power supply circuit, L2 is a choke coil for surge removal, C1 is a smoothing capacitor, R14 and R15 are detection resistors for intermediate voltage E1, and IC1 is a first resistor. the control circuit of power source circuit, 101 first auxiliary power supply circuit for supplying power for the control circuit, 111 is a filter circuit for generating a synchronizing signal of the input voltage E iN for phase control.

また、T1は第2の電源回路のフライバック型の絶縁トランス、D16は整流ダイオード、C2は平滑コンデンサ、L1,C21はリプル除去用のチョークコイルとコンデンサ、R19,R20は出力電圧EOUTの検出抵抗、121はフォトカプラを用いた帰還回路、IC2は第2の電源回路の制御回路である。 Further, T1 is a flyback isolation transformer of the second power supply circuit, D16 are rectifying diodes, C2 smoothing capacitor, L1, C21 choke coil and a capacitor for ripple removal, R19, R20 detection of the output voltage E OUT A resistor, 121 is a feedback circuit using a photocoupler, and IC2 is a control circuit for the second power supply circuit.

スイッチング素子Q1は、例えば、サイリスタやその他の四層素子からなり、その制御端子に微分回路112やダイオードD15を介して制御回路IC1の信号が入力されてオン・オフ動作する。   The switching element Q1 is composed of, for example, a thyristor or other four-layer element, and the signal of the control circuit IC1 is input to its control terminal via the differentiation circuit 112 or the diode D15, and the switching element Q1 is turned on / off.

制御回路IC1は、スイッチング素子Q1を位相制御方式で制御する回路を、例えば1個の半導体チップ上に集積したものである。そして、検出抵抗R4,R5からの検出電圧とフィルタ回路111からの同期信号とを入力して、これらの信号に基づき検出電圧が一定値に維持されるようにスイッチング素子Q1に駆動信号を出力する。この制御回路ICは一般耐圧のプロセスにより形成される。   The control circuit IC1 is obtained by integrating a circuit that controls the switching element Q1 by a phase control method, for example, on one semiconductor chip. Then, the detection voltages from the detection resistors R4 and R5 and the synchronization signal from the filter circuit 111 are input, and a drive signal is output to the switching element Q1 based on these signals so that the detection voltage is maintained at a constant value. . The control circuit IC is formed by a general breakdown voltage process.

帰還回路121は、検出抵抗R19,R20からの検出電圧に比例した電流を、可変型シャントレギュレータ用デバイスIC3によりフォトカプラの発光ダイオードIC4−2に流し、この発光をフォトカプラのフォトトランジスタIC4−1で受けて、その検出電圧を制御回路IC2に出力する。   The feedback circuit 121 causes a current proportional to the detection voltage from the detection resistors R19 and R20 to flow to the light emitting diode IC4-2 of the photocoupler by the variable shunt regulator device IC3, and this light emission is supplied to the phototransistor IC4-1 of the photocoupler. And outputs the detected voltage to the control circuit IC2.

制御回路IC2は、第2電源回路のスイッチング素子(例えばMOSFET)と、スイッチング制御用の発振器と、スイッチング制御を行う制御回路とを、例えば1個の半導体チップ上に集積したものである。そして、フォトカプラからの検出電圧に基づき、この検出電圧が一定値に維持されるように、PWM制御やPFM制御により内部のスイッチング素子をオン・オフさせて、絶縁トランスT1の一次巻線に間歇的に中間電圧E1を印加させて電流を流す。   The control circuit IC2 is obtained by integrating a switching element (for example, a MOSFET) of a second power supply circuit, an oscillator for switching control, and a control circuit for performing switching control on, for example, one semiconductor chip. Then, based on the detection voltage from the photocoupler, the internal switching element is turned on / off by PWM control or PFM control so that the detection voltage is maintained at a constant value, and the primary winding of the isolation transformer T1 is intermittently provided. Thus, an intermediate voltage E1 is applied to pass a current.

この制御回路IC2は、内蔵されているスイッチング素子に絶縁トランスT1から大きな起電力が入力される場合があるので、高耐圧のプロセスで形成し、高耐圧構造を有する。   Since a large electromotive force may be input from the isolation transformer T1 to the built-in switching element, the control circuit IC2 is formed by a high breakdown voltage process and has a high breakdown voltage structure.

第1補助電源回路101は、入力電圧EINをコンデンサC11により分割した電圧を取り込んで制御回路IC1,IC2の動作電圧を生成する。この動作電圧は、ツェナーダイオードD12によりレギュレートした後、ダイオード14により整流され、且つ、コンデンサC15により平滑されて出力される。 The first auxiliary power supply circuit 101, the input voltage E IN and generates an operating voltage of the control circuit IC1, IC2 takes in the voltage divided by the capacitor C11. This operating voltage is regulated by the Zener diode D12, then rectified by the diode 14, and smoothed and output by the capacitor C15.

このように、第1補助電源回路101から制御回路IC1,IC2の電力供給を行わせることで、制御系で消費される固定損失を低減させ、軽負荷時の電力効率をさらに向上させることが出来る。   In this way, by supplying power from the first auxiliary power supply circuit 101 to the control circuits IC1 and IC2, the fixed loss consumed in the control system can be reduced, and the power efficiency at light load can be further improved. .

図42は、第11の実施例の電源装置10Jを示すものである。この電源装置10Jは、図41の電源装置10Iにドライブ回路113と第2補助電源回路102を追加したものである。   FIG. 42 shows a power supply device 10J of the eleventh embodiment. The power supply device 10J is obtained by adding a drive circuit 113 and a second auxiliary power supply circuit 102 to the power supply device 10I of FIG.

ドライブ回路113は、2段構成のトランジスタQ2,Q3により、制御回路IC1からの制御信号をスイッチング素子Q1の駆動電圧に変換して該スイッチング素子Q1の制御端子に出力する。   The drive circuit 113 converts the control signal from the control circuit IC1 into the drive voltage of the switching element Q1 by the two-stage transistors Q2 and Q3, and outputs it to the control terminal of the switching element Q1.

第2補助電源回路102は、入力電圧EINをコンデンサC12で分割した電圧を取り込んでドライブ回路113に供給する。供給電圧は、ツェナーダイオードD11によりレギュレートした後、ダイオードD13により整流され、且つ、コンデンサC24により平滑されて出力される。 The second auxiliary power supply circuit 102 takes in a voltage obtained by dividing the input voltage EIN by the capacitor C12 and supplies it to the drive circuit 113. The supply voltage is regulated by the Zener diode D11, then rectified by the diode D13, and smoothed and output by the capacitor C24.

このように、第2補助電源回路102を第1補助電源回路101とは独立して設けて、ドライブ回路113に動作電圧を供給させることで、制御回路IC1とドライブ回路113とにそれぞれ最適な電力供給が行われ、さらに電力効率の向上を図ることが出来る。   As described above, the second auxiliary power supply circuit 102 is provided independently of the first auxiliary power supply circuit 101, and the drive circuit 113 is supplied with the operating voltage, so that the control circuit IC1 and the drive circuit 113 have optimum power respectively. Supply is performed, and the power efficiency can be further improved.

図43は、第12の実施例の電源装置10Kを示すものである。
この電源装置10Kは、図41の電源装置10Iとほぼ同様の構成であり、第2の制御回路IC2の動作電圧を第1補助電源回路101から供給するのではなく、第1電源回路の出力電圧(中間電圧E1)を動作電圧として供給する点で異なる。
FIG. 43 shows a power supply device 10K of the twelfth embodiment.
The power supply device 10K has substantially the same configuration as the power supply device 10I of FIG. 41, and does not supply the operating voltage of the second control circuit IC2 from the first auxiliary power supply circuit 101, but the output voltage of the first power supply circuit. The difference is that (intermediate voltage E1) is supplied as the operating voltage.

中間電圧E1は、第1電源回路によって低い電圧にされるので、制御回路IC2の動作電圧として適切な電圧となる場合がある。このようなときに、図43の電源装置10Kのように中間電圧E1を制御回路IC2の動作電圧として供給することが出来る。   Since the intermediate voltage E1 is set to a low voltage by the first power supply circuit, it may be an appropriate voltage as the operating voltage of the control circuit IC2. In such a case, the intermediate voltage E1 can be supplied as the operating voltage of the control circuit IC2 as in the power supply device 10K of FIG.

第2の制御回路IC2には上述のように内蔵されているスイッチング素子に絶縁トランスT1から高電圧が印加されるおそれがあるため、この電源装置10Kは、第1の制御回路IC1と第2の制御回路IC2との電源ラインを分離できる点で有用である。   Since the second control circuit IC2 may be applied with a high voltage from the isolation transformer T1 to the built-in switching element as described above, the power supply device 10K includes the first control circuit IC1 and the second control circuit IC2. This is useful in that the power supply line from the control circuit IC2 can be separated.

図44は、第13の実施例の電源装置10Lを示すものである。
この電源装置10Lは、図42の電源装置10Jとほぼ同様の構成であり、第2の制御回路IC2の動作電圧を第1補助電源回路101から供給するのではなく、第1電源回路の出力電圧(中間電圧E1)を動作電圧として供給するようにした点で異なる。
FIG. 44 shows a power supply device 10L of the thirteenth embodiment.
The power supply device 10L has substantially the same configuration as the power supply device 10J of FIG. 42, and does not supply the operating voltage of the second control circuit IC2 from the first auxiliary power supply circuit 101, but the output voltage of the first power supply circuit. The difference is that (intermediate voltage E1) is supplied as the operating voltage.

第2の制御回路IC2には内蔵されているスイッチング素子に絶縁トランスT1から高電圧が印加されるおそれがあるため、第1の制御回路IC1と第2の制御回路IC2との電源ラインを分離できる点で、この電源装置10Lは有用である。   Since there is a possibility that a high voltage may be applied from the isolation transformer T1 to the built-in switching element in the second control circuit IC2, the power supply lines of the first control circuit IC1 and the second control circuit IC2 can be separated. In this respect, the power supply device 10L is useful.

以上、本発明についてその好ましい実施の形態によって説明してきたが、本発明の精神を逸脱しない範囲内で、種々の変形が当業者によって可能であるのは明らかである。   Although the present invention has been described with reference to preferred embodiments, it is obvious that various modifications can be made by those skilled in the art without departing from the spirit of the present invention.

本発明の実施の形態に係る電源装置を示すブロック図である。It is a block diagram which shows the power supply device which concerns on embodiment of this invention. 図1に示した電源装置の電気特性を示す特性図である。It is a characteristic view which shows the electrical property of the power supply device shown in FIG. 本発明による電源装置と従来の電源装置の効率特性を示す特性図である。It is a characteristic view which shows the efficiency characteristic of the power supply device by this invention, and the conventional power supply device. 本発明による電源装置と従来の電源装置の損失電力特性を示す特性図である。It is a characteristic view which shows the power loss characteristic of the power supply device by this invention, and the conventional power supply device. 第2の電源回路の入力電圧倍率を示す図である。It is a figure which shows the input voltage magnification of a 2nd power supply circuit. 本発明の第1の実施例による電源装置を示すブロック図である。It is a block diagram which shows the power supply device by 1st Example of this invention. 本発明の第2の実施例による電源装置を示すブロック図である。It is a block diagram which shows the power supply device by 2nd Example of this invention. PWM信号のオン時間:オフ時間の比を略1:3に選定したときの波形を示す図である。It is a figure which shows a waveform when the ratio of the on time of PWM signal: off time is selected to about 1: 3. PWM信号のオン時間を、PWM信号のオフ時間よりも長く選定した場合の波形を示す図である。It is a figure which shows a waveform at the time of selecting the ON time of a PWM signal longer than the OFF time of a PWM signal. PWM信号のオフ時間をオン時間の3倍よりも長く選定した場合の波形を示す図である。It is a figure which shows the waveform at the time of selecting the OFF time of a PWM signal longer than 3 times of ON time. PWM信号の比TON:TOFFと絶縁型電源回路の効率との間の関係を示す特性図である。It is a characteristic view which shows the relationship between ratio TON : TOFF of a PWM signal, and the efficiency of an insulation type power supply circuit. 本発明の第3の実施例による電源装置を示すブロック図である。It is a block diagram which shows the power supply device by 3rd Example of this invention. 絶縁トランスの一次巻線数対二次巻線数比N1:N2と絶縁型電源回路の効率との間の関係を示す特性図である。It is a characteristic figure which shows the relationship between the number of primary windings of an isolation transformer to the number of secondary windings N1: N2 and the efficiency of an insulation type power supply circuit. 出力電圧をパラメータとしたときの中間電圧(絶縁型電源回路の入力電圧)と絶縁型電源回路の効率との間の関係を示す特性図である。It is a characteristic view which shows the relationship between the intermediate voltage (input voltage of an insulation type power supply circuit) when an output voltage is used as a parameter, and the efficiency of an insulation type power supply circuit. 本発明の第4の実施例による電源装置を示すブロック図である。It is a block diagram which shows the power supply device by the 4th Example of this invention. 負荷の軽重に応じた、発振器から発生される発振信号の波形を示す図である。It is a figure which shows the waveform of the oscillation signal generate | occur | produced from an oscillator according to the lightness of load. 図15に示した電源装置の絶縁型電源回路に使用される発振器の構成を示すブロック図である。It is a block diagram which shows the structure of the oscillator used for the insulation type power supply circuit of the power supply device shown in FIG. 図17に示された発振器の動作を説明するための波形図である。FIG. 18 is a waveform diagram for explaining the operation of the oscillator shown in FIG. 17. PWM方式とPFM方式との切り換え点にヒステリシスを設けた様子を示す特性図である。It is a characteristic figure which shows a mode that the hysteresis was provided in the switching point of a PWM system and a PFM system. 本発明の第5の実施例による電源装置を示すブロック図である。It is a block diagram which shows the power supply device by the 5th Example of this invention. 図20に示した電源装置の出力電圧特性と中間電圧(絶縁型電源回路の入力電圧)特性の例を示す図である。It is a figure which shows the example of the output voltage characteristic and intermediate voltage (input voltage of an insulation type power supply circuit) characteristic of the power supply device shown in FIG. 本発明の第6の実施例による電源装置を示すブロック図である。It is a block diagram which shows the power supply device by the 6th Example of this invention. 図22に示した電源装置に使用される他の補助電源回路を示す回路図である。FIG. 23 is a circuit diagram showing another auxiliary power supply circuit used in the power supply device shown in FIG. 22. 図22に示した電源装置に使用される更に他の補助電源回路を示す回路図である。FIG. 23 is a circuit diagram showing still another auxiliary power supply circuit used in the power supply device shown in FIG. 22. 本発明の第7の実施例による電源装置を示すブロック図である。It is a block diagram which shows the power supply device by the 7th Example of this invention. 定格負荷時(重負荷時)において位相制御器から発生される制御パルスを説明するための波形図である。It is a wave form chart for explaining a control pulse generated from a phase controller at the time of rated load (at the time of heavy load). 中負荷時において位相制御器から発生される制御パルスを説明するための波形図である。It is a wave form diagram for demonstrating the control pulse generate | occur | produced from a phase controller at the time of medium load. 軽負荷時において位相制御器から発生される制御パルスを説明するための波形図である。It is a wave form diagram for demonstrating the control pulse generate | occur | produced from a phase controller at the time of light load. 図25に示した電源装置に使用されるマスク回路中の検出回路の動作を説明するための、帰還回路が出力する帰還信号の特性を示す図である。It is a figure which shows the characteristic of the feedback signal which a feedback circuit outputs for demonstrating operation | movement of the detection circuit in the mask circuit used for the power supply device shown in FIG. 図25に示した電源装置に使用される位相制御器の構成を示すブロック図である。It is a block diagram which shows the structure of the phase controller used for the power supply device shown in FIG. 負荷電流が小さいときの、図25に示す電源装置の動作を説明するための波形図である。FIG. 26 is a waveform diagram for explaining the operation of the power supply device shown in FIG. 25 when the load current is small. 図25に示した電源装置に使用される他のマルチ回路の構成を示すブロック図である。FIG. 26 is a block diagram showing a configuration of another multi-circuit used in the power supply device shown in FIG. 25. 図32に示したマルチ回路の動作を説明するための波形図である。FIG. 33 is a waveform diagram for explaining the operation of the multi-circuit shown in FIG. 32. 図25に示した電源装置に使用される更に他のマルチ回路の構成を示すブロック図である。FIG. 26 is a block diagram showing a configuration of still another multi-circuit used in the power supply device shown in FIG. 25. 図34中の1安定マルチバイブレータの出力信号の波形を示す波形図である。It is a wave form diagram which shows the waveform of the output signal of the 1 stable multivibrator in FIG. 第2の実施例の電源装置における待機負荷時と定格負荷時の動作波形を示す図である。It is a figure which shows the operation | movement waveform at the time of the standby load and rated load in the power supply device of a 2nd Example. 入力電圧と出力電圧の電圧比が異なる2つの電源回路における絶縁トランスの巻数比と絶縁型電源回路の効率ηとの関係を示す特性図である。FIG. 6 is a characteristic diagram showing a relationship between a turn ratio of an insulating transformer and efficiency η of an insulated power supply circuit in two power supply circuits having different voltage ratios between an input voltage and an output voltage. 負荷の軽重に応じた、発振器から発生される発振信号の波形の第2の例を示す図である。It is a figure which shows the 2nd example of the waveform of the oscillation signal generate | occur | produced from an oscillator according to the lightness of load. 本発明の第8の実施例の電源装置を示す図である。It is a figure which shows the power supply device of the 8th Example of this invention. 本発明の第9の実施例の電源装置を示すブロック図である。It is a block diagram which shows the power supply device of the 9th Example of this invention. 本発明の第10の実施例の電源装置を示す回路図である。It is a circuit diagram which shows the power supply device of the 10th Example of this invention. 本発明の第11の実施例の電源装置を示す回路図である。It is a circuit diagram which shows the power supply device of the 11th Example of this invention. 本発明の第12の実施例の電源装置を示す回路図である。It is a circuit diagram which shows the power supply device of the 12th Example of this invention. 本発明の第13の実施例の電源装置を示す回路図である。It is a circuit diagram which shows the power supply device of the 13th Example of this invention.

符号の説明Explanation of symbols

10,10A〜10L 電源装置
11,11A,11B,11G,11H 第1の電源回路(非絶縁型電源回路)
12,12A,12G,12Ha,12Hb 第2の電源回路
13,13A,13B,101,102 補助電源回路
15 マスク回路
20 AC電源又はDC電源
30 負荷(コントロール回路)
in 入力電圧
E1 中間電圧
out 出力電圧
41,41A 検出回路
42,42A 位相制御回路
42B 位相制御器
51 検出回路
52 帰還回路
53 PWM発振器
53A 発振器
61 ドライブ回路
62 積分回路
63 検出回路
64 切り替え回路
71 検出回路
72 帰還回路
81 検出回路
82 マルチ回路
821 2安定マルチバイブレータ
822 微分回路
823 2安定マルチバイブレータ
824 1安定マルチバイブレータ
91 位相制御回路
92 スイッチ回路
93 ドライブ回路
111 フィルタ回路
113 ドライブ回路
121 帰還回路
D1 全波整流器
SCR シリコン制御整流器
C1 コンデンサ
T1 絶縁トランス
N1 一次巻線
N2 二次巻線
FET1 電界効果トランジスタ(スイッチング素子)
D2 ダイオード
C2 コンデンサ
C3 コンデンサ
D3 全波整流器
D4 ダイオード
C4 コンデンサ
C5 コンデンサ
D5,D6 ダイオード
Q1 第1電源回路のスイッチング素子(四層素子)
IC1 第1電源回路の制御回路(第1制御IC)
IC2 第2電源回路の制御回路(第2制御IC)
10, 10A to 10L Power supply device 11, 11A, 11B, 11G, 11H First power supply circuit (non-insulated power supply circuit)
12, 12A, 12G, 12Ha, 12Hb Second power supply circuit 13, 13A, 13B, 101, 102 Auxiliary power supply circuit 15 Mask circuit 20 AC power supply or DC power supply 30 Load (control circuit)
E in input voltage E1 intermediate voltage E out output voltage 41, 41A detection circuit 42, 42A phase control circuit 42B phase controller 51 detection circuit 52 feedback circuit 53 PWM oscillator 53A oscillator 61 drive circuit 62 integration circuit 63 detection circuit 64 switching circuit 71 Detection circuit 72 Feedback circuit 81 Detection circuit 82 Multi-circuit 821 Bistable multivibrator 822 Differentiation circuit 823 Bistable multivibrator 824 1-stable multivibrator 91 Phase control circuit 92 Switch circuit 93 Drive circuit 111 Filter circuit 113 Drive circuit 121 Feedback circuit D1 All Wave rectifier SCR Silicon controlled rectifier C1 Capacitor T1 Isolation transformer N1 Primary winding N2 Secondary winding FET1 Field effect transistor (switching element)
D2 Diode C2 Capacitor C3 Capacitor D3 Full-wave Rectifier D4 Diode C4 Capacitor C5 Capacitor D5, D6 Diode Q1 Switching element (four-layer element) of the first power supply circuit
IC1 Control circuit of first power supply circuit (first control IC)
IC2 Control circuit for second power supply circuit (second control IC)

Claims (48)

2つ以上の電源回路を直列に接続する構成を取る電源装置において、前記2つ以上の電源回路のそれぞれは、入力電圧よりも出力電圧を低くすることを特徴とする電源装置。   A power supply apparatus having a configuration in which two or more power supply circuits are connected in series, wherein each of the two or more power supply circuits has an output voltage lower than an input voltage. 前記電源装置は、第1の電源回路と該第1の電源回路の出力を入力とする第2の電源回路とで構成され、
前記第1の電源回路が非絶縁型電源回路から構成され、
前記第2の電源回路が絶縁型電源回路から構成されていることを特徴とする請求項1に記載の電源装置。
The power supply device includes a first power supply circuit and a second power supply circuit that receives the output of the first power supply circuit as an input,
The first power circuit is a non-insulated power circuit;
The power supply device according to claim 1, wherein the second power supply circuit includes an insulated power supply circuit.
前記電源装置は、第1の電源回路と該第1の電源回路の出力を入力とする第2の電源回路とで構成され、
前記第1の電源回路が非絶縁型電源回路から構成され、
前記第2の電源回路が非絶縁型電源回路から構成されていることを特徴とする請求項1に記載の電源装置。
The power supply device includes a first power supply circuit and a second power supply circuit that receives the output of the first power supply circuit as an input,
The first power circuit is a non-insulated power circuit;
The power supply device according to claim 1, wherein the second power supply circuit includes a non-insulated power supply circuit.
前記電源装置は、第1の電源回路と該第1の電源回路の出力を入力とする第2の電源回路とで構成され、
前記第1の電源回路が非絶縁型電源回路から構成され、
前記第2の電源回路が、前記第1の電源回路の出力を入力する非絶縁型電源回路と、前記第1の電源回路の出力を入力する絶縁型電源回路とを並列にした電源回路から構成されていることを特徴とする請求項1に記載の電源装置。
The power supply device includes a first power supply circuit and a second power supply circuit that receives the output of the first power supply circuit as an input,
The first power circuit is a non-insulated power circuit;
The second power supply circuit comprises a power supply circuit in which a non-isolated power supply circuit that inputs the output of the first power supply circuit and an isolated power supply circuit that inputs the output of the first power supply circuit are arranged in parallel. The power supply device according to claim 1, wherein the power supply device is provided.
PWM方式を用いた前記絶縁型電源回路において、前記絶縁型電源回路の出力電圧として2.5Vから9Vを取る場合において、前記絶縁型電源回路の入力電圧を12V±20%の電圧にて使用することを特徴とする請求項2又は4に記載の電源装置。   In the insulation type power supply circuit using the PWM method, when the output voltage of the insulation type power supply circuit is 2.5V to 9V, the input voltage of the insulation type power supply circuit is used at a voltage of 12V ± 20%. The power supply device according to claim 2 or 4, wherein 前記絶縁型電源回路にPWM方式を採用した場合において、PWM信号により制御されるスイッチング素子のオン時間とオフ時間の比が、待機負荷時に1:2〜1:4にされることを特徴とする請求項5に記載の電源装置。   In the case where the PWM method is adopted for the insulated power supply circuit, the ratio between the on time and the off time of the switching element controlled by the PWM signal is set to 1: 2 to 1: 4 at the standby load. The power supply device according to claim 5. 前記絶縁型電源回路を構成する絶縁トランスとして、一次巻線数対二次巻線数比が3:1〜6:1の絶縁トランスを用いたことを特徴とする、請求項5に記載の電源装置。   6. The power supply according to claim 5, wherein an insulating transformer having a ratio of the number of primary windings to the number of secondary windings of 3: 1 to 6: 1 is used as an insulating transformer constituting the insulating power supply circuit. apparatus. PWM方式を用いた前記絶縁型電源回路において、無負荷時又は待機負荷時の前記絶縁型電源回路の出力電圧が2.5V〜9Vを取る場合において、前記絶縁型電源回路の入力電圧を12V±20%の電圧にて使用することを特徴とする、請求項2又は4に記載の電源装置。   In the isolated power supply circuit using the PWM method, when the output voltage of the isolated power supply circuit takes 2.5V to 9V at no load or standby load, the input voltage of the isolated power supply circuit is set to 12V ± The power supply device according to claim 2 or 4, wherein the power supply device is used at a voltage of 20%. 前記絶縁型電源回路は、重負荷時および中負荷時ではPFM方式で動作し、軽負荷時ではPWM方式で動作することを特徴とする、請求項5に記載の電源装置。   6. The power supply apparatus according to claim 5, wherein the insulated power supply circuit operates in a PFM method at a heavy load and a medium load, and operates in a PWM method at a light load. 前記PFM方式と前記PWM方式との間の切り換え点にヒステリシスを設けたことを特徴とする、請求項9に記載の電源装置。   The power supply device according to claim 9, wherein hysteresis is provided at a switching point between the PFM method and the PWM method. 負荷に応じて、前記非絶縁型電源回路から出力される出力電圧を可変する手段を更に備えたことを特徴とする、請求項5乃至7のいずれか1つに記載の電源装置。   The power supply apparatus according to any one of claims 5 to 7, further comprising means for varying an output voltage output from the non-insulated power supply circuit in accordance with a load. 負荷に応じて、前記第1電源回路から出力される出力電圧を可変する手段を更に備えたことを特徴とする、請求項2〜10のいずれか1つに記載の電源装置。   The power supply apparatus according to any one of claims 2 to 10, further comprising means for varying an output voltage output from the first power supply circuit in accordance with a load. 前記非絶縁型電源回路およびPWM制御された前記絶縁型電源回路の制御回路に電力を供給するための補助電源回路を更に備えたことを特徴とする、請求項5乃至8のいずれか1つに記載の電源装置。   The auxiliary power supply circuit for supplying electric power to the non-isolated power supply circuit and the control circuit of the isolated power supply circuit that is PWM-controlled, further comprising: The power supply described. 前記第1電源回路と前記第2電源回路とには、スイッチング動作により間歇的に入力電圧を取り込むスイッチング素子と、該スイッチング素子の制御を行う制御回路とが設けられ、
前記第1電源回路の前記制御回路と前記第2電源回路の前記制御回路とに電力を供給するための補助電源回路を更に備えたことを特徴とする請求項2〜12のいずれか1つに記載の電源装置。
The first power supply circuit and the second power supply circuit are provided with a switching element that intermittently takes an input voltage by a switching operation, and a control circuit that controls the switching element,
The auxiliary power supply circuit for supplying electric power to the control circuit of the first power supply circuit and the control circuit of the second power supply circuit is further provided. The power supply described.
前記非絶縁型電源回路は、前記入力電圧としてAC入力電圧を受けるものであり、前記非絶縁型電源回路は、前記AC入力電圧を整流した電圧に変換する整流器を含み、
定格負荷時には前記整流した電圧の全部を使用し、中負荷時には前記整流した電圧の約半分を使用し、軽負荷時には前記整流した電圧の一部のみを使用するように制御する制御手段を有することを特徴とする、請求項5乃至7および13のいずれか1つに記載の電源装置。
The non-isolated power supply circuit receives an AC input voltage as the input voltage, and the non-isolated power supply circuit includes a rectifier that converts the AC input voltage into a rectified voltage,
Control means for controlling to use all of the rectified voltage at rated load, use about half of the rectified voltage at medium load, and use only part of the rectified voltage at light load. The power supply device according to any one of claims 5 to 7 and 13, wherein:
交流の入力電圧から該入力電圧のピーク電圧より低い第1電圧を生成する第1電源回路と、
前記第1電圧から第2電圧を生成して出力する第2電源回路とを備え、
前記第1電源回路は、
前記入力電圧の位相に基づきスイッチング素子をオン・オフして当該入力電圧を入力する位相制御方式の電源回路であり、
定格負荷時には前記交流の入力電圧の全部を使用し、中負荷時には前記交流の入力電圧の約半分を使用し、軽負荷時には前記交流の入力電圧の一部のみを使用するように制御する制御手段を有することを特徴とする、請求項5乃至7および13のいずれか1つに記載の電源装置。
A first power supply circuit that generates a first voltage lower than a peak voltage of the input voltage from an AC input voltage;
A second power supply circuit that generates and outputs a second voltage from the first voltage,
The first power supply circuit includes:
A phase control type power supply circuit that inputs the input voltage by turning on and off the switching element based on the phase of the input voltage;
Control means for controlling so that all of the AC input voltage is used at rated load, about half of the AC input voltage is used at medium load, and only a part of the AC input voltage is used at light load. 14. The power supply device according to claim 5, wherein the power supply device includes:
入力電圧から第1電圧を生成する第1電源回路と、
前記第1電圧から第2電圧を生成して出力する第2電源回路とを備え、
前記第1電圧は前記入力電圧よりも低い電圧であることを特徴とする電源装置。
A first power supply circuit for generating a first voltage from an input voltage;
A second power supply circuit that generates and outputs a second voltage from the first voltage,
The power supply device, wherein the first voltage is lower than the input voltage.
交流の入力電圧から該入力電圧のピーク電圧より低い第1電圧を生成する第1電源回路と、
前記第1電圧から第2電圧を生成して出力する第2電源回路とを備え、
前記第1電源回路は、前記入力電圧の位相に基づきスイッチング素子をオン・オフして当該入力電圧を入力する位相制御方式の電源回路であり、
前記第2電源回路は、トランスを介して前記第2電圧を生成する絶縁型の電源回路であることを特徴とする電源装置。
A first power supply circuit that generates a first voltage lower than a peak voltage of the input voltage from an AC input voltage;
A second power supply circuit that generates and outputs a second voltage from the first voltage,
The first power supply circuit is a power supply circuit of a phase control system that turns on and off a switching element based on the phase of the input voltage and inputs the input voltage,
The power supply device, wherein the second power supply circuit is an insulating power supply circuit that generates the second voltage through a transformer.
交流の入力電圧から該入力電圧のピーク電圧より低い第1電圧を生成する第1電源回路と、
前記第1電圧から第2電圧を生成して出力する第2電源回路とを備え、
前記第1電源回路は、前記入力電圧の位相に基づき第1スイッチング素子をオン・オフして当該入力電圧を入力する位相制御方式の電源回路であり、
前記第2電源回路は、発振器の信号に基づき第2スイッチング素子をオン・オフして前記第1電圧を入力する他励型チョッパー方式の電源回路であることを特徴とする電源装置。
A first power supply circuit that generates a first voltage lower than a peak voltage of the input voltage from an AC input voltage;
A second power supply circuit that generates and outputs a second voltage from the first voltage,
The first power supply circuit is a phase control type power supply circuit that turns on and off the first switching element based on the phase of the input voltage and inputs the input voltage.
The power supply apparatus according to claim 1, wherein the second power supply circuit is a separately-excited chopper type power supply circuit that inputs and outputs the first voltage by turning on and off a second switching element based on an oscillator signal.
入力電圧から第1電圧を生成する第1電源回路と、
前記第1電圧から第2電圧を生成して出力する第2電源回路とを備え、
前記第1電源回路は、スイッチング素子をオン・オフして前記入力電圧を入力する降圧型チョッパー方式の電源回路であり、
前記第2電源回路は、トランスを介して前記第2電圧を生成する絶縁型の電源回路であることを特徴とする電源装置。
A first power supply circuit for generating a first voltage from an input voltage;
A second power supply circuit that generates and outputs a second voltage from the first voltage,
The first power supply circuit is a step-down chopper type power supply circuit that turns on and off a switching element and inputs the input voltage,
The power supply device, wherein the second power supply circuit is an insulating power supply circuit that generates the second voltage through a transformer.
前記絶縁型の第2電源回路は、発振器の信号に基づきスイッチング素子をオン・オフすることで前記第1電圧を入力して前記トランスの一次側の電流を流す他励型・絶縁型の電源回路であることを特徴とする請求項18又は20に記載の電源装置。   The isolated second power supply circuit is a separately-excited / insulated power supply circuit that inputs the first voltage to flow a current on the primary side of the transformer by turning on and off a switching element based on an oscillator signal. The power supply device according to claim 18 or 20, wherein 前記トランスはフライバックトランスであることを特徴とする請求項21記載の電源装置。   The power supply device according to claim 21, wherein the transformer is a flyback transformer. 前記第1電源回路における前記スイッチング素子は、P型半導体とN型半導体とを交互に4層に形成してなる四層素子であることを特徴とする請求項18〜22の何れかに記載の電源装置。   The switching element in the first power supply circuit is a four-layer element in which P-type semiconductors and N-type semiconductors are alternately formed in four layers. Power supply. 前記第2電源回路における前記スイッチング素子は、MOSFETであることを特徴とする請求項19,21,22の何れかに記載の電源装置。   The power supply device according to claim 19, wherein the switching element in the second power supply circuit is a MOSFET. 前記第1電源回路は、100V以上の入力電圧を30V以下に降圧して前記第1電圧とすることを特徴とする請求項17〜24の何れかに記載の電源装置。   The power supply device according to any one of claims 17 to 24, wherein the first power supply circuit steps down an input voltage of 100 V or more to 30 V or less to make the first voltage. 前記第1電源回路は、100V以上の入力電圧を20V以下に降圧して前記第1電圧とすることを特徴とする請求項17〜24の何れかに記載の電源装置。   The power supply device according to any one of claims 17 to 24, wherein the first power supply circuit steps down an input voltage of 100 V or more to 20 V or less to make the first voltage. 前記第1電源回路から出力される前記第1電圧は、該第2電源回路から出力される前記第2電圧の5倍より低い電圧であることを特徴とする請求項17〜24の何れかに記載の電源装置。   25. The first voltage output from the first power supply circuit is a voltage lower than five times the second voltage output from the second power supply circuit. The power supply described. 前記第1電源回路から出力される前記第1電圧は、該第2電源回路から出力される前記第2電圧より高い電圧であることを特徴とする請求項25〜27の何れかに記載の電源装置。   The power supply according to any one of claims 25 to 27, wherein the first voltage output from the first power supply circuit is higher than the second voltage output from the second power supply circuit. apparatus. 前記第2電源回路の前記トランスにおける一次巻線と二次巻線の巻数比が、
(E1/Eout)×0.5〜(E1/Eout)×1.5
ここで、E1は第2電源回路に入力される第1電圧
outは第2電源回路から出力される第2電圧
の範囲に含まれていることを特徴とする請求項18,20〜22の何れかに記載の電源装置。
The turn ratio of the primary winding and the secondary winding in the transformer of the second power supply circuit is:
(E1 / E out ) × 0.5 to (E1 / E out ) × 1.5
Here, E1 is the first voltage input to the second power supply circuit.
E out is the power supply device according to claim 18,20~22, characterized in that it contains in the range of the second voltage output from the second power supply circuit.
前記第2電源回路の前記トランスの一次側に電流が流されるオン時間とこの電流が遮断されるオフ時間との比が、待機負荷時に1:2〜1:4の範囲内になることを特徴とする請求項18,20〜22の何れかに記載の電源装置。   A ratio of an on time during which a current flows to the primary side of the transformer of the second power supply circuit and an off time during which the current is cut off is in a range of 1: 2 to 1: 4 during a standby load. The power supply device according to any one of claims 18 and 20 to 22. 前記第2電源回路の前記トランスの一次側に電流が流されるオン時間とこの電流が遮断されるオフ時間との比が、10mW〜50mWの出力時に1:2〜1:4の範囲内になることを特徴とする請求項18,20〜22の何れかに記載の電源装置。   The ratio of the on time during which a current flows to the primary side of the transformer of the second power supply circuit and the off time during which the current is cut off is within a range of 1: 2 to 1: 4 at the output of 10 mW to 50 mW. The power supply device according to any one of claims 18 and 20-22. 前記第2電源回路の前記トランスの一次側に電流が流されるオン時間とこの電流が遮断されるオフ時間との比が、電源装置が搭載されるシステムの待機モードの負荷時に1:2〜1:4の範囲内になることを特徴とする請求項18,20〜22の何れかに記載の電源装置。   The ratio of the on time during which current flows to the primary side of the transformer of the second power supply circuit and the off time during which this current is interrupted is 1: 2 to 1 when the system in which the power supply device is mounted is loaded in the standby mode. 23. The power supply device according to claim 18, wherein the power supply device falls within a range of 4. 前記第2電源回路の前記スイッチング素子の制御方式が、出力負荷の大きさに応じてPWM制御とPFM制御とに切り換えられることを特徴とする請求項19,21,22,24の何れかに記載の電源装置。   25. The control method for the switching element of the second power supply circuit is switched between PWM control and PFM control according to the magnitude of the output load. Power supply. 出力負荷が大きいときはPWM制御に、出力負荷が小さいときにPFM制御に切り換えられることを特徴とする請求項33記載の電源装置。   34. The power supply apparatus according to claim 33, wherein the control is switched to PWM control when the output load is large, and to PFM control when the output load is small. 出力負荷が大きいときはPFM制御に、出力負荷が小さいときにPWM制御に切り換えられることを特徴とする請求項33記載の電源装置。   34. The power supply apparatus according to claim 33, wherein the power supply device is switched to PFM control when the output load is large, and to PWM control when the output load is small. 出力負荷の大きさに応じて、前記第1電源回路から出力される第1電圧の大きさを変化させる手段を備えたことを特徴とする、請求項17〜35のいずれか1つに記載の電源装置。   The means according to any one of claims 17 to 35, further comprising means for changing the magnitude of the first voltage output from the first power supply circuit in accordance with the magnitude of the output load. Power supply. 前記第1電源回路の前記スイッチング素子を制御する第1制御ICと、
前記第2電源回路の前記スイッチング素子および該スイッチング素子を制御する制御回路とが集積された第2制御ICとを備え、
前記第2制御ICは、第1制御ICよりも高い耐圧構造を有するICであることを特徴とする請求項19,21,22,24,33〜35の何れかに記載の電源装置。
A first control IC that controls the switching element of the first power supply circuit;
A second control IC in which the switching element of the second power supply circuit and a control circuit for controlling the switching element are integrated;
36. The power supply device according to any one of claims 19, 21, 22, 24, and 33 to 35, wherein the second control IC is an IC having a higher withstand voltage structure than the first control IC.
前記第1電源回路の前記スイッチング素子を制御する第1制御回路と、
前記第1制御回路に電力を供給する第1補助電源回路とを備えたことを特徴とする請求項19,21,22,24,33〜35,37の何れかに記載の電源装置。
A first control circuit for controlling the switching element of the first power supply circuit;
The power supply device according to any one of claims 19, 21, 22, 24, 33 to 35, and 37, comprising: a first auxiliary power supply circuit that supplies power to the first control circuit.
前記第1補助電源回路は、前記第1電源回路の入力電圧をコンデンサ分割した電圧を入力して出力電圧を生成する構成であることを特徴とする請求項38に記載の電源装置。   The power supply device according to claim 38, wherein the first auxiliary power supply circuit is configured to generate an output voltage by inputting a voltage obtained by dividing the input voltage of the first power supply circuit by a capacitor. 前記第1電源回路の前記スイッチング素子を駆動する第1ドライブ回路と、
前記第1補助電源回路とは別に前記入力電圧をコンデンサ分割した電圧を入力して出力電圧を生成する第2補助電源回路とを備え、
前記第2補助電源回路により前記第1ドライブ回路に電力が供給されることを特徴とする請求項38又は39に記載の電源装置。
A first drive circuit for driving the switching element of the first power supply circuit;
A second auxiliary power circuit for generating an output voltage by inputting a voltage obtained by dividing the input voltage by a capacitor separately from the first auxiliary power circuit;
40. The power supply apparatus according to claim 38 or 39, wherein power is supplied to the first drive circuit by the second auxiliary power supply circuit.
前記第2電源回路の前記スイッチング素子を制御する第2制御回路を備え、
前記第1補助電源回路により前記第2制御回路に電力が供給されることを特徴とする請求項38〜40の何れかに記載の電源装置。
A second control circuit for controlling the switching element of the second power supply circuit;
41. The power supply device according to claim 38, wherein electric power is supplied to the second control circuit by the first auxiliary power supply circuit.
前記第2電源回路の前記スイッチング素子を制御する第2制御回路を備え、
前記第1電源回路から出力される前記第1電圧が前記第2制御回路に動作電圧として供給されることを特徴とする請求項38〜40の何れかに記載の電源装置。
A second control circuit for controlling the switching element of the second power supply circuit;
41. The power supply device according to claim 38, wherein the first voltage output from the first power supply circuit is supplied as an operating voltage to the second control circuit.
出力負荷に対する電力効率が、無負荷から待機負荷の範囲で最大となっていることを特徴とする請求項1〜42の何れかに記載の電源装置。   The power supply apparatus according to any one of claims 1 to 42, wherein the power efficiency with respect to the output load is maximized in a range from no load to a standby load. 出力負荷に対する電力効率が、電源装置が搭載されるシステムの待機モードの負荷±10パーセントの範囲で最大となっていることを特徴とする請求項1〜42の何れかに記載の電源装置。   The power supply apparatus according to any one of claims 1 to 42, wherein the power efficiency with respect to the output load is maximized in a range of a load of ± 10% in a standby mode of a system in which the power supply apparatus is mounted. 出力負荷に対する電力効率が、20mW〜100mWの範囲で最大となっていることを特徴とする請求項1〜42の何れかに記載の電源装置。   The power supply apparatus according to any one of claims 1 to 42, wherein the power efficiency with respect to the output load is maximized in a range of 20 mW to 100 mW. 出力負荷に対する電力効率が、無負荷から待機負荷の範囲で70%以上となっていることを特徴とする請求項1〜42の何れかに記載の電源装置。   The power supply apparatus according to any one of claims 1 to 42, wherein the power efficiency with respect to the output load is 70% or more in a range from no load to a standby load. 出力負荷に対する電力効率が、電源装置が搭載されるシステムの待機モードの負荷±10パーセントの範囲で70%以上となっていることを特徴とする請求項1〜42の何れかに記載の電源装置。   The power supply apparatus according to any one of claims 1 to 42, wherein the power efficiency with respect to the output load is 70% or more in a range of standby mode load ± 10% of a system in which the power supply apparatus is mounted. . 出力負荷に対する電力効率が、20mW〜50mWの負荷の範囲で70%以上となっていることを特徴とする請求項1〜42の何れかに記載の電源装置。   The power supply apparatus according to any one of claims 1 to 42, wherein the power efficiency with respect to the output load is 70% or more in a load range of 20 mW to 50 mW.
JP2005345544A 2005-09-27 2005-11-30 Power supply device Pending JP2007124879A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005345544A JP2007124879A (en) 2005-09-27 2005-11-30 Power supply device
PCT/JP2006/309147 WO2007037033A1 (en) 2005-09-27 2006-05-02 Electric power supply device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005279964 2005-09-27
JP2005345544A JP2007124879A (en) 2005-09-27 2005-11-30 Power supply device

Publications (1)

Publication Number Publication Date
JP2007124879A true JP2007124879A (en) 2007-05-17

Family

ID=37899470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005345544A Pending JP2007124879A (en) 2005-09-27 2005-11-30 Power supply device

Country Status (2)

Country Link
JP (1) JP2007124879A (en)
WO (1) WO2007037033A1 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008067505A (en) * 2006-09-07 2008-03-21 Nec Electronics Corp Switching power supply and control method in the same
JP2010193631A (en) * 2009-02-18 2010-09-02 Canon Inc Power supply apparatus and image forming apparatus
JP2010226909A (en) * 2009-03-25 2010-10-07 Honda Motor Co Ltd Power supply unit
JP2014150667A (en) * 2013-02-01 2014-08-21 Brother Ind Ltd Power-supply system
JP2014158388A (en) * 2013-02-18 2014-08-28 Brother Ind Ltd Power supply system, and image formation device comprising the same
JP2014180200A (en) * 2013-03-13 2014-09-25 Power Integrations Inc Power converter controller, power converter, and method for detecting input of power converter
CN104917404A (en) * 2014-03-10 2015-09-16 柯尼卡美能达株式会社 Electric power supply control device which can lower power consumption
US9473015B2 (en) 2013-02-06 2016-10-18 Brother Kogyo Kabushiki Kaisha Power supply system

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713967A (en) * 1980-06-25 1982-01-25 Kami Denshi Kogyo Kk Full voltage switching regulator
JPH0274156A (en) * 1988-09-08 1990-03-14 Nippon Denso Co Ltd Flyback-type dc-dc converter
JPH02223379A (en) * 1989-02-23 1990-09-05 Toshiba Corp Power converter
JPH04312353A (en) * 1991-04-09 1992-11-04 Toyota Autom Loom Works Ltd Dc-dc converter
JPH06284729A (en) * 1993-03-29 1994-10-07 Toshiba Lighting & Technol Corp Power-supply circuit
JPH08172773A (en) * 1994-12-16 1996-07-02 Mita Ind Co Ltd Power supply circuit
JPH1189222A (en) * 1997-09-03 1999-03-30 Hitachi Ltd Voltage converter circuit
JP2002291235A (en) * 2001-03-26 2002-10-04 Harison Toshiba Lighting Corp Power supply and electrical equipment
JP2003164152A (en) * 2001-11-26 2003-06-06 Tdk Corp Switching power unit
JP2004236461A (en) * 2003-01-31 2004-08-19 Onkyo Corp Switching controller and switching power supply equipped with the switching controller
JP2005073455A (en) * 2003-08-27 2005-03-17 Himaga Denshi:Kk Variable pulsating flow power supply device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS611054A (en) * 1984-06-14 1986-01-07 Toshiba Corp Amplifying gate type semiconductor device
JPH02131364A (en) * 1988-11-02 1990-05-21 Hitachi Medical Corp Resonance-type dc-dc converter
JPH1014217A (en) * 1996-06-17 1998-01-16 Murata Mfg Co Ltd Switching power supply
JP2003180073A (en) * 2001-12-10 2003-06-27 Ricoh Co Ltd Power supply circuit
JP2003299356A (en) * 2002-04-01 2003-10-17 Nanao Corp Dc-dc converter control method

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713967A (en) * 1980-06-25 1982-01-25 Kami Denshi Kogyo Kk Full voltage switching regulator
JPH0274156A (en) * 1988-09-08 1990-03-14 Nippon Denso Co Ltd Flyback-type dc-dc converter
JPH02223379A (en) * 1989-02-23 1990-09-05 Toshiba Corp Power converter
JPH04312353A (en) * 1991-04-09 1992-11-04 Toyota Autom Loom Works Ltd Dc-dc converter
JPH06284729A (en) * 1993-03-29 1994-10-07 Toshiba Lighting & Technol Corp Power-supply circuit
JPH08172773A (en) * 1994-12-16 1996-07-02 Mita Ind Co Ltd Power supply circuit
JPH1189222A (en) * 1997-09-03 1999-03-30 Hitachi Ltd Voltage converter circuit
JP2002291235A (en) * 2001-03-26 2002-10-04 Harison Toshiba Lighting Corp Power supply and electrical equipment
JP2003164152A (en) * 2001-11-26 2003-06-06 Tdk Corp Switching power unit
JP2004236461A (en) * 2003-01-31 2004-08-19 Onkyo Corp Switching controller and switching power supply equipped with the switching controller
JP2005073455A (en) * 2003-08-27 2005-03-17 Himaga Denshi:Kk Variable pulsating flow power supply device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008067505A (en) * 2006-09-07 2008-03-21 Nec Electronics Corp Switching power supply and control method in the same
JP2010193631A (en) * 2009-02-18 2010-09-02 Canon Inc Power supply apparatus and image forming apparatus
JP2010226909A (en) * 2009-03-25 2010-10-07 Honda Motor Co Ltd Power supply unit
JP2014150667A (en) * 2013-02-01 2014-08-21 Brother Ind Ltd Power-supply system
US9473015B2 (en) 2013-02-06 2016-10-18 Brother Kogyo Kabushiki Kaisha Power supply system
JP2014158388A (en) * 2013-02-18 2014-08-28 Brother Ind Ltd Power supply system, and image formation device comprising the same
US9509219B2 (en) 2013-02-18 2016-11-29 Brother Kogyo Kabushiki Kaisha Power supply system, image forming apparatus having the power supply system, and control method of the power supply system
JP2014180200A (en) * 2013-03-13 2014-09-25 Power Integrations Inc Power converter controller, power converter, and method for detecting input of power converter
CN104917404A (en) * 2014-03-10 2015-09-16 柯尼卡美能达株式会社 Electric power supply control device which can lower power consumption
JP2015171289A (en) * 2014-03-10 2015-09-28 コニカミノルタ株式会社 Power supply controller

Also Published As

Publication number Publication date
WO2007037033A1 (en) 2007-04-05
WO2007037033A9 (en) 2007-05-24

Similar Documents

Publication Publication Date Title
CN109962631B (en) Flyback converter with adjustable frequency reduction curve
CN103296892B (en) The multimode operation of controlled resonant converter and control
US10135350B2 (en) AC/DC converters with wider voltage regulation range
US20180351464A1 (en) Quasi-resonant converter with efficient light-load operation and method therefor
US6717827B2 (en) Switching power supply
US7313003B2 (en) Switching power supply unit
JP2007124879A (en) Power supply device
US20070013349A1 (en) Zero voltage switching buck converter
JP6071051B2 (en) Switching power supply
US7729135B1 (en) Power converter using a single tapped transformer for multiple ranges of input voltage
JP6424982B2 (en) DC-DC converter
JP2009177875A (en) Switching power supply
JP5911591B2 (en) Power supply device and battery charging device
JP4359026B2 (en) Electric circuit device for generating low power rectification low voltage from AC voltage
JP4173115B2 (en) Switching power supply control semiconductor device
US7535207B2 (en) Tapped converter
JP2005348567A (en) Dc-dc converter
KR20100005898A (en) Ac-dc converter comprising a multi-feedback control circuit
US10069425B2 (en) Switching power supply device for reducing energy loss
JP2002051551A (en) Switching power supply
JPH0340757A (en) Switching power source device
KR20190002033A (en) Power supply apparatus having power saving function and air conditioner including the same
JP2003102174A (en) Switching power supply device
US20240339940A1 (en) Integrated auxiliary power supply with stable output at high-line and light-load conditions
JP2005051942A (en) Switching power circuit and switching regulator equipped with it

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120821