JP2003164152A - Switching power unit - Google Patents

Switching power unit

Info

Publication number
JP2003164152A
JP2003164152A JP2001358645A JP2001358645A JP2003164152A JP 2003164152 A JP2003164152 A JP 2003164152A JP 2001358645 A JP2001358645 A JP 2001358645A JP 2001358645 A JP2001358645 A JP 2001358645A JP 2003164152 A JP2003164152 A JP 2003164152A
Authority
JP
Japan
Prior art keywords
circuit
converter
power supply
switching power
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001358645A
Other languages
Japanese (ja)
Inventor
Masakazu Takagi
雅和 高木
Junichi Yamamoto
純一 山本
Toshiyuki Zaitsu
俊行 財津
Katsuhiko Shimizu
克彦 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2001358645A priority Critical patent/JP2003164152A/en
Priority to US10/152,788 priority patent/US6650552B2/en
Priority to CNB021201994A priority patent/CN1249904C/en
Priority to EP02011479A priority patent/EP1261122A3/en
Publication of JP2003164152A publication Critical patent/JP2003164152A/en
Priority to US10/662,529 priority patent/US6888728B2/en
Pending legal-status Critical Current

Links

Classifications

    • Y02B70/1475

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a switching power unit that uses a plurality of converters in series and is capable of properly switching an output voltage Vo. <P>SOLUTION: The switching power unit comprises: a transformer 1; a first converter 2 and a second converter 3 connected in series between a power input end and a primary winding of the transformer 1; output circuits 7, 31 connected to a secondary winding of the transformer 1; and control circuits 32, 33 for controlling operations of the first and second converters 2, 3. The control circuits 32, 33 duty-control the first converter 2 and frequency-control the second converter 3. BY such a configuration, the switching of the output voltage can easily be conducted by easy control when a user switches the output voltage. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、スイッチング電源
装置に関し、さらに詳細には、複数のコンバータを直列
に用いたスイッチング電源装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply device, and more particularly to a switching power supply device using a plurality of converters in series.

【0002】[0002]

【従来の技術】近年、スイッチング電源装置の1次側回
路としてバックコンバータ回路とハーフブリッジ回路の
直列回路を用い、バックコンバータ回路によって入力電
圧Vinを降圧してこれをハーフブリッジ回路に供給
し、これを受けるハーフブリッジ回路によってトランス
の1次巻線を励磁する手法が提案されている(Buck + H
alf Bridge (d=50%) Topology Applied to very Low Vo
ltage Power Converters,IEEE APEC, 2001, Session 1
9.4)。
2. Description of the Related Art In recent years, a series circuit of a buck converter circuit and a half bridge circuit is used as a primary side circuit of a switching power supply device, a buck converter circuit steps down an input voltage Vin, and this is supplied to a half bridge circuit. A method to excite the primary winding of a transformer by a half bridge circuit that receives (Buck + H
alf Bridge (d = 50%) Topology Applied to very Low Vo
ltage Power Converters, IEEE APEC, 2001, Session 1
9.4).

【0003】スイッチング電源装置の1次側回路として
このような回路を用いた場合、ハーフブリッジ回路に含
まれるスイッチング素子のデューティはある決まった量
に固定される一方、バックコンバータ回路に含まれるス
イッチング素子のデューティは出力電圧Voに基づいて
所定量となるように制御される。これにより、出力電圧
Voとして比較的に低い電圧を高効率且つ安定的に得る
ことができるので、例えばコンピュータ用の電源として
最適に用いることができる。
When such a circuit is used as the primary side circuit of the switching power supply device, the duty of the switching element included in the half bridge circuit is fixed to a fixed amount, while the switching element included in the buck converter circuit is fixed. The duty of is controlled to a predetermined amount based on the output voltage Vo. As a result, a relatively low voltage can be obtained as the output voltage Vo with high efficiency and stability, so that it can be optimally used, for example, as a power supply for a computer.

【0004】図3は、このような1次側回路を有する従
来のスイッチング電源装置の回路図である。
FIG. 3 is a circuit diagram of a conventional switching power supply device having such a primary side circuit.

【0005】図3に示されるように、従来のスイッチン
グ電源装置は、トランス1と、入力電源2に接続された
バックコンバータ回路3と、バックコンバータ回路3に
接続されトランス1の1次巻線を励磁するハーフブリッ
ジ回路4と、トランス1の2次側に設けられた整流回路
5と、整流回路5の後段に設けられ負荷6に接続された
平滑回路7と、絶縁回路8を介して出力電圧Voを監視
しこれに基づいてバックコンバータ回路3に含まれる第
1及び第2のメインスイッチ9、10のオン/オフを制
御するとともに、ハーフブリッジ回路4に含まれる第3
及び第4のメインスイッチ11、12のオン/オフを制
御する制御回路13とを備える。
As shown in FIG. 3, the conventional switching power supply device includes a transformer 1, a buck converter circuit 3 connected to the input power supply 2, and a primary winding of the transformer 1 connected to the buck converter circuit 3. An output voltage via a half bridge circuit 4 for exciting, a rectifying circuit 5 provided on the secondary side of the transformer 1, a smoothing circuit 7 provided at a subsequent stage of the rectifying circuit 5 and connected to a load 6, and an insulating circuit 8. Vo is monitored and on / off of the first and second main switches 9 and 10 included in the buck converter circuit 3 is controlled based on the Vo, and the third voltage included in the half bridge circuit 4 is controlled.
And a control circuit 13 for controlling on / off of the fourth main switches 11 and 12.

【0006】バックコンバータ回路3は、第1及び第2
のメインスイッチ9、10の他にインダクタ14を備え
ており、ハーフブリッジ回路4は、第3及び第4のメイ
ンスイッチ11、12の他に、バックコンバータ回路3
の出力端間に直列に接続された第1及び第2の入力コン
デンサ15、16を備え、第3及び第4のメインスイッ
チ11、12の節点と第1及び第2の入力コンデンサ1
5、16の節点との間に、トランス1の1次巻線が接続
されている。また、整流回路5は、第1及び第2のダイ
オード17、18からなり、平滑回路7は、平滑用イン
ダクタ19及び平滑用コンデンサ20からなる。これら
整流回路5と平滑回路7は、出力回路を構成している。
The buck converter circuit 3 includes first and second buck converter circuits.
In addition to the main switches 9 and 10, the inductor 14 is provided, and the half bridge circuit 4 includes the buck converter circuit 3 in addition to the third and fourth main switches 11 and 12.
Of the third and fourth main switches 11 and 12 and the first and second input capacitors 1 and 16 which are connected in series between the output terminals of the first and second main switches 11 and 12.
The primary winding of the transformer 1 is connected between the nodes 5 and 16. The rectifier circuit 5 is composed of first and second diodes 17 and 18, and the smoothing circuit 7 is composed of a smoothing inductor 19 and a smoothing capacitor 20. The rectifier circuit 5 and the smoothing circuit 7 form an output circuit.

【0007】このような構成において、バックコンバー
タ回路3に含まれる第1及び第2のメインスイッチ9、
10は、制御回路13による制御のもと所定のデッドタ
イムをはさんで交互にオンし、これによって、バックコ
ンバータ回路3の出力端間には、入力電圧Vin1及び
第1及び第2のメインスイッチ9、10のデューティに
より決まる一定の内部電圧Vin2が現れる。一方、ハ
ーフブリッジ回路4に含まれる第3及び第4のメインス
イッチ11、12は、制御回路13による制御のもと、
いずれもある決まった量のデューティにて交互にオン/
オフする。これにより、負荷6の両端には、内部電圧V
in2及びトランス1の巻数比により決まる一定の出力
電圧Voが与えられる。
In such a configuration, the first and second main switches 9 included in the buck converter circuit 3,
Under the control of the control circuit 13, the switch 10 is alternately turned on with a predetermined dead time, whereby the input voltage Vin1 and the first and second main switches are provided between the output terminals of the buck converter circuit 3. A constant internal voltage Vin2 determined by the duty of 9, 10 appears. On the other hand, the third and fourth main switches 11 and 12 included in the half bridge circuit 4, under the control of the control circuit 13,
Both are alternately turned on / off with a fixed amount of duty
Turn off. As a result, the internal voltage V
A constant output voltage Vo determined by the turn ratio of in2 and the transformer 1 is applied.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、一つの
スイッチング電源装置によって異なる種類の負荷を駆動
するために、ユーザによる出力電圧Voの値の切り替え
が可能であることが要求される場合がある。例えば、ユ
ーザによって、出力電圧Voを3.3Vまたは1.5V
のいずれかに切り替え可能とする場合、図3に示した従
来のスイッチング電源装置においては、1段目のコンバ
ータであるバックコンバータ回路3によって降圧すべき
範囲が大きくなり、出力電圧Voとしてより低い電圧
(例えば、1.5V)を要求された場合におけるバック
コンバータ回路3の負担が大きく、損失が増大するとい
う問題があった。
However, in order to drive different types of loads by one switching power supply device, it is sometimes required that the user can switch the value of the output voltage Vo. For example, depending on the user, the output voltage Vo may be 3.3V or 1.5V.
In the conventional switching power supply device shown in FIG. 3, the range to be stepped down by the buck converter circuit 3 which is the first-stage converter becomes large and the output voltage Vo becomes lower than the output voltage Vo. There is a problem in that the load on the buck converter circuit 3 is large when (for example, 1.5 V) is required, and the loss increases.

【0009】一方、出力電圧Voの値がユーザによって
より低く設定された場合、バックコンバータ回路3のデ
ューティのみならず、2段目のコンバータであるハーフ
ブリッジ回路4のデューティをも低下させることによっ
て、出力電圧Voを低下させることも可能である。しか
しながらこの場合、複数のコンバータが出力電圧Voの
安定化動作を行うことから、出力電圧Voの安定性が損
なわれるおそれがあり、これを防止するためには、これ
らコンバータ間における動作を適切に調整する必要があ
る。このため制御が複雑化してしまう。特に、整流回路
を構成する整流素子としてトランジスタを用い、トラン
ス1の2次側電圧を利用してオン/オフさせる場合、ハ
ーフブリッジ回路4のデューティが変動すると、これに
伴ってハーフブリッジ回路4のデッドタイムが変動する
ため、整流回路において発生する損失が増大してしま
う。すなわち、出力電圧Voとしてより低い電圧(例え
ば、1.5V)を要求されたことに応答してハーフブリ
ッジ回路4のデューティを低下させると、ハーフブリッ
ジ回路4のデッドタイムが増大するため、トランス1の
2次側に電圧が発生しない期間が長くなってしまう。こ
のため、整流回路を構成する整流トランジスタの導通期
間もこれに伴って短くなり、長い期間に亘ってボディダ
イオードに電流が流れてしまう。
On the other hand, when the value of the output voltage Vo is set lower by the user, not only the duty of the buck converter circuit 3 but also the duty of the half bridge circuit 4 which is the second-stage converter is reduced, It is also possible to reduce the output voltage Vo. However, in this case, since the plurality of converters perform the stabilizing operation of the output voltage Vo, the stability of the output voltage Vo may be impaired. In order to prevent this, the operation between these converters is appropriately adjusted. There is a need to. Therefore, control becomes complicated. In particular, when a transistor is used as a rectifying element that constitutes a rectifying circuit and the secondary side voltage of the transformer 1 is used to turn on / off, if the duty of the half bridge circuit 4 changes, the half bridge circuit 4 changes accordingly. Since the dead time varies, the loss generated in the rectifier circuit increases. That is, when the duty of the half bridge circuit 4 is reduced in response to a request for a lower voltage (for example, 1.5 V) as the output voltage Vo, the dead time of the half bridge circuit 4 increases, so the transformer 1 Therefore, the period during which no voltage is generated on the secondary side becomes long. Therefore, the conduction period of the rectification transistor that constitutes the rectification circuit is shortened accordingly, and the current flows through the body diode for a long period.

【0010】したがって、本発明の目的は、複数のコン
バータを直列に用いたスイッチング電源装置であって、
出力電圧Voの切り替えを適切に行うことが可能なスイ
ッチング電源装置を提供することである。
Therefore, an object of the present invention is to provide a switching power supply device using a plurality of converters in series,
An object of the present invention is to provide a switching power supply device that can appropriately switch the output voltage Vo.

【0011】また、本発明の他の目的は、複数のコンバ
ータを直列に用いたスイッチング電源装置であって、簡
単な制御によって出力電圧Voの切り替えを行うことが
可能なスイッチング電源装置を提供することである。
Another object of the present invention is to provide a switching power supply device using a plurality of converters in series, which is capable of switching the output voltage Vo by simple control. Is.

【0012】また、本発明のさらに他の目的は、複数の
コンバータを直列に用いたスイッチング電源装置であっ
て、整流回路において発生する損失の増大を抑制しつ
つ、出力電圧Voの切り替えを行うことが可能なスイッ
チング電源装置を提供することである。
Still another object of the present invention is a switching power supply device using a plurality of converters in series, and switching the output voltage Vo while suppressing an increase in loss generated in a rectifier circuit. It is to provide a switching power supply device capable of

【0013】[0013]

【課題を解決するための手段】本発明のかかる目的は、
トランスと、電源入力端と前記トランスの1次巻線との
間に直列に接続された第1及び第2のコンバータと、前
記トランスの2次巻線に接続された出力回路と、前記第
1及び第2のコンバータの動作を制御する制御回路とを
備え、前記制御回路は、前記第1のコンバータをデュー
ティ制御するとともに、前記第2のコンバータを周波数
制御することを特徴とするスイッチング電源装置によっ
て達成される。
The object of the present invention is to:
A transformer; first and second converters connected in series between a power supply input terminal and a primary winding of the transformer; an output circuit connected to a secondary winding of the transformer; And a control circuit for controlling the operation of the second converter, wherein the control circuit duty-controls the first converter and frequency-controls the second converter. To be achieved.

【0014】本発明によれば、第1のコンバータがデュ
ーティ制御される一方、第2のコンバータが周波数制御
されることから、ユーザより出力電圧の切り替えを要求
された場合であっても、これを簡単な制御によって行う
ことが可能となる。
According to the present invention, while the duty of the first converter is controlled and the frequency of the second converter is frequency controlled, even if the user requests the switching of the output voltage, this is controlled. It can be performed by simple control.

【0015】本発明の好ましい実施態様においては、前
記制御回路は、前記出力回路より出力される現在の出力
電圧に基づいて前記第1のコンバータのデューティを制
御する一方、現在の出力電圧に関わらず、その設定値に
基づいて前記第2のコンバータの動作周波数を制御す
る。
In a preferred embodiment of the present invention, the control circuit controls the duty of the first converter on the basis of the current output voltage output from the output circuit, while irrespective of the current output voltage. , And controls the operating frequency of the second converter based on the set value.

【0016】本発明の好ましい実施態様によれば、第1
のコンバータと第2のコンバータの役割分担がされてい
ることから、両者間の細かな調整をとる必要がなくな
る。
According to a preferred embodiment of the present invention, the first
Since the converter and the second converter are assigned the roles, it is not necessary to make fine adjustments between them.

【0017】本発明のさらに好ましい実施態様において
は、前記制御回路は、動作周波数に関わらずデッドタイ
ムが一定になるように前記第2のコンバータを制御す
る。
In a further preferred aspect of the present invention, the control circuit controls the second converter such that the dead time becomes constant regardless of the operating frequency.

【0018】本発明のさらに好ましい実施態様において
は、前記出力回路には整流トランジスタによって構成さ
れる自己ドライブ型の同期整流回路が含まれており、前
記デッドタイムが前記整流トランジスタの動作遅延時間
から前記トランスのトランスリーケージによる転流期間
を引いた期間と実質的に等しく設定されている。
[0018] In a further preferred aspect of the present invention, the output circuit includes a self-drive type synchronous rectification circuit including a rectification transistor, wherein the dead time is calculated from an operation delay time of the rectification transistor. It is set to be substantially equal to the period obtained by subtracting the commutation period due to the transformer leakage.

【0019】本発明のさらに好ましい実施態様によれ
ば、貫通電流の発生を防止しつつ、出力回路にて発生す
る損失を効果的に抑制することが可能となる。
According to a further preferred embodiment of the present invention, it becomes possible to effectively suppress the loss generated in the output circuit while preventing the generation of the through current.

【0020】本発明のさらに好ましい実施態様において
は、前記第1のコンバータがバックコンバータ回路であ
り、前記第2のコンバータがハーフブリッジ回路であ
る。
In a further preferred aspect of the present invention, the first converter is a buck converter circuit and the second converter is a half-bridge circuit.

【0021】[0021]

【発明の実施の形態】以下、添付図面を参照しながら、
本発明の好ましい実施態様について詳細に説明する。
DETAILED DESCRIPTION OF THE INVENTION Referring to the accompanying drawings,
A preferred embodiment of the present invention will be described in detail.

【0022】図1は、本発明の好ましい実施態様にかか
るスイッチング電源装置30の回路図である。
FIG. 1 is a circuit diagram of a switching power supply device 30 according to a preferred embodiment of the present invention.

【0023】図1に示されるように、本実施態様にかか
るスイッチング電源装置30は、従来のスイッチング電
源装置と同様、1次側回路としてバックコンバータ回路
とハーフブリッジ回路の直列回路を用いたスイッチング
電源装置であり、従来のスイッチング電源装置が備える
整流回路5が整流回路31に置き換えられ、従来のスイ
ッチング電源装置が備える制御回路13の代わりに制御
回路32、33が備えられている点において異なる。そ
の他の構成については従来のスイッチング電源装置と同
様であるので、従来のスイッチング電源装置と同じ構成
要素については、図3と同じ符号を付し、その説明を省
略する。
As shown in FIG. 1, the switching power supply device 30 according to the present embodiment is similar to the conventional switching power supply device in that it uses a series circuit of a buck converter circuit and a half bridge circuit as a primary side circuit. The device is different in that the rectifier circuit 5 included in the conventional switching power supply device is replaced with the rectifier circuit 31 and control circuits 32 and 33 are included in place of the control circuit 13 included in the conventional switching power supply device. Since other configurations are similar to those of the conventional switching power supply device, the same components as those of the conventional switching power supply device are designated by the same reference numerals as those in FIG. 3, and the description thereof will be omitted.

【0024】整流回路31は、第1及び第2の整流トラ
ンジスタ41及び42からなり、それぞれのゲートは、
他方の整流トランジスタとトランス1の2次側巻線との
間に接続されている。これにより、トランス1の2次側
巻線に発生する電圧によって第1及び第2の整流トラン
ジスタ41及び42のオン/オフが自動的に制御される
ことになる。すなわち、整流回路31は、自己ドライブ
型の同期整流回路である。
The rectifying circuit 31 is composed of first and second rectifying transistors 41 and 42, the gates of which are:
It is connected between the other rectifying transistor and the secondary winding of the transformer 1. As a result, the ON / OFF of the first and second rectifying transistors 41 and 42 is automatically controlled by the voltage generated in the secondary winding of the transformer 1. That is, the rectifier circuit 31 is a self-drive type synchronous rectifier circuit.

【0025】制御回路32は、絶縁回路8を介して供給
される出力電圧Voの他に、ユーザにより与えられる制
御信号Sを受け、出力電圧Voが制御信号Sにより示さ
れる電圧値となるように、バックコンバータ回路3に含
まれる第1及び第2のメインスイッチ9、10のゲート
電極に供給すべき制御パルスVgs9、Vgs10を生
成する。ここで、制御信号Sは、少なくとも2種類の出
力電圧Voを選択可能な信号であればよいが、本実施態
様においては、制御信号Sとして1ビットのデジタル信
号が用られ、これがハイレベルである場合には出力電圧
Vo(Vo1)を3.3Vとすべきことを示し、ローレ
ベルである場合には出力電圧Vo(Vo2)を1.5V
とすべきことを示す。但し、本発明がこれに限定される
ことはなく、例えば、制御信号Sとして2ビット以上の
デジタル信号を用いることによって、3種類以上の出力
電圧Voを選択可能としても構わない。さらに、制御信
号Sとしてアナログ信号を用い、その電圧値(または電
流値)に基づいて生成すべき出力電圧Voをリニアに示
すものであってもよい。
The control circuit 32 receives a control signal S given by the user in addition to the output voltage Vo supplied through the insulating circuit 8 so that the output voltage Vo has a voltage value indicated by the control signal S. The control pulses Vgs9 and Vgs10 to be supplied to the gate electrodes of the first and second main switches 9 and 10 included in the buck converter circuit 3 are generated. Here, the control signal S may be any signal capable of selecting at least two types of output voltage Vo, but in the present embodiment, a 1-bit digital signal is used as the control signal S, and this is a high level. In this case, it is indicated that the output voltage Vo (Vo1) should be 3.3V, and when it is low level, the output voltage Vo (Vo2) should be 1.5V.
Indicates what to do. However, the present invention is not limited to this, and for example, by using a digital signal of 2 bits or more as the control signal S, three or more kinds of output voltages Vo may be selectable. Further, an analog signal may be used as the control signal S, and the output voltage Vo to be generated based on the voltage value (or current value) may be linearly indicated.

【0026】また、制御回路32による制御パルスVg
s9、Vgs10の制御はいわゆるデューティ制御であ
り、周波数を固定した状態でこれらの導通期間を調整す
ることによってバックコンバータ回路3の制御を行う。
In addition, the control pulse Vg by the control circuit 32
The control of s9 and Vgs10 is so-called duty control, and the buck converter circuit 3 is controlled by adjusting the conduction period of these while the frequency is fixed.

【0027】制御信号33は、上記制御信号Sを受け、
これに基づいてハーフブリッジ回路4に含まれる第3及
び第4のメインスイッチ11、12のゲート電極に供給
すべき制御パルスVgs11、Vgs12を生成する。
より具体的には、制御信号Sにより示される電圧値に基
づき、デッドタイムDTを固定した状態で、これらの周
波数を調整することによってハーフブリッジ回路4の制
御を行う。すなわち、制御回路33は、ハーフブリッジ
回路4に対して周波数制御を行う。
The control signal 33 receives the control signal S,
Based on this, the control pulses Vgs11 and Vgs12 to be supplied to the gate electrodes of the third and fourth main switches 11 and 12 included in the half bridge circuit 4 are generated.
More specifically, the half bridge circuit 4 is controlled by adjusting these frequencies with the dead time DT fixed based on the voltage value indicated by the control signal S. That is, the control circuit 33 controls the frequency of the half bridge circuit 4.

【0028】図2は、制御回路33の動作を説明するた
めのタイミング図である。
FIG. 2 is a timing chart for explaining the operation of the control circuit 33.

【0029】図2に示されるように、制御信号Sがハイ
レベルである場合には制御パルスVgs11、Vgs1
2の周波数はf1に設定され、制御信号Sがローレベル
である場合には制御パルスVgs11、Vgs12の周
波数はf2(<f1)に設定されるが、制御信号Sがい
ずれのレベルであっても、制御パルスVgs11、Vg
s12がいずれもローレベルとなる期間、すなわちデッ
ドタイムDTは一定となるように制御される。これによ
り、制御信号Sがローレベルである場合におけるデュー
ティは、制御信号Sがハイレベルである場合におけるデ
ューティよりも低くなるので、制御信号Sがローレベル
になると、ハーフブリッジ回路4により降圧レベルが大
きくなる。
As shown in FIG. 2, when the control signal S is at high level, the control pulses Vgs11 and Vgs1 are generated.
The frequency of 2 is set to f1, and when the control signal S is at a low level, the frequencies of the control pulses Vgs11 and Vgs12 are set to f2 (<f1). , Control pulses Vgs11, Vg
The period in which s12 is low level, that is, the dead time DT is controlled to be constant. As a result, the duty when the control signal S is low level is lower than the duty when the control signal S is high level. Therefore, when the control signal S becomes low level, the step-down level is reduced by the half bridge circuit 4. growing.

【0030】ここで、制御信号Sがハイレベルである場
合の周波数f1及び制御信号Sがローレベルである場合
の周波数f2をどのように設定するかは、制御信号Sが
ハイレベルである場合に生成すべき出力電圧Vo1、制
御信号Sがローレベルである場合に生成すべき出力電圧
Vo2及び上記固定されるデッドタイムDTに基づいて
定められ、出力電圧Vo1とVo2との比が、制御信号
Sがハイレベルである場合におけるデューティと、制御
信号Sがローレベルである場合におけるデューティとの
比に実質的に一致するように定めることが好ましい。周
波数f1、f2をこのように設定すれば、制御信号Sが
いずれのレベルである場合においても、バックコンバー
タ3による降圧レベルをほぼ一定とすることができる。
Here, how to set the frequency f1 when the control signal S is at the high level and the frequency f2 when the control signal S is at the low level depends on whether the control signal S is at the high level. The output voltage Vo1 to be generated, the output voltage Vo2 to be generated when the control signal S is at a low level, and the fixed dead time DT are determined based on the ratio of the output voltage Vo1 and Vo2. Is preferably set to substantially match the ratio of the duty when the control signal S is at the low level and the duty when the control signal S is at the low level. By setting the frequencies f1 and f2 in this way, the step-down level by the buck converter 3 can be made substantially constant regardless of the level of the control signal S.

【0031】さらに、デッドタイムDTは、第1及び第
2の整流トランジスタ41及び42の動作遅延時間に基
づいて定められ、第1及び第2の整流トランジスタ41
及び42の動作遅延時間から、トランス1のトランスリ
ーケージによる転流期間を引いた期間と実質的に一致す
るように定めることが好ましい。ここで、第1及び第2
の整流トランジスタ41及び42の動作遅延時間とは、
これら第1及び第2の整流トランジスタ41及び42の
ゲート−ソース間電圧がしきい値を下回ってから、実際
にオフ状態となるまでに必要な時間によって定義され
る。
Further, the dead time DT is determined based on the operation delay times of the first and second rectifying transistors 41 and 42, and the first and second rectifying transistors 41 are set.
It is preferable to set it so that it substantially coincides with the period obtained by subtracting the commutation period due to the transleakage of the transformer 1 from the operation delay times of and 42. Where the first and second
The operation delay time of the rectifying transistors 41 and 42 of
It is defined by the time required from when the gate-source voltages of the first and second rectifying transistors 41 and 42 fall below the threshold value until when they are actually turned off.

【0032】デッドタイムDTを、第1及び第2の整流
トランジスタ41及び42の動作遅延時間から、トラン
ス1のトランスリーケージによる転流期間を引いた期間
に実質的に一致するように設定すれば、第1及び第2の
整流トランジスタ41、42に貫通電流が流れることが
無く、且つ、第1及び第2の整流トランジスタ41、4
2のボディーダイオードに流れる電流を極力減らすこと
が可能となる。
If the dead time DT is set to substantially match the operation delay time of the first and second rectifying transistors 41 and 42 minus the commutation period due to the trans leakage of the transformer 1, Through current does not flow through the first and second rectifying transistors 41 and 42, and the first and second rectifying transistors 41 and 4 do not flow.
It is possible to reduce the current flowing through the second body diode as much as possible.

【0033】このとき、デッドタイムDTを第1及び第
2の整流トランジスタ41及び42の動作遅延時間か
ら、トランス1のトランスリーケージによる転流期間を
引いた期間よりも実質的に長く設定し、マージンを持た
せても構わない。この場合、マージン分だけ整流トラン
ジスタ41、42のボディーダイオードに電流が流れる
ことになるため、かかるマージンは必要最小限に設定す
ることが好ましい。
At this time, the dead time DT is set to be substantially longer than the operation delay time of the first and second rectifying transistors 41 and 42 minus the commutation period due to the trans leakage of the transformer 1, and the margin is set. You may give it. In this case, current flows through the body diodes of the rectifying transistors 41 and 42 by the margin, and therefore it is preferable to set the margin to the minimum necessary.

【0034】以上のような構成により、本実施態様にか
かるスイッチング電源装置30においては、動作電圧が
3.3Vである負荷を駆動する場合には制御信号Sをハ
イレベルとし、動作電圧が1.5Vである負荷を駆動す
る場合には制御信号Sをローレベルとすることによっ
て、いずれの負荷をも駆動させることが可能となる。こ
の場合、出力電圧Voの切り替え(3.3Vまたは1.
5V)はハーフブリッジ回路4における動作周波数の切
り替えによって達成されていることから、バックコンバ
ータ回路3は、要求される出力電圧Voが低く設定され
た場合(1.5V)であっても、実質的に降圧レベルを
増大させる必要がないので、その負担の増大を防止する
ことが可能となる。
With the above configuration, in the switching power supply device 30 according to the present embodiment, when driving a load having an operating voltage of 3.3V, the control signal S is set to a high level and the operating voltage is 1. When driving a load of 5V, it is possible to drive any load by setting the control signal S to a low level. In this case, switching of the output voltage Vo (3.3 V or 1.
Since 5 V) is achieved by switching the operating frequency in the half bridge circuit 4, the buck converter circuit 3 is substantially effective even when the required output voltage Vo is set low (1.5 V). Since it is not necessary to increase the step-down level, it is possible to prevent the burden from increasing.

【0035】また、本実施態様にかかるスイッチング電
源装置30においては、出力電圧Voの切り替えはハー
フブリッジ回路4の動作の切り替えによって行われ、出
力電圧Voの安定化はバックコンバータ回路3の動作に
よって行われており、両者の間で役割分担がなされてい
ることから、これらバックコンバータ回路3の動作とハ
ーフブリッジ回路4の動作との細かな調整をとる必要が
なく、制御の複雑化を抑制することが可能となる。
In the switching power supply device 30 according to this embodiment, the output voltage Vo is switched by switching the operation of the half bridge circuit 4, and the output voltage Vo is stabilized by the operation of the buck converter circuit 3. Since the roles are shared between the two, it is not necessary to finely adjust the operation of the buck converter circuit 3 and the operation of the half bridge circuit 4, and to suppress the complication of control. Is possible.

【0036】しかも、本実施態様にかかるスイッチング
電源装置30において、ハーフブリッジ回路4のデッド
タイムDTを第1及び第2の整流トランジスタ41、4
2の動作遅延時間から、トランス1のトランスリーケー
ジによる転流期間を引いた期間と実質的に一致させれ
ば、貫通電流の発生を防止しつつ、整流トランジスタ4
1、42のボディーダイオードに流れる電流を極力減ら
すことが可能となる。このため、整流回路31にて発生
する損失を効果的に抑制することが可能となる。
Moreover, in the switching power supply device 30 according to the present embodiment, the dead time DT of the half bridge circuit 4 is set to the first and second rectification transistors 41 and 4.
If the operation delay time of No. 2 is substantially equal to the period obtained by subtracting the commutation period due to the transformer leakage of the transformer 1, the rectification transistor 4 is prevented while the generation of the through current is prevented.
It is possible to reduce the current flowing through the body diodes 1 and 42 as much as possible. Therefore, the loss generated in the rectifier circuit 31 can be effectively suppressed.

【0037】本発明は、以上の実施態様に限定されるこ
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。
The present invention is not limited to the above embodiments, and various modifications can be made within the scope of the invention described in the claims, and these are also included in the scope of the present invention. It goes without saying that it is a thing.

【0038】例えば、上記実施態様にかかるスイッチン
グ電源装置30おいては、トランス1の1次側回路とし
て、バックコンバータ回路3とハーフブリッジ回路4の
直列回路を用いているが、本発明に適用可能な1次側回
路としてはこれに限定されず、他のコンバータ回路を直
列に用いても構わない。例えば、バックコンバータ回路
3の代わりに、ブーストコンバータ回路やフォワードコ
ンバータ回路、フルブリッジ、プッシュプル等の別の回
路を用いても構わない。
For example, in the switching power supply device 30 according to the above embodiment, the series circuit of the buck converter circuit 3 and the half bridge circuit 4 is used as the primary side circuit of the transformer 1, but it is applicable to the present invention. However, the primary side circuit is not limited to this, and other converter circuits may be used in series. For example, instead of the buck converter circuit 3, another circuit such as a boost converter circuit, a forward converter circuit, a full bridge, or a push pull circuit may be used.

【0039】また、上記実施態様にかかるスイッチング
電源装置30おいては、トランス1の2次側回路とし
て、第1及び第2の整流トランジスタ41、42からな
る整流回路31を用いているが、本発明においてトラン
ス1の2次側回路には特に制限はなく、他の種類の回
路、例えば、ダイオードを用いた整流回路を用いても構
わない。
Further, in the switching power supply device 30 according to the above-mentioned embodiment, the rectifier circuit 31 composed of the first and second rectifier transistors 41 and 42 is used as the secondary side circuit of the transformer 1. In the invention, the secondary side circuit of the transformer 1 is not particularly limited, and another type of circuit, for example, a rectifying circuit using a diode may be used.

【0040】さらに、上記実施態様にかかるスイッチン
グ電源装置30おいては、制御信号Sとして1ビットの
デジタル信号を用い、これがハイレベルである場合には
制御信号Vgs11、Vgs12の周波数をf1とし、
ローレベルである場合にはこれをf2(>f1)として
いるが、制御信号Sとして2ビット以上のデジタル信号
が用いられ、例えば4種類の出力電圧Voを選択可能で
ある場合には、これに応じて制御信号Vgs11、Vg
s12の周波数を4段階に設定すればよい。また、制御
信号Sとしてアナログ信号が用られ、その電圧値(また
は電流値)に基づいて出力電圧Voをリニア選択可能で
ある場合には、これに応じて制御信号Vgs11、Vg
s12の周波数をリニアに設定すればよい。
Further, in the switching power supply device 30 according to the above embodiment, a 1-bit digital signal is used as the control signal S, and when this is at a high level, the frequencies of the control signals Vgs11 and Vgs12 are set to f1,
When it is at a low level, it is set to f2 (> f1). However, when a digital signal of 2 bits or more is used as the control signal S, for example, when four kinds of output voltage Vo can be selected, Depending on the control signals Vgs11, Vg
The frequency of s12 may be set in four steps. When an analog signal is used as the control signal S and the output voltage Vo can be linearly selected based on the voltage value (or current value) of the analog signal, the control signals Vgs11 and Vg are correspondingly selected.
The frequency of s12 may be set linearly.

【0041】[0041]

【発明の効果】以上説明したように、本発明によれば、
簡単な制御によって出力電圧Voの切り替えを行うこと
が可能であるとともに、整流回路において発生する損失
の増大が抑制されたスイッチング電源装置を提供するこ
とが可能となる。
As described above, according to the present invention,
It is possible to provide a switching power supply device that can switch the output voltage Vo by simple control and that suppresses an increase in loss that occurs in the rectifier circuit.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の好ましい実施態様にかかるスイッチン
グ電源装置30の回路図である。
FIG. 1 is a circuit diagram of a switching power supply device 30 according to a preferred embodiment of the present invention.

【図2】制御回路33の動作を説明するためのタイミン
グ図である。
FIG. 2 is a timing chart for explaining the operation of the control circuit 33.

【図3】従来のスイッチング電源装置の回路図である。FIG. 3 is a circuit diagram of a conventional switching power supply device.

【符号の説明】[Explanation of symbols]

1 トランス 2 入力電源 3 バックコンバータ回路 4 ハーフブリッジ回路 5 整流回路 6 負荷 7 平滑回路 8 絶縁回路 9 第1のメインスイッチ 10 第2のメインスイッチ 11 第3のメインスイッチ 12 第4のメインスイッチ 13 制御回路 14 インダクタ 15 第1の入力コンデンサ 16 第2の入力コンデンサ 17 第1のダイオード 18 第2のダイオード 19 平滑用インダクタ 20 平滑用コンデンサ 30 スイッチング電源装置 31 整流回路 32,33 制御回路 41 第1の整流トランジスタ 42 第2の整流トランジスタ 1 transformer 2 Input power 3 Buck converter circuit 4 Half bridge circuit 5 Rectifier circuit 6 load 7 Smoothing circuit 8 insulation circuit 9 First main switch 10 Second main switch 11 Third main switch 12 Fourth main switch 13 Control circuit 14 inductor 15 First input capacitor 16 Second input capacitor 17 First diode 18 Second diode 19 Smoothing inductor 20 Smoothing capacitor 30 switching power supply 31 Rectifier circuit 32, 33 control circuit 41 First Rectifying Transistor 42 Second rectifying transistor

───────────────────────────────────────────────────── フロントページの続き (72)発明者 財津 俊行 東京都中央区日本橋一丁目13番1号 ティ ーディーケイ株式会社内 (72)発明者 清水 克彦 東京都中央区日本橋一丁目13番1号 ティ ーディーケイ株式会社内 Fターム(参考) 5H006 AA02 CA02 CB07 CC02 5H730 AA14 AS01 BB13 BB26 BB57 BB86 BB88 CC25 DD04 EE08 EE14 FD01 FG05 FG07 FG15 FV05    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Toshiyuki Zaitsu             1-13-1, Nihonbashi, Chuo-ku, Tokyo             -In DC Inc. (72) Inventor Katsuhiko Shimizu             1-13-1, Nihonbashi, Chuo-ku, Tokyo             -In DC Inc. F-term (reference) 5H006 AA02 CA02 CB07 CC02                 5H730 AA14 AS01 BB13 BB26 BB57                       BB86 BB88 CC25 DD04 EE08                       EE14 FD01 FG05 FG07 FG15                       FV05

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 トランスと、電源入力端と前記トランス
の1次巻線との間に直列に接続された第1及び第2のコ
ンバータと、前記トランスの2次巻線に接続された出力
回路と、前記第1及び第2のコンバータの動作を制御す
る制御回路とを備え、前記制御回路は、前記第1のコン
バータをデューティ制御するとともに、前記第2のコン
バータを周波数制御することを特徴とするスイッチング
電源装置。
1. A transformer, first and second converters connected in series between a power supply input terminal and a primary winding of the transformer, and an output circuit connected to a secondary winding of the transformer. And a control circuit for controlling the operations of the first and second converters, wherein the control circuit duty-controls the first converter and frequency-controls the second converter. Switching power supply.
【請求項2】 前記制御回路は、前記出力回路より出力
される現在の出力電圧に基づいて前記第1のコンバータ
のデューティを制御する一方、現在の出力電圧に関わら
ず、その設定値に基づいて前記第2のコンバータの動作
周波数を制御することを特徴とする請求項1に記載のス
イッチング電源装置。
2. The control circuit controls the duty of the first converter on the basis of the current output voltage output from the output circuit, while based on the set value regardless of the current output voltage. The switching power supply device according to claim 1, wherein the operating frequency of the second converter is controlled.
【請求項3】 前記制御回路は、動作周波数に関わらず
デッドタイムが一定になるように前記第2のコンバータ
を制御することを特徴とする請求項1または2に記載の
スイッチング電源装置。
3. The switching power supply device according to claim 1, wherein the control circuit controls the second converter so that the dead time becomes constant regardless of the operating frequency.
【請求項4】 前記出力回路には整流トランジスタによ
って構成される自己ドライブ型の同期整流回路が含まれ
ており、前記デッドタイムが前記整流トランジスタの動
作遅延時間から前記トランスのトランスリーケージによ
る転流期間を引いた期間と実質的に等しく設定されてい
ることを特徴とする請求項3に記載のスイッチング電源
装置。
4. The output circuit includes a self-drive type synchronous rectification circuit composed of a rectification transistor, and the dead time is a commutation period due to a transleakage of the transformer from an operation delay time of the rectification transistor. 4. The switching power supply device according to claim 3, wherein the switching power supply device is set to be substantially equal to the period obtained by subtracting.
【請求項5】 前記第1のコンバータがバックコンバー
タ回路であり、前記第2のコンバータがハーフブリッジ
回路であることを特徴とする請求項1乃至4のいずれか
1項に記載のスイッチング電源装置。
5. The switching power supply device according to claim 1, wherein the first converter is a buck converter circuit and the second converter is a half bridge circuit.
JP2001358645A 2001-05-25 2001-11-26 Switching power unit Pending JP2003164152A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001358645A JP2003164152A (en) 2001-11-26 2001-11-26 Switching power unit
US10/152,788 US6650552B2 (en) 2001-05-25 2002-05-23 Switching power supply unit with series connected converter circuits
CNB021201994A CN1249904C (en) 2001-05-25 2002-05-24 Switch power source
EP02011479A EP1261122A3 (en) 2001-05-25 2002-05-24 Switching power supply unit
US10/662,529 US6888728B2 (en) 2001-05-25 2003-09-16 Switching power supply unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001358645A JP2003164152A (en) 2001-11-26 2001-11-26 Switching power unit

Publications (1)

Publication Number Publication Date
JP2003164152A true JP2003164152A (en) 2003-06-06

Family

ID=19169789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001358645A Pending JP2003164152A (en) 2001-05-25 2001-11-26 Switching power unit

Country Status (1)

Country Link
JP (1) JP2003164152A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005110224A (en) * 2003-09-30 2005-04-21 Power Integrations Inc Method and apparatus for simplifying control of switch
WO2007037033A1 (en) * 2005-09-27 2007-04-05 Mitsumi Electric Co., Ltd. Electric power supply device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005110224A (en) * 2003-09-30 2005-04-21 Power Integrations Inc Method and apparatus for simplifying control of switch
JP4723833B2 (en) * 2003-09-30 2011-07-13 パワー・インテグレーションズ・インコーポレーテッド Method and apparatus for simplifying control of a switch
US8063672B2 (en) 2003-09-30 2011-11-22 Power Integrations, Inc. Method and apparatus for simplifying the control of a switch
US8278972B2 (en) 2003-09-30 2012-10-02 Power Integrations, Inc. Method and apparatus for simplifying the control of a switch
US8441290B2 (en) 2003-09-30 2013-05-14 Power Integrations, Inc. Method and apparatus for simplifying the control of a switch
WO2007037033A1 (en) * 2005-09-27 2007-04-05 Mitsumi Electric Co., Ltd. Electric power supply device
JP2007124879A (en) * 2005-09-27 2007-05-17 Mitsumi Electric Co Ltd Power supply device

Similar Documents

Publication Publication Date Title
US10554130B2 (en) Control method for buck-boost power converters
US6888728B2 (en) Switching power supply unit
US8488355B2 (en) Driver for a synchronous rectifier and power converter employing the same
US7872879B2 (en) Switched mode power converter and method of operation thereof
EP2421137A1 (en) Switching power supply unit
CN112673562B (en) Dynamic transient control in resonant converters
US6674654B2 (en) DC-DC voltage converter
CN110855137A (en) Pre-biased start-up of a converter
JP2011182575A (en) Power supply device
JP4098494B2 (en) Switching power supply
JP2003164152A (en) Switching power unit
JP7329972B2 (en) Converter and converter control method
EP4007140A1 (en) Power converter controller, power converter and method for operating a power converter
JP3742576B2 (en) Switching power supply
JP2000116134A (en) Power supply
JP6514175B2 (en) Switching power supply
JP2002305876A (en) Switching power supply
JP2002272097A (en) Switching power supply unit
JP2003088113A (en) Switching power supply unit
JP2000175442A (en) Dc power supply device
US20100315059A1 (en) System and method for controlling synchronous switch for a synchronous converter
JP2004274904A (en) Switching power supply device
JP4097442B2 (en) Switching power supply device and control circuit used therefor
JP4734741B2 (en) DC-DC converter
JP3419343B2 (en) DC-DC converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060620

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060810

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070227