JP2007103899A - 反射防止膜及び露光方法 - Google Patents
反射防止膜及び露光方法 Download PDFInfo
- Publication number
- JP2007103899A JP2007103899A JP2006092240A JP2006092240A JP2007103899A JP 2007103899 A JP2007103899 A JP 2007103899A JP 2006092240 A JP2006092240 A JP 2006092240A JP 2006092240 A JP2006092240 A JP 2006092240A JP 2007103899 A JP2007103899 A JP 2007103899A
- Authority
- JP
- Japan
- Prior art keywords
- value
- case
- right column
- unit
- magnitude relationship
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2041—Exposure; Apparatus therefor in the presence of a fluid, e.g. immersion; using fluid cooling means
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70216—Mask projection systems
- G03F7/70341—Details of immersion lithography aspects, e.g. exposure media or control of immersion liquid supply
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
- G03F7/7095—Materials, e.g. materials for housing, stage or other support having particular properties, e.g. weight, strength, conductivity, thermal expansion coefficient
- G03F7/70958—Optical materials or coatings, e.g. with particular transmittance, reflectance or anti-reflection properties
- G03F7/70966—Birefringence
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/952—Utilizing antireflective layer
Landscapes
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structural Engineering (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Environmental & Geological Engineering (AREA)
- Public Health (AREA)
- Health & Medical Sciences (AREA)
- Epidemiology (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Lenses (AREA)
- Materials For Photolithography (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Polyesters Or Polycarbonates (AREA)
Abstract
【解決手段】2層構造反射防止膜は、190〜195nmの波長を有し、開口数が0.93乃至1.2である露光系にてレジスト層を露光する際に用いられる、レジスト層とシリコン半導体基板の表面に形成されたシリコン酸化膜との間に形成され、反射防止膜を構成する上層、下層の複素屈折率N1,N2を、N1=n1−k1i,N2=n2−k2iとし、上層、下層の膜厚をd1,d2とし、[n10,k10,d10,n20,k20,d20]の値の組合せとして所定の組合せを選択したとき、n1,k1,d1,n2,k2,d2が、以下の関係式を満足する。{(n1−n10)/(n1m−n10)}2+{(k1−k10)/(k1m−k10)}2+{(d1−d10)/(d1m−d10)}2+{(n2−n20)/(n2m−n20)}2+{(k2−k20)/(k2m−k20)}2+{(d2−d20)/(d2m−d20)}2≦1
【選択図】 なし
Description
反射防止膜を構成する上層の複素屈折率N1、下層の複素屈折率N2を、それぞれ、
N1=n1−k1i
N2=n2−k2i
とし、上層の膜厚をd1(単位:nm)、下層の膜厚をd2(単位:nm)とし、
[n10,k10,d10,n20,k20,d20]の値の組合せとして、シリコン酸化膜の膜厚Tに依存して以下のいずれかを選択したとき、
n1,k1,d1,n2,k2,d2が、以下の関係式を満足することを特徴とし、あるいは、係る反射防止膜を用いることを特徴とする。
反射防止膜を構成する上層の複素屈折率N1、下層の複素屈折率N2を、それぞれ、
N1=n1−k1i
N2=n2−k2i
とし、上層の膜厚をd1(単位:nm)、下層の膜厚をd2(単位:nm)とし、
[n10,k10,d10,n20,k20,d20]の値の組合せとして、シリコン酸化膜の膜厚Tに依存して以下のいずれかを選択したとき、
n1,k1,d1,n2,k2,d2が、以下の関係式を満足することを特徴とし、あるいは、係る反射防止膜を用いることを特徴とする。
反射防止膜を構成する上層の複素屈折率N1、下層の複素屈折率N2を、それぞれ、
N1=n1−k1i
N2=n2−k2i
とし、上層の膜厚をd1(単位:nm)、下層の膜厚をd2(単位:nm)とし、
[n10,k10,d10,n20,k20,d20]の値の組合せとして、シリコン酸化膜の膜厚Tに依存して以下のいずれかを選択したとき、
n1,k1,d1,n2,k2,d2が、以下の関係式を満足することを特徴とし、あるいは、係る反射防止膜を用いることを特徴とする。
反射防止膜を構成する上層の複素屈折率N1、下層の複素屈折率N2を、それぞれ、
N1=n1−k1i
N2=n2−k2i
とし、上層の膜厚をd1(単位:nm)、下層の膜厚をd2(単位:nm)とし、
[n10,k10,d10,n20,k20,d20]の値の組合せとして、シリコン酸化膜の膜厚Tに依存して以下のいずれかを選択したとき、
n1,k1,d1,n2,k2,d2が、以下の関係式を満足することを特徴とし、あるいは、係る反射防止膜を用いることを特徴とする。
反射防止膜を構成する上層の複素屈折率N1、下層の複素屈折率N2を、それぞれ、
N1=n1−k1i
N2=n2−k2i
とし、上層の膜厚をd1(単位:nm)、下層の膜厚をd2(単位:nm)とし、
[n10,k10,d10,n20,k20,d20]の値の組合せとして、シリコン酸化膜の膜厚Tに依存して以下のいずれかを選択したとき、
n1,k1,d1,n2,k2,d2が、以下の関係式を満足することを特徴とし、あるいは、係る反射防止膜を用いることを特徴とする。
N1=n10−k10i
N2=n20−k20i
で定義される量とし、d10を上層の膜厚(単位:nm)、d20を下層の膜厚(単位:nm)としたとき、以下の表1−A〜表1−T(開口数NA:0.93≦NA≦1.0)、表2−A〜表2−T(開口数NA:1.0<NA≦1.1)、表3−A〜表3−T(開口数NA:1.1<NA≦1.2)、表4−A〜表4−T(開口数NA:1.2<NA≦1.3)、表5−A〜表5−T(開口数NA:1.3<NA≦1.4)に示す[n10,n20,k10,k20,d10,d20]の値の組合せが、最も好適な組合せ、即ち、反射率の極小値が得られる組合せである。
表1−Bあるいは後述する表11−Bにおける[ケースB−01]〜[ケースB−22]は15nmより大きく25nm以下における値であり、
表1−Cあるいは後述する表11−Cにおける[ケースC−01]〜[ケースC−18]は25nmより大きく35nm以下における値であり、
表1−Dあるいは後述する表11−Dにおける[ケースD−01]〜[ケースD−20]は35nmより大きく45nm以下における値であり、
表1−Eあるいは後述する表11−Eにおける[ケースE−01]〜[ケースE−17]は45nmより大きく55nm以下における値であり、
表1−Fあるいは後述する表11−Fにおける[ケースF−01]〜[ケースF−17]は55nmより大きく65nm以下における値であり、
表1−Gあるいは後述する表11−Gにおける[ケースG−01]〜[ケースG−16]は65nmより大きく75nm以下における値であり、
表1−Hあるいは後述する表11−Hにおける[ケースH−01]〜[ケースH−16]は75nmより大きく85nm以下における値であり、
表1−Iあるいは後述する表11−Iにおける[ケースI−01]〜[ケースI−23]は85nmより大きく95nm以下における値であり、
表1−Jあるいは後述する表11−Jにおける[ケースJ−01]〜[ケースJ−15]は95nmより大きく105nm以下における値であり、
表1−Kあるいは後述する表11−Kにおける[ケースK−01]〜[ケースK−13]は105nmより大きく115nm以下における値であり、
表1−Lあるいは後述する表11−Lにおける[ケースL−01]〜[ケースL−12]は115nmより大きく125nm以下における値であり、
表1−Mあるいは後述する表11−Mにおける[ケースM−01]〜[ケースM−12]は125nmより大きく135nm以下における値であり、
表1−Nあるいは後述する表11−Nにおける[ケースN−01]〜[ケースN−12]は135nmより大きく145nm以下における値であり、
表1−Oあるいは後述する表11−Oにおける[ケースO−01]〜[ケースO−13]は145nmより大きく155nm以下における値であり、
表1−Pあるいは後述する表11−Pにおける[ケースP−01]〜[ケースP−14]は155nmより大きく165nm以下における値であり、
表1−Qあるいは後述する表11−Qにおける[ケースQ−01]〜[ケースQ−13]は165nmより大きく175nm以下における値であり、
表1−Rあるいは後述する表11−Rにおける[ケースR−01]〜[ケースR−13]は175nmより大きく185nm以下における値であり、
表1−Sあるいは後述する表11−Sにおける[ケースS−01]〜[ケースS−15]は185nmより大きく195nm以下における値であり、
表1−Tあるいは後述する表11−Tにおける[ケースT−01]〜[ケースT−13]は195nmより大きく205nm以下における値である。
表2−Bあるいは後述する表12−Bにおける[ケースB−01]〜[ケースB−22]は15nmより大きく25nm以下における値であり、
表2−Cあるいは後述する表12−2における[ケースC−01]〜[ケースC−16]は25nmより大きく35nm以下における値であり、
表2−Dあるいは後述する表12−Dにおける[ケースD−01]〜[ケースD−14]は35nmより大きく45nm以下における値であり、
表2−Eあるいは後述する表12−Eにおける[ケースE−01]〜[ケースE−14]は45nmより大きく55nm以下における値であり、
表2−Fあるいは後述する表12−Fにおける[ケースF−01]〜[ケースF−16]は55nmより大きく65nm以下における値であり、
表2−Gあるいは後述する表12−Gにおける[ケースG−01]〜[ケースG−16]は65nmより大きく75nm以下における値であり、
表2−Hあるいは後述する表12−Hにおける[ケースH−01]〜[ケースH−17]は75nmより大きく85nm以下における値であり、
表2−Iあるいは後述する表12−Iにおける[ケースI−01]〜[ケースI−15]は85nmより大きく95nm以下における値であり、
表2−Jあるいは後述する表12−Jにおける[ケースJ−01]〜[ケースJ−13]は95nmより大きく105nm以下における値であり、
表2−Kあるいは後述する表12−Kにおける[ケースK−01]〜[ケースK−12]は105nmより大きく115nm以下における値であり、
表2−Lあるいは後述する表12−Lにおける[ケースL−01]〜[ケースL−13]は115nmより大きく125nm以下における値であり、
表2−Mあるいは後述する表12−Mにおける[ケースM−01]〜[ケースM−11]は125nmより大きく135nm以下における値であり、
表2−Nあるいは後述する表12−Nにおける[ケースN−01]〜[ケースN−12]は135nmより大きく145nm以下における値であり、
表2−Oあるいは後述する表12−Oにおける[ケースO−01]〜[ケースO−12]は145nmより大きく155nm以下における値であり、
表2−Pあるいは後述する表12−Pにおける[ケースP−01]〜[ケースP−12]は155nmより大きく165nm以下における値であり、
表2−Qあるいは後述する表12−Qにおける[ケースQ−01]〜[ケースQ−12]は165nmより大きく175nm以下における値であり、
表2−Rあるいは後述する表12−Rにおける[ケースR−01]〜[ケースR−10]は175nmより大きく185nm以下における値であり、
表2−Sあるいは後述する表12−Sにおける[ケースS−01]〜[ケースS−13]は185nmより大きく195nm以下における値であり、
表2−Tあるいは後述する表12−Tにおける[ケースT−01]〜[ケースT−12]は195nmより大きく205nm以下における値である。
表3−Bあるいは後述する表13−Bにおける[ケースB−01]〜[ケースB−17]は15nmより大きく25nm以下における値であり、
表3−Cあるいは後述する表13−Cにおける[ケースC−01]〜[ケースC−14]は25nmより大きく35nm以下における値であり、
表3−Dあるいは後述する表13−Dにおける[ケースD−01]〜[ケースD−13]は35nmより大きく45nm以下における値であり、
表3−Eあるいは後述する表13−Eにおける[ケースE−01]〜[ケースE−13]は45nmより大きく55nm以下における値であり、
表3−Fあるいは後述する表13−Fにおける[ケースF−01]〜[ケースF−12]は55nmより大きく65nm以下における値であり、
表3−Gあるいは後述する表13−Gにおける[ケースG−01]〜[ケースG−13]は65nmより大きく75nm以下における値であり、
表3−Hあるいは後述する表13−Hにおける[ケースH−01]〜[ケースH−15]は75nmより大きく85nm以下における値であり、
表3−Iあるいは後述する表13−Iにおける[ケースI−01]〜[ケースI−13]は85nmより大きく95nm以下における値であり、
表3−Jあるいは後述する表13−Jにおける[ケースJ−01]〜[ケースJ−12]は95nmより大きく105nm以下における値であり、
表3−Kあるいは後述する表13−Kにおける[ケースK−01]〜[ケースK−09]は105nmより大きく115nm以下における値であり、
表3−Lあるいは後述する表13−Lにおける[ケースL−01]〜[ケースL−10]は115nmより大きく125nm以下における値であり、
表3−Mあるいは後述する表13−Mにおける[ケースM−01]〜[ケースM−09]は125nmより大きく135nm以下における値であり、
表3−Nあるいは後述する表13−Nにおける[ケースN−01]〜[ケースN−10]は135nmより大きく145nm以下における値であり、
表3−Oあるいは後述する表13−Oにおける[ケースO−01]〜[ケースO−09]は145nmより大きく155nm以下における値であり、
表3−Pあるいは後述する表13−Pにおける[ケースP−01]〜[ケースP−09]は155nmより大きく165nm以下における値であり、
表3−Qあるいは後述する表13−Qにおける[ケースQ−01]〜[ケースQ−09]は165nmより大きく175nm以下における値であり、
表3−Rあるいは後述する表13−Rにおける[ケースR−01]〜[ケースR−08]は175nmより大きく185nm以下における値であり、
表3−Sあるいは後述する表13−Sにおける[ケースS−01]〜[ケースS−10]は185nmより大きく195nm以下における値であり、
表3−Tあるいは後述する表13−Tにおける[ケースT−01]〜[ケースT−11]は195nmより大きく205nm以下における値である。
表4−Bあるいは後述する表14−Bにおける[ケースB−01]〜[ケースB−10]はシリコン酸化膜の膜厚が15nmより大きく25nm以下における値であり、
表4−Cあるいは後述する表14−Cにおける[ケースC−01]〜[ケースC−08]はシリコン酸化膜の膜厚が25nmより大きく35nm以下における値であり、
表4−Dあるいは後述する表14−Dにおける[ケースD−01]〜[ケースD−09]はシリコン酸化膜の膜厚が35nmより大きく45nm以下における値であり、
表4−Eあるいは後述する表14−Eにおける[ケースE−01]〜[ケースE−08]はシリコン酸化膜の膜厚が45nmより大きく55nm以下における値であり、
表4−Fあるいは後述する表14−Fにおける[ケースF−01]〜[ケースF−08]はシリコン酸化膜の膜厚が55nmより大きく65nm以下における値であり、
表4−Gあるいは後述する表14−Gにおける[ケースG−01]〜[ケースG−08]はシリコン酸化膜の膜厚が65nmより大きく75nm以下における値であり、
表4−Hあるいは後述する表14−Hにおける[ケースH−01]〜[ケースH−07]はシリコン酸化膜の膜厚が75nmより大きく85nm以下における値であり、
表4−Iあるいは後述する表14−Iにおける[ケースI−01]〜[ケースI−07]はシリコン酸化膜の膜厚が85nmより大きく95nm以下における値であり、
表4−Jあるいは後述する表14−Jにおける[ケースJ−01]〜[ケースJ−06]はシリコン酸化膜の膜厚が95nmより大きく105nm以下における値であり、
表4−Kあるいは後述する表14−Kにおける[ケースK−01]〜[ケースK−07]はシリコン酸化膜の膜厚が105nmより大きく115nm以下における値であり、
表4−Lあるいは後述する表14−Lにおける[ケースL−01]〜[ケースL−08]はシリコン酸化膜の膜厚が115nmより大きく125nm以下における値であり、
表4−Mあるいは後述する表14−Mにおける[ケースM−01]〜[ケースM−07]はシリコン酸化膜の膜厚が125nmより大きく135nm以下における値であり、
表4−Nあるいは後述する表14−Nにおける[ケースN−01]〜[ケースN−07]はシリコン酸化膜の膜厚が135nmより大きく145nm以下における値であり、
表4−Oあるいは後述する表14−Oにおける[ケースO−01]〜[ケースO−07]はシリコン酸化膜の膜厚が145nmより大きく155nm以下における値であり、
表4−Pあるいは後述する表14−Pにおける[ケースP−01]〜[ケースP−07]はシリコン酸化膜の膜厚が155nmより大きく165nm以下における値であり、
表4−Qあるいは後述する表14−Qにおける[ケースQ−01]〜[ケースQ−07]はシリコン酸化膜の膜厚が165nmより大きく175nm以下における値であり、
表4−Rあるいは後述する表14−Rにおける[ケースR−01]〜[ケースR−05]はシリコン酸化膜の膜厚が175nmより大きく185nm以下における値であり、
表4−Sあるいは後述する表14−Sにおける[ケースS−01]〜[ケースS−07]はシリコン酸化膜の膜厚が185nmより大きく195nm以下における値であり、
表4−Tあるいは後述する表14−Tにおける[ケースT−01]〜[ケースT−07]はシリコン酸化膜の膜厚が195nmより大きく205nm以下における値である。
表5−Bあるいは後述する表15−Bにおける[ケースB−01]〜[ケースB−10]はシリコン酸化膜の膜厚が15nmより大きく25nm以下における値であり、
表5−Cあるいは後述する表15−Cにおける[ケースC−01]〜[ケースC−06]はシリコン酸化膜の膜厚が25nmより大きく35nm以下における値であり、
表5−Dあるいは後述する表15−Dにおける[ケースD−01]〜[ケースD−07]はシリコン酸化膜の膜厚が35nmより大きく45nm以下における値であり、
表5−Eあるいは後述する表15−Eにおける[ケースE−01]〜[ケースE−07]はシリコン酸化膜の膜厚が45nmより大きく55nm以下における値であり、
表5−Fあるいは後述する表15−Fにおける[ケースF−01]〜[ケースF−06]はシリコン酸化膜の膜厚が55nmより大きく65nm以下における値であり、
表5−Gあるいは後述する表15−Gにおける[ケースG−01]〜[ケースG−07]はシリコン酸化膜の膜厚が65nmより大きく75nm以下における値であり、
表5−Hあるいは後述する表15−Hにおける[ケースH−01]〜[ケースH−07]はシリコン酸化膜の膜厚が75nmより大きく85nm以下における値であり、
表5−Iあるいは後述する表15−Iにおける[ケースI−01]〜[ケースI−06]はシリコン酸化膜の膜厚が85nmより大きく95nm以下における値であり、
表5−Jあるいは後述する表15−Jにおける[ケースJ−01]〜[ケースJ−06]はシリコン酸化膜の膜厚が95nmより大きく105nm以下における値であり、
表5−Kあるいは後述する表15−Kにおける[ケースK−01]〜[ケースK−05]はシリコン酸化膜の膜厚が105nmより大きく115nm以下における値であり、
表5−Lあるいは後述する表15−Lにおける[ケースL−01]〜[ケースL−07]はシリコン酸化膜の膜厚が115nmより大きく125nm以下における値であり、
表5−Mあるいは後述する表15−Mにおける[ケースM−01]〜[ケースM−07]はシリコン酸化膜の膜厚が125nmより大きく135nm以下における値であり、
表5−Nあるいは後述する表15−Nにおける[ケースN−01]〜[ケースN−06]はシリコン酸化膜の膜厚が135nmより大きく145nm以下における値であり、
表5−Oあるいは後述する表15−Oにおける[ケースO−01]〜[ケースO−06]はシリコン酸化膜の膜厚が145nmより大きく155nm以下における値であり、
表5−Pあるいは後述する表15−Pにおける[ケースP−01]〜[ケースP−06]はシリコン酸化膜の膜厚が155nmより大きく165nm以下における値であり、
表5−Qあるいは後述する表15−Qにおける[ケースQ−01]〜[ケースQ−04]はシリコン酸化膜の膜厚が165nmより大きく175nm以下における値であり、
表5−Rあるいは後述する表15−Rにおける[ケースR−01]〜[ケースR−05]はシリコン酸化膜の膜厚が175nmより大きく185nm以下における値であり、
表5−Sあるいは後述する表15−Sにおける[ケースS−01]〜[ケースS−07]はシリコン酸化膜の膜厚が185nmより大きく195nm以下における値であり、
表5−Tあるいは後述する表15−Tにおける[ケースT−01]〜[ケースT−06]はシリコン酸化膜の膜厚が195nmより大きく205nm以下における値である。
シリコン酸化膜の膜厚が2nm以上であって15nm以下においては15点(15箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
15nmより大きく25nm以下においては22点(22箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
25nmより大きく35nm以下においては18点(18箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
35nmより大きく45nm以下においては20点(20箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
45nmより大きく55nm以下においては17点(17箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
55nmより大きく65nm以下においては17点(17箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
65nmより大きく75nm以下においては16点(16箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
75nmより大きく85nm以下においては16点(16箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
85nmより大きく95nm以下においては23点(23箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
95nmより大きく105nm以下においては15点(15箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
105nmより大きく115nm以下においては13点(13箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
115nmより大きく125nm以下においては12点(12箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
125nmより大きく135nm以下においては12点(12箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
135nmより大きく145nm以下においては12点(12箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
145nmより大きく155nm以下においては13点(13箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
155nmより大きく165nm以下においては14点(14箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
165nmより大きく175nm以下においては13点(13箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
175nmより大きく185nm以下においては13点(13箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
185nmより大きく195nm以下においては15点(15箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
195nmより大きく205nm以下においては13点(13箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができた。
シリコン酸化膜の膜厚が2nm以上であって15nm以下においては24点(24箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
15nmより大きく25nm以下においては22点(22箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
25nmより大きく35nm以下においては16点(16箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
35nmより大きく45nm以下においては14点(14箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
45nmより大きく55nm以下においては14点(14箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
55nmより大きく65nm以下においては16点(16箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
65nmより大きく75nm以下においては16点(16箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
75nmより大きく85nm以下においては17点(17箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
85nmより大きく95nm以下においては15点(15箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
95nmより大きく105nm以下においては13点(13箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
105nmより大きく115nm以下においては12点(12箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
115nmより大きく125nm以下においては13点(13箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
125nmより大きく135nm以下においては11点(11箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
135nmより大きく145nm以下においては12点(12箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
145nmより大きく155nm以下においては12点(12箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
155nmより大きく165nm以下においては12点(12箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
165nmより大きく175nm以下においては12点(12箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
175nmより大きく185nm以下においては10点(10箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
185nmより大きく195nm以下においては13点(13箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
195nmより大きく205nm以下においては12点(12箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができた。
シリコン酸化膜の膜厚が2nm以上であって15nm以下においては19点(19箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
15nmより大きく25nm以下においては17点(17箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
25nmより大きく35nm以下においては14点(14箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
35nmより大きく45nm以下においては13点(13箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
45nmより大きく55nm以下においては13点(13箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
55nmより大きく65nm以下においては12点(12箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
65nmより大きく75nm以下においては13点(13箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
75nmより大きく85nm以下においては15点(15箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
85nmより大きく95nm以下においては13点(13箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
95nmより大きく105nm以下においては12点(12箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
105nmより大きく115nm以下においては9点(9箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
115nmより大きく125nm以下においては10点(10箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
125nmより大きく135nm以下においては9点(9箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
135nmより大きく145nm以下においては10点(10箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
145nmより大きく155nm以下においては9点(9箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
155nmより大きく165nm以下においては9点(9箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
165nmより大きく175nm以下においては9点(9箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
175nmより大きく185nm以下においては8点(8箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
185nmより大きく195nm以下においては10点(10箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
195nmより大きく205nm以下においては11点(11箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができた。
シリコン酸化膜の膜厚が2nm以上であって15nm以下においては13点(13箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が15nmより大きく25nm以下においては10点(10箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が25nmより大きく35nm以下においては8点(8箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が35nmより大きく45nm以下においては9点(9箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が45nmより大きく55nm以下においては8点(8箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が55nmより大きく65nm以下においては8点(8箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が65nmより大きく75nm以下においては8点(8箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が75nmより大きく85nm以下においては7点(7箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が85nmより大きく95nm以下においては7点(7箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が95nmより大きく105nm以下においては6点(6箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が105nmより大きく115nm以下においては7点(7箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が115nmより大きく125nm以下においては8点(8箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が125nmより大きく135nm以下においては7点(7箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が135nmより大きく145nm以下においては7点(7箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が145nmより大きく155nm以下においては7点(7箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が155nmより大きく165nm以下においては7点(7箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が165nmより大きく175nm以下においては7点(7箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が175nmより大きく185nm以下においては5点(5箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が185nmより大きく195nm以下においては7点(7箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が195nmより大きく205nm以下においては7点(7箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができた。
シリコン酸化膜の膜厚が2nm以上であって15nm以下においては11点(11箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が15nmより大きく25nm以下においては10点(10箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が25nmより大きく35nm以下においては6点(6箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が35nmより大きく45nm以下においては7点(7箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が45nmより大きく55nm以下においては7点(7箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が55nmより大きく65nm以下においては6点(6箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が65nmより大きく75nm以下においては7点(7箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が75nmより大きく85nm以下においては7点(7箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が85nmより大きく95nm以下においては6点(6箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が95nmより大きく105nm以下においては6点(6箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が105nmより大きく115nm以下においては5点(5箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が115nmより大きく125nm以下においては7点(7箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が125nmより大きく135nm以下においては7点(7箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が135nmより大きく145nm以下においては6点(6箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が145nmより大きく155nm以下においては6点(6箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が155nmより大きく165nm以下においては6点(6箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が165nmより大きく175nm以下においては4点(4箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が175nmより大きく185nm以下においては5点(5箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が185nmより大きく195nm以下においては7点(7箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができ、
シリコン酸化膜の膜厚が195nmより大きく205nm以下においては6点(6箇の[n10,n20,k10,k20,d10,d20]の組合せ)で反射率の極小値を得ることができた。
n1-min:反射率が0.4%を超えないときのn10の最小値
n1-max:反射率が0.4%を超えないときのn10の最大値
k1-min:反射率が0.4%を超えないときのk10の最小値
k1-max:反射率が0.4%を超えないときのk10の最大値
d1-min:反射率が0.4%を超えないときのd10の最小値
d1-max:反射率が0.4%を超えないときのd10の最大値
n2-min:反射率が0.4%を超えないときのn20の最小値
n2-max:反射率が0.4%を超えないときのn20の最大値
k2-min:反射率が0.4%を超えないときのk20の最小値
k2-max:反射率が0.4%を超えないときのk20の最大値
d2-min:反射率が0.4%を超えないときのd20の最小値
d2-max:反射率が0.4%を超えないときのd20の最大値
とする。
xi=xi-min
で極小となるとき、この極小値の近傍では、f(xi)を以下の式(1)で表すことができる。即ち、2次関数で近似することができる。但し、記号「Σ」は、i=0,1,2,・・・nにおける総和を意味する。式(2)においても同様である。
k1m:k1≧k10のときk1-max,k1<k10のときk1-min
d1m:d1≧d10のときd1-max,d1<d10のときd1-min
n2m:n2≧n20のときn2-max,n2<n20のときn2-min
k2m:k2≧k20のときk2-max,k2<k20のときk2-min
d2m:d2≧d20のときd2-max,d2<d20のときd2-min
n1-max−n10=n10−n1-min
k1-max−k10=k10−k1-min
d1-max−d10=d10−d1-min
n2-max−n20=n20−n2-min
k2-max−k20=k20−k2-min
d2-max−d20=d20−d2-min
では、必ずしもないため、式(2)で規定される楕円体の径の定義を、n1、n2、k1、n2、k2、及び、d2が、それぞれ、n10、n20、k10、n20、k20、及び、d20と比べたときの大小の場合で分けた。云い換えれば、楕円体の曲率が、例えば、n1≧n10のときと、n1<n10のときでは異なるからであり、k10,d10,n20,k20,d20についても同様のことが云えるからである。
2(nm)≦T≦15(nm)場合、ケース[A−01]〜ケース[A−15]のいずれか、
15(nm)<T≦25(nm)場合、ケース[B−01]〜ケース[B−22]のいずれか、
25(nm)<T≦35(nm)場合、ケース[C−01]〜ケース[C−18]のいずれか、
35(nm)<T≦45(nm)場合、ケース[D−01]〜ケース[D−20]のいずれか、
45(nm)<T≦55(nm)場合、ケース[E−01]〜ケース[E−17]のいずれか、
55(nm)<T≦65(nm)場合、ケース[F−01]〜ケース[F−17]のいずれか、
65(nm)<T≦75(nm)場合、ケース[G−01]〜ケース[G−16]のいずれか、
75(nm)<T≦85(nm)場合、ケース[H−01]〜ケース[H−16]のいずれか、
85(nm)<T≦95(nm)場合、ケース[I−01]〜ケース[I−23]のいずれか、
95(nm)<T≦105(nm)場合、ケース[J−01]〜ケース[J−15]のいずれか、
105(nm)<T≦115(nm)場合、ケース[K−01]〜ケース[K−13]のいずれか、
115(nm)<T≦125(nm)場合、ケース[L−01]〜ケース[L−12]のいずれか、
125(nm)<T≦135(nm)場合、ケース[M−01]〜ケース[M−12]のいずれか、
135(nm)<T≦145(nm)場合、ケース[N−01]〜ケース[N−12]のいずれか、
145(nm)<T≦155(nm)場合、ケース[O−01]〜ケース[O−13]のいずれか、
155(nm)<T≦165(nm)場合、ケース[P−01]〜ケース[P−14]のいずれか、
165(nm)<T≦175(nm)場合、ケース[Q−01]〜ケース[Q−13]のいずれか、
175(nm)<T≦185(nm)場合、ケース[R−01]〜ケース[R−13]のいずれか、
185(nm)<T≦195(nm)場合、ケース[S−01]〜ケース[S−15]のいずれか、
195(nm)<T≦205(nm)場合、ケース[T−01]〜ケース[T−13]のいずれか、
を選択することで、反射率が0.4%を超えないことが保証され、しかも、
n1とn10の大小関係に基づき当該ケースにおけるn1mの値を採用し、
k1とk10の大小関係に基づき当該ケースにおけるk1mの値を採用し、
d1とd10の大小関係に基づき当該ケースにおけるd1mの値を採用し、
n2とn20の大小関係に基づき当該ケースにおけるn2mの値を採用し、
k2とk20の大小関係に基づき当該ケースにおけるk2mの値を採用し、
d2とd20の大小関係に基づき当該ケースにおけるd2mの値を採用することで、
当該ケースにおけるn1mの最大値(n1-max)と最小値(n1-min)の範囲内にn1があり、
当該ケースにおけるk1mの最大値(k1-max)と最小値(k1-min)の範囲内にk1があり、
当該ケースにおけるd1mの最大値(d1-max)と最小値(d1-min)の範囲内にd1があり、
当該ケースにおけるn2mの最大値(n2-max)と最小値(n2-min)の範囲内にn2があり、
当該ケースにおけるk2mの最大値(k2-max)と最小値(k2-min)の範囲内にk2があり、
当該ケースにおけるd2mの最大値(d2-max)と最小値(d2-min)の範囲内にd2がある場合には、反射防止膜は、シリコン半導体基板からの反射率が0.4%を超えないことが保証される結果、良好なレジストパターンを得ることができる。
2(nm)≦T≦15(nm)場合、ケース[A−01]〜ケース[A−24]のいずれか、
15(nm)<T≦25(nm)場合、ケース[B−01]〜ケース[B−22]のいずれか、
25(nm)<T≦35(nm)場合、ケース[C−01]〜ケース[C−16]のいずれか、
35(nm)<T≦45(nm)場合、ケース[D−01]〜ケース[D−14]のいずれか、
45(nm)<T≦55(nm)場合、ケース[E−01]〜ケース[E−14]のいずれか、
55(nm)<T≦65(nm)場合、ケース[F−01]〜ケース[F−16]のいずれか、
65(nm)<T≦75(nm)場合、ケース[G−01]〜ケース[G−16]のいずれか、
75(nm)<T≦85(nm)場合、ケース[H−01]〜ケース[H−17]のいずれか、
85(nm)<T≦95(nm)場合、ケース[I−01]〜ケース[I−15]のいずれか、
95(nm)<T≦105(nm)場合、ケース[J−01]〜ケース[J−13]のいずれか、
105(nm)<T≦115(nm)場合、ケース[K−01]〜ケース[K−12]のいずれか、
115(nm)<T≦125(nm)場合、ケース[L−01]〜ケース[L−13]のいずれか、
125(nm)<T≦135(nm)場合、ケース[M−01]〜ケース[M−11]のいずれか、
135(nm)<T≦145(nm)場合、ケース[N−01]〜ケース[N−12]のいずれか、
145(nm)<T≦155(nm)場合、ケース[O−01]〜ケース[O−12]のいずれか、
155(nm)<T≦165(nm)場合、ケース[P−01]〜ケース[P−12]のいずれか、
165(nm)<T≦175(nm)場合、ケース[Q−01]〜ケース[Q−12]のいずれか、
175(nm)<T≦185(nm)場合、ケース[R−01]〜ケース[R−10]のいずれか、
185(nm)<T≦195(nm)場合、ケース[S−01]〜ケース[S−13]のいずれか、
195(nm)<T≦205(nm)場合、ケース[T−01]〜ケース[T−12]のいずれか、
を選択することで、反射率が0.4%を超えないことが保証され、しかも、
n1とn10の大小関係に基づき当該ケースにおけるn1mの値を採用し、
k1とk10の大小関係に基づき当該ケースにおけるk1mの値を採用し、
d1とd10の大小関係に基づき当該ケースにおけるd1mの値を採用し、
n2とn20の大小関係に基づき当該ケースにおけるn2mの値を採用し、
k2とk20の大小関係に基づき当該ケースにおけるk2mの値を採用し、
d2とd20の大小関係に基づき当該ケースにおけるd2mの値を採用することで、
当該ケースにおけるn1mの最大値(n1-max)と最小値(n1-min)の範囲内にn1があり、
当該ケースにおけるk1mの最大値(k1-max)と最小値(k1-min)の範囲内にk1があり、
当該ケースにおけるd1mの最大値(d1-max)と最小値(d1-min)の範囲内にd1があり、
当該ケースにおけるn2mの最大値(n2-max)と最小値(n2-min)の範囲内にn2があり、
当該ケースにおけるk2mの最大値(k2-max)と最小値(k2-min)の範囲内にk2があり、
当該ケースにおけるd2mの最大値(d2-max)と最小値(d2-min)の範囲内にd2がある場合には、反射防止膜は、シリコン半導体基板からの反射率が0.4%を超えないことが保証される結果、良好なレジストパターンを得ることができる。
2(nm)≦T≦15(nm)場合、ケース[A−01]〜ケース[A−19]のいずれか、
15(nm)<T≦25(nm)場合、ケース[B−01]〜ケース[B−17]のいずれか、
25(nm)<T≦35(nm)場合、ケース[C−01]〜ケース[C−14]のいずれか、
35(nm)<T≦45(nm)場合、ケース[D−01]〜ケース[D−13]のいずれか、
45(nm)<T≦55(nm)場合、ケース[E−01]〜ケース[E−13]のいずれか、
55(nm)<T≦65(nm)場合、ケース[F−01]〜ケース[F−12]のいずれか、
65(nm)<T≦75(nm)場合、ケース[G−01]〜ケース[G−13]のいずれか、
75(nm)<T≦85(nm)場合、ケース[H−01]〜ケース[H−15]のいずれか、
85(nm)<T≦95(nm)場合、ケース[I−01]〜ケース[I−13]のいずれか、
95(nm)<T≦105(nm)場合、ケース[J−01]〜ケース[J−12]のいずれか、
105(nm)<T≦115(nm)場合、ケース[K−01]〜ケース[K−09]のいずれか、
115(nm)<T≦125(nm)場合、ケース[L−01]〜ケース[L−10]のいずれか、
125(nm)<T≦135(nm)場合、ケース[M−01]〜ケース[M−09]のいずれか、
135(nm)<T≦145(nm)場合、ケース[N−01]〜ケース[N−10]のいずれか、
145(nm)<T≦155(nm)場合、ケース[O−01]〜ケース[O−09]のいずれか、
155(nm)<T≦165(nm)場合、ケース[P−01]〜ケース[P−09]のいずれか、
165(nm)<T≦175(nm)場合、ケース[Q−01]〜ケース[Q−09]のいずれか、
175(nm)<T≦185(nm)場合、ケース[R−01]〜ケース[R−08]のいずれか、
185(nm)<T≦195(nm)場合、ケース[S−01]〜ケース[S−10]のいずれか、
195(nm)<T≦205(nm)場合、ケース[T−01]〜ケース[T−11]のいずれか、
を選択することで、反射率が0.4%を超えないことが保証され、しかも、
n1とn10の大小関係に基づき当該ケースにおけるn1mの値を採用し、
k1とk10の大小関係に基づき当該ケースにおけるk1mの値を採用し、
d1とd10の大小関係に基づき当該ケースにおけるd1mの値を採用し、
n2とn20の大小関係に基づき当該ケースにおけるn2mの値を採用し、
k2とk20の大小関係に基づき当該ケースにおけるk2mの値を採用し、
d2とd20の大小関係に基づき当該ケースにおけるd2mの値を採用することで、
当該ケースにおけるn1mの最大値(n1-max)と最小値(n1-min)の範囲内にn1があり、
当該ケースにおけるk1mの最大値(k1-max)と最小値(k1-min)の範囲内にk1があり、
当該ケースにおけるd1mの最大値(d1-max)と最小値(d1-min)の範囲内にd1があり、
当該ケースにおけるn2mの最大値(n2-max)と最小値(n2-min)の範囲内にn2があり、
当該ケースにおけるk2mの最大値(k2-max)と最小値(k2-min)の範囲内にk2があり、
当該ケースにおけるd2mの最大値(d2-max)と最小値(d2-min)の範囲内にd2がある場合には、反射防止膜は、シリコン半導体基板からの反射率が0.4%を超えないことが保証される結果、良好なレジストパターンを得ることができる。
2(nm)≦T≦15(nm)場合、ケース[A−01]〜ケース[A−13]のいずれか、
15(nm)<T≦25(nm)場合、ケース[B−01]〜ケース[B−10]のいずれか、
25(nm)<T≦35(nm)場合、ケース[C−01]〜ケース[C−08]のいずれか、
35(nm)<T≦45(nm)場合、ケース[D−01]〜ケース[D−09]のいずれか、
45(nm)<T≦55(nm)場合、ケース[E−01]〜ケース[E−08]のいずれか、
55(nm)<T≦65(nm)場合、ケース[F−01]〜ケース[F−08]のいずれか、
65(nm)<T≦75(nm)場合、ケース[G−01]〜ケース[G−08]のいずれか、
75(nm)<T≦85(nm)場合、ケース[H−01]〜ケース[H−07]のいずれか、
85(nm)<T≦95(nm)場合、ケース[I−01]〜ケース[I−07]のいずれか、
95(nm)<T≦105(nm)場合、ケース[J−01]〜ケース[J−06]のいずれか、
105(nm)<T≦115(nm)場合、ケース[K−01]〜ケース[K−07]のいずれか、
115(nm)<T≦125(nm)場合、ケース[L−01]〜ケース[L−08]のいずれか、
125(nm)<T≦135(nm)場合、ケース[M−01]〜ケース[M−07]のいずれか、
135(nm)<T≦145(nm)場合、ケース[N−01]〜ケース[N−07]のいずれか、
145(nm)<T≦155(nm)場合、ケース[O−01]〜ケース[O−07]のいずれか、
155(nm)<T≦165(nm)場合、ケース[P−01]〜ケース[P−07]のいずれか、
165(nm)<T≦175(nm)場合、ケース[Q−01]〜ケース[Q−07]のいずれか、
175(nm)<T≦185(nm)場合、ケース[R−01]〜ケース[R−05]のいずれか、
185(nm)<T≦195(nm)場合、ケース[S−01]〜ケース[S−07]のいずれか、
195(nm)<T≦205(nm)場合、ケース[T−01]〜ケース[T−07]のいずれか、
を選択することで、反射率が0.4%を超えないことが保証され、しかも、
n1とn10の大小関係に基づき当該ケースにおけるn1mの値を採用し、
k1とk10の大小関係に基づき当該ケースにおけるk1mの値を採用し、
d1とd10の大小関係に基づき当該ケースにおけるd1mの値を採用し、
n2とn20の大小関係に基づき当該ケースにおけるn2mの値を採用し、
k2とk20の大小関係に基づき当該ケースにおけるk2mの値を採用し、
d2とd20の大小関係に基づき当該ケースにおけるd2mの値を採用することで、
当該ケースにおけるn1mの最大値(n1-max)と最小値(n1-min)の範囲内にn1があり、
当該ケースにおけるk1mの最大値(k1-max)と最小値(k1-min)の範囲内にk1があり、
当該ケースにおけるd1mの最大値(d1-max)と最小値(d1-min)の範囲内にd1があり、
当該ケースにおけるn2mの最大値(n2-max)と最小値(n2-min)の範囲内にn2があり、
当該ケースにおけるk2mの最大値(k2-max)と最小値(k2-min)の範囲内にk2があり、
当該ケースにおけるd2mの最大値(d2-max)と最小値(d2-min)の範囲内にd2がある場合には、反射防止膜は、シリコン半導体基板からの反射率が0.4%を超えないことが保証される結果、良好なレジストパターンを得ることができる。
2(nm)≦T≦15(nm)場合、ケース[A−01]〜ケース[A−11]のいずれか、
15(nm)<T≦25(nm)場合、ケース[B−01]〜ケース[B−10]のいずれか、
25(nm)<T≦35(nm)場合、ケース[C−01]〜ケース[C−06]のいずれか、
35(nm)<T≦45(nm)場合、ケース[D−01]〜ケース[D−07]のいずれか、
45(nm)<T≦55(nm)場合、ケース[E−01]〜ケース[E−07]のいずれか、
55(nm)<T≦65(nm)場合、ケース[F−01]〜ケース[F−06]のいずれか、
65(nm)<T≦75(nm)場合、ケース[G−01]〜ケース[G−07]のいずれか、
75(nm)<T≦85(nm)場合、ケース[H−01]〜ケース[H−07]のいずれか、
85(nm)<T≦95(nm)場合、ケース[I−01]〜ケース[I−06]のいずれか、
95(nm)<T≦105(nm)場合、ケース[J−01]〜ケース[J−06]のいずれか、
105(nm)<T≦115(nm)場合、ケース[K−01]〜ケース[K−05]のいずれか、
115(nm)<T≦125(nm)場合、ケース[L−01]〜ケース[L−07]のいずれか、
125(nm)<T≦135(nm)場合、ケース[M−01]〜ケース[M−07]のいずれか、
135(nm)<T≦145(nm)場合、ケース[N−01]〜ケース[N−06]のいずれか、
145(nm)<T≦155(nm)場合、ケース[O−01]〜ケース[O−06]のいずれか、
155(nm)<T≦165(nm)場合、ケース[P−01]〜ケース[P−06]のいずれか、
165(nm)<T≦175(nm)場合、ケース[Q−01]〜ケース[Q−04]のいずれか、
175(nm)<T≦185(nm)場合、ケース[R−01]〜ケース[R−05]のいずれか、
185(nm)<T≦195(nm)場合、ケース[S−01]〜ケース[S−07]のいずれか、
195(nm)<T≦205(nm)場合、ケース[T−01]〜ケース[T−06]のいずれか、
を選択することで、反射率が0.4%を超えないことが保証され、しかも、
n1とn10の大小関係に基づき当該ケースにおけるn1mの値を採用し、
k1とk10の大小関係に基づき当該ケースにおけるk1mの値を採用し、
d1とd10の大小関係に基づき当該ケースにおけるd1mの値を採用し、
n2とn20の大小関係に基づき当該ケースにおけるn2mの値を採用し、
k2とk20の大小関係に基づき当該ケースにおけるk2mの値を採用し、
d2とd20の大小関係に基づき当該ケースにおけるd2mの値を採用することで、
当該ケースにおけるn1mの最大値(n1-max)と最小値(n1-min)の範囲内にn1があり、
当該ケースにおけるk1mの最大値(k1-max)と最小値(k1-min)の範囲内にk1があり、
当該ケースにおけるd1mの最大値(d1-max)と最小値(d1-min)の範囲内にd1があり、
当該ケースにおけるn2mの最大値(n2-max)と最小値(n2-min)の範囲内にn2があり、
当該ケースにおけるk2mの最大値(k2-max)と最小値(k2-min)の範囲内にk2があり、
当該ケースにおけるd2mの最大値(d2-max)と最小値(d2-min)の範囲内にd2がある場合には、反射防止膜は、シリコン半導体基板からの反射率が0.4%を超えないことが保証される結果、良好なレジストパターンを得ることができる。
Claims (17)
- 半導体装置の製造工程において使用され、190nm乃至195nmの波長を有し、開口数NAが 0.93≦NA≦1.0 である露光系にてレジスト層を露光する際に用いられる、レジスト層と、シリコン半導体基板の表面に形成された以下の値の膜厚T(単位:nm)を有するシリコン酸化膜との間に設けられた2層構造を有する反射防止膜であって、
反射防止膜を構成する上層の複素屈折率N1、下層の複素屈折率N2を、それぞれ、
N1=n1−k1i
N2=n2−k2i
とし、上層の膜厚をd1(単位:nm)、下層の膜厚をd2(単位:nm)とし、
[n10,k10,d10,n20,k20,d20]の値の組合せとして、シリコン酸化膜の膜厚Tに依存して以下のいずれかを選択したとき、
n1,k1,d1,n2,k2,d2が、以下の関係式を満足することを特徴とする反射防止膜。
{(n1−n10)/(n1m−n10)}2+{(k1−k10)/(k1m−k10)}2+{(d1−d10)/(d1m−d10)}2+{(n2−n20)/(n2m−n20)}2+{(k2−k20)/(k2m−k20)}2+{(d2−d20)/(d2m−d20)}2≦1
但し、n1とn10の大小関係に基づき当該ケースにおけるn1mの値を採用し、k1とk10の大小関係に基づき当該ケースにおけるk1mの値を採用し、d1とd10の大小関係に基づき当該ケースにおけるd1mの値を採用し、n2とn20の大小関係に基づき当該ケースにおけるn2mの値を採用し、k2とk20の大小関係に基づき当該ケースにおけるk2mの値を採用し、d2とd20の大小関係に基づき当該ケースにおけるd2mの値を採用し、表中、「n1≧n10のとき n1m=」の右欄の値は「n1m−n10」の値であり、「n1<n10のとき n1m=」の右欄の値は「n10−n1m」の値であり、「k1≧k10のとき k1m=」の右欄の値は「k1m−k10」の値であり、「k1<k10のとき k1m=」の右欄の値は「k10−k1m」の値であり、「d1≧d10のとき d1m(nm)=」の右欄の値は「d1m−d10」の値(単位:nm)であり、「d1<d10のとき d1m(nm)=」の右欄の値は「d10−d1m」の値(単位:nm)であり、「n2≧n20のとき n2m=」の右欄の値は「n2m−n20」の値であり、「n2<n20のとき n2m=」の右欄の値は「n20−n2m」の値であり、「k2≧k20のとき k2m=」の右欄の値は「k2m−k20」の値であり、「k2<k20のとき k2m=」の右欄の値は「k20−k2m」の値であり、「d2≧d20のとき d2m(nm)=」の右欄の値は「d2m−d20」の値(単位:nm)であり、「d2<d20のとき d2m(nm)=」の右欄の値は「d20−d2m」の値(単位:nm)である。
- 半導体装置の製造工程において使用され、190nm乃至195nmの波長を有し、開口数NAが 1.0<NA≦1.1 である露光系にてレジスト層を露光する際に用いられる、レジスト層と、シリコン半導体基板の表面に形成された以下の値の膜厚T(単位:nm)を有するシリコン酸化膜との間に設けられた2層構造を有する反射防止膜であって、
反射防止膜を構成する上層の複素屈折率N1、下層の複素屈折率N2を、それぞれ、
N1=n1−k1i
N2=n2−k2i
とし、上層の膜厚をd1(単位:nm)、下層の膜厚をd2(単位:nm)とし、
[n10,k10,d10,n20,k20,d20]の値の組合せとして、シリコン酸化膜の膜厚Tに依存して以下のいずれかを選択したとき、
n1,k1,d1,n2,k2,d2が、以下の関係式を満足することを特徴とする反射防止膜。
{(n1−n10)/(n1m−n10)}2+{(k1−k10)/(k1m−k10)}2+{(d1−d10)/(d1m−d10)}2+{(n2−n20)/(n2m−n20)}2+{(k2−k20)/(k2m−k20)}2+{(d2−d20)/(d2m−d20)}2≦1
但し、n1とn10の大小関係に基づき当該ケースにおけるn1mの値を採用し、k1とk10の大小関係に基づき当該ケースにおけるk1mの値を採用し、d1とd10の大小関係に基づき当該ケースにおけるd1mの値を採用し、n2とn20の大小関係に基づき当該ケースにおけるn2mの値を採用し、k2とk20の大小関係に基づき当該ケースにおけるk2mの値を採用し、d2とd20の大小関係に基づき当該ケースにおけるd2mの値を採用し、表中、「n1≧n10のとき n1m=」の右欄の値は「n1m−n10」の値であり、「n1<n10のとき n1m=」の右欄の値は「n10−n1m」の値であり、「k1≧k10のとき k1m=」の右欄の値は「k1m−k10」の値であり、「k1<k10のとき k1m=」の右欄の値は「k10−k1m」の値であり、「d1≧d10のとき d1m(nm)=」の右欄の値は「d1m−d10」の値(単位:nm)であり、「d1<d10のとき d1m(nm)=」の右欄の値は「d10−d1m」の値(単位:nm)であり、「n2≧n20のとき n2m=」の右欄の値は「n2m−n20」の値であり、「n2<n20のとき n2m=」の右欄の値は「n20−n2m」の値であり、「k2≧k20のとき k2m=」の右欄の値は「k2m−k20」の値であり、「k2<k20のとき k2m=」の右欄の値は「k20−k2m」の値であり、「d2≧d20のとき d2m(nm)=」の右欄の値は「d2m−d20」の値(単位:nm)であり、「d2<d20のとき d2m(nm)=」の右欄の値は「d20−d2m」の値(単位:nm)である。
- 半導体装置の製造工程において使用され、190nm乃至195nmの波長を有し、開口数NAが 1.1<NA≦1.2 である露光系にてレジスト層を露光する際に用いられる、レジスト層と、シリコン半導体基板の表面に形成された以下の値の膜厚T(単位:nm)を有するシリコン酸化膜との間に設けられた2層構造を有する反射防止膜であって、
反射防止膜を構成する上層の複素屈折率N1、下層の複素屈折率N2を、それぞれ、
N1=n1−k1i
N2=n2−k2i
とし、上層の膜厚をd1(単位:nm)、下層の膜厚をd2(単位:nm)とし、
[n10,k10,d10,n20,k20,d20]の値の組合せとして、シリコン酸化膜の膜厚Tに依存して以下のいずれかを選択したとき、
n1,k1,d1,n2,k2,d2が、以下の関係式を満足することを特徴とする反射防止膜。
{(n1−n10)/(n1m−n10)}2+{(k1−k10)/(k1m−k10)}2+{(d1−d10)/(d1m−d10)}2+{(n2−n20)/(n2m−n20)}2+{(k2−k20)/(k2m−k20)}2+{(d2−d20)/(d2m−d20)}2≦1
但し、n1とn10の大小関係に基づき当該ケースにおけるn1mの値を採用し、k1とk10の大小関係に基づき当該ケースにおけるk1mの値を採用し、d1とd10の大小関係に基づき当該ケースにおけるd1mの値を採用し、n2とn20の大小関係に基づき当該ケースにおけるn2mの値を採用し、k2とk20の大小関係に基づき当該ケースにおけるk2mの値を採用し、d2とd20の大小関係に基づき当該ケースにおけるd2mの値を採用し、表中、「n1≧n10のとき n1m=」の右欄の値は「n1m−n10」の値であり、「n1<n10のとき n1m=」の右欄の値は「n10−n1m」の値であり、「k1≧k10のとき k1m=」の右欄の値は「k1m−k10」の値であり、「k1<k10のとき k1m=」の右欄の値は「k10−k1m」の値であり、「d1≧d10のとき d1m(nm)=」の右欄の値は「d1m−d10」の値(単位:nm)であり、「d1<d10のとき d1m(nm)=」の右欄の値は「d10−d1m」の値(単位:nm)であり、「n2≧n20のとき n2m=」の右欄の値は「n2m−n20」の値であり、「n2<n20のとき n2m=」の右欄の値は「n20−n2m」の値であり、「k2≧k20のとき k2m=」の右欄の値は「k2m−k20」の値であり、「k2<k20のとき k2m=」の右欄の値は「k20−k2m」の値であり、「d2≧d20のとき d2m(nm)=」の右欄の値は「d2m−d20」の値(単位:nm)であり、「d2<d20のとき d2m(nm)=」の右欄の値は「d20−d2m」の値(単位:nm)である。
- 半導体装置の製造工程において使用され、190nm乃至195nmの波長を有し、開口数NAが 1.2<NA≦1.3 である露光系にてレジスト層を露光する際に用いられる、レジスト層と、シリコン半導体基板の表面に形成された以下の値の膜厚T(単位:nm)を有するシリコン酸化膜との間に設けられた2層構造を有する反射防止膜であって、
反射防止膜を構成する上層の複素屈折率N1、下層の複素屈折率N2を、それぞれ、
N1=n1−k1i
N2=n2−k2i
とし、上層の膜厚をd1(単位:nm)、下層の膜厚をd2(単位:nm)とし、
[n10,k10,d10,n20,k20,d20]の値の組合せとして、シリコン酸化膜の膜厚Tに依存して以下のいずれかを選択したとき、
n1,k1,d1,n2,k2,d2が、以下の関係式を満足することを特徴とする反射防止膜。
{(n1−n10)/(n1m−n10)}2+{(k1−k10)/(k1m−k10)}2+{(d1−d10)/(d1m−d10)}2+{(n2−n20)/(n2m−n20)}2+{(k2−k20)/(k2m−k20)}2+{(d2−d20)/(d2m−d20)}2≦1
但し、n1とn10の大小関係に基づき当該ケースにおけるn1mの値を採用し、k1とk10の大小関係に基づき当該ケースにおけるk1mの値を採用し、d1とd10の大小関係に基づき当該ケースにおけるd1mの値を採用し、n2とn20の大小関係に基づき当該ケースにおけるn2mの値を採用し、k2とk20の大小関係に基づき当該ケースにおけるk2mの値を採用し、d2とd20の大小関係に基づき当該ケースにおけるd2mの値を採用する。
- 半導体装置の製造工程において使用され、190nm乃至195nmの波長を有し、開口数NAが 1.3<NA≦1.4 である露光系にてレジスト層を露光する際に用いられる、レジスト層と、シリコン半導体基板の表面に形成された以下の値の膜厚T(単位:nm)を有するシリコン酸化膜との間に設けられた2層構造を有する反射防止膜であって、
反射防止膜を構成する上層の複素屈折率N1、下層の複素屈折率N2を、それぞれ、
N1=n1−k1i
N2=n2−k2i
とし、上層の膜厚をd1(単位:nm)、下層の膜厚をd2(単位:nm)とし、
[n10,k10,d10,n20,k20,d20]の値の組合せとして、シリコン酸化膜の膜厚Tに依存して以下のいずれかを選択したとき、
n1,k1,d1,n2,k2,d2が、以下の関係式を満足することを特徴とする反射防止膜。
{(n1−n10)/(n1m−n10)}2+{(k1−k10)/(k1m−k10)}2+{(d1−d10)/(d1m−d10)}2+{(n2−n20)/(n2m−n20)}2+{(k2−k20)/(k2m−k20)}2+{(d2−d20)/(d2m−d20)}2≦1
但し、n1とn10の大小関係に基づき当該ケースにおけるn1mの値を採用し、k1とk10の大小関係に基づき当該ケースにおけるk1mの値を採用し、d1とd10の大小関係に基づき当該ケースにおけるd1mの値を採用し、n2とn20の大小関係に基づき当該ケースにおけるn2mの値を採用し、k2とk20の大小関係に基づき当該ケースにおけるk2mの値を採用し、d2とd20の大小関係に基づき当該ケースにおけるd2mの値を採用する。
- d1≦250を満足し、且つ、d2≦250を満足することを特徴とする請求項1乃至請求項5のいずれか1項に記載の反射防止膜。
- レジスト層の屈折率は、1.60乃至1.80であることを特徴とする請求項1乃至請求項5のいずれか1項に記載の反射防止膜。
- 半導体装置の製造工程において使用され、190nm乃至195nmの波長を有し、開口数NAが 0.93≦NA≦1.0 である露光系にて、レジスト層と、シリコン半導体基板の表面に形成された以下の値の膜厚T(単位:nm)を有するシリコン酸化膜との間に2層構造を有する反射防止膜を設けた状態で、該レジスト層を露光する露光方法であって、
反射防止膜を構成する上層の複素屈折率N1、下層の複素屈折率N2を、それぞれ、
N1=n1−k1i
N2=n2−k2i
とし、上層の膜厚をd1(単位:nm)、下層の膜厚をd2(単位:nm)とし、
[n10,k10,d10,n20,k20,d20]の値の組合せとして、シリコン酸化膜の膜厚Tに依存して以下のいずれかを選択したとき、
n1,k1,d1,n2,k2,d2が、以下の関係式を満足する反射防止膜を用いることを特徴とする露光方法。
{(n1−n10)/(n1m−n10)}2+{(k1−k10)/(k1m−k10)}2+{(d1−d10)/(d1m−d10)}2+{(n2−n20)/(n2m−n20)}2+{(k2−k20)/(k2m−k20)}2+{(d2−d20)/(d2m−d20)}2≦1
但し、n1とn10の大小関係に基づき当該ケースにおけるn1mの値を採用し、k1とk10の大小関係に基づき当該ケースにおけるk1mの値を採用し、d1とd10の大小関係に基づき当該ケースにおけるd1mの値を採用し、n2とn20の大小関係に基づき当該ケースにおけるn2mの値を採用し、k2とk20の大小関係に基づき当該ケースにおけるk2mの値を採用し、d2とd20の大小関係に基づき当該ケースにおけるd2mの値を採用し、表中、「n1≧n10のとき n1m=」の右欄の値は「n1m−n10」の値であり、「n1<n10のとき n1m=」の右欄の値は「n10−n1m」の値であり、「k1≧k10のとき k1m=」の右欄の値は「k1m−k10」の値であり、「k1<k10のとき k1m=」の右欄の値は「k10−k1m」の値であり、「d1≧d10のとき d1m(nm)=」の右欄の値は「d1m−d10」の値(単位:nm)であり、「d1<d10のとき d1m(nm)=」の右欄の値は「d10−d1m」の値(単位:nm)であり、「n2≧n20のとき n2m=」の右欄の値は「n2m−n20」の値であり、「n2<n20のとき n2m=」の右欄の値は「n20−n2m」の値であり、「k2≧k20のとき k2m=」の右欄の値は「k2m−k20」の値であり、「k2<k20のとき k2m=」の右欄の値は「k20−k2m」の値であり、「d2≧d20のとき d2m(nm)=」の右欄の値は「d2m−d20」の値(単位:nm)であり、「d2<d20のとき d2m(nm)=」の右欄の値は「d20−d2m」の値(単位:nm)である。
- 半導体装置の製造工程において使用され、190nm乃至195nmの波長を有し、開口数NAが 1.0<NA≦1.1 である露光系にて、レジスト層と、シリコン半導体基板の表面に形成された以下の値の膜厚T(単位:nm)を有するシリコン酸化膜との間に2層構造を有する反射防止膜を設けた状態で、該レジスト層を露光する露光方法であって、
反射防止膜を構成する上層の複素屈折率N1、下層の複素屈折率N2を、それぞれ、
N1=n1−k1i
N2=n2−k2i
とし、上層の膜厚をd1(単位:nm)、下層の膜厚をd2(単位:nm)とし、
[n10,k10,d10,n20,k20,d20]の値の組合せとして、シリコン酸化膜の膜厚Tに依存して以下のいずれかを選択したとき、
n1,k1,d1,n2,k2,d2が、以下の関係式を満足する反射防止膜を用いることを特徴とする露光方法。
{(n1−n10)/(n1m−n10)}2+{(k1−k10)/(k1m−k10)}2+{(d1−d10)/(d1m−d10)}2+{(n2−n20)/(n2m−n20)}2+{(k2−k20)/(k2m−k20)}2+{(d2−d20)/(d2m−d20)}2≦1
但し、n1とn10の大小関係に基づき当該ケースにおけるn1mの値を採用し、k1とk10の大小関係に基づき当該ケースにおけるk1mの値を採用し、d1とd10の大小関係に基づき当該ケースにおけるd1mの値を採用し、n2とn20の大小関係に基づき当該ケースにおけるn2mの値を採用し、k2とk20の大小関係に基づき当該ケースにおけるk2mの値を採用し、d2とd20の大小関係に基づき当該ケースにおけるd2mの値を採用し、表中、「n1≧n10のとき n1m=」の右欄の値は「n1m−n10」の値であり、「n1<n10のとき n1m=」の右欄の値は「n10−n1m」の値であり、「k1≧k10のとき k1m=」の右欄の値は「k1m−k10」の値であり、「k1<k10のとき k1m=」の右欄の値は「k10−k1m」の値であり、「d1≧d10のとき d1m(nm)=」の右欄の値は「d1m−d10」の値(単位:nm)であり、「d1<d10のとき d1m(nm)=」の右欄の値は「d10−d1m」の値(単位:nm)であり、「n2≧n20のとき n2m=」の右欄の値は「n2m−n20」の値であり、「n2<n20のとき n2m=」の右欄の値は「n20−n2m」の値であり、「k2≧k20のとき k2m=」の右欄の値は「k2m−k20」の値であり、「k2<k20のとき k2m=」の右欄の値は「k20−k2m」の値であり、「d2≧d20のとき d2m(nm)=」の右欄の値は「d2m−d20」の値(単位:nm)であり、「d2<d20のとき d2m(nm)=」の右欄の値は「d20−d2m」の値(単位:nm)である。
- 半導体装置の製造工程において使用され、190nm乃至195nmの波長を有し、開口数NAが 1.1<NA≦1.2 である露光系にて、レジスト層と、シリコン半導体基板の表面に形成された以下の値の膜厚T(単位:nm)を有するシリコン酸化膜との間に2層構造を有する反射防止膜を設けた状態で、該レジスト層を露光する露光方法であって、
反射防止膜を構成する上層の複素屈折率N1、下層の複素屈折率N2を、それぞれ、
N1=n1−k1i
N2=n2−k2i
とし、上層の膜厚をd1(単位:nm)、下層の膜厚をd2(単位:nm)とし、
[n10,k10,d10,n20,k20,d20]の値の組合せとして、シリコン酸化膜の膜厚Tに依存して以下のいずれかを選択したとき、
n1,k1,d1,n2,k2,d2が、以下の関係式を満足する反射防止膜を用いることを特徴とする露光方法。
{(n1−n10)/(n1m−n10)}2+{(k1−k10)/(k1m−k10)}2+{(d1−d10)/(d1m−d10)}2+{(n2−n20)/(n2m−n20)}2+{(k2−k20)/(k2m−k20)}2+{(d2−d20)/(d2m−d20)}2≦1
但し、n1とn10の大小関係に基づき当該ケースにおけるn1mの値を採用し、k1とk10の大小関係に基づき当該ケースにおけるk1mの値を採用し、d1とd10の大小関係に基づき当該ケースにおけるd1mの値を採用し、n2とn20の大小関係に基づき当該ケースにおけるn2mの値を採用し、k2とk20の大小関係に基づき当該ケースにおけるk2mの値を採用し、d2とd20の大小関係に基づき当該ケースにおけるd2mの値を採用し、表中、「n1≧n10のとき n1m=」の右欄の値は「n1m−n10」の値であり、「n1<n10のとき n1m=」の右欄の値は「n10−n1m」の値であり、「k1≧k10のとき k1m=」の右欄の値は「k1m−k10」の値であり、「k1<k10のとき k1m=」の右欄の値は「k10−k1m」の値であり、「d1≧d10のとき d1m(nm)=」の右欄の値は「d1m−d10」の値(単位:nm)であり、「d1<d10のとき d1m(nm)=」の右欄の値は「d10−d1m」の値(単位:nm)であり、「n2≧n20のとき n2m=」の右欄の値は「n2m−n20」の値であり、「n2<n20のとき n2m=」の右欄の値は「n20−n2m」の値であり、「k2≧k20のとき k2m=」の右欄の値は「k2m−k20」の値であり、「k2<k20のとき k2m=」の右欄の値は「k20−k2m」の値であり、「d2≧d20のとき d2m(nm)=」の右欄の値は「d2m−d20」の値(単位:nm)であり、「d2<d20のとき d2m(nm)=」の右欄の値は「d20−d2m」の値(単位:nm)である。
- 半導体装置の製造工程において使用され、190nm乃至195nmの波長を有し、開口数NAが 1.2<NA≦1.3 である露光系にて、レジスト層と、シリコン半導体基板の表面に形成された以下の値の膜厚T(単位:nm)を有するシリコン酸化膜との間に2層構造を有する反射防止膜を設けた状態で、該レジスト層を露光する露光方法であって、
反射防止膜を構成する上層の複素屈折率N1、下層の複素屈折率N2を、それぞれ、
N1=n1−k1i
N2=n2−k2i
とし、上層の膜厚をd1(単位:nm)、下層の膜厚をd2(単位:nm)とし、
[n10,k10,d10,n20,k20,d20]の値の組合せとして、シリコン酸化膜の膜厚Tに依存して以下のいずれかを選択したとき、
n1,k1,d1,n2,k2,d2が、以下の関係式を満足する反射防止膜を用いることを特徴とする露光方法。
{(n1−n10)/(n1m−n10)}2+{(k1−k10)/(k1m−k10)}2+{(d1−d10)/(d1m−d10)}2+{(n2−n20)/(n2m−n20)}2+{(k2−k20)/(k2m−k20)}2+{(d2−d20)/(d2m−d20)}2≦1
但し、n1とn10の大小関係に基づき当該ケースにおけるn1mの値を採用し、k1とk10の大小関係に基づき当該ケースにおけるk1mの値を採用し、d1とd10の大小関係に基づき当該ケースにおけるd1mの値を採用し、n2とn20の大小関係に基づき当該ケースにおけるn2mの値を採用し、k2とk20の大小関係に基づき当該ケースにおけるk2mの値を採用し、d2とd20の大小関係に基づき当該ケースにおけるd2mの値を採用する。
- 半導体装置の製造工程において使用され、190nm乃至195nmの波長を有し、開口数NAが 1.3<NA≦1.4 である露光系にて、レジスト層と、シリコン半導体基板の表面に形成された以下の値の膜厚T(単位:nm)を有するシリコン酸化膜との間に2層構造を有する反射防止膜を設けた状態で、該レジスト層を露光する露光方法であって、
反射防止膜を構成する上層の複素屈折率N1、下層の複素屈折率N2を、それぞれ、
N1=n1−k1i
N2=n2−k2i
とし、上層の膜厚をd1(単位:nm)、下層の膜厚をd2(単位:nm)とし、
[n10,k10,d10,n20,k20,d20]の値の組合せとして、シリコン酸化膜の膜厚Tに依存して以下のいずれかを選択したとき、
n1,k1,d1,n2,k2,d2が、以下の関係式を満足する反射防止膜を用いることを特徴とする露光方法。
{(n1−n10)/(n1m−n10)}2+{(k1−k10)/(k1m−k10)}2+{(d1−d10)/(d1m−d10)}2+{(n2−n20)/(n2m−n20)}2+{(k2−k20)/(k2m−k20)}2+{(d2−d20)/(d2m−d20)}2≦1
但し、n1とn10の大小関係に基づき当該ケースにおけるn1mの値を採用し、k1とk10の大小関係に基づき当該ケースにおけるk1mの値を採用し、d1とd10の大小関係に基づき当該ケースにおけるd1mの値を採用し、n2とn20の大小関係に基づき当該ケースにおけるn2mの値を採用し、k2とk20の大小関係に基づき当該ケースにおけるk2mの値を採用し、d2とd20の大小関係に基づき当該ケースにおけるd2mの値を採用する。
- d1≦250を満足し、且つ、d2≦250を満足することを特徴とする請求項8乃至請求項12のいずれか1項に記載の露光方法。
- レジスト層の屈折率は、1.60乃至1.80であることを特徴とする請求項8乃至請求項12のいずれか1項に記載の露光方法。
- レジスト層の上にトップコート層が形成されていることを特徴とする請求項8乃至請求項14のいずれか1項に記載の露光方法。
- 屈折率が1.44±0.02の媒体でレジスト層と露光系との間が満たされていることを特徴とする請求項8乃至請求項14のいずれか1項に記載の露光方法。
- 媒体は水であることを特徴とする請求項16に記載の露光方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006092240A JP4742943B2 (ja) | 2005-09-06 | 2006-02-15 | 反射防止膜及び露光方法 |
US11/467,983 US7582411B2 (en) | 2005-09-06 | 2006-08-29 | Antireflective film and exposure method |
EP06119942A EP1760766A3 (en) | 2005-09-06 | 2006-08-31 | Antireflective film and exposure method |
KR1020060085530A KR20070027469A (ko) | 2005-09-06 | 2006-09-06 | 반사 방지막 및 노광 방법 |
TW095132822A TWI329888B (en) | 2005-09-06 | 2006-09-06 | Antireflective film and exposure method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005257626 | 2005-09-06 | ||
JP2005257626 | 2005-09-06 | ||
JP2006092240A JP4742943B2 (ja) | 2005-09-06 | 2006-02-15 | 反射防止膜及び露光方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007103899A true JP2007103899A (ja) | 2007-04-19 |
JP4742943B2 JP4742943B2 (ja) | 2011-08-10 |
Family
ID=37441823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006092240A Expired - Fee Related JP4742943B2 (ja) | 2005-09-06 | 2006-02-15 | 反射防止膜及び露光方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7582411B2 (ja) |
EP (1) | EP1760766A3 (ja) |
JP (1) | JP4742943B2 (ja) |
KR (1) | KR20070027469A (ja) |
TW (1) | TWI329888B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190072472A (ko) * | 2017-12-15 | 2019-06-25 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 반사 방지막, 반사 방지막의 제조 방법, 및 안경형 디스플레이 |
KR20190075837A (ko) * | 2017-12-21 | 2019-07-01 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 반사 방지막, 반사 방지막의 제조 방법, 및 안경형 디스플레이 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006242974A (ja) * | 2005-02-28 | 2006-09-14 | Sony Corp | 反射防止膜及び露光方法 |
US8026040B2 (en) * | 2007-02-20 | 2011-09-27 | Az Electronic Materials Usa Corp. | Silicone coating composition |
KR101523393B1 (ko) | 2007-02-27 | 2015-05-27 | 이엠디 퍼포먼스 머티리얼스 코프. | 규소를 주성분으로 하는 반사 방지 코팅 조성물 |
US7913196B2 (en) * | 2007-05-23 | 2011-03-22 | United Microelectronics Corp. | Method of verifying a layout pattern |
US8084862B2 (en) * | 2007-09-20 | 2011-12-27 | International Business Machines Corporation | Interconnect structures with patternable low-k dielectrics and method of fabricating same |
US8618663B2 (en) | 2007-09-20 | 2013-12-31 | International Business Machines Corporation | Patternable dielectric film structure with improved lithography and method of fabricating same |
US7709370B2 (en) * | 2007-09-20 | 2010-05-04 | International Business Machines Corporation | Spin-on antireflective coating for integration of patternable dielectric materials and interconnect structures |
US20090274974A1 (en) * | 2008-04-30 | 2009-11-05 | David Abdallah | Spin-on graded k silicon antireflective coating |
US20100291475A1 (en) * | 2009-05-12 | 2010-11-18 | Chenghong Li | Silicone Coating Compositions |
US8298937B2 (en) * | 2009-06-12 | 2012-10-30 | International Business Machines Corporation | Interconnect structure fabricated without dry plasma etch processing |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000195791A (ja) * | 1998-12-28 | 2000-07-14 | Infineon Technol North America Corp | リソグラフにおいてレジストの反射率を減少させる方法 |
JP2002124518A (ja) * | 1997-07-02 | 2002-04-26 | Yamaha Corp | 配線形成法 |
JP2002214793A (ja) * | 2001-01-22 | 2002-07-31 | Mitsubishi Electric Corp | 反射防止膜及び半導体装置の製造方法 |
JP2004031892A (ja) * | 2002-12-27 | 2004-01-29 | Fujitsu Ltd | アモルファスカーボンを用いた半導体装置の製造方法 |
JP2005136244A (ja) * | 2003-10-31 | 2005-05-26 | Semiconductor Leading Edge Technologies Inc | 露光方法 |
JP2005142339A (ja) * | 2003-11-06 | 2005-06-02 | Semiconductor Leading Edge Technologies Inc | パターン形成方法 |
JP2006073709A (ja) * | 2004-09-01 | 2006-03-16 | Sony Corp | 多層反射防止膜 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6316167B1 (en) | 2000-01-10 | 2001-11-13 | International Business Machines Corporation | Tunabale vapor deposited materials as antireflective coatings, hardmasks and as combined antireflective coating/hardmasks and methods of fabrication thereof and application thereof |
JP4356012B2 (ja) | 2004-03-15 | 2009-11-04 | 日立Geニュークリア・エナジー株式会社 | 原子力プラント |
JP2006092240A (ja) | 2004-09-24 | 2006-04-06 | Matsushita Electric Ind Co Ltd | 贈答品処理方法、贈答処理サーバおよびそのプログラム |
JP2006242974A (ja) * | 2005-02-28 | 2006-09-14 | Sony Corp | 反射防止膜及び露光方法 |
-
2006
- 2006-02-15 JP JP2006092240A patent/JP4742943B2/ja not_active Expired - Fee Related
- 2006-08-29 US US11/467,983 patent/US7582411B2/en not_active Expired - Fee Related
- 2006-08-31 EP EP06119942A patent/EP1760766A3/en not_active Withdrawn
- 2006-09-06 KR KR1020060085530A patent/KR20070027469A/ko not_active Application Discontinuation
- 2006-09-06 TW TW095132822A patent/TWI329888B/zh not_active IP Right Cessation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002124518A (ja) * | 1997-07-02 | 2002-04-26 | Yamaha Corp | 配線形成法 |
JP2000195791A (ja) * | 1998-12-28 | 2000-07-14 | Infineon Technol North America Corp | リソグラフにおいてレジストの反射率を減少させる方法 |
JP2002214793A (ja) * | 2001-01-22 | 2002-07-31 | Mitsubishi Electric Corp | 反射防止膜及び半導体装置の製造方法 |
JP2004031892A (ja) * | 2002-12-27 | 2004-01-29 | Fujitsu Ltd | アモルファスカーボンを用いた半導体装置の製造方法 |
JP2005136244A (ja) * | 2003-10-31 | 2005-05-26 | Semiconductor Leading Edge Technologies Inc | 露光方法 |
JP2005142339A (ja) * | 2003-11-06 | 2005-06-02 | Semiconductor Leading Edge Technologies Inc | パターン形成方法 |
JP2006073709A (ja) * | 2004-09-01 | 2006-03-16 | Sony Corp | 多層反射防止膜 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190072472A (ko) * | 2017-12-15 | 2019-06-25 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 반사 방지막, 반사 방지막의 제조 방법, 및 안경형 디스플레이 |
KR102112423B1 (ko) | 2017-12-15 | 2020-05-18 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 반사 방지막, 반사 방지막의 제조 방법, 및 안경형 디스플레이 |
KR20190075837A (ko) * | 2017-12-21 | 2019-07-01 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 반사 방지막, 반사 방지막의 제조 방법, 및 안경형 디스플레이 |
KR102112424B1 (ko) | 2017-12-21 | 2020-05-18 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 반사 방지막, 반사 방지막의 제조 방법, 및 안경형 디스플레이 |
Also Published As
Publication number | Publication date |
---|---|
TWI329888B (en) | 2010-09-01 |
KR20070027469A (ko) | 2007-03-09 |
JP4742943B2 (ja) | 2011-08-10 |
US7582411B2 (en) | 2009-09-01 |
EP1760766A3 (en) | 2011-03-30 |
US20070097514A1 (en) | 2007-05-03 |
EP1760766A2 (en) | 2007-03-07 |
TW200721256A (en) | 2007-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4742943B2 (ja) | 反射防止膜及び露光方法 | |
JP3506240B2 (ja) | リソグラフィ構造 | |
US8084193B2 (en) | Self-segregating multilayer imaging stack with built-in antireflective properties | |
US10254652B2 (en) | Approach to lowering extreme ultraviolet exposure dose for inorganic hardmasks for extreme ultraviolet patterning | |
US5413898A (en) | Method of forming a pattern on a substrate having a step change in height | |
KR100876816B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
JP2001133984A (ja) | 反射防止膜材料及びパターン形成方法 | |
CN104155844A (zh) | 利用单次曝光形成多层图案的具有三种状态的光掩模 | |
JP4481902B2 (ja) | 多層レジスト法によるパターン形成方法 | |
JP4357177B2 (ja) | 半導体素子のパターン形成方法及び半導体素子 | |
US7655377B2 (en) | Antireflection film and exposure method | |
KR100909644B1 (ko) | 반도체 장치의 제조 방법 및 패턴의 형성 방법 | |
US8415088B2 (en) | Method for forming a material layer | |
JP4715542B2 (ja) | 反射防止膜及び露光方法 | |
JP4715543B2 (ja) | 反射防止膜及び露光方法 | |
JP4715541B2 (ja) | 反射防止膜及び露光方法 | |
CN100485532C (zh) | 抗反射膜和曝光方法 | |
JP4715540B2 (ja) | 反射防止膜及び露光方法 | |
Miyoshi et al. | Pattern transfer processes for 157-nm lithography | |
JP2007220848A (ja) | 反射防止膜及び露光方法 | |
Huang et al. | Dual antireflection layers for ARC/hard-mask applications | |
Jang et al. | Novel and cost-effective multiple patterning technology by means of invisible SiOxNy hardmask | |
TWI621921B (zh) | 形成光阻圖案之方法 | |
JPH0430740B2 (ja) | ||
Sakai et al. | Relationship between optical property of pattern image and adhesion of resist pattern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110425 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |