JP2007103796A - Insulating substrate, semiconductor device, and method of manufacturing insulating substrate - Google Patents

Insulating substrate, semiconductor device, and method of manufacturing insulating substrate Download PDF

Info

Publication number
JP2007103796A
JP2007103796A JP2005293889A JP2005293889A JP2007103796A JP 2007103796 A JP2007103796 A JP 2007103796A JP 2005293889 A JP2005293889 A JP 2005293889A JP 2005293889 A JP2005293889 A JP 2005293889A JP 2007103796 A JP2007103796 A JP 2007103796A
Authority
JP
Japan
Prior art keywords
base plate
insulating substrate
insulating layer
mounting
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005293889A
Other languages
Japanese (ja)
Inventor
Hidehiro Kudo
英弘 工藤
Kyoichi Kinoshita
恭一 木下
Katsuaki Tanaka
勝章 田中
Eiji Kono
栄次 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2005293889A priority Critical patent/JP2007103796A/en
Publication of JP2007103796A publication Critical patent/JP2007103796A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a small insulating substrate, while mounting a plurality of electronic components. <P>SOLUTION: A base plate 1 has a three-dimensional structure of U shape which is composed of three flat plates 2 bent approximately at right angle each other, and mounting areas to mount electronic components are sectioned on the surface of three flat plates 2 composing the inside surface the base plate 1, respectively. An insulating layer 3 made up of Al<SB>2</SB>O<SB>3</SB>is formed on the inside surface of the base plate 1 to cover the whole mounting areas of the three flat plates 2, and wiring layers 4 composed of Cu are formed on the surface of the insulating layer 3 corresponding to the mounting areas of each flat plates 2. In an insulating substrate having such a structure, electronic components, such as semiconductor element 5, can be located on the mounting areas of the three flat plates 2 of the base plate 3, respectively. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

この発明は、絶縁基板に係り、特に半導体素子等の電子部品が搭載される絶縁基板に関する。
また、この発明は、このような絶縁基板を用いた半導体装置及び絶縁基板の製造方法にも関している。
The present invention relates to an insulating substrate, and more particularly to an insulating substrate on which electronic components such as semiconductor elements are mounted.
The present invention also relates to a semiconductor device using such an insulating substrate and a method for manufacturing the insulating substrate.

例えば、特許文献1には、ベース板の表面上に絶縁層及び配線層が順次積層して形成された絶縁基板が開示されている。このような絶縁基板では、配線層の表面にはんだを介して半導体素子等の電子部品を接合することにより半導体装置を構成することができる。   For example, Patent Document 1 discloses an insulating substrate in which an insulating layer and a wiring layer are sequentially stacked on the surface of a base plate. With such an insulating substrate, a semiconductor device can be configured by bonding electronic components such as semiconductor elements to the surface of the wiring layer via solder.

特開平5−335709号公報JP-A-5-335709

しかしながら、上述の絶縁基板では、電子部品がベース板の同一の面の上に配置されるため、多数の電子部品を搭載しようとすると、大面積のベース板を用いる必要があり、絶縁基板が大型化してしまうという問題があった。   However, in the above-described insulating substrate, the electronic components are arranged on the same surface of the base plate. Therefore, when a large number of electronic components are to be mounted, it is necessary to use a large-area base plate, and the insulating substrate is large. There was a problem of becoming.

この発明はこのような問題点を解消するためになされたもので、小型でありながら多数の電子部品を搭載することができる絶縁基板を提供することを目的とする。
また、この発明は、このような絶縁基板を用いた半導体装置及びこのような絶縁基板を得ることができる絶縁基板の製造方法を提供することも目的としている。
The present invention has been made to solve such problems, and an object thereof is to provide an insulating substrate that can be mounted with a large number of electronic components while being small in size.
Another object of the present invention is to provide a semiconductor device using such an insulating substrate and a method for manufacturing the insulating substrate capable of obtaining such an insulating substrate.

この発明に係る絶縁基板は、互いに異なる平面上に区画され且つそれぞれ電子部品を搭載するための複数の搭載領域を有するベース板と、ベース板の複数の搭載領域上に成膜される絶縁層と、ベース板の複数の搭載領域に対応して絶縁層の表面上に成膜される配線層とを備えるものである。   An insulating substrate according to the present invention includes a base plate that is partitioned on different planes and has a plurality of mounting regions for mounting electronic components, and an insulating layer that is formed on the plurality of mounting regions of the base plate, And a wiring layer formed on the surface of the insulating layer corresponding to a plurality of mounting regions of the base plate.

また、ベース板は絶縁層が成膜される面とは反対側にヒートシンク部を有することが好ましい。あるいは、ベース板の絶縁層とは反対側の面上にヒートシンク部材が配置されることが好ましい。
絶縁層は、溶射法、スパッタリング、化学気相成長法、及び物理気相成長法のいずれかにより成膜することができる。
同様に、配線層も、溶射法、スパッタリング、化学気相成長法、及び物理気相成長法のいずれかにより成膜することができる。
なお、絶縁層として、セラミック絶縁層を用いることが好ましい。
The base plate preferably has a heat sink on the side opposite to the surface on which the insulating layer is formed. Or it is preferable that a heat sink member is arrange | positioned on the surface on the opposite side to the insulating layer of a base board.
The insulating layer can be formed by any one of thermal spraying, sputtering, chemical vapor deposition, and physical vapor deposition.
Similarly, the wiring layer can be formed by any one of thermal spraying, sputtering, chemical vapor deposition, and physical vapor deposition.
Note that a ceramic insulating layer is preferably used as the insulating layer.

この発明に係る半導体装置は、上記の絶縁基板と、絶縁基板におけるベース板の複数の搭載領域に対応して配線層の表面上にそれぞれ電子部品として搭載される複数の半導体素子とを備えるものである。   A semiconductor device according to the present invention includes the above-described insulating substrate, and a plurality of semiconductor elements mounted as electronic components on the surface of the wiring layer corresponding to the plurality of mounting regions of the base plate in the insulating substrate. is there.

この発明に係る絶縁基板の製造方法は、互いに異なる平面上に区画され且つそれぞれ電子部品を搭載するための複数の搭載領域を有するベース板を用意し、ベース板の複数の搭載領域上に絶縁層を成膜し、ベース板の複数の搭載領域に対応して絶縁層の表面上に配線層を成膜する方法である。
ここで、ベース板の複数の搭載領域にわたって溶射することによりこれら複数の搭載領域に共通の絶縁層を成膜し、絶縁層の表面上にマスクを用いて溶射することによりベース板の複数の搭載領域に対応する配線層をそれぞれ成膜することができる。
The method for manufacturing an insulating substrate according to the present invention provides a base plate that is partitioned on different planes and has a plurality of mounting regions for mounting electronic components, and an insulating layer is formed on the plurality of mounting regions of the base plate. And a wiring layer is formed on the surface of the insulating layer corresponding to a plurality of mounting regions of the base plate.
Here, by spraying over a plurality of mounting areas of the base plate, a common insulating layer is formed in these mounting areas, and a plurality of mountings of the base plate are performed by spraying using a mask on the surface of the insulating layer. Each wiring layer corresponding to the region can be formed.

この発明によれば、小型でありながら多数の電子部品を搭載することが可能な絶縁基板を実現することができる。   According to the present invention, it is possible to realize an insulating substrate capable of mounting a large number of electronic components while being small.

以下、この発明の実施の形態を添付図面に基づいて説明する。
実施の形態1.
図1に、この発明の実施の形態1に係る絶縁基板の断面図を示す。この絶縁基板は、Alからなるベース板1を有しており、このベース板1は、互いにほぼ直角に屈曲した3つの平板部分2からなる断面U字状の立体構造を有している。ここで、断面U字状のベース板1の内面を構成する3つの平板部分2の表面にそれぞれ電子部品を搭載するための搭載領域が区画されている。また、ベース板1の内面上には3つの平板部分2の搭載領域全体を覆うようにセラミック絶縁層としてのAlからなる絶縁層3が成膜されている。さらに、この絶縁層3の表面上には、各平板部分2の搭載領域に対応してCuからなる配線層4が成膜されている。
このような構成を有する絶縁基板は、各配線層4の表面に図示しないはんだを介して電子部品である半導体素子5を接合することにより半導体装置として使用することができる。ここで、1つの搭載領域に対して1つあるいは複数の半導体素子5を配置することができる。
Embodiments of the present invention will be described below with reference to the accompanying drawings.
Embodiment 1 FIG.
FIG. 1 shows a cross-sectional view of an insulating substrate according to Embodiment 1 of the present invention. This insulating substrate has a base plate 1 made of Al, and this base plate 1 has a three-dimensional structure with a U-shaped cross section composed of three flat plate portions 2 bent substantially at right angles to each other. Here, mounting areas for mounting electronic components are defined on the surfaces of the three flat plate portions 2 constituting the inner surface of the base plate 1 having a U-shaped cross section. An insulating layer 3 made of Al 2 O 3 as a ceramic insulating layer is formed on the inner surface of the base plate 1 so as to cover the entire mounting region of the three flat plate portions 2. Further, a wiring layer 4 made of Cu is formed on the surface of the insulating layer 3 so as to correspond to the mounting region of each flat plate portion 2.
The insulating substrate having such a configuration can be used as a semiconductor device by bonding a semiconductor element 5 as an electronic component to the surface of each wiring layer 4 via solder (not shown). Here, one or a plurality of semiconductor elements 5 can be arranged for one mounting region.

次に、この実施の形態1に係る絶縁基板の製造方法について説明する。まず、互いにほぼ直角に屈曲した3つの平板部分2を有する立体形状に形成されたAl押出し材をベース板1として用意する。次に、このベース板1の3つの平板部分2の表面全体にわたって溶射を行うことにより、これら3つの平板部分2に共通のAlからなる絶縁層3を成膜する。さらに、絶縁層3の表面上にマスクを用いて溶射することによりそれぞれの平板部分2の搭載領域に対応してCuからなる配線層4を成膜する。
このようにして、絶縁基板が製造される。
Next, a method for manufacturing the insulating substrate according to the first embodiment will be described. First, an Al extruded material formed in a three-dimensional shape having three flat plate portions 2 bent substantially at right angles to each other is prepared as a base plate 1. Next, by spraying the entire surface of the three flat plate portions 2 of the base plate 1, the common insulating layer 3 made of Al 2 O 3 is formed on the three flat plate portions 2. Further, the wiring layer 4 made of Cu is formed on the surface of the insulating layer 3 by using a mask to form a film corresponding to the mounting area of each flat plate portion 2.
In this way, an insulating substrate is manufactured.

この絶縁基板では、ベース板1の互いに屈曲した3つの平板部分2の表面にそれぞれ搭載領域が区画され、これら3つの搭載領域上にそれぞれ半導体素子5等の電子部品を配置することができる。したがって、小型でありながら多数の電子部品を実装することができる絶縁基板を実現することができる。   In this insulating substrate, mounting areas are defined on the surfaces of the three flat plate portions 2 of the base plate 1 that are bent with respect to each other, and electronic components such as the semiconductor element 5 can be disposed on these three mounting areas. Therefore, it is possible to realize an insulating substrate that can be mounted with a large number of electronic components while being small.

また、立体構造を有するベース板1の各平板部分2の表面上に溶射法により絶縁層3及び配線層4を成膜するため、これら絶縁層3及び配線層4を焼結やロウ付け等を行うことなく容易に成膜することができる。
また、マスクを用いて溶射を行うことにより立体構造のベース板1でも各平板部分2の搭載領域に対応した所定パターンの配線層4を成膜することできる。
Moreover, in order to form the insulating layer 3 and the wiring layer 4 on the surface of each flat plate portion 2 of the base plate 1 having a three-dimensional structure by a thermal spraying method, the insulating layer 3 and the wiring layer 4 are sintered or brazed. It is possible to form a film easily without performing it.
Further, by performing thermal spraying using a mask, the wiring layer 4 having a predetermined pattern corresponding to the mounting region of each flat plate portion 2 can be formed even on the three-dimensional base plate 1.

また、溶射法により容易に絶縁層3及び配線層4をそれぞれ所望の厚さに成膜することができると共に厚さの調整が容易である。
さらに、ベース板1が立体構造を有するため、溶射時及び電子部品のはんだ接合時の入熱に起因したベース板1の変形を抑制することができ、これにより入熱による変形が抑制された絶縁基板が得られる。
In addition, the insulating layer 3 and the wiring layer 4 can be easily formed in desired thicknesses by the thermal spraying method, and the thickness can be easily adjusted.
Furthermore, since the base plate 1 has a three-dimensional structure, it is possible to suppress deformation of the base plate 1 due to heat input during thermal spraying and soldering of electronic components, thereby preventing the deformation due to heat input. A substrate is obtained.

また、ベース板1としてAl押出し材を用いることにより、ベース板1を低コストで量産することができる。
また、上述のように絶縁層3をAlから成膜すれば、AlはAlと優れた密着性を有するため、絶縁層3とベース板1との密着性が向上する。
さらに、ベース板1は熱伝導率の優れたAlから形成されているため、半導体素子5等の電子部品で発生した熱は配線層4及び絶縁層3を通ってベース板1の各平板部分2から外部へ効率よく放散される。また、半導体素子5から発生した熱は、ベース板1の平面方向に拡散しながら板厚方向に伝達される。従って、通常の1つの平板部分しか持たないベース板では、隣接する半導体素子5からの熱が互いに干渉し、局所的な熱の集中が発生する。しかし、ベース板1は立体構造であり、具体的には互いにほぼ直角に屈曲した3つの平板部分2からなる断面U字状の立体構造を有している。従って、各平板部分上の半導体素子5等から発生した熱はベース板1を伝導する際に互いに干渉する虞が少なく、局所的な熱の集中が抑制される。
Further, by using an Al extruded material as the base plate 1, the base plate 1 can be mass-produced at a low cost.
Further, if the insulating layer 3 is formed from Al 2 O 3 as described above, since Al 2 O 3 has excellent adhesion with Al, the adhesion between the insulating layer 3 and the base plate 1 is improved.
Furthermore, since the base plate 1 is made of Al having excellent thermal conductivity, the heat generated in the electronic components such as the semiconductor element 5 passes through the wiring layer 4 and the insulating layer 3 and each flat plate portion 2 of the base plate 1. Efficiently dissipated from the outside. Further, the heat generated from the semiconductor element 5 is transmitted in the thickness direction while diffusing in the plane direction of the base plate 1. Therefore, in a base plate having only one normal flat plate portion, heat from adjacent semiconductor elements 5 interfere with each other, and local heat concentration occurs. However, the base plate 1 has a three-dimensional structure. Specifically, the base plate 1 has a three-dimensional structure having a U-shaped cross section composed of three flat plate portions 2 bent substantially at right angles to each other. Therefore, the heat generated from the semiconductor elements 5 and the like on each flat plate portion is less likely to interfere with each other when conducting through the base plate 1, and local heat concentration is suppressed.

実施の形態2.
図2を参照して、実施の形態2に係る絶縁基板を説明する。この実施の形態2は、実施の形態1の絶縁基板において、ベース板1の代わりに、断面U字形状の外側にヒートシンク部11を有するベース板12を用いるものである。ここで、断面U字状のベース板12は、その外側すなわち絶縁層3が成膜される面とは反対側に、複数のフィン11aからなるヒートシンク部11を有しており、Al押出し材等から形成することができる。なお、このベース板12の内面上にも、実施の形態1におけるベース板1と同様に、絶縁層3及び配線層4が積層されており、各配線層4の表面に半導体素子5等の電子部品を搭載して半導体装置を構成することができる。
Embodiment 2. FIG.
With reference to FIG. 2, an insulating substrate according to the second embodiment will be described. The second embodiment uses a base plate 12 having a heat sink portion 11 outside the U-shaped cross section in place of the base plate 1 in the insulating substrate of the first embodiment. Here, the base plate 12 having a U-shaped cross section has a heat sink portion 11 composed of a plurality of fins 11a on the outer side, that is, on the side opposite to the surface on which the insulating layer 3 is formed. Can be formed from Note that the insulating layer 3 and the wiring layer 4 are laminated on the inner surface of the base plate 12 as in the case of the base plate 1 in the first embodiment, and an electron such as the semiconductor element 5 is formed on the surface of each wiring layer 4. A semiconductor device can be configured by mounting components.

このベース板12は、優れた熱伝導率を有するAlからなるだけでなく、絶縁層3が成膜される面とは反対側にヒートシンク部11を有するため、半導体素子5等の電子部品で発生した熱が配線層4及び絶縁層3を通ってベース板12のヒートシンク部11から外部へさらに効率よく放散される。   The base plate 12 is not only made of Al having an excellent thermal conductivity, but also has a heat sink portion 11 on the side opposite to the surface on which the insulating layer 3 is formed. The heat is more efficiently dissipated through the wiring layer 4 and the insulating layer 3 from the heat sink portion 11 of the base plate 12 to the outside.

なお、上述のように、複数のフィン11aが形成された空冷式のヒートシンク部11を有するベース板12の代わりに、図3に示されるように、複数の通水管13aが形成された水冷式のヒートシンク部13を有するベース板14を用いることもできる。   As described above, instead of the base plate 12 having the air-cooled heat sink portion 11 formed with the plurality of fins 11a, as shown in FIG. 3, the water-cooled type formed with the plurality of water pipes 13a. A base plate 14 having a heat sink portion 13 can also be used.

実施の形態3.
図4を参照して、実施の形態3に係る絶縁基板を説明する。この実施の形態3は、実施の形態1において、Alからなるベース板1の代わりに、Al/SiC複合材からなる断面U字状のベース板21を備え、さらにこのベース板21の外面すなわちベース板21の絶縁層3とは反対側の面に接してAl等からなるヒートシンク部材22を配置したものである。ヒートシンク部材22は、外方を向いて形成される複数のフィン22aを有している。
Embodiment 3 FIG.
With reference to FIG. 4, an insulating substrate according to the third embodiment will be described. The third embodiment includes a base plate 21 having a U-shaped cross section made of an Al / SiC composite instead of the base plate 1 made of Al in the first embodiment. A heat sink member 22 made of Al or the like is disposed in contact with the surface of the plate 21 opposite to the insulating layer 3. The heat sink member 22 has a plurality of fins 22a formed facing outward.

ここで、半導体素子5等の電子部品に使用されているSi等の半導体材料は低膨張であるが、ベース板21が小さい熱膨張係数を有するAl/SiC複合材から形成されるため、各配線層4の表面に搭載される半導体素子5等の電子部品とベース21との熱膨張係数の差が小さくなってそれらの間に生じる熱応力が低減され、熱応力による電子部品の反りの発生や電子部品を接合するはんだのクラック等の発生を抑制することができる。
また、ベース板21を構成するAl/SiC複合材は、Alと同様に優れた熱伝導率を有すると共にベース板21の外面に接してAlからなるヒートシンク部材22が配置されているため、半導体素子5等の電子部品で発生した熱は配線層4、絶縁層3及びベース板21を通ってヒートシンク部材22から外部へ効率よく放散される。
Here, a semiconductor material such as Si used for an electronic component such as the semiconductor element 5 has a low expansion, but the base plate 21 is formed of an Al / SiC composite material having a small thermal expansion coefficient. The difference in thermal expansion coefficient between the electronic component such as the semiconductor element 5 and the like mounted on the surface of the layer 4 and the base 21 is reduced, the thermal stress generated between them is reduced, the warpage of the electronic component due to the thermal stress, Occurrence of cracks or the like of solder that joins electronic components can be suppressed.
In addition, the Al / SiC composite material constituting the base plate 21 has excellent heat conductivity similar to Al, and the heat sink member 22 made of Al is disposed in contact with the outer surface of the base plate 21. The heat generated by the electronic components such as 5 is efficiently dissipated from the heat sink member 22 to the outside through the wiring layer 4, the insulating layer 3 and the base plate 21.

なお、上述のように複数のフィン22aが形成された空冷式のヒートシンク部材22の代わりに、図5に示されるように、複数の通水管23aが形成された水冷式のヒートシンク部材23を、断面U字状のベース板21の外面すなわちベース板21の絶縁層3が成膜される面とは反対側の面に接して配置することもできる。   Instead of the air-cooled heat sink member 22 having a plurality of fins 22a as described above, as shown in FIG. It can also be disposed in contact with the outer surface of the U-shaped base plate 21, that is, the surface opposite to the surface on which the insulating layer 3 of the base plate 21 is formed.

実施の形態4.
図6を参照して、実施の形態4に係る半導体装置を説明する。この実施の形態4は、実施の形態1の絶縁基板に半導体素子5等の電子部品を搭載して半導体装置を構成したものを一対用意し、これら一対の半導体装置の内面を互いに対向させてそれぞれのベース板1の上端面を接して配置したものである。
このように構成すれば、各配線層4の表面に搭載される半導体素子5がAlからなる一対のベース板1により周りを囲まれた状態となるため、外部からの電界ノイズに対するシールド性が向上する。
Embodiment 4 FIG.
A semiconductor device according to the fourth embodiment will be described with reference to FIG. In the fourth embodiment, a pair of semiconductor devices is prepared by mounting electronic components such as the semiconductor element 5 on the insulating substrate of the first embodiment, and the inner surfaces of the pair of semiconductor devices are opposed to each other. The base plate 1 is arranged in contact with the upper end surface.
If comprised in this way, since the semiconductor element 5 mounted in the surface of each wiring layer 4 will be in the state enclosed by the pair of base board 1 which consists of Al, the shielding property with respect to the electric field noise from the outside improves To do.

なお、図3に示したようにベース板14が水冷式のヒートシンク部13を有する絶縁基板を用いて図7に示されるような半導体装置を構成することにより、放熱性を向上させることができる。同様に、図2に示したようにベース板12が空冷式のヒートシンク部11を有する絶縁基板を用いて半導体装置を構成することにより、放熱性を向上させることもできる。
また、図5に示されるようにAl/SiC複合材からなる断面U字状のベース板21の外面に接して水冷式のヒートシンク部23が配置される絶縁基板を用いて図8に示されるような半導体装置を構成することにより、放熱性を向上させることができる。同様に、図4に示したように断面U字状のベース板21の外面に接して空冷式のヒートシンク部22を有する絶縁基板を用いて半導体装置を構成することにより、放熱性を向上させることもできる。
In addition, as shown in FIG. 3, the heat dissipation can be improved by configuring the semiconductor device as shown in FIG. 7 using the insulating substrate in which the base plate 14 has the water-cooled heat sink portion 13. Similarly, as shown in FIG. 2, the heat dissipation can be improved by forming the semiconductor device using an insulating substrate in which the base plate 12 has the air-cooled heat sink portion 11.
Further, as shown in FIG. 5, as shown in FIG. 8, using an insulating substrate in which a water-cooled heat sink portion 23 is disposed in contact with the outer surface of the base plate 21 having a U-shaped cross section made of an Al / SiC composite material. By configuring a simple semiconductor device, heat dissipation can be improved. Similarly, as shown in FIG. 4, a semiconductor device is configured using an insulating substrate having an air-cooled heat sink portion 22 in contact with the outer surface of a U-shaped base plate 21 to improve heat dissipation. You can also.

実施の形態5.
図9を参照して、実施の形態5の絶縁基板を説明する。この実施の形態5は、実施の形態1における断面U字状のベース板1に対して、その内面ではなく、その外面上に絶縁層31及び配線層32を積層したものである。
Embodiment 5. FIG.
With reference to FIG. 9, the insulating substrate of Embodiment 5 is demonstrated. In the fifth embodiment, an insulating layer 31 and a wiring layer 32 are laminated on the outer surface of the base plate 1 having a U-shaped cross section in the first embodiment instead of the inner surface.

ここで、断面U字状のベース板1の外面を構成する3つの平板部分2の表面にそれぞれ電子部品を搭載するための搭載領域が区画されている。また、ベース板1の外面上に、実施の形態1と同様に、溶射法により3つの平板部分2の搭載領域全体を覆うようにAlからなる絶縁層31が成膜されると共に、この絶縁層31の表面上に溶射法により各平板部分2の搭載領域に対応してCuからなる配線層32が成膜されている。
なお、この絶縁基板でも、各配線層32の表面に半導体素子5等の電子部品を搭載して半導体装置を構成することができる。
Here, mounting areas for mounting electronic components are defined on the surfaces of the three flat plate portions 2 constituting the outer surface of the base plate 1 having a U-shaped cross section. Further, as in the first embodiment, an insulating layer 31 made of Al 2 O 3 is formed on the outer surface of the base plate 1 so as to cover the entire mounting region of the three flat plate portions 2 by a thermal spraying method, A wiring layer 32 made of Cu is formed on the surface of the insulating layer 31 corresponding to the mounting region of each flat plate portion 2 by spraying.
Even with this insulating substrate, an electronic component such as the semiconductor element 5 can be mounted on the surface of each wiring layer 32 to constitute a semiconductor device.

断面U字状のベース板1の外面を構成する3つの平板部分2の表面にそれぞれ搭載領域が区画され、これら3つの搭載領域上にそれぞれ半導体素子5等の電子部品を配置することができるため、上述の実施の形態1と同様に、小型でありながら多数の電子部品を実装することが可能な絶縁基板を実現することができる。   Since mounting areas are defined on the surfaces of the three flat plate portions 2 constituting the outer surface of the base plate 1 having a U-shaped cross section, and electronic components such as the semiconductor element 5 can be arranged on these three mounting areas, respectively. As in the first embodiment described above, it is possible to realize an insulating substrate that can be mounted with a large number of electronic components while being small.

なお、ベース板1の代わりに、図10に示されるように、複数の通水管33aが形成されたヒートシンク部33を有するベース板34を用いれば、放熱性を向上させることができる。   In addition, if the base plate 34 which has the heat sink part 33 in which the some water flow pipe 33a was formed as shown in FIG. 10 instead of the base plate 1 is used, heat dissipation can be improved.

実施の形態6.
図11に示されるように、断面U字状のベース板1に対して、その内面上に絶縁層3及び配線層4を順次積層すると共に外面上に絶縁層31及び配線層32を順次積層し、ベース板1の内側の各配線層4及び外側の各配線層32の表面にそれぞれ半導体素子5等の電子部品を搭載して半導体装置を構成することができる。
Embodiment 6 FIG.
As shown in FIG. 11, the insulating layer 3 and the wiring layer 4 are sequentially laminated on the inner surface of the base plate 1 having a U-shaped cross section, and the insulating layer 31 and the wiring layer 32 are sequentially laminated on the outer surface. The semiconductor device can be configured by mounting electronic components such as the semiconductor element 5 on the surfaces of the inner wiring layers 4 and the outer wiring layers 32 of the base plate 1.

なお、上述の実施の形態1〜6において、ベース板1,12,14,21,34はAlやAl/SiC複合材の他、各種の材料から形成することができ、特にCu、Fe等の高い放熱性を有する材料から形成することが好ましい。また、Alのように押出し加工や、ブレス加工が容易な金属等から形成してもよい。
また、断面U字状のベース板1,12,14,21,34の代わりに、断面L字形状等、その他様々な断面形状を有する立体構造のベース板を用いることができる。
In the above-described first to sixth embodiments, the base plates 1, 12, 14, 21, and 34 can be formed of various materials in addition to Al or Al / SiC composite material, and in particular, Cu, Fe, etc. It is preferable to form it from a material having high heat dissipation. Moreover, you may form from the metal etc. which are easy to extrude or breath-process like Al.
Further, in place of the base plates 1, 12, 14, 21, 34 having a U-shaped cross section, three-dimensional base plates having various cross-sectional shapes such as an L-shaped cross section can be used.

また、上述の実施の形態1〜6では、それぞれのベース板1,12,14,21,34がU字鋼型に形成されていたが、これらのベース板1,12,14,21,34をそれぞれ筐体状に形成することもでき、このように構成すれば、電子部品を搭載するための搭載領域が増えると共にこの筐体状のベース板1,12,14,21,34を有する絶縁基板を図7及び8のように対向させれば、内部が密閉されてシールド性がより一層向上する。   In the first to sixth embodiments described above, the base plates 1, 12, 14, 21, and 34 are formed in the U-shaped steel mold, but these base plates 1, 12, 14, 21, and 34 are formed. Can be formed in a casing shape. With this configuration, the mounting area for mounting electronic components is increased, and the casing-like base plates 1, 12, 14, 21, and 34 are insulated. When the substrates are opposed to each other as shown in FIGS. 7 and 8, the inside is sealed and the shielding performance is further improved.

また、実施の形態1〜6において、絶縁層3及び31は、大気圧プラズマ溶射(APS)または溶棒式フレーム溶射(ローカイド)などの溶射法により成膜することができる。また、エアロゾルデポジション法及び減圧プラズマ法を用いても良い。この場合、大気圧プラズマ溶射または溶棒式フレーム溶射に比べ緻密組織が形成でき、高熱伝導化が期待できる。
また、上述の実施の形態では、ベース板は押出し加工にて作成したが、プレス加工、鋳造、ダイカスト等で作成しても良い。
また、絶縁層3及び31は、Alに限らず、絶縁性を有し且つ溶射を行うことができる各種の材料から成膜することができる。また、絶縁層としてセラミック絶縁層を用いることで、高熱伝導と低膨張が期待できる。
In the first to sixth embodiments, the insulating layers 3 and 31 can be formed by a thermal spraying method such as atmospheric pressure plasma spraying (APS) or hot rod flame spraying (locide). Further, an aerosol deposition method and a reduced pressure plasma method may be used. In this case, a dense structure can be formed as compared with atmospheric pressure plasma spraying or rod-type flame spraying, and high thermal conductivity can be expected.
Moreover, in the above-mentioned embodiment, although the base plate was produced by the extrusion process, you may produce it by press work, casting, die casting, etc.
The insulating layers 3 and 31 are not limited to Al 2 O 3 , and can be formed from various materials having insulating properties and capable of thermal spraying. Moreover, high thermal conductivity and low expansion can be expected by using a ceramic insulating layer as the insulating layer.

また、配線層4及び32は、高速フレーム溶射(HVOF)またはコールドスプレーなどの溶射法により成膜することができる。
また、配線層4及び32は、Cuに限らず、導電性を有し且つ溶射を行うことができる各種の材料から成膜することができる。
The wiring layers 4 and 32 can be formed by a thermal spraying method such as high-speed flame spraying (HVOF) or cold spray.
Further, the wiring layers 4 and 32 are not limited to Cu, and can be formed from various materials having conductivity and capable of thermal spraying.

ここで、コールドスプレー法と大気圧プラズマ溶射法によりそれぞれCu層を成膜し、その断面組織を観察したところ、コールドスプレー法により成膜されたCu層では、金属粒子の酸化はほとんど見られず、気孔率は1%程度であるのに対し、大気圧プラズマ溶射法により成膜されたCu層では、金属粒子の表層が酸化しており、10%程度の気孔率が確認された。また、Cu層の残留応力は、コールドスプレー法により成膜した場合には圧縮力、大気圧プラズマ溶射法により成膜した場合には引張り力であった。
また、絶縁層、配線層は溶射法のほか、スパッタリング、化学気相成長法、物理気相成長法のいずれかで成膜してもよい。
Here, Cu layers were formed by the cold spray method and the atmospheric pressure plasma spraying method, respectively, and the cross-sectional structure thereof was observed. In the Cu layer formed by the cold spray method, almost no oxidation of metal particles was observed. The porosity was about 1%, whereas in the Cu layer formed by atmospheric pressure plasma spraying, the surface layer of metal particles was oxidized, and a porosity of about 10% was confirmed. Further, the residual stress of the Cu layer was a compressive force when the film was formed by the cold spray method, and a tensile force when the film was formed by the atmospheric pressure plasma spraying method.
In addition to the thermal spraying method, the insulating layer and the wiring layer may be formed by sputtering, chemical vapor deposition, or physical vapor deposition.

この発明の実施の形態1に係る絶縁基板に半導体素子が実装された様子を示す断面図である。It is sectional drawing which shows a mode that the semiconductor element was mounted in the insulated substrate which concerns on Embodiment 1 of this invention. この発明の実施の形態2に係る絶縁基板に半導体素子が実装された様子を示す断面図である。It is sectional drawing which shows a mode that the semiconductor element was mounted in the insulated substrate which concerns on Embodiment 2 of this invention. この発明の実施の形態2の変形例に係る絶縁基板に半導体素子が実装された様子を示す断面図である。It is sectional drawing which shows a mode that the semiconductor element was mounted in the insulated substrate which concerns on the modification of Embodiment 2 of this invention. この発明の実施の形態3に係る絶縁基板に半導体素子が実装された様子を示す断面図である。It is sectional drawing which shows a mode that the semiconductor element was mounted in the insulated substrate which concerns on Embodiment 3 of this invention. この発明の実施の形態3の変形例に係る絶縁基板に半導体素子が実装された様子を示す断面図である。It is sectional drawing which shows a mode that the semiconductor element was mounted in the insulated substrate which concerns on the modification of Embodiment 3 of this invention. この発明の実施の形態4に係る半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device which concerns on Embodiment 4 of this invention. この発明の実施の形態4の変形例に係る半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device which concerns on the modification of Embodiment 4 of this invention. この発明の実施の形態4の別の変形例に係る半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device which concerns on another modification of Embodiment 4 of this invention. この発明の実施の形態5に係る絶縁基板に半導体素子が実装された様子を示す断面図である。It is sectional drawing which shows a mode that the semiconductor element was mounted in the insulated substrate which concerns on Embodiment 5 of this invention. この発明の実施の形態5の変形例に係る絶縁基板に半導体素子が実装された様子を示す断面図である。It is sectional drawing which shows a mode that the semiconductor element was mounted in the insulated substrate which concerns on the modification of Embodiment 5 of this invention. この発明の実施の形態6に係る絶縁基板に半導体素子が実装された様子を示す断面図である。It is sectional drawing which shows a mode that the semiconductor element was mounted in the insulated substrate which concerns on Embodiment 6 of this invention.

符号の説明Explanation of symbols

1,12,14,21,34 ベース板、2 平板部分、3,31 絶縁層、4,32 配線層、5 半導体素子、11,13 ヒートシンク部、11a,22a フィン、13a,23a 通水管、22,23 ヒートシンク部材。   1, 12, 14, 21, 34 Base plate, 2 flat plate portion, 3, 31 insulating layer, 4, 32 wiring layer, 5 semiconductor element, 11, 13 heat sink portion, 11a, 22a fin, 13a, 23a water pipe, 22 , 23 Heat sink member.

Claims (11)

互いに異なる平面上に区画され且つそれぞれ電子部品を搭載するための複数の搭載領域を有するベース板と、
前記ベース板の複数の搭載領域上に成膜される絶縁層と、
前記ベース板の複数の搭載領域に対応して前記絶縁層の表面上に成膜される配線層と
を備えることを特徴とする絶縁基板。
A base plate which is partitioned on different planes and has a plurality of mounting areas for mounting electronic components,
An insulating layer formed on a plurality of mounting regions of the base plate;
An insulating substrate comprising: a wiring layer formed on the surface of the insulating layer corresponding to a plurality of mounting regions of the base plate.
前記ベース板は、前記絶縁層が成膜される面とは反対側にヒートシンク部を有する請求項1に記載の絶縁基板。   The insulating substrate according to claim 1, wherein the base plate has a heat sink portion on a side opposite to a surface on which the insulating layer is formed. 前記ベース板の前記絶縁層とは反対側の面上に配置されるヒートシンク部材をさらに備える請求項1に記載の絶縁基板。   The insulating substrate according to claim 1, further comprising a heat sink member disposed on a surface of the base plate opposite to the insulating layer. 前記絶縁層は、溶射法により成膜される請求項1〜3のいずれか一項に記載の絶縁基板。   The insulating substrate according to claim 1, wherein the insulating layer is formed by a thermal spraying method. 前記絶縁層は、スパッタリング、化学気相成長法、及び物理気相成長法のいずれかにより成膜される請求項1〜3のいずれか一項に記載の絶縁基板。   The insulating substrate according to any one of claims 1 to 3, wherein the insulating layer is formed by sputtering, chemical vapor deposition, or physical vapor deposition. 前記配線層は、溶射法により成膜される請求項1〜5のいずれか一項に記載の絶縁基板。   The insulating substrate according to claim 1, wherein the wiring layer is formed by a thermal spraying method. 前記配線層は、スパッタリング、化学気相成長法、及び物理気相成長法のいずれかにより成膜される請求項1〜5のいずれか一項に記載の絶縁基板。   The insulating substrate according to claim 1, wherein the wiring layer is formed by sputtering, chemical vapor deposition, or physical vapor deposition. 前記絶縁層は、セラミック絶縁層である請求項1〜7のいずれか一項に記載の絶縁基板。   The insulating substrate according to claim 1, wherein the insulating layer is a ceramic insulating layer. 請求項1〜8のいずれか一項に記載の絶縁基板と、
前記絶縁基板における前記ベース板の複数の搭載領域に対応して前記配線層の表面上にそれぞれ電子部品として搭載される複数の半導体素子と
を備えることを特徴とする半導体装置。
An insulating substrate according to any one of claims 1 to 8,
A semiconductor device comprising: a plurality of semiconductor elements each mounted as an electronic component on the surface of the wiring layer corresponding to a plurality of mounting regions of the base plate on the insulating substrate.
互いに異なる平面上に区画され且つそれぞれ電子部品を搭載するための複数の搭載領域を有するベース板を用意し、
前記ベース板の複数の搭載領域上に絶縁層を成膜し、
前記ベース板の複数の搭載領域に対応して前記絶縁層の表面上に配線層を成膜する
ことを特徴とする絶縁基板の製造方法。
Preparing a base plate which is partitioned on different planes and has a plurality of mounting areas for mounting electronic components,
Forming an insulating layer on a plurality of mounting regions of the base plate;
A method for producing an insulating substrate, comprising forming a wiring layer on the surface of the insulating layer corresponding to a plurality of mounting regions of the base plate.
前記ベース板の複数の搭載領域にわたって溶射することによりこれら複数の搭載領域に共通の前記絶縁層を成膜し、
前記絶縁層の表面上にマスクを用いて溶射することにより前記ベース板の複数の搭載領域に対応する前記配線層をそれぞれ成膜する請求項10に記載の絶縁基板の製造方法。
Forming the insulating layer common to the plurality of mounting regions by spraying over the plurality of mounting regions of the base plate;
The method for manufacturing an insulating substrate according to claim 10, wherein the wiring layers corresponding to a plurality of mounting regions of the base plate are formed by thermal spraying on the surface of the insulating layer using a mask.
JP2005293889A 2005-10-06 2005-10-06 Insulating substrate, semiconductor device, and method of manufacturing insulating substrate Pending JP2007103796A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005293889A JP2007103796A (en) 2005-10-06 2005-10-06 Insulating substrate, semiconductor device, and method of manufacturing insulating substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005293889A JP2007103796A (en) 2005-10-06 2005-10-06 Insulating substrate, semiconductor device, and method of manufacturing insulating substrate

Publications (1)

Publication Number Publication Date
JP2007103796A true JP2007103796A (en) 2007-04-19

Family

ID=38030422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005293889A Pending JP2007103796A (en) 2005-10-06 2005-10-06 Insulating substrate, semiconductor device, and method of manufacturing insulating substrate

Country Status (1)

Country Link
JP (1) JP2007103796A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253274A (en) * 2008-04-03 2009-10-29 Xi Max Co Ltd Original plate of metal printed circuit board, and method of manufacturing original plate
JP2011192905A (en) * 2010-03-16 2011-09-29 Siix Corp Electronic apparatus case
JP2013243337A (en) * 2012-04-25 2013-12-05 Jtekt Corp Controller and motor unit including the same
JP2016004841A (en) * 2014-06-13 2016-01-12 住友ベークライト株式会社 Metal foil-clad board, circuit board and heating element mounting board
JP2018098431A (en) * 2016-12-16 2018-06-21 株式会社豊田中央研究所 Semiconductor module and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61176188A (en) * 1985-01-31 1986-08-07 昭和電工株式会社 Circuit formation for substrate by spraying
JPS62226645A (en) * 1986-03-28 1987-10-05 Sumitomo Electric Ind Ltd Wiring substrate
JPH07122824A (en) * 1993-10-22 1995-05-12 Mitsui Toatsu Chem Inc Electronic circuit package
JPH07283499A (en) * 1994-04-05 1995-10-27 Nippon Carbide Ind Co Inc Compound board for electronic parts
JP2004349478A (en) * 2003-05-22 2004-12-09 Matsushita Electric Ind Co Ltd Electronic instrument

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61176188A (en) * 1985-01-31 1986-08-07 昭和電工株式会社 Circuit formation for substrate by spraying
JPS62226645A (en) * 1986-03-28 1987-10-05 Sumitomo Electric Ind Ltd Wiring substrate
JPH07122824A (en) * 1993-10-22 1995-05-12 Mitsui Toatsu Chem Inc Electronic circuit package
JPH07283499A (en) * 1994-04-05 1995-10-27 Nippon Carbide Ind Co Inc Compound board for electronic parts
JP2004349478A (en) * 2003-05-22 2004-12-09 Matsushita Electric Ind Co Ltd Electronic instrument

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253274A (en) * 2008-04-03 2009-10-29 Xi Max Co Ltd Original plate of metal printed circuit board, and method of manufacturing original plate
JP2011192905A (en) * 2010-03-16 2011-09-29 Siix Corp Electronic apparatus case
JP2013243337A (en) * 2012-04-25 2013-12-05 Jtekt Corp Controller and motor unit including the same
JP2016004841A (en) * 2014-06-13 2016-01-12 住友ベークライト株式会社 Metal foil-clad board, circuit board and heating element mounting board
JP2018098431A (en) * 2016-12-16 2018-06-21 株式会社豊田中央研究所 Semiconductor module and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP4558012B2 (en) Semiconductor package heat dissipation plate and semiconductor device
JP2007096032A (en) Insulating board, method of manufacturing the same and semiconductor device
JP2006332382A (en) Circuit board for mounting semiconductor substrate and its manufacturing method
KR20110109931A (en) Cooling device
US20140367702A1 (en) Semiconductor device and method of manufacturing the same
JP2008235852A (en) Ceramic substrate and semiconductor module using the same
JP2007103796A (en) Insulating substrate, semiconductor device, and method of manufacturing insulating substrate
JP2010171157A (en) Package for electron element and electronic component
JP2006278558A (en) Insulated heat transmission structure and substrate for use of power module
JP3159040U (en) Carbon nanotube heat sink
JP2011189354A (en) Metal-ceramics joined substrate, and method for producing the same
JP2010219441A (en) Package for housing electronic component
JP2004153075A (en) Substrate for power module and power module
JP5960522B2 (en) Ceramic circuit board and electronic device using the same
JP2016058595A (en) Semiconductor device
JP2007227598A (en) Circuit board and semiconductor device
JP2007005332A (en) Heat sink and its manufacturing method
JP6183166B2 (en) Power module substrate with heat sink and manufacturing method thereof
JP2010511297A (en) Electronic member module and manufacturing method thereof
JP2012191004A (en) Manufacturing method of substrate for power module and substrate for power module
JP2009188366A (en) Integral semiconductor heat dissipating substrate and its manufacturing method
JP3960192B2 (en) Radiator
JP2006190711A5 (en)
JP3933031B2 (en) Radiator
JP2009200455A (en) Semiconductor heat-radiating substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100921