JP2007096288A - Transistor and method of manufacturing same, and semiconductor device having the same - Google Patents
Transistor and method of manufacturing same, and semiconductor device having the same Download PDFInfo
- Publication number
- JP2007096288A JP2007096288A JP2006236198A JP2006236198A JP2007096288A JP 2007096288 A JP2007096288 A JP 2007096288A JP 2006236198 A JP2006236198 A JP 2006236198A JP 2006236198 A JP2006236198 A JP 2006236198A JP 2007096288 A JP2007096288 A JP 2007096288A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- semiconductor film
- active layer
- manufacturing
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、トランジスタ及びその製造方法、並びに、このトランジスタを有する半導体装置に関する。 The present invention relates to a transistor, a method for manufacturing the same, and a semiconductor device having the transistor.
トランジスタとしては、バイポーラトランジスタ、電界効果トランジスタ、静電誘導型トランジスタ等の種々のものが知られている。これらのトランジスタのうちの一種である電界効果トランジスタは、一般に、ソース電極及びドレイン電極が接続された半導体材料からなる層(活性層)に、絶縁層を介してゲート電極が設けられた構造を有している。このような電界効果トランジスタのなかでも、活性層に有機半導体化合物を用いた有機トランジスタは、軽量でフレキシブルであるという利点があり、様々な電子デバイスへの応用が期待されている。この有機トランジスタの活性層は、基板上に設けられた絶縁層上に、有機半導体化合物を蒸着するか、或いは、有機半導体化合物を含む溶液をスピンコート、ドロップキャスト又は印刷することによって形成されることが多い(非特許文献1)。 Various types of transistors such as bipolar transistors, field effect transistors, and electrostatic induction transistors are known. A field effect transistor, which is one of these transistors, generally has a structure in which a gate electrode is provided via an insulating layer on a layer (active layer) made of a semiconductor material to which a source electrode and a drain electrode are connected. is doing. Among such field effect transistors, an organic transistor using an organic semiconductor compound as an active layer has an advantage of being lightweight and flexible, and is expected to be applied to various electronic devices. The active layer of the organic transistor is formed by depositing an organic semiconductor compound on the insulating layer provided on the substrate, or by spin coating, drop casting or printing a solution containing the organic semiconductor compound. (Non-patent Document 1).
このような有機トランジスタにおいては、活性層に所定の配向性を付与することで、キャリア移動度が向上することが知られている。これは、活性層を構成している有機半導体化合物が一定方向に並ぶことにより、キャリアの移動が有利となるためであると考えられる。このように活性層に配向性を付与し得る有機トランジスタの製造方法としては、基板と活性層との間にラビング膜の配向膜を設ける工程(非特許文献2、3)、活性層をラビングする工程(非特許文献4)、摩擦転写膜からなる活性層を形成する工程(特許文献1)等を含む方法が開示されている。これらの製造方法により得られた有機トランジスタは、未配向の活性層を有するものに比べて優れたキャリア移動度を有することが知られている。
しかしながら、配向性を有する活性層を形成することによりキャリア移動度の向上を目指した上記従来の有機トランジスタの製造方法は、いずれも活性層に配向性を付与するための工程が複雑であるため、有機トランジスタの製造が、活性層を配向させない場合に比して顕著に困難となる傾向にあった。 However, since the conventional organic transistor manufacturing methods aiming at improving carrier mobility by forming an active layer having orientation are complicated in steps for imparting orientation to the active layer, Manufacturing of organic transistors tended to be significantly more difficult than when the active layer was not oriented.
そこで、本発明はこのような事情に鑑みてなされたものであり、簡便な方法によって配向を有する活性層を形成でき、優れたキャリア移動度を有するトランジスタが得られるトランジスタの製造方法を提供することを目的とする。また、配向を有する活性層を備え、高いキャリア移動度を有する有機トランジスタを提供することを目的とする。 Therefore, the present invention has been made in view of such circumstances, and provides a method for manufacturing a transistor in which an active layer having an orientation can be formed by a simple method and a transistor having excellent carrier mobility can be obtained. With the goal. Another object of the present invention is to provide an organic transistor having an active layer having orientation and having high carrier mobility.
上記目的を達成するため、本発明のトランジスタの製造方法は、有機半導体化合物を含む半導体膜からなる活性層を有するトランジスタの製造方法であって、半導体膜を延伸する工程と、半導体膜を、活性層が形成される面に加熱及び/又は加圧をしながら貼り付けて活性層を得る工程とを含むことを特徴とする。 In order to achieve the above object, a method for producing a transistor of the present invention is a method for producing a transistor having an active layer made of a semiconductor film containing an organic semiconductor compound, the step of stretching the semiconductor film, And a step of applying an active layer to the surface on which the layer is formed by applying heat and / or pressure.
上記の半導体膜を延伸する工程においては、延伸によって半導体膜を構成している有機半導体化合物が延伸方向に並び、これにより半導体膜に所定の配向性を付与することができるようになる。このように、本発明においては、半導体膜を延伸するだけで配向した活性層を得ることができ、従来の方法に比して配向を有する活性層を容易に形成することができる。また、上記本発明の製造方法では、半導体膜を加熱及び/又は加圧しながら活性層を形成させる面上に貼り付けている。そのため、活性層は、これと隣接している層に対して密着し、キャリア移動度等の特性を良好に発揮できるものとなる。 In the step of stretching the semiconductor film, the organic semiconductor compounds constituting the semiconductor film are aligned in the stretching direction by stretching, and thereby a predetermined orientation can be imparted to the semiconductor film. Thus, in the present invention, an active layer having an orientation can be obtained simply by stretching the semiconductor film, and an active layer having an orientation can be easily formed as compared with the conventional method. Moreover, in the manufacturing method of the said invention, it affixes on the surface in which an active layer is formed, heating and / or pressurizing a semiconductor film. Therefore, the active layer is in close contact with a layer adjacent to the active layer, and characteristics such as carrier mobility can be satisfactorily exhibited.
なお、上記本発明の製造方法では、半導体膜を延伸させる工程を先に行い、この延伸された半導体膜を貼り付けるようにしてもよく、未延伸の半導体膜を先に貼り付けた後、この半導体膜を延伸するようにしてもよい。上述した従来技術のような製造方法では、いずれも活性層の形成時、又は、活性層の形成後に配向を付与することが行われていたが、前者のように、延伸後に半導体膜を貼り付ける場合には、活性層となるべき半導体膜に対してあらかじめ適当な配向を付与することが可能であり、所望の配向性を有する活性層を形成し易い傾向にある。 In the manufacturing method of the present invention, the semiconductor film may be stretched first, and the stretched semiconductor film may be pasted. After the unstretched semiconductor film is pasted first, The semiconductor film may be stretched. In any of the manufacturing methods such as the prior art described above, orientation is imparted during the formation of the active layer or after the formation of the active layer. As in the former case, the semiconductor film is pasted after stretching. In some cases, an appropriate orientation can be given in advance to the semiconductor film to be the active layer, and an active layer having a desired orientation tends to be easily formed.
また、本発明のトランジスタの製造方法は、有機半導体化合物を含む半導体膜からなる活性層を有するトランジスタの製造方法であって、半導体膜を配向させる工程と、半導体膜を、活性層を形成させる面に対して加熱及び/又は加圧をしながら貼り付けて、活性層を形成する工程とを含むことを特徴としてもよい。このように、本発明においては、加熱及び/又は加圧しながら半導体膜を貼り付けることで、延伸に限らず種々の方法で配向した活性層を良好に形成することが可能となる。 The transistor manufacturing method of the present invention is a method for manufacturing a transistor having an active layer made of a semiconductor film containing an organic semiconductor compound, the step of aligning the semiconductor film, and the surface on which the active film is formed. And a step of forming the active layer by applying the substrate while heating and / or applying pressure thereto. As described above, in the present invention, it is possible to satisfactorily form an active layer oriented not only by stretching but by various methods by pasting a semiconductor film while heating and / or pressing.
さらに、本発明のトランジスタの製造方法は、有機半導体化合物を含む半導体膜からなる活性層を有するトランジスタの製造方法であって、半導体膜を延伸して配向させる工程と、半導体膜を、活性層を形成させる面に対して加熱及び/又は加圧をしながら貼り付けて、活性層を形成する工程とを含むことを特徴としてもよい。このように延伸によって半導体膜を配向させることにより、配向により高いキャリア移動度を発揮し得る活性層を特に容易に形成することができる。 Furthermore, the method for producing a transistor of the present invention is a method for producing a transistor having an active layer made of a semiconductor film containing an organic semiconductor compound, the step of stretching the semiconductor film and aligning the semiconductor film with the active layer. A step of applying an active layer to the surface to be formed while applying heat and / or pressure to the surface to be formed. Thus, by orienting the semiconductor film by stretching, an active layer that can exhibit high carrier mobility can be formed particularly easily.
上記本発明のトランジスタの製造方法においては、半導体膜を、活性層を形成させる面との間に施工液を介在させて当該面に貼り付けることが好ましい。こうすれば、半導体膜と上記面との接触面が施工液によって濡らされるため、例えば、半導体膜に反り等がある場合であっても良好な貼り付けが可能となる。また、このように施工液を用いることによって貼り付けが容易となることから、貼り付けの際の加熱や加圧をより温和な条件で行うことが可能となる。したがって、過度の加熱や加圧に起因して生じるおそれのあったトランジスタの変形や不良等の発生をより確実に防止することができるようになる。更には、施工液の使用により、活性層とこれを形成させる面との密着性が向上するようになる。このような施工液としては、活性層を形成させる面との接触角が120度以下となるものが好ましい。 In the method for manufacturing a transistor of the present invention, it is preferable that the semiconductor film is attached to the surface with a working liquid interposed between the surface on which the active layer is formed. By so doing, the contact surface between the semiconductor film and the above surface is wetted by the working liquid, and therefore, for example, even when the semiconductor film is warped, it is possible to perform good bonding. Moreover, since it becomes easy to affix by using a construction liquid in this way, it becomes possible to perform the heating and pressurization at the time of affixing on milder conditions. Therefore, it is possible to more reliably prevent the occurrence of transistor deformation or failure that may have occurred due to excessive heating or pressurization. Furthermore, the use of the construction liquid improves the adhesion between the active layer and the surface on which it is formed. As such a construction liquid, a liquid having a contact angle of 120 degrees or less with the surface on which the active layer is formed is preferable.
より具体的には、本発明のトランジスタの製造方法は、以下のような構成を有するトランジスタの製造に適用されることが好ましい。すなわち、本発明のトランジスタの製造方法は、ソース電極及びドレイン電極、これらの間の電流経路となり有機半導体化合物を含む半導体膜からなる活性層、電流経路を通る電流を制御するゲート電極、並びに、活性層とゲート電極との間に配置される絶縁層を有するトランジスタの製造方法であって、半導体膜を延伸する工程と、半導体膜を、加熱及び/又は加圧しながら絶縁層と貼りあわせて活性層を得る工程とを含むことが好ましい。 More specifically, the transistor manufacturing method of the present invention is preferably applied to manufacture of a transistor having the following configuration. That is, the transistor manufacturing method of the present invention includes a source electrode and a drain electrode, an active layer made of a semiconductor film containing an organic semiconductor compound that becomes a current path between them, a gate electrode that controls a current passing through the current path, and an active A method of manufacturing a transistor having an insulating layer disposed between a layer and a gate electrode, the step of stretching the semiconductor film, and bonding the semiconductor film to the insulating layer while heating and / or pressing the active layer It is preferable to include the process of obtaining.
また、本発明のトランジスタの製造方法は、ソース電極及びドレイン電極、これらの間の電流経路となり有機半導体化合物を含む半導体膜からなる活性層、電流経路を通る電流を制御するゲート電極、並びに、活性層とゲート電極との間に配置される絶縁層を有するトランジスタの製造方法であって、半導体膜を配向させる工程と、半導体膜を、加熱及び/又は加圧しながら絶縁層と貼りあわせて、活性層を得る工程とを含むことを特徴としてもよい。 In addition, a method for manufacturing a transistor of the present invention includes a source electrode and a drain electrode, an active layer made of a semiconductor film including an organic semiconductor compound serving as a current path therebetween, a gate electrode for controlling a current passing through the current path, and an active A method for manufacturing a transistor having an insulating layer disposed between a layer and a gate electrode, the step of aligning a semiconductor film, and bonding the semiconductor film to the insulating layer while heating and / or pressing to activate And a step of obtaining a layer.
さらに、本発明のトランジスタの製造方法は、ソース電極及びドレイン電極、これらの間の電流経路となり有機半導体化合物を含む半導体膜からなる活性層、電流経路を通る電流を制御するゲート電極、並びに、活性層とゲート電極との間に配置される絶縁層を有するトランジスタの製造方法であって、半導体膜を延伸して配向させる工程と、半導体膜を、加熱及び/又は加圧しながら絶縁層と貼りあわせて、活性層を得る工程とを含むことを特徴としてもよい。 Furthermore, the transistor manufacturing method of the present invention includes a source electrode and a drain electrode, an active layer made of a semiconductor film including an organic semiconductor compound serving as a current path therebetween, a gate electrode for controlling a current passing through the current path, and an active A method for manufacturing a transistor having an insulating layer disposed between a layer and a gate electrode, the step of stretching and aligning the semiconductor film, and bonding the semiconductor film to the insulating layer while heating and / or pressing And obtaining an active layer.
これらのトランジスタの製造方法でも、半導体膜を延伸等することによって配向された活性層を容易に形成することができ、また、貼り付けの際に加熱及び/又は加圧を行うことにより、活性層を絶縁層上に良好に形成することができる。これらによって、高いキャリア移動度を有するトランジスタを得ることが可能となる。 In these transistor manufacturing methods, an oriented active layer can be easily formed by stretching a semiconductor film, and the active layer can be formed by heating and / or pressurizing at the time of attachment. Can be satisfactorily formed on the insulating layer. Accordingly, a transistor having high carrier mobility can be obtained.
上記のトランジスタの製造方法においては、半導体膜を、絶縁層との間に施工液を介在させて当該絶縁層と貼りあわせることが好ましい。こうすることで、半導体膜と絶縁層との貼りあわせが更に良好に行われるため、加熱や加圧の条件を温和にしてトランジスタの変形や不良等の発生を一層低減することが可能となる。 In the above method for manufacturing a transistor, the semiconductor film is preferably bonded to the insulating layer with a working liquid interposed between the insulating film and the insulating layer. By doing so, the semiconductor film and the insulating layer can be bonded to each other more favorably, so that it is possible to further reduce the occurrence of transistor deformation and defects by mildly heating and pressing conditions.
また、本発明の製造方法により製造する上記構成のトランジスタは、ソース電極及び/又はドレイン電極と活性層との間に、有機半導体化合物とは異なる化合物からなる層を有するものであると好ましい。このような他の活性層を更に有することで、有機半導体化合物を含みキャリア輸送層として機能する活性層と、ソース及びドレイン電極との間の接触抵抗を低減してよりキャリア移動度を高めることが可能となる。 In addition, the transistor having the above structure manufactured by the manufacturing method of the present invention preferably has a layer made of a compound different from the organic semiconductor compound between the source electrode and / or the drain electrode and the active layer. By further including such another active layer, it is possible to reduce the contact resistance between the active layer containing an organic semiconductor compound and functioning as a carrier transport layer, and the source and drain electrodes, thereby increasing the carrier mobility. It becomes possible.
本発明はまた、上記本発明のトランジスタの製造方法により良好に得ることができるトランジスタを提供する。すなわち、本発明のトランジスタは、有機半導体化合物を含む半導体膜からなる活性層を有し、この活性層は、延伸された半導体膜からなり、且つ、半導体膜が活性層を形成させる面に加熱及び/又は加圧をしながら貼り付けられて形成されたものであることを特徴とする。 The present invention also provides a transistor that can be satisfactorily obtained by the method for producing a transistor of the present invention. That is, the transistor of the present invention has an active layer made of a semiconductor film containing an organic semiconductor compound, the active layer is made of a stretched semiconductor film, and the surface on which the semiconductor film forms an active layer is heated and formed. It is characterized in that it is formed by being attached while applying pressure.
かかるトランジスタにおける活性層は、延伸された半導体膜からなるため、所定の配向を有した状態となっている。また、活性層が、活性層が形成される面に対して加熱や加圧をしながら半導体膜を貼り付けて形成されたものであるため、この活性層は、上記面に対する密着性が良好なものとなる。したがって、このような活性層を有する上記本発明のトランジスタは、キャリア移動度が高く、層間密着性が高く、優れたトランジスタ特性を発揮し得るものとなる。 Since the active layer in such a transistor is made of a stretched semiconductor film, it has a predetermined orientation. Further, since the active layer is formed by attaching a semiconductor film while heating or pressing the surface on which the active layer is formed, the active layer has good adhesion to the surface. It will be a thing. Therefore, the transistor of the present invention having such an active layer has high carrier mobility, high interlayer adhesion, and can exhibit excellent transistor characteristics.
本発明のトランジスタは、有機半導体化合物を含む半導体膜からなる活性層を有し、この活性層が、配向された半導体膜からなり、且つ、半導体膜が活性層を形成させる面に加熱及び/又は加圧をしながら貼り付けられて形成されたものであってもよい。 The transistor of the present invention has an active layer made of a semiconductor film containing an organic semiconductor compound, the active layer is made of an oriented semiconductor film, and the surface on which the semiconductor film forms the active layer is heated and / or It may be affixed while being pressed.
また、有機半導体化合物を含む半導体膜からなる活性層を有し、活性層は、延伸して配向された半導体膜からなり、且つ、半導体膜が活性層を形成させる面に加熱及び/又は加圧をしながら貼り付けられて形成されたものであってもよい。 In addition, the active layer has an active layer made of a semiconductor film containing an organic semiconductor compound, the active layer is made of a stretched and oriented semiconductor film, and the surface on which the semiconductor film forms the active layer is heated and / or pressurized. It may be affixed while being attached.
これらのトランジスタも、配向を有しており、しかも隣接面に対する密着性に優れた活性層が良好に形成されたものであることから、キャリア移動度が高く、層間密着性が高く、優れたトランジスタ特性を発揮し得るものとなる。また、これらのトランジスタも上記と同様に施工液を介した貼り付けにより活性層が形成されたものであると好ましい。 These transistors also have an orientation, and since an active layer excellent in adhesion to an adjacent surface is well formed, has high carrier mobility, high interlayer adhesion, and excellent transistor It will be possible to exhibit the characteristics. Further, these transistors are also preferably those in which an active layer is formed by affixing with a working solution in the same manner as described above.
上記本発明のトランジスタとしては、例えば、下記の構成を有するものが特に好適である。すなわち、ソース電極及びドレイン電極、これらの間の電流経路となり有機半導体化合物を含む半導体膜からなる活性層、電流経路を通る電流を制御するゲート電極、並びに、活性層とゲート電極との間に配置される絶縁層を有し、活性層は、延伸された半導体膜からなり、且つ、半導体膜を加熱及び/又は加圧をしながら絶縁層と貼りあわせることで形成されたものであると好ましい。 As the transistor of the present invention, for example, a transistor having the following configuration is particularly suitable. That is, a source electrode and a drain electrode, an active layer made of a semiconductor film including an organic semiconductor compound serving as a current path between them, a gate electrode for controlling a current passing through the current path, and disposed between the active layer and the gate electrode The active layer is preferably made of a stretched semiconductor film and formed by bonding the semiconductor film to the insulating layer while heating and / or pressurizing.
また、ソース電極及びドレイン電極、これらの間の電流経路となり有機半導体化合物を含む半導体膜からなる活性層、電流経路を通る電流を制御するゲート電極、並びに、活性層とゲート電極との間に配置される絶縁層を有し、活性層は、配向された半導体膜からなり、且つ、半導体膜を加熱及び/又は加圧をしながら絶縁層と貼りあわせることで形成されたものであってもよい。 Also, a source electrode and a drain electrode, an active layer made of a semiconductor film including an organic semiconductor compound serving as a current path between them, a gate electrode for controlling a current passing through the current path, and disposed between the active layer and the gate electrode The active layer may be formed of an oriented semiconductor film and bonded to the insulating layer while heating and / or pressing the semiconductor film. .
さらに、ソース電極及びドレイン電極、これらの間の電流経路となり有機半導体化合物を含む半導体膜からなる活性層、電流経路を通る電流を制御するゲート電極、並びに、活性層とゲート電極との間に配置される絶縁層を有し、活性層は、延伸により配向された半導体膜からなり、且つ、半導体膜を、加熱及び/又は加圧しながら絶縁層と貼りあわせることで形成されたものであってもよい。 Furthermore, a source electrode and a drain electrode, an active layer made of a semiconductor film containing an organic semiconductor compound serving as a current path between them, a gate electrode for controlling a current passing through the current path, and disposed between the active layer and the gate electrode The active layer is made of a semiconductor film oriented by stretching, and the active layer is formed by bonding the semiconductor film to the insulating layer while heating and / or pressing. Good.
これらのトランジスタも、上記本発明のトランジスタと同様、配向を有しており、しかも隣接面に対する密着性に優れた活性層を有していることから、キャリア移動度が高く、層間密着性が高く、これにより優れたトランジスタ特性を発揮し得るものとなる。また、これらのトランジスタも、施工液を用いた貼りあわせにより活性層が形成されたものであると好ましい。さらに、ソース電極及び/又はドレイン電極と活性層との間に、有機半導体化合物とは異なる化合物からなる層を有すると一層好ましい。 Similar to the transistor of the present invention, these transistors also have an orientation and have an active layer with excellent adhesion to the adjacent surface, so that they have high carrier mobility and high interlayer adhesion. As a result, excellent transistor characteristics can be exhibited. These transistors are also preferably those in which an active layer is formed by bonding using a construction liquid. Furthermore, it is more preferable to have a layer made of a compound different from the organic semiconductor compound between the source electrode and / or drain electrode and the active layer.
また、本発明は、上記本発明のトランジスタを有する半導体装置を提供する。このような半導体装置は、上記本発明のトランジスタによる優れたトランジスタ特性により、良好な特性を発現し得るものとなる。 The present invention also provides a semiconductor device having the transistor of the present invention. Such a semiconductor device can exhibit good characteristics due to the excellent transistor characteristics of the transistor of the present invention.
本発明によれば、簡便な方法によって配向を有する活性層を形成でき、優れたキャリア移動度を有するトランジスタが得られるトランジスタの製造方法、及び、配向を有する活性層を備え、高いキャリア移動度を有する有機トランジスタを提供することが可能となる。 According to the present invention, an active layer having an orientation can be formed by a simple method, and a transistor manufacturing method for obtaining a transistor having an excellent carrier mobility, and an active layer having an orientation, which has a high carrier mobility. It becomes possible to provide an organic transistor having the same.
以下、図面を参照して本発明の好適な実施形態について説明する。なお、図面の説明において、同一要素には同一符号を付し、重複する説明を省略する。また、図面は理解を容易にするために一部を誇張して描いており、寸法比率は説明のものと必ずしも一致しない。 Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted. In addition, the drawings are exaggerated for easy understanding, and the dimensional ratios do not necessarily match those described.
以下、トランジスタ及びその製造方法の好適な実施形態について説明するが、本発明は、電流を増幅またはスイッチ動作させる半導体素子であり、有機半導体化合物を含有する活性層を備えるトランジスタであれば特に制限なく適用できる。そして、トランジスタは、活性層と、この活性層と隣接する他の層とを少なくとも備えた構成を有しており、活性層は上記他の層における当該活性層を形成させる面上に形成されたものである。このようなトランジスタとしては、バイポーラトランジスタ、静電誘導型トランジスタ、電界効果型トランジスタ等が挙げられる。 Hereinafter, preferred embodiments of a transistor and a method for manufacturing the same will be described. However, the present invention is not particularly limited as long as the present invention is a semiconductor element that amplifies or switches a current and includes an active layer containing an organic semiconductor compound. Applicable. The transistor has a configuration including at least an active layer and another layer adjacent to the active layer, and the active layer is formed on a surface of the other layer on which the active layer is formed. Is. Examples of such a transistor include a bipolar transistor, a static induction transistor, and a field effect transistor.
そして、以下の説明では、特に、ソース電極及びドレイン電極、これらの電極間の電流経路となり有機半導体化合物を含有する活性層、電流経路を通る電流を制御するゲート電極、並びに、必要に応じて活性層とゲート電極との間に配置された絶縁層を備えるトランジスタ及びその製造方法について説明する。このような構成を有するトランジスタとしても、例えば、電界効果トランジスタの場合、プレーナ型、逆スタガ型、スタガ型等の種々の構造のものが挙げられる。 In the following description, in particular, a source electrode and a drain electrode, an active layer serving as a current path between these electrodes and containing an organic semiconductor compound, a gate electrode for controlling a current passing through the current path, and active if necessary A transistor including an insulating layer disposed between a layer and a gate electrode and a manufacturing method thereof will be described. As the transistor having such a configuration, for example, in the case of a field effect transistor, there are various types of structures such as a planar type, an inverted staggered type, a staggered type, and the like.
まず、図1〜図6を参照して、第1〜第6実施形態のトランジスタの構成について説明する。 First, the configuration of the transistors of the first to sixth embodiments will be described with reference to FIGS.
図1は、第1実施形態に係るトランジスタの模式断面図である。図1に示すトランジスタ100は、基板10と、基板10上に形成されたゲート電極12と、ゲート電極12を覆うようにして基板10上に形成された絶縁層14と、絶縁層14上に形成されたソース電極16及びドレイン電極18と、ソース電極16及びドレイン電極18を覆うように絶縁層14上に形成された活性層20と、を備えるものである。
FIG. 1 is a schematic cross-sectional view of a transistor according to the first embodiment. A
図2は、第2実施形態に係るトランジスタの模式断面図である。図2に示すトランジスタ105は、ゲート電極12と、ゲート電極12上に形成された絶縁層14と、絶縁層14上に形成されたソース電極16及びドレイン電極18と、ソース電極16及びドレイン電極18を覆うように絶縁層14上に形成された活性層20と、を備えるものである。なお、このトランジスタ105におけるゲート電極12は、上記第1実施形態のトランジスタ100における基板10の機能も兼ねるものである。
FIG. 2 is a schematic cross-sectional view of a transistor according to the second embodiment. A
図3は、第3実施形態に係るトランジスタの模式断面図である。図3に示すトランジスタ110は、ゲート電極12と、ゲート電極12の両面に形成された絶縁層14と、一方の絶縁層14上に形成されたソース電極16及びドレイン電極18と、ソース電極16及びドレイン電極18を覆うように絶縁層14上に形成された活性層20と、活性層20上に形成された支持フィルム52と、を備えるものである。このトランジスタ110におけるゲート電極12は、上記第1実施形態のトランジスタ100における基板10の機能も兼ねるものである。
FIG. 3 is a schematic cross-sectional view of a transistor according to the third embodiment. 3 includes a
図4は、第4実施形態に係るトランジスタの模式断面図である。図4に示すトランジスタ115は、ゲート電極12と、ゲート電極12上に形成された絶縁層14と、絶縁層14上に形成された活性層20と、活性層20上に形成されたソース電極16及びドレイン電極18と、を備えるものである。
FIG. 4 is a schematic cross-sectional view of a transistor according to the fourth embodiment. A
図5は、第5実施形態に係るトランジスタの模式断面図である。このトランジスタ120は、静電誘導型有機薄膜トランジスタである。図5に示すトランジスタ120は、基板10と、基板10上に形成されたソース電極16と、ソース電極16上に形成された活性層20と、活性層20上に複数(ここでは4つ)形成されたゲート電極12と、これらのゲート電極12を覆うように活性層20上に形成された活性層24と、この活性層24上に形成されたドレイン電極18と、を備えるものである。このトランジスタ120において、2つの活性層20及び24は、同一の材料により構成される層であってもよく、異なる材料によって構成された層であってもよい。
FIG. 5 is a schematic cross-sectional view of a transistor according to the fifth embodiment. The
図6は、第6実施形態に係るトランジスタの模式断面図である。このトランジスタ125は、基板10と、基板10上に形成されたソース電極16及びドレイン電極18と、これらのソース電極16及びドレイン電極18を覆うように基板10上に形成された活性層20と、活性層20上に形成された絶縁層14と、絶縁層14上に形成されたゲート電極12と、を備えるものである。
FIG. 6 is a schematic cross-sectional view of a transistor according to the sixth embodiment. The
上述した第1〜第4及び第6実施形態に係るトランジスタにおいては、いずれも、活性層20は、有機半導体化合物を含有する層であり、ソース電極16とドレイン電極18の間の電流通路(チャネル)となる。また、ゲート電極12は、電圧を印加することにより活性層20における電流通路(チャネル)を通る電流を制御する。
In any of the transistors according to the first to fourth and sixth embodiments described above, the
また、第5実施形態に係るトランジスタにおいては、活性層20及び24が、有機半導体化合物を含有し、ソース電極16とドレイン電極18との間の電流通路となる。ゲート電極12は、上記と同様に電流通路を通る電流を制御する。
In the transistor according to the fifth embodiment, the
以下、上記各実施形態のトランジスタの製造方法を、トランジスタの更に詳細な構成とともに説明する。 Hereinafter, a method for manufacturing the transistor of each of the above embodiments will be described together with a more detailed configuration of the transistor.
(第1実施形態のトランジスタの製造方法)
まず、第1実施形態のトランジスタの製造方法について説明する。図7は、第1実施形態に係るトランジスタの製造方法を示す工程図である。この製造方法では、まず、基板10と、基板10上に形成されたゲート電極12と、ゲート電極12を覆うようにして基板10上に形成された絶縁層14と、絶縁層14上に形成されたソース電極16及びドレイン電極18とを備える素子基板30を準備する(図7(a))。また、これとは別に、有機半導体化合物を含有する活性層20となるべき半導体膜22を準備する(図7(b))。
(Method for Manufacturing Transistor of First Embodiment)
First, a method for manufacturing the transistor of the first embodiment will be described. FIG. 7 is a process diagram illustrating the method for manufacturing the transistor according to the first embodiment. In this manufacturing method, first, the
基板10としては、電界効果トランジスタとしての特性を阻害しないものが用いられ、シリコン基板、ガラス基板、プラスチック基板やステンレスホイル基板が挙げられる。絶縁層14は、電気の絶縁性が高い材料からなるものであり、例えば、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化タンタル、絶縁性ポリマー等を用いることができる。ここで、絶縁性ポリマーとしては、ポリイミド、ポリ(ビニルフェノール)、ポリエステル、メタクリル樹脂、ポリカーボネイト、ポリスチレン、パリレン等が挙げられる。
As the
絶縁層14は、その表面が種々の方法により物理的・化学的に修飾されていてもよい。物理的な修飾方法としては、例えば、オゾンUVやO2プラズマによる処理が挙げられる。また、化学的な修飾方法としては、例えば、シランカップリング剤等の表面処理剤による処理が挙げられる。表面処理剤としては、アルキルクロロシラン類、アルキルアルコキシシラン類、フッ素化アルキルクロロシラン類、フッ素化アルキルアルコキシシラン類、ヘキサメチルジシラザン等のシリルアミン化合物等が挙げられる。この表面処理は、例えば、上記表面処理剤の溶液や気体に絶縁層14を接触させ、表面処理剤を絶縁層14の表面に吸着させることで行うことができる。表面処理前には、絶縁層14の表面処理を行う面を、オゾンUVやO2プラズマで処理しておくこともできる。
The surface of the insulating
基板10上への絶縁層14の形成方法としては、例えば、プラズマCVD法、熱蒸着法、熱酸化法、陽極酸化法、スピンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイヤーバーコート法、ディップコート法、スプレーコート法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェット印刷法等の方法が挙げられる。
Examples of the method for forming the insulating
ゲート電極12、ソース電極16及びドレイン電極18は、導電性材料から構成される。導電性材料としては、アルミニウム、金、白金、銀、銅、クロム、ニッケル、チタン等の金属、ITO等の導電性酸化物、ポリ(3,4−エチレンジオキシチオフェン)とポリスチレンスルホン酸の混合高分子等の導電性高分子が例示される。また、金属微粒子、カーボンブラック、グラファイト微粉がバインダー中に分散した導電性材料でもよい。
The
上記構成を有する素子基板30は、公知のトランジスタの製造方法により製造することができ、例えば、米国特許6107117号明細書に記載された方法が適用できる。
The
一方、活性層20となるべき半導体膜22は、有機半導体化合物のみから構成されるものでもよく、有機半導体化合物以外の添加成分を更に含有するものでもよい。有機半導体化合物としては、低分子有機半導体化合物や高分子有機半導体化合物が挙げられる。添加成分としては、ドーパント、活性層20内のキャリアを調整する調整材料、半導体膜の機械的特性を高めるための高分子材料等が挙げられる。なお、半導体膜22は、複数種の有機半導体化合物や、複数種の添加成分を含むものであってもよい。有機半導体化合物としては、良好な成膜性を得る観点からは、低分子有機半導体化合物よりも高分子有機半導体化合物の方が好ましい。
On the other hand, the
低分子有機半導体化合物や高分子有機半導体化合物としては、例えば、下記に例示される化合物がそれぞれ挙げられる。なお、本発明のトランジスタにおける活性層20に含まれる有機半導体化合物は、必ずしも以下に例示したものには限定されない。
Examples of the low molecular organic semiconductor compound and the high molecular organic semiconductor compound include the compounds exemplified below. Note that the organic semiconductor compound contained in the
低分子有機半導体化合物としては、アントラセン、テトラセン、ペンタセン、ベンゾペンタセン、ジベンゾペンタセン、テトラベンゾペンタセン、ナフトペンタセン、ヘキサセン、ヘプタセン、ナノアセン等のポリアセン化合物;フェナントレン、ピセン、フルミネン、ピレン、アンタンスレン、ペロピレン、コロネン、ベンゾコロネン、ジベンゾコロネン、ヘキサブンゾコロネン、ベンゾジコロネン、ビニルコロネン等のコロネン化合物;ペリレン、テリレン、ジペリレン、クオテリレン等のペリレン化合物;トリナフチン、ヘプタフェン、オバレン、ルビセン、ビオラントロン、イソビオラントロン、クリセン、サーカムアントラセン、ビスアンテン、ゼスレン、ヘプタゼスレン、ピランスレン、ビオランテン、イソビオランテン、ビフェニル、トリフェニレン、ターフェニル、クォターフェニル、サーコビフェニル、ケクレン、フタロシアニン、ポルフィリン、フラーレン(C60、C70)、テトラチオフルバレン化合物、キノン化合物、テトラシアノキノジメタン化合物、ポリチオフェンのオリゴマー、ポリピロールのオリゴマー、ポリフェニレンのオリゴマー、ポリフェニレンビニレンのオリゴマー、ポリチエニレンビニレンのオリゴマー、チオフェンとフェニレンとの共重合体オリゴマー、チオフェンとフルオレンとの共重合体オリゴマー等が挙げられる。また、これらの低分子有機半導体化合物の誘導体を用いることもできる。このようなものとしては、例えば、テトラセンのベンゼン環付加誘導体のルブレンなどがある。また、フラーレン類の共役系を拡張したカーボンナノチューブ等も例示できる。 Examples of the low-molecular organic semiconductor compounds include anthracene, tetracene, pentacene, benzopentacene, dibenzopentacene, tetrabenzopentacene, naphthopentacene, hexacene, heptacene, nanoacene, and other polyacene compounds; Coronene compounds such as perylene, terylene, diperylene, quaterylene; trinaphthine, heptaphene, obalene, rubicene, violanthrone, isoviolanthrone, chrysene, circum Anthracene, Bisanthene, Zesulene, Heptazesulene, Pyranthrene, Biolanten, Isoviolanthene, Bif Nyl, triphenylene, terphenyl, quarterphenyl, circophenyl, ketrene, phthalocyanine, porphyrin, fullerene (C60, C70), tetrathiofulvalene compound, quinone compound, tetracyanoquinodimethane compound, oligomer of polythiophene, oligomer of polypyrrole , Oligomers of polyphenylene, oligomers of polyphenylene vinylene, oligomers of polythienylene vinylene, copolymer oligomers of thiophene and phenylene, copolymer oligomers of thiophene and fluorene, and the like. In addition, derivatives of these low molecular organic semiconductor compounds can also be used. Examples of such include rubrene, which is a benzene ring addition derivative of tetracene. Moreover, the carbon nanotube etc. which expanded the conjugated system of fullerenes can be illustrated.
また、高分子有機半導体化合物としては、ポリチオフェン、ポリフェニレン、ポリアニリン、ポリフェニレンビニレン、ポリチエニレンビニレン、ポリアセチレン、ポリジアセチレン、ポリトリフェニルアミン、トリフェニルアミンとフェニレンビニレンとの共重合体、チオフェンとフェニレンとの共重合体、チオフェンとフルオレンとの共重合体等が挙げられる。また、これらの高分子有機半導体化合物の誘導体を用いることもできる。このようなものとしては、例えば、ポリチオフェンのアルキル置換体のポリ(3−ヘキシルチオフェン)等が例示できる。 Examples of the polymer organic semiconductor compound include polythiophene, polyphenylene, polyaniline, polyphenylene vinylene, polythienylene vinylene, polyacetylene, polydiacetylene, polytriphenylamine, a copolymer of triphenylamine and phenylene vinylene, thiophene and phenylene, And a copolymer of thiophene and fluorene. In addition, derivatives of these high molecular organic semiconductor compounds can also be used. Examples of such include poly (3-hexylthiophene), which is an alkyl-substituted product of polythiophene.
高分子有機半導体化合物としては、具体的には、下記のような構造を有するものが例示できる。
Specific examples of the polymer organic semiconductor compound include compounds having the following structures.
上記式(1a)〜(1i)中、R1、R2、R3、R4、R5、R6、R7、R8及びR9は、それぞれ独立に、アルキル基、アルコキシ基、アルキルチオ基、アリール基、アリールオキシ基、アリールチオ基、アリールアルキル基、アリールアルコキシ基、アリールアルキルチオ基、アリールアルケニル基、アリールアルキニル基、アミノ基、置換アミノ基、シリル基、置換シリル基、シリルオキシ基、置換シリルオキシ基、1価の複素環基、ハロゲン原子又はシアノ基を表す。nは1以上の整数である。 In the above formulas (1a) to (1i), R 1 , R 2 , R 3 , R 4 , R 5 , R 6 , R 7 , R 8 and R 9 are each independently an alkyl group, an alkoxy group, an alkylthio Group, aryl group, aryloxy group, arylthio group, arylalkyl group, arylalkoxy group, arylalkylthio group, arylalkenyl group, arylalkynyl group, amino group, substituted amino group, silyl group, substituted silyl group, silyloxy group, substituted A silyloxy group, a monovalent heterocyclic group, a halogen atom or a cyano group is represented. n is an integer of 1 or more.
有機半導体化合物以外の添加成分であるドーパントとしては、アクセプター性のドーパントとドナー性のドーパントが挙げられる。 Examples of the dopant which is an additive component other than the organic semiconductor compound include an acceptor dopant and a donor dopant.
まず、アクセプター性のドーパントとしては、ヨウ素、臭素、塩素、塩化ヨウ素、臭素化ヨウ素等のハロゲン;硫酸、無水硫酸、二酸化硫黄、硫酸塩等の酸化硫黄化合物;硝酸、二酸化窒素、硝酸塩等の酸化窒素化合物;過塩素酸、次亜塩素酸等のハロゲン化化合物;テトラフルオロホウ酸、テトラフルオロホウ酸塩、リン酸、リン酸塩、トリフルオロ酢酸等の酸又はその塩;テトラシアノキノジメタン、テトラクロロテトラシアノキノジメタン、テトラフルオロテトラシアノキノジメタン、テトラシアノエチレン、ジクロロシアノエチレン、ジクロロジシアノキノン、テトラクロロキノン、炭酸ガス、酸素等が例示できる。 First, acceptor dopants include: halogens such as iodine, bromine, chlorine, iodine chloride, iodine bromide; sulfur oxide compounds such as sulfuric acid, sulfuric anhydride, sulfur dioxide, sulfates; oxidations such as nitric acid, nitrogen dioxide, nitrates, etc. Nitrogen compounds; halogenated compounds such as perchloric acid and hypochlorous acid; acids such as tetrafluoroboric acid, tetrafluoroborate, phosphoric acid, phosphate, trifluoroacetic acid or salts thereof; tetracyanoquinodimethane And tetrachlorotetracyanoquinodimethane, tetrafluorotetracyanoquinodimethane, tetracyanoethylene, dichlorocyanoethylene, dichlorodicyanoquinone, tetrachloroquinone, carbon dioxide, oxygen, and the like.
また、ドナー性のドーパントとしては、テトラチアフルバレン、テトラメチルテトラチアフルバレン、テトラセレナチアフルバレン;ジフェニルフェニレンジアミン、テトラフェニルフェニレンジアミン、テトラフェニルジアミノジフェニル、ポリビニルカルバゾール等のアミン化合物;アルカリ金属、アルカリ土類金属、希土類金属やこれらの金属と有機化合物との錯体等が例示できる。 Examples of the donor dopant include tetrathiafulvalene, tetramethyltetrathiafulvalene, tetraselenathiafulvalene; amine compounds such as diphenylphenylenediamine, tetraphenylphenylenediamine, tetraphenyldiaminodiphenyl, and polyvinylcarbazole; alkali metals, alkaline earths Examples of such metals include rare earth metals, rare earth metals, complexes of these metals with organic compounds, and the like.
その他、活性層20内のキャリアを調整する調整材料としては、導電性を有する材料、例えば、アルミ、鉄、銅、ニッケル、亜鉛、銀、白金、金等の遷移金属やこれらの微粒子が挙げられる。
In addition, examples of the adjustment material for adjusting the carriers in the
さらに、半導体膜22の機械的特性を高めるための高分子材料としては、ポリカーボネイト、ポリアクリレート、ポリメチルアクリレート、ポリメチルメタクリレート、ポリスチレン、ポリ塩化ビニル、ポリシロキサン等が挙げられる。
Furthermore, examples of the polymer material for enhancing the mechanical characteristics of the
このような半導体膜22の製造においては、例えば、まず、有機半導体化合物、又は、有機半導体化合物及びこれ以外の添加成分を、有機溶媒に溶解・分散させて溶液とする。次いで、この溶液を、例えば、ポリテトラフルオロエチレン樹脂板上に塗布した後、有機溶媒を揮発させる。これにより、半導体膜22が得られる。なお、この半導体膜22を使用する際には、ポリテトラフルオロエチレン樹脂板から半導体膜22を剥離することが好ましい。
In manufacturing the
半導体膜22を製造するための溶液に用いる有機溶媒としては、クロロホルム、塩化メチレン、ジクロロエタン、トリクロロベンゼン等の塩素系溶媒;テトラヒドロフラン等のエーテル系溶媒;トルエン、キシレン、メシチレン、テトラリン、デカリン、n−ブチルベンゼン等の芳香族炭化水素系溶媒;アニソール等のアルコキシ基を有する芳香族系溶媒等が挙げられる。
Examples of the organic solvent used in the solution for manufacturing the
また、溶液の塗布方法としては、スピンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイヤーバーコート法、ディップコート法、スプレーコート法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェット印刷法等が例示できる。 Moreover, as a coating method of the solution, spin coating method, casting method, micro gravure coating method, gravure coating method, bar coating method, roll coating method, wire bar coating method, dip coating method, spray coating method, screen printing method, Examples thereof include a flexographic printing method, an offset printing method, and an ink jet printing method.
第1実施形態のトランジスタの製造方法では、上記構成の半導体膜22を形成した後、得られた半導体膜22を延伸する。半導体膜22の延伸方法としては、1軸延伸、2軸延伸、液中膨潤延伸、ロールを用いた延伸などの方法が例示される。
In the transistor manufacturing method of the first embodiment, after forming the
1軸延伸は、四角形にした半導体膜22の1対の対辺をそれぞれチャックにはさみ、反対方向に引張り伸ばす方法である。このとき、室温で引っ張ってもよく、適度に加熱しながら引っ張ってもよい。また、引張りは、窒素ガスなどの特定のガス雰囲気下で行うこともできる。
Uniaxial stretching is a method in which a pair of opposite sides of a
また、2軸延伸は、四角形にした半導体膜22の2対の対辺をそれぞれチャックにはさみ、同時に、または、逐次に、2つの対辺方向にフィルムを引張り伸ばす方法である。このとき、室温で引っ張ってもよく、適度に加熱しながら引っ張ってもよい。また、引張りは、窒素ガスなどの特定のガス雰囲気下で行うこともできる。
Biaxial stretching is a method in which two pairs of opposite sides of the
さらに、液中膨潤延伸とは、半導体膜22が溶解せずに膨潤する適当な溶液に、半導体膜22を浸し、その中で上記1軸延伸や2軸延伸によってフィルムを引っ張り伸ばす方法である。この場合、引っ張りは、室温で行ってもよく、適度に加熱しながら行ってもよい。
Furthermore, in-swelling stretching is a method in which the
このような延伸により、半導体膜22を構成している有機半導体化合物が、延伸方向に整列されて一定の方法に並ぶこととなる。つまり、上記延伸によって、半導体膜22が延伸方向に配向される。このように配向された半導体膜22からなる活性層20は、キャリア移動度が高いものとなる。したがって、延伸された半導体膜22から形成した活性層22を有するトランジスタ100(後述のトランジスタ105、110、115、120、125も同様)は、キャリア移動度の点で優れたトランジスタ特性を有するものとなる。
By such stretching, the organic semiconductor compounds constituting the
本実施形態では、このように延伸した半導体膜22を得た後、この延伸後の半導体膜22を、素子基板30における絶縁層14と、加熱及び/又は加圧を行いながら貼りあわせる貼付工程を実施する(図7(c))。この絶縁層14における半導体膜22が貼り付けられる面が、活性層20を形成させる面に該当する。かかる貼りあわせの具体的な方法としては、特に制限されないが、例えば、まず、半導体膜22を、ソース電極16及びドレイン電極18が形成されている絶縁層14上にのせる。次いで、絶縁層14上にのせられた半導体膜22を、加熱及び/又は加圧して、絶縁層14に密着させる。
In the present embodiment, after obtaining the stretched
貼付工程では、加熱及び加圧のいずれか一方のみを行ってもよく、両方を行ってもよい。また、両方を行う場合、加熱及び加圧を同時に行ってもよく、いずれか一方を先に行い、他方を後に行うようにしてもよい。さらに、貼付工程では、密着性の更なる向上のため、減圧下で貼りあわせを行ってもよい。また、大気下で加熱等を行った場合は、有機半導体化合物の種類によっては酸化される等の好ましくない特性変化を生じる場合がある。そこで、貼付工程は、必要に応じて、減圧下のほか、窒素雰囲気下、遮光下等の光、水分、酸素等がコントロールされた環境下で行ってもよい。 In the sticking step, only one of heating and pressurization may be performed, or both may be performed. Moreover, when performing both, a heating and pressurization may be performed simultaneously, either one may be performed first and the other may be performed later. Further, in the pasting step, the pasting may be performed under reduced pressure in order to further improve the adhesion. In addition, when heating or the like is performed in the air, an undesirable characteristic change such as oxidation may occur depending on the type of the organic semiconductor compound. Therefore, the pasting step may be performed under an environment in which light, moisture, oxygen, and the like are controlled under reduced pressure, as well as under a nitrogen atmosphere and light shielding, if necessary.
ただし、加熱や加圧は、過剰な条件で行うと、半導体膜22の特性(例えば配向性)等に変化が生じて、所望の特性を有する活性層20が得られ難くなるおそれがある。したがって、加熱や加圧は適度な条件で行うことが好ましい。好適な加熱条件としては、室温以上であって、半導体膜22やこれと貼りあわせる絶縁層14、或いは素子基板30等に変形が生じない程度の温度条件が挙げられる。例えば、半導体膜22が高分子有機半導体化合物からなる場合は、その液晶相又は等方相転移温度以下の温度が好ましい。一方、半導体膜22が低分子有機化合物からなる場合は、その融点以下の温度が好ましい。なお、これらを超える温度であっても、上記の不都合を生じない程度の短時間の加熱であれば実施することができる。
However, if heating or pressurization is performed under excessive conditions, the characteristics (for example, orientation) of the
また、加圧は、半導体膜22と絶縁層14との積層方向に行うが、例えば、半導体膜22の上から荷重をかけるようにしてもよく、ロールを用いて半導体膜22と素子基板30の全体を加圧するようにしてもよい。加圧の際の圧力は、半導体膜22や、素子基板30を構成している絶縁層14、基板10、ソース電極16やドレイン電極18の変形や不良が発生しない程度とすることが好ましい。
The pressurization is performed in the stacking direction of the
また、貼付工程においては、半導体膜22と絶縁層14との間に施工液を介在させてもよい。施工液としては、絶縁層14と半導体膜22の両方を濡らすことができる性質を有する液状の物質(液体)を用いる。これにより、半導体膜22と絶縁層14とが良好に濡らされ、両者の密着性を更に向上させることができるようになる。
In the pasting process, a working solution may be interposed between the
このような施工液としては、絶縁層14の活性層20を形成させる面との接触角が120度以下となるものが好ましく、90度以下となるものがより好ましく、60度以下となるものがさらに好ましい。ここで、「接触角」とは、空気中で絶縁層14上に施工液の液滴を形成させた場合に、これら3相の接触点から施工液に引いた接線と絶縁層14の表面とのなす角のうち、施工液を含む方の角度をいう。
As such a construction liquid, a contact angle with the surface on which the
好適な施工液は、絶縁層14の種類(絶縁層14との接触角)に応じて適宜選択することが望ましい。例えば、絶縁層14の表面が酸化シリコン(SiO2等)である場合や、アルキルトリクロロシラン(オクタデシルトリクロロシラン等)で修飾された酸化シリコンである場合、窒化シリコンである場合、有機系絶縁膜である場合等は、施工液としては、メタノール、エタノール、イソプロパノール等の炭素数1〜8のアルコール系溶媒、アセトン等のケトン系溶媒、ジエチルエーテル等のエーテル系溶媒、クロロホルム等のハロゲン系溶媒(より好ましくはアルコールなどを混合したもの)、トルエン等の芳香族炭化水素系溶媒(より好ましくはアルコールなどを混合したもの)、ヘキサン、ヘプタン、オクタン等の脂肪族炭化水素系溶媒、水(より好ましくは界面活性剤を含有するもの)、アセトニトリル等のニトリル系溶媒、酢酸エチル等のエステル系溶媒、アンモニア水等のアミン系化合物を含む溶媒等が好適である。
It is desirable that a suitable construction liquid is appropriately selected according to the type of the insulating layer 14 (contact angle with the insulating layer 14). For example, when the surface of the insulating
施工液は、絶縁層14に対する濡れ性を調節するための界面活性剤等の添加物や、活性層20によるトランジスタ特性を調節し得るドーパント、活性層20中のキャリアの濃度を調節するための材料等を更に含んでいてもよい。なお、施工液として例示した上記の溶媒は、単独で用いてもよく、2種又はそれ以上を混合して用いてもよい。
The application liquid is an additive such as a surfactant for adjusting the wettability with respect to the insulating
半導体膜22と絶縁層14との間に施工液を介在させて、これらを貼りあわせる方法としては、例えば、半導体膜22及び絶縁層14のうちの一方の表面上に施工液を塗布した後、他方をこの施工液上に積層する方法が挙げられる。また、これ以外の方法としては、半導体膜22と絶縁層14との間を所定のギャップ(隙間)を隔てて保持しておき、このギャップ中に施工液を注入する方法等も例示できる。これらの方法において、施工液が、上述したように絶縁層14との接触角が120度以下となるものであると、絶縁層14の表面を効率よく濡らすことが可能となり、貼りあわせを一層良好に行うことが可能となる。
As a method of interposing the working liquid between the
なお、施工液を介した貼りあわせの際には、半導体膜22の全てが施工液中に溶出しないようにする。半導体膜22の全てが溶出してしまうと、均一な活性層20を形成することが困難となるからである。半導体膜22の溶出を避けるためには、施工液として、半導体膜22の溶解度パラメータ(SP値)とは異なる溶解度パラメータを持つものを用いることが好ましい。なお、貼りあわせにおいて、半導体膜22は全てが溶解していなければよく、一部溶解が生じていても問題はない。
It should be noted that all the
そして、以上の方法で貼付工程を実施した後、施工液を用いた場合は、この施工液中の不要な揮発成分を除去する除去工程を実施する。これにより、半導体膜22と絶縁層14とが密着し、第1実施形態のトランジスタ100が得られる(図7(d))。なお、この除去工程において、施工液は全て除去してもよく、一部が残るようにしてもよい。例えば、絶縁層14と活性層20との接着性が良好に保たれるのであれば、施工液を全て除去してもよい。
And after implementing a sticking process by the above method, when a construction liquid is used, the removal process which removes the unnecessary volatile component in this construction liquid is implemented. As a result, the
トランジスタ100における活性層20の厚さは、10nm以上であると好ましく、40nm以上であるとより好ましく、200nm以上であると更に好ましい。活性層20の厚さが10nm以上であると、十分良好なトランジスタ特性が得られるようになり、更に厚い活性層20とすることで、一層移動度の高いトランジスタが得られ易くなる。また、活性層20の厚さを厚くすることで、製造時に受ける物理的損傷等による不都合を生じ難くなる傾向にある。所望の厚さの活性層20を得るには、半導体膜22の段階で厚さを適宜調整しておくことが好ましい。なお、活性層の好適な厚さは、下記の第2及び第3実施形態のトランジスタにおいても同様である。
The thickness of the
以上の第1実施形態のトランジスタの製造方法においては、半導体膜22の延伸後、これを絶縁層14と貼りあわせたが、本発明のトランジスタの製造方法はこれに限定されず、半導体膜22を絶縁層14と貼りあわせた後に、この半導体膜22の延伸を行うようにしてもよい。この場合、例えば、半導体膜22を絶縁層14と貼りあわせた後、半導体膜22が貼り付けられた積層基板30全体を延伸させることで、貼りあわせ後の半導体膜22の延伸を行うことができる。また、貼りあわせ前の延伸と、貼りあわせ後の延伸の両方を行ってもよい。
In the transistor manufacturing method of the first embodiment described above, the
ここで、本発明においては、半導体膜22を延伸させた後に、これを絶縁層14と貼りあわせることがより好ましい。この場合、あらかじめ半導体膜22の延伸を行うことによって、この半導体膜22の配向性を適度に調整することができるようになる。また、本発明では、貼付工程において加熱及び/又は加圧を行っていることから、延伸の操作により半導体膜22の絶縁層14等に対する密着性を阻害する要因(半導体膜22の歪み等)が生じていたとしても、絶縁層14に対して良好に半導体膜22を貼り付けることができる。
Here, in the present invention, it is more preferable that the
なお、上述の如く、優れたキャリア移動度を達成するには、半導体膜22の延伸により当該膜に配向が生じていることが望ましいが、必ずしも配向が生じていなくてもよい。延伸によって半導体膜22が好適な形状になるなど、配向以外の要因によってもトランジスタのキャリア移動度が向上する場合がある。
Note that, as described above, in order to achieve excellent carrier mobility, it is desirable that orientation of the film is caused by stretching of the
(第2実施形態のトランジスタの製造方法)
次に、第2実施形態に係るトランジスタの好適な製造方法について説明する。
(Method for Manufacturing Transistor of Second Embodiment)
Next, a preferred method for manufacturing the transistor according to the second embodiment will be described.
図8は、第2実施形態に係るトランジスタの製造方法を示す工程図である。この製造方法においては、まず、ゲート電極12と、ゲート電極12上に形成された絶縁層14と、絶縁層14上に形成されたソース電極16及びドレイン電極18とを備える素子基板32を準備する(図8(a))。ここで、ゲート電極12は、基板としての機能も兼ねるものである。このようなゲート電極12としては、例えば、高濃度ドープシリコンやアルミ等の金属基板が好適である。絶縁層14、ソース及びドレイン電極16,18は、上記第1実施形態と同様にして形成することができる。
FIG. 8 is a process diagram showing a method for manufacturing a transistor according to the second embodiment. In this manufacturing method, first, an
また、素子基板32の製造とともに、有機半導体化合物を含有する活性層20となるべき半導体膜22を準備する(図8(b))。それから、第1実施形態と同様に半導体膜22の延伸を行う。そして、半導体膜22と素子基板32における絶縁層14とを、加熱及び/又は加圧を行いながら貼り合わせる貼付工程を行う(図8(c))。この貼付工程において施工液を用いた場合は、必要に応じて施工液中の不要な揮発成分を除去する除去工程を更に行う。これにより、第2実施形態に係るトランジスタ105が得られる(図8(d))。
Further, along with the manufacture of the
この第2実施形態においても、半導体膜22の延伸は、絶縁層14との貼りあわせ前ではなく、貼りあわせ後に行ってもよい。この場合、未延伸の半導体膜22を絶縁層14と貼りあわせた後、半導体膜22が貼り付けられた素子基板32の全体を所定方向に延伸させる。
Also in the second embodiment, the stretching of the
(第3実施形態のトランジスタの製造方法)
次に、第3実施形態に係るトランジスタの製造方法を説明する。
(Method for Manufacturing Transistor of Third Embodiment)
Next, a method for manufacturing a transistor according to the third embodiment will be described.
図9は、第3実施形態に係るトランジスタの製造方法を示す工程図である。この製造方法においては、活性層を形成するための材料として、半導体膜22と支持フィルム52とを貼りあわせた積層体を用いる。
FIG. 9 is a process diagram illustrating a method for manufacturing a transistor according to the third embodiment. In this manufacturing method, a laminate in which the
すなわち、本実施形態では、まず、ゲート電極12と、ゲート電極12の両面に形成された絶縁層14と、一方の絶縁層14上に形成されたソース電極16及びドレイン電極18とを備える素子基板34を準備する(図9(a))。また、これとは別に、第1実施形態における半導体膜22に代えて、積層体50(支持フィルム52上に半導体膜22を積層したもの)を準備する(図9(b))。なお、素子基板34における絶縁層14、ソース電極16及びドレイン電極18は、上記第1実施形態と同様にして形成可能である。
That is, in this embodiment, first, an element substrate including a
積層体50における支持フィルム52は、無機材料、有機材料いずれからなるものであってもよい。例えば、ポリシロキサン、フッ素系樹脂、ポリエチレン、ポリプロピレン、メチルペンテン樹脂、ポリカーボネイト、ポリイミド、ポリアミド、塩化ビニル、塩化ビニリデン、アクリル樹脂、メタクリル樹脂、ポリスチレン、ナイロン、ポリエステル、ポリビニルアルコール等が例示できる。
The
ここで、半導体膜22を絶縁層14と貼りあわせる前に配向させる場合には、半導体膜22単独で配向させる方法と、積層体50の形成後に配向させる方法とが考えられる。後者の場合、支持フィルム52としては、所定の配向操作に対応できるものが好ましい。このような支持フィルム52としては、例えば、ポリエチレン、ポリプロピレン、メチルペンテン樹脂、ポリカーボネイト、ポリイミド、ポリアミド、塩化ビニル、塩化ビニリデン、メタクリル樹脂、ナイロン、ポリエステル、ポリビニルアルコール等が好適である。
Here, when the
また、支持フィルム52は、支持フィルム52に積層した半導体膜22との剥離を促進するような機能性を有する層を備えていてもよい。例えば、このような層としては、光を熱に変換する機能を有する層や熱により膨張する層等が挙げられる。これらの層は、熱によって支持フィルム52と半導体膜22との剥離を促進することができる。したがって、支持フィルム52がこれらの層を有する場合、積層体50と絶縁層14とを貼りあわせる貼付工程の後、光の照射や加熱を行うことによって、容易に支持フィルム52を活性層20から剥離することができるようになる。
Further, the
さらに、支持フィルム52が、上記のような光を熱に変換する機能を有する層や熱により膨張する層を有する場合は、活性層20のパターニングが容易となる場合がある。すなわち、例えば、積層体50を絶縁層14に貼り付けた後、半導体膜22の所定部分に支持フィルム52を介して光を照射したり、こてによる加熱を行ったりする。こうすると、半導体膜の光照射部分や加熱部分が絶縁層14上に転写される一方、これ以外の部分は支持フィルム52とともに剥離され易くなる。その結果、半導体膜22の上記所定部分のみが絶縁層14上に残り、これによりパターニングされた活性層20が形成されることになる。
Furthermore, when the
積層体50は、例えば、支持フィルム52とあらかじめ形成した半導体膜22との貼り合わせや、支持フィルム52への有機半導体化合物の直接的付与、支持フィルム52への有機半導体化合物の溶液の直接的塗布により形成できる。支持フィルム52への有機半導体化合物の直接的付与は、例えば、固体の有機半導体化合物の場合、支持フィルム52上への有機半導体化合物の蒸着、溶融物のスプレーコート、昇華付与等により行うことができる。
The
また、支持フィルム52への有機半導体化合物の溶液の直接的塗布は、例えば、スピンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイヤーバーコート法、ディップコート法、スプレーコート法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェット印刷法等により行うことができる。
Further, the direct application of the organic semiconductor compound solution to the
半導体膜22を、絶縁層14への貼り付け前に配向させる場合は、積層体50の状態で行うことができる。配向は、例えば、上述した第1実施形態と同様、1軸延伸、2軸延伸、液中膨潤延伸などにより行うことができる。この場合、半導体膜22とともに支持フィルム52も延伸されることとなる。
When the
また、半導体膜22を構成している有機半導体化合物が液晶性を有している場合は、延伸のほか、液晶の配向手法として知られているその他の方法で半導体膜22の配向を行ってもよい。このような方法としては、例えば、「液晶の基礎と応用」(松本正一、角田市良共著、工業調査会1991年)第5章、「強誘電性液晶の構造と物性」(福田敦夫、竹添秀男共著、コロナ社、1990年)第7章、「液晶」第3巻第1号(1999年)3〜16頁等に記載の方法等が挙げられる。これらの配向方法は、前述の第1及び2実施形態や、後述の第4〜第6実施形態においても、延伸に代えて行うことができる。
Further, when the organic semiconductor compound constituting the
このような配向方法としては、例えば、ラビング法、光配向法、シェアリング法(ずり応力印加法)や引き上げ塗布法が簡便かつ有用で特に利用しやすい。 As such an alignment method, for example, a rubbing method, a photo-alignment method, a sharing method (shear stress application method) and a pulling coating method are simple and useful and particularly easy to use.
ラビング法とは、支持フィルム52を布などで軽く擦る方法である。支持フィルム52を擦る布としては、ガーゼやポリエステル、コットン、ナイロン、レーヨンなどの布を用いることができる。ラビングに用いる布は、配向させる膜にあわせて適宜選択することができる。この場合、支持フィルム52上に別途配向膜を形成すると、より配向性能が高くなる。この配向膜としては、ポリイミド、ポリアミド、ポリビニルアルコール、ポリエステル、ナイロンなどが挙げられ、市販の液晶用配向膜も適用できる。配向膜はスピンコート法やフレキソ印刷などで形成することができる。
The rubbing method is a method in which the
また、光配向法とは、支持フィルム52上に配向膜を形成し、偏光UV光照射あるいはUV光を斜入射照射することによって配向機能を持たせる方法である。配向膜としては、ポリイミド、ポリアミド、ポリビニルシンナメートなどが挙げられ、市販の液晶用配向膜も適用できる。
The photo-alignment method is a method of providing an alignment function by forming an alignment film on the
このようなラビング法や光配向法によって、上記の処理を施した支持フィルム52上に積層された有機半導体化合物(半導体膜22)を配向させることができる。この配向は、支持フィルム52上において、有機半導体化合物が液晶相または等方相の温度となるようにすることで生じる。また、有機半導体化合物を、配向処理を施した後の支持フィルム52上に付与することによっても、支持フィルム52上に形成される半導体膜22を配向させることができる。
By such a rubbing method or a photo-alignment method, the organic semiconductor compound (semiconductor film 22) laminated on the
さらに、支持フィルム52上に有機半導体化合物を塗布する場合、塗布を、有機半導体化合物を支持フィルム52上にのせ、そのTg以上か或いは液晶相又は等方相を示すような温度に設定し、ロッドなどで一方向にコーティングすることにより行うことで、配向を生じさせることができる。また、有機半導体化合物を有機溶媒に溶解した溶液を調製し、これをスピンコートやフレキソ印刷などで塗布してもよい。なお、有機半導体化合物が液晶性を持たない場合であっても、蒸着が可能なものであれば、この有機半導体化合物を、配向処理をした支持フィルム52上にエピタキシアル的に蒸着させることで、配向された有機半導体化合物からなる層(半導体膜22)を得ることができる。
Further, when an organic semiconductor compound is applied on the
また、シェアリング法とは、支持フィルム52上にのせた有機半導体化合物の上に別の基板をのせ、有機半導体化合物が液晶相又は等方相になる温度下で上方の基板を一方向にずらす方法である。このとき、支持フィルム52として、上記ラビング法や光配向法で記載したような配向処理を施した支持層を有するものを用いると、より配向度が高い半導体膜22が得られる。上方の基板としては、ガラスや高分子フィルム等が挙げられ、金属製のロッド等でもよい。
In the sharing method, another substrate is placed on the organic semiconductor compound placed on the
さらに、引き上げ塗布法とは、支持フィルム52を有機半導体化合物の溶液に浸し、引き上げることで、配向した有機半導体化合物の層(半導体膜22)を支持フィルム52上に形成する方法である。有機半導体化合物の溶液に用いる有機溶剤や、支持フィルム52の引き上げ速度等の条件は特に限定されないが、所望とする有機半導体化合物の配向度にあわせて選択、調整することが好ましい。
Further, the pulling application method is a method in which the oriented organic semiconductor compound layer (semiconductor film 22) is formed on the
以上、半導体膜22の配向方法について幾つか説明したが、第1〜第6実施形態のいずれにおいても、簡便性や有用性の観点から、配向は延伸によって行うことが好ましい。
As described above, several methods for aligning the
次いで、素子基板34及び積層体50を準備した後には、積層体50と素子基板34における絶縁層14とを、加熱及び/又は加圧をしながら貼りあわせる貼付工程を実施する(図9(c))。この加熱や加圧の条件は、第1実施形態と同様とすることができる。また、貼付工程は、上記加熱及び/又は加圧に加え、密着性の更なる向上や、施工液の除去の更なる促進のため、減圧条件下で行ってもよい。
Next, after the
そして、第3実施形態のトランジスタの製造方法においても、例えば、貼付工程で施工液を用いた場合は、必要に応じてこの施工液中の不要な揮発成分を除去する除去工程を実施する。その結果、支持フィルム52が活性層20上に積層された状態の第3実施形態のトランジスタ110が得られる(図9(d))。なお、このトランジスタ110の完成後、支持フィルム52は除去してもよく、実用上問題なければそのまま積層させておいてもよい。支持フィルム52を積層させておく場合は、この支持フィルム52としては、活性層20の特性を低下させる要因(物理的損傷、大気等によるガスの影響、帯電等)から保護できる機能を兼ね備えるものを適用することが好ましい。
And also in the manufacturing method of the transistor of 3rd Embodiment, when a construction liquid is used in the pasting process, for example, a removal process for removing unnecessary volatile components in the construction liquid is performed as necessary. As a result, the
なお、半導体膜22を配向させる工程と貼付工程とは、上述したようにどちらを先に実施してもよいが、特に延伸以外の方法によって半導体膜22を配向させる場合は、先に半導体膜22の配向を行った後に、この配向した半導体膜22を用いて貼付工程を実施することが好ましい。こうすれば、所望の配向を有する活性層20がより得られ易くなる傾向にある。
Note that either the step of orienting the
(第4実施形態のトランジスタの製造方法)
次に、第4実施形態に係るトランジスタの製造方法を説明する。
(Method for Manufacturing Transistor of Fourth Embodiment)
Next, a method for manufacturing a transistor according to the fourth embodiment will be described.
図10は、第4実施形態に係るトランジスタの製造方法を示す工程図である。この製造方法においては、まず、ゲート電極12と、この上に形成された絶縁層14とを備える第1の素子基板36を準備する(図10(a))。このゲート電極12は、基板としての機能を兼ね備えるものである。ゲート電極12及び絶縁層14の構成及び製造方法は、第2実施形態等と同様にして行うことができる。
FIG. 10 is a process diagram illustrating a method for manufacturing a transistor according to the fourth embodiment. In this manufacturing method, first, a
また、第1の素子基板36の製造とともに、有機半導体化合物を含有する活性層20となるべき半導体膜22を準備する(図10(b))。続いて、適宜、この半導体膜22の延伸や、その他配向性を付与するための処理を行う。それから、半導体膜22と第1の素子基板36における絶縁層14とを、加熱及び/又は加圧をしながら貼り合わせる貼付工程を行う(図10(c))。こうして、素子基板36上に活性層20が形成された第2の素子基板60を形成する(図10(d))。この貼付工程では、半導体膜22の代わりに、第3実施形態のような積層体50を用いてもよい。この場合、貼り付け後、積層体50における支持フィルム52を除去してから次の操作を行う。
In addition to the manufacture of the
そして、この第2の素子基板60における活性層20上に、第1実施形態等と同様にしてソース電極16及びドレイン電極18を形成し、これにより第4実施形態に係るトランジスタ115を得る(図10(e))。
Then, the
この第4実施形態のトランジスタの製造においても、半導体膜22の延伸やその他の配向操作は、半導体膜22の貼り付け前に行ってもよく、貼り付け後に行ってもよい。
Also in the manufacture of the transistor of the fourth embodiment, the stretching of the
(第5実施形態のトランジスタの製造方法)
次に、第5実施形態に係るトランジスタの好適な製造方法について説明する。
(Method for Manufacturing Transistor of Fifth Embodiment)
Next, a preferred method for manufacturing a transistor according to the fifth embodiment will be described.
図11及び図12は、第5実施形態に係るトランジスタの製造方法を示す工程図である。この製造方法では、まず、基板10と、この上に形成されたソース電極16を備える第1の素子基板38を準備する(図11(a))。
11 and 12 are process diagrams showing a method for manufacturing a transistor according to the fifth embodiment. In this manufacturing method, first, a
また、これとは別に、有機半導体化合物を含有する活性層20となるべき半導体膜22を準備し(図11(b))、この半導体膜22に対して延伸やその他の配向操作を行う。それから、この半導体膜22と第1の素子基板38におけるソース電極16とを、加熱及び/又は加圧しながら貼り合わせる第1の貼付工程を行う(図11(c))。かかる第1の貼付工程は、第1実施形態等と同様にして実施することができる。そして、半導体膜22を第1の素子基板38に密着させ、この半導体膜22から活性層20を形成する(図11(d))。
Separately, a
次に、第1の素子基板38上に形成された活性層20上に、複数(ここでは4つ)のゲート電極12を形成し、これにより第2の素子基板62を得る(図11(e))。このゲート電極12も、第1実施形態等と同様のものを適用できる。
Next, a plurality (here, four) of
この第2の素子基板62(図12(e))とともに、有機半導体化合物を含有する活性層24となるべき半導体膜26を別に準備する(図12(f))。この半導体膜26についても、適宜、延伸やその他の配向操作を行う。この半導体膜26を構成する有機半導体化合物としては、上記の活性層20と同様のものを適用してもよく、異なるものを適用してもよい。
In addition to the second element substrate 62 (FIG. 12E), a
それから、この半導体膜26と、第2の積層基板62における活性層20とを、加熱及び/又は加圧しながら貼りあわせる第2の貼付工程を実施する(図12(g))。これにより、半導体膜26が、活性層20上にゲート電極12を覆うようにして貼り付けられる。この第2の貼付工程も、第1実施形態等と同様に行うことができる。なお、第1及び第2の貼付工程では、上述した実施形態と同様に施工液を用いることができるが、これらの工程での施工液は、同じものを使用してもよく、異なるものを使用してもよい。
Then, a second pasting step is performed in which the
上記の第2の貼付工程により、半導体膜26を、ゲート電極12を挟むように活性層20に対して密着させ、活性層24を形成させる(図12(h))。こうして形成された活性層24上に、第1実施形態等と同様にしてドレイン電極18を形成し、これにより第5実施形態に係るトランジスタ120を得る(図12(i))。なお、この第5実施形態のトランジスタの製造工程において、活性層20及び24のうちのどちらか一方は、例えば、特開2004−006476号公報に記載のような方法によって形成してもよい。また、第1や第2の貼付工程では、半導体膜22の代わりに、第3実施形態のような積層体50を用いてもよい。この場合、貼り付け後、積層体50における支持フィルム52を除去してからその後の操作を行う。
By the second pasting step, the
上記第5実施形態のトランジスタの製造方法では、活性層20及び24を形成するための半導体膜22及び26の両方について延伸等の配向操作を行ったが、これに限定されず、少なくとも一方の半導体膜について延伸等の処理を行えば、キャリア移動度の向上を図ることができる。また、本実施形態では、各貼付工程において、未延伸の半導体膜22,26をそれぞれ貼り付けた後に、これらを貼り付けた後の基板(例えば、第1の素子基板38や第2の素子基板62)に対して延伸等の配向操作を行ってもよい。さらに、一方の半導体膜は延伸前に貼り付け、他方の半導体膜は延伸後に貼り付けるようにしてもよい。
In the transistor manufacturing method of the fifth embodiment, the alignment operation such as stretching is performed on both of the
(第6実施形態のトランジスタの製造方法)
次に、第6実施形態に係るトランジスタの好適な製造方法について説明する。
(Method for Manufacturing Transistor of Sixth Embodiment)
Next, a preferable method for manufacturing the transistor according to the sixth embodiment will be described.
図13及び図14は、第6実施形態に係るトランジスタの製造方法を示す工程図である。この製造方法においては、まず、基板10と、この上にソース電極16及びドレイン電極18を備える素子基板64を準備する(図13(a))。このソース電極16及びドレイン電極18は、第1実施形態等と同様の方法で形成することができる。
13 and 14 are process diagrams showing a method for manufacturing a transistor according to the sixth embodiment. In this manufacturing method, first, a
また、素子基板64の製造とともに、有機半導体化合物を含有する活性層20となるべき半導体膜22を準備する(図13(b))。続いて、この半導体膜22に、適宜上述したような延伸やその他の配向性を付与するための操作を行う。そして、延伸又は配向後の半導体膜22と、素子基板64における基板10とを、加熱及び/又は加圧しながら貼り合わせる貼付工程を行う(図13(c))。これにより、基板10上に、ソース電極16及びドレイン電極18を覆うように活性層20が形成される(図13(d))。
Further, along with the manufacture of the
それから、この活性層20上に、第1実施形態等と同様にして絶縁層14を形成する(図14(e)。そして、このようにして形成された絶縁層14上に、第1実施形態と同様にしてゲート電極12を形成し、これにより第6実施形態に係るトランジスタ125を得る(図14(f))。
Then, the insulating
なお、この第6実施形態のトランジスタの製造においても、貼付工程において、半導体膜22の代わりに、第3実施形態のような積層体50を用いることができる。この場合、貼り付け後に積層体50における支持フィルム52を除去してから続く操作を行う。また、支持フィルム52が、絶縁層14としての機能を兼ね備えるものである場合は、支持フィルム52を除去することなくそのまま絶縁層14としてもよい。
In the manufacture of the transistor of the sixth embodiment, the
以上、好適な有機半導体素子及びその製造方法の例として、第1〜第6実施形態のトランジスタ及びその製造方法を説明したが、本発明におけるトランジスタやその製造方法は、必ずしも上述した実施形態に限定されず、適宜変更したものであってもよい。 As mentioned above, although the transistor of 1st-6th Embodiment and its manufacturing method were demonstrated as an example of a suitable organic-semiconductor element and its manufacturing method, the transistor in this invention and its manufacturing method are necessarily limited to embodiment mentioned above. It may be changed as appropriate.
例えば、まず、各実施形態のトランジスタにおける活性層20(第5実施形態にあっては活性層20及び24)は、それぞれ単一層のものである必要はなく、複数層からなるものであってもよい。活性層20,24が複数層のものである場合、これらの複数の層はそれぞれ同じ材料から構成されるものであっても、異なる材料から構成されるものであってもよい。このような複数層からなる活性層20,24は、活性層20,24を形成するための半導体膜22,26の上に、必要に応じてその上に残っている支持フィルム等を除去した後に、同じ又は異なる種類の半導体膜を更に積層することで形成することができる。
For example, first, the active layer 20 (the
また、上述した実施形態では、いずれもソース電極16やドレイン電極18と、活性層20又は24とが直接接した構造となっていたが、これに限定されず、ソース電極16及び/又はドレイン電極18と活性層20,24との間に、有機半導体化合物とは異なる化合物からなる層が介在していてもよい。これにより、ソース電極16及びドレイン電極18と、活性層20,24との間の接触抵抗が低減され、トランジスタのキャリア移動度を更に向上させることができるようになる。有機半導体化合物とは異なる化合物としては、ドナー性の化合物、アクセプター性の化合物、チオール基を有する化合物等が挙げられる。
In the above-described embodiments, the
ここで、ドナー性の化合物としては、テトラチアフルバレン、テトラメチルテトラチアフルバレン、テトラセレナチアフルバレン;ジフェニルフェニレンジアミン、テトラフェニルフェニレンジアミン、テトラフェニルジアミノジフェニル、ポリビニルカルバゾール等のアミン化合物;アルカリ金属、アルカリ土類金属、希土類金属や、これらの金属と有機化合物との錯体等が挙げられる。 Here, examples of the donor compound include tetrathiafulvalene, tetramethyltetrathiafulvalene, tetraselenathiafulvalene; amine compounds such as diphenylphenylenediamine, tetraphenylphenylenediamine, tetraphenyldiaminodiphenyl, and polyvinylcarbazole; alkali metals, alkalis Examples include earth metals, rare earth metals, complexes of these metals with organic compounds, and the like.
また、アクセプター性の化合物としては、ヨウ素、臭素、塩素、塩化ヨウ素、臭素化ヨウ素等のハロゲン;硫酸、無水硫酸、二酸化硫黄、硫酸塩等の酸化硫黄化合物;硝酸、二酸化窒素、硝酸塩等の酸化窒素無水物;過塩素酸、次亜塩素酸等のハロゲン化化合物;テトラフルオロホウ酸、テトラフルオロホウ酸塩、リン酸、リン酸塩、トリフルオロ酢酸等の酸又はその塩;テトラシアノキノジメタン、テトラクロロテトラシアノキノジメタン、テトラフルオロテトラシアノキノジメタン、テトラシアノエチレン、ジクロロシアノエチレン、ジクロロジシアノキノン、テトラクロロキノン等が挙げられる。 Acceptable compounds include: halogens such as iodine, bromine, chlorine, iodine chloride and iodine bromide; sulfur oxide compounds such as sulfuric acid, anhydrous sulfuric acid, sulfur dioxide and sulfate; oxidation such as nitric acid, nitrogen dioxide and nitrate Nitrogen anhydride; halogenated compounds such as perchloric acid and hypochlorous acid; acids such as tetrafluoroboric acid, tetrafluoroborate, phosphoric acid, phosphate, trifluoroacetic acid or salts thereof; tetracyanoquinodi Examples include methane, tetrachlorotetracyanoquinodimethane, tetrafluorotetracyanoquinodimethane, tetracyanoethylene, dichlorocyanoethylene, dichlorodicyanoquinone, and tetrachloroquinone.
さらに、チオール基を有する化合物としては、アルキルチオール類、フッ素化アルキルチオール類等のアルキルチオール化合物、芳香族チオール類、フッ素化アルキル芳香族チオール類、フッ素化芳香族チオール類、ニトロ芳香族チオール類、アミノ芳香族チオール類等の芳香族チオール化合物等が挙げられる。 Furthermore, as a compound having a thiol group, alkyl thiols, alkyl thiol compounds such as fluorinated alkyl thiols, aromatic thiols, fluorinated alkyl aromatic thiols, fluorinated aromatic thiols, nitro aromatic thiols And aromatic thiol compounds such as aminoaromatic thiols.
これらの化合物からなる層は、例えば、上記化合物の溶液や気体を、ソース電極16やドレイン電極18の表面に接触させて、上記化合物をこの接触表面に吸着させることで形成することができる。
The layer made of these compounds can be formed, for example, by bringing a solution or gas of the compound into contact with the surface of the
また、上述した各実施形態のトランジスタにおいては、ソース電極16やドレイン電極18の厚さは特に制限されない。ただし、第1〜第3及び第5実施形態のように、ソース電極16やドレイン電極18上に活性層20や24等が形成される場合は、活性層20,24との密着性を更に良好とするため、ソース電極16やドレイン電極18は、これらの電極としての機能が損なわれない範囲でできるだけ薄いことが好ましい。
Moreover, in the transistor of each embodiment described above, the thickness of the
さらに、第1〜第6実施形態のトランジスタは、上述した素子構成を完成させた後に封止を行い、封止トランジスタとすることができる。これにより、トランジスタが大気から遮断されるほか、物理損傷等からも保護されることとなり、トランジスタの特性の低下を抑えることが可能となる。 Furthermore, the transistors of the first to sixth embodiments can be sealed after completing the above-described element configuration to be a sealed transistor. As a result, the transistor is shielded from the atmosphere and protected from physical damage and the like, and it is possible to suppress deterioration of the transistor characteristics.
封止の方法としては、素子構成を、絶縁性ポリマー、UV硬化樹脂、熱硬化樹脂や無機の酸化シリコン膜や窒化シリコン膜等でカバーする方法、素子構成に対し、ガラス板やフィルムをUV硬化樹脂や熱硬化樹脂等で貼りあわせる方法等が挙げられる。大気との遮断を効果的に行うためには、トランジスタを作成した後、封止するまでの工程を大気に曝すことなく(例えば、乾燥した窒素雰囲気中、真空中で保管する。)行うことが好ましい。 As a sealing method, the device configuration is covered with an insulating polymer, UV curable resin, thermosetting resin, inorganic silicon oxide film or silicon nitride film, and the glass plate or film is UV cured for the device configuration. Examples include a method of bonding with a resin or a thermosetting resin. In order to effectively cut off from the atmosphere, the steps from the formation of the transistor to the sealing are performed without exposure to the atmosphere (for example, in a dry nitrogen atmosphere and stored in a vacuum). preferable.
さらにまた、上述したトランジスタは、好適に半導体装置に適用される。半導体装置としては、無線タグ、ディスプレイ、大面センサ等が挙げられる。半導体装置において、例えばトランジスタは、単独で又は他のトランジスタと複数組み合わされることによって論理回路を構成することができる。具体的には、半導体装置であるディスプレイの画素のスイッチング用トランジスタ、信号ドライバー回路素子、メモリ回路素子、信号処理回路素子等として好適である。ディスプレイとしては、電子ペーパー、液晶又は有機LED等、幅広く応用可能である。 Furthermore, the above-described transistor is preferably applied to a semiconductor device. Examples of the semiconductor device include a wireless tag, a display, a large surface sensor, and the like. In a semiconductor device, for example, a transistor can form a logic circuit by itself or in combination with a plurality of other transistors. Specifically, it is suitable as a switching transistor, a signal driver circuit element, a memory circuit element, a signal processing circuit element, or the like of a pixel of a display which is a semiconductor device. As the display, electronic paper, liquid crystal, organic LED, etc. can be widely applied.
以下、実施例及び比較例に基づき本発明をさらに具体的に説明するが、本発明は以下の実施例に何ら限定されるものではない。
<有機半導体化合物>
EXAMPLES Hereinafter, although this invention is demonstrated more concretely based on an Example and a comparative example, this invention is not limited to a following example at all.
<Organic semiconductor compound>
ポリ(3−ヘキシルチオフェン)及びポリ(3−オクチルチオフェン)は、アルドリッチ社より購入したものを用いた。また、これらのポリ(3−ヘキシルチオフェン)及びポリ(3−オクチルチオフェン)は、レジオレギュラーなものを用いた。
[トランジスタの製造及びその評価]
Poly (3-hexylthiophene) and poly (3-octylthiophene) used were purchased from Aldrich. These poly (3-hexylthiophene) and poly (3-octylthiophene) were regioregular.
[Manufacture and evaluation of transistors]
以下に示すように、実施例1〜3及び比較例1〜5のトランジスタを、それぞれ図15又は16に示した工程に準拠して作製し、また、これにより得られた各トランジスタの特性を評価した。
[実施例1]
As shown below, the transistors of Examples 1 to 3 and Comparative Examples 1 to 5 were produced according to the steps shown in FIG. 15 or 16, respectively, and the characteristics of the transistors obtained thereby were evaluated. did.
[Example 1]
(トランジスタの製造)
(1)素子基板の作製
まず、図15(a)に示すように、基板を兼ねるゲート電極となる高濃度にドープされたn−型シリコン基板201の表面を熱酸化して、シリコン酸化膜からなる絶縁層203を200nm形成し、これを支持基板とした。次に、図15(b)に示すように、この基板201の一方の絶縁層203の表面に、真空蒸着法により金を厚さ65nmとなるように蒸着し、引き出し線とパッドを有するソース電極204a及びドレイン電極204bを形成した。このときの電極のチャネル幅は500μm、チャネル長は20μmであった。
(Manufacture of transistors)
(1) Fabrication of element substrate First, as shown in FIG. 15 (a), the surface of a highly doped n-
続いて、文献(S.R.Wasserman,et al.,Langmuir,Vol.5,p1074,1989)に記載の方法を参照して、絶縁層203の表面を、オクチルトリクロロシランのオクタン溶液(6mmol/l)に浸漬して修飾し、これにより素子基板206を形成した。
Subsequently, referring to the method described in the literature (SR Wasserman, et al., Langmuir, Vol. 5, p1074, 1989), the surface of the insulating
(2)延伸積層体の作製
一方、素子基板206とは別に、活性層形成用の積層体を準備した。すなわち、まず、大気下で、ポリ(3−ヘキシルチオフェン)のクロロホルム溶液(2.0wt%)を調整した。
(2) Production of stretched laminate On the other hand, separately from the
次いで、図15(c)に示すように、窒素雰囲気のグローブボックス内で、ポリ(3−ヘキシルチオフェン)のクロロホルム溶液を、支持フィルム207であるポリエチレンフィルム上に、スピンコート法(1000rpm)で塗布した。こうして、ポリエチレンの支持フィルム207上にポリ(3−ヘキシルチオフェン)膜208が積層された積層体205を形成した。
Next, as shown in FIG. 15 (c), a chloroform solution of poly (3-hexylthiophene) was applied on a polyethylene film as a
その後、窒素雰囲気下、100℃でこの積層体205を2.5倍に一軸延伸した。これにより、延伸後の支持フィルム217及び延伸後のポリ(3−ヘキシルチオフェン)膜218からなる延伸積層体215を得た(図15(d))。
Thereafter, the laminate 205 was uniaxially stretched 2.5 times at 100 ° C. in a nitrogen atmosphere. Thus, a stretched
ここで、延伸積層体215におけるポリ(3−ヘキシルチオフェン)膜218の配向状態を以下に示すようにして確認した。すなわち、まず、延伸積層体215の一部を切り取り、これを、そのポリ(3−ヘキシルチオフェン)膜218面が接するように、ホットプレート上で60℃に加熱したスライドガラスに圧着させた。それから、支持フィルム217のみをピンセットで剥離することで、ポリ(3−ヘキシルチオフェン)膜218をスライドガラスに転写した。この転写されたポリ(3−ヘキシルチオフェン)膜218を、偏光顕微鏡により観察した。その結果、ポリ(3−ヘキシルチオフェン)膜218は、上述した積層体205の延伸方向に配向していることが確認された。
Here, the orientation state of the poly (3-hexylthiophene)
(3)トランジスタの作製
次いで、図15(e)に示すように、ソース電極204a及びドレイン電極204bが形成されている絶縁層203の上に、延伸積層体215を、そのポリ(3−ヘキシルチオフェン)膜218が、ソース電極204aとドレイン電極204bとが形成されている絶縁層203と対向するようにピンセットでのせた。さらに、延伸積層体215の表面を上から、ベンコットン(旭化成)にて非常にやわらかくこすった。この際、延伸積層体215の延伸方向は、ソース電極204aとドレイン電極204bとを結ぶ方向と平行となるようにした。
(3) Fabrication of Transistor Next, as illustrated in FIG. 15E, the stretched
その後、延伸積層体215をのせた素子基板206を、ホットプレートを用いて窒素雰囲気下、80℃、40分で加熱した。こうして、実施例1のトランジスタ200を得た(図15(f))。
Thereafter, the
(I−V特性の測定)
得られたトランジスタに対し、シリコン基板201をゲート電極として、窒素雰囲気下、ゲート電圧VGを+50〜−40V、ソース−ドレイン間電圧VSDを−40V印加して、トランジスタ特性の測定を行った。その結果、I−V特性から得られた移動度は1.7×10−2cm2/Vsであった。
[実施例2]
(Measurement of IV characteristics)
The transistor characteristics were measured with respect to the obtained transistor by using the
[Example 2]
(トランジスタの製造)
(3)のトランジスタの作製において、延伸積層体215を素子基板206にのせた後、これに荷重0.47kg/cm2をかけるとともに、ホットプレートで窒素雰囲気下、80℃で40分、さらに90℃で45分の加熱を行ったこと以外は、実施例1と同様にして実施例2のトランジスタ200を得た。
(Manufacture of transistors)
In the production of the transistor of (3), after the stretched
(I−V特性の測定)
得られたトランジスタに対し、シリコン基板201をゲート電極として、窒素雰囲気下、ゲート電圧VGを+50〜−40V、ソース−ドレイン間電圧VSDを−40V印加して、トランジスタ特性の測定を行った。その結果、I−V特性から得られた移動度は2.8×10−2cm2/Vsであった。
[実施例3]
(Measurement of IV characteristics)
The transistor characteristics were measured with respect to the obtained transistor by using the
[Example 3]
(トランジスタの製造)
(3)のトランジスタの作製において、延伸積層体215を素子基板206にのせた後、これに、窒素雰囲気下で2.7kg/cm2の荷重を30分かける操作のみを行ったこと以外は、実施例1と同様にして実施例3のトランジスタ200を得た。
(Manufacture of transistors)
In the production of the transistor of (3), after the stretched
(I−V特性の測定)
得られたトランジスタに対し、シリコン基板201をゲート電極として、窒素雰囲気下、ゲート電圧VGを+50〜−40V、ソース−ドレイン間電圧VSDを−40V印加して、トランジスタ特性の測定を行った。その結果、I−V特性から得られた移動度は8.1×10−3cm2/Vsであった。
[比較例1]
(Measurement of IV characteristics)
The transistor characteristics were measured with respect to the obtained transistor by using the
[Comparative Example 1]
(トランジスタの製造)
(3)のトランジスタの作製において、延伸積層体215をのせた素子基板206の加熱を行わなかったこと以外は、実施例1と同様にして比較例1のトランジスタ200を得た。
(Manufacture of transistors)
A
(I−V特性の測定)
得られたトランジスタに対し、シリコン基板201をゲート電極として、窒素雰囲気下、ゲート電圧VGを+50〜−40V、ソース−ドレイン間電圧VSDを−40V印加して、トランジスタ特性の測定を行った。その結果、I−V特性から得られた移動度は2.0×10−3cm2/Vsであった。
[比較例2]
(Measurement of IV characteristics)
The transistor characteristics were measured with respect to the obtained transistor by using the
[Comparative Example 2]
(トランジスタの製造)
(1)素子基板の作製
まず、図15(a)及び(b)に示す製造工程に従い、実施例1と同様にして素子基板206を得た。
(Manufacture of transistors)
(1) Production of Element Substrate First, an
(2)積層体の作製
一方、素子基板206とは別に、図15(c)に示すように活性層形成用の積層体を準備した。すなわち、まず、大気下で、ポリ(3−ヘキシルチオフェン)のクロロホルム溶液(2.0wt%)を調整した。
(2) Production of Laminate On the other hand, separately from the
次いで、窒素雰囲気のグローブボックス内で、ポリ(3−ヘキシルチオフェン)のクロロホルム溶液を、支持フィルム207であるポリエチレンフィルム上に、スピンコート法(1000rpm)で塗布した。こうして、ポリエチレンの支持フィルム207上にポリ(3−ヘキシルチオフェン)膜208が積層された積層体205を形成した。そして、比較例2においては、この積層体205の延伸は行わずに、そのまま適当な大きさにカットし、トランジスタの作製に用いた。
(3)トランジスタの作製
次いで、図16(a)に示すように、ソース電極204a及びドレイン電極204bが形成されている絶縁層203の上に、積層体205を、そのポリ(3−ヘキシルチオフェン)膜208が、ソース電極204aとドレイン電極204bとが形成されている絶縁層203と対向するようにピンセットでのせた。さらに、積層体205の表面を上から、ベンコットン(旭化成)にて非常にやわらかくこすった。
Next, in a glove box in a nitrogen atmosphere, a chloroform solution of poly (3-hexylthiophene) was applied on the polyethylene film as the
(3) Fabrication of Transistor Next, as illustrated in FIG. 16A, a
その後、積層体205をのせた素子基板206に、ホットプレートを用いて窒素雰囲気下、80℃、40分の加熱を行った。こうして、ポリ(3−ヘキシルチオフェン)からなる未延伸の活性層228を備える比較例2のトランジスタ210を得た(図16(b))。
Thereafter, the
(I−V特性の測定)
得られたトランジスタに対し、シリコン基板201をゲート電極として、窒素雰囲気下、ゲート電圧VGを+50〜−40V、ソース−ドレイン間電圧VSDを−40V印加して、トランジスタ特性の測定を行った。その結果、I−V特性から得られた移動度は1.1×10−2cm2/Vsであった。
[比較例3]
(Measurement of IV characteristics)
The transistor characteristics were measured with respect to the obtained transistor by using the
[Comparative Example 3]
(トランジスタの製造)
(3)のトランジスタの作製において、積層体205を素子基板206上にのせた後(図16(a))、これに0.47kg/cm2の荷重をかけるとともに、ホットプレートを用いて窒素雰囲気下、80℃で40分、さらに90℃で45分の加熱を行ったこと以外は、比較例2と同様にして、ポリ(3−ヘキシルチオフェン)からなる未延伸の活性層228を備える比較例3のトランジスタ210を得た。
(Manufacture of transistors)
In the fabrication of the transistor of (3), after the
(I−V特性の測定)
得られたトランジスタに対し、シリコン基板201をゲート電極として、窒素雰囲気下、ゲート電圧VGを+40〜−40V、ソース−ドレイン間電圧VSDを−40V印加して、トランジスタ特性の測定を行った。その結果、I−V特性から得られた移動度は2.0×10−2cm2/Vsであった。
[比較例4]
(Measurement of IV characteristics)
The transistor characteristics were measured with respect to the obtained transistor by using the
[Comparative Example 4]
(トランジスタの製造)
(3)のトランジスタの作製において、積層体205を素子基板206上にのせた後(図16(a))、これに、窒素雰囲気下で2.7kg/cm2の荷重を30分間かける操作のみを行ったこと以外は比較例2と同様にして、ポリ(3−ヘキシルチオフェン)からなる未延伸の活性層228を備える比較例4のトランジスタ210を得た(図16(b))。
(Manufacture of transistors)
In the production of the transistor of (3), only after the
(I−V特性の測定)
得られたトランジスタに対し、シリコン基板201をゲート電極として、窒素雰囲気下、ゲート電圧VGを+50〜−40、ソース−ドレイン間電圧VSDを−40V印加して、トランジスタ特性の測定を行った。その結果、I−V特性から得られた移動度は7.6×10−3cm2/Vsであった。
[比較例5]
(Measurement of IV characteristics)
The transistor characteristics were measured by applying a
[Comparative Example 5]
(トランジスタの製造)
(3)のトランジスタの作製において、積層体205を素子基板206にのせた後(図16(a))、その加熱を行わなかったこと以外は、比較例1と同様にして比較例5のトランジスタ210を得た。
(Manufacture of transistors)
In the manufacture of the transistor of (3), the transistor of Comparative Example 5 was the same as Comparative Example 1 except that the
(I−V特性の測定)
得られたトランジスタに対し、シリコン基板201をゲート電極として、窒素雰囲気下、ゲート電圧VGを+50〜−40、ソース−ドレイン間電圧VSDを−40V印加して、トランジスタ特性の測定を行った。その結果、I−V特性から得られた移動度は5.7×10−3cm2/Vsであった。
[実施例4]
(Measurement of IV characteristics)
The transistor characteristics were measured by applying a
[Example 4]
(トランジスタの製造)
素子基板として、素子基板206におけるソース電極204a及びドレイン電極204b上に、4−(トリフルオロメチル)チオフェノールの層500を更に形成した素子基板216(図18参照)を用いたこと以外は、実施例1と同様にしてトランジスタの製造を行い、図17に示すように、ソース電極204a及びドレイン電極204bと、活性層220との間に4−(トリフルオロメチル)チオフェノールの層500を有するトランジスタ300を得た。4−(トリフルオロメチル)チオフェノールの層500は、素子基板206の形成後、これを4−(トリフルオロメチル)チオフェノールのエタノール溶液(1mmol/L)に0.5時間浸漬することにより形成した。
(Manufacture of transistors)
Implementation was performed except that an element substrate 216 (see FIG. 18) in which a
(I−V特性の測定)
得られたトランジスタに対し、シリコン基板201をゲート電極として、窒素雰囲気下、ゲート電圧VGを+40〜−40V、ソース−ドレイン間電圧VSDを−40V印加して、トランジスタ特性の測定を行った。その結果、I−V特性から得られた移動度は4.1×10−2cm2/Vsであった。
[比較例6]
(Measurement of IV characteristics)
The transistor characteristics were measured with respect to the obtained transistor by using the
[Comparative Example 6]
(トランジスタの製造)
(3)のトランジスタの製造において、延伸積層体215に代えて、比較例2と同様の未延伸の積層体205を用いたこと以外は、実施例4と同様にしてトランジスタを得た。これにより、活性層220及び延伸後の支持フィルム217の代わりに、未延伸の活性層228及び未延伸の支持フィルム207をそれぞれ有すること以外は実施例4のトランジスタ300と同様の構成を有する比較例6のトランジスタを得た。
(Manufacture of transistors)
In the production of the transistor of (3), a transistor was obtained in the same manner as in Example 4 except that the
(I−V特性の測定)
得られたトランジスタに対し、シリコン基板201をゲート電極として、窒素雰囲気下、ゲート電圧VGを+40〜−40V、ソース−ドレイン間電圧VSDを−40V印加して、トランジスタ特性の測定を行った。その結果、I−V特性から得られた移動度は2.7×10−2cm2/Vsであった。
[実施例5]
(Measurement of IV characteristics)
The transistor characteristics were measured with respect to the obtained transistor by using the
[Example 5]
(トランジスタの製造)
(1)素子基板の作製
まず、実施例1と同様にして素子基板206を作製した後、そのソース電極204a及びドレイン電極204b上に、実施例4と同様にして4−(トリフルオロメチル)チオフェノールの層500を更に形成し、素子基板216(図18)を得た。
(Manufacture of transistors)
(1) Fabrication of element substrate First, an
(2)延伸積層体の作製
実施例1と同様にして延伸積層体215を得た。
(2) Production of stretched laminate A stretched
(3)トランジスタの作製
次いで、図18に示すように、素子基板216における絶縁層203の上に、施工液9としてメタノールの液滴をスポイドで置き、この施工液9を介して延伸積層体215を、そのポリ(3−ヘキシルチオフェン)膜218が、ソース電極204aとドレイン電極204bとが形成されている絶縁層203と対向するようにピンセットでのせた。この際、延伸積層体215の延伸方向は、ソース電極204aとドレイン電極204bとを結ぶ方向と平行となるようにした。そして、施工液9であるメタノールが乾燥除去されるまで静置した。これにより延伸積層体215は、ソース電極204aとドレイン電極204bを覆うようにして、絶縁層203上に自然に密着された。次いで、実施例4と同様にして80℃、40分の加熱処理を行った。こうして、実施例4のトランジスタ300と同様の構成を有する実施例5のトランジスタを得た。
(3) Fabrication of Transistor Next, as shown in FIG. 18, methanol droplets are placed as a working
(I−V特性の測定)
得られたトランジスタに対し、シリコン基板201をゲート電極として、窒素雰囲気下、ゲート電圧VGを+40〜−40V、ソース−ドレイン間電圧VSDを−40V印加して、トランジスタ特性の測定を行った。その結果、I−V特性から得られた移動度は1.2×10−1cm2/Vsであった。
[比較例7]
(Measurement of IV characteristics)
The transistor characteristics were measured with respect to the obtained transistor by using the
[Comparative Example 7]
(トランジスタの製造)
(3)のトランジスタの製造において、延伸積層体215に代えて、比較例2と同様の未延伸の積層体205を用いたこと以外は、実施例5と同様にしてトランジスタを得た。これにより、施工液9を介した貼りあわせにより未延伸の活性層228が形成された、比較例6と同様の構成を有する比較例7のトランジスタを得た。
(Manufacture of transistors)
In the production of the transistor of (3), a transistor was obtained in the same manner as in Example 5 except that the
(I−V特性の測定)
得られたトランジスタに対し、シリコン基板201をゲート電極として、窒素雰囲気下、ゲート電圧VGを+40〜−40V、ソース−ドレイン間電圧VSDを−40V印加して、トランジスタ特性の測定を行った。その結果、I−V特性から得られた移動度は8.8×10−2cm2/Vsであった。
(Measurement of IV characteristics)
The transistor characteristics were measured with respect to the obtained transistor by using the
実施例1〜5及び比較例1〜7で得られたトランジスタの特性を、表1及び表2にまとめて示した。表1は、いずれも活性層を形成すべき半導体膜の延伸を行って得られた実施例1〜5及び比較例1のトランジスタで得られた特性を示しており、表2は、半導体膜の延伸を行わなかった比較例2〜7のトランジスタで得られた特性を示している。各表中、移動度向上率の値は、いずれも活性層の形成時に加熱及び加圧を行わなかった場合に得られたトランジスタの移動度を100%として算出した値であり、加熱及び/又は加圧によって移動度が向上した割合を示している。 Tables 1 and 2 collectively show the characteristics of the transistors obtained in Examples 1 to 5 and Comparative Examples 1 to 7. Table 1 shows the characteristics obtained in the transistors of Examples 1 to 5 and Comparative Example 1 obtained by stretching the semiconductor film on which the active layer is to be formed. Table 2 shows the characteristics of the semiconductor film. The characteristic obtained with the transistor of Comparative Examples 2-7 which did not extend | stretch is shown. In each table, the value of the mobility improvement rate is a value calculated by assuming that the mobility of the transistor obtained when heating and pressurization are not performed during the formation of the active layer is 100%. The rate at which the mobility is improved by pressurization is shown.
表1及び表2より、活性層を形成する半導体膜の延伸による配向を行った実施例1〜5のトランジスタは、活性層の形成の際に加熱及び/又は加圧を行うことによる移動度の向上が著しく、その結果優れたトランジスタ特性を有することが確認された。 From Tables 1 and 2, the transistors of Examples 1 to 5 that were oriented by stretching of the semiconductor film forming the active layer had the mobility of heating and / or pressurization during the formation of the active layer. As a result, it was confirmed that the transistor characteristics were excellent.
また、例えば、実施例1と比較例2、実施例2と比較例3、実施例3と比較例4のように、活性層の形成条件を同じとした場合は、延伸を行った各実施例のトランジスタの方が、延伸しなかった比較例のものよりも移動度が高く、優れたトランジスタ特性を発揮し得ることが判明した。さらに、比較例1と比較例5との比較より、延伸だけでは、加熱や加圧を組み合わせて行った場合ほどの移動度の向上が生じないことが確認された。さらにまた、実施例4のようにソース及びドレイン電極と活性層との間に4−(トリフルオロメチル)チオフェノールの層を設けたり、実施例5のように施工液を用いた貼りあわせを行ったりすることで、更なる移動度の向上が生じていた。そして、比較例6、7との比較から、延伸した活性層を有する場合は、未延伸の場合に比して上記効果が顕著に優れるようになることが判明した。 Further, for example, in the case where the formation conditions of the active layer are the same as in Example 1 and Comparative Example 2, Example 2 and Comparative Example 3, and Example 3 and Comparative Example 4, each Example in which stretching was performed It was found that this transistor has higher mobility than that of the comparative example that was not stretched and can exhibit excellent transistor characteristics. Furthermore, from the comparison between Comparative Example 1 and Comparative Example 5, it was confirmed that only the stretching did not improve the mobility as much as when combined with heating and pressurization. Furthermore, a 4- (trifluoromethyl) thiophenol layer is provided between the source and drain electrodes and the active layer as in Example 4, or bonding using a construction liquid is performed as in Example 5. As a result, the mobility was further improved. And from the comparison with Comparative Examples 6 and 7, it was found that when the stretched active layer is provided, the above effect is remarkably improved as compared with the case where the stretched active layer is not stretched.
[実施例6〜11]
(トランジスタの製造)
(2)の延伸積層体の作製において、ポリ(3−ヘキシルチオフェン)に代えて、ポリ(3−オクチルチオフェン)を用い、且つ、積層体205を3.5倍に一軸延伸し、且つ加熱時間を1時間としたこと以外は、実施例1と同様にして実施例6〜11のトランジスタを製造した。実施例6〜11においては、積層体5の形成に用いるポリ(3−オクチルチオフェン)のクロロホルム溶液の濃度を変化させることで種々の膜厚を有するポリ(3−ヘキシルチオフェン)膜208を形成し、これによりそれぞれ膜厚が異なる活性層220を有する各種のトランジスタを得た。
[Examples 6 to 11]
(Manufacture of transistors)
In the production of the stretched laminate of (2), instead of poly (3-hexylthiophene), poly (3-octylthiophene) is used, and the laminate 205 is uniaxially stretched 3.5 times and heated. The transistors of Examples 6 to 11 were manufactured in the same manner as Example 1 except that was set to 1 hour. In Examples 6 to 11, the poly (3-hexylthiophene)
(I−V特性の測定)
得られた各トランジスタに対し、シリコン基板201をゲート電極として、窒素雰囲気下、ゲート電圧VGを+40〜−40V、ソース−ドレイン間電圧VSDを−40V印加して、トランジスタ特性の測定を行い、得られたI−V特性から移動度を算出した。得られた結果を、各実施例のトランジスタにおける活性層220の膜厚とともに表3に示す。
(Measurement of IV characteristics)
For each transistor obtained, the transistor characteristics are measured by applying the
表3より、活性層の膜厚が大きいほど、高い移動度が得られることが判明した。 From Table 3, it was found that the higher the thickness of the active layer, the higher the mobility.
以上より、半導体膜に配向性を付与し、且つ、半導体膜を加熱及び/又は加圧しながら隣接層と貼りあわせることによって、キャリア移動度が高く、優れたトランジスタ特性を有するトランジスタが得られることが確認された。 From the above, a transistor having high transistor mobility and excellent transistor characteristics can be obtained by imparting orientation to a semiconductor film and attaching the semiconductor film to an adjacent layer while heating and / or pressing. confirmed.
9…施工液、10…基板、12…ゲート電極、14…絶縁層、16…ソース電極、18…ドレイン電極、20,24…活性層、22,26…半導体膜、30,32,34,64…素子基板、36,38…第1の素子基板、40…施工液、50…積層体、52…支持フィルム、60,62…第2の素子基板、100,105,110,115,120,125,200,210,300・・・トランジスタ、201…n−型シリコン基板、203…絶縁層、204a…ソース電極、204b…ドレイン電極、205…積層体、206,216…素子基板、207…支持フィルム、208…ポリ(3−ヘキシルチオフェン)膜、215…延伸積層体、217…延伸後の支持フィルム、218…延伸後のポリ(3−ヘキシルチオフェン)膜、220…延伸後の活性層、228…未延伸の活性層、500…4−(トリフルオロメチル)チオフェノールの層。
DESCRIPTION OF
Claims (19)
前記半導体膜を延伸する工程と、
前記半導体膜を、前記活性層を形成させる面に対して加熱及び/又は加圧をしながら貼り付けて、前記活性層を得る工程と、
を含む、トランジスタの製造方法。 A method of manufacturing a transistor having an active layer made of a semiconductor film containing an organic semiconductor compound,
Stretching the semiconductor film;
Bonding the semiconductor film to the surface on which the active layer is to be formed while applying heat and / or pressure to obtain the active layer;
A method for manufacturing a transistor, comprising:
前記半導体膜を配向させる工程と、
前記半導体膜を、前記活性層を形成させる面に対して加熱及び/又は加圧をしながら貼り付けて、前記活性層を得る工程と、
を含む、トランジスタの製造方法。 A method of manufacturing a transistor having an active layer made of a semiconductor film containing an organic semiconductor compound,
Orienting the semiconductor film;
Bonding the semiconductor film to the surface on which the active layer is to be formed while applying heat and / or pressure to obtain the active layer;
A method for manufacturing a transistor, comprising:
前記半導体膜を延伸して配向させる工程と、
前記半導体膜を、前記活性層を形成させる面に対して加熱及び/又は加圧をしながら貼り付けて、前記活性層を得る工程と、
を含む、トランジスタの製造方法。 A method of manufacturing a transistor having an active layer made of a semiconductor film containing an organic semiconductor compound,
Stretching and orienting the semiconductor film; and
Bonding the semiconductor film to the surface on which the active layer is to be formed while applying heat and / or pressure to obtain the active layer;
A method for manufacturing a transistor, comprising:
前記半導体膜を延伸する工程と、
前記半導体膜を、加熱及び/又は加圧しながら前記絶縁層と貼りあわせて、前記活性層を得る工程と、
を含む、トランジスタの製造方法。 A source electrode and a drain electrode, an active layer made of a semiconductor film including an organic semiconductor compound that becomes a current path between them, a gate electrode that controls a current passing through the current path, and a gap between the active layer and the gate electrode A method of manufacturing a transistor having an insulating layer disposed,
Stretching the semiconductor film;
Bonding the semiconductor film with the insulating layer while heating and / or pressing to obtain the active layer;
A method for manufacturing a transistor, comprising:
前記半導体膜を配向させる工程と、
前記半導体膜を、加熱及び/又は加圧しながら前記絶縁層と貼りあわせて、前記活性層を得る工程と、
を含む、トランジスタの製造方法。 A source electrode and a drain electrode, an active layer made of a semiconductor film including an organic semiconductor compound that becomes a current path between them, a gate electrode that controls a current passing through the current path, and a gap between the active layer and the gate electrode A method of manufacturing a transistor having an insulating layer disposed,
Orienting the semiconductor film;
Bonding the semiconductor film with the insulating layer while heating and / or pressing to obtain the active layer;
A method for manufacturing a transistor, comprising:
前記半導体膜を延伸して配向させる工程と、
前記半導体膜を、加熱及び/又は加圧しながら前記絶縁層と貼りあわせて、前記活性層を得る工程と、
を含む、トランジスタの製造方法。 A source electrode and a drain electrode, an active layer made of a semiconductor film including an organic semiconductor compound that becomes a current path between them, a gate electrode that controls a current passing through the current path, and a gap between the active layer and the gate electrode A method of manufacturing a transistor having an insulating layer disposed,
Stretching and orienting the semiconductor film; and
Bonding the semiconductor film with the insulating layer while heating and / or pressing to obtain the active layer;
A method for manufacturing a transistor, comprising:
前記活性層は、延伸された前記半導体膜からなり、且つ、前記半導体膜が前記活性層を形成させる面に加熱及び/又は加圧をしながら貼り付けられて形成されたものである、トランジスタ。 A transistor having an active layer made of a semiconductor film containing an organic semiconductor compound,
The active layer is formed of the stretched semiconductor film, and the semiconductor film is formed by being attached to a surface on which the active layer is formed while being heated and / or pressurized.
前記活性層は、配向された前記半導体膜からなり、且つ、前記半導体膜が前記活性層を形成させる面に加熱及び/又は加圧をしながら貼り付けられて形成されたものである、トランジスタ。 A transistor having an active layer made of a semiconductor film containing an organic semiconductor compound,
The active layer is formed of the oriented semiconductor film, and the semiconductor film is formed by being attached to a surface on which the active layer is formed while being heated and / or pressurized.
前記活性層は、延伸して配向された前記半導体膜からなり、且つ、前記半導体膜が前記活性層を形成させる面に加熱及び/又は加圧をしながら貼り付けられて形成されたものである、トランジスタ。 A transistor having an active layer made of a semiconductor film containing an organic semiconductor compound,
The active layer is formed of the semiconductor film oriented by stretching, and the semiconductor film is formed by being bonded to a surface on which the active layer is formed while being heated and / or pressurized. , Transistor.
前記活性層は、延伸された前記半導体膜からなり、且つ、前記半導体膜を加熱及び/又は加圧をしながら前記絶縁層と貼りあわせることで形成されたものである、トランジスタ。 A source electrode and a drain electrode, an active layer made of a semiconductor film including an organic semiconductor compound that becomes a current path between them, a gate electrode that controls a current passing through the current path, and a gap between the active layer and the gate electrode Having an insulating layer disposed;
The active layer is formed of the stretched semiconductor film, and is formed by bonding the semiconductor film to the insulating layer while heating and / or pressing.
前記活性層は、配向された前記半導体膜からなり、且つ、前記半導体膜を加熱及び/又は加圧をしながら前記絶縁層と貼りあわせることで形成されたものである、トランジスタ。 A source electrode and a drain electrode, an active layer made of a semiconductor film including an organic semiconductor compound that becomes a current path between them, a gate electrode that controls a current passing through the current path, and a gap between the active layer and the gate electrode Having an insulating layer disposed;
The active layer is composed of the oriented semiconductor film, and is formed by bonding the semiconductor film to the insulating layer while heating and / or pressurizing.
前記活性層は、延伸により配向された前記半導体膜からなり、且つ、前記半導体膜を、加熱及び/又は加圧しながら前記絶縁層と貼りあわせることで形成されたものである、トランジスタ。 A source electrode and a drain electrode, an active layer made of a semiconductor film including an organic semiconductor compound that becomes a current path between them, a gate electrode that controls a current passing through the current path, and a gap between the active layer and the gate electrode Having an insulating layer disposed;
The transistor is composed of the semiconductor film oriented by stretching, and is formed by bonding the semiconductor film to the insulating layer while being heated and / or pressurized.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006236198A JP2007096288A (en) | 2005-08-31 | 2006-08-31 | Transistor and method of manufacturing same, and semiconductor device having the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005251592 | 2005-08-31 | ||
JP2006236198A JP2007096288A (en) | 2005-08-31 | 2006-08-31 | Transistor and method of manufacturing same, and semiconductor device having the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007096288A true JP2007096288A (en) | 2007-04-12 |
JP2007096288A5 JP2007096288A5 (en) | 2009-08-13 |
Family
ID=37981549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006236198A Pending JP2007096288A (en) | 2005-08-31 | 2006-08-31 | Transistor and method of manufacturing same, and semiconductor device having the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007096288A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009008407A1 (en) * | 2007-07-10 | 2009-01-15 | Sumitomo Chemical Company, Limited | Process for producing organic semiconductor element, organic semiconductor element, and organic semiconductor device |
JP2009094420A (en) * | 2007-10-12 | 2009-04-30 | National Institute Of Advanced Industrial & Technology | Method of manufacturing organic semiconductor apparatus and organic semiconductor apparatus |
WO2009093606A1 (en) * | 2008-01-22 | 2009-07-30 | Dai Nippon Printing Co., Ltd. | Method for manufacturing organic semiconductor element |
JP2014232848A (en) * | 2013-05-30 | 2014-12-11 | 株式会社デンソー | Manufacturing method for organic semiconductor device with organic electric field effect transistor |
WO2016042962A1 (en) * | 2014-09-18 | 2016-03-24 | 富士フイルム株式会社 | Method of manufacturing semiconductor device, and semiconductor device |
CN116376408A (en) * | 2023-02-09 | 2023-07-04 | 南京邮电大学 | Consistent high molecular organic polymer chain oriented film and preparation method of transistor based on film |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07206599A (en) * | 1993-10-06 | 1995-08-08 | Matsushita Electric Ind Co Ltd | Production of conductive organic material oriented film and production of organic electronic element with the same |
JP2001272923A (en) * | 2000-01-17 | 2001-10-05 | Semiconductor Energy Lab Co Ltd | Production method of display device |
JP2001331120A (en) * | 2000-03-15 | 2001-11-30 | Semiconductor Energy Lab Co Ltd | Method for manufacturing display device |
JP2004146430A (en) * | 2002-10-22 | 2004-05-20 | Konica Minolta Holdings Inc | Organic thin film transistor, organic thin film transistor device, and their manufacturing methods |
JP2005101520A (en) * | 2003-09-24 | 2005-04-14 | Lucent Technol Inc | Semiconductor layer involved by formation of rough pattern |
WO2005045946A1 (en) * | 2003-11-10 | 2005-05-19 | Matsushita Electric Industrial Co., Ltd. | Method for orientation treatment of electronic functional material and thin film transistor |
-
2006
- 2006-08-31 JP JP2006236198A patent/JP2007096288A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07206599A (en) * | 1993-10-06 | 1995-08-08 | Matsushita Electric Ind Co Ltd | Production of conductive organic material oriented film and production of organic electronic element with the same |
JP2001272923A (en) * | 2000-01-17 | 2001-10-05 | Semiconductor Energy Lab Co Ltd | Production method of display device |
JP2001331120A (en) * | 2000-03-15 | 2001-11-30 | Semiconductor Energy Lab Co Ltd | Method for manufacturing display device |
JP2004146430A (en) * | 2002-10-22 | 2004-05-20 | Konica Minolta Holdings Inc | Organic thin film transistor, organic thin film transistor device, and their manufacturing methods |
JP2005101520A (en) * | 2003-09-24 | 2005-04-14 | Lucent Technol Inc | Semiconductor layer involved by formation of rough pattern |
WO2005045946A1 (en) * | 2003-11-10 | 2005-05-19 | Matsushita Electric Industrial Co., Ltd. | Method for orientation treatment of electronic functional material and thin film transistor |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009008407A1 (en) * | 2007-07-10 | 2009-01-15 | Sumitomo Chemical Company, Limited | Process for producing organic semiconductor element, organic semiconductor element, and organic semiconductor device |
JP2009021297A (en) * | 2007-07-10 | 2009-01-29 | Sumitomo Chemical Co Ltd | Method of manufacturing organic semiconductor element, organic semiconductor element, and organic semiconductor device |
US20100207111A1 (en) * | 2007-07-10 | 2010-08-19 | Sumitomo Chemical Company, Limited | Process for producing organic semiconductor element, organic semiconductor element, and organic semiconductor device |
CN101743628B (en) * | 2007-07-10 | 2012-03-28 | 住友化学株式会社 | Process for producing organic semiconductor element, organic semiconductor element, and organic semiconductor device |
JP2009094420A (en) * | 2007-10-12 | 2009-04-30 | National Institute Of Advanced Industrial & Technology | Method of manufacturing organic semiconductor apparatus and organic semiconductor apparatus |
WO2009093606A1 (en) * | 2008-01-22 | 2009-07-30 | Dai Nippon Printing Co., Ltd. | Method for manufacturing organic semiconductor element |
US8202759B2 (en) | 2008-01-22 | 2012-06-19 | Dai Nippon Printing Co., Ltd. | Manufacturing method of organic semiconductor device |
JP2014232848A (en) * | 2013-05-30 | 2014-12-11 | 株式会社デンソー | Manufacturing method for organic semiconductor device with organic electric field effect transistor |
WO2016042962A1 (en) * | 2014-09-18 | 2016-03-24 | 富士フイルム株式会社 | Method of manufacturing semiconductor device, and semiconductor device |
JPWO2016042962A1 (en) * | 2014-09-18 | 2017-06-15 | 富士フイルム株式会社 | Semiconductor device manufacturing method and semiconductor device |
CN116376408A (en) * | 2023-02-09 | 2023-07-04 | 南京邮电大学 | Consistent high molecular organic polymer chain oriented film and preparation method of transistor based on film |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7977149B2 (en) | Transistor, organic semiconductor device, and method for manufacture of the transistor or device | |
JP2009021297A (en) | Method of manufacturing organic semiconductor element, organic semiconductor element, and organic semiconductor device | |
US8247264B2 (en) | Transistor, method for manufacturing same, and semiconductor device comprising such transistor | |
JP4867168B2 (en) | Method for producing organic thin film transistor | |
US8202759B2 (en) | Manufacturing method of organic semiconductor device | |
JP2007096288A (en) | Transistor and method of manufacturing same, and semiconductor device having the same | |
JP2007512680A (en) | Thin film transistor sealing method | |
EP2117059B1 (en) | Organic Thin Film Transistors | |
JP5913108B2 (en) | Organic semiconductor material, field effect transistor, and method for manufacturing the same | |
JP4281320B2 (en) | Method for producing organic thin film transistor | |
JP5103448B2 (en) | Semiconducting polymer | |
JP2007273594A (en) | Field-effect transistor | |
JP2010123951A (en) | Thin-film transistor and semiconductor composition | |
CA2675081C (en) | Electronic device comprising semiconducting polymers | |
JP5254540B2 (en) | Transistor, organic semiconductor device, and manufacturing method thereof | |
JP2010040768A (en) | Method of manufacturing organic semiconductor element, and the organic semiconductor element | |
JP5630364B2 (en) | Organic semiconductor device manufacturing method and organic semiconductor device | |
JP2005072200A (en) | Field effect organic transistor | |
JP2010123952A (en) | Thin-film transistor and semiconductor composition | |
JP4345317B2 (en) | Organic thin film transistor element | |
JP2004273678A (en) | Organic thin film transistor | |
JP5757142B2 (en) | Method for manufacturing organic semiconductor element | |
JP2009266865A (en) | Organic thin-film transistor, and method for manufacturing thereof | |
KR20120002126A (en) | Method for controlling solutions of semiconductor morphology using gas flow, otft and manufacturing method the otft using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090625 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130521 |