JP2007095791A - Method of manufacturing imaging device - Google Patents

Method of manufacturing imaging device Download PDF

Info

Publication number
JP2007095791A
JP2007095791A JP2005280108A JP2005280108A JP2007095791A JP 2007095791 A JP2007095791 A JP 2007095791A JP 2005280108 A JP2005280108 A JP 2005280108A JP 2005280108 A JP2005280108 A JP 2005280108A JP 2007095791 A JP2007095791 A JP 2007095791A
Authority
JP
Japan
Prior art keywords
refractive index
high refractive
insulating layer
imaging device
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005280108A
Other languages
Japanese (ja)
Other versions
JP5031216B2 (en
JP2007095791A5 (en
Inventor
Masaji Itabashi
政次 板橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005280108A priority Critical patent/JP5031216B2/en
Priority to PCT/JP2006/319226 priority patent/WO2007037294A1/en
Priority to US12/065,301 priority patent/US8013409B2/en
Publication of JP2007095791A publication Critical patent/JP2007095791A/en
Publication of JP2007095791A5 publication Critical patent/JP2007095791A5/ja
Priority to US13/190,921 priority patent/US8546173B2/en
Application granted granted Critical
Publication of JP5031216B2 publication Critical patent/JP5031216B2/en
Priority to US13/974,379 priority patent/US8716055B2/en
Priority to US14/224,755 priority patent/US8962372B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing an imaging device which can suppress an increase in a noise component such as a dark current due to plasma etching in forming an optical waveguide and can improve condensing efficiency. <P>SOLUTION: In the method of manufacturing an imaging device consisting of a photoelectric conversion element 2 and an insulating layer 4 and having the waveguide, a high refractive index region 3 later used as one part of the optical waveguide is formed on the photoelectric conversion element 2 and the insulating layer 4 into which the region 3 is embedded is formed, a wiring layer 5 and a second insulating layer 6 are formed on the insulating layer 4, and an opening is formed on the second insulating layer on the high refractive index and the second high refractive index layer is embedded. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は光電変換素子を用いた撮像装置の製造方法に関するものであり、特にその集光部の製造方法に関する。   The present invention relates to a method for manufacturing an image pickup apparatus using a photoelectric conversion element, and particularly relates to a method for manufacturing the light collecting portion.

デジタルカメラやカムコーダに用いられる撮像装置において、その小型化および多画素化によって画素の微細化がなされている。それに伴って、その光電変換素子の受光部の面積が減少し、入射光量が少なくなるため、感度の低下が生じている。   In an imaging apparatus used for a digital camera or a camcorder, pixels are miniaturized by downsizing and increasing the number of pixels. Along with this, the area of the light receiving portion of the photoelectric conversion element decreases, and the amount of incident light decreases, resulting in a decrease in sensitivity.

この感度の低下を改善するために、撮像装置の光入射面上にオンチップマイクロレンズを形成し、光を受光部へ集光して、感度の低下が抑制されている。更に近年、オンチップマイクロレンズと光電変換素子との間に、光の反射を利用して集光を行う光導波路を形成する構成が知られている。   In order to improve this decrease in sensitivity, an on-chip microlens is formed on the light incident surface of the imaging device, and the light is condensed on the light receiving unit, thereby suppressing the decrease in sensitivity. Further, in recent years, a configuration is known in which an optical waveguide that collects light using reflection of light is formed between an on-chip microlens and a photoelectric conversion element.

このような撮像装置における光導波路の製造方法は、一般的に、光電変換素子上の絶縁層に井戸状の掘り込みを行う工程の後、その井戸状の掘り込み部分を埋め込む工程を有する。その埋め込み材料は、絶縁層に比べて高い屈折率を有する。それらの屈折率の差によって、光が反射し集光される。   In general, an optical waveguide manufacturing method in such an imaging apparatus includes a step of burying a well-shaped digging portion after a step of digging a well-like shape in an insulating layer on a photoelectric conversion element. The embedded material has a higher refractive index than the insulating layer. Due to the difference in refractive index, light is reflected and collected.

しかし、画素の微細化が進むにつれて、その井戸状の掘り込み部分のアスペクト比が高くなり、埋め込み工程において井戸の内部にボイドが生じてしまう場合がある。特に、多層配線を有するCMOSイメージセンサにおいて、それは生じ易い。   However, as the pixels become finer, the aspect ratio of the well-like digging portion becomes higher, and a void may be generated inside the well in the filling step. This is particularly likely to occur in CMOS image sensors having multilayer wiring.

そこで、このような埋め込み工程における問題の解決法として次の技術がある。それは、図8のように光導波路を複数に分割し、形成する方法である(特許文献1参照)。   Therefore, there is the following technique as a solution to the problem in such an embedding process. That is a method of dividing an optical waveguide into a plurality of pieces as shown in FIG. 8 (see Patent Document 1).

図8において、802は半導体基板であり、804は半導体基板に形成される受光センサ部、803は素子分離領域である。受光センサ部804上に、815の高屈折率層が配され、低屈折率層の808と814Aおよび814Bで示す井戸が形成される。この井戸は、いわゆる光導波路である。径の異なる複数の層から井戸が形成される。   In FIG. 8, 802 is a semiconductor substrate, 804 is a light receiving sensor portion formed on the semiconductor substrate, and 803 is an element isolation region. On the light receiving sensor portion 804, a high refractive index layer 815 is arranged, and wells indicated by low refractive index layers 808, 814A and 814B are formed. This well is a so-called optical waveguide. A well is formed from a plurality of layers having different diameters.

つまり、複数の層からなる光導波路を各層ごとに形成することによって、高屈折率材料を埋め込む際のボイドを発生させずに良好に埋め込むことを可能にするものである。その製造方法は図9のようになり、井戸状の掘り込みを行う工程の後、井戸状の内部を埋め込む工程を繰り返すことによって、ボイドのない光導波路を形成する。   That is, by forming an optical waveguide composed of a plurality of layers for each layer, it is possible to satisfactorily embed without generating voids when embedding a high refractive index material. The manufacturing method is as shown in FIG. 9, and after the step of digging a well shape, the step of filling the inside of the well shape is repeated to form an optical waveguide without voids.

また、図10に示すように井戸状の掘り込み1021を形成する際に、掘り込み構造の深さを一定にするためエッチングストッパ膜1012を形成することが知られている(特許文献2参照)。
特開2004−193500号公報 特開2000−150845号公報
Also, as shown in FIG. 10, it is known to form an etching stopper film 1012 in order to make the depth of the digging structure constant when forming the well-like digging 1021 (see Patent Document 2). .
JP 2004-193500 A JP 2000-150845 A

しかし、このような技術には次のような懸念がある。   However, there are the following concerns with this technology.

この井戸状の掘り込みは、一般的に、プラズマエッチングにて行われる。具体的には、光電変換素子上に、絶縁層とエッチング選択比がとれるエッチングストップ層(例えば窒化シリコン層)を形成し、光電変換素子直上までプラズマエッチングを行う。このエッチングストップ層と先のエッチングストッパ膜は、同一の機能を有するものである。   This well-like digging is generally performed by plasma etching. Specifically, an etching stop layer (for example, a silicon nitride layer) having an etching selectivity with respect to the insulating layer is formed on the photoelectric conversion element, and plasma etching is performed up to just above the photoelectric conversion element. This etching stop layer and the previous etching stopper film have the same function.

ここで、この光電変換素子上でのプラズマエッチングは、光電変換素子の欠陥を増加させ、センサのノイズ成分である暗電流を増加させる場合がある。   Here, the plasma etching on the photoelectric conversion element may increase defects of the photoelectric conversion element and increase a dark current that is a noise component of the sensor.

センサの性能を向上させる上で、シグナル(S)成分とノイズ(N)成分の比であるS/N比を高めることは重要である。光導波路は、入射光の集光効率を向上させ、シグナル成分を高めることが可能となる構成である。しかし、同時に、掘り込み工程でのプラズマエッチングによって、ノイズ成分を高めてしまう場合がある。特に、多層の配線層を有するCMOSセンサ等の増幅型の撮像装置においては、掘り込み分が大きいだけ、そのダメージは大きいと考えられる。   In improving the performance of the sensor, it is important to increase the S / N ratio, which is the ratio of the signal (S) component and the noise (N) component. The optical waveguide is configured to improve the light collection efficiency of incident light and increase the signal component. However, at the same time, the noise component may be increased by plasma etching in the digging process. In particular, in an amplification type imaging device such as a CMOS sensor having a multi-layer wiring layer, the damage is considered to be large as the digging amount is large.

これに対して特許文献2には、図10にて図示するエッチングストッパ膜1012を設けることによって、エッチングを停止させ、更にエッチングの際にセンサ表面にダメージを与えることがないと記載されている。しかし、通常のエッチングストップとしての機能を果たすための膜厚では、エッチングダメージの低減が充分でない場合がある。先に述べたように、増幅型の撮像装置などのように、複数の配線層を有する構成においては特許文献2に記載されているような撮像装置とはエッチング条件も異なる場合があり、エッチングダメージの更なる低減が望まれている。   On the other hand, Patent Document 2 describes that by providing the etching stopper film 1012 shown in FIG. 10, the etching is stopped and the sensor surface is not damaged during the etching. However, there is a case where the etching damage is not sufficiently reduced with the film thickness for functioning as a normal etching stop. As described above, in the configuration having a plurality of wiring layers, such as an amplification type imaging device, the etching conditions may be different from those of the imaging device described in Patent Document 2, and etching damage may occur. Further reduction is desired.

また、特許文献2の構成において、エッチングストッパ膜1012の膜厚を単純に厚くした場合には、光導波路と光電変換素子上に厚いエッチングストッパ膜が残るため、光導波路の機能が損なわれる可能性がある。   In the configuration of Patent Document 2, when the thickness of the etching stopper film 1012 is simply increased, a thick etching stopper film remains on the optical waveguide and the photoelectric conversion element, which may impair the function of the optical waveguide. There is.

更に、特許文献2では、図10のように、エッチングストッパ膜1012よりも光電変換素子である受光部1002の開口を規定する遮光膜1006を先に形成している。そのため、遮光膜1006によってエッチングストッパ膜1012の半導体基板1001に水平な方向の面積が規定され、受光部1002の受光面を十分に使用できない場合がある。更に、そのエッチングストッパ膜1012の面積に比べて、光導波路を形成する絶縁層1007の開口の面積は、小さくなくてはならないため、受光部1002の受光面を十分に活用することが難しい。さらに、特許文献2のような構成では、エッチングストッパ膜1012を厚く、アスペクト比の高い構造を形成するのが困難である。これは上述したように、遮光膜1006によりエッチングストッパ膜1012の面積が規定され、エッチングストッパ膜1012の形状設計の自由度が低いためである。   Further, in Patent Document 2, as shown in FIG. 10, a light shielding film 1006 that defines an opening of a light receiving portion 1002 that is a photoelectric conversion element is formed earlier than an etching stopper film 1012. Therefore, the area of the etching stopper film 1012 in the horizontal direction with respect to the semiconductor substrate 1001 is defined by the light shielding film 1006, and the light receiving surface of the light receiving unit 1002 may not be sufficiently used. Furthermore, since the area of the opening of the insulating layer 1007 that forms the optical waveguide must be smaller than the area of the etching stopper film 1012, it is difficult to fully utilize the light receiving surface of the light receiving portion 1002. Furthermore, in the configuration as in Patent Document 2, it is difficult to form a structure having a thick etching stopper film 1012 and a high aspect ratio. This is because, as described above, the area of the etching stopper film 1012 is defined by the light shielding film 1006, and the shape design of the etching stopper film 1012 is low.

他に、光導波路を形成した後に、プラズマエッチングによって形成された欠陥をアニール処理によって改善し、暗電流の増加を抑制する手法があるが、完全にその増加を抑制することは困難である。   In addition, there is a method of suppressing an increase in dark current by improving defects formed by plasma etching after forming an optical waveguide by annealing, but it is difficult to completely suppress the increase.

よって、本発明では、光導波路形成時におけるプラズマエッチングによる暗電流の増加を抑制し、かつ、集光効率を向上することができる光導波路を有する撮像装置の製造方法を提供することを目的とする。   Therefore, an object of the present invention is to provide a method for manufacturing an imaging device having an optical waveguide that can suppress an increase in dark current due to plasma etching during the formation of the optical waveguide and can improve light collection efficiency. .

本発明の撮像装置の製造方法は、半導体基板と、前記半導体基板に配された複数の光電変換素子と、前記半導体基板上に配された絶縁層と、前記絶縁層内に前記光電変換素子に対応して配され、前記絶縁層に比べて屈折率の高い高屈折率領域と、前記光電変換素子の開口を規定する第1のパターンと、を含み、前記絶縁層と前記高屈折率領域との界面における反射によって集光する撮像装置の製造方法において、前記光電変換素子上の少なくとも一部に、前記高屈折率領域を形成する第1の工程と、前記第1の工程の後に、前記絶縁層を形成する第2の工程と、前記第2の工程の後に、前記第1のパターンを形成する第3の工程を有することを特徴とする。   An imaging apparatus manufacturing method according to the present invention includes a semiconductor substrate, a plurality of photoelectric conversion elements disposed on the semiconductor substrate, an insulating layer disposed on the semiconductor substrate, and the photoelectric conversion element in the insulating layer. A high-refractive index region having a higher refractive index than the insulating layer, and a first pattern defining an opening of the photoelectric conversion element, the insulating layer, the high-refractive index region, In the method of manufacturing an imaging device that collects light by reflection at the interface, a first step of forming the high refractive index region on at least a part of the photoelectric conversion element, and the insulation after the first step The method includes a second step of forming a layer and a third step of forming the first pattern after the second step.

本発明によれば、光導波路の形成による暗電流の増加を抑制することが可能となる。   According to the present invention, an increase in dark current due to the formation of an optical waveguide can be suppressed.

本発明に係る撮像装置の製造方法は、光電変換素子上に光導波路となる高屈折率領域を形成し、高屈折率領域を埋め込む絶縁層を形成した後に、光電変換素子の開口を規定する導電層を形成する工程を有することを特徴とする。開口を規定するパターンには、一般に配線等の導電層が用いられるが、これに限られたものではなく所望のパターンを有していれば良い。   In the manufacturing method of an imaging device according to the present invention, a high refractive index region that becomes an optical waveguide is formed on a photoelectric conversion element, an insulating layer that embeds the high refractive index region is formed, and then the conductive that defines the opening of the photoelectric conversion element It has the process of forming a layer, It is characterized by the above-mentioned. A conductive layer such as a wiring is generally used as the pattern for defining the opening, but the pattern is not limited to this, and any desired pattern may be used.

ここで、高屈折率領域は、半導体基板上に光電変換素子に対応して形成され、共に光導波路を構成する絶縁層に比べ高い屈折率を有する。具体的には、窒化シリコンや酸窒化シリコンによって形成される。以下、この領域を高屈折率領域と呼ぶ。ここで、この高屈折率領域と特許文献1における高屈折率層は、同一の機能を有する。しかし、本発明における高屈折率層とは、高屈折率領域を形成するための層を示している。また、絶縁層は、それよりも屈折率の低い酸化シリコンによって形成される。   Here, the high refractive index region is formed on the semiconductor substrate corresponding to the photoelectric conversion element, and both have a higher refractive index than the insulating layer constituting the optical waveguide. Specifically, it is formed of silicon nitride or silicon oxynitride. Hereinafter, this region is referred to as a high refractive index region. Here, the high refractive index region and the high refractive index layer in Patent Document 1 have the same function. However, the high refractive index layer in the present invention indicates a layer for forming a high refractive index region. The insulating layer is formed of silicon oxide having a lower refractive index.

このように光電変換素子上の高屈折率領域を先に形成することにより、プラズマエッチングによって光電変換素子の直上に井戸状の掘り込みを形成する必要がない。すなわち、ノイズ信号となる暗電流の増加を抑制し、かつ光導波路による感度の向上が可能となる。もちろん、掘り込みを形成する場合においても、光電変換素子へのプラズマエッチングによるダメージを低減することが可能となる。   Thus, by forming the high refractive index region on the photoelectric conversion element first, it is not necessary to form a well-like dig directly above the photoelectric conversion element by plasma etching. That is, it is possible to suppress an increase in dark current that becomes a noise signal and to improve sensitivity by the optical waveguide. Of course, even when the digging is formed, damage to the photoelectric conversion element due to plasma etching can be reduced.

ここで、この高屈折率領域は、膜厚方向に200nmから2000nmの間がよい。好ましくは、500nm以上の厚さである。このような高屈折率領域によって、その形成後にエッチング工程がある場合、光電変換素子へのダメージを低減することが可能である。以下に、それを説明する。   Here, this high refractive index region is preferably between 200 nm and 2000 nm in the film thickness direction. Preferably, the thickness is 500 nm or more. Such a high refractive index region can reduce damage to the photoelectric conversion element when an etching process is performed after the formation. This will be described below.

図7に撮像装置に井戸状の掘り込みを行った際の、光電変換素子の受光面から井戸状の掘り込み部分の底部までの距離と、暗電流との関係を示す。ここで、撮像装置は、高屈折率領域を形成する前の井戸状の掘り込みを行った後のものを用いている。また、暗電流は、井戸状の掘り込みを行わないものを1として、相対比で示している。   FIG. 7 shows the relationship between the distance from the light receiving surface of the photoelectric conversion element to the bottom of the well-shaped digging portion and the dark current when a well-shaped digging is performed in the imaging apparatus. Here, the imaging device uses a well-shaped digging before forming the high refractive index region. The dark current is shown as a relative ratio, where 1 is a value where no well-like digging is performed.

このグラフから、光電変換素子の受光面からの距離が短いほど暗電流が増大し、500nm以上においては、暗電流が少ないことが分かる。よって、光電変換素子上に形成する高屈折率領域の厚さが、より厚い場合、好ましくは、500nm以上において、プラズマエッチング時のダメージをより低減することが可能である。   From this graph, it can be seen that the dark current increases as the distance from the light receiving surface of the photoelectric conversion element decreases, and that the dark current is small at 500 nm or more. Therefore, when the thickness of the high refractive index region formed on the photoelectric conversion element is thicker, damage at the time of plasma etching can be further reduced preferably at 500 nm or more.

また、この高屈折率領域がエッチングストップ層としての機能を兼ねても良い。ここで、エッチングストップ層とエッチングストッパ膜とは同一の機能を有するものである。   The high refractive index region may also serve as an etching stop layer. Here, the etching stop layer and the etching stopper film have the same function.

ここで、撮像装置に含まれる電界効果型トランジスタには、ドレイン拡散領域近傍での電界集中による暗電流の抑制として、LDD(Lightly Doped Drain)構造が用られる場合がある。このLDD構造では、トランジスタのゲート電極にサイドウォールが形成される。(不図示)
このLDD構造を有する場合、先の高屈折率領域を形成する高屈折率層を用いて、サイドウォールを形成することができる。具体的な工程としては、トランジスタのゲート電極を形成した後、ゲート電極を覆って高屈折率層を形成する。そして、高屈折率層を異方性エッチングし、高屈折率領域とサイドウォールとを同時に形成することができる。また、このような工程で形成することで、工数の削減、およびサイドウォール形成時のエッチングから光電変換素子を保護することが可能となる。もちろん、それぞれのエッチングを別工程で行った場合においても、同一の高屈折率層を用いるため、工数の削減は可能である。
Here, an LDD (Lightly Doped Drain) structure may be used for the field effect transistor included in the imaging device as suppression of dark current due to electric field concentration in the vicinity of the drain diffusion region. In this LDD structure, a sidewall is formed on the gate electrode of the transistor. (Not shown)
In the case of having this LDD structure, the sidewall can be formed using the high refractive index layer that forms the high refractive index region. As a specific process, after forming a gate electrode of a transistor, a high refractive index layer is formed to cover the gate electrode. The high refractive index layer can be anisotropically etched to form the high refractive index region and the sidewall at the same time. In addition, by forming in such a process, it is possible to reduce the man-hours and protect the photoelectric conversion element from etching at the time of forming the sidewall. Of course, even when each etching is performed in a separate process, the same high refractive index layer is used, so that the number of steps can be reduced.

しかし、エッチングダメージからの保護のため、その高屈折率層を厚く形成した場合、エッチングによるサイドウォールの形成ができなくなることがある。また、それを薄くした場合にも、層の厚みが足りず、サイドウォールが形成できなくなることがある。その好ましい厚さとしては、ゲート電極と同等の厚み、例えば、200nmである。図7より、この厚みにおいてもエッチング工程における光電変換素子へのダメージの低減は可能であることが分かる。   However, when the high refractive index layer is formed thick in order to protect it from etching damage, the side wall may not be formed by etching. Even when the thickness is reduced, the thickness of the layer may be insufficient and the sidewall may not be formed. The preferable thickness is the same thickness as the gate electrode, for example, 200 nm. From FIG. 7, it can be seen that even with this thickness, damage to the photoelectric conversion element in the etching process can be reduced.

いずれの構造においても、それぞれの厚さにおける高屈折率領域と絶縁層との界面での反射を利用する光導波路としての機能を有効に活用することが可能となる。   In any structure, it is possible to effectively utilize the function as an optical waveguide that utilizes reflection at the interface between the high refractive index region and the insulating layer at each thickness.

また、導電層よりも先に高屈折率領域を形成することによって、光電変換素子の受光面の有効活用や、図10のような遮光層のパターニング時における光電変換素子へのダメージの低減も可能となる。   In addition, by forming the high refractive index region before the conductive layer, it is possible to effectively utilize the light receiving surface of the photoelectric conversion element and reduce damage to the photoelectric conversion element during patterning of the light shielding layer as shown in FIG. It becomes.

ここで、光電変換素子の開口を規定するパターンは、光の、光電変換素子へ入射する領域の外縁を決めるためのものである。これは素子断面の光学シミュレーション等を行なうことにより、どの層が開口を決めたパターンとなっているかがわかる。   Here, the pattern defining the opening of the photoelectric conversion element is for determining the outer edge of the region of light incident on the photoelectric conversion element. This can be understood by performing optical simulation or the like of the element cross section to determine which layer has a pattern in which the opening is determined.

以下、材料基板である半導体基板を「基板」と表現するが、以下のような、材料基板が処理された場合も含む。例えば、1又は複数の半導体領域等が形成された状態の部材、又は、一連の製造工程を途中にある部材、又は、一連の製造工程を経た部材を基板と呼ぶこともできる。   Hereinafter, a semiconductor substrate that is a material substrate is expressed as a “substrate”, but includes cases where the material substrate is processed as follows. For example, a member in which one or a plurality of semiconductor regions and the like are formed, a member in the middle of a series of manufacturing steps, or a member that has undergone a series of manufacturing steps can be referred to as a substrate.

また、「半導体基板上」とは、画素が形成された半導体基板の主表面上を表す。また、半導体基板の主表面から基板内部への方向を下方向とし、その逆を上方向とする。   Further, “on the semiconductor substrate” represents the main surface of the semiconductor substrate on which the pixels are formed. The direction from the main surface of the semiconductor substrate to the inside of the substrate is the downward direction, and the opposite is the upward direction.

(画素の回路構成)
図13に撮像装置の一種であるCMOS型撮像装置における画素の回路構成の一例を示す。各画素は、1310にて示される。
(Pixel circuit configuration)
FIG. 13 shows an example of a circuit configuration of a pixel in a CMOS type imaging device which is a kind of imaging device. Each pixel is indicated at 1310.

画素1310は、光電変換素子であるフォトダイオード1300、転送トランジスタ1301、リセットトランジスタ1302、増幅トランジスタ1303、選択トランジスタ1304を含み構成される。ここで、電源線はVcc、出力線は1305にて示している。   The pixel 1310 includes a photodiode 1300 which is a photoelectric conversion element, a transfer transistor 1301, a reset transistor 1302, an amplification transistor 1303, and a selection transistor 1304. Here, the power supply line is indicated by Vcc, and the output line is indicated by 1305.

フォトダイオード1300は、そのアノードが接地線に接続され、そのカソードが転送トランジスタ1301のソースに接続されている。また、転送トランジスタのソースがフォトダイオードのカソードを兼ねることも可能である。   The photodiode 1300 has an anode connected to the ground line and a cathode connected to the source of the transfer transistor 1301. In addition, the source of the transfer transistor can also serve as the cathode of the photodiode.

転送トランジスタ1301のドレインが転送領域であるフローティングディフュージョン(以下FD)を構成し、そのゲートが転送信号線に接続されている。更に、リセットトランジスタ1302は、そのドレインが電源線Vccに接続され、そのソースがFDを構成し、そのゲートがリセット信号線に接続されている。   The drain of the transfer transistor 1301 forms a floating diffusion (hereinafter referred to as FD) which is a transfer region, and the gate thereof is connected to the transfer signal line. Further, the reset transistor 1302 has a drain connected to the power supply line Vcc, a source constituting the FD, and a gate connected to the reset signal line.

増幅トランジスタ1303は、そのドレインが電源線Vccに接続され、そのソースが選択トランジスタ1304のドレインに接続され、そのゲートがFDに接続されている。選択トランジスタ1304は、そのドレインが増幅トランジスタ1303のソースに接続され、そのソースが出力線1305に接続され、そのゲートが垂直選択回路(不図示)によって駆動される垂直選択線に接続されている。   The amplification transistor 1303 has a drain connected to the power supply line Vcc, a source connected to the drain of the selection transistor 1304, and a gate connected to the FD. The selection transistor 1304 has its drain connected to the source of the amplification transistor 1303, its source connected to the output line 1305, and its gate connected to a vertical selection line driven by a vertical selection circuit (not shown).

ここで示した回路構成は、本発明の全ての実施例に適用可能であるが、例えば、転送トランジスタがない構成、複数画素でトランジスタを共有するような他の回路構成にも適用可能である。同様に、光電変換素子は、フォトダイオードを始め、フォトトランジスタ等も適用可能である。   The circuit configuration shown here can be applied to all the embodiments of the present invention. However, for example, the circuit configuration can be applied to a configuration without a transfer transistor and other circuit configurations in which a plurality of pixels share a transistor. Similarly, a photodiode, a phototransistor, or the like can be used as the photoelectric conversion element.

以下、図面を用いて本発明の実施例を詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

(第1の実施例)
図1は、先に述べたCMOS型撮像装置の1画素分についての、半導体基板に対して垂直方向の断面模式図である。実際の撮像装置は、この画素が半導体基板に複数形成されている。
(First embodiment)
FIG. 1 is a schematic cross-sectional view in the direction perpendicular to the semiconductor substrate for one pixel of the CMOS type imaging device described above. In an actual imaging device, a plurality of pixels are formed on a semiconductor substrate.

本実施例の撮像装置は、以下のような構成となっている。光電変換素子であるフォトダイオード2を有する半導体基板1上に、第1の高屈折率領域3と第1の絶縁層4とが配されている。この第1の絶縁層上4上に設けられた第1のパターン5とそれを覆う第2の絶縁層6と、さらに上に設けられた第2のパターン7があり、第1の高屈折率領域3の上には、第2の高屈折率領域8が配されている。この高屈折率領域8上に設けられた平坦化層9と、カラーフィルター層10と、平坦化層11と、さらにオンチップマイクロレンズ12とが、この順番に備えられている。   The image pickup apparatus of the present embodiment has the following configuration. A first high refractive index region 3 and a first insulating layer 4 are arranged on a semiconductor substrate 1 having a photodiode 2 that is a photoelectric conversion element. There are a first pattern 5 provided on the first insulating layer 4, a second insulating layer 6 covering the first pattern 5, and a second pattern 7 provided on the first pattern 5. The first high refractive index A second high refractive index region 8 is disposed on the region 3. A planarizing layer 9, a color filter layer 10, a planarizing layer 11, and an on-chip microlens 12 provided on the high refractive index region 8 are provided in this order.

第1の高屈折率領域3は、光を透過する透明な材料で、その周りに存在する第1の絶縁層4に比べて高い屈折率を有しており、具体的には、窒化シリコンが好ましい。   The first high-refractive index region 3 is a transparent material that transmits light, and has a higher refractive index than the first insulating layer 4 present around the first high-refractive index region 3. preferable.

本実施例では、第1の高屈折率領域3のある第1の面よりも光電変換素子2側における第2の面の方が、第1の面よりも面積が大きい構成である。すなわち高屈折率領域は、テーパー形状に形成される。この形状によると、光の洩れを低減することが可能である。また、従来の製造方法によると、この形状に絶縁層をエッチングする工程および光屈折率材料を埋め込む工程が困難であるが、本実施例の製造方法によって容易に形成することが可能となる。もちろん、第1の高屈折率領域3と絶縁層4との界面が光電変換素子2の受光面に対して垂直を成してもよい。   In the present embodiment, the area of the second surface on the photoelectric conversion element 2 side is larger than that of the first surface than the first surface having the first high refractive index region 3. That is, the high refractive index region is formed in a tapered shape. According to this shape, light leakage can be reduced. Further, according to the conventional manufacturing method, the process of etching the insulating layer and the process of embedding the photorefractive index material in this shape are difficult, but can be easily formed by the manufacturing method of this embodiment. Of course, the interface between the first high refractive index region 3 and the insulating layer 4 may be perpendicular to the light receiving surface of the photoelectric conversion element 2.

ここで、高屈折率領域の「面」とは、高屈折率領域の光電変換素子2の受光面に対して水平方向の面をいう。以下の実施例における、いずれの光屈折率領域においても同様である。   Here, the “surface” of the high refractive index region refers to a surface in the horizontal direction with respect to the light receiving surface of the photoelectric conversion element 2 in the high refractive index region. The same applies to any optical refractive index region in the following embodiments.

第1の高屈折率領域3の第2の面の面積が、第1の面の面積よりも大きいテーパー形状を形成する方法としては、ドライエッチング時の諸条件の制御がある。例えば、プラズマエッチング装置で、CF、CHF、CH、CO、O、Arなどのガスを用いて異方性エッチングを行う。その際にガス流量、圧力、温度、パワー、電極間距離などの各種パラメータを制御することによりテーパー形状に加工することが可能となる。 As a method of forming a tapered shape in which the area of the second surface of the first high refractive index region 3 is larger than the area of the first surface, various conditions during dry etching are controlled. For example, anisotropic etching is performed using a gas such as CF 4 , CHF 3 , CH 2 F 2 , CO, O 2 , and Ar in a plasma etching apparatus. At that time, it is possible to process into a tapered shape by controlling various parameters such as gas flow rate, pressure, temperature, power, and distance between electrodes.

また、本発明に係る実施例では、第1の高屈折率領域3はその周りに存在する第1の絶縁層4よりも先に形成される。この具体的な製造方法とその効果については後述する。   Moreover, in the Example which concerns on this invention, the 1st high refractive index area | region 3 is formed ahead of the 1st insulating layer 4 which exists around it. This specific manufacturing method and its effects will be described later.

そして、この第1の絶縁層4は、光電変換素子2と第1の高屈折率領域3を覆う。その第1の絶縁層4は、第1の高屈折率領域3よりも低い屈折率を有する絶縁体が好ましい。具体的には、酸化シリコンまたは酸化シリコンにリン、ホウ素、フッ素等をドープしたもの等が挙げられる。なお、半導体基板1と第1の絶縁層4との間には、例えばゲート絶縁層およびゲート電極が介在されてもよい(不図示)。   The first insulating layer 4 covers the photoelectric conversion element 2 and the first high refractive index region 3. The first insulating layer 4 is preferably an insulator having a refractive index lower than that of the first high refractive index region 3. Specifically, silicon oxide or silicon oxide doped with phosphorus, boron, fluorine, or the like can be given. For example, a gate insulating layer and a gate electrode may be interposed between the semiconductor substrate 1 and the first insulating layer 4 (not shown).

その後、第1の絶縁層4上に形成される第1のパターン5は、例えばアルミニウムや銅など導電性材料により構成される配線層である。   Thereafter, the first pattern 5 formed on the first insulating layer 4 is a wiring layer made of a conductive material such as aluminum or copper.

第2の絶縁層6は、第1の高屈折率領域3よりも低い屈折率を有していればよい。具体的には、酸化シリコン等が挙げられる。   The second insulating layer 6 only needs to have a refractive index lower than that of the first high refractive index region 3. Specifically, a silicon oxide etc. are mentioned.

第2のパターン7は、例えばアルミニウムや銅など導電性材料により構成されており、配線としての機能の他に、光電変換素子2に入射する入射光を遮光するための遮光膜をなしている場合もある。   The second pattern 7 is made of a conductive material such as aluminum or copper, and has a light shielding film for shielding incident light incident on the photoelectric conversion element 2 in addition to a function as a wiring. There is also.

第2の高屈折率領域8は、第2のパターン7の間の光電変換素子2上に、第1の高屈折率領域3と接して設けられる。第2の高屈折率領域8は、光が透過する透明材料からなり、かつ第1の絶縁層4と第2の絶縁層6よりも高い屈折率を有する材料からなる。具体的には、窒化シリコン層が好適である。   The second high refractive index region 8 is provided on the photoelectric conversion element 2 between the second patterns 7 in contact with the first high refractive index region 3. The second high refractive index region 8 is made of a transparent material that transmits light and made of a material having a higher refractive index than the first insulating layer 4 and the second insulating layer 6. Specifically, a silicon nitride layer is preferable.

この第2の高屈折率領域8は、第2のパターン7を覆うパッシベーション層の役割を兼ねてもよい。また、本実施例において、第2の高屈折率領域8は、その第1の面の断面積が第2の面の断面積よりも大きい形状に形成されている。しかし、第2の高屈折率領域8と絶縁層6との界面が光電変換素子2の受光面と垂直をなす形状をしていてもよい。   The second high refractive index region 8 may also serve as a passivation layer that covers the second pattern 7. In the present embodiment, the second high refractive index region 8 is formed in a shape in which the cross-sectional area of the first surface is larger than the cross-sectional area of the second surface. However, the interface between the second high refractive index region 8 and the insulating layer 6 may have a shape perpendicular to the light receiving surface of the photoelectric conversion element 2.

平坦化層9は、第2の高屈折率領域8の上部に必要に応じて設けられる。カラーフィルター層10は、平坦化層9よりも上部に、必要に応じて設けられ、例えばレッド、グリーン、ブルーの3色をベイヤ配列に形成する。さらに、平坦化層11は、カラーフィルター層10よりも上部に必要に応じて設けられる。   The planarizing layer 9 is provided on the second high refractive index region 8 as necessary. The color filter layer 10 is provided above the planarizing layer 9 as necessary, and for example, three colors of red, green, and blue are formed in a Bayer array. Furthermore, the planarization layer 11 is provided above the color filter layer 10 as necessary.

最後に、オンチップマイクロレンズ12は、平坦化層11の上部に設けられ、上記の高屈折率領域に光を有効に取り込む役目を果たす。   Finally, the on-chip microlens 12 is provided on the flattening layer 11 and plays a role of effectively taking light into the high refractive index region.

次に、本実施例の具体的な製造方法について説明する。   Next, a specific manufacturing method of this embodiment will be described.

図2に、第1の高屈折率領域3を形成する製造フローを示す。まず、光電変換素子2を形成した半導体基板1上に、高屈折率材料を層状に形成する。この高屈折率層は、LPCVDを用いた窒化シリコン(屈折率n=2.0)や、プラズマCVDを用いた窒化シリコン(n=2.0)がよい。ここで、第1の高屈折率領域3を形成する前に、ゲート絶縁層およびゲート電極を形成してもよい。   FIG. 2 shows a manufacturing flow for forming the first high refractive index region 3. First, a high refractive index material is formed in layers on the semiconductor substrate 1 on which the photoelectric conversion element 2 is formed. The high refractive index layer is preferably silicon nitride using LPCVD (refractive index n = 2.0) or silicon nitride using plasma CVD (n = 2.0). Here, the gate insulating layer and the gate electrode may be formed before the first high refractive index region 3 is formed.

その後、一般的な半導体加工技術を用いて、所望の領域に第1の高屈折率領域3を形成する。この高屈折率領域3の厚みは、先に述べたように500nm以上が望ましい。また、その厚みの上限は第1のパターン5の底辺と同等であることが好ましい。具体的には、略2000nmである。第1のパターン5の形成が容易となるからである。   Then, the 1st high refractive index area | region 3 is formed in a desired area | region using a general semiconductor processing technique. As described above, the thickness of the high refractive index region 3 is preferably 500 nm or more. Further, the upper limit of the thickness is preferably equal to the bottom side of the first pattern 5. Specifically, it is about 2000 nm. This is because the formation of the first pattern 5 is facilitated.

このように、先に高屈折率領域3を形成することによって、図8に示すような製造方法に比べて、光電変換素子へのダメージの低減が可能となる。また、高屈折率領域8を形成する際のエッチングによるフォトダイオードへのダメージも低減することが可能である。   Thus, by forming the high refractive index region 3 first, damage to the photoelectric conversion element can be reduced as compared with the manufacturing method as shown in FIG. Further, it is possible to reduce damage to the photodiode due to etching when the high refractive index region 8 is formed.

ここで、光電変換素子2の受光面に対向する面、すなわち第1の高屈折率領域3の最下部における面の面積は、光電変換素子2の表面積よりも小さいことが好ましい。これは、光電変換素子2以外への光の漏れこみを低減させるためであり、特に、製造中のずれを考慮した場合には有効である。   Here, the area of the surface facing the light receiving surface of the photoelectric conversion element 2, that is, the lowermost surface of the first high refractive index region 3 is preferably smaller than the surface area of the photoelectric conversion element 2. This is to reduce the leakage of light to other than the photoelectric conversion element 2, and is particularly effective when a shift during manufacture is taken into consideration.

更に、トランジスタのLDD構造を形成する場合には、前述のように、この第1の高屈折率領域3は、ゲート電極と膜厚方向に等しい厚さ、例えば厚さ200nm程度であることが好ましい。このような厚みにすることで、LDD構造のサイドウォールと第1の高屈折率領域3とを同時に形成することが可能となり、光電変換素子2へのダメージの低減に加え、工数の削減が可能となる。もちろん、それぞれのエッチングを別工程で行った場合においても、同一の高屈折率層を用いるため、工数の削減は可能である。また、図7よりこの厚みにおいてもエッチング工程における光電変換素子へのダメージの低減は可能である。   Further, in the case of forming an LDD structure of a transistor, as described above, the first high refractive index region 3 is preferably equal in thickness to the gate electrode in the film thickness direction, for example, about 200 nm in thickness. . With such a thickness, the sidewall of the LDD structure and the first high refractive index region 3 can be formed at the same time. In addition to reducing damage to the photoelectric conversion element 2, it is possible to reduce the number of steps. It becomes. Of course, even when each etching is performed in a separate process, the same high refractive index layer is used, so that the number of steps can be reduced. In addition, as shown in FIG. 7, it is possible to reduce damage to the photoelectric conversion element in the etching process even at this thickness.

また、いずれの構造においても、それぞれの厚さにおける高屈折率領域と絶縁層との界面での反射を利用する光導波路をしての機能を、有効に活用することが可能となる。   In any structure, it is possible to effectively use the function as an optical waveguide that utilizes reflection at the interface between the high refractive index region and the insulating layer at each thickness.

また、光電変換素子上に形成される層のうち、まず第1にエッチングストップ層を形成するような一般的なプロセスの場合には、光導波路と光電変換素子上にエッチングストップ層が残る。そのため、光導波路の機能が損なわれる可能性がある。また、エッチングストップ層の光導波路に対応する部分に更にエッチングを行うことも考えられているが(特許文献1参照)、このエッチング工程により光電変換素子がダメージを受けてしまう。   In the case of a general process in which an etching stop layer is first formed among the layers formed on the photoelectric conversion element, the etching stop layer remains on the optical waveguide and the photoelectric conversion element. Therefore, the function of the optical waveguide may be impaired. Further, it is considered that etching is further performed on a portion of the etching stop layer corresponding to the optical waveguide (see Patent Document 1), but the photoelectric conversion element is damaged by this etching process.

しかし、本実施形態によれば、光電変換素子上に形成される層のうち、光導波路を構成するための高屈折率層を第1に形成している。そのため、光電変換素子へのエッチングダメージを低減しながら、光導波路を構成することが可能となる。   However, according to the present embodiment, among the layers formed on the photoelectric conversion element, the high refractive index layer for constituting the optical waveguide is formed first. Therefore, it becomes possible to configure an optical waveguide while reducing etching damage to the photoelectric conversion element.

そして、図2Cのように、第1の高屈折率領域3を覆って、第1の絶縁層4を成膜する。第1の絶縁層4は酸化シリコンにリン、ホウ素をドープしたBPSG膜が好適である。第1の絶縁層4を形成した後、必要に応じてCMP等の平坦化処理を行う。   Then, as shown in FIG. 2C, the first insulating layer 4 is formed so as to cover the first high refractive index region 3. The first insulating layer 4 is preferably a BPSG film in which silicon oxide is doped with phosphorus and boron. After forming the first insulating layer 4, a planarization process such as CMP is performed as necessary.

図2Cでは、第1の高屈折率領域3の上部を完全に第1の絶縁層4が覆う構成である。それは、絶縁層4が全面に形成されていることによって、CMPを行う場合に平坦性が向上するためである。もちろん、第1の絶縁層4を形成後、CMPなどの平坦化処理を行うことによって高屈折率領域3の上部が剥き出しとなる構成でも構わない。   In FIG. 2C, the first insulating layer 4 completely covers the upper portion of the first high refractive index region 3. This is because the flatness is improved when CMP is performed because the insulating layer 4 is formed on the entire surface. Of course, after the first insulating layer 4 is formed, the upper portion of the high refractive index region 3 may be exposed by performing a planarization process such as CMP.

図3は、第1の高屈折率領域3を形成してから第2の高屈折率領域8を形成するまでの製造フローである。   FIG. 3 is a manufacturing flow from the formation of the first high refractive index region 3 to the formation of the second high refractive index region 8.

絶縁層4を形成した後、第1のパターン5を形成する。第1のパターン5の材料としては、例えばアルミニウムが好適である。また、ダマシンプロセスによって形成される銅パターンであってもよい。以下の実施例においても、同様である。   After forming the insulating layer 4, a first pattern 5 is formed. As the material of the first pattern 5, for example, aluminum is suitable. Further, it may be a copper pattern formed by a damascene process. The same applies to the following embodiments.

本実施形態の工程順によれば、先に第1の高屈折率領域3を形成するので、光導波路を光電変換素子2の受光面の面積を十分に活かして形成することが可能である。高屈折率領域の設計自由度があがるため、高屈折率領域の断面積を光電変換素子の表面積に対して最大限の面積とすることが可能となる。これは画素が微小化し、高屈折率領域のアスペクト比が高くなった場合に、特に有効となる。   According to the process sequence of this embodiment, since the first high refractive index region 3 is formed first, the optical waveguide can be formed by fully utilizing the area of the light receiving surface of the photoelectric conversion element 2. Since the degree of freedom in designing the high refractive index region is increased, the cross-sectional area of the high refractive index region can be maximized with respect to the surface area of the photoelectric conversion element. This is particularly effective when the pixels are miniaturized and the aspect ratio of the high refractive index region is increased.

また、この工程順によれば、図10のような光電変換素子上に形成される遮光膜等のパターニング時におけるエッチングのダメージからも光電変換素子を保護することが可能となる。   Further, according to this order of steps, it is possible to protect the photoelectric conversion element from etching damage when patterning a light shielding film or the like formed on the photoelectric conversion element as shown in FIG.

その後、第2の絶縁層6、第2のパターン7を形成する。その材料は、それぞれ、例えば、絶縁層6はプラズマ酸化シリコン、パターン7はアルミニウムである。   Thereafter, a second insulating layer 6 and a second pattern 7 are formed. For example, the insulating layer 6 is plasma silicon oxide and the pattern 7 is aluminum.

図4は、第2の高屈折率領域8を形成する製造フローである。   FIG. 4 is a manufacturing flow for forming the second high refractive index region 8.

第2のパターン7を形成した後に、フォトレジストを形成しパターニング技術を用いて第2の高屈折率領域8を形成するためのフォトレジストパターン13を形成する。そして、プラズマエッチングにより第2の絶縁層6と第1の絶縁層4のエッチングを行う。   After the second pattern 7 is formed, a photoresist is formed, and a photoresist pattern 13 for forming the second high refractive index region 8 is formed using a patterning technique. Then, the second insulating layer 6 and the first insulating layer 4 are etched by plasma etching.

第2の絶縁層6がプラズマ酸化シリコン、第1の絶縁層4がBPSGの場合、例えばC、Cに代表されるCF系のガスと、O、Arを用いてプラズマエッチングを行う。この際、第1の高屈折率領域3と比べて高い選択比を保てるエッチング条件を選べば、第1の高屈折率領域3の削れ量を少なくすることができる。また、エッチング条件を選べば、図4Bに示すようなテーパー形状にエッチングを行うことも可能であるが、必ずしもテーパー形状である必要はない。 When the second insulating layer 6 is plasma silicon oxide and the first insulating layer 4 is BPSG, plasma is generated using, for example, a CF-based gas typified by C 4 F 8 and C 5 F 8 , O 2 , and Ar. Etching is performed. At this time, if an etching condition that can maintain a higher selection ratio than the first high refractive index region 3 is selected, the amount of abrasion of the first high refractive index region 3 can be reduced. Further, if etching conditions are selected, it is possible to perform etching in a tapered shape as shown in FIG. 4B, but it is not always necessary to have a tapered shape.

その後、高屈折率材料を埋め込むことにより第2の高屈折率領域8を形成する。例えば、高密度プラズマCVDによる窒化シリコンや、スピンコートによる高屈折率材料を埋め込む。   Thereafter, a second high refractive index region 8 is formed by embedding a high refractive index material. For example, silicon nitride by high density plasma CVD or a high refractive index material by spin coating is embedded.

その高屈折率材料を埋め込んだ後、必要に応じて、レジストエッチバックやCMPを用いて上部を平坦に加工してもよい。   After embedding the high refractive index material, the upper portion may be processed flat using resist etch back or CMP as necessary.

ここで、第1の高屈折率領域3と第2の高屈折率領域8は同一屈折率を有する材料からなることがより好ましい。それらの接合部分における、界面での反射を低減することが可能となるためである。しかし、同一でなくてもよい。このような場合にはその界面に、界面での反射を低減するための反射防止膜を配しても良い。   Here, it is more preferable that the first high refractive index region 3 and the second high refractive index region 8 are made of a material having the same refractive index. This is because it becomes possible to reduce reflection at the interface at the joint portion. However, it does not have to be the same. In such a case, an antireflection film for reducing reflection at the interface may be provided at the interface.

また、本実施例においては、エッチングによって井戸状の掘り込みを形成し第2の高屈折率領域8を形成しているが、第1の高屈折率領域3と同様に、先に第2の高屈折率領域8のパターニングをし、形成してもよい。   In this embodiment, a well-shaped dig is formed by etching to form the second high-refractive index region 8. As in the first high-refractive index region 3, the second high-refractive index region 3 is first formed. The high refractive index region 8 may be patterned and formed.

以上、本発明の製造方法によれば、光電変換素子の直上に光導波路を形成する際のプラズマエッチングによるダメージを低減することが可能となる。よって、センサのノイズ成分である暗電流の増加を抑制することが可能となる。   As mentioned above, according to the manufacturing method of this invention, it becomes possible to reduce the damage by the plasma etching at the time of forming an optical waveguide directly on a photoelectric conversion element. Therefore, an increase in dark current that is a noise component of the sensor can be suppressed.

また、光導波路が複数の高屈折率領域はもちろん、1つの領域からなる構成においても、同様の効果が得られる。   The same effect can be obtained even when the optical waveguide is composed of a single region as well as a plurality of high refractive index regions.

(第2の実施例)
第2の実施例の撮像装置を図5に示す。上述した第1の実施例と同一部材には同符号を付して説明を省略する。また同一の製造方法に関する記載も省略する。
(Second embodiment)
An imaging apparatus according to the second embodiment is shown in FIG. The same members as those in the first embodiment described above are denoted by the same reference numerals and description thereof is omitted. Also, the description about the same manufacturing method is omitted.

第2の実施例の撮像装置は、第2のパターン7を形成した後に、第3の絶縁層14を形成し、CMP等の平坦化処理を行う。そして、その後に井戸状の掘り込みを行い、第2の高屈折率領域8を形成したものである。第3の絶縁層14を平坦化処理することにより、第2の高屈折率領域8を形成するためのエッチング工程における露光処理を安定に行うことができる。   In the image pickup apparatus according to the second embodiment, after the second pattern 7 is formed, the third insulating layer 14 is formed, and a planarization process such as CMP is performed. Then, a well-like digging is performed thereafter to form the second high refractive index region 8. By performing the planarization process on the third insulating layer 14, the exposure process in the etching process for forming the second high refractive index region 8 can be stably performed.

本実施例においては、光電変換素子2から最も近傍に存在する第1の高屈折率領域3をまず形成することにより、プラズマエッチングによるダメージに起因するノイズ成分の増加を抑制することが可能となる。それと同時に、絶縁層を平坦化したのちに井戸状の掘り込みを行うことによって、それを精度よく行うことが可能となり、集光効率が向上する。   In the present embodiment, by first forming the first high refractive index region 3 present closest to the photoelectric conversion element 2, it is possible to suppress an increase in noise components due to damage caused by plasma etching. . At the same time, by flattening the insulating layer and then performing a well-like digging, it becomes possible to accurately perform this, and the light collection efficiency is improved.

(第3の実施例)
本実施例の撮像装置を図6に示す。第2の高屈折率領域8に加えて、第3の高屈折率領域16を形成する。更に、14は第3の絶縁層、15は第3の配線層を表す。
(Third embodiment)
FIG. 6 shows an imaging apparatus according to this embodiment. In addition to the second high refractive index region 8, a third high refractive index region 16 is formed. Furthermore, 14 represents a third insulating layer, and 15 represents a third wiring layer.

また、ここで、上述した第1の実施例と同一部材には同符号を付して説明を省略し、また同一の製造方法に関する記載も省略する。   Here, the same members as those in the first embodiment described above are denoted by the same reference numerals, description thereof is omitted, and descriptions relating to the same manufacturing method are also omitted.

多層の配線のために、高アスペクト比の光導波路を形成する場合において、層を増やすことにより、各層でのアスペクト比は小さくなり、高屈折率材料の埋め込みが容易となる。   In the case of forming a high aspect ratio optical waveguide for multi-layer wiring, by increasing the number of layers, the aspect ratio of each layer is reduced, and embedding of a high refractive index material is facilitated.

本実施例においては、第1の実施例と同様に、光電変換素子2から最も近傍に存在する第1の高屈折率領域3を先に形成することにより、プラズマダメージによるノイズ成分の増加を抑制することが可能である。特に、複数の光導波路を形成するため、効果的である。同時に、高屈折率領域を3層にすることで、配線層の多層化による高アスペクト比の光導波路を形成する際にも、良好な埋め込み性を得ることができる。   In this embodiment, as in the first embodiment, the first high refractive index region 3 existing closest to the photoelectric conversion element 2 is formed first, thereby suppressing an increase in noise components due to plasma damage. Is possible. In particular, it is effective because a plurality of optical waveguides are formed. At the same time, by forming the high refractive index region into three layers, good embeddability can be obtained even when a high aspect ratio optical waveguide is formed by multilayering of the wiring layers.

(撮像モジュールへの応用)
図11は、本発明の第1乃至第3の実施例にて説明した撮像装置の製造方法によって製造された撮像装置を、携帯機器に用いられる撮像モジュールへ適用した場合の一例を示す構成図である。
(Application to imaging module)
FIG. 11 is a configuration diagram illustrating an example in which the imaging apparatus manufactured by the imaging apparatus manufacturing method described in the first to third embodiments of the present invention is applied to an imaging module used in a portable device. is there.

セラミック等の基板1107上に撮像装置1100を設置し、封止するカバー部材1104がある。この基板1107は撮像装置1100と電気的な接続がされている。撮像装置1100上には、光を取り込む光学部分1105と光学ローパスフフィルタ1106が設置されている。更に、撮像レンズ1102およびそれを固定する鏡筒部材1101がカバー部材1104を覆い基板1107とよく封しされている。   There is a cover member 1104 for mounting and sealing the imaging device 1100 on a substrate 1107 made of ceramic or the like. The substrate 1107 is electrically connected to the imaging device 1100. On the imaging device 1100, an optical portion 1105 for capturing light and an optical low-pass filter 1106 are installed. Further, the imaging lens 1102 and the lens barrel member 1101 for fixing the imaging lens 1102 cover the cover member 1104 and are well sealed with the substrate 1107.

本応用において、基板1107上には、本発明の撮像装置のみならず、撮像信号処理回路、A/D変換器(アナログ/デジタル変換器)やモジュール制御部が搭載されていてもよい。また、それらが撮像装置と同一半導体基板(図1、1)上に、同一工程によって形成されていてもよい。
(デジタルカメラへの応用)
図12は、本発明の第1乃至第3の実施例にて説明した撮像装置の製造方法によって製造された撮像装置を、撮像システムの一例であるデジタルカメラへ適用した場合のブロック図である。
In this application, not only the imaging device of the present invention but also an imaging signal processing circuit, an A / D converter (analog / digital converter), and a module control unit may be mounted on the substrate 1107. Further, they may be formed in the same process on the same semiconductor substrate (FIGS. 1 and 1) as the imaging device.
(Application to digital cameras)
FIG. 12 is a block diagram when the imaging apparatus manufactured by the imaging apparatus manufacturing method described in the first to third embodiments of the present invention is applied to a digital camera which is an example of an imaging system.

撮像装置である固体撮像素子1204へ光を取り込むための構成として、シャッター1201、撮像レンズ1202、絞り1203がある。シャッター1201は固体撮像素子1204への露出を制御し、入射した光は、撮像レンズ1202によって固体撮像素子1204に結像される。このとき、絞り1203によって光量が制御される。   As a configuration for taking light into a solid-state imaging device 1204 which is an imaging device, there are a shutter 1201, an imaging lens 1202, and a diaphragm 1203. The shutter 1201 controls exposure to the solid-state image sensor 1204, and incident light is imaged on the solid-state image sensor 1204 by the imaging lens 1202. At this time, the amount of light is controlled by the diaphragm 1203.

取り込まれた光に応じて固体撮像素子1204から出力された信号は、撮像信号処理回路1205にて処理され、A/D変換器1206によってアナログ信号からデジタル信号へ変換される。出力されたデジタル信号は、更に信号処理部1207にて演算処理され撮像画像データが生成される。撮像画像データは、ユーザーの動作モードの設定に応じ、デジタルカメラに搭載されたメモリ1210への蓄積や、外部I/F部1213を通してコンピュータやプリンタなどの外部の機器への送信ができる。また、記録媒体制御I/F部1211を通して、デジタルカメラに着脱可能な記録媒体1212に撮像画像データを記録することも可能である。   A signal output from the solid-state imaging device 1204 according to the captured light is processed by the imaging signal processing circuit 1205 and converted from an analog signal to a digital signal by the A / D converter 1206. The output digital signal is further processed by the signal processing unit 1207 to generate captured image data. The captured image data can be stored in the memory 1210 mounted on the digital camera or transmitted to an external device such as a computer or printer through the external I / F unit 1213 according to the setting of the operation mode of the user. The captured image data can also be recorded on a recording medium 1212 that can be attached to and detached from the digital camera through the recording medium control I / F unit 1211.

固体撮像素子1204、撮像信号処理回路1205、A/D変換器1206、信号処理部1207はタイミング発生部1208により制御されるほか、システム全体は全体制御部・演算部1209にて制御される。また、これらのシステムは、固体撮像素子1204と同一の半導体基板(図1、1)上に、同一工程によって形成することも可能である。   The solid-state imaging device 1204, the imaging signal processing circuit 1205, the A / D converter 1206, and the signal processing unit 1207 are controlled by a timing generation unit 1208, and the entire system is controlled by an overall control unit / calculation unit 1209. In addition, these systems can be formed on the same semiconductor substrate (FIGS. 1 and 1) as the solid-state imaging device 1204 by the same process.

以上、各実施例において、CMOS型の撮像装置を例に挙げたが、他の方式の撮像装置にも適応可能である。   As described above, in each of the embodiments, the CMOS type imaging device is described as an example, but the present invention can be applied to other types of imaging devices.

また、光導波路の形状もその形状に限られるものではなく、更に、各実施例においては、複数の高屈折率領域を形成したが、1つの領域であっても、本発明の製造方法によれば、その効果を得られる。   In addition, the shape of the optical waveguide is not limited to that shape. Further, in each example, a plurality of high refractive index regions are formed. The effect can be obtained.

本発明の第1の実施例の撮像装置の断面図である。It is sectional drawing of the imaging device of 1st Example of this invention. 本発明の第1の実施例の製造フローである。It is a manufacturing flow of the 1st example of the present invention. 本発明の第1の実施例の製造フローである。It is a manufacturing flow of the 1st example of the present invention. 本発明の第1の実施例の製造フローである。It is a manufacturing flow of the 1st example of the present invention. 本発明の第2の実施例の撮像装置の断面図である。It is sectional drawing of the imaging device of the 2nd Example of this invention. 本発明の第3の実施例の撮像装置の断面図である。It is sectional drawing of the imaging device of the 3rd Example of this invention. 膜厚と暗電流の関係図である。It is a relationship figure of a film thickness and dark current. 背景技術の撮像装置の断面図である。It is sectional drawing of the imaging device of background art. 背景技術の撮像装置の製造フローである。It is a manufacturing flow of the imaging device of background art. 背景技術の撮像装置の断面図である。It is sectional drawing of the imaging device of background art. 本発明の撮像装置を応用した一例の撮像モジュールの構成図である。It is a block diagram of an example imaging module which applied the imaging device of this invention. 本発明の撮像装置を応用した一例のデジタルカメラの構成を示すブロック図である。It is a block diagram which shows the structure of an example digital camera which applied the imaging device of this invention. 本発明の撮像装置の等価回路の一例である。It is an example of the equivalent circuit of the imaging device of this invention.

符号の説明Explanation of symbols

1 半導体基板
2 フォトダイオード
3 第1の高屈折率領域
4 第1の絶縁層
5 第1のパターン
6 第2の絶縁層
7 第2のパターン
8 第2の高屈折率領域
9 平坦化層
10 カラーフィルター層
11 平坦化層
12 オンチップマイクロレンズ
13 フォトレジスト
14 第3の絶縁層
15 第3のパターン
16 第3の高屈折率領域
DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Photodiode 3 1st high refractive index area | region 4 1st insulating layer 5 1st pattern 6 2nd insulating layer 7 2nd pattern 8 2nd high refractive index area | region 9 Planarizing layer 10 Color Filter layer 11 Planarizing layer 12 On-chip microlens 13 Photoresist 14 Third insulating layer 15 Third pattern 16 Third high refractive index region

Claims (10)

半導体基板と、
前記半導体基板に配された複数の光電変換素子と、
前記半導体基板上に配された絶縁層と、
前記絶縁層内に前記光電変換素子に対応して配され、前記絶縁層に比べて屈折率の高い高屈折率領域と、
前記光電変換素子の開口を規定する第1のパターンと、を含み、
前記絶縁層と前記高屈折率領域との界面における反射によって集光する撮像装置の製造方法において、
前記光電変換素子上の少なくとも一部に、前記高屈折率領域を形成する第1の工程と、
前記第1の工程の後に、前記絶縁層を形成する第2の工程と、
前記第2の工程の後に、前記第1のパターンを形成する第3の工程を有することを特徴とする撮像装置の製造方法。
A semiconductor substrate;
A plurality of photoelectric conversion elements disposed on the semiconductor substrate;
An insulating layer disposed on the semiconductor substrate;
A high refractive index region disposed in the insulating layer corresponding to the photoelectric conversion element and having a higher refractive index than the insulating layer;
A first pattern defining an opening of the photoelectric conversion element,
In the manufacturing method of the imaging device that collects light by reflection at the interface between the insulating layer and the high refractive index region,
A first step of forming the high refractive index region on at least a part of the photoelectric conversion element;
A second step of forming the insulating layer after the first step;
An image pickup apparatus manufacturing method comprising a third step of forming the first pattern after the second step.
前記高屈折率領域は、前記光電変換素子の受光面に水平な方向の第1の面と第2の面を有し、該第1の面の面積に比べ、前記光電変換素子側の第2の面の面積の方が大きく形成されることを特徴とする請求項1記載の撮像装置の製造方法。   The high refractive index region has a first surface and a second surface in a direction horizontal to a light receiving surface of the photoelectric conversion element, and the second surface on the photoelectric conversion element side is larger than an area of the first surface. The method of manufacturing an imaging apparatus according to claim 1, wherein an area of the surface of the imaging device is larger. 前記第3の工程の後に、第2の絶縁層を形成する工程と、
前記第1の高屈折率領域に対応した位置に、前記第2の絶縁層に比べて屈折率の高い第2の高屈折率領域を形成する工程と、
を有することを特徴とする請求項1あるいは2に記載の撮像装置の製造方法。
Forming a second insulating layer after the third step;
Forming a second high refractive index region having a refractive index higher than that of the second insulating layer at a position corresponding to the first high refractive index region;
The method of manufacturing an imaging device according to claim 1, wherein
前記第2の高屈折率領域を形成する工程は、前記第2の絶縁層をエッチングする工程と、該エッチング工程の後に前記第2の絶縁層に比べ屈折率の高い第2の高屈折率層を形成する工程と、を有することを特徴とする請求項3に記載の撮像装置の製造方法。   The step of forming the second high refractive index region includes a step of etching the second insulating layer, and a second high refractive index layer having a higher refractive index than the second insulating layer after the etching step. The method of manufacturing an imaging device according to claim 3, further comprising: 前記第1の高屈折率領域は、膜厚方向に200nm乃至2000nmの厚さであることを特徴とする請求項4に記載の撮像装置の製造方法。   The method of manufacturing an imaging apparatus according to claim 4, wherein the first high refractive index region has a thickness of 200 nm to 2000 nm in a film thickness direction. 前記第1のパターンを形成する工程は、前記第1の絶縁層を前記第1の高屈折率領域まで平坦化する工程を含み、
前記第2の高屈折領域を形成する工程は、前記第1の高屈折率領域上に前記第2の絶縁層よりも屈折率の高い第2の高屈折率層を形成する工程と、
前記第2の高屈折率層をパターニングし、前記第2の高屈折率領域を形成する工程と、を有することを特徴とする請求項3に記載の撮像装置の製造方法。
Forming the first pattern includes planarizing the first insulating layer to the first high refractive index region;
Forming the second high-refractive region includes forming a second high-refractive index layer having a higher refractive index than the second insulating layer on the first high-refractive index region;
The method for manufacturing the imaging device according to claim 3, further comprising: patterning the second high refractive index layer to form the second high refractive index region.
前記半導体基板に配された、前記光電変換素子に対応した複数のトランジスタを有し、前記第1の高屈折率層を用いて、前記トランジスタにLDD構造を形成する工程と、
を有することを特徴とする請求項1乃至6のいずれか1項に記載の撮像装置の製造方法。
Having a plurality of transistors corresponding to the photoelectric conversion elements disposed on the semiconductor substrate, and forming an LDD structure in the transistors using the first high refractive index layer;
The method of manufacturing an imaging device according to claim 1, wherein
前記第1の高屈折率層は、前記LDD構造を有するトランジスタのゲート電極を覆い、前記ゲート電極と膜厚方向に略等しい厚さで形成されることを特徴とする請求項7記載の撮像装置の製造方法。   8. The imaging device according to claim 7, wherein the first high refractive index layer covers a gate electrode of the transistor having the LDD structure, and is formed with a thickness substantially equal to the gate electrode. Manufacturing method. 請求項1乃至8のいずれか1項に記載の撮像装置の製造方法によって製造された撮像装置と、前記撮像装置へ光を結像するレンズ部材と、前記レンズ部材を保持する鏡筒部材と、を有することを特徴とする撮像モジュール。   An imaging device manufactured by the manufacturing method of an imaging device according to any one of claims 1 to 8, a lens member that forms an image of light onto the imaging device, a lens barrel member that holds the lens member, An imaging module comprising: 請求項1乃至8のいずれか1項に記載の撮像装置の製造方法によって製造された撮像装置と、前記撮像装置へ光を結像する光学系と、前記撮像装置からの出力信号を処理する信号処理回路と、を有することを特徴とする撮像システム。   An image pickup apparatus manufactured by the method for manufacturing an image pickup apparatus according to claim 1, an optical system that forms an image of light on the image pickup apparatus, and a signal that processes an output signal from the image pickup apparatus And a processing circuit.
JP2005280108A 2005-09-27 2005-09-27 Manufacturing method of imaging apparatus Active JP5031216B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005280108A JP5031216B2 (en) 2005-09-27 2005-09-27 Manufacturing method of imaging apparatus
PCT/JP2006/319226 WO2007037294A1 (en) 2005-09-27 2006-09-21 Photoelectric conversion device and fabrication method therefor
US12/065,301 US8013409B2 (en) 2005-09-27 2006-09-21 Photoelectric conversion device and fabrication method therefor
US13/190,921 US8546173B2 (en) 2005-09-27 2011-07-26 Photoelectric conversion device and fabrication method therefor
US13/974,379 US8716055B2 (en) 2005-09-27 2013-08-23 Photoelectric conversion device and fabrication method therefor
US14/224,755 US8962372B2 (en) 2005-09-27 2014-03-25 Photoelectric conversion device and fabrication method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005280108A JP5031216B2 (en) 2005-09-27 2005-09-27 Manufacturing method of imaging apparatus

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012055004A Division JP5539426B2 (en) 2012-03-12 2012-03-12 Manufacturing method of imaging apparatus

Publications (3)

Publication Number Publication Date
JP2007095791A true JP2007095791A (en) 2007-04-12
JP2007095791A5 JP2007095791A5 (en) 2008-11-13
JP5031216B2 JP5031216B2 (en) 2012-09-19

Family

ID=37981160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005280108A Active JP5031216B2 (en) 2005-09-27 2005-09-27 Manufacturing method of imaging apparatus

Country Status (1)

Country Link
JP (1) JP5031216B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283070A (en) * 2007-05-11 2008-11-20 Canon Inc Imaging device
JP2009252983A (en) * 2008-04-04 2009-10-29 Canon Inc Imaging sensor, and method of manufacturing imaging sensor
JP2009267252A (en) * 2008-04-28 2009-11-12 Canon Inc Imaging sensor, and imaging device
JP2011139073A (en) * 2009-12-30 2011-07-14 Samsung Electronics Co Ltd Image sensor
JP2012151367A (en) * 2011-01-20 2012-08-09 Canon Inc Image pickup element and image pickup device
JP2014096476A (en) * 2012-11-09 2014-05-22 Sharp Corp Solid-state imaging element, and method of manufacturing the same
JP2016178341A (en) * 2016-06-15 2016-10-06 キヤノン株式会社 Imaging element and imaging device
US9634058B2 (en) 2013-02-25 2017-04-25 Samsung Electronics Co., Ltd. Image sensor and computing system having the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359363A (en) * 2001-05-30 2002-12-13 Sony Corp Solid-state image pickup device and its manufacturing method
JP2003060179A (en) * 2001-08-15 2003-02-28 Sony Corp Solid state imaging device and its manufacturing method
JP2004193500A (en) * 2002-12-13 2004-07-08 Sony Corp Solid-state imaging device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359363A (en) * 2001-05-30 2002-12-13 Sony Corp Solid-state image pickup device and its manufacturing method
JP2003060179A (en) * 2001-08-15 2003-02-28 Sony Corp Solid state imaging device and its manufacturing method
JP2004193500A (en) * 2002-12-13 2004-07-08 Sony Corp Solid-state imaging device and manufacturing method thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283070A (en) * 2007-05-11 2008-11-20 Canon Inc Imaging device
JP2009252983A (en) * 2008-04-04 2009-10-29 Canon Inc Imaging sensor, and method of manufacturing imaging sensor
JP2009267252A (en) * 2008-04-28 2009-11-12 Canon Inc Imaging sensor, and imaging device
JP2011139073A (en) * 2009-12-30 2011-07-14 Samsung Electronics Co Ltd Image sensor
JP2012151367A (en) * 2011-01-20 2012-08-09 Canon Inc Image pickup element and image pickup device
JP2014096476A (en) * 2012-11-09 2014-05-22 Sharp Corp Solid-state imaging element, and method of manufacturing the same
US9634058B2 (en) 2013-02-25 2017-04-25 Samsung Electronics Co., Ltd. Image sensor and computing system having the same
US10096634B2 (en) 2013-02-25 2018-10-09 Samsung Electronics Co., Ltd. Image sensor and computing system having the same
JP2016178341A (en) * 2016-06-15 2016-10-06 キヤノン株式会社 Imaging element and imaging device

Also Published As

Publication number Publication date
JP5031216B2 (en) 2012-09-19

Similar Documents

Publication Publication Date Title
US8546173B2 (en) Photoelectric conversion device and fabrication method therefor
JP4971616B2 (en) Imaging device
KR101358587B1 (en) Solid-state image sensor and imaging system
JP6060851B2 (en) Method for manufacturing solid-state imaging device
JP5031216B2 (en) Manufacturing method of imaging apparatus
US8866205B2 (en) Photoelectric conversion device and image sensing
TWI406404B (en) Solid-state imaging device, method for manufacturing the same and imaging apparatus
US8084287B2 (en) Photoelectric conversion apparatus, producing method therefor, image pickup module and image pickup system
KR100791346B1 (en) Method for fabricating image sensor and image sensor fabricated thereby
JP2007013061A (en) Solid-state imaging apparatus and its manufacturing method
JP2004193500A (en) Solid-state imaging device and manufacturing method thereof
JP2006191000A (en) Photoelectric converter
JP2007173258A (en) Solid-state imaging device, method of manufacturing same, and camera
JP4923689B2 (en) Solid-state imaging device and method for manufacturing solid-state imaging device
JP2011124501A (en) Solid-state imaging apparatus and method of manufacturing the same
JP5224685B2 (en) Photoelectric conversion device, manufacturing method thereof, imaging module, and imaging system
JP2012186396A (en) Solid state image pickup device and manufacturing method of the same
JP2008210975A (en) Solid-state image pickup device and its manufacturing method
JP4549195B2 (en) Solid-state imaging device and manufacturing method thereof
JP5305623B2 (en) Photoelectric conversion device and imaging system using photoelectric conversion device
JP2010118477A (en) Photoelectric conversion device and imaging system
JP5383124B2 (en) Solid-state imaging device and manufacturing method thereof
JP5539426B2 (en) Manufacturing method of imaging apparatus
JP7008054B2 (en) Photoelectric converters and equipment
JP2008283070A (en) Imaging device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080929

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120627

R151 Written notification of patent or utility model registration

Ref document number: 5031216

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3