JP5224685B2 - Photoelectric conversion device, manufacturing method thereof, imaging module, and imaging system - Google Patents

Photoelectric conversion device, manufacturing method thereof, imaging module, and imaging system Download PDF

Info

Publication number
JP5224685B2
JP5224685B2 JP2006341122A JP2006341122A JP5224685B2 JP 5224685 B2 JP5224685 B2 JP 5224685B2 JP 2006341122 A JP2006341122 A JP 2006341122A JP 2006341122 A JP2006341122 A JP 2006341122A JP 5224685 B2 JP5224685 B2 JP 5224685B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
manufacturing
layer
forming
refractive index
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006341122A
Other languages
Japanese (ja)
Other versions
JP2007194606A (en
Inventor
栄 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2006341122A priority Critical patent/JP5224685B2/en
Publication of JP2007194606A publication Critical patent/JP2007194606A/en
Application granted granted Critical
Publication of JP5224685B2 publication Critical patent/JP5224685B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は光電変換装置に関する発明であり、特にその集光部とその製造方法に関する。   The present invention relates to a photoelectric conversion device, and particularly relates to a light condensing unit and a manufacturing method thereof.

デジタルカメラやカムコーダに用いられる光電変換装置において、その小型化及び多画素化によって画素の微細化がなされている。それに伴って、その光電変換素子の受光部の面積が減少し、入射光量が少なくなるため、感度の低下が生じている。   In photoelectric conversion devices used in digital cameras and camcorders, pixels are miniaturized by downsizing and increasing the number of pixels. Along with this, the area of the light receiving portion of the photoelectric conversion element decreases, and the amount of incident light decreases, resulting in a decrease in sensitivity.

この感度の低下を改善するために、光電変換装置の光入射面上にオンチップマイクロレンズを形成し、光を受光部へ集光して、感度の低下の抑制がなされている。更に近年、オンチップマイクロレンズと光電変換素子との間に、光の反射を利用する光導波路を形成する構造が知られている。   In order to improve this decrease in sensitivity, an on-chip microlens is formed on the light incident surface of the photoelectric conversion device, and the light is condensed on the light receiving unit to suppress the decrease in sensitivity. Further, in recent years, a structure is known in which an optical waveguide using light reflection is formed between an on-chip microlens and a photoelectric conversion element.

この様な光電変換装置における光導波路の製造方法は、一般的に、絶縁層に井戸状の掘り込みを行い、その井戸状の掘り込み部分を埋め込む工程を有する。この埋め込み部分に絶縁層に比べて屈折率の高い材料を埋め込み、高屈折率領域を形成する。そして、絶縁層とその高屈折率領域との屈折率差により、それらの界面において光が反射し、光電変換素子へ光を集める光導波路が形成される。   In general, a method for manufacturing an optical waveguide in such a photoelectric conversion device includes a step of digging a well shape in an insulating layer and embedding the well shape digging portion. A material having a higher refractive index than that of the insulating layer is buried in the buried portion to form a high refractive index region. Then, due to the difference in refractive index between the insulating layer and the high refractive index region, light is reflected at the interface between them, and an optical waveguide that collects light to the photoelectric conversion element is formed.

しかし、画素の微細化が進むにつれて、井戸状の掘り込み部分のアスペクト比が高くなり、埋め込み工程において井戸の内部にボイドが生じてしまう場合がある。   However, as the pixels become finer, the aspect ratio of the well-like digging portion becomes higher, and a void may be generated inside the well in the filling step.

このような埋め込み工程における問題を解決する手段として、図7に示すような技術が特許文献1に記載されている。   As a means for solving such a problem in the embedding process, a technique as shown in FIG.

この図7に示す光電変換装置において、11はシリコン基板を、その基板11に配されるフォトダイオードを15にて示している。さらに、隣接するフォトダイオ−ド15間に配されるフィールド絶縁膜を12で示す。それらの上方には、層間絶縁膜21と、その開口部を形成する際のエッチングを停止させるためのエッチングストップ層の働きを有するSiN膜16が配されている。更に、その層間絶縁膜21の開口部には、透明膜を埋め込んだ光導波路部22が配されている。また、ゲート電極17、導電性のプラグ18A及び18B、配線19A及び19Bがそれぞれ配されている。   In the photoelectric conversion device shown in FIG. 7, reference numeral 11 denotes a silicon substrate, and reference numeral 15 denotes a photodiode disposed on the substrate 11. Further, a field insulating film disposed between adjacent photodiodes 15 is indicated by 12. Above them, an interlayer insulating film 21 and an SiN film 16 serving as an etching stop layer for stopping the etching when forming the opening are disposed. Further, an optical waveguide portion 22 in which a transparent film is embedded is disposed in the opening of the interlayer insulating film 21. Further, a gate electrode 17, conductive plugs 18A and 18B, and wirings 19A and 19B are arranged, respectively.

この図7に示す光電変換装置では、層間絶縁膜21に異なる大きさw1及びw2の開口部を形成した後に、透明膜の埋め込みを行っている。その層間絶縁膜21の開口部の大きさは、その光の入射面側に向かって大きくなるように形成されているため、前述の問題となっていた埋め込み性を向上させることが可能となる。   In the photoelectric conversion device shown in FIG. 7, the transparent film is embedded after the openings of different sizes w1 and w2 are formed in the interlayer insulating film 21. Since the size of the opening of the interlayer insulating film 21 is formed so as to increase toward the light incident surface side, it is possible to improve the embedding property that has been a problem described above.

また、集光部として、特許文献2に記載の図8(d)に示すマイクロ集光板がある。図8では、801にて受光素子を、802にてフォトレジスト、803にて高屈折率領域を示している。その集光板の製造方法としては、受光素子801上に、ポリメチルメタクリレートをフォトレジスト802として塗布、パターニングし、熱を加えて図8(c)のような形状に変形させる。高屈折率領域803として、ポリエチレンテレフタレートを塗布し、平坦化を行って、マイクロ集光板を形成する。
特開2003−224249号 特開平06−118208号
Moreover, there exists a micro light-condensing plate shown in FIG. In FIG. 8, a light receiving element is indicated by 801, a photoresist is indicated by 802, and a high refractive index area is indicated by 803. As a manufacturing method of the light collector, polymethyl methacrylate is applied as a photoresist 802 on the light receiving element 801, patterned, and heated to be deformed into a shape as shown in FIG. As the high refractive index region 803, polyethylene terephthalate is applied and planarized to form a micro light collector.
JP 2003-224249 A JP 06-118208 A

しかし、図7の入射光115のように、複数の光導波路22において、層間絶縁膜21の開口幅w2と規定されている下部光導波路部分に入射できない場合があるため、感度が低下する場合が生じる。そのフォトダイオード15に入射しない光は、光導波路22と絶縁膜21の界面を透過して配線19やプラグ18部分に入射し、反射されて、混色やノイズが生じる可能性がある。また、光導波路22ではなく配線19Bの上部に入射するような光は、配線19Bや絶縁膜21にて反射し、混色やノイズを生じる可能性がある。   However, as in the case of the incident light 115 in FIG. 7, in some optical waveguides 22, the sensitivity may be lowered because the optical waveguide 22 may not be incident on the lower optical waveguide portion defined as the opening width w <b> 2 of the interlayer insulating film 21. Arise. The light that does not enter the photodiode 15 passes through the interface between the optical waveguide 22 and the insulating film 21, enters the wiring 19 and the plug 18 portion, and is reflected to cause color mixing and noise. Further, light that enters the upper portion of the wiring 19B instead of the optical waveguide 22 may be reflected by the wiring 19B or the insulating film 21 to cause color mixing or noise.

更に、図8の光電変換装置においてより微細化がなされた場合には、配線層19の配置によって、それら開口幅w1とw2の差が大きくなることが考えられ、より入射する光の量が減少してしまう。   Further, when the photoelectric conversion device of FIG. 8 is further miniaturized, the difference between the opening widths w1 and w2 may be increased depending on the arrangement of the wiring layer 19, and the amount of incident light is further reduced. Resulting in.

また、図8に示すマイクロ集光板では、微細化が進んだ場合において、図8(b)に示すようなフォトレジストパターンのアスペクト比をより高くする必要がある。そのため、形成が困難となってしまう。さらに、特許文献2には、別の製造方法として金属めっきや金型によるマイクロ集光板の製造方法も示されているが、工程が煩雑である。加えて、光電変換装置に用いた場合には、金属汚染によって欠陥が生じ、ノイズが増加する、といった懸念がある。また、光電変換素子等から信号を読み出すための配線等の記載がない。したがって配線層と低屈折率領域、高屈折率領域との配置の関係に関しては更に検討の余地があった。   Further, in the micro light collector shown in FIG. 8, it is necessary to increase the aspect ratio of the photoresist pattern as shown in FIG. Therefore, formation becomes difficult. Furthermore, Patent Document 2 discloses another method for manufacturing a micro light collector using metal plating or a metal mold, but the process is complicated. In addition, when used in a photoelectric conversion device, there is a concern that defects occur due to metal contamination and noise increases. Further, there is no description of wiring or the like for reading a signal from a photoelectric conversion element or the like. Accordingly, there is room for further study regarding the relationship between the wiring layer, the low refractive index region, and the high refractive index region.

そこで、本発明においては、集光効率のよい光導波路を有する撮像装置およびその製造方法を提供することを目的とする。   Accordingly, an object of the present invention is to provide an imaging apparatus having an optical waveguide with good light collection efficiency and a method for manufacturing the same.

そこで、本発明の光電変換装置の製造方法は、複数の光電変換素子が配され、複数の絶縁層と複数の配線層とが上部に設けられた半導体基板を準備する工程と、前記光電変換素子に対応した開口部を前記複数の絶縁層に形成する工程と、前記開口部に前記複数の絶縁層よりも屈折率の高い高屈折率材料を有する光導波路を形成する工程とを含む光電変換装置の製造方法において、前記複数の絶縁層に前記開口部を形成する工程は、前記複数の絶縁層上にフォトレジストを形成する工程と、前記フォトレジストをパターニングしてフォトレジストパターンを形成する工程と、前記フォトレジストパターンをリフロー処理によって変形させる工程と、前記変形したフォトレジストパターンをマスクとして、前記複数の絶縁層の一部を選択的に除去する工程を有し、前記複数の絶縁層の一部を選択的に除去する工程は、前記開口部が、前記光電変換素子の受光面に垂直な方向の断面において、連続した曲線を有し、前記光電変換素子の受光面に平行な断面積が、前記光電変換素子の受光面から離れるに従って、増大し、前記断面積の増大の割合が連続的に大きくなるように、前記複数の絶縁層の一部が除去されるTherefore, a method for manufacturing a photoelectric conversion device according to the present invention includes a step of preparing a semiconductor substrate in which a plurality of photoelectric conversion elements are arranged, and a plurality of insulating layers and a plurality of wiring layers are provided on the top, and the photoelectric conversion elements And a step of forming an optical waveguide having a high refractive index material having a higher refractive index than the plurality of insulating layers in the openings. In the manufacturing method, the step of forming the openings in the plurality of insulating layers includes a step of forming a photoresist on the plurality of insulating layers, and a step of patterning the photoresist to form a photoresist pattern. A step of deforming the photoresist pattern by a reflow process, and selectively removing a part of the plurality of insulating layers using the deformed photoresist pattern as a mask. And the step of selectively removing a part of the plurality of insulating layers has a continuous curve in a cross section in a direction perpendicular to the light receiving surface of the photoelectric conversion element, The cross-sectional area parallel to the light-receiving surface of the photoelectric conversion element increases as the distance from the light-receiving surface of the photoelectric conversion element increases, and the rate of increase in the cross-sectional area continuously increases. Part is removed .

光を効率的に取り込むことが可能となり、感度が向上した撮像装置を提供することが可能となる。   It becomes possible to capture light efficiently and provide an imaging device with improved sensitivity.

本発明にかかる光電変換装置は、半導体基板に配された複数の光電変換素子と、その基板上に層間絶縁層を介在させて配された複数の配線層とを有している。さらに、その層間絶縁層に光電変換素子に対応して配された開口部が配され、その開口部内に層間絶縁層に比べ屈折率が高い高屈折率領域を有している。このような光電変換装置において、その高屈折率領域の光電変換素子の受光面に平行な断面積が、光電変換素子の受光面から高屈折率領域の光の入射面へ向かい増大し、それに伴ってその増大の割合が連続的に大きくなる。   The photoelectric conversion device according to the present invention includes a plurality of photoelectric conversion elements disposed on a semiconductor substrate, and a plurality of wiring layers disposed on the substrate with an interlayer insulating layer interposed therebetween. Further, an opening portion corresponding to the photoelectric conversion element is disposed in the interlayer insulating layer, and the opening portion has a high refractive index region having a higher refractive index than that of the interlayer insulating layer. In such a photoelectric conversion device, the cross-sectional area parallel to the light receiving surface of the photoelectric conversion element in the high refractive index region increases from the light receiving surface of the photoelectric conversion element toward the light incident surface in the high refractive index region. The rate of increase increases continuously.

この様な形状の光導波路によると、その高屈折率領域の光電変換素子の受光面に平行な断面の面積が、高屈折率領域の光の入射面側で最大となるため入射光量を増大させることが可能となる。また、光導波路間に入射する光を低減することが可能となり、混色を抑制することが可能となる。   According to such an optical waveguide, the area of the cross section parallel to the light receiving surface of the photoelectric conversion element in the high refractive index region is maximized on the light incident surface side of the high refractive index region, thereby increasing the amount of incident light. It becomes possible. Moreover, it becomes possible to reduce the light which enters between optical waveguides, and to suppress color mixing.

また、その断面積が連続的に増大し、それに伴ってその増加の割合が大きくなることで、層間絶縁層の光電変換素子の受光面に垂直な断面形状(光導波路の側壁)は、連続した曲線を有する。この様な側壁を有する光導波路の光入射面側においては、図7のような平らな部分がないため、入射光をより光電変換素子の受光面へ反射することが容易になる。また、斜め光が入射する場合においても、より光電変換素子の受光面へ反射することが可能となる。よって、特に斜め光の多い、明るいレンズと呼ばれるF値の低いレンズにおいては感度の低下を抑制することが可能となり、また、画素周辺部で光量の減少に伴う感度の低下も抑制できる。   In addition, the cross-sectional area increases continuously, and the rate of increase increases accordingly, so that the cross-sectional shape perpendicular to the light-receiving surface of the photoelectric conversion element of the interlayer insulating layer (side wall of the optical waveguide) is continuous. Has a curve. Since there is no flat portion as shown in FIG. 7 on the light incident surface side of the optical waveguide having such a side wall, it becomes easier to reflect incident light to the light receiving surface of the photoelectric conversion element. Further, even when oblique light is incident, the light can be further reflected to the light receiving surface of the photoelectric conversion element. Therefore, it is possible to suppress a decrease in sensitivity particularly in a lens having a low F number called a bright lens with a lot of oblique light, and it is also possible to suppress a decrease in sensitivity due to a decrease in the amount of light at the pixel peripheral portion.

また、この形状は層間絶縁層の開口部が光電変換素子側でより小さくなる形状であるため、層間絶縁層の間に形成される配線層の設計の自由度が向上する。その開口部の設計を行う場合には、好ましくは、最も光電変換素子側に配される配線層の設計を反映するとよい。この形状によって、さらに光電変換装置の微細化が進み、配線層の設計が困難になることなく、同時に、入射光に対しては、広い開口を有することが可能となる。ここで、配線層は、配線等の導電層であるが、遮光の機能を備えているパターン層でもよい。   Further, since this shape is such that the opening of the interlayer insulating layer becomes smaller on the photoelectric conversion element side, the degree of freedom in designing the wiring layer formed between the interlayer insulating layers is improved. When designing the opening, it is preferable to reflect the design of the wiring layer arranged closest to the photoelectric conversion element. With this shape, the photoelectric conversion device is further miniaturized, and the wiring layer can be designed without difficulty, and at the same time, it is possible to have a wide opening for incident light. Here, the wiring layer is a conductive layer such as a wiring, but may be a pattern layer having a light shielding function.

また、本発明の製造方法は、複数の光電変換素子が配された半導体基板上に層間絶縁層を介して複数の配線層を形成する工程と、を有する。そして、光電変換素子に対応した開口部を層間絶縁層に形成する工程と、その開口部に層間絶縁層よりも屈折率の高い高屈折率材料を埋め込み、光導波路を形成する工程を有している。さらに、その開口部を形成する工程において、層間絶縁層上にフォトレジストを形成する工程と、開口部の位置にあわせてフォトレジストをパターニングしてフォトレジストパターンを形成する工程とを有する。そして、そのフォトレジストパターンをリフロー処理によって変形させる工程と、変形したフォトレジストパターンをマスクとして層間絶縁層の一部を選択的に除去し、開口部を形成する工程とを有することを特徴としている。   Moreover, the manufacturing method of this invention has the process of forming a some wiring layer through an interlayer insulation layer on the semiconductor substrate with which the some photoelectric conversion element was distribute | arranged. A step of forming an opening corresponding to the photoelectric conversion element in the interlayer insulating layer; and a step of embedding a high refractive index material having a higher refractive index than the interlayer insulating layer in the opening to form an optical waveguide. Yes. Further, the step of forming the opening includes a step of forming a photoresist on the interlayer insulating layer, and a step of patterning the photoresist in accordance with the position of the opening to form a photoresist pattern. And a step of deforming the photoresist pattern by a reflow process, and a step of selectively removing a part of the interlayer insulating layer using the deformed photoresist pattern as a mask to form an opening. .

この方法によれば、特許文献2記載の製造方法に比べ、所望の形状を形成することが容易で、かつ精度よく形成できる。さらに微細化が進み、形状のアスペクト比が大きく成っていく場合においても、エッチング条件などの制御によって、精度よく所望の形状を形成することが可能となる。したがって、上述した高屈折率領域の光電変換素子の受光面に平行な断面の面積が、光電変換素子の受光面から絶縁層の光の入射面へ向かって、連続的に増大するような形状も、精度よく製造することもできる。   According to this method, compared with the manufacturing method described in Patent Document 2, it is easy to form a desired shape and can be formed with high accuracy. Even when the size is further reduced and the aspect ratio of the shape is increased, the desired shape can be accurately formed by controlling the etching conditions. Accordingly, there is a shape in which the area of the cross section parallel to the light receiving surface of the photoelectric conversion element in the high refractive index region described above continuously increases from the light receiving surface of the photoelectric conversion element toward the light incident surface of the insulating layer. It can also be manufactured with high accuracy.

また、ここで、少なくとも光電変換素子の一部上に、層間絶縁層に比べてエッチング選択比の小さい材料からなる層を形成することで、光電変換素子が受けるエッチング工程におけるダメージを低減することが可能となる。   Here, by forming a layer made of a material having a smaller etching selectivity than the interlayer insulating layer over at least a part of the photoelectric conversion element, damage to the etching process that the photoelectric conversion element receives can be reduced. It becomes possible.

ここで、材料基板である半導体基板を「基板」と表現するが、以下のような材料基板が処理された場合も含む。例えば、1または、複数の半導体領域等が形成された状態の部材、または、一連の製造工程を途中にある部材、または、一連の製造工程を経た部材を基板と呼ぶこともできる。   Here, a semiconductor substrate which is a material substrate is expressed as a “substrate”, but includes a case where the following material substrate is processed. For example, a member in which one or a plurality of semiconductor regions and the like are formed, a member in the middle of a series of manufacturing steps, or a member that has undergone a series of manufacturing steps can also be referred to as a substrate.

また、「半導体基板上」とは、半導体基板の画素が形成された主表面上を表す。また、半導体基板の主表面から基板内部への方向を下方向とし、その逆を上方向とする。   Further, “on the semiconductor substrate” represents the main surface on which the pixels of the semiconductor substrate are formed. The direction from the main surface of the semiconductor substrate to the inside of the substrate is the downward direction, and the opposite is the upward direction.

(画素の回路構成)
図11に光電変換装置における画素の回路構成の一例として、MOS型光電変換装置を示す。各画素は、1110にて示される。
(Pixel circuit configuration)
FIG. 11 shows a MOS photoelectric conversion device as an example of a circuit configuration of a pixel in the photoelectric conversion device. Each pixel is indicated at 1110.

画素1110は、光電変換素子であるフォトダイオード1100、転送トランジスタ1101、リセットトランジスタ1102、増幅トランジスタ1103、選択トランジスタ1104を含み構成される。ここで、電源線はVcc、出力線は1105にて示している。   The pixel 1110 includes a photodiode 1100 that is a photoelectric conversion element, a transfer transistor 1101, a reset transistor 1102, an amplification transistor 1103, and a selection transistor 1104. Here, the power supply line is indicated by Vcc and the output line is indicated by 1105.

フォトダイオード1100は、そのアノードが接地線に接続され、そのカソードが転送トランジスタ1101のソースに接続されている。また、転送トランジスタのソースがフォトダイオードのカソードを兼ねることも可能である。   The photodiode 1100 has an anode connected to the ground line and a cathode connected to the source of the transfer transistor 1101. In addition, the source of the transfer transistor can also serve as the cathode of the photodiode.

転送トランジスタ1101のドレインが転送領域であるフローティングディフュージョン(以下FD)を構成し、そのゲートが転送信号線に接続されている。更に、リセットトランジスタ1102は、そのドレインが電源線Vccに接続され、そのソースがFDを構成し、そのゲートがリセット信号線に接続されている。   The drain of the transfer transistor 1101 forms a floating diffusion (hereinafter referred to as FD) which is a transfer region, and the gate thereof is connected to the transfer signal line. Further, the reset transistor 1102 has a drain connected to the power supply line Vcc, a source constituting the FD, and a gate connected to the reset signal line.

増幅トランジスタ1103は、そのドレインが電源線Vccに接続され、そのソースが選択トランジスタ1104のドレインに接続され、そのゲートがFDに接続されている。選択トランジスタ1104は、そのドレインが増幅トランジスタ1103のソースに接続され、そのソースが出力線1105に接続され、そのゲートが垂直選択回路(不図示)によって駆動される垂直選択線に接続されている。   The amplification transistor 1103 has a drain connected to the power supply line Vcc, a source connected to the drain of the selection transistor 1104, and a gate connected to the FD. The selection transistor 1104 has its drain connected to the source of the amplification transistor 1103, its source connected to the output line 1105, and its gate connected to a vertical selection line driven by a vertical selection circuit (not shown).

ここで示した回路構成は、本発明の全ての実施形態に適用可能であるが、例えば、転送トランジスタがない構成や複数画素でトランジスタを共有するような他の回路構成にも適用可能である。また、光電変換素子は、フォトダイオードを始め、フォトトランジスタ等も適用可能である。以下、図面を用いて本発明の実施形態を詳細に説明する。   The circuit configuration shown here can be applied to all the embodiments of the present invention, but can be applied to, for example, a configuration without a transfer transistor or other circuit configurations in which a plurality of pixels share a transistor. As the photoelectric conversion element, a photodiode, a phototransistor, or the like can be used. Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

(第1の実施形態)
図1は、先に述べたMOS型光電変換装置の、半導体基板に垂直方向の断面模式図である。
(First embodiment)
FIG. 1 is a schematic cross-sectional view of the MOS photoelectric conversion device described above in the direction perpendicular to the semiconductor substrate.

図1において、101は半導体基板、102は半導体基板に配された光電変換素子である。103は隣接する2つの光電変換素子102間に配された素子分離領域である。120は開口部を形成する際のエッチングを停止させるためのエッチングストップ層である。エッチングストップ層120は少なくとも光電変換素子上に配されていればよいが、本実施形態においては、半導体基板101上、全面に配されている。104は層間絶縁層である第1の絶縁層である。CMOS型光電変換装置の場合、ゲート電極が半導体基板上に形成されているが、ここでは省略している。   In FIG. 1, 101 is a semiconductor substrate, and 102 is a photoelectric conversion element disposed on the semiconductor substrate. Reference numeral 103 denotes an element isolation region disposed between two adjacent photoelectric conversion elements 102. Reference numeral 120 denotes an etching stop layer for stopping etching when forming the opening. The etching stop layer 120 may be disposed at least on the photoelectric conversion element, but in the present embodiment, the etching stop layer 120 is disposed on the entire surface of the semiconductor substrate 101. Reference numeral 104 denotes a first insulating layer which is an interlayer insulating layer. In the case of a CMOS type photoelectric conversion device, a gate electrode is formed on a semiconductor substrate, but is omitted here.

105は、配線層であり、第1の絶縁層104上に設けられている。106は層間絶縁層である第2の絶縁層であり、第1のパターン層105を覆うように配されている。107は配線層であり第2の絶縁層上に配されている。108は保護層であり、第2の配線層107上に配されている。   A wiring layer 105 is provided on the first insulating layer 104. Reference numeral 106 denotes a second insulating layer which is an interlayer insulating layer, and is arranged so as to cover the first pattern layer 105. A wiring layer 107 is disposed on the second insulating layer. Reference numeral 108 denotes a protective layer, which is disposed on the second wiring layer 107.

更に、光電変換素子102上にある第1及び第2の絶縁層104及び106から成る層間絶縁層の開口部に、それに比べて高い屈折率を有する110の高屈折率領域が設けられる。この高屈折率領域110と層間絶縁層との界面において光が反射する光導波路が形成される。ここで、保護層108に層間絶縁層と同等の屈折率を有する材料を用いた場合においては、保護層108と高屈折率領域110との界面において光を反射する光導波路を形成することが可能となる。   Furthermore, a 110 high refractive index region having a higher refractive index than that is provided in the opening of the interlayer insulating layer made up of the first and second insulating layers 104 and 106 on the photoelectric conversion element 102. An optical waveguide that reflects light is formed at the interface between the high refractive index region 110 and the interlayer insulating layer. Here, when a material having a refractive index equivalent to that of the interlayer insulating layer is used for the protective layer 108, it is possible to form an optical waveguide that reflects light at the interface between the protective layer 108 and the high refractive index region 110. It becomes.

そして、保護層108上には、中間層111が設けられ、更に、カラーフィルタ層112、平坦化層113、マイクロレンズ114がこの順番に設けられている。ここで、この中間層111とは、平坦化層や反射防止膜、遮光膜などである。   An intermediate layer 111 is provided on the protective layer 108, and a color filter layer 112, a planarizing layer 113, and a microlens 114 are provided in this order. Here, the intermediate layer 111 is a planarization layer, an antireflection film, a light shielding film, or the like.

次に、図1に示すMOS型光電変換装置の、半導体基板に平行及び垂直方向の断面模式図をそれぞれ図2(A)および図2(B)に示す。   Next, schematic cross-sectional views of the MOS type photoelectric conversion device shown in FIG. 1 in the direction parallel to and perpendicular to the semiconductor substrate are shown in FIGS. 2A and 2B, respectively.

図2(A)は、MOS型光電変換装置の半導体基板に平行な面の模式的な投影図である。光電変換素子102の領域を点線にて示しており、105にて第1のパターンを、107にて第2のパターンを示している。この第2のパターン107は、その下の層が分かりやすいように、一部省略している部分がある。更に、110にて高屈折率領域を示す。さらに、図2(A)のように、105及び107の間に配線層が配されていてもよい。この配線層は、図2(B)では現れていない。また、図2(A)におけるa‐b線における断面模式図を図2(B)に示した。図1に示したカラーフィルタ層112等は省略している。   FIG. 2A is a schematic projection of a plane parallel to the semiconductor substrate of the MOS photoelectric conversion device. A region of the photoelectric conversion element 102 is indicated by a dotted line, a first pattern is indicated by 105, and a second pattern is indicated by 107. The second pattern 107 has a part omitted so that the layer below it is easy to understand. Further, a high refractive index region is indicated at 110. Further, a wiring layer may be provided between 105 and 107 as shown in FIG. This wiring layer does not appear in FIG. A schematic cross-sectional view taken along the line ab in FIG. 2A is shown in FIG. The color filter layer 112 and the like shown in FIG. 1 are omitted.

この図2(A)に示す高屈折率領域110の光電変換素子の受光面に平行な断面は、光電変換素子102から層間絶縁層の光入射面に向かって連続的に大きくなる形状をとる。この形状によって、入射光量を増加させることが可能となる。   The cross section parallel to the light receiving surface of the photoelectric conversion element in the high refractive index region 110 shown in FIG. 2A has a shape that continuously increases from the photoelectric conversion element 102 toward the light incident surface of the interlayer insulating layer. With this shape, the amount of incident light can be increased.

また、図2(B)に示す層間絶縁層の開口部の光電変換素子102の受光面に垂直な方向の断面、すなわち高屈折率領域110の側壁は、図中に示されるような連続した曲線を有している。図7のような形状に比べて、斜め入射光もより光電変換素子の受光面へ反射することが可能となり、集光効率が向上する。   Further, the cross section in the direction perpendicular to the light receiving surface of the photoelectric conversion element 102 in the opening of the interlayer insulating layer shown in FIG. 2B, that is, the side wall of the high refractive index region 110 is a continuous curve as shown in the figure. have. Compared to the shape as shown in FIG. 7, oblique incident light can be reflected to the light receiving surface of the photoelectric conversion element, and the light collection efficiency is improved.

更に、この様な形状によって、例えば、図1の図面のように、第2の配線層107に比べて第1の配線層105の方が高い配線密度を有する構成を取ることが可能となる。つまり、配線層、特に光電変換素子102側に形成される第1の配線層105の設計において、自由度が向上し、更なる微細化への対応が容易となる。   Further, with such a shape, for example, as shown in FIG. 1, the first wiring layer 105 can have a higher wiring density than the second wiring layer 107. That is, in designing the wiring layer, particularly the first wiring layer 105 formed on the photoelectric conversion element 102 side, the degree of freedom is improved and it is easy to cope with further miniaturization.

次に、本実施形態の光電変換装置の製造方法について、図3から図6を用いて説明する。図3(a)に示す、シリコンウエハ等からなる半導体基板101上に、LOCOS法などにより素子分離領域103を形成する。そして、半導体基板101上に、フォトレジストパターンを形成し、イオン注入及び熱処理を行って、光電変換素子102を形成する。   Next, the manufacturing method of the photoelectric conversion apparatus of this embodiment is demonstrated using FIGS. An element isolation region 103 is formed by a LOCOS method or the like on a semiconductor substrate 101 made of a silicon wafer or the like shown in FIG. Then, a photoresist pattern is formed on the semiconductor substrate 101, ion implantation and heat treatment are performed, and the photoelectric conversion element 102 is formed.

次に、半導体基板101上にCVDなどによりエッチングストップ層120を形成し、さらにSiOまたはそれを主成分とする材料からなる第1の絶縁層104を形成する。ここで、第1の絶縁層104の表面をCMPなどにより平坦化させておくと、次工程におけるパターニング精度を向上させることが可能となる。   Next, an etching stop layer 120 is formed on the semiconductor substrate 101 by CVD or the like, and further, a first insulating layer 104 made of SiO or a material mainly containing it is formed. Here, if the surface of the first insulating layer 104 is planarized by CMP or the like, the patterning accuracy in the next process can be improved.

第1の絶縁層104上に、Al、Mo、W、Ta、Ti、Cu、またはこれらを主成分とする合金より成る金属層をスパッタリングなどにより形成し、パターニングすることによって、第1の配線層105を形成する。   A first wiring layer is formed by forming a metal layer made of Al, Mo, W, Ta, Ti, Cu, or an alloy containing these as a main component on the first insulating layer 104 by sputtering and patterning. 105 is formed.

次に、SiOまたはそれを主成分とする材料からなる第2の絶縁層106を、第1の絶縁層104及び、第1の配線層105の上に形成する。そして、第1の配線層と同様な方法で、第2の絶縁層106上に第2の配線層107を形成する。   Next, a second insulating layer 106 made of SiO or a material containing it as a main component is formed on the first insulating layer 104 and the first wiring layer 105. Then, a second wiring layer 107 is formed on the second insulating layer 106 by a method similar to that for the first wiring layer.

ここで、第1及び第2の配線層105及び107は、光電変換素子102からの電気信号の伝達に用いる配線として機能する他、ある光電変換素子102に入射すべき光が、他の光電変換素子102に入射することを防ぐ遮光部としても機能する。   Here, the first and second wiring layers 105 and 107 function as wirings used for transmission of electrical signals from the photoelectric conversion element 102, and light to be incident on a certain photoelectric conversion element 102 is converted into other photoelectric conversions. It also functions as a light shielding portion that prevents the light from entering the element 102.

次に、図3(b)にて示すように、SiO、SiN、SiON等にて構成される保護層108を形成する。図3(b)、図4(c)、図4(d)において、保護層108は凹凸部を有しているが、第2の配線層の形状を反映している様を強調して図示しているに過ぎなく、保護層108は、平坦となっていてもよい。   Next, as shown in FIG. 3B, a protective layer 108 made of SiO, SiN, SiON or the like is formed. 3 (b), 4 (c), and 4 (d), the protective layer 108 has a concavo-convex portion, but emphasizes that it reflects the shape of the second wiring layer. It is only shown and the protective layer 108 may be flat.

図4(c)に示すように、その保護層108上に、光電変換素子102の直上を開口部とするためのエッチングマスクを形成する。まず、保護層108上に、フォトレジストパターン109を形成する。このフォトレジストパターン109は、図中にて保護層108の凸部の形状と一致しているが、先に述べたように、これは模式的に示したものであり、この形状や配置に限られるものでない。光電変換素子102に対応するように、適宜配置されればよい。その後、そのフォトレジストパターン109が図4(d)に示すような形状になるように熱処理を行う。この熱処理によりリフローすることによって、フォトレジストパターン109は球の一部状や上に凸の丸みを帯びた形状、等の形状を有する。次に、図5(e)に示すように、リフローさせたフォトレジストパターン109をエッチングマスクとして、光電変換素子102に向かってエッチングを進める。そして、エッチングストップ層120にてエッチングを停止させ、本実施形態の層間絶縁層の開口部、すなわち導波路の形状を得る。このエッチング条件は、層間絶縁層と比べエッチングストップ層120のエッチング選択比が小さくなるような条件である。つまり、エッチングストップ層120のエッチング速度は、層間絶縁層である第1及び第2の絶縁層104及び106のエッチング速度に対して、十分低くなっている。   As shown in FIG. 4C, an etching mask for forming an opening directly above the photoelectric conversion element 102 is formed on the protective layer 108. First, a photoresist pattern 109 is formed on the protective layer 108. The photoresist pattern 109 matches the shape of the convex portion of the protective layer 108 in the figure, but as described above, this is schematically shown and is limited to this shape and arrangement. It is not something that can be done. What is necessary is just to arrange | position suitably so as to correspond to the photoelectric conversion element 102. FIG. Thereafter, heat treatment is performed so that the photoresist pattern 109 has a shape as shown in FIG. By reflowing by this heat treatment, the photoresist pattern 109 has a shape such as a part of a sphere or a shape having a convex rounded shape. Next, as shown in FIG. 5E, etching proceeds toward the photoelectric conversion element 102 using the reflowed photoresist pattern 109 as an etching mask. Then, etching is stopped at the etching stop layer 120, and the opening of the interlayer insulating layer of this embodiment, that is, the shape of the waveguide is obtained. This etching condition is such that the etching selection ratio of the etching stop layer 120 is smaller than that of the interlayer insulating layer. That is, the etching rate of the etching stop layer 120 is sufficiently lower than the etching rates of the first and second insulating layers 104 and 106 that are interlayer insulating layers.

この時、形成される層間絶縁層の開口部の形状は、エッチングマスクとして使用するリフローさせたフォトレジストパターン109の形状、エッチング条件、及び層間絶縁層とレジストのエッチング選択比にて制御することが可能である。よって、高アスペクト比の開口部分を制御よくエッチングすることが可能であり、所望の形状を得ることが可能となる。また、最も光電変換素子102に近接した開口部の面積、つまり光導波路の底部の面積は、光電変換素子102の受光部の面積よりも小さいことが望ましい。この構成によって、光導波路によって反射した光の入射効率が向上する。   At this time, the shape of the opening of the formed interlayer insulating layer can be controlled by the shape of the reflowed photoresist pattern 109 used as an etching mask, the etching conditions, and the etching selectivity between the interlayer insulating layer and the resist. Is possible. Therefore, the opening portion having a high aspect ratio can be etched with good control, and a desired shape can be obtained. In addition, the area of the opening closest to the photoelectric conversion element 102, that is, the area of the bottom of the optical waveguide is desirably smaller than the area of the light receiving part of the photoelectric conversion element 102. With this configuration, the incident efficiency of light reflected by the optical waveguide is improved.

次に、フォトレジストパターン109を除去し、層間絶縁層の開口部分に、高屈折率材料をCVDによって埋め込み、高屈折率領域110を形成する。(図5(f)から図6(g)参照)
図6(h)に示すように、プラズマエッチングを用いたエッチバックまたは、CMPによって、高屈折率領域110を平坦化する。平坦化を行うことによって、次の工程の形状を制御することが可能となる。また、ここで、光電変換素子102へのプラズマダメージによって、暗電流や画素欠陥が増大する場合があるため、平坦化にはプラズマによるダメージがないCMPが好ましい。
Next, the photoresist pattern 109 is removed, and a high refractive index material is buried in the opening of the interlayer insulating layer by CVD to form a high refractive index region 110. (See FIG. 5 (f) to FIG. 6 (g))
As shown in FIG. 6H, the high refractive index region 110 is planarized by etch back using plasma etching or CMP. By performing planarization, the shape of the next process can be controlled. Here, since the dark current and the pixel defect may increase due to the plasma damage to the photoelectric conversion element 102, the planarization is preferably performed by the CMP without the plasma damage.

なお、本実施形態においては、平坦化の終点を保護層108としたが、保護層108に達する前、高屈折率領域110の領域内で停止することも可能である。この場合には、図3(b)において示す保護層108の工程を省略し、高屈折率領域110にて保護層を兼ねることも出来る。   In the present embodiment, the end point of planarization is the protective layer 108, but it is also possible to stop within the high refractive index region 110 before reaching the protective layer 108. In this case, the step of the protective layer 108 shown in FIG. 3B can be omitted, and the high refractive index region 110 can also serve as the protective layer.

最後に、図6(i)のように、樹脂等である中間層111、カラーフィルタ層112、平坦化層113を順に形成し、マイクロレンズ114を形成する。   Finally, as shown in FIG. 6I, an intermediate layer 111 made of resin or the like, a color filter layer 112, and a planarization layer 113 are formed in this order to form a microlens 114.

この本実施形態の形状の光導波路は、開口部が広く、集光効率が向上する。また、光導波路間に入射する光が、その保護層108や配線層、カラーフィルタ層112などで反射し隣接画素へ漏れこむことを低減することが可能となる。   The optical waveguide having the shape of this embodiment has a wide opening and improves light collection efficiency. In addition, it is possible to reduce light incident between the optical waveguides from being reflected by the protective layer 108, the wiring layer, the color filter layer 112, and the like and leaking into adjacent pixels.

さらに、この形状は、光電変換素子の受光面に平行な高屈折率領域の断面積が光電変換素子側で小さくなる形状であるため、層間絶縁層内に形成される配線層の設計の自由度が向上する。特に、光電変換素子側に形成される配線層の自由度を向上させることが可能である。よって、光電変換装置の微細化が進み配線層の形成のため光電変換素子側の開口が狭くなった場合においても、入射光に対しては広い開口を有することが可能となり、集光効率が向上する。   Furthermore, since this shape is a shape in which the cross-sectional area of the high refractive index region parallel to the light receiving surface of the photoelectric conversion element is reduced on the photoelectric conversion element side, the degree of freedom in designing the wiring layer formed in the interlayer insulating layer Will improve. In particular, the degree of freedom of the wiring layer formed on the photoelectric conversion element side can be improved. Therefore, even when the photoelectric conversion device is miniaturized and the opening on the photoelectric conversion element side becomes narrow due to the formation of the wiring layer, it is possible to have a wide opening for incident light, and the light collection efficiency is improved. To do.

(第2の実施形態)
図12は、光電変換装置の光電変換素子部分の断面模式図である。第1の実施形態と異なる部分は、保護層の構成である。本実施形態においては、第2の配線層107を覆って第3の絶縁層116が配され、その上部に例えば、SiNを有する保護層117が配されている。第3の絶縁層116は、例えば、SiO層を有し、保護層117は、例えば、SiN層を有する。このとき、高屈折率領域110と第3の絶縁層116との界面の屈折率差が大きいため、第2の配線層107よりも上部での光の反射が増加し、集光効率が向上する。さらに、第3の絶縁層116と高屈折率領域110の上部に保護層117が配される構成によって、保護層117が平らに形成される。また、保護層117が平坦であることによって、保護層117のSiN層によってなされる半導体基板への水素終端効果を均一に得ることが可能となる。
(Second Embodiment)
FIG. 12 is a schematic cross-sectional view of the photoelectric conversion element portion of the photoelectric conversion device. The difference from the first embodiment is the configuration of the protective layer. In the present embodiment, a third insulating layer 116 is disposed so as to cover the second wiring layer 107, and a protective layer 117 having, for example, SiN is disposed thereon. The third insulating layer 116 has, for example, a SiO layer, and the protective layer 117 has, for example, a SiN layer. At this time, since the difference in refractive index at the interface between the high refractive index region 110 and the third insulating layer 116 is large, reflection of light on the upper side of the second wiring layer 107 is increased, and the light collection efficiency is improved. . Furthermore, the protective layer 117 is formed flat by the configuration in which the protective layer 117 is disposed on the third insulating layer 116 and the high refractive index region 110. In addition, since the protective layer 117 is flat, the hydrogen termination effect on the semiconductor substrate formed by the SiN layer of the protective layer 117 can be obtained uniformly.

(撮像モジュールへの応用)
図9は、本発明の第1および第2の実施形態にて説明した光電変換装置を、携帯機器に用いられる撮像モジュールへ適用した場合の一例を示す構成図である。
(Application to imaging module)
FIG. 9 is a configuration diagram illustrating an example when the photoelectric conversion device described in the first and second embodiments of the present invention is applied to an imaging module used in a portable device.

セラミック等の基板907上に光電変換装置900を設置し、封止するカバー部材904がある。この基板907は光電変換装置900と電気的な接続がされている。光電変換装置900上には、光を取り込む光学部分905と光学ローパスフフィルタ906が設置されている。更に、撮像レンズ902及びそれを固定する鏡筒部材901がカバー部材904を覆い基板907とよく封しされている。   There is a cover member 904 for installing and sealing the photoelectric conversion device 900 on a substrate 907 such as ceramic. This substrate 907 is electrically connected to the photoelectric conversion device 900. On the photoelectric conversion device 900, an optical portion 905 for capturing light and an optical low-pass filter 906 are installed. Further, the imaging lens 902 and the lens barrel member 901 that fixes the imaging lens 902 cover the cover member 904 and are well sealed with the substrate 907.

本応用において、基板907上には、本発明の光電変換装置のみならず、撮像信号処理回路、A/D変換器(アナログ/デジタル変換器)やモジュール制御部が搭載されていてもよい。また、それらが光電変換装置と同一半導体基板(図1、101)上に、同一工程によって形成されていてもよい。   In this application, not only the photoelectric conversion device of the present invention but also an imaging signal processing circuit, an A / D converter (analog / digital converter), and a module control unit may be mounted on the substrate 907. Further, they may be formed on the same semiconductor substrate (FIG. 1, 101) as the photoelectric conversion device by the same process.

(撮像システムへの応用)
図10は、本発明の第1および第2の実施形態にて説明した光電変換装置を撮像システムの一例であるデジタルカメラへ適用した場合のブロック図である。撮像システムには、他に、カムコーダなどがある。
(Application to imaging system)
FIG. 10 is a block diagram when the photoelectric conversion device described in the first and second embodiments of the present invention is applied to a digital camera which is an example of an imaging system. Other imaging systems include camcorders.

光電変換装置である固体撮像素子1004へ光を取り込むための構成として、シャッター1001、撮像レンズ1002、絞り1003がある。シャッター1001は固体撮像素子1004への露出を制御し、入射した光は、撮像レンズ1002によって固体撮像素子1004に結像される。このとき、絞り1003によって光量が制御される。   As a configuration for taking light into the solid-state imaging device 1004 which is a photoelectric conversion device, there are a shutter 1001, an imaging lens 1002, and an aperture 1003. The shutter 1001 controls exposure to the solid-state image sensor 1004, and incident light is imaged on the solid-state image sensor 1004 by the imaging lens 1002. At this time, the amount of light is controlled by the diaphragm 1003.

取り込まれた光に応じて固体撮像素子1004から出力された信号は、撮像信号処理回路1005にて処理され、A/D変換器1006によってアナログ信号からデジタル信号へ変換される。出力されたデジタル信号は、更に信号処理部1007にて演算処理され撮像画像データが生成される。撮像画像データは、ユーザーの動作モードの設定に応じ、デジタルカメラに搭載されたメモリ1010への蓄積や、外部I/F部1013を通してコンピュータやプリンターなどの外部の機器への送信ができる。また、記録媒体制御I/F部1011を通して、デジタルカメラに着脱可能な記録媒体1012に撮像画像データを記録することも可能である。   A signal output from the solid-state imaging device 1004 in accordance with the captured light is processed by the imaging signal processing circuit 1005 and converted from an analog signal to a digital signal by the A / D converter 1006. The output digital signal is further processed by the signal processing unit 1007 to generate captured image data. The captured image data can be stored in the memory 1010 mounted on the digital camera or transmitted to an external device such as a computer or a printer through the external I / F unit 1013 according to the setting of the operation mode of the user. The captured image data can also be recorded on a recording medium 1012 that can be attached to and detached from the digital camera through the recording medium control I / F unit 1011.

固体撮像素子1004、撮像信号処理回路1005、A/D変換器1006、信号処理部1007はタイミング発生部1008により制御されるほか、システム全体は全体制御部・演算部1009にて制御される。また、これらのシステムは、固体撮像素子1004と同一の半導体基板(図1、101)上に、同一工程によって形成することも可能である。   The solid-state imaging device 1004, the imaging signal processing circuit 1005, the A / D converter 1006, and the signal processing unit 1007 are controlled by a timing generation unit 1008, and the entire system is controlled by an overall control unit / arithmetic unit 1009. In addition, these systems can be formed on the same semiconductor substrate (FIG. 1, 101) as the solid-state imaging device 1004 by the same process.

以上、光導波路の光の入射面側における幅を広く確保できるため、マイクロレンズに入射した光を効率良く光電変換素子に集光することが可能となる。また、光導波路の光電変換素子側における幅を狭くできるため、パターンの設計自由度が向上する。このことは、より微細化を進める上で有効である。更に、斜め入射光も効率良く光電変換素子に集光できるため、いわゆる明るいレンズと呼ばれるF値の低いレンズでも感度の低下が小さく、また、画素周辺部での光量の減少による感度の低下も抑制できる。   As described above, a wide width on the light incident surface side of the optical waveguide can be secured, so that the light incident on the microlens can be efficiently collected on the photoelectric conversion element. In addition, since the width of the optical waveguide on the photoelectric conversion element side can be reduced, the degree of freedom in pattern design is improved. This is effective for further miniaturization. In addition, since obliquely incident light can be efficiently focused on the photoelectric conversion element, even a lens with a low F value called a so-called bright lens has a small decrease in sensitivity, and a decrease in sensitivity due to a decrease in the amount of light at the periphery of the pixel is also suppressed. it can.

リフローしたフォトレジストをエッチングマスクに用いる製造方法によって、集光効率のよい形状の光導波路を形成することが容易となる。また、その形状をより制御よく形成することが可能となる。   By the manufacturing method using the reflowed photoresist as an etching mask, it becomes easy to form an optical waveguide having a shape with high light collection efficiency. Further, the shape can be formed with better control.

以上のように、本発明によれば、感度が向上した光電変換装置を製造し、提供することが可能となる。また、本発明は、実施例に示した形態に限られず、多くの配線層や絶縁層からなる光電変換装置においても適用可能である。   As described above, according to the present invention, a photoelectric conversion device with improved sensitivity can be manufactured and provided. Further, the present invention is not limited to the embodiment shown in the embodiments, and can be applied to a photoelectric conversion device including a number of wiring layers and insulating layers.

第1の実施形態の光電変換装置の断面図である。It is sectional drawing of the photoelectric conversion apparatus of 1st Embodiment. 第1の実施形態の光電変換装置の上面図(A)及び断面図(B)である。It is the top view (A) and sectional drawing (B) of the photoelectric conversion apparatus of 1st Embodiment. 第1の実施形態の光電変換装置の製造工程である。It is a manufacturing process of the photoelectric conversion apparatus of 1st Embodiment. 第1の実施形態の光電変換装置の製造工程である。It is a manufacturing process of the photoelectric conversion apparatus of 1st Embodiment. 第1の実施形態の光電変換装置の製造工程である。It is a manufacturing process of the photoelectric conversion apparatus of 1st Embodiment. 第1の実施形態の光電変換装置の製造工程である。It is a manufacturing process of the photoelectric conversion apparatus of 1st Embodiment. 光電変換装置の断面図である。It is sectional drawing of a photoelectric conversion apparatus. マイクロ集光板の断面図である。It is sectional drawing of a micro light-condensing plate. 光電変換装置を応用した一例の撮像モジュールの構成図である。It is a block diagram of an imaging module of an example which applied the photoelectric conversion apparatus. 光電変換装置を応用した一例のデジタルカメラの構成を示すブロック図である。It is a block diagram which shows the structure of an example digital camera which applied the photoelectric conversion apparatus. 光電変換装置の等価回路の一例である。It is an example of the equivalent circuit of a photoelectric conversion apparatus. 第2の実施形態の光電変換装置の断面図である。It is sectional drawing of the photoelectric conversion apparatus of 2nd Embodiment.

符号の説明Explanation of symbols

101 半導体基板
102 光電変換素子
103 素子分離領域
104 第1の絶縁層
105 第1の配線層
106 第2の絶縁層
107 第2の配線層
108 保護層
109 フォトレジスト
110 高屈折率領域
111 中間層
112 カラーフィルタ層
113 平坦化層
114 マイクロレンズ
115 入射光
120 エッチングストップ層
DESCRIPTION OF SYMBOLS 101 Semiconductor substrate 102 Photoelectric conversion element 103 Element isolation region 104 1st insulating layer 105 1st wiring layer 106 2nd insulating layer 107 2nd wiring layer 108 Protective layer 109 Photoresist 110 High refractive index area | region 111 Intermediate layer 112 Color filter layer 113 Planarizing layer 114 Micro lens 115 Incident light 120 Etching stop layer

Claims (8)

複数の光電変換素子が配され、複数の絶縁層と複数の配線層とが上部に設けられた半導体基板を準備する工程と、前記光電変換素子に対応した開口部を前記複数の絶縁層に形成する工程と、前記開口部に前記複数の絶縁層よりも屈折率の高い高屈折率材料を有する光導波路を形成する工程とを含む光電変換装置の製造方法において、
前記複数の絶縁層に前記開口部を形成する工程は、前記複数の絶縁層上にフォトレジストを形成する工程と、前記フォトレジストをパターニングしてフォトレジストパターンを形成する工程と、前記フォトレジストパターンをリフロー処理によって変形させる工程と、前記変形したフォトレジストパターンをマスクとして、前記複数の絶縁層の一部を選択的に除去する工程を有し、
前記複数の絶縁層の一部を選択的に除去する工程は、前記開口部が、前記光電変換素子の受光面に垂直な方向の断面において、連続した曲線を有し、前記光電変換素子の受光面に平行な断面積が、前記光電変換素子の受光面から離れるに従って、増大し、前記断面積の増大の割合が連続的に大きくなるように、前記複数の絶縁層の一部が除去されることを特徴とする光電変換装置の製造方法。
Preparing a semiconductor substrate on which a plurality of photoelectric conversion elements are arranged and having a plurality of insulating layers and a plurality of wiring layers provided thereon; and forming openings corresponding to the photoelectric conversion elements in the plurality of insulating layers And a method of manufacturing a photoelectric conversion device including a step of forming an optical waveguide having a high refractive index material having a higher refractive index than the plurality of insulating layers in the opening,
The step of forming the openings in the plurality of insulating layers includes a step of forming a photoresist on the plurality of insulating layers, a step of patterning the photoresist to form a photoresist pattern, and the photoresist pattern. And a step of selectively removing a part of the plurality of insulating layers using the deformed photoresist pattern as a mask.
In the step of selectively removing a part of the plurality of insulating layers, the opening has a continuous curve in a cross section in a direction perpendicular to the light receiving surface of the photoelectric conversion element. A portion of the plurality of insulating layers is removed so that a cross-sectional area parallel to the surface increases as the distance from the light receiving surface of the photoelectric conversion element increases, and the rate of increase in the cross-sectional area continuously increases. A method for manufacturing a photoelectric conversion device.
前記光導波路を形成する工程では、前記開口部に高屈折率材料からなる部材を形成する工程と、前記高屈折率材料からなる部材を平坦化する工程とを有する請求項1記載の光電変換装置の製造方法。   The photoelectric conversion device according to claim 1, wherein the step of forming the optical waveguide includes a step of forming a member made of a high refractive index material in the opening and a step of flattening the member made of the high refractive index material. Manufacturing method. 前記平坦化する工程は、エッチング、またはCMPによって行われる請求項2に記載の光電変換装置の製造方法。   The method for manufacturing a photoelectric conversion device according to claim 2, wherein the flattening step is performed by etching or CMP. 前記複数の配線層のうち最上の配線層を覆う保護層を形成する工程を有し、
前記平坦化する工程の終点は、前記保護層である請求項2または3に記載の光電変換装置の製造方法。
Forming a protective layer covering the uppermost wiring layer of the plurality of wiring layers;
The method for manufacturing a photoelectric conversion device according to claim 2, wherein an end point of the flattening step is the protective layer.
前記複数の配線層のうち最上の配線層を覆う保護層を形成する工程を有し、
前記平坦化する工程の終点は、前記保護層に達する前の前記高屈折率材料からなる部材内である請求項2または3に記載の光電変換装置の製造方法。
Forming a protective layer covering the uppermost wiring layer of the plurality of wiring layers;
The method for manufacturing a photoelectric conversion device according to claim 2 or 3, wherein an end point of the flattening step is in a member made of the high refractive index material before reaching the protective layer.
前記複数の配線層のうち最上の配線層を覆う保護層を形成する工程を有する請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of forming a protective layer that covers an uppermost wiring layer among the plurality of wiring layers. 5. 前記保護層は窒化シリコンからなる請求項4乃至6のいずれか1項に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 4, wherein the protective layer is made of silicon nitride. 前記半導体基板を準備する工程において、前記複数の光電変換素子の上にエッチングストップ層を形成する工程を有し、
前記複数の絶縁層の一部を選択的に除去する工程では、前記エッチングストップ層まで前記絶縁層の一部をエッチングする請求項1乃至7のいずれか1項に記載の半導体装置の製造方法。
In the step of preparing the semiconductor substrate, the method includes a step of forming an etching stop layer on the plurality of photoelectric conversion elements,
The method for manufacturing a semiconductor device according to claim 1, wherein in the step of selectively removing a part of the plurality of insulating layers, a part of the insulating layer is etched up to the etching stop layer.
JP2006341122A 2005-12-19 2006-12-19 Photoelectric conversion device, manufacturing method thereof, imaging module, and imaging system Expired - Fee Related JP5224685B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006341122A JP5224685B2 (en) 2005-12-19 2006-12-19 Photoelectric conversion device, manufacturing method thereof, imaging module, and imaging system

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005365006 2005-12-19
JP2005365006 2005-12-19
JP2006341122A JP5224685B2 (en) 2005-12-19 2006-12-19 Photoelectric conversion device, manufacturing method thereof, imaging module, and imaging system

Publications (2)

Publication Number Publication Date
JP2007194606A JP2007194606A (en) 2007-08-02
JP5224685B2 true JP5224685B2 (en) 2013-07-03

Family

ID=38450012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006341122A Expired - Fee Related JP5224685B2 (en) 2005-12-19 2006-12-19 Photoelectric conversion device, manufacturing method thereof, imaging module, and imaging system

Country Status (1)

Country Link
JP (1) JP5224685B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5342821B2 (en) 2008-07-16 2013-11-13 パナソニック株式会社 Solid-state image sensor
JP6039530B2 (en) * 2011-02-09 2016-12-07 キヤノン株式会社 Photoelectric conversion device and imaging system using the same
KR101860493B1 (en) * 2011-10-20 2018-05-24 삼성디스플레이 주식회사 Method of forming fine pattern mask and method of forming fine pattenr using the same
JP6703387B2 (en) * 2015-10-02 2020-06-03 エルジー ディスプレイ カンパニー リミテッド Mobile display with thin film photosensor, 2D array sensor and fingerprint sensor
JP6465839B2 (en) 2016-07-06 2019-02-06 キヤノン株式会社 Photoelectric conversion device, imaging system, moving body, and method of manufacturing photoelectric conversion device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2869280B2 (en) * 1993-01-27 1999-03-10 シャープ株式会社 Solid-state imaging device and method of manufacturing the same
JP3867312B2 (en) * 1995-12-13 2007-01-10 ソニー株式会社 Ion implantation method
JP2001044409A (en) * 1999-08-03 2001-02-16 Sony Corp Manufacture of solid-state image pickup element
JP2003133536A (en) * 2001-10-24 2003-05-09 Fuji Film Microdevices Co Ltd Solid-stage imaging device
JP4033669B2 (en) * 2001-12-04 2008-01-16 シャープ株式会社 The camera module
JP4027115B2 (en) * 2002-02-21 2007-12-26 キヤノン株式会社 Imaging device and imaging apparatus
JP4018456B2 (en) * 2002-06-03 2007-12-05 富士フイルム株式会社 Imaging device
JP4120543B2 (en) * 2002-12-25 2008-07-16 ソニー株式会社 Solid-state imaging device and manufacturing method thereof
JP2005005573A (en) * 2003-06-13 2005-01-06 Fujitsu Ltd Image pickup device
JP2005228821A (en) * 2004-02-10 2005-08-25 Matsushita Electric Ind Co Ltd Semiconductor device, imaging device and their manufacturing method

Also Published As

Publication number Publication date
JP2007194606A (en) 2007-08-02

Similar Documents

Publication Publication Date Title
US8084287B2 (en) Photoelectric conversion apparatus, producing method therefor, image pickup module and image pickup system
JP4944399B2 (en) Solid-state imaging device
JP4383959B2 (en) Photoelectric conversion device and manufacturing method thereof
KR101358587B1 (en) Solid-state image sensor and imaging system
US8013409B2 (en) Photoelectric conversion device and fabrication method therefor
US8866205B2 (en) Photoelectric conversion device and image sensing
JP4971616B2 (en) Imaging device
US20160013233A1 (en) Solid-state imaging device, method for manufacturing same, and electronic device
JP2011096732A (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
JP2015035555A (en) Solid imaging device, manufacturing method thereof, and electronic equipment
JP5031216B2 (en) Manufacturing method of imaging apparatus
JP2006120845A (en) Photoelectric converter and its manufacturing method
JP2006261247A (en) Solid state imaging device and its fabrication process
JP5224685B2 (en) Photoelectric conversion device, manufacturing method thereof, imaging module, and imaging system
JP2012186396A (en) Solid state image pickup device and manufacturing method of the same
JP4549195B2 (en) Solid-state imaging device and manufacturing method thereof
JP2007305683A (en) Solid state image sensing element and method for manufacturing the same
JP2010062437A (en) Solid-state imaging device and manufacturing method thereof
JP5225233B2 (en) Photoelectric conversion device
JP2003249634A (en) Solid imaging device and manufacturing method thereof
JP5539426B2 (en) Manufacturing method of imaging apparatus
JP7008054B2 (en) Photoelectric converters and equipment
JP5425138B2 (en) Method for manufacturing solid-state imaging device
JP2011049203A (en) Method of manufacturing solid-state imaging element
JP2016004826A (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091210

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130312

R151 Written notification of patent or utility model registration

Ref document number: 5224685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees