JP2007095637A - 表示装置の製造装置及び表示装置の製造方法 - Google Patents

Abstract

【課題】蒸着対象となる基板とメタルマスクとの位置ずれを抑制することが可能な表示装置の製造装置及び表示装置の製造方法を提供することを目的とする。
【解決手段】 表示素子を画素毎に備えた表示装置の製造装置であって、有機活性層を構成する第１機能層を蒸着する第１チャンバ２１０と、各画素に対応した開口部を有するメタルマスク２２２を備え第１機能層上における画素毎にメタルマスク２２２を介して第２機能層を蒸着する第２チャンバ２２０と、第１チャンバ２１０と第２チャンバ２２０とを接続し第１機能層を蒸着済みの処理基板ＳＵＢを第２チャンバ２２０に搬送する搬送チャンバ２３０と、搬送チャンバ２３０内の処理基板ＳＵＢを所定温度に保温する保温機構２４０と、を備えたことを特徴とする。
【選択図】 図３

Description

この発明は、表示装置の製造装置及び表示装置の製造方法に係り、特に、画素毎に配置される自発光性素子の発光層を形成する表示装置の製造装置及び表示装置の製造方法に関する。

に関する。

近年、平面表示装置として、有機エレクトロルミネッセンス（ＥＬ）表示装置が注目されている。この有機ＥＬ表示装置は、自発光性素子であることから、視野角が広く、バックライトを必要とせず薄型化が可能であり、消費電力が抑えられ、且つ応答速度が速いといった特徴を有している。

これらの特徴から、有機ＥＬ表示装置は、液晶表示装置に代わる、次世代平面表示装置の有力候補として注目を集めている。このような有機ＥＬ表示装置は、第１電極（陽極）と第２電極（陰極）との間に発光機能を有する有機化合物を含む有機活性層を保持した有機ＥＬ素子をマトリックス状に配置することにより構成されたアレイ基板を備えている。このような構成において、例えば、第１電極（陽極）は、画素毎に配置されている。また、第２電極は、複数の画素に共通に配置されている。

このような有機ＥＬ素子の製造工程において、低分子系の有機化合物からなる有機活性層を形成する工程においては、蒸着源から飛散した材料源を蒸着する蒸着法を適用可能である。有機活性層は、発光層以外に必要に応じてホール注入層、ホール輸送層、ブロッキング層、電子輸送層、電子注入層、バッファ層などの機能層を含んで構成されることがある。有機活性層を構成する機能層のうち、少なくとも発光層は、高い精度で画素毎に形成することが要求されている（例えば、特許文献１参照）。
特開２００４−１７１８６２号公報

有機ＥＬ素子の製造工程において、特に、発光層を蒸着する工程では、メタルマスクの開口部と画素とを数μｍオーダで厳密に位置合せする必要がある。しかしながら、あるタイミングで発光層蒸着用のチャンバに搬入された基板の温度と、別のタイミングで同一チャンバに搬入された基板の温度とは常に一定とは限らない。すなわち、先の工程のチャンバを搬出されてから発光層蒸着用のチャンバに搬入されるまでの基板の搬送時間の差が基板間での温度差を形成することがある。つまり、搬送時間が比較的短い基板の温度は先の工程での処理温度に近く（比較的高温状態に保持されている）、一方で、搬送時間が比較的長い基板の温度は搬送経路中の雰囲気などの影響により先の工程での処理温度より低い温度（比較的低温状態）となりやすい。

このような基板温度の差は、基板の熱膨張量の差を生じさせる。このため、所定温度の（熱膨張を考慮した）基板における各画素のレイアウトに対応して設計したメタルマスクと基板とを位置合せしようとすると、メタルマスクの開口部と画素とが数十μｍずれてしまい、発光層を所定画素に形成することが困難となる場合がある。

この発明は、上述した問題点に鑑みなされたものであって、その目的は、蒸着対象となる基板とメタルマスクとの位置ずれを抑制することが可能な表示装置の製造装置及び表示装置の製造方法を提供することにある。

この発明の第１の態様による表示装置の製造装置は、
基板上に第１電極、前記第１電極上に配置され発光層を含む複数の機能層を積層した活性層と、前記活性層上に配置された第２電極とで構成された表示素子を画素毎に備えた表示装置の製造装置であって、
活性層を構成する第１機能層を蒸着する第１チャンバと、
各画素に対応した開口部を有するメタルマスクを備え、前記第１機能層上における画素毎に前記メタルマスクを介して第２機能層を蒸着する第２チャンバと、
前記第１チャンバと前記第２チャンバとを接続し、前記第１機能層を蒸着済みの処理基板を前記第２チャンバに搬送する搬送チャンバと、
前記搬送チャンバ内の処理基板を所定温度に保温する保温機構と、
を備えたことを特徴とする。

この発明の第２の態様による表示装置の製造方法は、
基板上に第１電極、前記第１電極上に配置され発光層を含む複数の機能層を積層した活性層と、前記活性層上に配置された第２電極とで構成された表示素子を画素毎に備えた表示装置の製造方法であって、
第１チャンバにおいて活性層を構成する第１機能層を蒸着する工程と、
前記第１チャンバから搬出され、前記第１機能層を蒸着済みの処理基板を第２チャンバに搬送する工程と、
前記第２チャンバにおいて各画素に対応した開口部を有するメタルマスクと処理基板とを位置合せする工程と、
位置合せしたメタルマスクを介して前記第１機能層上における画素毎に第２機能層を蒸着する工程と、を備え、
処理基板を前記第２チャンバに搬送する工程では、処理基板を所定温度に保温することを特徴とする。

この発明によれば、蒸着対象となる基板とメタルマスクとの位置ずれを抑制することが可能な表示装置の製造装置及び表示装置の製造方法を提供することができる。

以下、この発明の一実施の形態に係る表示装置の製造方法及び表示装置の製造装置について図面を参照して説明する。なお、この実施の形態では、表示装置として、自己発光型表示装置、例えば有機ＥＬ（エレクトロルミネッセンス）表示装置を例にして説明する。

図１に示すように、有機ＥＬ表示装置１は、画像を表示する表示エリア１０２を有するアレイ基板１００を備えている。表示エリア１０２は、マトリクス状に配置された複数種類の画素ＰＸ（Ｒ、Ｇ、Ｂ）によって構成されている。

また、アレイ基板１００は、画素ＰＸの行方向（すなわち図１のＹ方向）に沿って配置された複数の走査線Ｙｍ（ｍ＝１、２、…）と、走査線Ｙｍと略直交する列方向（すなわち図１のＸ方向）に沿って配置された複数の信号線Ｘｎ（ｎ＝１、２、…）と、有機ＥＬ素子４０の第１電極６０側に電源を供給するための電源供給線Ｐと、を備えている。

さらに、アレイ基板１００は、表示エリア１０２の外周に沿った周辺エリア１０４に、走査線Ｙｍのそれぞれに走査信号を供給する走査線駆動回路１０７と、信号線Ｘｎのそれぞれに映像信号を供給する信号線駆動回路１０８と、を備えている。すべての走査線Ｙｍは、走査線駆動回路１０７に接続されている。また、すべての信号線Ｘｎは、信号線駆動回路１０８に接続されている。

各画素ＰＸ（Ｒ、Ｇ、Ｂ）は、画素回路及び画素回路によって駆動制御される表示素子を備えている。画素回路は、オン画素とオフ画素とを電気的に分離しかつオン画素への映像信号を保持する機能を有する画素スイッチ１０と、画素スイッチ１０を介して供給される映像信号に基づき表示素子へ所望の駆動電流を供給する駆動トランジスタ２０と、駆動トランジスタ２０のゲート−ソース間電位を所定期間保持する蓄積容量素子３０とを有している。これら画素スイッチ１０及び駆動トランジスタ２０は、例えば薄膜トランジスタにより構成され、ここでは、半導体層にポリシリコンを用いている。

表示素子は、自発光素子である有機ＥＬ素子４０（Ｒ、Ｇ、Ｂ）によって構成されている。すなわち、赤色画素ＰＸＲは、主に赤色波長に対応した光を出射する有機ＥＬ素子４０Ｒを備えている。緑色画素ＰＸＧは、主に緑色波長に対応した光を出射する有機ＥＬ素子４０Ｇを備えている。青色画素ＰＸＢは、主に青色波長に対応した光を出射する有機ＥＬ素子４０Ｂを備えている。

各種有機ＥＬ素子４０（Ｒ、Ｇ、Ｂ）の構成は、基本的に同一である。すなわち、図２に示すように、アレイ基板１００は、配線基板１２０の主面側に配置された複数の有機ＥＬ素子４０を備えている。なお、配線基板１２０は、ガラス基板やプラスチックシートなどの絶縁性支持基板上に、画素スイッチ１０、駆動トランジスタ２０、蓄積容量素子３０、走査線駆動回路１０７、信号線駆動回路１０８、各種配線（走査線、信号線、電源供給線等）などを備えて構成されたものとする。

有機ＥＬ素子４０は、マトリクス状に配置され画素ＰＸ毎に独立島状に配置された第１電極６０と、第１電極６０に対向して配置され全画素ＰＸに共通に配置された第２電極６６と、これら第１電極６０と第２電極６６との間に保持された光活性層として機能する有機活性層６４と、によって構成されている。

有機ＥＬ素子４０を構成する第１電極６０は、配線基板１２０表面の絶縁膜上に配置され、陽極として機能する。配線基板１２０側から光を取り出す下面発光方式を採用した構成では、この第１電極６０は、例えば、ＩＴＯ（錫ドープ酸化インジウム）、ＩＺＯ（亜鉛ドープ酸化インジウム）、ＺｎＯ（酸化亜鉛）、ＳｎＯ_２（酸化錫）、Ｉｎ_２Ｏ_３（酸化インジウム）などの光透過性を有する導電材料によって形成され、特にＩＴＯ、ＩＺＯを用いて形成することが好ましい。

有機活性層６４は、少なくとも発光層６４Ａを含んでいる。この有機活性層６４は、発光層６４Ａ以外の複数の機能層を含むことができ、例えば、ホール注入層、ホール輸送層、ブロッキング層、電子輸送層、電子注入層、バッファ層などの機能層を含むことができる。この有機活性層６４は、複数の機能層を複合した単層で構成されても良いし、各機能層を積層した多層構造であっても良い。有機活性層６４においては、発光層６４Ａが有機系材料であればよく、発光層６４Ａ以外の層は無機系材料でも有機系材料でも構わない。有機活性層６４において、発光層６４Ａ以外は共通層であり、図２に示した例では、第１電極６０側に配置されたホール側共通層６４Ｈは、ホール注入層及びホール輸送層を含み、また、第２電極６６側に配置された電子側共通層６４Ｅは、ブロッキング層及び電子輸送層を含み、発光層６４Ａは、これらのホール側共通層６４Ｈと電子側共通層６４Ｅとの間に配置されている。発光層６４Ａは、赤、緑、または青に発光する発光機能を有した有機化合物によって形成される。

第２電極６６は、各色画素の有機活性層６４上に共通に配置される。この第２電極６６は、電子注入機能を有する金属材料によって形成され、陰極として機能する。下面発光方式を採用した構成では、この第２電極６６は、光反射性を有する導電材料を用いて形成され、例えば、カリウム（Ｋ）、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、マグネシウム（Ｍｇ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、アルミニウム（Ａｌ）、銀（Ａｇ）、インジウム（Ｉｎ）、錫（Ｓｎ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）等の金属元素単体、または安定性を向上させるためにそれらを含む２成分あるいは３成分の合金系を用いて形成することが好ましい。合金系材料としては、例えばＡｇ・Ｍｇ（Ａｇ：１〜２０ａｔ％）、Ａｌ・Ｌｉ（Ｌｉ：０．３〜１４ａｔ％）、Ｉｎ・Ｍｇ（Ｍｇ：５０〜８０ａｔ％）、Ａｌ・Ｃａ（Ｃａ：５〜２０ａｔ％）等が好ましい。

また、アレイ基板１００は、表示エリア１０２において、少なくとも隣接する色毎に画素ＰＸ（Ｒ、Ｇ、Ｂ）間を分離する隔壁７０を備えている。隔壁７０は、例えば各第１電極６０の縁に沿って格子状またはストライプ状に配置され、第１電極６０を露出する隔壁７０の開口形状が矩形となるよう形成されている。この隔壁７０は、例えば樹脂材料によって形成される。

この実施の形態においては、有機ＥＬ素子４０を構成する有機活性層６４は、低分子系材料を用いて蒸着法により形成される。ここで、有機活性層６４を形成するための製造装置すなわち蒸着装置について説明する。

図３に示すように、蒸着装置２００は、有機活性層６４を構成する第１機能層を蒸着する第１チャンバ２１０と、第１機能層上における画素毎に第２機能層を蒸着する第２チャンバ２２０と、第１チャンバ２１０と第２チャンバ２２０とを接続し第１機能層を蒸着済みの処理基板ＳＵＢを第２チャンバ２２０に搬送する搬送チャンバ２３０と、搬送チャンバ２３０内の処理基板ＳＵＢを所定温度に保温する保温機構２４０と、を備えている。

第１チャンバ２１０は、第１機能層例えばホール輸送層を形成するための薄膜材料を放射する蒸着源２１１と、所定パターンを有するメタルマスク２１２と、を備えている。蒸着対象である処理基板（例えば第１電極６０を形成済みの配線基板１２０）ＳＵＢは、メタルマスク２１２と対向するように配置される。第１チャンバ２１０において適用されるメタルマスク２１２は、例えば全画素（あるいは複数画素）に共通の開口部からなる所定パターンを有している。蒸着源２１１から放射された薄膜材料は、メタルマスク２１２を介して処理基板ＳＵＢの少なくとも表示エリア１０２を含む領域全面に蒸着される。

第２チャンバ２２０は、第２機能層例えば発光層６４Ａを形成するための薄膜材料を放射する蒸着源２２１と、所定パターンを有するメタルマスク２２２と、を備えている。蒸着対象である処理基板（第１機能層を形成済みの配線基板１２０）ＳＵＢは、メタルマスク２２２と対向するように配置される。第２チャンバ２２０において適用されるメタルマスク２２２は、各画素に対応した開口部からなる所定パターンを有している。蒸着源２２１から放射された薄膜材料は、メタルマスク２２２を介して処理基板ＳＵＢの画素毎に蒸着される。

搬送チャンバ２３０は、第１チャンバ２１０の搬出口２１４と第２チャンバ２２０の搬入口２２４とをつなぐ搬送経路に沿って処理基板ＳＵＢを搬送する搬送機構を備えている。

保温機構２４０は、搬送チャンバ２３０の周囲もしくは内部に配置されたヒータ機構を備えており、搬送チャンバ２３０内の処理基板ＳＵＢを所定温度に保温する。例えば、保温機構２４０は、搬送チャンバ２３０の内壁の温度を第１チャンバ２１０での蒸着直後の基板温度に近い温度とするように保温する。

このような構成により、搬送チャンバ２３０での搬送時間の長短にかかわらず（すなわち、第１チャンバ２１０を搬出されてから第２チャンバ２２０に搬入されるまでの待ち時間を含む搬送時間の長短にかかわらず）、第２チャンバ２２０に搬入直後の処理基板ＳＵＢの温度は、第１チャンバ２１０から搬出された直後の処理基板ＳＵＢの温度とほぼ同等となり、第２チャンバ２２０に異なるタイミングで搬入された処理基板ＳＵＢ間の基板温度差（ΔＴ）を低減することが可能となる。

したがって、処理基板ＳＵＢの熱膨張量の差を低減することができ、処理基板ＳＵＢにおける各画素のレイアウトに対応して設計したメタルマスク２２２と処理基板ＳＵＢとの位置ずれを許容可能な範囲に抑制することが可能となる。

次に、メタルマスク２２２と処理基板ＳＵＢとの位置ずれの許容値について検討する。

すなわち、処理基板ＳＵＢが熱によって伸び縮みするときに、処理基板ＳＵＢの最外周に位置する画素が最も大きくずれる。このときの位置ずれ量が設計上許容できる大きさより小さくなるように処理基板ＳＵＢ間の基板温度差を設定する必要がある。そこで、図４に示すように、処理基板ＳＵＢの熱膨張係数をαとし、処理基板ＳＵＢ面内において最も離れた画素間の長さ（処理基板ＳＵＢの長手方向に並んだ画素ＰＸＡと画素ＰＸＢとの長さ）をＬとする。また、メタルマスク２２２における開口部ＡＰの中心ＡＰＯと処理基板ＳＵＢにおける画素ＰＸの中心ＰＸＯとのずれ量の許容値をΔＬとする。

ここでは、メタルマスク２２２の中央部における開口部ＡＰＣの中心ＡＰＯと処理基板ＳＵＢの中央部における画素ＰＸＣの中心ＰＸＯとが一致するように、メタルマスク２２２と処理基板ＳＵＢとを位置合せしたときの、メタルマスク２２２の最外周における開口部ＡＰＢの中心ＡＰＯと処理基板ＳＵＢの最外周（表示エリア１０２のコーナに位置する画素）における画素ＰＸＢの中心ＰＸＯとのずれ量の許容値をΔＬとする。ここでの許容値とは、メタルマスク２２２の開口部ＡＰを介して対応する画素ＰＸに薄膜材料を蒸着可能であって、且つ、隣接する他の画素に薄膜材料が飛散しない範囲の値に設定される。

第２チャンバ２２０に異なるタイミングで搬入された処理基板ＳＵＢ間の基板温度差をΔＴとしたとき、基板温度差を考慮した処理基板ＳＵＢの伸び量は、ΔＴ＊（α＊Ｌ）で与えられる。この伸び量は、処理基板ＳＵＢ全体の伸び量に相当するので、処理基板ＳＵＢの中央部から最外周までのずれ量の許容値ΔＬの２倍より小さいことが要求される。すなわち、
ΔＴ＊（α＊Ｌ）＜２＊ΔＬ
の関係を満たすことが要求される。

そこで、保温機構２４０は、基板温度差ΔＴが
ΔＴ＜２＊ΔＬ／（α＊Ｌ）
の関係を満たすように搬送チャンバ２３０内の処理基板ＳＵＢを保温する。これにより、第２チャンバ２２０に搬入された直後の処理基板ＳＵＢの基板温度は、ほぼ所定温度に保持される。このため、基板温度差によって処理基板ＳＵＢの伸び量に差が生じたとしても、そのときの処理基板ＳＵＢの伸び量がずれ量の許容値ΔＬ内となるよう伸び量の差を十分に低減することが可能となる。

また、このような第２チャンバ２２０において適用されるメタルマスク２２２の各開口部ＡＰのレイアウトは、基板温度差ΔＴの中央値となるときの処理基板ＳＵＢの各画素ＰＸのレイアウトに対応することが望ましい。すなわち、基板温度差ΔＴの中央値での処理基板ＳＵＢの熱膨張量（伸び量）に合わせてメタルマスク２２２のレイアウトを設計することにより、基板温度差ΔＴの最大値及び最小値となる基板温度でのメタルマスク２２２と処理基板ＳＵＢとの位置ずれ量は同等となり、当然のことながら、これらの間の基板温度での位置ずれ量はより小さく抑えることが可能となる。

一例として、第１チャンバ２１０から搬出された直後の処理基板ＳＵＢの温度が４５℃であるとする。このとき、搬送チャンバ２３０を保温機構２４０によって保温しなかった場合（比較例）には、図５に示すように、搬送時間の経過とともに基板温度が低下し、室温（雰囲気温度）近くで飽和する。このとき、搬送時間Ｔ１で第２チャンバ２２０に搬入された処理基板ＳＵＢと、搬送時間Ｔ１より長い搬送時間Ｔ２で第２チャンバ２２０に搬入された処理基板ＳＵＢとのように異なるタイミングで搬入された処理基板ＳＵＢ間の基板温度差ΔＴが大きく、基板温度が最大値のときと最小値のときとで処理基板ＳＵＢの伸び量がずれ量の許容値ΔＬを超えてしまうおそれがある。

これに対して、この実施の形態では、保温機構２４０は、第１チャンバ２１０から搬出されたときの処理基板ＳＵＢの温度を維持するように処理基板ＳＵＢを保温する、例えば、４５℃を維持するように処理基板ＳＵＢを保温することにより、搬送チャンバ２３０により搬送される処理基板ＳＵＢの搬送時間に左右されず、基板温度をほぼ一定に維持することが可能となる。したがって、搬送時間Ｔ１で第２チャンバ２２０に搬入された処理基板ＳＵＢと、搬送時間Ｔ２で第２チャンバ２２０に搬入された処理基板ＳＵＢとのように異なるタイミングで搬入された処理基板ＳＵＢ間の基板温度差ΔＴは十分に低減され、基板温度が最大値のときと最小値のときとで処理基板ＳＵＢの伸び量をずれ量の許容値ΔＬ以下とすることが可能となる。

次に、この実施の形態に係る有機ＥＬ素子の製造方法について説明する。

まず、図６Ａに示すように、配線基板１２０上の表示エリア１０２において、複数種類の画素ＰＸ（Ｒ、Ｇ、Ｂ）毎に独立島状の第１電極６０を形成する。すなわち、配線基板１２０の一主面側において陽極として機能する金属膜をパターン化し、第１電極６０を形成する。この第１電極６０については、一般的はフォトリソグラフィプロセスで形成しても良いし、画素ＰＸ（Ｒ、Ｇ、Ｂ）に対応したパターンを有するマスクを介して金属材料源を蒸着する蒸着法によって形成しても良い。

続いて、各画素ＰＸ（Ｒ、Ｇ、Ｂ）を分離する隔壁７０を形成する。すなわち、感光性樹脂材料例えばアクリルタイプのポジティブトーンのレジストを第１電極６０上を含む配線基板１２０の一主面側全体に成膜した後にフォトリソグラフィプロセスなどでパターニングした後に、２２０℃で６０分の焼成処理を行う。これにより、各色画素ＰＸ（Ｒ、Ｇ、Ｂ）を囲むように第１電極６０の縁に沿って格子状の隔壁７０を形成する。

続いて、各色画素ＰＸ（Ｒ、Ｇ、Ｂ）内における第１電極６０上に有機活性層６４を形成する。ここで、有機活性層６４は、複数の薄膜、すなわちホール注入層、ホール輸送層（第１機能層）、発光層（第２機能層）６４Ａ、ブロッキング層、電子輸送層を積層して構成されており、少なくともホール輸送層及び発光層は、低分子系の薄膜材料を蒸着することによって形成される。

まず、図６Ｂに示すように、蒸着法により複数種類の画素ＰＸ（Ｒ、Ｇ、Ｂ）に共通のホール注入層及びホール輸送層を順次形成する。すなわち、処理基板として隔壁７０を形成済みの配線基板１２０を第１チャンバ２１０に搬入し、メタルマスク２１２を介して、表示エリア１０２の全域にわたって、ホール注入層として機能するＣｕＰｃ(銅フタロシアニン)を蒸着したのに続いて、ホール輸送層として機能するα−ＮＰＤ（芳香族ジアミン）を蒸着する。これにより、ホール側共通層６４Ｈが形成される。

続いて、図６Ｃに示すように、蒸着法により画素ＰＸ（Ｒ、Ｇ、Ｂ）のそれぞれに個別の発光層６４Ａを形成する。すなわち、処理基板としてホール側共通層６４Ｈを形成済みの配線基板１２０を第１チャンバ２１０の搬出口２１４から搬出し、保温機構２４０により所定温度（４５℃）に保温された搬送チャンバ２３０を経て第２チャンバ２２０の搬入口２２４から第２チャンバ２２０内に配線基板１２０を搬入する。そして、第２チャンバ２２０内において、メタルマスク２２２と配線基板１２０とを位置合せする。そして、蒸着源２２１から発光層６４Ａを形成するための薄膜材料を放射する。これにより、メタルマスク２２２の開口部ＡＰを介して薄膜材料が配線基板１２０の各画素ＰＸに蒸着される。

ここでは、赤色画素ＰＸＲに配置される発光層６４ＡＲとして、ホスト材料にＡｌｑ_３（アルミニウムキリノール錯体）、ドーパント材料にＤＣＭ色素を用いて４００オングストロームの膜厚で成膜し、緑色画素ＰＸＧに配置される発光層６４ＡＧとして、ホスト材料にＡｌｑ_３（アルミニウムキリノール錯体）、ドーパント材料にクマリン誘電体を用いて４００オングストロームの膜厚で成膜し、青色画素ＰＸＢに配置される発光層６４ＡＢとして、ホスト材料にＡｌｑ_３（アルミニウムキリノール錯体）、ドーパント材料にペリレンを用いて４００オングストロームの膜厚で成膜した。

続いて、図６Ｄに示すように、複数種類の画素ＰＸ（Ｒ、Ｇ、Ｂ）に共通のブロッキング層及び電子輸送層を連続して成膜する。ここでは、ブロッキング層として、ＢＣＰ（バソキョプロイン）を成膜し、さらに、電子輸送層として、Ａｌｑ_３（アルミニウムキリノール錯体）を成膜した。これにより、電子側共通層６４Ｅが形成される。

続いて、図６Ｅに示すように、有機活性層６４上に複数種類の画素ＰＸ（Ｒ、Ｇ、Ｂ）に共通の第２電極６６を形成する。すなわち、第２電極６６は、有機活性層６４を配置した配線基板１２０の一主面側に陰極として機能する金属材料源をドライプロセス、例えば蒸着法によって形成可能である。

このような工程により、有機ＥＬ素子４０が形成される。

このような実施の形態によれば、配線基板上の各画素とメタルマスクにおける各開口部とを高精度に位置合せすることが可能となり、各画素ＰＸに個別に形成すべき機能層、例えば発光層を数μｍオーダのずれ量で形成することが可能となる。

上述した実施の形態では、搬送チャンバ２３０内の処理基板ＳＵＢを保温機構２４０により所定温度に保温する構成としたことにより、搬送チャンバ２３０での搬送時間の長短にかかわらず、第２チャンバ２２０に異なるタイミングで搬入された処理基板ＳＵＢ間での基板温度差を低減することを可能としたが、搬送チャンバ２３０において、第１チャンバ２１０を搬出されてから第２チャンバ２２０に搬入されるまでの処理基板ＳＵＢ毎の搬送時間を一定に保つように構成することにより、基板温度差をさらに低減することが可能となる。

すなわち、上述した製造方法において、処理基板ＳＵＢを第２チャンバ２２０に搬送する工程においては、第１チャンバ２１０での処理時間と第２チャンバ２２０での処理時間とが必ずしも一致しないため、第２チャンバ２２０の使用状況により第１チャンバ２１０から搬出された後に第２チャンバ２２０に搬入されるまでの間に待ち時間の長短が生ずることがある。このため、第１チャンバ２１０での処理時間と第２チャンバ２２０での処理時間とを考慮して最大の待ち時間を算出し、第１チャンバ２１０から搬出されたすべての処理基板ＳＵＢは、算出した最大待ち時間を加味した搬送時間で搬送チャンバ２３０を搬送され、第２チャンバ２２０に搬入される。これにより、すべての処理基板ＳＵＢの搬送時間が一定に保たれ、基板温度差がさらに低減するため、処理基板ＳＵＢ毎の熱膨張量の差を低減することができ、メタルマスク２２２と処理基板ＳＵＢとの位置ずれをさらに低減することが可能となる。

なお、この発明は、上記実施形態そのままに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

上述した実施の形態では、保温機構２４０は、搬送チャンバ２３０内の処理基板ＳＵＢを所定温度に保温するように設定したが、搬送チャンバ２３０の内部の雰囲気を所定温度に保温するように設定しても良い。また、保温機構２４０による設定温度は、第１チャンバ２１０での蒸着直後の基板温度に近い温度に設定したが、この例に限定されるものではなく、第２チャンバ２２０での処理温度に近い温度に設定しても良いし、他の温度に設定しても良い。

また、上述した実施の形態では、第１チャンバ２１０及び第２チャンバ２２０では、有機活性層６４を構成する機能層を蒸着する例について説明したが、この例に限定されるものではなく、一方のチャンバで第１電極６０を蒸着しても良い。

図１は、この発明の一実施の形態に係る有機ＥＬ表示装置の構成を概略的に示す図である。 図２は、図１に示した有機ＥＬ表示装置の１画素分の構造を概略的に示す断面図である。 図３は、有機ＥＬ素子を製造するための製造装置（蒸着装置）の構成を概略的に示す図である。 図４は、メタルマスクと処理基板との位置ずれを説明するための図である。 図５は、搬送チャンバを保温しなかった場合（比較例）と保温する場合（実施形態）とでの搬送時間の長短による基板温度差を説明するための図である。 図６Ａは、有機ＥＬ素子の製造工程を説明するための図であり、第１電極及び隔壁を形成する工程を示す図である。 図６Ｂは、有機ＥＬ素子の製造工程を説明するための図であり、有機活性層を構成するホール側共通層を形成する工程を示す図である。 図６Ｃは、有機ＥＬ素子の製造工程を説明するための図であり、有機活性層を構成する発光層を形成する工程を示す図である。 図６Ｄは、有機ＥＬ素子の製造工程を説明するための図であり、有機活性層を構成する電子側共通層を形成する工程を示す図である。 図６Ｅは、有機ＥＬ素子の製造工程を説明するための図であり、第２電極を形成する工程を示す図である。

符号の説明

１…有機ＥＬ表示装置、１０…画素スイッチ、２０…駆動トランジスタ、３０…蓄積容量素子、４０…有機ＥＬ素子、６０…第１電極、６４…有機活性層、６４Ｈ…ホール側共通層、６４Ａ…発光層、６４Ｅ…電子側共通層、６６…第２電極、７０…隔壁、１００…アレイ基板、１２０…配線基板、ＰＸ…画素、２００…蒸着装置、２１０…第１チャンバ、２２０…第２チャンバ、２２２…メタルマスク、２３０…搬送チャンバ、２４０…保温機構、ＡＰ…開口部

Claims (7)

1. 基板上に第１電極、前記第１電極上に配置され発光層を含む複数の機能層を積層した活性層と、前記活性層上に配置された第２電極とで構成された表示素子を画素毎に備えた表示装置の製造装置であって、
   活性層を構成する第１機能層を蒸着する第１チャンバと、
   各画素に対応した開口部を有するメタルマスクを備え、前記第１機能層上における画素毎に前記メタルマスクを介して第２機能層を蒸着する第２チャンバと、
   前記第１チャンバと前記第２チャンバとを接続し、前記第１機能層を蒸着済みの処理基板を前記第２チャンバに搬送する搬送チャンバと、
   前記搬送チャンバ内の処理基板を所定温度に保温する保温機構と、
   を備えたことを特徴とする表示装置の製造装置。
2. 前記保温機構は、前記第２チャンバに異なるタイミングで搬入される処理基板間の基板温度差をΔＴ、処理基板の熱膨張係数をα、処理基板面内において最も離れた画素間の長さをＬ、前記メタルマスクにおける開口部の中心と処理基板における画素の中心とのずれ量の許容値をΔＬとしたとき、基板温度差ΔＴが
   ΔＴ＜２＊ΔＬ／（α＊Ｌ）
   の関係を満たすように保温することを特徴とする請求項１に記載の表示装置の製造装置。
3. 前記メタルマスクの各開口部のレイアウトは、前記基板温度差の中央値となるときの処理基板の各画素のレイアウトに対応することを特徴とする請求項２に記載の表示装置の製造装置。
4. 前記保温機構は、前記第１チャンバから搬出されたときの処理基板の温度を維持するように処理基板を保温することを特徴とする請求項１に記載の表示装置の製造装置。
5. 前記搬送チャンバは、前記第１チャンバを搬出されてから前記第２チャンバに搬入されるまでの処理基板の搬送時間を一定に保つことを特徴とする請求項１に記載の表示装置の製造装置。
6. 基板上に第１電極、前記第１電極上に配置され発光層を含む複数の機能層を積層した活性層と、前記活性層上に配置された第２電極とで構成された表示素子を画素毎に備えた表示装置の製造方法であって、
   第１チャンバにおいて活性層を構成する第１機能層を蒸着する工程と、
   前記第１チャンバから搬出され、前記第１機能層を蒸着済みの処理基板を第２チャンバに搬送する工程と、
   前記第２チャンバにおいて各画素に対応した開口部を有するメタルマスクと処理基板とを位置合せする工程と、
   位置合せしたメタルマスクを介して前記第１機能層上における画素毎に第２機能層を蒸着する工程と、を備え、
   処理基板を前記第２チャンバに搬送する工程では、処理基板を所定温度に保温することを特徴とする表示装置の製造方法。
7. 処理基板を前記第２チャンバに搬送する工程において、前記第１チャンバを搬出されてから前記第２チャンバに搬入されるまでの処理基板の搬送時間を一定に保つことを特徴とする請求項６に記載の表示装置の製造方法。

Images