JP2007094735A - オペレーティングシステム、キャッシュメモリの制御方法、プログラム及び記憶媒体 - Google Patents

オペレーティングシステム、キャッシュメモリの制御方法、プログラム及び記憶媒体 Download PDF

Info

Publication number
JP2007094735A
JP2007094735A JP2005282915A JP2005282915A JP2007094735A JP 2007094735 A JP2007094735 A JP 2007094735A JP 2005282915 A JP2005282915 A JP 2005282915A JP 2005282915 A JP2005282915 A JP 2005282915A JP 2007094735 A JP2007094735 A JP 2007094735A
Authority
JP
Japan
Prior art keywords
task
information
cache memory
priority
operating system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005282915A
Other languages
English (en)
Inventor
Masao Aihara
正男 合原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005282915A priority Critical patent/JP2007094735A/ja
Publication of JP2007094735A publication Critical patent/JP2007094735A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

【課題】優先度の高いタスクを常時、迅速に実行することができるオペレーティングシステムを提供する。
【解決手段】オペレーティングシステムは、プロセッサ10及びキャッシュ装置20を備えるコンピュータ1で稼働し、該キャッシュ装置20はキャッシュメモリ23を備え、さらに、オペレーティングシステムは、各アプリケーションソフトウエアに対応するタスク管理情報100を有し、タスク管理情報100はキャッシュ優先フラグを有し、プロセッサ10は、タスクがタスクAからタスクBへ切り替わる際、タスクBのキャッシュ優先フラグが「0」である場合には、キャッシュメモリ23に対する情報の格納及び消去を禁止し、タスクBのキャッシュ優先フラグが「1」である場合には、キャッシュメモリ23に対する情報の格納及び消去を許可する。
【選択図】図3

Description

本発明は、オペレーティングシステム、キャッシュメモリの制御方法、プログラム及び記憶媒体に関し、特にキャッシュメモリを用いるオペレーティングシステムに関する。
コンピュータ上で稼働するオペレーティングシステムは、該システムの性能向上及びコスト削減を目的としてキャッシュメモリを用いる。キャッシュメモリは、例えば、コンピュータが備えるCPU等のプロセッサ内部のメモリであって、小容量ではあるが、当該コンピュータが備える主記憶装置よりも高速にアクセスすることが可能なメモリである。
キャッシュメモリは、主記憶装置、例えば、HDDに格納されたアプリケーションソフトウエア等(以下、「タスク」という。)の命令やデータ(以下、まとめて「情報」という。)のうち、最近においてプロセッサ等によってアクセスされた情報や、該情報のアドレス近傍に存在する情報を格納する。また、キャッシュメモリはブロックと称される情報の最小単位毎に情報を格納する。
キャッシュメモリを用いるオペレーティングシステムでは、所望の情報にアクセスする際、キャッシュメモリが所望の情報を格納している場合、プロセッサ等はキャッシュメモリに格納されている所望の情報にアクセスする。これによりプロセッサ等は所望の情報に迅速にアクセスすることができ、もってオペレーティングシステムの性能が向上する。
また、キャッシュメモリが所望の情報を格納していない場合(ミスヒットした場合)、キャッシュメモリはHDDに格納されている所望の情報及び該所望の情報のアドレス近傍に存在する情報を新たに格納し、プロセッサ等はキャッシュメモリに新たに格納された所望の情報にアクセスする。
ここで、ミスヒットしてキャッシュメモリが所望の情報及び該所望の情報のアドレス近傍に存在する情報を新たに格納する場合、既にキャッシュメモリが他の情報で占められてキャッシュメモリに新たな情報を格納する空き容量が存在しないことがある。そのときには、キャッシュメモリは既に格納している情報のうち所定の条件、例えば、最新のアクセスタイミングから現在までの時間が最も長いこと、に該当する情報をブロック単位で消去して空き容量を確保する。これにより、キャッシュメモリには比較的最近にプロセッサ等がアクセスした情報のみが維持される。また、このとき、消去する情報の内容がキャッシュメモリにおいて書き換えられていた場合には、HDDは該書き換えられた情報に対応するアドレスの情報を当該書き換えられた情報によって置き換える。
また、通常キャッシュメモリにはロックフラグが設定可能であり、該ロックフラグが設定された場合、キャッシュメモリは上述した新たな情報の格納及び所定の条件に該当する情報の消去を行わない(例えば、特許文献1参照)。
特開2001−101017号公報
しかしながら、従来のリアルタイムオペレーティングシステムでは、優先度の低いタスクがたまたま実行されて、該優先度の低いタスクの情報にプロセッサ等がアクセスする場合がある。そのとき、キャッシュメモリは優先度の低いタスクの情報を新たに格納し、既に格納している優先度の高いタスクの情報であっても最新のアクセスタイミングから現在までの時間が長い情報を消去することがある。
その後、上記優先度の高いタスクが実行されると、キャッシュメモリには上記優先度の高いタスクの情報がもはや格納されていない。このため、プロセッサ等はHDDに格納されている優先度の高いタスクの情報にアクセスする必要があり、優先度の高いタスクの実行に時間を要するという問題があった。
本発明の目的は、優先度の高いタスクを常時、迅速に実行することができるオペレーティングシステム、キャッシュメモリの制御方法、プログラム及び記憶媒体を提供することにある。
上記目的を達成するために、本発明のオペレーティングシステムは、キャッシュメモリを備えるコンピュータにおいて少なくとも第1のタスク及び第2のタスクを実行するオペレーティングシステムであって、前記キャッシュメモリは少なくとも前記第1のタスクの情報を格納し、少なくとも前記第2のタスクの情報の前記キャッシュメモリへの格納に関する優先度を含むタスク管理情報を有し、前記第2のタスクを実行する場合、前記優先度に応じて前記キャッシュメモリからの前記第1のタスクの情報の消去を許可するか否かを判定することを特徴とする。
上記目的を達成するために、本発明のオペレーティングシステムは、キャッシュメモリを備えるコンピュータにおいて少なくとも第1のタスク及び第2のタスクを実行するオペレーティングシステムであって、前記キャッシュメモリは少なくとも前記第1のタスクの情報を格納し、少なくとも前記第1のタスクの情報の前記キャッシュメモリへの格納に関する優先度である第1タスク優先度及び前記第2のタスクの情報の前記キャッシュメモリへの格納に関する優先度である第2タスク優先度を含むタスク管理情報を有し、前記第2のタスクを実行する場合、前記第1タスク優先度及び第2タスク優先度に応じて前記キャッシュメモリからの前記第1のタスクの情報の消去を許可するか否かを判定することを特徴とする。
上記目的を達成するために、本発明のキャッシュメモリの制御方法は、少なくとも第1のタスク及び第2のタスクを実行するオペレーティングシステムが稼働するコンピュータが備えるキャッシュメモリの制御方法であって、前記オペレーティングシステムは少なくとも前記第2のタスクの情報の前記キャッシュメモリへの格納に関する優先度を含むタスク管理情報を有し、前記キャッシュメモリが少なくとも前記第1のタスクの情報を格納するタスク情報格納ステップと、前記第2のタスクを実行する場合、前記優先度に応じて前記キャッシュメモリからの前記第1のタスクの情報の消去を許可するか否かを判定するタスク情報消去判定ステップとを有することを特徴とする。
上記目的を達成するために、本発明のキャッシュメモリの制御方法は、少なくとも第1のタスク及び第2のタスクを実行するオペレーティングシステムが稼働するコンピュータが備えるキャッシュメモリの制御方法であって、前記オペレーティングシステムは少なくとも前記第1のタスクの情報の前記キャッシュメモリへの格納に関する優先度である第1タスク優先度及び前記第2のタスクの情報の前記キャッシュメモリへの格納に関する優先度である第2タスク優先度を含むタスク管理情報を有し、前記キャッシュメモリが少なくとも前記第1のタスクの情報を格納するタスク情報格納ステップと、前記第2のタスクを実行する場合、前記第1タスク優先度及び第2タスク優先度に応じて前記キャッシュメモリからの前記第1のタスクの情報の消去を許可するか否かを判定するタスク情報消去判定ステップとを有することを特徴とする。
上記目的を達成するために、本発明のプログラムは、少なくとも第1のタスク及び第2のタスクを実行するオペレーティングシステムが稼働するコンピュータが備えるキャッシュメモリの制御方法を前記コンピュータに実行させるプログラムであって、前記オペレーティングシステムは少なくとも前記第2のタスクの情報の前記キャッシュメモリへの格納に関する優先度を含むタスク管理情報を有し、前記キャッシュメモリが少なくとも前記第1のタスクの情報を格納するタスク情報格納モジュールと、前記第2のタスクを実行する場合、前記優先度に応じて前記キャッシュメモリからの前記第1のタスクの情報の消去を許可するか否かを判定するタスク情報消去判定モジュールとを有することを特徴とする。
上記目的を達成するために、少なくとも第1のタスク及び第2のタスクを実行するオペレーティングシステムが稼働するコンピュータが備えるキャッシュメモリの制御方法を前記コンピュータに実行させるプログラムであって、前記オペレーティングシステムは少なくとも前記第1のタスクの情報の前記キャッシュメモリへの格納に関する優先度である第1タスク優先度及び前記第2のタスクの情報の前記キャッシュメモリへの格納に関する優先度である第2タスク優先度を含むタスク管理情報を有し、前記キャッシュメモリが少なくとも前記第1のタスクの情報を格納するタスク情報格納モジュールと、前記第2のタスクを実行する場合、前記第1タスク優先度及び第2タスク優先度に応じて前記キャッシュメモリからの前記第1のタスクの情報の消去を許可するか否かを判定するタスク情報消去判定モジュールとを有することを特徴とする。
上記目的を達成するために、本発明の記憶媒体は、上記プログラムを格納することを特徴とする。
本発明によれば、コンピュータがキャッシュメモリを備え、オペレーティングシステムは少なくとも第1のタスク及び第2のタスクを実行し、且つ少なくとも第2のタスクの情報のキャッシュメモリへの格納に関する優先度を含むタスク管理情報を有し、キャッシュメモリは少なくとも第1のタスクの情報を格納し、第2のタスクが実行される場合、優先度に応じてキャッシュメモリからの第1のタスクの情報の消去を許可するか否かを判定するので、優先度の高いタスクの情報がキャッシュメモリに維持され、その結果、優先度の高いタスクを常時、迅速に実行することができる。
本発明によれば、コンピュータがキャッシュメモリを備え、オペレーティングシステムは少なくとも第1のタスク及び第2のタスクを実行し、且つ少なくとも第1のタスクの情報のキャッシュメモリへの格納に関する優先度である第1タスク優先度及び第2のタスクの情報のキャッシュメモリへの格納に関する優先度である第2タスク優先度を含むタスク管理情報を有し、キャッシュメモリは少なくとも第1のタスクの情報を格納し、第2のタスクを実行する場合、第1タスク優先度及び第2タスク優先度に応じてキャッシュメモリからの第1のタスクの情報の消去を許可するか否かを判定するので、優先度の高いタスクの情報が確実にキャッシュメモリに維持され、その結果、優先度の高いタスクを確実に常時、迅速に実行することができる。
以下、本発明の実施の形態について図面を参照しながら詳述する。
まず、本発明の第1の実施の形態に係るオペレーティングシステムについて説明する。
図1は、本実施の形態に係るオペレーティングシステムが稼働するコンピュータのハードウェアの概略構成を示す図である。
図1において、コンピュータ1は、CPU等のプロセッサ10と、該プロセッサ10に接続されたキャッシュ装置20と、該キャッシュ装置20に接続されたメインメモリ30とを備える。プロセッサ10は、キャッシュ装置20を介して、メインメモリ30に接続される。なお、本実施の形態に係るオペレーティングシステムはリアルタイムオペレーティングシステムであり、コンピュータ1の各構成要素の動作をリアルタイムで制御する。
メインメモリ30は、アプリケーションソフトウエアそのもの(以下、「タスク」という。)や該タスクの命令やデータ(以下、まとめて「情報」という。)を格納する、低速でしかアクセス可能でない大容量の記憶装置である。キャッシュ装置20は、メインメモリ30の一部の領域に格納されているタスクの情報を一時的に格納する高速アクセスが可能な小容量の記憶装置である。プロセッサ10は、メインメモリ30又はキャッシュ装置20に格納されている命令を実行し、メインメモリ30及びキャッシュ装置20の間で情報の交換、例えば、格納や消去を行なう演算装置である。
キャッシュ装置20は、キャッシュメモリ23と、「1」である場合にキャッシュメモリ23への情報の格納及びキャッシュメモリ23からの情報の消去が禁止されるロックフラグ22と、キャッシュメモリ23及びプロセッサ10の間のアクセス制御、並びにキャッシュメモリ23及びメインメモリ30の間のアクセス制御を行うキャッシュコントローラ21とを備える。なお、ロックフラグ22が「0」である場合には、キャッシュメモリ23への情報の格納及びキャッシュメモリ23からの情報の消去が許可される。
図2は、本実施の形態に係るオペレーティングシステムが有するタスク管理情報を説明するための図である。
図2において、タスク管理情報100は、該タスク管理情報100が対応するタスク(以下、「対応タスク」という。)の認証用番号等を示す「タスクID」と、対応タスクの優先度を示す「優先度」と、対応タスクの情報のキャッシュメモリ23内における維持の優先度を示す「キャッシュ優先フラグ」とを有する。なお、図2の例では、「優先度」は「高」「低」で表しているが、より細かくレベルを設定できるようにしてもよい。また「キャッシュ優先フラグ」は、対応タスクの情報がキャッシュメモリ23に格納されていた場合に有効(値が設定される)となる。「キャッシュ優先フラグ」の値が「1」である場合には対応タスクの情報のキャッシュメモリ23内における維持が必要であり、「0」である場合には対応タスクの情報のキャッシュメモリ23内における維持が必要でないことを示す。
具体的には、高い応答性を必要とし、キャッシュメモリ23を有効に活用する必要があるタスクに対応するタスク管理情報100では、「優先度」が高く設定されるだけでなく、「キャッシュ優先フラグ」に「1」が設定される。また、高い応答性を必要とせず、キャッシュメモリ23を有効に活用する必要がないタスクに対応するタスク管理情報100では、「優先度」が低く設定されるだけでなく、「キャッシュ優先フラグ」に「0」が設定される。
タスク管理情報100は、メインメモリ30が格納するタスクのそれぞれに対応して設定され、該設定された各タスク管理情報100は、キャッシュメモリ23等の高速アクセスが可能な記憶装置に格納される。
次に、図1のコンピュータ1において実行される本実施の形態に係るキャッシュメモリの制御方法について説明する。
図3は、図1におけるプロセッサが実行する、本実施の形態に係るキャッシュメモリの制御方法としての第1のタスクスイッチ(変更)処理のフローチャートである。本処理はコンピュータ1が実行するタスクがタスクAからタスクBへ切り替わる際に実行される。
図3において、まず、プロセッサ10は、タスクBに対応するタスク管理情報100の「キャッシュ優先フラグ」(以下、「タスクBのキャッシュ優先フラグ」という。)が「1」か否かを判別する(ステップS1)。タスクBのキャッシュ優先フラグが「1」でない場合には、タスクBが高い応答性を必要とせず、キャッシュメモリ23を有効に活用する必要がない。このことから、ロックフラグ22を「1」に設定してタスクAの情報を格納しているキャッシュメモリ23に対する情報の格納及び消去を禁止(キャッシュをロック)する(ステップS2)。
ステップS1の判別の結果、タスクBのキャッシュ優先フラグが「1」である場合には、タスクBが高い応答性を必要とし、キャッシュメモリ23を有効に活用する必要がある。そのため、ロックフラグ22を「0」に設定してタスクAの情報を格納しているキャッシュメモリ23に対する情報の格納及び消去を許可(キャッシュをアンロック)する(ステップS3)。
次いで、キャッシュ装置20のロックフラグ22を参照して、キャッシュメモリ23へタスクBの情報を格納することによってタスクスイッチを実行し(ステップS4)、本処理を終了する。
具体的には、ステップS4において、キャッシュメモリ23が各種タスク(タスクAも含む)の情報で占められておらず、キャッシュメモリ23に空き容量が存在する場合には、キャッシュメモリ23へタスクBの情報を格納する。これは、ロックフラグ22の設定(キャッシュのロック・アンロックに関する設定)に拘わらず実行される。
また、ステップS4において、キャッシュメモリ23が各種タスクの情報で占められてキャッシュメモリ23に空き容量が存在しない場合には、ロックフラグ22が「0」に設定されていれば、キャッシュメモリ23からタスクAの情報を消去する。これと共に、キャッシュメモリ23へタスクBの情報を格納する。一方、ロックフラグ22が「1」に設定されていれば、キャッシュメモリ23からタスクAの情報を消去せずそのまま維持し、キャッシュメモリ23へタスクBの情報を格納しない。
図3の処理によれば、コンピュータ1が実行するタスクがタスクAからタスクBへ切り替わる際、タスクBのキャッシュ優先フラグが「0」である場合には、キャッシュをロックし、タスクBのキャッシュ優先フラグが「1」である場合には、キャッシュをアンロックするので、キャッシュメモリ23には、高い応答性を必要とし、キャッシュメモリ23を有効に活用する必要があるタスクの情報が維持される。その結果、優先度の高いタスクを常時、迅速に実行することができる。
次に、本発明の第2の実施の形態に係るオペレーティングシステムについて説明する。
本実施の形態は、その構成、作用が上述した第1の実施の形態と基本的に同じであり、キャッシュのロック・アンロックを設定する際、タスクBのキャッシュ優先フラグだけでなく、タスクAのキャッシュ優先フラグも考慮する点で異なるのみである。したがって、重複した構成、作用については説明を省略し、以下に異なる構成、作用についての説明を行う。
図4は、図1におけるプロセッサが実行する、本実施の形態に係るキャッシュメモリの制御方法としての第2のタスクスイッチ(変更)処理のフローチャートである。本処理も、図4の処理と同様に、コンピュータ1が実行するタスクがタスクAからタスクBへ切り替わる際に実行される。
図4において、まず、プロセッサ10は、タスクAのキャッシュ優先フラグが「1」か否かを判別する(ステップS10)。その結果、タスクAのキャッシュ優先フラグが「1」である場合には、さらに、タスクBのキャッシュ優先フラグが「1」か否かを判別する(ステップS11)。
ステップS11の判別の結果、タスクBのキャッシュ優先フラグが「1」でない場合には、タスクAが高い応答性を必要とし、キャッシュメモリ23を有効に活用する必要がある。また、タスクBが高い応答性を必要とせず、キャッシュメモリ23を有効に活用する必要がない。このことから、ロックフラグ22を「1」に設定してタスクAの情報を格納しているキャッシュメモリ23に対する情報の格納及び消去を禁止(キャッシュをロック)する(ステップS13)。
また、ステップS11の判別の結果、タスクBのキャッシュ優先フラグが「1」である場合には、タスクAだけでなくタスクBも高い応答性を必要とし、キャッシュメモリ23を有効に活用する必要がある。このことから、キャッシュ装置20のロックフラグ22の変更(キャッシュのロック・アンロックに関する設定の変更)は行わず、そのままステップS15に進む。
また、ステップ10の判別の結果、タスクAのキャッシュ優先フラグが「1」でない場合であっても、さらに、タスクBのキャッシュ優先フラグが「1」か否かを判別する(ステップS12)。ここで、タスクBのキャッシュ優先フラグが「1」でない場合には、タスクAだけでなくタスクBも高い応答性を必要とせず、キャッシュメモリ23を有効に活用する必要もない。そのため、キャッシュ装置20のロックフラグ22の変更は行わず、そのままステップS15に進む。
ステップS12の判別の結果、タスクBのキャッシュ優先フラグが「1」である場合には、タスクAが高い応答性を必要とせず、キャッシュメモリ23を有効に活用する必要がない。また、タスクBが高い応答性を必要とし、キャッシュメモリ23を有効に活用する必要がある。これらのことから、ロックフラグ22を「0」に設定してタスクAの情報を格納しているキャッシュメモリ23に対する情報の格納及び消去を許可(キャッシュをアンロック)する(ステップS14)。
次いで、キャッシュ装置20のロックフラグ22を参照して、キャッシュメモリ23へタスクBの情報を格納することによってタスクスイッチを実行し(ステップS15)、本処理を終了する。
具体的には、ステップS15において、キャッシュメモリ23が各種タスクの情報で占められておらず、キャッシュメモリ23に空き容量が存在する場合には、ロックフラグ22の設定に拘わらず、キャッシュメモリ23へタスクBの情報を格納する。
また、ステップS15において、キャッシュメモリ23が各種タスクの情報で占められてキャッシュメモリ23に空き容量が存在しない場合には、ロックフラグ22が「0」に設定されていれば、キャッシュメモリ23からタスクAの情報を消去する。それと共に、キャッシュメモリ23へタスクBの情報を格納する。一方、ロックフラグ22が「1」に設定されていれば、キャッシュメモリ23からタスクAの情報を消去せずそのまま維持し、キャッシュメモリ23へタスクBの情報を格納しない。
図4の処理によれば、コンピュータ1が実行するタスクが、タスクAからタスクBへ切り替わる際、タスクAのキャッシュ優先フラグが「1」であり、且つタスクBのキャッシュ優先フラグが「1」でない場合には、キャッシュをロックする。一方、タスクAのキャッシュ優先フラグが「1」でなく、且つタスクBのキャッシュ優先フラグが「1」である場合には、キャッシュをアンロックする。これにより、キャッシュメモリ23には、高い応答性を必要とし、キャッシュメモリ23を有効に活用する必要があるタスクの情報が確実に維持される。その結果、優先度の高いタスクを常時、迅速に実行することが確実にできる。
また、上述した図4の処理によれば、タスクA及びBのキャッシュ優先フラグが共に「1」である場合や、いずれも「1」でない場合には、キャッシュ装置20のロックフラグ22の変更(キャッシュのロック・アンロックに関する設定の変更)は行わない。よって、以前に設定したキャッシュ装置20のロックフラグ22が活用される。その結果、タスクAの情報のキャッシュメモリ23からの消去に関してヒステリシスを考慮することができ、もってタスクAの情報のキャッシュメモリ23からの消去を柔軟に行うことができる。
上述した第1及び第2の実施の形態に係るオペレーティングシステムはリアルタイムオペレーティングシステムであるとした。しかしながら、本発明を適用可能なオペレーティングシステムはリアルタイムオペレーティングシステムである必要はなく、キャッシュメモリを用いるオペレーティングシステムであればよい。
また、本発明の目的は、前述した各実施の形態の機能を実現するソフトウェアのプログラムコードを記憶した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)が記憶媒体に格納されたプログラムコードを読み出し実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が前述した各実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、RAM、NV−RAM、フロッピー(登録商標)ディスク、ハードディスク、光ディスク、CD−ROM、MO、CD−R、CD−RW、DVD(DVD−ROM、DVD−RAM、DVD−RW、DVD+RW)、磁気テープ、不揮発性のメモリカード、他のROM等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることにより供給されてもよい。
また、コンピュータが読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているOS(オペレーティングシステム)等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPU等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、OS(オペレーティングシステム)に供給されるスクリプトデータ等の形態から成ってもよい。
本発明の第1の実施の形態に係るオペレーティングシステムが稼働するコンピュータのハードウェアの概略構成を示す図である。 本実施の形態に係るオペレーティングシステムが有するタスク管理情報を説明するための図である。 図1におけるプロセッサが実行する、本実施の形態に係るキャッシュメモリの制御方法としての第1のタスクスイッチ処理のフローチャートである。 図1におけるプロセッサが実行する、本発明の第2の実施の形態に係るキャッシュメモリの制御方法としての第2のタスクスイッチ処理のフローチャートである。
符号の説明
1 コンピュータ
10 プロセッサ
20 キャッシュ装置
21 キャッシュコントローラ
22 ロックフラグ
23 キャッシュメモリ
30 メインメモリ
100 タスク管理情報

Claims (10)

  1. キャッシュメモリを備えるコンピュータにおいて少なくとも第1のタスク及び第2のタスクを実行するオペレーティングシステムであって、
    前記キャッシュメモリは少なくとも前記第1のタスクの情報を格納し、
    少なくとも前記第2のタスクの情報の前記キャッシュメモリへの格納に関する優先度を含むタスク管理情報を有し、前記第2のタスクを実行する場合、前記優先度に応じて前記キャッシュメモリからの前記第1のタスクの情報の消去を許可するか否かを判定することを特徴とするオペレーティングシステム。
  2. 前記優先度は優先フラグで示され、前記タスク管理情報が前記優先度が高いことを示す優先フラグを含む場合には、前記第1のタスクの情報の消去を許可し、前記タスク管理情報が前記優先度が低いことを示す優先フラグを含む場合には、前記第1のタスクの情報の消去を許可しないことを特徴とする請求項1記載のオペレーティングシステム。
  3. キャッシュメモリを備えるコンピュータにおいて少なくとも第1のタスク及び第2のタスクを実行するオペレーティングシステムであって、
    前記キャッシュメモリは少なくとも前記第1のタスクの情報を格納し、
    少なくとも前記第1のタスクの情報の前記キャッシュメモリへの格納に関する優先度である第1タスク優先度及び前記第2のタスクの情報の前記キャッシュメモリへの格納に関する優先度である第2タスク優先度を含むタスク管理情報を有し、前記第2のタスクを実行する場合、前記第1タスク優先度及び第2タスク優先度に応じて前記キャッシュメモリからの前記第1のタスクの情報の消去を許可するか否かを判定することを特徴とするオペレーティングシステム。
  4. 前記第1タスク優先度及び第2タスク優先度はそれぞれ優先フラグで示され、前記タスク管理情報が、前記第2タスク優先度が低いことを示す優先フラグを含み、且つ前記第1タスク優先度が高いことを示す優先フラグを含む場合には、前記第1のタスクの情報の消去を許可せず、前記タスク管理情報が、前記第2タスク優先度が高いことを示す優先フラグを含み、且つ前記第1タスク優先度が低いことを示す優先フラグを含む場合には、前記第1のタスクの情報の消去を許可することを特徴とする請求項3記載のオペレーティングシステム。
  5. 少なくとも第1のタスク及び第2のタスクを実行するオペレーティングシステムが稼働するコンピュータが備えるキャッシュメモリの制御方法であって、
    前記オペレーティングシステムは少なくとも前記第2のタスクの情報の前記キャッシュメモリへの格納に関する優先度を含むタスク管理情報を有し、
    前記キャッシュメモリが少なくとも前記第1のタスクの情報を格納するタスク情報格納ステップと、
    前記第2のタスクを実行する場合、前記優先度に応じて前記キャッシュメモリからの前記第1のタスクの情報の消去を許可するか否かを判定するタスク情報消去判定ステップとを有することを特徴とするキャッシュメモリの制御方法。
  6. 少なくとも第1のタスク及び第2のタスクを実行するオペレーティングシステムが稼働するコンピュータが備えるキャッシュメモリの制御方法であって、
    前記オペレーティングシステムは少なくとも前記第1のタスクの情報の前記キャッシュメモリへの格納に関する優先度である第1タスク優先度及び前記第2のタスクの情報の前記キャッシュメモリへの格納に関する優先度である第2タスク優先度を含むタスク管理情報を有し、
    前記キャッシュメモリが少なくとも前記第1のタスクの情報を格納するタスク情報格納ステップと、
    前記第2のタスクを実行する場合、前記第1タスク優先度及び第2タスク優先度に応じて前記キャッシュメモリからの前記第1のタスクの情報の消去を許可するか否かを判定するタスク情報消去判定ステップとを有することを特徴とするキャッシュメモリの制御方法。
  7. 少なくとも第1のタスク及び第2のタスクを実行するオペレーティングシステムが稼働するコンピュータが備えるキャッシュメモリの制御方法を前記コンピュータに実行させるプログラムであって、
    前記オペレーティングシステムは少なくとも前記第2のタスクの情報の前記キャッシュメモリへの格納に関する優先度を含むタスク管理情報を有し、
    前記キャッシュメモリが少なくとも前記第1のタスクの情報を格納するタスク情報格納モジュールと、
    前記第2のタスクを実行する場合、前記優先度に応じて前記キャッシュメモリからの前記第1のタスクの情報の消去を許可するか否かを判定するタスク情報消去判定モジュールとを有することを特徴とするプログラム。
  8. 少なくとも第1のタスク及び第2のタスクを実行するオペレーティングシステムが稼働するコンピュータが備えるキャッシュメモリの制御方法を前記コンピュータに実行させるプログラムであって、
    前記オペレーティングシステムは少なくとも前記第1のタスクの情報の前記キャッシュメモリへの格納に関する優先度である第1タスク優先度及び前記第2のタスクの情報の前記キャッシュメモリへの格納に関する優先度である第2タスク優先度を含むタスク管理情報を有し、
    前記キャッシュメモリが少なくとも前記第1のタスクの情報を格納するタスク情報格納モジュールと、
    前記第2のタスクを実行する場合、前記第1タスク優先度及び第2タスク優先度に応じて前記キャッシュメモリからの前記第1のタスクの情報の消去を許可するか否かを判定するタスク情報消去判定モジュールとを有することを特徴とするプログラム。
  9. 請求項7項に記載のプログラムを格納することを特徴とするコンピュータ読み取り可能な記憶媒体。
  10. 請求項8項に記載のプログラムを格納することを特徴とするコンピュータ読み取り可能な記憶媒体。
JP2005282915A 2005-09-28 2005-09-28 オペレーティングシステム、キャッシュメモリの制御方法、プログラム及び記憶媒体 Pending JP2007094735A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005282915A JP2007094735A (ja) 2005-09-28 2005-09-28 オペレーティングシステム、キャッシュメモリの制御方法、プログラム及び記憶媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005282915A JP2007094735A (ja) 2005-09-28 2005-09-28 オペレーティングシステム、キャッシュメモリの制御方法、プログラム及び記憶媒体

Publications (1)

Publication Number Publication Date
JP2007094735A true JP2007094735A (ja) 2007-04-12

Family

ID=37980386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005282915A Pending JP2007094735A (ja) 2005-09-28 2005-09-28 オペレーティングシステム、キャッシュメモリの制御方法、プログラム及び記憶媒体

Country Status (1)

Country Link
JP (1) JP2007094735A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT510716B1 (de) * 2011-04-08 2012-06-15 Albrecht Dipl Ing Kadlec Reiner allokations-cache für echtzeitsysteme

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT510716B1 (de) * 2011-04-08 2012-06-15 Albrecht Dipl Ing Kadlec Reiner allokations-cache für echtzeitsysteme
AT510716A4 (de) * 2011-04-08 2012-06-15 Albrecht Dipl Ing Kadlec Reiner allokations-cache für echtzeitsysteme

Similar Documents

Publication Publication Date Title
JP5663060B2 (ja) フラッシュメモリシステムの高速起動を容易にする方法およびシステム
US8316199B2 (en) Data processing control method, information processing apparatus, and data processing control system
KR101799261B1 (ko) 하드웨어 모드와 보안 플래그에 의존하여 판독된 명령어에 대한 메모리 영역의 제한
JP5030796B2 (ja) データ転送中にキャッシュへのアクセスを制限するシステムおよびその方法
JP4886866B2 (ja) 主記憶装置へのアクセスを高速化する方法および記憶装置システム
CN105190571A (zh) 页表数据管理
TWI417724B (zh) 使用替代頁池管理直接記憶器存取寫入頁錯誤之電腦執行方法、裝置、及電腦程式產品
JP2007011580A (ja) 情報処理装置
US7308547B2 (en) Apparatus and method for control of write filter
US8028142B2 (en) Controller of storage device, storage device, and control method of storage device
JP2006350633A (ja) データ管理方法及びデータ管理システム
US10430287B2 (en) Computer
JP2007094735A (ja) オペレーティングシステム、キャッシュメモリの制御方法、プログラム及び記憶媒体
US20090055683A1 (en) Method of restoring previous computer configuration
JP4597032B2 (ja) コンピュータシステム、それにおける基本プログラムの起動方法、及びローダプログラム
US20050027954A1 (en) Method and apparatus to support the maintenance and reduction of FLASH utilization as it pertains to unused or infrequently referenced FLASH data
CN115640269B (zh) 一种基于按需复制的安卓应用安装加速方法
JP2006085209A (ja) 計算機システムのデプロイメント方式
JP2005313568A (ja) 印刷装置、印刷装置におけるデータの消去方法およびプログラムならびに記録媒体
JP2009211152A (ja) 情報処理装置、メモリシステムおよびその制御方法
JP2001084115A (ja) 情報記録制御システムおよび情報記録制御方法
KR101252188B1 (ko) 가상 메모리 데이터 접근 제어방법
JPH0651962A (ja) プログラム蓄積方法
JP5753457B2 (ja) メモリシステム、セキュリティメモリおよび情報保護方法
JP2009211245A (ja) フラッシュメモリ制御システムおよび制御方法

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20070626